JP5848546B2 - Power amplifier bias circuit and power amplifier - Google Patents
Power amplifier bias circuit and power amplifier Download PDFInfo
- Publication number
- JP5848546B2 JP5848546B2 JP2011178947A JP2011178947A JP5848546B2 JP 5848546 B2 JP5848546 B2 JP 5848546B2 JP 2011178947 A JP2011178947 A JP 2011178947A JP 2011178947 A JP2011178947 A JP 2011178947A JP 5848546 B2 JP5848546 B2 JP 5848546B2
- Authority
- JP
- Japan
- Prior art keywords
- bias
- circuit
- output
- voltage
- power amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Description
本発明は、電力増幅器のバイアス回路に関し、特に、コンプリメンタリＳＥＰＰ回路におけるバイアス回路に関する。 The present invention relates to a bias circuit for a power amplifier, and more particularly to a bias circuit in a complementary SEPP circuit.
出力容量が大きい電力増幅器として、極性の異なるトランジスタを組み合わせたコンプリメンタリＳＥＰＰ（Single Ended Push-Pull）回路が一般に用いられている。図４は、従来のＳＥＰＰ回路の基本構成例を示す回路図である。ここでは、説明を簡単にするため、トランジスタＱ11、Ｑ12のｈFEは無限大で、エミッタ内部抵抗は０Ωとする。 As a power amplifier having a large output capacity, a complementary SEPP (Single Ended Push-Pull) circuit in which transistors having different polarities are combined is generally used. FIG. 4 is a circuit diagram showing a basic configuration example of a conventional SEPP circuit. Here, in order to simplify the description, the h FE of the transistors Q 11 and Q 12 is infinite, and the emitter internal resistance is 0Ω.
本図のＳＥＰＰ回路を電力増幅器として動作させるため、トランジスタＱ11、Ｑ12にバイアス電流ＩBを流す必要がある。このため、バイアス電源ＶB11とバイアス電源ＶB12との合計であるバイアス電圧ＶB1をそれぞれのトランジスタのベースに印加する。 In order to operate the SEPP circuit of this figure as a power amplifier, it is necessary to pass a bias current I B through the transistors Q 11 and Q 12 . Therefore, a bias voltage V B1 that is the sum of the bias power supply V B11 and the bias power supply V B12 is applied to the base of each transistor.
バイアス電圧ＶB1から、ベース−エミッタ間電圧ＶBE11およびＶBE12を引いた電圧ＶB2がそれぞれのトランジスタのエミッタ間に生じる。そして、それぞれのトランジスタのエミッタに接続されたバイアス抵抗ＲE11、ＲE12で決まるバイアス電流ＩBが流れる。ここで、バイアス電流ＩBは、［数１］に示す値となる。
入力信号Ｖ１は、バイアス電圧ＶB11およびＶB12に重畳され、トランジスタＱ11、Ｑ12のベースに印加される。ベースに印加された信号は、ベース−エミッタ間電圧ＶBE11、ＶBE12分の電位にシフトされ、エミッタに出力される。それぞれのトランジスタから出力された信号電圧は、バイアス抵抗ＲE11、ＲE12で分圧されて出力端子Ｔ１に出力される。 The input signal V1 is superimposed on the bias voltages V B11 and V B12 and applied to the bases of the transistors Q 11 and Q 12 . The signal applied to the base, the base - is shifted to emitter voltage V BE11, V BE12 minute potential is output to the emitter. The signal voltage output from each transistor is divided by the bias resistors R E11 and R E12 and output to the output terminal T1.
このとき、出力抵抗は、バイアス抵抗ＲE11、ＲE12の並列抵抗値となる。この出力抵抗値を小さくできれば、トランジスタＱ11、Ｑ12および電源が許容できるだけの電圧と電流とを低抵抗で出力することができるようになる。 At this time, the output resistance is a parallel resistance value of the bias resistances R E11 and R E12 . If the output resistance value can be reduced, the transistors Q 11 and Q 12 and the power supply can output a voltage and current that can be tolerated with a low resistance.
さらに、図５に示すように、この回路を並列接続することにより、トランジスタのコレクタ電流やコレクタ損失などの許容値をさらに増加し、出力抵抗も小さくすることが可能になる。 Furthermore, as shown in FIG. 5, by connecting the circuits in parallel, the allowable values such as the collector current and collector loss of the transistor can be further increased, and the output resistance can be reduced.
上述のように、図４に示したコンプリメンタリＳＥＰＰ回路においてバイアス電流ＩBは、［数１］に示す値となる。ここで、トランジスタのベース−エミッタ間電圧ＶBE11、ＶBE12は、温度に対する特性変化が大きいため、周辺温度の変動により値が変動し、これによりバイアス電流ＩBも値が変動してしまうという問題がある。バイアス電流ＩBの変動の割合は、ベース−エミッタ間電圧ＶBE11、ＶBE12の変動分と、ＶB2との比になる。 As described above, in the complementary SEPP circuit shown in FIG. 4, the bias current I B has the value shown in [Equation 1]. The base of the transistor - emitter voltage V BE11, V BE12, since characteristic change with respect to temperature is large, the value varies due to variations in ambient temperature, thereby a problem that the bias current I B the values may fluctuate There is. The proportion of the variation of the bias current I B is the base - and variation of the emitter voltage V BE11, V BE12, it becomes the ratio of the V B2.
例えば、図５に示したコンプリメンタリＳＥＰＰ回路を並列接続した回路において、バイアス抵抗は０．１Ωであり、ＶBE1およびＶBE2が０．６０Ｖとすると、ＶB2は０．２Ｖとなり、各バイアス電流は１Ａとなる。このとき、出力抵抗が１６．７ｍΩで、±１０Ｖ、±６Ａの出力が可能となる。 For example, in the circuit in which the complementary SEPP circuits shown in FIG. 5 are connected in parallel, if the bias resistance is 0.1Ω and V BE1 and V BE2 are 0.60 V, V B2 is 0.2 V, and each bias current is 1A. At this time, the output resistance is 16.7 mΩ, and outputs of ± 10 V and ± 6 A are possible.
この回路で、ベース−エミッタ間電圧ＶBE11、ＶBE12が、それぞれ０．６０Ｖから、周囲温度等の影響により、０．５５Ｖに５０ｍＶ変動したとすると、バイアス電流ＩBは、１．０Ａから１．５Ａとなり、電源消費電力は、６１．５０Ｗから９２．２５Ｗとなって、いずれも１．５倍に増加する。このため、トランジスタの許容電流やコレクタ損失および電源電流容量も大きなものを選択する必要が生じる。 In this circuit, the base - emitter voltage V BE11, V BE12 is from 0.60V respectively, due to the influence of such ambient temperatures, when to have 50mV change in 0.55 V, the bias current I B from 1.0A 1 .5A, and the power consumption becomes 61.50W to 92.25W, both of which increase 1.5 times. For this reason, it is necessary to select a transistor having a large allowable current, collector loss, and power source current capacity.
バイアス電流ＩBの変動を抑える方法として、ＶB2を大きくして、ＶBE11とＶBE12の比を大きくすることがあげられる。しかし、ＶB2を大きくしようとすると、バイアス抵抗ＲE11、ＲE12の値が大きくなり、出力抵抗と消費電力とが大きくなってしまう。 As a method of suppressing the variation of the bias current I B, by increasing the V B2, it can be mentioned to increase the ratio of V BE11 and V BE12. However, if V B2 is increased, the values of the bias resistors R E11 and R E12 increase, and the output resistance and power consumption increase.
例えば、図６に示すように、ＶB2を２Ｖとして設計すると、バイアス抵抗は１Ωとなる。この回路で、ベース−エミッタ間電圧ＶBE11、ＶBE12が、それぞれ０．６０Ｖから０．６５Ｖに５０ｍＶ変動した場合、バイアス電流ＩBは、１．０Ａから１．０５Ａとなり、電源消費電力は、７２．３０Ｗから７５．９２Ｗとなり、バイアス電流変動、電源消費電力増とも５％程度に収めることができるが、出力抵抗は１０倍となってしまう。また、ＶB2が大きくなった分、電源電圧も高くする必要があるため、消費電力も増加することになる。 For example, as shown in FIG. 6, when V B2 is designed to be 2V, the bias resistance is 1Ω. In this circuit, the base - emitter voltage V BE11, V BE12 is, if you 50mV vary respectively from 0.60V to 0.65V, the bias current I B is 1.05A from 1.0A, and the source power consumption, From 72.30 W to 75.92 W, both bias current fluctuation and power supply power consumption increase can be kept within about 5%, but the output resistance becomes 10 times. Further, since the power supply voltage needs to be increased as V B2 increases, the power consumption also increases.
また、バイアス電流ＩBの変動を抑えるため、図７に示すように、バイアス電源ＶB11とバイアス電源ＶB12に、ＶBEの温度特性と等しい順方向電圧温度特性を有するダイオード等を直列挿入することも行なわれている。これは、ダイオード等を直列挿入することにより温度変動による特性変化を相殺し、ＶBEの変動によるバイアス電流への影響を少なくしようとするものであるが、温度特性を完全に一致させることは困難であり、また、物理的な配置により、ダイオード等とトランジスタＱ11、Ｑ12との温度不均衡が生じてしまうことから、完全に特性変化を相殺することは極めて難しい。 Further, in order to suppress the fluctuation of the bias current I B , as shown in FIG. 7, a diode or the like having a forward voltage temperature characteristic equal to the temperature characteristic of V BE is inserted in series into the bias power supply V B11 and the bias power supply V B12. Things are also done. This is intended to cancel the characteristic change due to temperature fluctuation by inserting diodes etc. in series and to reduce the influence on the bias current due to the fluctuation of V BE , but it is difficult to make the temperature characteristic completely coincident. In addition, since the physical disposition causes a temperature imbalance between the diode or the like and the transistors Q 11 and Q 12 , it is extremely difficult to completely cancel the characteristic change.
そこで、本発明は、コンプリメンタリＳＥＰＰ回路において、出力抵抗を高くすることなくバイアス電流の安定したバイアス回路を提供することを目的とする。 Therefore, an object of the present invention is to provide a bias circuit with a stable bias current without increasing the output resistance in a complementary SEPP circuit.
上記課題を解決するため、本発明の電力増幅器のバイアス回路は、バイアス電流を検出する差動増幅器と、所定の電圧値と前記差動増幅器の出力電圧値との差分を増幅する演算増幅器と、前記演算増幅器の出力信号を絶縁伝達する絶縁伝達器と、前記絶縁伝達器の出力に応じたバイアス電圧を出力するバイアス電圧源と、を備えたことを特徴とする。 In order to solve the above problems, a bias circuit of a power amplifier according to the present invention includes a differential amplifier that detects a bias current, an operational amplifier that amplifies a difference between a predetermined voltage value and an output voltage value of the differential amplifier, An insulation transmitter that insulates and transmits an output signal of the operational amplifier, and a bias voltage source that outputs a bias voltage corresponding to the output of the insulation transmitter.
前記差動増幅器、前記演算増幅器、前記絶縁伝達器の動作により、前記バイアス電圧源は、前記バイアス電流が増加すると出力するバイアス電圧を低下させることができる。 By the operations of the differential amplifier, the operational amplifier, and the isolation transmitter, the bias voltage source can reduce the output bias voltage when the bias current increases.
また、前記電力増幅器は、コンプリメンタリＳＥＰＰ回路とすることができる。
上記課題を解決するため、本発明の電力増幅器は、上記のバイアス回路を備えたコンプリメンタリＳＥＰＰ回路を複数個並列に接続したことを特徴とする。
The power amplifier may be a complementary SEPP circuit.
In order to solve the above problems, a power amplifier according to the present invention is characterized in that a plurality of complementary SEPP circuits each including the bias circuit are connected in parallel.
本発明によれば、コンプリメンタリＳＥＰＰ回路において、出力抵抗を高くすることなくバイアス電流の安定したバイアス回路を提供することができる。 According to the present invention, a complementary SEPP circuit can be provided with a stable bias current without increasing the output resistance.
本発明の実施の形態について図面を参照して説明する。図１は、本実施形態に係るバイアス回路を示す回路図である。バイアス回路１００は、極性の異なるトランジスタＱ11、Ｑ12とを用いたコンプリメンタリＳＥＰＰ回路のバイアス回路として用いられ、差動増幅器１１０と、演算増幅器１２０と、バイアス電流制御電圧源１３０と、フォトカプラ１４０と、定電圧源１５０とを備えている。 Embodiments of the present invention will be described with reference to the drawings. FIG. 1 is a circuit diagram showing a bias circuit according to the present embodiment. The bias circuit 100 is used as a bias circuit of a complementary SEPP circuit using transistors Q 11 and Q 12 having different polarities, and includes a differential amplifier 110, an operational amplifier 120, a bias current control voltage source 130, and a photocoupler 140. And a constant voltage source 150.
差動増幅器１１０は、トランジスタＱ11、Ｑ12のエミッタに接続されたバイアス抵抗ＲE11、ＲE12を流れるバイアス電流ＩBを検出し、電圧Ｖ3として出力する。演算増幅器１２０は、オペアンプ等の高利得の電圧増幅回路であり、バイアス電流制御電圧源１３０の電圧Ｖ2と差動増幅器１１０の出力電圧Ｖ3との差分を反転増幅し、電圧Ｖ4として出力する。 The differential amplifier 110 detects the bias current I B flowing through the bias resistors R E11 and R E12 connected to the emitters of the transistors Q 11 and Q 12 and outputs it as a voltage V 3 . The operational amplifier 120 is a high gain voltage amplification circuit such as an operational amplifier, and inverts and amplifies the difference between the voltage V 2 of the bias current control voltage source 130 and the output voltage V 3 of the differential amplifier 110, and outputs it as the voltage V 4. To do.
定電圧源１５０は、バイアス電圧ＶB1を出力するバイアス電圧源として機能する。定電圧源１５０では、フォトカプラ１４０を介して伝達される演算増幅器１２０の浮動電位で、バイアス電圧ＶB1が制御される。具体的には、演算増幅器１２０の出力電圧Ｖ4が下降すると、バイアス電圧ＶB1が減少するように制御される。フォトカプラ１４０は、演算増幅器１２０と定電圧源１５０とを電気的に絶縁して信号を伝達する絶縁伝達器として機能する。 The constant voltage source 150 functions as a bias voltage source that outputs the bias voltage V B1 . In the constant voltage source 150, the bias voltage V B1 is controlled by the floating potential of the operational amplifier 120 transmitted via the photocoupler 140. Specifically, the control is performed such that when the output voltage V 4 of the operational amplifier 120 decreases, the bias voltage V B1 decreases. The photocoupler 140 functions as an insulation transmitter that electrically insulates the operational amplifier 120 and the constant voltage source 150 and transmits a signal.
本実施形態に係るバイアス回路１００は、バイアス電流ＩBが増加した場合に、演算増幅器１２０により、Ｖ3がＶ2と等しくなるように負帰還制御が行なわれる。 In the bias circuit 100 according to the present embodiment, when the bias current I B increases, negative feedback control is performed by the operational amplifier 120 so that V 3 becomes equal to V 2 .
すなわち、バイアス電流ＩBが増加すると、バイアス抵抗ＲE11、ＲE12の電圧降下によりＶB2が上昇し、差動増幅器１１０の出力電圧Ｖ3が上昇する。すると、演算増幅器１２０の高利得の反転増幅作用により、Ｖ3がＶ2と等しくなるように出力電圧Ｖ4が下降する。これにより、フォトカプラ１４０の出力が減少し、定電圧源１５０が出力するバイアス電圧ＶB1が低下する。この結果、バイアス電流ＩBが変動しない方向に制御される。 That is, when the bias current I B increases, V B2 increases due to the voltage drop of the bias resistors R E11 and R E12 , and the output voltage V 3 of the differential amplifier 110 increases. Then, the output voltage V 4 drops so that V 3 becomes equal to V 2 due to the high gain inversion amplification action of the operational amplifier 120. As a result, the output of the photocoupler 140 decreases and the bias voltage V B1 output from the constant voltage source 150 decreases. As a result, the bias current I B is controlled so as not to fluctuate.
したがって、この負帰還制御により、周辺温度の変動等によってトランジスタＱ11、Ｑ12のベース−エミッタ間電圧ＶBE11、ＶBE12が変動しても、バイアス電流ＩBは一定に保たれることになる。 Thus, the negative feedback control, the base of the transistor Q 11, Q 12 by fluctuations in the ambient temperature - even emitter voltage V BE11, V BE12 is varied, so that the bias current I B is held constant .
図２は、本実施形態に係るバイアス回路の具体的な構成例を示す回路図である。本回路では、電圧ＶB2が、０．２Ｖになるように制御され、バイアス電流ＩBは、１Ａとなる。電圧ＶB2は、浮動変動するため、差動増幅器１１０により、電圧ＶB2をＣＯＭ電位基準に変換している。これを演算増幅器１２０により、高利得で反転させてフォトカプラ１４０の入力側電流を制御している。そして、フォトカプラ１４０の出力側の電流により、定電圧源１５０の出力電圧ＶB1を制御している。定電圧源１５０は、トランジスタＱ3のＶBEが、約０．７ＶになるようにＶCEが制御されるため、ＶB1の値は、０．７Ｖ＋ＩC×Ｒ2となる。 FIG. 2 is a circuit diagram showing a specific configuration example of the bias circuit according to the present embodiment. In this circuit, the voltage V B2 is controlled to be 0.2V, and the bias current I B is 1A. Since the voltage V B2 varies in a floating manner, the differential amplifier 110 converts the voltage V B2 into a COM potential reference. This is inverted with high gain by the operational amplifier 120 to control the input side current of the photocoupler 140. The output voltage V B1 of the constant voltage source 150 is controlled by the current on the output side of the photocoupler 140. In the constant voltage source 150, V CE is controlled so that the V BE of the transistor Q 3 is about 0.7 V, so the value of V B1 is 0.7 V + I C × R 2 .
図３は、本実施形態に係るバイアス回路を用いたコンプリメンタリＳＥＰＰ回路を並列接続した回路を示す図である。本図における「Ａ」と記載されたブロックは、図２における符号Ａが示す回路に相当する。本図の例では、各コンプリメンタリＳＥＰＰ回路のバイアス電流ＩBは１Ａとなり、出力抵抗は５０ｍΩとなるため、３段並列接続により、±１０Ｖ、６Ａの６０Ｗ出力で、出力抵抗が１６．７ｍΩ、消費電力が６１．２Ｗの電力増幅器が実現できる。また、バイアス回路を各段で独立させているため、バイアス電流ＩBを個別に制御することが可能となる。 FIG. 3 is a diagram showing a circuit in which complementary SEPP circuits using the bias circuit according to the present embodiment are connected in parallel. The block described as “A” in this figure corresponds to the circuit indicated by the symbol A in FIG. In the illustrated example, since the respective complementary SEPP circuit of the bias current I B is 1A, and the output resistance 50 m [Omega, the three stages connected in parallel, ± 10V, in 60W output of 6A, the output resistance 16.7Emuomega, consumption A power amplifier with a power of 61.2 W can be realized. Further, since the bias circuit is made independent in each stage, it is possible to individually control the bias current I B.
このように本実施形態のバイアス回路を用いたコンプリメンタリＳＥＰＰ型電力増幅器は、バイアス電流ＩBが安定しているのに加え、従来のコンプリメンタリＳＥＰＰ型電力増幅器と比べて、出力抵抗を小さくすることができ、また、消費電力を少なくすることができる。 As described above, the complementary SEPP type power amplifier using the bias circuit of the present embodiment has a stable bias current I B and can reduce the output resistance as compared with the conventional complementary SEPP type power amplifier. And power consumption can be reduced.
１００…バイアス回路
１１０…差動増幅器
１２０…演算増幅器
１３０…バイアス電流制御電圧源
１４０…フォトカプラ
１５０…定電圧源
DESCRIPTION OF SYMBOLS 100 ... Bias circuit 110 ... Differential amplifier 120 ... Operational amplifier 130 ... Bias current control voltage source 140 ... Photocoupler 150 ... Constant voltage source
Claims (4)
所定の電圧値と前記差動増幅器の出力電圧値との差分を増幅する演算増幅器と、
前記演算増幅器の出力信号を絶縁伝達する絶縁伝達器と、
前記絶縁伝達器の出力に応じたバイアス電圧を出力するバイアス電圧源と、を備えたことを特徴とする電力増幅器のバイアス回路。 A differential amplifier that amplifies the potential difference caused by the bias current;
An operational amplifier that amplifies a difference between a predetermined voltage value and an output voltage value of the differential amplifier;
An insulation transmitter that insulates and transmits the output signal of the operational amplifier;
And a bias voltage source for outputting a bias voltage corresponding to the output of the isolation transmitter.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011178947A JP5848546B2 (en) | 2011-08-18 | 2011-08-18 | Power amplifier bias circuit and power amplifier |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011178947A JP5848546B2 (en) | 2011-08-18 | 2011-08-18 | Power amplifier bias circuit and power amplifier |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2013042422A JP2013042422A (en) | 2013-02-28 |
| JP5848546B2 true JP5848546B2 (en) | 2016-01-27 |
Family
ID=47890375
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2011178947A Active JP5848546B2 (en) | 2011-08-18 | 2011-08-18 | Power amplifier bias circuit and power amplifier |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5848546B2 (en) |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4237425A (en) * | 1979-05-03 | 1980-12-02 | Spiegel David A | Automatic bias adjusting circuit |
| JPH0567932A (en) * | 1990-12-27 | 1993-03-19 | Pioneer Electron Corp | Amplifier |
| JPH0733022U (en) * | 1993-11-25 | 1995-06-16 | 日本コロムビア株式会社 | Bias circuit for power amplifier |
| US6396352B1 (en) * | 1999-08-27 | 2002-05-28 | Texas Instruments Incorporated | CMOS power amplifier for driving low impedance loads |
-
2011
- 2011-08-18 JP JP2011178947A patent/JP5848546B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2013042422A (en) | 2013-02-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP2498398B1 (en) | Amplifier circuit and method | |
| US6429700B1 (en) | Driver circuit with output common mode voltage control | |
| CN103631301B (en) | The low dropout voltage regulator referred to floating voltage | |
| EP2916456B1 (en) | Fully differential class a/ab amplifier and method thereof | |
| US8829885B2 (en) | Voltage reference circuit | |
| KR20160134228A (en) | A leakage-based startup-free bandgap reference generator | |
| JP2010086056A (en) | Constant current circuit | |
| TW201304398A (en) | Bias circuit | |
| EP1718932B1 (en) | Series bridge circuit | |
| US8901966B2 (en) | Sensor circuit | |
| JP5848546B2 (en) | Power amplifier bias circuit and power amplifier | |
| US10862437B2 (en) | Amplification device | |
| CN108693912B (en) | Bandgap reference circuit with inverted bandgap pairs | |
| JP5712624B2 (en) | Reference voltage circuit | |
| JP2014126908A (en) | Constant voltage power supply device | |
| US10712762B2 (en) | Semiconductor circuit and semiconductor system | |
| JP2012138860A (en) | Amplification circuit | |
| RU2433523C1 (en) | Precision differential operational amplifier | |
| JPH0669140B2 (en) | Level shift circuit | |
| JP2016057962A (en) | Reference voltage circuit and power supply circuit | |
| US20150171808A1 (en) | Small signal amplifier circuit | |
| JP5003176B2 (en) | Differential amplifier circuit | |
| US9772354B2 (en) | Output circuit with limited output voltage range and reduced power consumption and current sensor having the same | |
| JP5588850B2 (en) | Multi-input differential amplifier | |
| JP2010028311A (en) | Operational amplifier |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140716 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150203 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150304 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150423 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150902 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20151118 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20151127 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5848546 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |