JP5844753B2 - 窒化物半導体成長用基板およびその製造方法 - Google Patents

窒化物半導体成長用基板およびその製造方法 Download PDF

Info

Publication number
JP5844753B2
JP5844753B2 JP2013007164A JP2013007164A JP5844753B2 JP 5844753 B2 JP5844753 B2 JP 5844753B2 JP 2013007164 A JP2013007164 A JP 2013007164A JP 2013007164 A JP2013007164 A JP 2013007164A JP 5844753 B2 JP5844753 B2 JP 5844753B2
Authority
JP
Japan
Prior art keywords
substrate
nitride semiconductor
aln
layer
thin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013007164A
Other languages
English (en)
Other versions
JP2014138147A (ja
Inventor
則之 渡邉
則之 渡邉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP2013007164A priority Critical patent/JP5844753B2/ja
Publication of JP2014138147A publication Critical patent/JP2014138147A/ja
Application granted granted Critical
Publication of JP5844753B2 publication Critical patent/JP5844753B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Description

本発明は、窒化物半導体の層を形成する窒化物半導体成長用基板およびその製造方法に関する。
GaNをはじめとした窒化物半導体は、高い絶縁破壊電界強度、高い熱伝導率、および高い電子飽和速度などの特性を有しており、高周波のハイパワーデバイス向けの材料として優れている。例えば、GaNバッファ層およびAlGaNバリア層を有するヘテロ接合構造では、ヘテロ接合界面近傍に電子が高濃度に蓄積され、いわゆる2次元電子ガス(two dimensional electron gas;2DEG)が形成される。この2DEGは、散乱要因となる導電性不純物が存在しないアンドープGaN層内を走行できるため、高い電子移動度を示す。従って、上述したヘテロ接合構造を有する素子は、いわゆる高電子移動度トランジスタ(HEMT;High Electron Mobility Transistor)として動作させることが可能である。
上述した例をはじめ、窒化物半導体から構成される積層構造を利用した光デバイス・電子デバイスを作製する場合、窒化物半導体結晶を基板上に順次成長することにより所望の積層構造を作製する。このような窒化物半導体結晶を成長するために通常用いられる基板は、サファイア、シリコンカーバイドあるいはシリコンといった、いわゆる異種材料から構成されたものとなる。これは、窒化物半導体基板の作製が技術的に非常に難しく、容易に入手できないためである。特に、ハイパワーデバイスとしての応用に注目が集まる中、大口径基板を容易に入手できるシリコン基板が、成長用基板として広く用いられるようになってきている(非特許文献1,2,3参照)。
ここで、シリコン基板上に窒化物半導体であるGaを含む層を形成する場合、シリコン基板にGaが接触するとメルトバックエッチング反応によりシリコン基板がエッチングされるなどの異常成長が生じる。このため、通常は、シリコン基板上にAlN層を成長することでシリコン基板にGaが接触しない状態としてメルトバックエッチングを回避している。
具体例として、シリコン基板上にAlGaNからなるバリア層およびGaNからなるチャネル層を有するHEMT用多層構造を成長する場合について説明する。まず、前処理としてHFによる水素終端化処理を施したシリコン基板を、有機金属化学気相成長(MOCVD)装置、あるいは分子線エピタキシー(MBE)装置などの成長装置の成長室に装填し、成長室を密閉状態とする。
次に、装置を動作させて基板温度を成長温度まで上げる。次いで、アルミニウム原料ガスおよび窒素原料ガス(MOCVDの場合、例えばトリメチルアルミニウムとアンモニア)を供給し、シリコン基板上にAlNを成長する。次いで、Ga原料ガスの供給を開始し、GaNやAlNあるいはこれらの混晶であるAlGaNから構成されるバッファ構造を成長し、次いで、GaNチャネル層およびAlGaNバリア層を成長する(非特許文献4参照)。
しかしながら、上述した方法では、シリコン基板にGaが接触する可能性が排除できない。例えば、連続して上述した窒化物半導体層の積層構造による素子製造を実施する場合、先に実施した素子製造により、成長室内においては、壁面や基板支持台に大量のGaの付着物が残っている。このGaを含む付着物が、次の素子製造の際に、シリコン基板に付着し、前述したメルトダウンエッチングを起こす可能性がある。
この問題を防ぐために、あらかじめAlN膜をシリコン基板に堆積させたテンプレート基板を用い、既に形成されているAlN膜の上に上述したような素子形成のためのGaを含む窒化物半導体からなる多層構造を成長する技術が提案されている。テンプレート基板を形成するためのAlN膜の成長は、ガリウムを含む材料の堆積を行わない装置により行えばよい。実際に、AlN膜が既に形成されているテンプレート基板が入手可能である(非特許文献5参照)。
IMEC annual report 2011(http://annualreport.imec.be/Domains/Energy/GaN-technology/page.aspx/1096) AZZURRO Semiconductors 製品案内(http://www.azzurro-semiconductors.com/products/power-semiconductor-wafers) NTTアドバンステクノロジ株式会社 製品案内(http://keytech.ntt-at.co.jp/electro/prd_1002.html) A. Dadgar, A. Strittmatter, J. Blasing, M. Poschenrieder, O. Contreras, P. Veit,1 T. Riemann, F. Bertram, A. Reiher, A. Krtschil, A. Diez, T. Hempel, T. Finger, A. Kasic, M. Schubert, D. Bimberg, F. A. Ponce, J. Christen, and A. Krost, "Metalorganic chemical vapor phase epitaxy of gallium-nitride on silicon," Physica Status Solidi C, vol.0, no.6, pp.1583-1606, 2003. Kyma Technologies 製品情報(http://www.kymatech.com/products/template-products/aln-templates/aln-template-detail) A. Yamamoto, D. Hironaga, A. Mihara, Y. Muramatsu, K. Sugita, A. G. Bhuiyan, A. Hashimoto, N. Shigekawa, N. Watanabe, "MOVPE growth of InxGa1-xN (x~0.5) on Si(111) substrates with a pn junction on the surface", submitted to Physica Status Solidi C.
ところで、AlNはバンドギャップが6.2eVと大きいために絶縁体であり、特に高耐圧が要求されるハイパワートランジスタを製造する上で有効と考えられてきた。しかしながら、シリコンとAlNとの間にはおよそ20%近い格子不整合があり、また、熱膨張係数の不整合もきわめて大きい組み合わせである。この不整合のため、シリコン基板上に成長されたAlNの膜には1010cm-2をはるかに超える高密度の貫通転位が存在する。この貫通転位の存在により、シリコン基板上に成長されたAlNの絶縁性はほとんどなく、むしろ比較的電流が流れやすい状態にある。
非特許文献6には、導電性(p型)のシリコン基板上にAlNを成長したテンプレート基板上に、n型のInGaNを成長した試料の表面および基板裏面に電極金属を形成して測定した電流・電圧特性について報告されている。AlNが絶縁体であって高抵抗を示すものであるなら、ほとんど電流は流れないはずであるが、図9に示すように、特性はほぼ完全にオーミック性を示している(非特許文献6Figure4(a)参照)。
このように、異種材料からなる基板を用いたテンプレート基板に用いられているAlNは、高密度の貫通転位の存在により低抵抗となり、物質が本来持ち合わせている絶縁性を発揮できず、ハイパワートランジスタへの応用に対してなんら利点がない状態である。このように、現在提供されている異種材料からなる基板とAlNとを用いたテンプレート基板では、高い絶縁性が得られず、Gaを含む窒化物半導体からなる特性のよい素子が形成できないという問題があった。
本発明は、以上のような問題点を解消するためになされたものであり、異種材料からなる基板とAlNとを用いたテンプレート基板で、Gaを含む窒化物半導体を用いた特性のよい素子が形成できるようにすることを目的とする。
本発明に係る窒化物半導体成長用基板は、窒化物半導体とは異なる材料から構成された基板と、基板の上に形成されたAlNからなる半導体薄膜と、半導体薄膜の上に半導体薄膜の表面に接して半導体薄膜を覆って形成されたキャップ層とを備える
上記窒化物半導体成長用基板において、キャップ層は、Al23から構成されたものであり、キャップ層は、Al 2 3 層の中に島状にAlN層が点在する構成とされている。また、基板はシリコンから構成されていればよい。
また、本発明に係る窒化物半導体成長用基板の製造方法は、窒化物半導体とは異なる材料から構成された基板の上にAlNからなる半導体薄膜を形成する第1工程と、半導体薄膜の上に半導体薄膜の表面に接して半導体薄膜を覆うAl 2 3 から構成されたキャップ層を形成する第2工程と、加熱した状態でキャップ層の表面にアンモニアを供給してAl 2 3 の一部をAlNに代え、キャップ層を、Al 2 3 層のみではなく島状にAlN層が点在する状態に変化させる第3工程とを備え
上記窒化物半導体成長用基板の製造方法において、基板をシリコンから構成した場合、第1工程は、基板の表面を水素終端化する工程と、水素終端化した基板の表面にAlの単原子膜を形成する工程と、単原子膜の上にAlNを堆積して堆積したAlNに単原子膜が同質化した半導体薄膜を形成する工程とを含むようにするとよい。
以上説明したことにより、本発明によれば、異種材料からなる基板とAlNとを用いたテンプレート基板で、Gaを含む窒化物半導体を用いた特性のよい素子が形成できるようになるという優れた効果が得られる。
図1は、本発明の実施の形態における窒化物半導体成長用基板の構成を示す断面図である。 図2Aは、本発明の実施の形態における窒化物半導体成長用基板の製造方法による各工程における状態を模式的に示す断面図である。 図2Bは、本発明の実施の形態における窒化物半導体成長用基板の製造方法による各工程における状態を模式的に示す断面図である。 図2Cは、本発明の実施の形態における窒化物半導体成長用基板の製造方法による各工程における状態を模式的に示す断面図である。 図2Dは、本発明の実施の形態における窒化物半導体成長用基板の製造方法による各工程における状態を模式的に示す断面図である。 図2Eは、本発明の実施の形態における窒化物半導体成長用基板の製造方法による各工程における状態を模式的に示す断面図である。 図3は、本発明の窒化物半導体成長用基板の上に窒化物半導体の層を結晶成長させた構造を模式的に示す断面図である。 図4Aは、本発明の実施の形態における窒化物半導体成長用基板を用いた窒化物半導体層の形成について説明する説明図である。 図4Bは、本発明の実施の形態における窒化物半導体成長用基板を用いた窒化物半導体層の形成について説明する説明図である。 図4Cは、本発明の実施の形態における窒化物半導体成長用基板を用いた窒化物半導体層の形成について説明する説明図である。 図4Dは、本発明の実施の形態における窒化物半導体成長用基板を用いた窒化物半導体層の形成について説明する説明図である。 図5は、X線回折による(0002)からの対称反射スペクトルを示した特性図である。 図6は、本発明の窒化物半導体成長用基板上に、AlGaN/GaNヘテロ構造を形成した状態を模式的に示す断面図である。 図7は、本発明の窒化物半導体成長用基板上に、AlGaN/GaNヘテロ構造および電極を形成した状態を模式的に示す断面図である。 図8は、図7に示す電極701と電極702との間に電圧を印加した際に流れる電流を測定した結果を示す特性図である。 図9は、非特許文献6に示された、導電性のシリコン基板上にAlNを成長したテンプレート基板上に、n型のInGaNを成長した試料の表面および基板裏面に電極金属を形成して測定した電流・電圧特性を示す特性図である。
以下、本発明の実施の形態について図を参照して説明する。はじめに、本発明の実施の形態における窒化物半導体成長用基板について、図1を用いて説明する。図1は、本発明の実施の形態における窒化物半導体成長用基板の構成を示す断面図である。
この窒化物半導体成長用基板は、窒化物半導体とは異なる材料から構成された基板101と、基板101の上に形成されたAlNからなる半導体薄膜102と、半導体薄膜102の上に形成されたAl23からなるキャップ層103とを備える。キャップ層103は、半導体薄膜102の表面に接して形成されている。また、キャップ層103は、半導体薄膜102を覆って形成されている。基板101は、例えば、シリコンから構成されている。
キャップ層103は、半導体薄膜102の表面を保護する役割を有する。加えて、キャップ層103は、基板101と半導体薄膜102との不整合により、基板101と半導体薄膜102との界面で発生し、半導体薄膜102内をこの表面へ向かって伝播している貫通転位が、これより上に形成(成長)される窒化物半導体の層に伝搬することを止める働きを有する。このことにより、例えば、キャップ層103の上にAlN層を成長すれば、この層をより貫通転位密度の低い状態とすることができる。この結果、本実施の形態の窒化物半導体成長用基板を用いてAlN層を成長させることで、抵抗率を増大させ、ハイパワートランジスタへの応用に対してより高耐圧が実現できるようになる。
次に、本発明の実施の形態における窒化物半導体成長用基板の製造方法について、図2A〜図2Cを用いて説明する。図2A〜図2Cは、本発明の実施の形態における窒化物半導体成長用基板の製造方法による各工程における状態を模式的に示す断面図である。
まず、例えば、単結晶シリコンからなる基板101の表面に対し、HFによる前処理などにより、水素原子による終端化を施しておく。
次に、図2A,図2B,図2Cに示すように、基板101の上に、AlNからなる半導体薄膜102を形成する(第1工程)。例えば、ECR(Electron Cycrotron Resonance)プラズマ成膜装置を用いて半導体薄膜102を形成する。
まず、上述したように前処理をした基板101を、ECRプラズマ成膜装置の成膜室に装填(配置)する。基板温度は室温(20〜25℃程度)とする。次に、ECRプラズマ成膜装置を動作させ、図2Aに示すように、表面が水素201により終端された基板101の上に、Arプラズマ中でAl単原子202を堆積する。このAl単原子202の堆積により、前処理によって基板101の表面を終端化していた水素はAlと置換され、図2Bに示すように、Alが基板101の表面のSiと結合したAl単原子膜203が形成される。
次いで、Alと窒素を用い、図2Bに示すように、Arプラズマ中でAl単原子202とN単原子204とを堆積する。この堆積に伴い、初期に堆積したAl単原子膜203は、AlNと同質化し、Al単原子膜は消失し、図2Cに示すように、AlNからなる半導体薄膜102が形成される。また、AlとSiが結合した状態を反映し、形成された半導体薄膜102は、多結晶やアモルファスではなく、基板101を構成している単結晶シリコンの格子の情報を引き継いだ単結晶となる。このように、半導体薄膜102の形成は、エピタキシャル成長、少なくとも、エピタキシャル成長に近い状態で進む。なお、言い換えると、半導体薄膜102は、基板101の上にエピタキシャル成長させればよい。
次に、図2D,図2Eに示すように、半導体薄膜102の上に半導体薄膜102の表面に接して半導体薄膜102を覆うAl23からなるキャップ層103を形成する(第2工程)。まず、上述したECRプラズマ成膜装置の成膜室において、図2Dに示すように、Arプラズマ中でAl単原子202および酸素(O)原子205を堆積する。これにより、図2Eに示すように、Al23からなるキャップ層103が形成される。形成されたキャップ層103においても、半導体薄膜102の格子の情報を引き継ぎ、アモルファスではなく結晶として形成される。
上述した実施の形態における窒化物半導体成長用基板の製造方法において、本質的に重要な点は、堆積初期に形成するAl単原子膜203である。水素終端化処理は、シリコンからなる基板101表面の酸化膜の除去および保護のためには最適であるが、シリコン表面に結合した水素原子は、室温ではおろか、600℃程度の温度にしてもほとんど除去できない。このため、水素終端された状態でAlNの堆積を開始すると、十分品質の高いAlN結晶を得ることができない。
これに対し、初期には、Al単原子膜203を形成するようにすると、Al原子は、活性が高いために基板101表面の水素と容易に置換され、均一なAl単原子膜203を形成することが容易である。この状態にすることで、良質なAlNからなる半導体薄膜102の形成が可能となる。
仮に、水素原子が容易に除去できてシリコン表面を露出させることができたとしても、Al単原子膜を形成せずにAlと窒素を供給してAlN膜の形成を行うと、いわゆるIII族極性面およびV族極性面が表面側となるAlNが同時に形成されてしまい、やはり品質の高いAlN結晶からなる半導体薄膜102が得られない。これに対し、Al単原子膜203を形成することにより、均一なIII族極性面を形成することが可能となり、良質なAlNからなる半導体薄膜102が形成できる。このように、Al単原子膜203の形成は、上述した実施形態においてきわめて重要な工程である。なお、Al単原子膜203は、基板101の全面を覆うことが重要である。従って、Al単原子膜203は、基板101の全域が覆われる程度の膜厚以上に形成されていればよい。また、Al単原子膜203の膜厚は、2モノレイヤを上限とする。
なお、上述した実施の形態では、室温(例えば、20℃)で各層を形成しているが、この温度に限定されない。上述した実施の形態では、室温程度でも窒化物半導体成長用基板が形成できることがいわゆる効果であり、上述した各層の形成における温度が、室温より低温であってもよく、また、高温であってもよい。
また、上述の実施の形態において、成膜装置としてECRプラズマ成膜装置を使用しているが、これに限定されず、プラズマ援用化学気相堆積装置、マグネトロンスパッタ装置をはじめとした各種スパッタ装置、あるいは酸素を導入したMBE装置,MOCVD装置など、適切に上述した各層を形成できる装置であればいずれのものも使用できる。
次に、本発明の実施の形態における窒化物半導体成長用基板を用いた窒化物半導体層成長における効果について説明する。本発明の形態における窒化物半導体成長用基板を用いることで、例えば、図3に示すように、AlN層104,GaN層105を、高品質な状態で形成できる。図3は、本発明の窒化物半導体成長用基板の上に窒化物半導体の層を結晶成長させた構造を模式的に示す断面図である。
以下、上述したAlN層104,GaN層105の形成について図4A〜図4Dを用いて説明する。図4A〜図4Dは、本発明の実施の形態における窒化物半導体成長用基板を用いた窒化物半導体層の形成について説明する説明図である。図4A〜図4Dでは、各工程における状態(断面)を模式的に示している。
まず、半導体薄膜102およびキャップ層103が形成された基板101(窒化物半導体成長用基板)を、よく知られたMOCVD装置の成長室内に装填し、成長室内に水素ガスを供給した状態で、成長室内の圧力(成長室圧力)を9806.65Pa(0.1気圧)程度に保つ。次いで、この状態で、基板温度をAlNやGaNなどの窒化物半導体がエピタキシャル成長する温度(およそ1000℃前後)まで上昇させる。
基板温度を上昇させる過程で、基板温度が500℃程度に達したところで、成長室にアンモニアを導入する。これにより、図4Aに示すように、基板101(キャップ層103)の表面にアンモニア401が供給されるようになる。このように、高温下でアンモニア401にさらされることで、キャップ層103が変質する。キャップ層103は、これを構成しているAl23の一部が、OがNに置き換わることでAlNに代わり、図4Bに示すように、キャップ層103はAl23層131のみではなく、島状にAlN層132が点在するような状態に変化する。
次に、基板温度が成長温度に達したところで、アンモニア401に加え、図4Cに示すように、Alの原料としてトリメチルアルミニウム(TMAl)402を供給すると、AlN層104の成長が開始される。ここで、成長するAlN層104への貫通転位の伝播は、Al23層131の中に島状にAlN層132が形成されたキャップ層103によって阻害される。この貫通転位伝播の阻害は、Al23層131ではAl23層131自身が貫通転位に対するストッパとなる。また、AlN層132では島状の形状により転位の伝播方向が基板101表面と平行な方向に屈曲されることによって成長方向への貫通転位の伝播を抑制する。
次に、以上のようにしてAlN層104を成長した後、TMAl402の供給を停止するとともに、図4Dに示すように、Gaの原料としてトリメチルガリウム(TMGa)403を供給することで、GaN層105の成長が開始される。
次に、上述したことにより作製したGaN層105の結晶性をX線回折により評価した結果について、図5を用いて説明する。図5は、X線回折による(0002)からの対称反射スペクトルを示した特性図である。図5において、(a)はGaN層105における測定結果を示し、(b)は、従来技術によるGaN層における測定結果を示している。図5の(a)と(b)とを比較すれば分かるように、本発明の実施の形態における窒化物半導体成長用基板を用いて形成したGaN層105の方が、強度が高く,半値幅が狭い状態であり、高い(高品質な)結晶性が得られていることが分かる。
また、非対称反射スペクトルの半値幅からGaN中の転位密度を見積もったところ、従来技術では、5×1011cm-2程度の転位密度となるが、GaN層105では、4×109cm-2程度となり、約2桁改善された。GaN層105における転位密度が改善されたのは、基板101の上のAlNからなる半導体薄膜102中の高密度な貫通転位の伝播が、キャップ層103によって阻害されてAlN層104へ伝播せず、AlN層104が低転位密度となったためである。
次に、本発明の実施の形態における窒化物半導体成長用基板上に、AlGaN/GaNヘテロ構造によるHEMTを形成した例について説明する。図6は、本発明の窒化物半導体成長用基板上に、AlGaN/GaNヘテロ構造を形成した状態を模式的に示す断面図である。
図6に示すように、Al23層131と複数の島状のAlN層132とから構成された状態のキャップ層103の上に、AlN層104,GaN層105を形成し、GaN層105の上に、n型のAlGaAsからなるAlGaN層106を形成している。GaN層105とAlGaN層106とのヘテロ接合界面に近いGaN層105に、電子が2DEG151として蓄積される。
上述したAlGaN/GaNヘテロ構造のAlGaN層106上に、ソース電極およびドレイン電極を形成し、さらにこれらの間にゲート電極を形成すれば、HEMTが構成できる。このHEMTでは、ゲート電圧によって2DEG151の密度を変化させることにより、ソース・ドレイン間に流れる電流が制御できる。
このHEMTをハイパワー応用に供する場合には、高電圧化での基板へのリーク電流が少ないことが要求される。ここで、上述したAlGaN/GaNヘテロ構造において、図7に示すように、AlGaN層106の表面に電極701を形成し、基板101の裏面に電極702を形成し、これらの電極間に電圧を印加した際に流れる電流(=リーク電流)を評価(測定)した。測定した結果を図8の(a)に示す。なお、図8の(b)は、従来技術によるAlGaN/GaNヘテロ構造の、上述同様のリーク電流測定結果である。
図8の(b)に示すように、200V印加時のリーク電流の値は、従来技術では65mA/cm2であったが、図8の(a)に示すように、本発明により0.5mA/cm2にまで2桁以上低減された。これは、本発明の窒化物半導体成長用基板の上に成長したAlNの層が低転位であることにより、抵抗率が高くなったことを反映したものである。
以上に説明したように、本発明によれば、異種材料からなる基板の上に形成されたAlNからなる半導体薄膜の上に、Al23からなるキャップ層を形成するようにしたので、異種材料からなる基板とAlNとを用いたテンプレート基板で、Gaを含む窒化物半導体を用いた特性のよい素子が形成できるようになる。
なお、本発明は以上に説明した実施の形態に限定されるものではなく、本発明の技術的思想内で、当分野において通常の知識を有する者により、多くの変形および組み合わせが実施可能であることは明白である。例えば、上述した実施の形態では、単結晶シリコンからなる基板を用い、この上にAlNからなる半導体薄膜を形成するようにしたが、これに限るものではなく、例えば、コランダム(サファイア),シリコンカーバイド,ZnOなどの結晶基板を用いるようにしてもよい。また、キャップ層は、GaやInの酸化物から構成してもよい。
101…基板、102…半導体薄膜、103…キャップ層。

Claims (5)

  1. 窒化物半導体とは異なる材料から構成された基板の上にAlNからなる半導体薄膜を形成する第1工程と、
    前記半導体薄膜の上に前記半導体薄膜の表面に接して前記半導体薄膜を覆うAl 2 3 から構成されたキャップ層を形成する第2工程と
    加熱した状態でキャップ層の表面にアンモニアを供給してAl 2 3 の一部をAlNに代え、前記キャップ層を、Al 2 3 層のみではなく島状にAlN層が点在する状態に変化させる第3工程と
    を備えることを特徴とする窒化物半導体成長用基板の製造方法。
  2. 請求項記載の窒化物半導体成長用基板の製造方法において、
    前記基板は、シリコンから構成され、
    前記第1工程は、
    前記基板の表面を水素終端化する工程と、
    水素終端化した前記基板の表面にAlの単原子膜を形成する工程と、
    前記単原子膜の上にAlNを堆積して堆積したAlNに前記単原子膜が同質化した前記半導体薄膜を形成する工程と
    を含むことを特徴とする窒化物半導体成長用基板の製造方法。
  3. 請求項1記載の窒化物半導体成長用基板の製造方法において、
    前記基板は、シリコンから構成されていることを特徴とする窒化物半導体成長用基板の製造方法。
  4. 窒化物半導体とは異なる材料から構成された基板と、
    前記基板の上に形成されたAlNからなる半導体薄膜と、
    前記半導体薄膜の上に前記半導体薄膜の表面に接して前記半導体薄膜を覆って形成されてAl 2 3 から構成されたキャップ層と
    を備え、
    前記キャップ層は、Al 2 3 層の中に島状にAlN層が点在する構成とされている
    ことを特徴とする窒化物半導体成長用基板。
  5. 請求項4記載の窒化物半導体成長用基板において、
    前記基板はシリコンから構成されていることを特徴とする窒化物半導体成長用基板。
JP2013007164A 2013-01-18 2013-01-18 窒化物半導体成長用基板およびその製造方法 Active JP5844753B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013007164A JP5844753B2 (ja) 2013-01-18 2013-01-18 窒化物半導体成長用基板およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013007164A JP5844753B2 (ja) 2013-01-18 2013-01-18 窒化物半導体成長用基板およびその製造方法

Publications (2)

Publication Number Publication Date
JP2014138147A JP2014138147A (ja) 2014-07-28
JP5844753B2 true JP5844753B2 (ja) 2016-01-20

Family

ID=51415475

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013007164A Active JP5844753B2 (ja) 2013-01-18 2013-01-18 窒化物半導体成長用基板およびその製造方法

Country Status (1)

Country Link
JP (1) JP5844753B2 (ja)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2810159B1 (fr) * 2000-06-09 2005-04-08 Centre Nat Rech Scient Couche epaisse de nitrure de gallium ou de nitrure mixte de gallium et d'un autre metal, procede de preparation, et dispositif electronique ou optoelectronique comprenant une telle couche
JP4917301B2 (ja) * 2005-11-07 2012-04-18 昭和電工株式会社 半導体発光ダイオード
RU2326993C2 (ru) * 2006-07-25 2008-06-20 Самсунг Электро-Меканикс Ко., Лтд. Способ выращивания монокристалла нитрида на кремниевой пластине, нитридный полупроводниковый светоизлучающий диод, изготовленный с его использованием, и способ такого изготовления
JP2009263144A (ja) * 2008-04-22 2009-11-12 Nippon Telegr & Teleph Corp <Ntt> 半導体結晶

Also Published As

Publication number Publication date
JP2014138147A (ja) 2014-07-28

Similar Documents

Publication Publication Date Title
JP5524235B2 (ja) 半導体素子用エピタキシャル基板および半導体素子用エピタキシャル基板の製造方法
JP6170893B2 (ja) 半導体素子用エピタキシャル基板の作製方法
JP5634681B2 (ja) 半導体素子
US20130140525A1 (en) Gallium nitride growth method on silicon substrate
CN101981658B (zh) 半导体元件、半导体元件用外延基板及其制作方法
JP5580009B2 (ja) 半導体素子用エピタキシャル基板、半導体素子、および、半導体素子用エピタキシャル基板の作製方法
EP2290696B1 (en) Epitaxial substrate for semiconductor device, semiconductor device, and method of manufacturing epitaxial substrate for semiconductor device
KR20130008280A (ko) 안정성이 우수한 질화물계 반도체 소자
JP2016207748A (ja) 半導体装置の製造方法および半導体装置
JP2009260296A (ja) 窒化物半導体エピタキシャルウエハ及び窒化物半導体素子
JP2019110344A (ja) 窒化物半導体装置および窒化物半導体基板
US11695066B2 (en) Semiconductor layer structure
JP6212124B2 (ja) InGaAlN系半導体素子
US20140246679A1 (en) III-N MATERIAL GROWN ON ErAlN BUFFER ON Si SUBSTRATE
JP6173493B2 (ja) 半導体素子用のエピタキシャル基板およびその製造方法
CN102024845A (zh) 半导体元件用外延基板、肖特基接合结构以及肖特基接合结构的漏电流抑制方法
JP2014123767A (ja) 半導体装置用エピタキシャル基板および半導体装置用エピタキシャル基板の製造方法
JP5399021B2 (ja) 高周波用半導体素子形成用のエピタキシャル基板および高周波用半導体素子形成用エピタキシャル基板の作製方法
JP2011003882A (ja) エピタキシャル基板の製造方法
CN106910770B (zh) 氮化镓基反相器芯片及其形成方法
TWM508782U (zh) 半導體裝置
JP5844753B2 (ja) 窒化物半導体成長用基板およびその製造方法
JP2009246307A (ja) 半導体装置及びその製造方法
JP4729872B2 (ja) 電界効果トランジスタの製造方法
JP5616420B2 (ja) 高周波用半導体素子形成用のエピタキシャル基板および高周波用半導体素子形成用エピタキシャル基板の作製方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150107

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150827

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150908

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151022

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20151117

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20151119

R150 Certificate of patent or registration of utility model

Ref document number: 5844753

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150