JP5839835B2 - インバータ発電機の並列運転制御装置 - Google Patents

Description

この発明はインバータ発電機の並列運転制御装置に関し、より詳しくは三相交流を出力するインバータ発電機の並列運転を可能とした発電機の並列運転制御装置に関する。

三相交流を出力するインバータ発電機の並列運転については例えば下記の特許文献１記載の技術を挙げることができる。特許文献１記載の技術にあっては、並列運転される発電機の各出力位相を自動的に一致させるように構成している。

特許第３３６３１７０号

特許文献１記載の技術にあっては並列運転されるインバータ発電機の出力端子を出力される位相関係に合わせて正確に接続する必要があって手続が煩瑣であると共に、接続端子を間違えて接続してしまった場合には所望の出力を得られないという問題があった。

従って、この発明の目的は上記した課題を解決し、三相交流を出力するインバータ発電機を複数基並列運転する場合、出力端子を任意に接続しても所望の出力を得られるようにしたインバータ発電機の並列運転制御装置を提供することにある。

上記した課題を解決するため、請求項１に係るインバータ発電機の並列運転制御装置にあっては、エンジンで駆動される発電部に巻回される第１、第２、第３巻線にそれぞれ接続され、前記第１、第２、第３巻線から出力される交流をスイッチング素子を用いて直流／交流変換して交流電力を出力すると共に、いずれもがマスタ、残りがスレーブを構成可能な第１、第２、第３インバータと、前記第１、第２、第３インバータのスイッチング素子のオン・オフを制御すると共に、ＣＡＮＢＵＳを介して相互に通信自在に接続される第１、第２、第３制御部と、前記第１、第２、第３インバータにそれぞれ接続されて前記交流の出力をＵ相、Ｖ相、Ｗ相のいずれかとして出力する端子群と前記端子群の中性端子とにそれぞれ接続される出力端子とを備えると共に、同一構成の少なくとも１基のインバータ発電機Ｂと三相交流出力で並列運転可能なインバータ発電機Ａであって、前記出力端子の端子群が前記発電機Ｂの出力端子の端子群にそれぞれ接続ケーブルを介して任意に接続されるとき、前記第１、第２、第３制御部は、ＣＡＮＢＵＳを介して前記発電機Ｂの第１、第２、第３制御部のうちの前記接続ケーブルを介して接続される端子群に対応する制御部にそれぞれ接続され、前記発電機Ｂから前記接続ケーブルを介して前記発電機Ａの前記第１、第２、第３インバータに入力される前記発電機Ｂの各インバータの相間電圧と相間電流をそれぞれ検出する相間電圧・相間電流検出手段をさらに備え、前記第１、第２、第３制御部は、前記相間電圧・相間電流検出手段の出力に基づいて前記発電機Ｂの前記第１、第２、第３インバータの単相交流の位相を判別し、前記判別された単相交流のいずれか一つを基準として前記発電機Ａの前記第１、第２、第３インバータの単相交流出力が所定の位相と出力順となるように、前記第１、第２、第３インバータのスイッチング素子のオン・オフを制御する如く構成した。

請求項２に係るインバータ発電機の並列運転制御装置にあっては、前記第１、第２、第３制御部は、前記相間電圧・相間電流検出手段により検出された相間電圧と相間電流に同期するように前記第１、第２、第３インバータのスイッチング素子のオン・オフを制御する如く構成した。

請求項３に係るインバータ発電機の並列運転制御装置にあっては、前記発電機Ｂの第１、第２、第３制御部は、前記第１インバータが前記マスタを構成するとき、前記マスタを構成する第１インバータからの出力を基準として前記第２、第３インバータの出力の位相が目標値となるように前記スイッチング素子のオン・オフを制御する如く構成した。

請求項４に係るインバータ発電機の並列運転制御装置にあっては、前記発電機Ｂの第１制御部は基準信号を生成すると共に、前記基準信号に対して所定の位相を有する同期信号を生成して前記第２、第３制御部に送信し、よって前記第１、第２、第３制御部は前記基準信号と同期信号に基づいて前記マスタを構成する第１インバータからの出力を基準として前記第２、第３インバータの出力の位相が目標値となるように前記スイッチング素子のオン・オフを制御する如く構成した。

請求項５に係るインバータ発電機の並列運転制御装置にあっては、前記第１、第２、第３インバータの端子群は前記Ｕ相、Ｖ相、Ｗ相のいずれかと前記中性端子とからなる単相２線式であると共に、前記出力端子は前記端子群と中性端子とにそれぞれ接続される３相４線式である如く構成した。

請求項６に係るインバータ発電機の並列運転制御装置にあっては、前記第１、第２、第３制御部は、前記第１、第２、第３インバータの出力が、前記発電機Ｂの対応する第１、第２、第３インバータの出力と相違する場合、前記交流出力の電圧振幅量と電圧位相量の少なくともいずれかを補正するように前記第１、第２、第３インバータのスイッチング素子のオン・オフを制御する如く構成した。

請求項１に係るインバータ発電機の並列運転制御装置にあっては、エンジンで駆動される発電部に巻回される第１、第２、第３巻線にそれぞれ接続され、それらから出力される交流をスイッチング素子を用いて直流／交流変換して交流電力を出力すると共に、いずれもがマスタ、残りがスレーブを構成可能な第１、第２、第３インバータと、第１、第２、第３インバータのスイッチング素子のオン・オフを制御すると共に、ＣＡＮＢＵＳを介して相互に通信自在に接続される第１、第２、第３制御部と、前記第１、第２、第３インバータにそれぞれ接続されて交流の出力をＵ相、Ｖ相、Ｗ相のいずれかとして出力する端子群とそれらの中性端子とにそれぞれ接続される出力端子とを備えると共に、同一構成の少なくとも１基のインバータ発電機Ｂと三相交流出力で並列運転可能なインバータ発電機Ａであって、出力端子の端子群が発電機Ｂの出力端子の端子群にそれぞれ接続ケーブルを介して任意に接続されるとき、第１、第２、第３制御部は、ＣＡＮＢＵＳを介して発電機Ｂの第１、第２、第３制御部のうちの接続ケーブルを介して接続される端子群に対応する制御部にそれぞれ接続され、発電機Ｂから接続ケーブルを介して発電機Ａの第１、第２、第３インバータに入力される発電機Ｂの各インバータの相間電圧と相間電流をそれぞれ検出する相間電圧・相間電流検出手段をさらに備え、第１、第２、第３制御部は、相間電圧・相間電流検出手段の出力に基づいて発電機Ｂの第１、第２、第３インバータの単相交流の位相を判別し、判別された単相交流のいずれか一つを基準として発電機Ａの第１、第２、第３インバータの単相交流出力が所定の位相と出力順となるように、第１、第２、第３インバータのスイッチング素子のオン・オフを制御する如く構成したので、出力端子の端子群が発電機Ｂの出力端子の端子群に任意に接続されるとき、換言すればＵ相とＶ相端子、Ｖ相とＷ相端子、Ｗ相とＵ相端子が接続されるときでも、出力される単相交流の位相を判別し、判別された単相交流のいずれか一つ、例えばＵ相交流を基準として第１、第２、第３インバータの単相交流出力が所定の位相と出力順となるように、第１、第２、第３インバータのスイッチング素子のオン・オフを制御することで、出力端子をどのように接続しても三相交流を出力するインバータ発電機を複数基、例えば２基、並列運転させることができる。

また、発電機Ｂから接続ケーブルを介して発電機Ａの第１、第２、第３インバータに入力される相間電圧と相間電流をそれぞれ検出し、検出された相間電圧と相関電流に同期するように第１、第２、第３インバータのスイッチング素子のオン・オフを制御することも可能となり、それによって三相負荷以外の不平衡の負荷状態、例えば単相負荷に電力を供給する場合のように相間出力が不平衡となる負荷状態においても他の相の出力に影響なく独立して並列運転を実現することができると共に、並列運転時のアンバランス電流の増加や相手機との横流を確実に回避することができる。

請求項２に係るインバータ発電機の並列運転制御装置にあっては、第１、第２、第３制御部は、相間電圧・相間電流検出手段により検出された相間電圧と相間電流に同期するように第１、第２、第３インバータのスイッチング素子のオン・オフを制御する如く構成したので、上記した効果に加え、第１、第２、第３インバータのそれぞれにおいて出力される三相交流の電圧と位相を的確に合わせることができる。

請求項３に係るインバータ発電機の並列運転制御装置にあっては、発電機Ｂの第１、第２、第３制御部は、第１インバータがマスタを構成するとき、マスタを構成する第１インバータからの出力を基準として第２、第３インバータの出力の位相が目標値となるようにスイッチング素子のオン・オフを制御する如く構成したので、上記した効果に加え、第１、第２、第３インバータのそれぞれにおいて出力される三相交流の電圧と位相を一層的確に合わせることができる。

請求項４に係るインバータ発電機の並列運転制御装置にあっては、発電機Ｂの第１制御部は基準信号を生成すると共に、基準信号に対して所定の位相を有する同期信号を生成して第２、第３制御部に送信し、よって第１、第２、第３制御部は基準信号と同期信号に基づいてマスタを構成する第１インバータからの出力を基準として第２、第３インバータの出力の位相が目標値となるようにスイッチング素子のオン・オフを制御する如く構成したので、上記した効果に加え、第１、第２、第３インバータのそれぞれにおいて出力される三相交流の電圧と位相を一層的確に合わせることができる。

請求項５に係るインバータ発電機の並列運転制御装置にあっては、第１、第２、第３インバータの端子群はＵ相、Ｖ相、Ｗ相のいずれかと中性端子とからなる単相２線式であると共に、出力端子は端子群と中性端子とにそれぞれ接続される３相４線式である如く構成したので、上記した効果に加え、簡易な構成で三相４線式のインバータ発電機を複数基並列運転させることができる。

請求項６に係るインバータ発電機の並列運転制御装置にあっては、第１、第２、第３制御部は、第１、第２、第３インバータの出力が、発電機Ｂの対応する第１、第２、第３インバータの出力と相違する場合、交流出力の電圧振幅量と電圧位相量の少なくともいずれかを補正するように第１、第２、第３インバータのスイッチング素子のオン・オフを制御する如く構成したので、上記した効果に加え、インバータ発電機を複数基、確実に並列運転させることができる。

この発明の実施例に係るインバータ発電機を示すブロック図である。 図１のインバータ発電機のエンジンのクランクケースの平面図である。 図１のインバータ発電機のインバータ部の構成を詳細に示す回路図である。 図１のインバータ発電機のインバータ部の動作を説明する説明図である。 図１のインバータ発電機のフィルタ部の構成を詳細に示す回路図である。 同様に図１のインバータ発電機のフィルタ部の構成を詳細に示す回路図である。 図１のインバータ発電機のエンジン制御部の動作を示す説明図である。 図１のインバータ発電機のインバータ部の制御部の動作をより具体的に示すブロック図である。 図８の構成で使用される基準信号と同期信号を説明するタイム・チャートである。 図７の動作による三相出力から単相出力への切替を示すタイム・チャートである。 図７の動作による単相出力から三相出力への切替を示すタイム・チャートである。 図１のインバータ発電機を２基並列運転する場合を示す、インバータ発電機の斜視図である。 図１２に示す２基のインバータ発電機を並列運転するときの、インバータ部の制御部の動作を示すブロック図である。 図１２に示す２基のインバータ発電機を並列運転するときの、インバータ部の制御部の動作を示すフロー・チャートである。 図１２に示す２基のインバータ発電機を並列運転したときの出力波形を示す図である。 同様に図１２に示す２基のインバータ発電機を並列運転するときの、インバータ部の制御部の動作を示すフロー・チャートである。

以下、添付図面に即してこの発明に係るインバータ発電機の並列運転制御装置の動作を実施するための形態について説明する。

図１は、この発明の実施例に係るインバータ発電機を全体的に示すブロック図である。

図１において符号１０はインバータ発電機を示す。インバータ発電機１０はエンジン（内燃機関）１２を備え、５ｋＷ（交流１００Ｖで５０Ａ）程度の定格出力を有する。エンジン１２はガソリンを燃料とする、火花点火式の空冷エンジンである。

エンジン１２の吸気管１２ａにはスロットルバルブ１２ｂとチョークバルブ１２ｃが配置される。スロットルバルブ１２ｂはステップ（スロットル）モータ１２ｄに接続される。またチョークバルブ１２ｃもチョークモータ（同様にステップモータからなる）１２ｅに接続される。

エンジン１２は１２Ｖ程度の容量を有するバッテリ１４を備え、ステップモータ１２ｄとチョークモータ１２ｅはバッテリ１４から通電されるとき、スロットルバルブ１２ｂとチョークバルブ１２ｃを駆動して開閉する。エンジン１２は発電部（「ＡＬＴ」と示す）１６を備える。

図２は図１に示すエンジン１２のクランクケース１２ｆの平面図である。

図示の如く、発電部１６はクランクケース１２ｆに固定されたステータ１６ａと、その回りに回転自在に配置される、フライホイールを兼用するロータ１６ｂからなる。

ステータ１６ａは３０個の突起を備え、そのうちの２７個には３組のＵ，Ｖ，Ｗ相からなる三相の出力巻線（メイン巻線）１８が巻回されると共に、３個には１組の同様にＵ，Ｖ，Ｗからなる三相の出力巻線（サブ巻線）２０が巻回される。３組の出力巻線１８は１８ａ，１８ｂ，１８ｃからなる。

ステータ１６ａの外側に配置されるロータ１６ｂの内部には、出力巻線１８，２０と対向するように複数対の永久磁石１６ｂ１が径方向に着磁された磁極を交互させて取着される。

発電部１６においては、ステータ１６ａの回りをロータ１６ｂの永久磁石が回転することにより、２７個の三相の出力巻線１８（より具体的には１８ａ，１８ｂ，１８ｃ）からＵ相、Ｖ相、Ｗ相からなる交流電力が出力（発電）されると共に、３個のサブ巻線２０からも同様に各相の交流電力が出力される。

図１に戻って説明を続けると、この実施例に係るインバータ発電機１０は、大別すると、発電部１６に巻回された出力巻線１８と、インバータ部（「ＩＮＶ」と示す）２２と、フィルタ部（「Ｆｉｌｔｅｒ」と示す）２４と、出力部（「ＯＵＴ」と示す）２６と、エンジン制御部（「ＥＣＵ」と示す）２８と、制御パネル部（「Ｃｏｎｔｒｏｌ Ｐａｎｅｌ」と示す）３０を備える。ＥＣＵ（Electronic Control Unit）は電子制御ユニットを意味し、後述するようにＣＰＵを備える。

図示の如く、この実施例に係るインバータ発電機１０において特徴的なことは、３組（３個）の単相インバータ発電機（インバータ）を並列に接続すると共に、その出力から所望の電圧と位相の三相交流と単相交流を選択的かつ確実に出力可能としたことにある。

即ち、インバータ発電機１０は、並列接続された、第１、第２、第３の出力巻線１８ａ，１８ｂ，１８ｃからなる３組の巻線と、第１、第２、第３インバータ（インバータ部あるいはインバータ発電機）２２ａ，２２ｂ，２２ｃからなる３組のインバータを備えたインバータ部２２と、第１、第２、第３フィルタ２４ａ，２４ｂ，２４ｃからなる３組のフィルタを備えたフィルタ部２４と、三相出力端子２６ｅと単相出力端子２６ｆとを備えた出力部２６と、エンジン１２の動作を制御するエンジン制御部２８と、１個の制御パネル部３０とを備える。

インバータ部２２などは具体的にはエンジン１２の適宜位置に設けられたケース内に収容されたプリントボード上に搭載された半導体チップなどから構成されると共に、制御パネル部３０はエンジン１２の適宜位置に設けられる半導体チップとそれに接続されるパネルから構成される。

それぞれ３組からなる、出力巻線１８とインバータ部２２とフィルタ部２４と出力部２６は、図示の如く、共通する添え字ａ，ｂ，ｃを付された組同士が対応して接続されるように構成される。

インバータ部２２を構成する第１、第２、第３のインバータ２２ａ，２２ｂ，２２ｃはそれぞれ単相２線式のインバータからなると共に、ＦＥＴ（電界効果トランジスタ）とＳＣＲ（サイリスタ）一体型のパワーモジュール２２ａ１，２２ｂ１，２２ｃ１と、３２ビットのＣＰＵ２２ａ２（第１制御部）、２２ｂ２（第２制御部）、２２ｃ２（第３制御部）と、発電出力の相間電圧と相間電流を検出する相間電圧・相間電流センサ２２ａ３，２２ｂ３，２２ｃ３を備える。ＣＰＵ２２ａ２，２２ｂ２，２２ｃ２は通信線２２ｄで相互に通信自在に接続される。

図３はインバータ部２２の構成を詳細に示す回路図である。以下、組ａを例にとって説明するが、各組の構成は基本的には同じであるので、組ａについての説明は組ｂ，ｃについても妥当する。

図３に示す如く、パワーモジュール２２ａ１は、３個のＳＣＲ（サイリスタ（直流変換用のスイッチング素子））とＤＩ（ダイオード）がブリッジ接続された混合ブリッジ回路２２ａ１１と、４個のＦＥＴ（電界効果トランジスタ（交流変換用のスイッチング素子））がＨブリッジ接続されたＨブリッジ回路２２ａ１２から構成される。

発電部１６に巻回された出力巻線１８のＵ相巻線１８ａ、Ｖ相巻線１８ｂ、Ｗ相巻線１８ｃから出力（発電）された三相の交流電力は対応する第１インバータ２２ａに入力され、そのパワーモジュール２２ａ１の混合ブリッジ回路２２ａ１１においてＳＣＲとＤＩの中点に入力される。

混合ブリッジ回路２２ａ１１においてＳＣＲのゲートはドライバ回路（図示せず）を介してバッテリ１４に接続される。バッテリ１４からのドライバ回路を介しての通電（オン。導通（点弧））と通電停止（オフ（非導通））はＣＰＵ２２ａ２によって制御される。

即ち、ＣＰＵ２２ａ２は、相間電圧・相間電流センサ２２ａ３の出力に基づき、ＳＣＲのゲートを目標とする出力電圧に応じた導通角（点弧角）で導通（点弧）し、出力巻線１８ａから入力される交流を目標とする出力電圧の直流に変換する。

混合ブリッジ回路２２ａ１１からの直流出力はＦＥＴのＨブリッジ回路２２ａ１２に入力される。Ｈブリッジ回路２２ａ１２にあっては、ＦＥＴがバッテリ１４に接続されると共に、ＣＰＵ２２ａ２によってその通電（オン（導通））と通電停止（オフ（非導通））が制御されることで、入力された直流出力を所定周波数（例えば５０Ｈｚあるいは６０Ｈｚの商用周波数）の交流に変換する。

図４は、Ｈブリッジ回路２２ａ１２の動作を説明する説明図である。

即ち、ＣＰＵ２２ａ２は、同図に示す如く、目標とする出力電圧波形の所定周波数（即ち、商用周波数５０Ｈｚあるいは６０Ｈｚ）の基準正弦波（信号波。上部に実線で示す）を生成し、生成された基準正弦波を入力してコンパレータ（図示せず）でキャリア（例えば２０ｋＨｚの搬送波）と比較してＰＷＭ（Pulse Width Modulation。パルス幅変調）信号を生成し、生成されたＰＷＭ信号に基づいてＨブリッジ回路２２ａ１２のＦＥＴをオン・オフする。

図４において下部の破線が目標とする出力電圧波形を示す。尚、ＰＷＭ信号（ＰＷＭ波形）の周期Ｔ（ステップ）は実際には遥かに短いが、理解の便宜のため、同図では誇張して示す。

インバータ部２２はフィルタ部２４に接続される。

フィルタ部２４は、高調波除去用のＬＣフィルタ（ローパスフィルタ）２４ａ１，２４ｂ１，２４ｃ１とノイズ除去用のノイズフィルタ２４ａ２，２４ｂ２，２４ｃ２を備え、インバータ部２２で変換された交流出力は、ＬＣフィルタ２４ａ１，２４ｂ１，２４ｃ１とノイズフィルタ２４ａ２，２４ｂ２，２４ｃ２に入力されて高調波やノイズが除去される。

図５にＬＣフィルタ２４ａ１の回路構成を、図６にノイズフィルタ２４ａ２の回路構成を示す。図示は省略するが、ＬＣフィルタ２４ｂ１，２４ｃ１とノイズフィルタ２４ａ２，２４ｂ２，２４ｃ２の回路構成も同様である。

インバータ部２２は、フィルタ部２４を介して出力部２６に接続される。

図１に示す如く、出力部２６は、第１、第２、第３インバータ２２ａ，２２ｂ，２２ｃにそれぞれ接続されて交流の出力をＵ相、Ｖ相、Ｗ相のいずれかとして出力する端子群２６ａ，２６ｂ，２６ｃと前記端子群の中性端子２６ｄとにそれぞれ直列接続される三相出力端子（出力端子）２６ｅと、前記端子群に並列接続されると共に、前記中性端子に直列接続される単相出力端子（出力端子）２６ｆとを備える。

より具体的には、出力部２６は、第１インバータ２２ａに接続されて交流の出力をＵ相として出力するＵ相端子２６ａ１と、第２インバータ２２ｂに接続されて交流の出力をＶ相として出力するＶ相端子２６ｂ１と、第３インバータ２２ｃに接続されて交流の出力をＷ相として出力するＷ相端子２６ｃ１と、第１、第２、第３インバータの中性点２６ａ２，２６ｂ２，２６ｃ２を連結してなる中性のＯ相端子２６ｄとにそれぞれ直列接続される（４線の）三相出力端子２６ｅを備える。

さらに、出力部２６は、Ｕ相端子２６ａ１とＶ相端子２６ｂ１とＷ相端子２６ｃ１に並列接続されると共に、前記Ｏ相端子２６ｄに直列接続される（２線の）単相出力端子２６ｆと、三相出力端子２６ｅと単相出力端子２６ｆとを切り替える切替機構２６ｇとを備える。

三相出力端子２６ｅと単相出力端子２６ｆはコネクタ（図示せず）などを介して電気負荷３２に接続される。

エンジン制御部２８は同様に３２ビットのＣＰＵ２８ｃを備えてエンジン１２の動作を制御すると共に、インバータ２２ａ，２２ｂ，２２ｃのＣＰＵ２２ａ２，２２ｂ２，２２ｃ２とＣＡＮ（Control Area Network）ＢＵＳ（バス）２８ａとＣＡＮＩ／Ｆ（Interface）２８ｂを通じてＣＰＵ２２ａ２，２２ｂ２，２２ｃ２（第１、第２、第３制御部）に通信自在に接続される。前記した出力巻線（サブ巻線）２０の出力は、これらＣＰＵ２２ａ２，２２ｂ２，２２ｃ２，２８ｃに動作電源として供給される。

エンジン制御部２８は、出力巻線１８ｃを発電機（ジェネレータ）としての動作に加えてエンジン１２の始動装置（スタータ）として動作させる、スタータ・ジェネレータ・ドライバ（ＳＴＧ ＤＲＶ）２８ｄを備える。即ち、この実施例においては出力巻線１８ａ，１８ｂ，１８ｃのいずれか（例えば出力巻線１８ｃ）に通電して発電部１６を電動機としても動作させるように構成される。

スタータ・ジェネレータ・ドライバ２８ｄは、ＤＣ／ＤＣコンバータ２８ｄ１を備える。ＤＣ／ＤＣコンバータ２８ｄ１は、後述するようにＣＰＵ２８ｃの指示に従い、バッテリ１４の出力を２００Ｖ程度に昇圧して出力巻線１８ｃに通電し、発電部１６のロータ１６ｂをステータ１６ａに対して回転させることでエンジン１２を始動する。

エンジン制御部２８はさらに、ステータ１６ａとロータ１６ｂの間に配置された磁気ピックアップからなるパルサ（図示せず）の出力からＴＤＣを検出するＴＤＣ回路（図示せず）と、出力巻線１８ｃのＵ端子に接続されてその出力からエンジン１２の回転数を検出する回転数検出回路２８ｅを備える。

エンジン制御部２８はさらに、通信（ＣＯＭ）Ｉ／Ｆ２８ｆと、センサ（Ｓｅｎｓｏｒ）Ｉ／Ｆ２８ｇと、ディスプレイ（ＤＩＳＰ）Ｉ／Ｆ２８ｈと、ＳＷ（スイッチ）Ｉ／Ｆ２８ｉと、ステップモータ１２ｄを駆動するためのドライバ回路２８ｊと、チョークモータ１２ｅを駆動するためのドライバ回路２８ｋと、点火装置（図示せず）を駆動する点火ドライバ回路２８ｌを備える。

ＣＰＵ２８ｃは、電気負荷３２に供給すべき交流出力に応じて算出される目標回転数となるようにスロットルバルブ１２ｂの開度を決定し、ドライバ回路２８ｊを介してステップモータ１２ｄに供給し、その動作を制御する。

制御パネル部３０は、エンジン１２と別体に設けられてユーザが持ち歩き可能なリモートコントロールボックス（図示せず）に無線（あるいは有線）を介して接続されるリモート（Ｒｅｍｏｔｅ）Ｉ／Ｆ３０ａと、ＬＥＤ３０ｂと、ＬＣＤ３０ｃと、ユーザによって操作自在な、インバータ発電機１０の運転（始動）・停止を指示するＫＥＹスイッチ（メインスイッチ）３０ｄと、インバータ発電機１０の出力の三相交流と単相交流の間の切替を指示する三相／単相の切替スイッチ３０ｅを備える。

制御パネル部３０とエンジン制御部２８は無線（あるいは有線）を介して通信自在に接続され、エンジン制御部２８は制御パネル部３０のＫＥＹスイッチ３０ｄと切替スイッチ３０ｅの出力をスイッチＩ／Ｆ２８ｉを介して入力し、ディスプレイＩ／Ｆ２８ｈを介して制御パネル部３０のＬＥＤ３０ｂとＬＣＤ３０ｃの点滅を制御する。

図７はエンジン制御部２８の動作を説明する説明図である。

前記したようにこの発明は所望の電圧の三相交流と単相交流を選択的かつ確実に出力可能とすることから、この実施例にあってはインバータ部２２を３組の単相インバータ（第１、第２、第３インバータ）２２ａ，２２ｂ，２２ｃから構成すると共に、エンジン制御部２８のＣＰＵ２８ｃは、切替スイッチ３０ｅの出力に応じて出力部２６の切替機構２６ｇを動作させて三相出力端子と単相出力端子を切り替えるようにした。

また、インバータ部２２においては、３組の単相インバータ２２ａ，２２ｂ，２２ｃの一つ、例えば２２ａをマスタ、残りをスレーブとし、エンジン制御部２８のＣＰＵ２８ｃからの通信に応じ、３組の単相インバータのＣＰＵ２２ａ２，２２ｂ２，２２ｃ２は、三相交流を出力するとき、同図に示す如く、マスタ側のＵ相の出力部２６ａからの出力を基本としてスレーブ側の２６ｂ，２６ｃからのＶ相、Ｗ相出力の位相をそれぞれ１２０度ずらすようにインバータ部２２の動作を制御する。

他方、単相交流への切り替えが指示されていると判断されるとき、ＣＰＵ２８ｃからの通信に応じ、ＣＰＵ２２ａ２，２２ｂ２，２２ｃ２は、マスタ側のＵ相端子２６ａからの出力を基本としてスレーブ側の２６ｂ，２６ｃからのＶ相、Ｗ相出力がＵ相に同期するようにインバータ部２２の動作を制御して単相出力端子２６ｆから単相交流を出力する。

図８はそれら３組のＣＰＵ２２ａ２，２２ｂ２，２２ｃ２の動作、より具体的には発電機の自立運転制御の動作を示すブロック図、図９は図８の動作で使用される基準信号と同期信号を説明するタイム・チャートである。

図示の如く、マスタ側の第１インバータ２２ａのＣＰＵ２２ａ２は、所定周波数の基準信号（図９に示す）を生成する基準信号生成部２２ａ２１と、図４のＰＷＭ信号に従ってＰＷＭ制御するＰＷＭ制御部２２ａ２２と、スレーブ側の出力の位相をマスタ側のそれに同期させるための（基準信号に対して所定の位相差を有する）同期信号１，２（図９に示す）を生成してＣＰＵ２２ｂ２，２２ｃ２に送信する同期信号制御部２２ａ２３と、通信線２２ｄを介して生成された同期信号の送受信（通信）を制御する通信制御部２２ａ２４とを備える。

スレーブ側の第２、第３インバータ２２ｂ，２２ｃも、基準信号生成部を除くと、同様のＰＷＭ制御部２２ｂ２２，２２ｃ２２と、同期信号制御部２２ｂ２３，２２ｃ２３と、通信制御部２２ｂ２４，２２ｃ２４とを備える。

同期信号制御部２２ａ２３は、切替スイッチ３０ｅを介して三相交流が指示される（切り替えられる）とき、周波数が所定の場合（図９（ａ））でも、周波数が例えば低下された場合（同図（ｂ））でも、基準信号に対して常に位相が１２０度ずつずらされた（換言すれば基準信号に対して所定の位相差を有する）同期信号１，２を生成して送信する。

また、単相交流への切替が指示されていると判断されるとき、ＣＰＵ２２ａ２は、ＣＰＵ２２ｂ２，２２ｃ２に通信してＵ相端子２６ａからの出力を基本として２６ｂ，２６ｃからのＶ相、Ｗ相出力が位相において一致するようにインバータ部２２の動作を制御して単相出力端子２６ｆから単相交流を出力させる。

即ち、ＣＰＵ２２ａ２は、所定周波数の基準信号を生成すると共に、基準信号に対して所定の位相差（より正確には同一の位相差）を有する同期信号を生成してＣＰＵ２２ｂ２，２２ｃ２に送信し、よってＵ相端子２６ａからの出力を基本として２６ｂ，２６ｃからのＶ相、Ｗ相出力が位相において一致するようにインバータ部２２の動作を制御して単相出力端子２６ｆから単相交流を出力させる。

図１０はこの実施例における三相から単相出力への切り替えを示す波形図、図１１はその逆の場合の切り替えを示す波形図である。ユーザが制御パネル部３０の切替スイッチ３０ｅを操作することにより、図示の如く、所望の電圧の三相交流と単相交流が選択的に出力される。

この発明の特徴は上記したインバータ発電機１０を複数基並列運転することにあるので、以下、それについて説明する。

図１２は図１のインバータ発電機１０を複数基、より具体的には発電機１０Ａ，１０Ｂの２基を並列運転する場合を示す、インバータ発電機１０の斜視図、図１３は図１２に示す２基のインバータ発電機１０Ａ，１０Ｂを並列運転するときの、インバータ部２２の制御部の動作を示すブロック図である。この実施例において発電機１０Ａをスレーブ機、発電機１０Ｂをマスタ機とする。

発電機１０Ａと発電機１０Ｂは専用の接続ケーブル３４で接続されると共に、外部通信線（ＣＡＮＢＵＳ）３６で接続される。尚、スレーブ側の発電機１０Ａのインバータ部２２のＣＰＵ２２ａ２，２２ｂ２，２２ｃ２この実施例における発電機の並列運転制御装置として機能する。

図１３に示す如く、発電機１０ＡのＵ，Ｖ，Ｗ相の端子２６ａ１，２６ｂ１，２６ｃ１とそれぞれの中性点２６ａ２，２６ｂ２，２６ｃ２は、接続ケーブル３４を介して発電機１０Ｂの対応するＵ，Ｖ，Ｗ相の端子２６ａ１，２６ｂ１，２６ｃ１とそれぞれの中性点２６ａ２，２６ｂ２，２６ｃ２に接続されると共に、発電機１０Ａ，１０Ｂの各出力端子からの単相交流出力がまとめられてＵ，Ｖ，Ｗ相からなる出力端子（三相交流出力端子）２６ｅを構成する。出力端子２６ｅは接続ケーブル３４を介して電気負荷３２に接続される。

ここで、「任意に接続」とは、この実施例にあっては、図示のようにＵ相端子２６ａ１同士、Ｖ相端子２６ｂ１同士、Ｗ相端子２６ｃ１同士が所期の如く接続されても良く、あるいはＵ相端子２６ａ１とＶ相端子２６ｂ１、Ｖ相端子２６ｂ１とＷ相端子２６ｃ１、Ｗ相端子２６ｃ１とＵ相端子２６ａ１が誤まって接続されても良いことを意味する。

発電機１０Ａ，１０Ｂの間で対応するインバータ２２毎に同期させられたＵ，Ｖ，Ｗの各相の単相交流出力は、接続ケーブル３４を介して三相交流出力端子２６ｅから電気負荷３２に供給される。

図示の如く、発電機１０Ａの中性点２６ａ２，２６ｂ２，２６ｃ２と、発電機１０Ｂの対応する中性点２６ａ２，２６ｂ２，２６ｃ２とは接続ケーブル３４によって接続されて電気負荷３２に供給される。即ち、並列運転される発電機１０Ａ，１０Ｂは三相４線式のインバータ発電機として電気負荷３２に電力を供給する。

また、図示の如く、発電機１０Ａと発電機１０Ｂ、より詳しくは発電機１０Ａと発電機１０ＢのＣＰＵ２２ａ２，２２ｂ２，２２ｃ２はＣＡＮＢＵＳ３６で接続され、並列運転時にはマスタ側の発電機１０Ｂとスレーブ側の発電機１０Ａの間で発電電圧、発電電流などの情報が送受信される。これにより、マスタ側の発電機１０Ｂとスレーブ側の発電機１０Ａは自己の出力が相手機よりも小さいとき、Ｈブリッジ回路２２ａ１２，２２ｂ１２，２２ｃ１２などのＦＥＴをオン・オフ制御して電圧振幅量と電圧位相量を補正してアンバランス電流や横流などを抑制する。

図１４は発電機１０Ａ，１０Ｂの２基を並列運転するときの、インバータ部の第１、第２、第３制御部２２ａ２，２２ｂ２，２２ｃ２の動作を示すフロー・チャートである。

発電機１０Ａと発電機１０Ｂとの並列運転制御が開始されるとき、Ｓ（ステップ）１０において、発電機Ｂから接続ケーブル３４を介して自己の第１、第２、第３インバータ２２ａ，２２ｂ，２２ｃに入力される発電機１０Ｂの第１、第２、第３インバータ２２ａ，２２ｂ，２２ｃの単相交流出力の位相をそれぞれ判別すると共に、自己の第１、第２、第３インバータ２２ａ，２２ｂ，２２ｃのうち、Ｕ相交流が入力されるインバータを特定する。

具体的には、発電機１０ＡのＣＰＵ２２ａ２，ＣＰＵ２２ｂ２，２２ｃ２は、相間電圧・相間電流センサ２２ａ３，２２ｂ３，２２ｃ３の出力に基づき、接続ケーブル３４を介して発電機１０Ｂのインバータ２２ａ，２２ｂ，２２ｃからそれぞれ出力されるＵ，Ｖ，Ｗ相交流のゼロクロスタイミングを検出すると共に、検出されたゼロクロスタイミングに基づいて自己（発電機１０Ａ）の第１、第２、第３インバータ２２ａ，２２ｂ，２２ｃに入力される発電機１０Ｂの第１、第２、第３インバータ２２ａ，２２ｂ，２２ｃの単相交流出力の位相をそれぞれ判別し、第１、第２、第３インバータ２２ａ，２２ｂ，２２ｃのうちのＵ相交流が入力されるインバータを特定する。

次いでＳ１２に進み、検出されたゼロクロスタイミングと判別された位相とに基づいて、自己の第１、第２、第３インバータ２２ａ，２２ｂ，２２ｃからの出力が、接続ケーブル３４を介して入力される発電機１０Ｂの第１、第２、第３インバータ２２ａ，２２ｂ，２２ｃからの出力と位相と出力順において同期させる出力信号を生成する。

より具体的には、発電機１０Ａの第１、第２、第３インバータ２２ａ，２２ｂ，２２ｃの出力のいずれか一つを基準として、より具体的には発電機１０ＢのＵ相交流を出力するインバータ２２と接続されるインバータの出力を基準とし、それがＵ相を出力すると共に、以降、入力される発電機１０ＢのＵ相、Ｖ相、Ｗ相の単相交流とそれぞれ同期するように、残りの２つのインバータの位相と出力順（第１、第２、第３インバータ２２ａ，２２ｂ，２２ｃの動作順）からなる出力信号を生成する。

次いでＳ１４に進み、Ｓ１２で生成された出力信号に基づいてＵ相交流を出力するインバータを基準として発電機１０Ｂの対応するインバータとの同期運転を開始した後、同様にＶ相、Ｗ相交流を出力するインバータも発電機１０Ｂの対応するインバータの単相交流出力と同期するように、ＣＰＵ２２ｂ２，２２ｃ２に通信してそれらのスイッチング素子のオン・オフを制御することで発電機１０Ｂとの並列運転を実現する。

図１５は、この実施例における発電機１０Ａと発電機１０Ｂの出力波形を示す図である。同図において、実線で表わされる交流波形が発電機１０Ａ，１０Ｂの第１インバータ２２ａからの出力を、破線で表わされる交流波形が発電機１０Ａ，１０Ｂの第２インバータ２２ｂからの出力を、一点鎖線で表わされる交流波形が発電機１０Ａ，１０Ｂの第３インバータ２２ｃからの出力を、それぞれ表す。

図示の例にあっては、発電機１０Ｂの第１インバータ２２ａと発電機１０Ａの第３インバータ２２ｃが、発電機１０Ｂの第２インバータ２２ｂと発電機１０Ａの第１インバータ２２ａが、発電機１０Ｂの第３インバータ２２ｃと発電機Ａの第２インバータ２２ｂが接続された状態を表す。

同図に示す如く、この実施例では、発電機１０Ａと発電機１０Ｂの出力端子をどのように接続した場合であっても、発電機１０Ａの各インバータ２２ａ，２２ｂ，２２ｃは、それぞれ接続される発電機１０Ｂの第１、第２、第３インバータ２２ａ，２２ｂ，２２ｃの出力と位相と出力順（図示例で発電機１０Ａの出力順は３，１，２となる）の同期運転が可能であり、よって発電機１０Ａと発電機１０Ｂを確実に並列運転することが可能となる。

また、マスタ側の発電機１０Ｂは、上記した自立運転制御を行っており、発電機１０Ｂから出力される三相交流は、発電機１０ＢのＣＰＵ２２ａ２（第１制御部）によって制御されているため、スレーブ側の発電機１０Ａの第１、第２、第３制御部２２ａ２，２２ｂ２，２２ｃ２は、自己の第１、第２、第３インバータ２２ａ，２２ｂ，２２ｃが対応する発電機１０Ｂの各インバータの出力と位相などで同期するように制御するだけで、確実に発電機１０Ａ，１０Ｂの三相交流出力での並列運転が可能となる。

図１６は発電機１０Ａの第１、第２、第３制御部（ＣＰＵ２２ａ２，２２ｂ２，２２ｃ２）の動作を説明するフロー・チャートである。図示のプログラムは、発電機１０Ａのエンジン１２が始動された後、所定周期で繰り返し実行される。

以下、発電機１０ＡのＣＰＵ２２ａ２（第１制御部）を例にとって説明するが、各制御部の構成は基本的には同じであるので、ＣＰＵ２２ａ２についての説明はＣＰＵ２２ｂ２，２２ｃ２（第２、第３制御部）についても妥当する。

図１６に示す如く、ＣＰＵ２２ａ２は、Ｓ１００において発電機１０Ｂと並列運転中であるか否か判断する。これは具体的には、例えば、接続ケーブル３４を介して発電機１０Ｂの第１インバータ２２ａの出力が相間電圧・相間電流検出センサ２２ａ３によって検出されているか否か判定することで行う。

Ｓ１００で否定されるときは以降の処理をスキップする一方、肯定されて発電機１０Ｂと並列運転中であると判断されるときはＳ１０２に進み、自己（発電機１０Ａの第１インバータ２２ａ）の出力電流値ＩＮＶ_Ａと発電機１０Ｂの第１インバータ２２ａの出力電流値ＩＮＶ_Ｂが同一かあるいは実質的に同一か否か判断する。

Ｓ１０２で肯定されるときは以降の処理をスキップする一方、否定されるときはＳ１０４に進み、自己の出力電流値ＩＮＶ_Ａが発電機１０Ｂの出力電流値ＩＮＶ_Ｂより小さいか否か判断する。

Ｓ１０４で肯定される場合はＳ１０６に進み、自己のＨブリッジ回路２２ａ１２，２２ｂ１２，２２ｃ１２のＦＥＴのオン・オフを制御して自己の出力電流値ＩＮＶ_Ａを増加補正する一方、Ｓ２０４で否定されるときはＳ１０８に進み、発電機１０Ｂに送信して同様の制御を実行させて発電機１０Ｂの出力電流値ＩＮＶ_Ｂを増加補正する。

上記の如く、この実施例におけるインバータ発電機１０の並列運転制御装置にあっては、エンジン１２で駆動される発電部１６に巻回される第１、第２、第３巻線（出力巻線１８ａ，１８ｂ，１８ｃ）にそれぞれ接続され、前記第１、第２、第３巻線から出力される交流をスイッチング素子（混合ブリッジ回路２２ａ１１，２２ｂ１１，２２ｃ１１のＳＣＲとＨブリッジ回路２２ａ１２，２２ｂ１２，２２ｃ１２のＦＥＴ）を用いて直流／交流変換して交流電力を出力すると共に、いずれもがマスタ、残りがスレーブを構成可能な第１、第２、第３インバータ２２ａ，２２ｂ，２２ｃと、前記第１、第２、第３インバータ２２ａ，２２ｂ，２２ｃのスイッチング素子のオン・オフを制御すると共に、ＣＡＮＢＵＳ２８ａを介して相互に通信自在に接続される第１、第２、第３制御部（ＣＰＵ２２ａ２，２２ｂ２，２２ｃ２）と、前記第１、第２、第３インバータ２２ａ，２２ｂ，２２ｃにそれぞれ接続されて前記交流の出力をＵ相、Ｖ相、Ｗ相のいずれかとして出力する端子群２６ａ，２６ｂ，２６ｃと前記端子群の中性端子とにそれぞれ接続される出力端子（三相出力端子２６ｅ、単相出力端子２６ｆ）とを備えると共に、同一構成の少なくとも１基のインバータ発電機Ｂ（１０Ｂ）と三相交流出力で並列運転可能なインバータ発電機Ａ（１０Ａ）であって、前記出力端子２６ｅの端子群２６ｄが前記発電機Ｂ（１０Ｂ）の出力端子の端子群にそれぞれ接続ケーブル３４を介して任意に接続されるとき、前記第１、第２、第３制御部（ＣＰＵ２２ａ，２２ｂ２，２２ｃ２）は、ＣＡＮＢＵＳ３６を介して発電機Ｂの第１、第２、第３制御部のうちの接続ケーブル３４を介して接続される端子群に対応する制御部にそれぞれ接続され、前記発電機Ｂ（１０Ｂ）から前記接続ケーブル３４を介して前記発電機Ａの前記第１、第２、第３インバータ２２ａ，２２ｂ，２２ｃに入力される前記発電機Ｂの各インバータの相間電圧と相間電流をそれぞれ検出する相間電圧・相間電流検出手段をさらに備え、前記第１、第２、第３制御部は、前記相間電圧・相間電流検出手段の出力に基づいて前記発電機Ｂの前記第１、第２、第３インバータの単相交流の位相を判別し、前記判別された単相交流のいずれか一つを基準として前記発電機Ａの前記第１、第２、第３インバータ２２ａ，２２ｂ，２２ｃの単相交流出力が所定の位相と出力順となるように、前記第１、第２、第３インバータ２２ａ，２２ｂ，２２ｃのスイッチング素子のオン・オフを制御する如く構成したので、出力端子２６ｅの端子群２６ａ，２６ｂ，２６ｃが発電機Ｂ（１０Ｂ）の出力端子２６ｅの端子群２６ａ，２６ｂ，２６ｃに任意に接続されるとき、換言すればＵ相とＶ相端子，Ｖ相とＷ相端子、Ｗ相とＵ相端子などと誤まって接続されるときでも、出力される単相交流の位相を判別し、判別された単相交流のいずれか一つ、例えば第１インバータ２２ａへの入力を基準として第１、第２、第３インバータ２２ａ，２２ｂ，２２ｃの単相交流出力が所定の位相と出力順となるように、第１、第２、第３インバータ２２ａ，２２ｂ，２２ｃのスイッチング素子のオン・オフを制御することで、出力端子をどのように接続しても三相交流を出力するインバータ発電機１０を複数基、例えば２基、並列運転させることができる。

また、前記第１、第２、第３制御部は、前記発電機Ｂ（１０Ｂ）から前記第１、第２、第３インバータ２２ａ，２２ｂ，２２ｃに入力される相間電圧と相間電流をそれぞれ検出する相間電圧・相間電流検出手段（相間電圧・相間電流センサ）２２ａ３，２２ｂ３，２２ｃ３を備え、前記検出された相間電圧と相関電流に同期するように第１、第２、第３インバータ２２ａ，２２ｂ，２２ｃのスイッチング素子のオン・オフを制御する如く構成したので、それによって三相負荷以外の不平衡の負荷状態、例えば単相負荷に電力を供給する場合のように相間出力が不平衡となる負荷状態においても他の相の出力に影響なく独立して並列運転を実現することができると共に、並列運転時のアンバランス電流の増加や相手機との横流を確実に回避することができる。

また、前記発電機Ｂ（１０Ｂ）の第１、第２、第３制御部（ＣＰＵ２２ｂ２，２２ｃ２）は、前記第１インバータが前記マスタを構成するとき、前記マスタを構成する第１インバータ２２ａからの出力を基準として前記第２、第３インバータ２２ｂ，２２ｃの出力の位相が目標値となるように前記スイッチング素子のオン・オフを制御する如く構成したので、上記した効果に加え、第１、第２、第３インバータ２２ａ，２２ｂ，２２ｃのそれぞれにおいて出力される三相交流の電圧と位相を的確に合わせることができる。

また、前記発電機Ｂ（１０Ｂ）の第１制御部（ＣＰＵ２２ａ２）は基準信号を生成すると共に、前記基準信号に対して所定の位相を有する同期信号を生成して前記第２、第３制御部（ＣＰＵ２２ｂ２，２２ｃ２）に送信し、よって前記第１、第２、第３制御部は前記基準信号と同期信号に基づいて前記マスタを構成する第１インバータ２２ａからの出力を基準として前記第２、第３インバータ２２ｂ，２２ｃの出力の位相が目標値となるように前記スイッチング素子のオン・オフを制御する如く構成したので、上記した効果に加え、第１、第２、第３インバータ２２ａ，２２ｂ，２２ｃのそれぞれにおいて出力される三相交流の電圧と位相を一層的確に合わせることができる。

また、前記第１、第２、第３インバータ２２ａ，２２ｂ，２２ｃの端子群２６ａ，２６ｂ，２６ｃは前記Ｕ相、Ｖ相、Ｗ相のいずれかと前記中性端子２６ｄとからなる単相２線式であると共に、前記出力端子（三相出力端子２６ｅ、単相出力端子２６ｆ）は前記端子群と中性端子とにそれぞれ接続される３相４線式である如く構成したので、上記した効果に加え、簡易な構成で三相４線式のインバータ発電機１０を複数基並列運転させることができる。

また、前記第１、第２、第３制御部（ＣＰＵ２２ａ２，２２ｂ２，２２ｃ２）は、前記第１、第２、第３インバータ２２ａ，２２ｂ，２２ｃの出力（出力電流値ＩＮＶ_A，ＩＮＶ_B）が、前記発電機Ｂ（１０Ｂ）の対応する第１、第２、第３インバータ２２ａ，２２ｂ，２２ｃの出力と相違する場合、前記交流出力の電圧振幅量と電圧位相量の少なくともいずれか、より具体的にはその両方を補正するように前記第１、第２、第３インバータ２２ａ，２２ｂ，２２ｃのスイッチング素子のオン・オフを制御する（Ｓ１０からＳ１８）如く構成したので、上記した効果に加え、インバータ発電機１０を複数基、確実に並列運転させることができる。

尚、上記においてインバータ部２２のスイッチング素子としてＦＥＴを用いたが、それに限られるものではなく、ＩＧＢＴ（insulated gate bipolar transistor）などであっても良い。

また、発電機１０Ａを主として説明したが、並列運転される発電機１０Ｂは発電機１０Ａと同一構成を備えるため、発電機１０Ａと１０Ｂを入れ替えて構成しても同一の効果を得ることができるのは言うまでもない。

また、上記実施例では２基の発電機１０Ａ，１０Ｂを並列接続運転制御する場合を例にして説明したが、並列運転される発電機は２基に限られず、何基であってもよい。その意味から、請求項１にあっては、少なくとも１基の発電機と表現した。

１０，１０Ａ，１０Ｂ インバータ発電機、１２ エンジン（内燃機関）、１４ バッテリ、１６ 発電部、１６ａ ステータ、１６ｂ ロータ、１８ 出力巻線（メイン巻線、巻線）、１８ａ 第１巻線、１８ｂ 第２巻線、１８ｃ 第３巻線、２０ 出力巻線（サブ巻線）、２２ インバータ部、２２ａ 第１インバータ、２２ａ１ パワーモジュール、２２ａ２ ＣＰＵ（第１制御部）、２２ａ３ 相間電圧・相間電流センサ、２２ｂ 第２インバータ、２２ｂ１ パワーモジュール、２２ｂ２ ＣＰＵ（第２制御部）、２２ｂ３ 相間電圧・相間電流センサ、２２ｃ 第３インバータ、２２ｃ１ パワーモジュール、２２ｃ２ ＣＰＵ（第３制御部）、２２ａ１１，２２ｂ１１，２２ｃ１１ 混合ブリッジ回路（そのＳＣＲ（スイッチング素子））、２２ａ１２，２２ｂ１２，２２ｃ１２ Ｈブリッジ回路（そのＦＥＴ（スイッチング素子））、２２ｃ３ 相間電圧・相間電流センサ、２４ フィルタ部（フィルタ）、２６ 出力部、２６ａ Ｕ相端子、２６ｂ Ｖ相端子、２６ｃ Ｗ相端子、２６ｄ Ｏ相端子、２６ｅ 三相出力端子、２６ｆ 単相出力端子、２６ｇ 切替機構、２８ エンジン制御部、２８ｃ ＣＰＵ、３０ 制御パネル部、３０ｄ ＫＥＹスイッチ、３０ｅ 切替スイッチ、３２ 負荷（電気負荷）、３４ 接続ケーブル、３６ ＣＡＮＢＵＳ

Claims (6)

1. エンジンで駆動される発電部に巻回される第１、第２、第３巻線にそれぞれ接続され、前記第１、第２、第３巻線から出力される交流をスイッチング素子を用いて直流／交流変換して交流電力を出力すると共に、いずれもがマスタ、残りがスレーブを構成可能な第１、第２、第３インバータと、前記第１、第２、第３インバータのスイッチング素子のオン・オフを制御すると共に、ＣＡＮＢＵＳを介して相互に通信自在に接続される第１、第２、第３制御部と、前記第１、第２、第３インバータにそれぞれ接続されて前記交流の出力をＵ相、Ｖ相、Ｗ相のいずれかとして出力する端子群と前記端子群の中性端子とにそれぞれ接続される出力端子とを備えると共に、同一構成の少なくとも１基のインバータ発電機Ｂと三相交流出力で並列運転可能なインバータ発電機Ａであって、前記出力端子の端子群が前記発電機Ｂの出力端子の端子群にそれぞれ接続ケーブルを介して任意に接続されるとき、前記第１、第２、第３制御部は、ＣＡＮＢＵＳを介して前記発電機Ｂの第１、第２、第３制御部のうちの前記接続ケーブルを介して接続される端子群に対応する制御部にそれぞれ接続され、前記発電機Ｂから前記接続ケーブルを介して前記発電機Ａの前記第１、第２、第３インバータに入力される前記発電機Ｂの各インバータの相間電圧と相間電流をそれぞれ検出する相間電圧・相間電流検出手段をさらに備え、前記第１、第２、第３制御部は、前記相間電圧・相間電流検出手段の出力に基づいて前記発電機Ｂの前記第１、第２、第３インバータの単相交流の位相を判別し、前記判別された単相交流のいずれか一つを基準として前記発電機Ａの前記第１、第２、第３インバータの単相交流出力が所定の位相と出力順となるように、前記第１、第２、第３インバータのスイッチング素子のオン・オフを制御することを特徴とするインバータ発電機の並列運転制御装置。
2. 前記第１、第２、第３制御部は、前記相間電圧・相間電流検出手段により検出された相間電圧と相間電流に同期するように前記第１、第２、第３インバータのスイッチング素子のオン・オフを制御することを特徴とする請求項１記載のインバータ発電機の並列運転制御装置。
3. 前記発電機Ｂの第１、第２、第３制御部は、前記第１インバータが前記マスタを構成するとき、前記マスタを構成する第１インバータからの出力を基準として前記第２、第３インバータの出力の位相が目標値となるように前記スイッチング素子のオン・オフを制御することを特徴とする請求項１または２記載のインバータ発電機の並列運転制御装置。
4. 前記発電機Ｂの第１制御部は基準信号を生成すると共に、前記基準信号に対して所定の位相を有する同期信号を生成して前記第２、第３制御部に送信し、よって前記第１、第２、第３制御部は前記基準信号と同期信号に基づいて前記マスタを構成する第１インバータからの出力を基準として前記第２、第３インバータの出力の位相が目標値となるように前記スイッチング素子のオン・オフを制御することを特徴とする請求項３記載のインバータ発電機の並列運転制御装置。
5. 前記第１、第２、第３インバータの端子群は前記Ｕ相、Ｖ相、Ｗ相のいずれかと前記中性端子とからなる単相２線式であると共に、前記出力端子は前記端子群と中性端子とにそれぞれ接続される３相４線式であることを特徴とする請求項１から４のいずれか記載のインバータ発電機の並列運転制御装置。
6. 前記第１、第２、第３制御部は、前記第１、第２、第３インバータの出力が、前記発電機Ｂの対応する第１、第２、第３インバータの出力と相違する場合、前記交流出力の電圧振幅量と電圧位相量の少なくともいずれかを補正するように前記第１、第２、第３インバータのスイッチング素子のオン・オフを制御することを特徴とする請求項１から５のいずれかに記載のインバータ発電機の並列運転制御装置。