JP5836989B2

JP5836989B2 - 半導体集積回路

Info

Publication number: JP5836989B2
Application number: JP2013046806A
Authority: JP
Inventors: 倫子北沢
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 2013-03-08
Filing date: 2013-03-08
Publication date: 2015-12-24
Anticipated expiration: 2033-03-08
Also published as: CN104036553B; JP2014175854A; CN104036553A

Description

本発明の実施形態は、半導体集積回路に関する。

従来、有料道路の料金所において、自動的な料金の支払いを可能にする自動料金支払いシステム（ＥＴＣ（Electronic Toll Collection System））が開発されている。ＥＴＣでは、車載器と料金所に設けられた基地局との間で無線により料金及び支払いに関する情報の送受信を行って、通行料金の支払いを行うようになっている。

ＥＴＣは世界各国で規格が異なり、各国毎に独自の通信プロトコルが採用されている。通信プロトコルに変更が生じた場合には、ＥＴＣ用のＬＳＩの設計変更が必要となる。また、ＥＴＣにおいては、地域によって異なるフレーム構造や同期信号が採用される可能性がある。例えばＡ都市圏用のＥＴＣセットがＢ都市圏において利用できない事態が生じることがあり、この場合には、ユーザはＡ，Ｂ都市圏で使用可能な複数の種類のＥＴＣセットを用意する必要がある。

そこで、複数の通信プロトコルに対応した情報を記憶し、ソフトウェア制御によって、通行地域に対応する設定でＥＴＣセットを動作させる方法が考えられる。しかしながら、全ての通信プロトコルを網羅することはできず、通信プロトコルが異なる地域ではソフトウェアの更新が必要となってしまうという問題があった。

特開２０１０−１９８３９６号公報

本発明の実施形態は、通信プロトコルが変化した場合でもデータの送受信を行うことができる半導体集積回路を提供することを目的とする。

実施形態の半導体集積回路は、受信信号からプリアンブルを検出するプリアンブル検出部と、前記プリアンブル検出部と独立に動作して、前記受信信号からスタートマークを検出するスタートマーク検出部と、前記プリアンブル及びスタートマークのうちの少なくとも一方が検出されることにより動作して前記受信信号をデコードするデコード部と、前記プリアンブル検出部及びスタートマーク検出部の検出の一方にエラーが発生した場合でも、前記デコード部のデコード結果を処理する制御部と、前記プリアンブル検出部の検出がエラーとなった場合に、前記スタートマークの検出位置を基準に前記受信信号からプリアンブルを推測してプリアンブル候補とするプリアンブル候補探査部と、前記プリアンブル候補に基づいて前記ポストアンブル検出部が検出に用いるポストアンブル候補を生成するポストアンブル候補変換部とを具備する。

本発明の第１の実施の形態に係る半導体集積回路を示すブロック図。データフレームの一例を示す説明図。図１中の受信部１３の具体的な構成の一例を示すブロック図。図１中の送信部１４の具体的な構成の一例を示すブロック図。第１の実施の形態の動作を説明するためのフローチャート。受信に関する割り込みステータスレジスタ及び疑似エラーレジスタの具体例を示す説明図である。プリアンブルバッファ２３及びポストアンブルバッファ２８に格納されている情報を説明するための説明図。本発明の第２の実施の形態を示すブロック図。本発明の第３の実施の形態を示すブロック図。

以下、図面を参照して本発明の実施の形態について詳細に説明する。

（第１の実施の形態）
図１は本発明の第１の実施の形態に係る半導体集積回路を示すブロック図である。

本実施の形態において送受信するデータは、プリアンブル、スタートマーク、データ本体、エンドマーク及びポストアンブルを有するフレーム構造のデータである。例えば、図２はこの種のデータフレームの一例を示す説明図であり、中国ＥＴＣの通信規格（GB/T 2085.2-2007）に定められたフレーム構造を示している。

図２に示すデータフレームは、プリアンブル、frame start mark、MAC address、MAC control field、 LPDU（LLC Protocol Data Unit）、frame check、frame end mark、ポストアンブルによって構成される。データ本体（Information frame）は、MAC address、MAC control field、 LPDU及びframe checkによって構成される。MAC addressは３２ビット長、MAC control fieldは８ビット長であり、 LPDUは通信規格で定められたフォーマットのコマンドやレスポンスである。またframe checkは１６ビット長のCRCデータである。

スタートマークであるframe start markとエンドマークであるframe end markは、いずれも"01111110"であり、プリアンブルは１６ビットの"０"であり、ポストアンブルは最大８ビットと規定されている。符号化方式は、FM0（Bi-phase space）符号化が用いられ、データ本体（Information frame）のビット列に"１"が５つ連続したときは"０"が挿入される。

中国ＥＴＣの規格によると、図２のデータフレームを、基地局と車載器の間で複数回、送受信する。通信開始時には、基地局がブロードキャスト用MAC address（0xFFFFFFFF）を用いて、MAC control fieldにある特定のビットにdedicated linkの確立要求をセットして一定間隔で送信する。車載器はこのようなデータフレームを受信して、次に車載器のMAC addressを含むデータフレームを基地局に送信し、基地局がそれを受信して以後の通信に利用する。

図１は車載器を示しており、ＥＴＣ部１は例えばＬＳＩによって構成することができる。制御部２は、ホスト機能を有するＭＣＵ５によって構成されており、ＥＴＣ部１を制御することができるようになっている。ＥＴＣ部１のＲＦアナログ回路３は、料金所等の基地局（図示せず）からの高周波信号である受信信号を受信すると共に、送信信号を基地局に送信する。ＲＦアナログ回路３からの受信信号はモデム部４に供給される。

モデム部４の受信部１３は、送受信制御部１５に制御され、制御レジスタ１８に格納された値を参照することで、受信信号をデコードする。例えば受信信号及び送信信号は図２に示すフレーム構造を有しており、受信部１３は受信信号からデータ本体（Information frame）を復元して受信データバッファ１６に出力する。また、受信部１３は、受信完了を示す受信完了信号を送受信制御部１５に出力する。受信データバッファ１６は、送受信制御部１５に書き込み及び読み出しが制御され、受信部１３からのデータ本体（受信データ本体）を所定タイミングでシリアルI/Fコントローラ１９に出力する。シリアルI/Fコントローラ１９は、受信データバッファ１６からの受信データ本体をＭＣＵ５にシリアル転送する。

ＭＣＵ５は受信データ本体を解析し、受信データ本体に対応した送信データ本体を生成してシリアルI/Fコントローラ１９に送信する。シリアルI/Fコントローラ１９は、ＭＣＵ５からの送信データ本体を送信データバッファ１７に転送する。送信データバッファ１７は、送受信制御部１５に書き込み及び読み出しが制御され、シリアルI/Fコントローラ１９からの送信データ本体を所定タイミングで送信部１４に出力する。

送信部１４は、送受信制御部１５に制御され、制御レジスタ１８に格納された値を参照することで、送信信号をエンコードする。こうして、送信部１４は、図２に示すフレーム構造の送信信号を生成して、ＲＦアナログ回路３に出力する。送信部１４は、送信完了を示す送信完了信号を送受信制御部１５に出力する。

なお、モデム部４には、図示しないクロック及びリセット生成回路も構成されている。

ＭＣＵ５は、送受信に必要な設定をシリアルI/Fコントローラ１９を介して制御レジスタ１８に書き込むようになっている。送受信制御部１５は受信部１３及び送信部１４の動作開始や停止の制御と受信データバッファ１６及び送信データバッファ１７の管理を行う。上述したように、受信部１３及び送信部１４は、送受信制御部１５に制御されて、制御レジスタ１８に格納された設定値を用いてデータのデコード又はエンコードを行う。なお、制御レジスタ１８には、送受信に必要な設定値が格納されていると共に、後述する割り込みステータスレジスタ及び疑似エラーレジスタを有している。

ところで、基地局の通信プロトコルと車載器側の通信プロトコルが異なる場合には、制御レジスタ１８に設定されている設定値ではデコード及びエンコードを行うことができないことがある。この場合には、受信部１３及び送信部１４は、通信プロトコルが異なることから制御レジスタ１８に格納された設定値ではデコード又はエンコードが不能であることを示すエラー信号を送受信制御部１５に出力する。なお、受信部１３及び送信部１４は、デコード又はエンコードが不能である理由毎に異なる種類のエラー信号を発生するようになっている。

送受信制御部１５は、受信部１３及び送信部１４からの各種信号を受信して制御部２のＭＣＵ５に対して割り込み信号を発生する。例えば、送受信制御部１５は、受信部１３及び送信部１４からの受信完了信号、送信完了信号、各種エラー信号によって、これらの割り込み要因に応じた割り込み信号を発生する。制御レジスタ１８は、各種割り込み要因に対応した割り込みステータスレジスタを備えており、送受信制御部１５は、受信部１３及び送信部１４からの各種信号に基づく各種割り込み要因に応じて割り込みステータスレジスタを設定すると共に、割り込み信号を生成する。

本実施の形態においては、受信部１３は、制御レジスタ１８の設定値では正しくデコードができない場合には、受信データから正しい設定値を推測して、推測結果を送信部１４へ出力するようになっている。また、この場合には、送受信制御部１５は、推測された設定値に対応する疑似エラーレジスタを疑似エラーありに設定する。

ＭＣＵ５は、受信完了信号に応じた割り込み信号が入力されると、所定の判定基準に基づいて受信したデータ本体の正当性の判定等を行う。ＭＣＵ５は、データ本体が正しく受信されたものと判定した場合において、疑似エラーレジスタに疑似エラー有りが設定されている場合には、規格変更信号を送受信制御部１５に出力する。送受信制御部１５は、規格変更信号が入力されると、疑似エラーレジスタの値を疑似エラー無しに変更するようになっている。これにより、以後、受信部１３及び送信部１４は、受信部１３において推測された設定値を正しい設定値として用いて、デコード又はエンコードを行うようになっている。

図３は図１中の受信部１３の具体的な構成の一例を示すブロック図である。なお、図３の回路は図２のフレーム構造を有する受信データを処理するものである。

ノイズ除去部２０は、ＲＦアナログ回路３から入力される受信信号のノイズを除去する。本実施の形態においては、ノイズ除去部２０はノイズ除去後の受信信号をプリアンブル検出部２１及びframe start markを検出するスタートマーク検出部２２に出力する。本実施の形態においては、プリアンブル検出部２１及びスタートマーク検出部２２を相互に独立に動作させるようになっており、プリアンブルが検出不能の場合でも、スタートマーク（frame start mark）の検出が可能である。

制御レジスタ１８の一部であるプリアンブルレジスタには、ＭＣＵ５によってプリアンブルと同一のビット列が格納されている。プリアンブルバッファ２３は、プリアンブルレジスタの設定値を保持してプリアンブル検出部２１へ出力する。プリアンブル検出部２１は、受信データ中に、プリアンブルバッファ２３から入力されたプリアンブルと一致するビット列を検出すると、プリアンブル検出終了をデコード部２４に通知する。

本実施の形態においては、プリアンブルバッファ２３は後述のように複数のプリアンブルを保存することができ、初期状態ではプリアンブルレジスタの値を選んでプリアンブル検出部２１へ出力する。プリアンブル検出部２１は、一定の時間内に、プリアンブルと一致したビット列を検出することができなかった場合には、プリアンブル検出エラー信号Ｅｐｒを送受信制御部１５に出力する。

制御レジスタ１８の一部であるスタートマークレジスタには、ＭＣＵ５によって、frame start markと同一のビット列が格納され、スタートマーク検出部２２へ出力される。スタートマーク検出部２２は、スタートマークレジスタの値と受信信号のビット列とが一致するとスタートマーク検出終了をデコード部２４に通知すると共に、受信データをデコード部２４に出力する。スタートマーク検出部２２は、一定の時間内に、スタートマークレジスタの値に一致するビット列を検出することができなかった場合には、スタートマーク検出エラー信号Ｅｓｔを送受信制御部１５に出力する。

デコード部２４は、プリアンブル検出終了及びスタートマーク検出終了の通知を受信した場合、又はスタートマーク検出終了の通知のみを受信した場合には、受信データに対してFM0デコード処理を行う。デコード部２４は、デコード結果をゼロ除去・CRCチェック部２５とエンドマーク検出部２６に出力する。ゼロ除去・CRCチェック部２５は、デコード結果から余分なゼロを除去し、エンドマーク検出部２６からエンドマーク検出信号を受けてＣＲＣチェックを行い、ＣＲＣチェック後のデータを受信データバッファ１６に書き込む。なお、デコード部２４は、デコード途中にエラーを検出した場合には、デコードエラー信号Ｅｄｅを送受信制御部１５に出力する。

なお、ゼロ除去・CRCチェック部２５は、ＣＲＣチェックによりエラーを検出した場合には、CRCエラー信号Ｅｃｒを送受信制御部１５に出力する。また、ゼロ除去・CRCチェック部２５では受信データ長の判定を行い、判定結果を制御レジスタ１８の一部である受信データ長レジスタに書き込む。

制御レジスタ１８の一部であるエンドマークレジスタには、ＭＣＵ５によって、frame end markと同一のビット列が格納され、エンドマーク検出部２６へ出力される。エンドマーク検出部２６は、エンドマークレジスタの値とデコード後の受信信号のビット列とが一致するとエンドマーク検出終了をポストアンブル検出部２７に通知すると共に、デコード後の受信データをポストアンブル検出部２７に出力する。エンドマーク検出部２６は、一定の時間内に、エンドマークレジスタの値に一致するビット列を検出することができなかった場合には、エンドマーク検出エラー信号Ｅｅｎを送受信制御部１５に出力する。

制御レジスタ１８の一部であるポストアンブルレジスタには、ＭＣＵ５によってポストアンブルと同一のビット列が格納されている。ポストアンブルバッファ２８は、ポストアンブルレジスタの設定値を保持してポストアンブル検出部２７へ出力する。ポストアンブル検出部２７は、デコード後の受信データ中に、ポストアンブルバッファ２８から入力されたポストアンブルと一致するビット列を検出すると、受信完了信号を送受信制御部１５に出力する。

本実施の形態においては、ポストアンブルバッファ２８は後述のように複数のポストアンブルを保存することができ、初期状態ではポストアンブルレジスタの値を選んでポストアンブル検出部２７へ出力する。ポストアンブル検出部２７は、一定の時間内に、ポストアンブルと一致したビット列を検出することができなかった場合には、ポストアンブル検出エラー信号Ｅｐｏを送受信制御部１５に出力する。

本実施の形態においては、通信プロトコルの変更等の理由から、受信信号に含まれるプリアンブルが、プリアンブルレジスタに格納されているプリアンブルと異なる値である場合には、受信信号に基づいて受信信号に含まれるプリアンブルを推定する。即ち、プリアンブル候補探査部３１は、プリアンブル検出エラー信号Ｅｐｒが発生し、かつスタートマークが検出された場合には、スタートマークの直前のビット列から遡って一定の長さ、例えば３２ビット分を取り出してプリアンブル候補とする。プリアンブル候補探査部３１は、プリアンブル候補をプリアンブルバッファ２３に書き込むと共に、プリアンブル候補が有効であることを示すプリアンブル候補イネーブル信号を発生させてプリアンブルバッファ２３へ出力する。

同様に、受信信号に含まれるポストアンブルが、ポストアンブルレジスタに格納されているポストアンブルと異なる値である場合には、受信信号に基づいて受信信号に含まれるポストアンブルを推定する。即ち、ポストアンブル候補探査部３２は、ポストアンブル検出エラー信号Ｅｐｏが発生し、かつエンドマークが検出された場合には、エンドマークの直後のビット列から一定の長さ、例えば８ビット分を取り出してポストアンブル候補とする。ポストアンブル候補探査部３２は、ポストアンブル候補をポストアンブルバッファ２８に書き込むと共に、ポストアンブル候補が有効であることを示すポストアンブル候補イネーブル信号を発生させてポストアンブルバッファ２８へ出力する。

送受信制御部１５は、規格変更信号が入力されると、以後のデコード及びエンコードにおいて、受信時に得たプリアンブル候補及びポストアンブル候補を採用するように受信部１３及び送信部１４を制御する。

図４は図１中の送信部１４の具体的な構成の一例を示すブロック図である。送信データバッファ１７には、ＭＣＵ５から送信データ本体が転送される。送信部１４には、CRC生成・ゼロ挿入部４１が設けられており、CRC生成・ゼロ挿入部４１は、送信データバッファ１７からの送信データ本体にCRCを付加してゼロを挿入する。CRC生成・ゼロ挿入部４１からの送信データは、エンコード部４２に与えられる。

エンコード部４２は、CRC生成・ゼロ挿入部４１の出力に対して、プリアンブル、frame start mark、frame end mark、及びポストアンブルを付加して図２のフレーム構造の送信データを生成し、ＦＭ０による符号化を行う。エンコード部４２が送信データの生成に用いるプリアンブル及びポストアンブルは、プリアンブル・ポストアンブル選択部４３によって選択されるようになっており、frame start markとframe end markは制御レジスタ１８から夫々出力される。

プリアンブル・ポストアンブル選択部４３は、送受信制御部１５によって制御されて、制御レジスタ１８に格納されているプリアンブルの設定値又は受信部１３のプリアンブルバッファ２３に格納されているプリアンブル候補の一方を選択する。また、プリアンブル・ポストアンブル選択部４３は、送受信制御部１５によって制御されて、制御レジスタ１８に格納されているポストアンブルの設定値又は受信部１３のポストアンブルバッファ２８に格納されているポストアンブル候補の一方を選択する。

次に、このように構成された実施の形態の動作について図５乃至図７を参照して説明する。図５はＭＣＵ５において実行される車載器としての通信開始時の処理フローを示すフローチャートである。また、図６は割り込みステータスレジスタ及び疑似エラーレジスタの具体例を示す説明図である。

通信開始時には、受信モードで始まる（ステップＳ１）。ＭＣＵ５は、ＥＴＣ部１からの割り込みの待機状態となる（ステップＳ２）。受信信号は、ノイズ除去部２０によってノイズが除去された後、プリアンブル検出部２１及びスタートマーク検出部２２に供給される。

いま、料金所等の基地局の通信プロトコルと車載器の通信プロトコルが一致しているものとする。即ち、制御レジスタ１８には、受信信号に含まれるプリアンブル、スタートマーク、ポストアンブル及びエンドマークに一致する設定値がＭＣＵ５によって記憶されているものとする。

プリアンブル検出部２１は、プリアンブルバッファ２３に保持されているプリアンブルの設定値に一致するプリアンブルを受信信号から検出するとプリアンブル検出終了をデコード部２４に通知する。また、スタートマーク検出部２２は、制御レジスタ１８のスタートマークレジスタの値に一致するスタートマークを受信信号から検出するとスタートマーク検出終了をデコード部２４に通知する。

デコード部２４は、スタートマーク検出終了が通知されると、受信データに対してFM0デコード処理を行う。デコード部２４のデコード結果は、ゼロ除去・CRCチェック部２５とエンドマーク検出部２６に供給されて、余分なゼロが除去された後ＣＲＣチェックされる。ゼロ・除去CRCチェック部２５は、ＣＲＣチェック後のデータを受信データバッファ１６に書き込む。

エンドマーク検出部２６は、エンドマークレジスタの値とデコード後の受信信号のビット列とが一致するとエンドマーク検出終了をポストアンブル検出部２７へ通知する。ポストアンブル検出部２７は、デコード後の受信データ中に、ポストアンブルバッファ２８から入力されたポストアンブルと一致するビット列を検出すると、受信完了信号を送受信制御部１５に出力する。

送受信制御部１５は、受信完了信号が入力されると、受信完了を割り込み要因とした割り込み信号を発生すると共に、割り込みステータスレジスタに受信完了を示す値を設定する。

ＭＣＵ５は、割り込みが発生すると、制御レジスタ１８の一部である割り込みステータスレジスタを読み出す。ＭＣＵ５は、ステップＳ３において、割り込みステータスレジスタの値から割り込み要因が受信完了であるか否かを判定し、受信完了である場合には、制御レジスタ１８の一部である疑似エラーレジスタや受信データ長レジスタ、受信データバッファ１６などを読み出す（ステップＳ４）。

ＭＣＵ５は、ステップＳ５において、受信データバッファ１６から読み出した受信データのMAC addressがブロードキャストのアドレス0xFFFFFFFFであるか否かを判定し、ステップＳ６において、受信データのMAC control fieldがリンク確立要求であるか否かを判定する。ＭＣＵ５は、受信データがブロードキャストされたもので、且つ、リンク確立要求がある場合には、ステップＳ７において、LPDUの処理をする。一方、ＭＣＵ５は、ブロードキャストでない場合や、リンク確立要求でない場合には受信の誤りとして処理を終了する（ステップＳ１２）。なお、ＭＣＵ５は、ステップＳ８において、LPDUの処理に際してプロトコル違反を検出するなど処理が適切にできなかった場合にも、受信の誤りとして処理を終了する（ステップＳ１２）。

ＭＣＵ５は、ステップＳ９において読み出した疑似エラーレジスタの値から疑似エラーが発生しているか否かを判定する。この場合には、料金所等の基地局の通信プロトコルと車載器の通信プロトコルとが一致しており、制御レジスタ１８の設定値を用いて、プリアンブル、スタートマーク、ポストアンブル及びエンドマークが検出されているので、疑似エラーレジスタは疑似エラー無しに設定されており、ＭＣＵ５は処理をステップＳ１１に移行して送信を行う。

（プリアンブル、ポストアンブルの一方又は両方が検出不能の場合）
ここで、料金所等の基地局の通信プロトコルと車載器の通信プロトコルが異なり、プリアンブルがプリアンブル検出部２１において検出されないものとする。プリアンブル検出部２１は、所定時間内にプリアンブルを検出できなかった場合には、プリアンブル検出エラー信号Ｅｐｒを送受信制御部１５に出力する。また、スタートマーク検出部２２は、プリアンブル検出部２１とは独立して動作しており、スタートマークを検出すると、スタートマーク検出終了をデコード部２４に通知する。このスタートマーク検出終了によって、デコード部２４はデコード処理を開始する。

送受信制御部１５は、各部からのエラー信号に応じて制御レジスタ１８の一部である図６（ａ）に示す受信に関する割り込みステータスレジスタを設定する。なお、図６（ａ）において、エラー要因を示すビットの名前はエラー信号名と同じにしており、受信信号完了を示すビットはＦｉｎとしている。例えば、プリアンブルのみが検出不能であった場合には、送受信制御部１５には、エラー信号としてはプリアンブル検出エラー信号Ｅｐｒのみが入力される。この場合には、送受信制御部１５は、エラー要因がプリアンブル検出エラーであることを示す割り込みステータスレジスタのビットＥｐｒを"１"に設定し、エラー要因がスタートマークの検出エラーであることを示すビットＥｓｔを"０"に設定すると共に、図６（ｂ）に示す疑似エラーレジスタにおいてプリアンブルの検出が疑似エラー有りであることを示すプリアンブル検出疑似エラービットＰｐｒを"１"とする。

送受信制御部１５は、プリアンブル検出エラーが通知された場合でも、擬似エラーである場合には、受信部１３の処理を中断させない。即ち、デコード部２４は、スタートマークの検出によってデコード処理を開始する。更に、デコード部２４によるデコード処理が進むと、ゼロ除去・CRCチェック部２５の処理が行われ、エンドマーク検出部２６によるエンドマークの検出及びポストアンブル検出部２７によるポストアンブルの検出が行われる。

なお、ポストアンブルが検出不能であって、エンドマークが検出された場合には、送受信制御部１５には、ポストアンブル検出エラー信号Ｅｐｏが入力される。この場合には、送受信制御部１５は、図６（ａ）に示す割り込みステータスレジスタのポストアンブル検出エラービットＥｐｏを"１"に設定し、エンドマークの検出エラービットＥｅｎを"０"に設定すると共に、図６（ｂ）に示す疑似エラーレジスタにおいてポストアンブルの検出が疑似エラー有りであることを示すポストアンブル検出疑似エラービットＰｐｏを"１"とする。

このように、スタートマーク及びエンドマークが検出された場合には、プリアンブルやポストアンブルが検出不能である場合でも、受信信号のデコードが可能であり、ＭＣＵ５は、基地局から送られたデータを処理することが可能である。

また、本実施の形態は、プリアンブル候補探査部３１及びポストアンブル候補探査部３２によって、送信時において、基地局が認識可能なプリアンブル及びポストアンブルを付加した送信データを生成することができる。

プリアンブル候補探査部３１は、プリアンブル検出エラー信号Ｅｐｒが発生し、かつスタートマークが検出された場合には、スタートマークの直前のビット列から遡って一定の長さ、例えば３２ビット分を取り出してプリアンブル候補とし、プリアンブル候補とプリアンブル候補イネーブル信号をプリアンブルバッファ２３へ出力する。

図７はプリアンブルバッファ２３及びポストアンブルバッファ２８に格納されている情報を説明するための説明図である。図７（ａ）はプリアンブルバッファ２３の情報を示しており、図７（ａ）のプリアンブル１は制御レジスタ１８から出力されたプリアンブルを示し、プリアンブル２はプリアンブル候補探査部３１によって生成されたプリアンブル候補を示している。

ポストアンブル候補探査部３２は、ポストアンブル検出エラー信号Ｅｐｏが発生し、かつエンドマークが検出された場合には、エンドマークの直後のビット列から一定の長さ、例えば８ビット分を取り出してポストアンブル候補としとしポストアンブル候補とポストアンブル候補イネーブル信号をポストアンブルバッファ２８へ出力する。図７（ｂ）はポストアンブルバッファ２８の情報を示しており、図７（ｂ）のポストアンブル１は制御レジスタ１８から出力されたポストアンブルを示し、ポストアンブル２はポストアンブル候補探査部３２によって生成されたポストアンブル候補を示している。

ＭＣＵ５は、ステップＳ９において疑似エラーが発生したか否かを判定する。プリアンブルの検出又はポストアンブルの検出の何れか一方または両方に疑似エラーが生じている場合には、ＭＣＵ５は、ステップＳ１０において規格変更の通知を行う。これにより、プリアンブル候補、ポストアンブル候補が以後の送受信に用いられる。疑似エラーが発生しても所定の時間内に規格変更が通知されない場合は、送受信制御部１５は疑似エラーレジスタ、プリアンブル候補イネーブル信号、ポストアンブル候補イネーブル信号をクリアする。

即ち、送受信制御部１５は、ＭＣＵ５から規格変更信号によって規格変更が通知された場合には、次の送信時に、受信時に生成されたプリアンブル候補やポストアンブル候補を送信部１４に選択させる。送信部１４のプリアンブル・ポストアンブル選択部４３は、送受信制御部１５に制御されて、制御レジスタ１８のプリアンブル又はプリアンブルバッファ２３のプリアンブル候補をエンコード部４２に与える。また、プリアンブル・ポストアンブル選択部４３は、送受信制御部１５に制御されて、制御レジスタ１８のポストアンブル又はポストアンブルバッファ２８のポストアンブル候補をエンコード部４２に与える。こうして、エンコード部４２において、図２のフレーム構造の送信データを生成することができる。

このように、受信時にプリアンブルやポストアンブルが検出されない場合でも、受信データから推測して生成したプリアンブル候補やポストアンブル候補を用いることで、基地局が認識可能な送信データを送信することが可能である。

なお、受信部１３は、以後、当該基地局からの信号を受信する場合に、プリアンブル候補イネーブル信号が有効の場合にはプリアンブル候補をプリアンブルバッファ２３からプリアンブル検出部２１へ出力させて受信信号と比較することで疑似エラーとならずにプリアンブルを検出し、ポストアンブル候補イネーブル信号が有効の場合には、ポスアンブル候補をポストアンブルバッファ２８からポストアンブル検出部２７へ出力させて受信信号と比較することで疑似エラーとならずにポストアンブルを検出することもできる。

（スタートマーク、エンドマークの一方又は両方が検出不能の場合）
図３はプリアンブル候補探査部３１及びポストアンブル候補探査部３２は、スタートマーク又はエンドマークを基準に、プリアンブル候補及びポストアンブル候補を生成する例を示した。逆に、スタートマークやエンドマークが検出不能であった場合において、検出されたプリアンブル又はポストアンブルを基準に、スタートマーク及びエンドマークの候補を探査することも場合によっては可能である。例えばスタートマークとエンドマークのビット数が規格と同じで、ポストアンブルのビット数がエンドマークのビット数より大きく、かつInformation frameに現れないビットパターンとなる場合である。

スタートマーク検出部２２は、所定時間内にスタートマークを検出できなかった場合には、スタートマーク検出エラー信号Ｅｓｔを送受信制御部１５に出力する。また、プリアンブル検出部２１は、スタートマーク検出部２２とは独立して動作しており、プリアンブルを検出すると、プリアンブル検出終了をデコード部２４に通知する。このプリアンブル検出終了後、スタートマークのビット数だけタイミングを遅らせて、デコード部２４はデコード処理を開始する。

送受信制御部１５は、スタートマークのみが検出不能であった場合には、入力されたスタートマーク検出エラー信号Ｅｓｔに基づいて、エラー要因がスタートマーク検出エラーであることを示す受信に関する割り込みステータスレジスタのビットＥｓｔを"１"に設定し、エラー要因がプリアンブルの検出エラーであることを示すビットＥｐｒを"０"に設定すると共に、疑似エラーレジスタにおいてスタートマークの検出が疑似エラー有りであることを示す，図示しないスタートマーク検出疑似エラービットを"１"とする。

送受信制御部１５は、スタートマーク検出エラーが通知された場合でも、擬似エラービットが１である場合には、受信部１３の処理を中断させない。即ち、デコード部２４は、プリアンブルの検出からスタートマークのビット数分空けてデコード処理を開始する。更に、デコード部２４にてデコード処理されたデータに対して、ゼロ除去・CRCチェック部２５の処理が行われ、エンドマーク検出部２６によるエンドマークの検出及びポストアンブル検出部２７によるポストアンブルの検出が独立に行われる。すなわち図３と異なり、デコード部２４からの出力はゼロ除去・CRCチェック部２５、エンドマーク検出部２６、ポストアンブル検出部２７に送られる。

なお、エンドマークが検出不能であって、ポストアンブルが検出された場合には、送受信制御部１５には、エンドマーク検出エラー信号Ｅｅｎが入力される。この場合には、送受信制御部１５は、受信に関する割り込みステータスレジスタのエンドマーク検出エラービットＥｅｎを"１"に設定し、ポストアンブルの検出エラービットＥｐｏを"０"に設定すると共に、疑似エラーレジスタにおいてエンドマークの検出が疑似エラー有りであることを示す，図示しないエンドマーク検出疑似エラービットを"１"とする。

このように、プリアンブル及びポストアンブルが検出された場合には、スタートマークやエンドマークが検出不能である場合でも、受信信号のデコードが可能であり、ＭＣＵ５は、基地局から送られたデータを処理することが可能である。また、この場合には、図示しないスタートマーク候補探査部及びエンドマーク候補探査部によって、送信時において、基地局が認識可能なスタートマーク及びエンドマークを付加した送信データを生成することができる。

例えば、図示しないスタートマーク候補探査部は、スタートマーク検出エラー信号Ｅｓｔが発生し、かつプリアンブルが検出された場合には、プリアンブルの直後のビット列からスタートマークに設定されているビット数分を取り出してスタートマーク候補とする。スタートマーク候補探査部は、スタートマーク候補を図示しないスタートマークバッファに書き込むと共に、スタートマーク候補が有効であることを示すスタートマーク候補イネーブル信号を発生する。

エンドマーク候補探査部は、エンドマーク検出エラー信号Ｅｅｎが発生し、かつポストアンブルが検出された場合には、ポストアンブルの直前のビット列から遡ってエンドマークに設定されているビット数分を取り出してエンドマーク候補とする。エンドマーク候補探査部は、エンドマーク候補を図示しないエンドマークバッファに書き込むと共に、エンドマーク候補が有効であることを示すエンドマーク候補イネーブル信号を発生する。

ＭＣＵ５は、ステップＳ９において疑似エラーが発生したか否かを判定する。スタートマークの検出又はエンドマークの検出の何れか一方または両方に疑似エラーが生じている場合には、ＭＣＵ５は、ステップＳ１０において規格変更の通知を行う。これにより、スタートマーク候補、エンドマーク候補が以後の送受信に用いられる。疑似エラーが発生しても所定の時間内に規格変更が通知されない場合は、送受信制御部１５は疑似エラーレジスタ、スタートマーク候補イネーブル信号、エンドマーク候補イネーブル信号をクリアする。

即ち、送受信制御部１５は、ＭＣＵ５から規格変更信号によって規格変更が通知された場合には、次の送信時に、受信時に生成されたスタートマーク候補やエンドマーク候補を送信部１４に選択させる。この場合には、送信部１４は、図示しないスタートマーク・エンドマーク選択部によって、スタートマーク候補やエンドマーク候補をエンコード部４２に与えることができる。こうして、エンコード部４２において、図２のフレーム構造の送信データを生成することができる。

このように、受信時にスタートマークやエンドマークが検出されない場合でも、受信データから推測して生成したスタートマーク候補やエンドマーク候補を用いることで、基地局が認識可能な送信データを送信することが可能である。

なお、受信部１３は、以後、当該基地局からの信号を受信する場合には、スタートマーク候補イネーブル信号が"１"の場合にはスタートマーク候補と受信信号との比較によってスタートマークを検出し、エンドマーク候補イネーブル信号が"１"の場合には、エンドマーク候補と受信信号との比較によってエンドマークを検出するようにしてもよい。

このように本実施の形態においては、プリアンブルやポストアンブルが検出不能であってもスタートマークやエンドマークが検出された場合、又はスタートマークやエンドマークが検出不能であってもプリアンブルやポストアンブルが検出された場合には、疑似エラーとして処理を進め、デコード結果の正当性の判定の結果、正当であると判定された場合には疑似エラーを解除して処理を進める。これにより、通信プロトコルの変更等により、プリアンブルやポストアンブル、或いはスタートマークやエンドマークが検出不能の場合でも、正常に通信が可能である。

また、検出されたスタートマークやエンドマークを基準に、プリアンブルやポストアンブルの候補を検出したり、検出されたプリアンブルやポストアンブルを基準に、スタートマークやエンドマークの候補を検出しており、これらの候補を送信時に用いることで、基地局との間で正常に送受信が可能である。

また、プリアンブルバッファとポストアンブルバッファのそれぞれの候補を、制御レジスタの一部であるプリアンブル候補レジスタ、ポストアンブル候補レジスタに保管して、ＭＣＵが読み出して確認できるようにしてもよい。なおこの場合には、送信部は、プリアンブル候補とポストアンブル候補は、受信部からではなく、プリアンブル候補レジスタとポストアンブル候補レジスタから受け取る構成とする。スタートマーク候補及びエンドマーク候補についても同様である。

また、上記実施の形態においては、プリアンブル候補とポストアンブル候補を各１つずつ用意したが、さらに多くを用意してもよい。例えばデータ長の違いで３２ビット、１６ビットをプリアンブル候補１、候補２とし、例えば８ビット、４ビットをポストアンブル候補１、候補２としてもよい。プリアンブルやポストアンブル候補の長さや候補の数はこの例に限られるものではない。スタートマーク候補及びエンドマーク候補についても同様である。

また、上記実施の形態においては、CRCエラーの有無とは関係なく疑似エラーの処理を行ったが、CRCエラーが発生しない場合のみ疑似エラーとして処理してもよい。

また、車載器の電源に制約があり低消費電力が求められる場合には、ＥＴＣ用ＬＳＩに常時電源が供給される領域と不要なときに電源が供給されない領域が分離した設計となることがある。このような設計を行う場合には、プリアンブルバッファ２３とポストアンブルバッファ２８をＥＴＣ用ＬＳＩの常時電源が供給される領域に設けた方がよい。スタートマークバッファやエンドマークバッファについても同様である。

また、割り込み信号は、割り込み要因別に複数設けてもよい。

また、ＥＴＣ部とＭＣＵの通信にシリアル通信を用いるものとして説明したが、これに限定されるものではない。また、受信データバッファと送信データバッファとを別に設けているが、１つにまとめて送受信データバッファとしてもよい。さらに本実施の形態では、ＥＴＣ部とＭＣＵとを分離して構成したが、１つのＬＳＩとして設計し製造してもよいことはもちろんである。

（第２の実施の形態）
図８は本発明の第２の実施の形態を示すブロック図である。図８において図３と同一の構成要素には同一符号を付して説明を省略する。本実施の形態は受信部１３に代えて受信部５０を採用した点が第１の実施の形態と異なり、受信部５０はカウンタ５１を追加した点が図３の受信部１３と異なる。

本実施の形態は、規格変更の検出を確実にするために、同一のプリアンブル候補又は同一のポストアンブル候補を所定回数検出した場合には、その候補をプロトコルに対応した制御レジスタの設定値に替えて検出に用いるようにするものである。

制御レジスタ１８の一部には、プリアンブル候補とポストアンブル候補との夫々の検出回数の閾値を指定する回数レジスタを設定する。ＭＣＵ５は、回数レジスタに回数の閾値を設定する。

プリアンブル候補探査部３１は、同じプリアンブル候補を検出する毎に検出信号をカウンタ５１に出力する。また、ポストアンブル候補探査部３２は、同じポストアンブル候補を検出する毎に検出信号をカウンタ５１に出力する。カウンタ５１は、プリアンブル候補やポストアンブル候補の検出毎に夫々カウントを行い、各カウント結果を送受信制御部１５に出力する。送受信制御部１５は、カウンタ５１の各カウント値と回数レジスタの閾値とを比較し、閾値未満の場合は疑似エラーレジスタをクリアして受信部５０を停止し、閾値以上の場合は第１の実施の形態と同様に疑似エラーとして受信部５０を動作させる。

このように構成された実施の形態においては、プリアンブル検出部２１及びポストアンブル検出部２７においてプリアンブルやポストアンブルが検出されない場合には、プリアンブル候補探査部３１やポストアンブル候補探査部３２においてプリアンブル候補やポストアンブル候補が探査され、プリアンブルバッファ２３やポストアンブルバッファ２８に保持されていた候補と比較される。これにより、前回の受信と同じプリアンブル候補やポストアンブル候補が得られると、カウンタ５１は検出毎に夫々カウントを行う。なお、比較の後、プリアンブル候補やポストアンブル候補はプリアンブルバッファ２３やポストアンブルバッファ２８の候補を格納する部分に上書きされる。

このように本実施の形態においては、同一のプリアンブル候補、または同一のポストアンブル候補が所定回数検出されると、以後、このプリアンブル候補、ポストアンブル候補がプリアンブル・ポストアンブルの検出に用いられるので、基地局からの送信信号に誤りが入った場合においても受信部やＭＣＵにて無駄な処理が行われず、速やかに次の受信に移ることができる。

なお、回数の閾値としては、プリアンブル候補用とポストアンブル候補用とで共通の閾値を用い、共通の閾値を１つのレジスタに格納してもよい。また、スタートマーク、エンドマークの検出についても、同様に候補の検出回数に応じてスタートマーク候補、エンドマーク候補を用いるようにしてもよい。

（第３の実施の形態）
図９は本発明の第３の実施の形態を示すブロック図である。図９において図３と同一の構成要素には同一符号を付して説明を省略する。本実施の形態は受信部１３に代えて受信部５５を採用した点が第１の実施の形態と異なり、受信部５５はポストアンブル候補探査部３２に代えて、ポストアンブル候補変換部５６を採用した点が図３の受信部１３と異なる。

通信プロトコルによっては、プリアンブルとポストアンブルとは関連を有したビット列に設定される場合がある。この場合には、プリアンブルからポストアンブルを求めることが可能である。ポストアンブル候補変換部５６は、プリアンブル候補探査部３１が探査して得たプリアンブル候補を使用して、所定の変換処理によってポストアンブル候補を生成する。

例えば、プリアンブル候補探査部３１から異なる複数のプリアンブル候補（候補１、候補２、候補３、候補４）が入力された場合には、ポストアンブル候補変換部５６は、これらのプリアンブル候補をＦＭ０デコード処理して、これらのプリアンブル候補に夫々対応したポストアンブル候補（候補１、候補２，候補３、候補４）を生成する。

このように構成された実施の形態においては、プリアンブル検出部２１によってプリアンブルが検出されない場合には、ポストアンブル候補変換部５６は、プリアンブル候補探査部３１によって生成されたプリアンブル候補を変換してポストアンブル候補を生成してポストアンブルバッファ２８に出力する。

ポストアンブル検出部２７は、ポストアンブルバッファ２８に格納された一つ又は複数のポストアンブル候補を用いてポストアンブルを検出する。

このように本実施の形態においては、ポストアンブル検出前にポストアンブルレジスタの値だけでなくポストアンブル候補がポストアンブルバッファ２８に格納されるため、両方を用いてポストアンブル検出部においてポストアンブルの検出が可能である。これにより、ポストアンブルが検出不能のために生じる処理時間のロスを低減することができる。

なお、ポストアンブル候補変換部によって生成されたポストアンブル候補と受信データが不一致の場合には、第１の実施の形態と同様に、エンドマーク検出後のビット列をポストアンブル候補としてポストアンブルバッファに記憶させるようにしてもよい。

本発明は、上記実施形態に限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で種々に変形することが可能である。また、上記実施形態には種々の段階の発明が含まれており、開示される複数の構成要件における適当な組み合わせにより種々の発明が抽出され得る。例えば、実施形態に示される全構成要件からいくつかの構成要件が削除されても、発明が解決しようとする課題の欄で述べた課題が解決でき、発明の効果の欄で述べられている効果が得られる場合には、この構成要件が削除された構成が発明として抽出され得る。

１…ＥＴＣ部、２…制御部、４…モデム部、５…ＭＣＵ、１３…受信部、１４…送信部、１５…送受信制御部、１８…制御レジスタ。

Claims

受信信号からプリアンブルを検出するプリアンブル検出部と、
前記プリアンブル検出部と独立に動作して、前記受信信号からスタートマークを検出するスタートマーク検出部と、
前記プリアンブル及びスタートマークのうちの少なくとも一方が検出されることにより動作して前記受信信号をデコードするデコード部と、
前記プリアンブル検出部及びスタートマーク検出部の検出の一方にエラーが発生した場合でも、前記デコード部のデコード結果を処理する制御部と、
前記プリアンブル検出部の検出がエラーとなった場合に、前記スタートマークの検出位置を基準に前記受信信号からプリアンブルを推測してプリアンブル候補とするプリアンブル候補探査部と、
前記プリアンブル候補に基づいて前記ポストアンブル検出部が検出に用いるポストアンブル候補を生成するポストアンブル候補変換部と
を具備する半導体集積回路。
受信信号からプリアンブルを検出するプリアンブル検出部と、
前記プリアンブル検出部と独立に動作して、前記受信信号からスタートマークを検出するスタートマーク検出部と、
前記プリアンブル及びスタートマークのうちの少なくとも一方が検出されることにより動作して前記受信信号をデコードするデコード部と、
前記プリアンブル検出部及びスタートマーク検出部の検出の一方にエラーが発生した場合でも、前記デコード部のデコード結果を処理する制御部と、
前記デコード部の出力からエンドマークを検出するエンドマーク検出部と、
前記エンドマーク検出部と独立に動作して、前記デコード部の出力からポストアンブルを検出するポストアンブル検出部とを具備し、
前記制御部は、前記エンドマーク検出部及びポストアンブル検出部の検出の一方にエラーが発生した場合でも、前記デコード部のデコード結果を処理する
半導体集積回路。
受信信号からプリアンブルを検出するプリアンブル検出部と、
前記プリアンブル検出部と独立に動作して、前記受信信号からスタートマークを検出するスタートマーク検出部と、
前記プリアンブル及びスタートマークのうちの少なくとも一方が検出されることにより動作して前記受信信号をデコードするデコード部と、
前記プリアンブル検出部及びスタートマーク検出部の検出の一方にエラーが発生した場合でも、前記デコード部のデコード結果を処理する制御部と、
前記プリアンブル検出部の検出がエラーとなった場合に、前記スタートマークの検出位置を基準に前記受信信号からプリアンブルを推測してプリアンブル候補とするプリアンブル候補探査部と、
前記ポストアンブル検出部の検出がエラーとなった場合に、前記エンドマークの検出位置を基準に前記デコード結果からポストアンブルを推測してポストアンブル候補とするポストアンブル候補探査部と
を具備する半導体集積回路。
前記プリアンブル検出部の検出がエラーとなった場合に、前記スタートマークの検出位置を基準に前記受信信号からプリアンブルを推測してプリアンブル候補とするプリアンブル候補探査部と、
前記ポストアンブル検出部の検出がエラーとなった場合に、前記エンドマークの検出位置を基準に前記デコード結果からポストアンブルを推測してポストアンブル候補とするポストアンブル候補探査部と
を具備する請求項２に記載の半導体集積回路。
前記プリアンブル候補及びポストアンブル候補の少なくとも一方を用いて送信信号を生成する送信部
を具備する請求項３又は４に記載の半導体集積回路。
前記プリアンブル検出部は、前記プリアンブルが検出エラーの場合には疑似エラーを設定し、
前記ポストアンブル検出部は、前記ポストアンブルが検出エラーの場合には疑似エラーを設定し、
前記制御部は、前記デコード部のデコード結果に基づいて、前記疑似エラーの設定を解除する
請求項２乃至５のいずれか１つに記載の半導体集積回路。
前記プリアンブル候補探査部及びポストアンブル候補探査部において同一のプリアンブル候補又はポストアンブル候補がそれぞれ所定回数生成された場合には、これらのプリアンブル候補又はポストアンブル候補を前記プリアンブル検出部又はポストアンブル検出部において優先的に利用して前記プリアンブル又はポストアンブルを検出する
請求項３乃至６のいずれ１つに記載の半導体集積回路。
前記プリアンブル検出部の検出がエラーとなった場合に、前記スタートマークの検出位置を基準に前記受信信号からプリアンブルを推測してプリアンブル候補とするプリアンブル候補探査部と、
前記プリアンブル候補に基づいて前記ポストアンブル検出部が検出に用いるポストアンブル候補を生成するポストアンブル候補変換部と
を具備する請求項２に記載の半導体集積回路。