JP5836969B2 - 負荷回路を駆動するドライバ回路 - Google Patents

Description

本発明は、負荷回路を駆動するドライバ回路に関する。本発明は、さらに、ドライバ回路を有する装置、ドライバ回路を介して負荷回路を駆動する方法、コンピュータプログラムプロダクト、及び媒体に関する。

そのようなドライバ回路の例はドライバである。そのような負荷回路の例は、電子ランプのような負荷、及び１又はそれ以上の電子ランプへ結合されるコンバータである。

通常、負荷を駆動するドライバの入力はソースへ接続されており、ドライバの出力は負荷へ接続されている。（整流された）ソース電圧の振幅の低さを補償するために及び／又は（整流された）ソース電圧の振幅変動を平滑化するために、キャパシタが使用される。

そのようなキャパシタは、大きく且つ高価であり、そしてドライバの寿命を制限する点で、比較的不利である。
国際公開第９６／１９０３６号パンフレットは、電力整流器回路を開示している。仏国特許出願公開第２７４２０１０号明細書は、力率補正回路を開示している。

本発明の目的は、比較的有利である、負荷回路を駆動するドライバ回路、ドライバ回路を有する装置、ドライバ回路を介して負荷回路を駆動する方法、コンピュータプログラムプロダクト、及び媒体を提供することである。

本発明の第１の態様に従って、負荷回路を駆動するドライバ回路であって、
ソースからソース信号を受信し、フィーディング信号及びチャージング信号を供給する入力端子、
前記チャージング信号を受信し、サポーティング信号を供給するキャパシタ回路、
前記フィーディング信号及び前記サポーティング信号を受信し、前記フィーディング信号及び前記サポーティング信号を前記負荷回路へ供給する出力端子、
前記ソース信号の振幅及び／又は前記フィーディング信号の振幅であるパラメータを検出する検出器、及び
前記検出器からの検出結果に応答して前記サポーティング信号を制御する制御回路
を有するドライバ回路が提供される。

ドライバ回路の入力端子は、ソースからソース信号を受信し、負荷回路に向けられるフィーディング信号及びキャパシタ回路に向けられるチャージング信号を供給する。キャパシタ回路は、キャパシタ回路内の１又はそれ以上のキャパシタを充電するためのチャージング信号を受信し、フィーディング信号を補償及び／又は平滑化するよう負荷回路に向けられるサポーティング信号を供給する。出力端子は、このフィーディング信号及びこのサポーティング信号を受信し、それらを負荷回路へ供給する。サポーティング信号を制御する（例えば、サポーティング信号が負荷回路へ提供される又は提供されない時点を制御する、及び／又はサポーティング信号の大きさを制御する）制御回路をドライバ回路に設けたことによって、キャパシタ回路内の１又はそれ以上のキャパシタはより小さく及び／又はより安価となり、且つ／あるいは、ドライバ回路の寿命をそれほど制限しなくなる。さらに、ドライバ回路は、改善された効率を有することができる。そのようなドライバ回路は、比較的有利である。

検出器を制御回路に設けたことによって、サポーティング信号は、１又はそれ以上の検出結果に依存して制御され得る。ソース信号及び／又はフィーディング信号は、サポーティング信号の有利な制御のための１又はそれ以上のパラメータを提供するのに最も適している。

実施形態に従って、ドライバ回路は、前記サポーティング信号の制御にスイッチングが含まれ、前記制御回路が、前記スイッチングを実行するスイッチを有することによって、定義される。これは、スイッチが容易に実施され得るという事実により、比較的簡単である。

実施形態に従って、ドライバ回路は、当該ドライバ回路が、前記検出結果に応答して又は前記検出器からの更なる検出結果に応答してブリーダ電流を供給するブリーダ回路をさらに有することによって、定義される。これは、検出器がサポーティング信号に加えてブリーダ電流を制御するために使用されるという事実により、比較的有効な実施形態である。ブリーダ回路は、連続的な及び／又は最低限（非零）の電流が流れることを要する基本的なディマーが使用されることを可能にする。

実施形態に従って、ドライバ回路は、前記ソース信号が電圧信号であり、前記フィーディング信号、前記チャージング信号及び前記サポーティング信号が電流信号であり、前記パラメータが前記ソース信号の電圧振幅及び／又は前記フィーディング信号の電流振幅であることによって、定義される。
実施形態に従って、ドライバ回路は、前記ソース信号の電圧振幅が閾値よりも小さい値を有する時点にのみ前記サポーティング信号が供給されることによって、定義される。
実施形態に従って、ドライバ回路は、比較的長く且つ比較的低いピークを有する入力電流を生成するよう構成されることによって、定義される。

実施形態に従って、ドライバ回路は、当該ドライバ回路が
更なる入力端子、及び
更なる出力端子
をさらに有し、
前記入力端子は、前記ソースの一方の側へ結合されるよう設計され、前記更なる入力端子は、前記ソースの別の側へ結合されるよう設計され、
前記出力端子は、前記負荷回路の一方の側へ結合されるよう設計され、前記更なる出力端子は、前記負荷回路の別の側へ結合されるよう設計される
ことによって、定義される。更なる入力端子又は更なる出力端子のいずれか一方は、さらに接地へ結合されても、又は結合されなくてもよい。

実施形態に従って、ドライバ回路は、当該ドライバ回路が、前記入力端子、前記出力端子、前記更なる入力端子及び前記更なる出力端子の中の１つの端子へ前記キャパシタ回路を結合する電流制限回路をさらに有することによって、定義される。このような電流制限回路は、ソースからキャパシタ回路へ流れるチャージング電流を制限して、キャパシタ回路が大きすぎる電流振幅を有したチャージング電流を引き込むことを防ぐ。電流制限回路がソースとドライバ回路との間に置かれる旧態の状況と比較して、目下の状況は、その現在位置にある電流制限回路がもはやフィーディング信号を制限しないという事実（電力消費の削減）により、さらに有利である。

実施形態に従って、ドライバ回路は、前記入力端子が第１のダイオードを介して前記出力端子へ結合され、第２のダイオードを介して前記更なる出力端子へ結合され、前記更なる入力端子が第３のダイオードを介して前記出力端子へ結合され、第４のダイオードを介して前記更なる出力端子へ結合され、前記電流制限回路が抵抗及び第５のダイオードの直列接続を有することによって、定義される。これは、ドライバ回路が整流器ブリッジに基づくところの比較的簡単な実施形態である。

実施形態に従って、ドライバ回路は、前記検出器が、前記ソース信号の振幅を検出するよう構成され、前記検出器が２つの抵抗の直列接続を有し、前記検出器の一方の側が第６のダイオードを介して前記入力端子へ及び第７のダイオードを介して前記更なる入力端子へ結合され、前記検出器の別の側が前記更なる出力端子へ結合され、前記検出器がトランジスタをさらに有し、該トランジスタの制御電極が更なる抵抗を介して前記２つの抵抗の直列接続における相互接続へ結合され、前記トランジスタの第１の主電極が前記更なる出力端子へ結合され、前記トランジスタの第２の主電極が前記検出器の出力を形成し、直列に相互接続された別の更なる抵抗を介して前記検出器の前記一方の側へ結合されることによって、定義される。これは、検出器が分圧器に基づくところの比較的簡単な実施形態である。

実施形態に従って、ドライバ回路は、前記入力端子、前記出力端子、前記更なる入力端子及び前記更なる出力端子の中の前記１つの端子が前記更なる出力端子であり、前記サポーティング信号の制御にスイッチングが含まれ、前記制御回路が前記スイッチングを実行するスイッチを有し、該スイッチが第１、第２及び第３のトランジスタを有し、前記第１のトランジスタの制御電極が前記検出器の出力へ結合され、前記第１のトランジスタの第１の主電極が第１の抵抗を介して前記更なる出力端子へ、及び前記第２のトランジスタの第１の主電極へ結合され、前記第１のトランジスタの第２の主電極が前記直列に相互接続された別の更なる抵抗の間の相互接続へ結合され、前記第２のトランジスタの制御電極が第２の抵抗を介して前記更なる出力端子へ結合され、前記第２のトランジスタの第２の主電極が更なる検出器の一方の側へ結合され、該更なる検出器が２つの抵抗の更なる直列接続を有し、前記更なる検出器の別の側が前記電流制限回路の抵抗及び第５のダイオードの間の接続へ及び前記第３のトランジスタの第１の主電極へ結合され、前記第３のトランジスタの制御電極が前記更なる検出器の出力へ結合され、前記第３のトランジスタの第２の主電極が前記更なる出力端子へ結合されることによって、定義される。前記第３のトランジスタは、ダーリントン構成にある２つのトランジスタを有してよい。

本発明の第２の態様に従って、上記のドライバ回路を有し、前記負荷回路をさらに有する装置が提供される。

本発明の第３の態様に従って、ドライバ回路を介して負荷回路を駆動する方法であって、前記ドライバ回路は、ソースからソース信号を受信し、フィーディング信号及びチャージング信号を供給する入力端子と、前記チャージング信号を受信し、サポーティング信号を供給するキャパシタ回路と、前記フィーディング信号及び前記サポーティング信号を受信し、前記フィーディング信号及び前記サポーティング信号を前記負荷回路へ供給する出力端子とを有し、当該方法は、前記ソース信号の振幅及び／又は前記フィーディング信号の振幅であるパラメータを検出するステップ、及び前記検出による検出結果に応答して前記サポーティング信号を制御するステップを有する、方法が提供される。

本発明の第４の態様に従って、コンピュータで実行される場合に上記の方法の前記ステップを実行するコンピュータプログラムプロダクトが提供される。

本発明の第５の態様に従って、上記のコンピュータプログラムを記憶して有する媒体が提供される。

本発明は、（整流された）ソース電圧の低い振幅を補償するための及び／又は（整流された）ソース電圧の振幅変動を平滑化するためのキャパシタが、大きく及び効果であり且つドライバ回路の寿命を制限するという事実により比較的不利であるという見識に基づく。本発明は、ドライバ回路がキャパシタによって供給されるサポーティング信号を制御する制御回路を設けられるという基本的な考えに基づく。

本発明は、相対的に有利なドライバ回路を提供するという課題を解決している。本発明は、さらに、キャパシタ回路内の１又はそれ以上のキャパシタが小さく及び／又は安価になり且つ／あるいはドライバ回路の寿命をそれほど制限しなくなる点で、及び／又は、ドライバ回路が改善された効率を有する点で、有利である。更なる利点は、キャパシタ回路が連続的には負荷回路へ接続されない場合にソースから負荷回路への電流フローの時間が最大限にされるという事実にあってよい。これはディマー互換性にとって重要であり、その場合に、追加のブリーダ回路なしで、又はブリーダ回路における損失の低減をもたらすブリーダ回路を通る短期間の電流フローを有して動作することが可能である。

本発明のこれらの及び他の態様は、以下で記載される実施形態から明らかであり、それらを参照して説明される。

ドライバ回路及び負荷回路を有する装置を示す。 ドライバ回路の実施形態をより詳細に示す。 第１のシミュレーション結果を示す。 第２のシミュレーション結果を示す。 第３のシミュレーション結果を示す。

図１において、装置１００は、ドライバ回路１及び負荷回路２，３を有して図示されている。ここで、負荷回路２，３は、コンバータ２を備えた若しくは備えない又は他の回路等を備えた発光ダイオード回路３又は電子ランプ回路のみを有してよい。

ドライバ回路１は、例えば、入力端子１１及び更なる入力端子１３を有してよい。入力端子１１は、ソースの一方の側へ結合されるよう構成され、更なる入力端子１３は、ソースの別の側へ結合されるよう構成される。ドライバ回路１は、例えば、出力端子１２及び更なる出力端子１４を有してよい。出力端子１２は、負荷回路２，３の一方の側へ結合されるよう構成され、更なる出力端子１４は、負荷回路２，３の別の側へ結合されるよう構成される。ドライバ回路１は、キャパシタ回路２１と、検出器２３及びスイッチ２４を有する制御回路２２と、ブリーダ回路２５と、電流制限回路２６とをさらに有してよい。

入力端子１１は、ダイオード３１及びダイオード３６を介して出力端子１２へ結合され、ダイオード３１を介して電流制限回路２６の一方の側、検出器２３の一方の側及びブリーダ回路２５の一方の側へ結合され、ダイオード３２を介して更なる出力端子１４へ結合される。電流制限回路２６の別の側は、キャパシタ回路２１の一方の側へ結合される。

出力端子１２は、スイッチ２４の一方の側へ結合される。スイッチ２４の別の側は、キャパシタ回路２１の一方の側へ結合される。

更なる入力端子１３は、ダイオード３４を介して更なる出力端子１４、キャパシタ回路２１の別の側、検出器２３の別の側及びブリーダ回路２５の別の側へ結合され、ダイオード３３を介して電流制限回路２６の一方の側、検出器２３の一方の側及びブリーダ回路２５の一方の側へ結合される。

検出器２３の出力は、スイッチ２４及びブリーダ回路２５の夫々の制御入力へ結合される。キャパシタ回路２１は、例えば、１又はそれ以上の（電界又はホイル又はセラミック）キャパシタを有する。電流制限回路２６は、例えば、抵抗５１及びダイオード３５の直列接続を有する。

入力端子１１は、ソースからソース信号を受信し、フィーディング信号を出力端子１２へ及びチャージング信号をキャパシタ回路２１へ供給する。キャパシタ回路２１は、サポーティング信号を出力端子１２へ供給する。出力端子１２は、フィーディング信号及びサポーティング信号を負荷回路２，３へ供給する。制御回路２２は、例えば、少なくとも１つの信号のパラメータを検出器２３により検出して、検出器２３からの検出結果に応答してサポーティング信号を制御することによって、サポーティング信号を制御する。この制御は、例えば、スイッチングを含んでよい。その場合に、制御回路２２は、そのようなスイッチングをスイッチ２４により実行してよい。

ブリーダ回路２５は、先の検出結果に応答して、又は検出器２３からの更なる検出結果に応答して、ブリーダ電流を供給してよい。検出器２３により検出される少なくとも１つの信号のパラメータは、ソース信号のパラメータ及び／又はフィーディング信号のパラメータであってよい。ソース信号は電圧信号であってよく、フィーディング信号、チャージング信号及びサポーティング信号は電流信号であってよく、ソース信号のパラメータは電圧振幅であってよく、フィーディング信号のパラメータは電流振幅であってよい。

キャパシタ回路２１に一部の時間の間に、例えば、ソース信号の電圧振幅が閾値よりも小さい値を有する時点にのみサポーティング信号を供給させることによって、キャパシタ回路２１における１又はそれ以上のキャパシタは、小さく及び／又は安価となり且つ／あるいはドライバ回路１の寿命をそれほど制限しなくなる。場合により、先行技術の電界キャパシタは、より長い寿命を有するホイル又はセラミックキャパシタによって置換されてよい。

代替的に、及び／又は付加的に、検出器２３は、キャパシタ回路２１に一部の時間の間に、例えば、フィーディング信号の電流振幅が更なる閾値よりも小さい値を有する時点にのみサポーティング信号を供給させるように、電流振幅の形でフィーディング信号のパラメータを検出し、この電流パラメータに応答してスイッチ２４を制御してよい。代替的に、及び／又は付加的に、検出器２３は負荷回路２，３の一部を形成してよい。

図２において、ドライバ回路１の実施形態がより詳細に図示されている。ドライバ回路１は、図１に関して既に図示されたように、例えば、入力端子１１と、更なる入力端子１３と、出力端子１２と、更なる出力端子１４と、キャパシタ回路２１と、検出器２３を有する制御回路２２と、電流制限回路２６とを有してよい。

入力端子１１は、ダイオード４１を介して出力端子１２及びキャパシタ回路２１の一方の側へ結合され、ダイオード４２を介して更なる出力端子１４へ結合され、ダイオード４６を介して検出器２３の一方の側へ結合される。キャパシタ回路２１の別の側は、電流制限回路２６の一方の側へ結合される。

更なる入力端子１３は、ダイオード４４を介して更なる出力端子１４、電流制限回路２６の別の側及び検出器２３の別の側へ結合され、ダイオード４３を介してキャパシタ回路２１の一方の側へ及びダイオード４７を介して検出器２３の一方の側へ結合される。

検出器２３は、例えば、２つの抵抗５２及び５３の直列接続を有する。検出器２３は、例えば、トランジスタ６０をさらに有する。トランジスタ６０の制御電極は、更なる抵抗７６を介して２つの抵抗５２及び５３の直列接続における相互接続へ結合される。トランジスタ６０の第１の主電極は、更なる出力端子１４へ結合され、トランジスタ６０の第２の主電極は、検出器２３の出力を形成し、直列に相互接続された別の更なる抵抗７５及び７７を介して検出器２３の一方の側へ結合される。別の更なる抵抗７５及び７７の間の相互接続は、例えば、ツェナーダイオード７８及びキャパシタンス８３の並列接続を介して更なる出力端子１４へ結合される。電流制限回路２６は、例えば、抵抗５１及びダイオード４５の直列接続と、抵抗５１と逆並列結合されるダイオード８１とを有する。

制御回路２２は、例えば、第１、第２及び第３のトランジスタ６１〜６３を有する。第１のトランジスタ６１の制御電極は、検出器２３の出力へ結合される。第１のトランジスタ６１の第１の主電極は、第１の抵抗７１を介して更なる出力端子１４へ、及び第２のトランジスタ６２の第１の主電極へ結合される。第１のトランジスタ６１の第２の主電極は、直列に相互接続された別の更なる抵抗７５及び７７の間の相互接続へ結合される。第２のトランジスタ６２の制御電極は、キャパシタンス８２と並列結合される第２の抵抗７２を介して更なる出力端子１４へ結合され、第２のトランジスタ６２の第２の主電極は、更なる検出器２７の一方の側へ結合される。この更なる検出器２７は、２つの抵抗７３及び７４の更なる直列接続を有してよい。更なる検出器２７の別の側は、電流制限回路２６の抵抗５１及び第５のダイオード４５の間の接続へ及び第３のトランジスタ６３の第１の主電極へ結合される。第３のトランジスタ６３の制御電極は、更なる検出器２７の出力へ結合され、第３のトランジスタ６３の第２の主電極は、更なる出力端子１４へ結合される。第３のトランジスタ６３は、ダーリントン構成において２つのトランジスタを有してよい。

図３において、第１のシミュレーション結果が図示されている（負荷回路＝抵抗）。上から下に向かって、時間の関数としての入力電圧、出力電圧及び入力電流が、整流器ダイオードブリッジ及び非制御のサポーティング信号（非スイッチ・キャパシタ回路）に基づく先行技術のドライバ回路に関して図示されている。入力電流は、ドライバ回路が比較的短く且つ強いピークを示す電流フローを生成し、且つ、比較的大きく及び／又は高価であり且つ／あるいはドライバ回路の寿命をより制限するキャパシタが使用されることを要することを示す。

図４において、第２のシミュレーション結果が図示されている（負荷回路＝抵抗、ブリーダ回路有り。）。上から下に向かって、時間の関数としての入力電圧、出力電圧及び入力電流が、整流器ダイオードブリッジ及び制御されたサポーティング信号（スイッチ・キャパシタ回路）に基づくドライバ回路に関して図示されている。入力電流は、ドライバ回路が比較的長く且つピークが低減された電流フローを生成し、且つ、より小さく及び／又は安価であり且つ／あるいはドライバ回路の寿命をそれほど制限しないキャパシタ回路が使用されることを可能にすることを示す。図３と比較して、図４においては、キャパシタ回路は、同じ電力レベルについて６分の１のキャパシタンスを有する。

図５において、第３のシミュレーション結果が図示されている（負荷回路＝抵抗、ブリーダ回路有り。）。上から下に向かって、時間の関数としての入力電圧、出力電圧及び入力電流が、整流器ダイオードブリッジ及び制御されたサポーティング信号（スイッチ・キャパシタ回路）に基づくドライバ回路に関して図示されている。入力電流は、ドライバ回路が比較的長く且つピークが低減された電流フローを生成し、且つ、より小さく及び／又は安価であり且つ／あるいはドライバ回路の寿命をそれほど制限しないキャパシタ回路が使用されることを可能にすることを示す。

図３に関して記載される先行技術のドライバ回路に関し、電子ランプの１つの問題は、交流本線電圧から引き込まれる非定常の入力電力によって引き起こされるフリッカである。このフリッカを許容可能レベルまで下げるよう、通常は、十分なサイズの電界キャパシタ（ｅｌ−ｃａｐ）が使用されるべきである。そのようなキャパシタは大きく且つ高価であり、当該電子機器の寿命制約に対する主たる寄与を構成する。他の問題は、家庭及び職場での設置において使用される旧来のディマーに対する電子ランプの互換性である。そのようなディマーのほとんどは、接続される負荷回路（例えば、電子ランプ）が連続的な入力電流を引き込むことを要する。これは、ｅｌ−ｃａｐを有する先行技術の構成とは異なる。

簡単なランプドライバ回路のための先行技術の構成は、本線整流器及び電解フィルタキャパシタを適用する。入力端子とソースとの間の付加的な入力抵抗とともにフィルタキャパシタの値を選択することによって、本線電流形状、力率及び調波の最低必要要件が満たされる。この入力電流を達成するよう、キャパシタサイズ及び入力抵抗は特定（企業内）の表に従って選択されるべきである。そのような構成に関してディマー互換性を可能にするよう、連続的な基本電流レベルが加えられるべきである。先行技術のドライバ回路が例えば半サイクル５４°から１０８°の電流しか引き込まない場合、付加される電流は０°〜５４°及び１０８°〜１８０°について提供されるべきであり、それは約７０％の時間である。これは、許容できない損失をもたらす。特別重要なのは、先行技術の構成の本線電流フローは、電圧がその最大値から下がり始めた直後に停止するという事実である。

図１、２、４及び５に関して記載されるドライバ回路は、必要とされるフィルタキャパシタのサイズの低減と、電流がランプ電子機器によって引き込まれる時間の最大化とを可能にする。ブリーダ回路と組み合わされる場合に、この概念は、最低限の付加的な電力量非を有して完全なディマー互換性を可能にする。

図１、２、４及び５に従って、キャパシタ回路はもはやいつでも両方の出力端子へ直接接続されるわけではない。瞬時本線電圧が負荷回路を直接動作させるのに十分である限り、負荷回路は本線入力から直接給電される。瞬時電圧レベルが最小レベルまで下がった後、キャパシタ回路における電荷はギャップを埋めて、電流が負荷回路を通って流れ続けるようにするために使用される。

表現「供給する」及び「受信する」は、直接的な供給及び受信を定義してよく、且つ、１又はそれ以上の要素を介する間接的な供給及び受信を定義してよい。表現「結合する」は、直接的な結合を定義してよく、又は、１又はそれ以上の要素を介する間接的な結合を定義してよい。

要約すると、負荷回路２，３を駆動するためのドライバ回路１は、ソースからソース信号を受信し、フィーディング信号を負荷回路２，３へ及びチャージング信号をキャパシタ回路２１へ供給する。このキャパシタ回路２１は、フィーディング信号に加えてサポーティング信号を負荷回路２，３へ供給する。サポーティング信号を制御するための制御回路２２をドライバ回路１に設けることによって、キャパシタ回路２１は、より小さく及び／又は安価となることができ、且つ／あるいは、ドライバ回路１の寿命をそれほど制限しなくなる。さらに、ドライバ回路１は、改善された効率を得ることができる。サポーティング信号の制御には、サポーティング信号が負荷回路２，３へ提供される又はされない時点を制御することが含まれてよく、且つ／あるいは、サポーティング信号のサイズを制御することが含まれてよく、且つ／あるいは、１又はそれ以上の信号のパラメータを検出するための検出器２３からの検出結果に応答して行われてよい。

本発明は図面及び上記の説明において詳細に図示及び記載されてきたが、それらの図示及び記載は限定ではなく単なる例示と考えられるべきであり、本発明は開示される実施形態に限定されない。例えば、開示される異なる実施形態の異なる部分が新しい実施形態に統合されるところの実施形態において本発明を実施することが可能である。

開示される実施形態に対する他の変形は、図面、本開示及び添付の特許請求の範囲の検討から、請求される発明を実施する際に当業者によって理解及び実施され得る。特許請求の範囲において、語「有する」は他の要素又はステップを除外せず、不定冠詞「１つの（a又はan）」は複数個を除外しない。単一のプロセッサ又は他のユニットが、特許請求の範囲において挙げられている複数の事項の機能を満たしてよい。特定の手段が相互に異なる従属請求項において挙げられているという単なる事実は、それらの手段の組み合わせが有利に使用され得ないことを示すわけではない。特許請求の範囲における如何なる参照符号も、適用範囲を制限するよう解釈されるべきではない。

Claims (14)

1. 負荷回路を駆動するドライバ回路であって、
   ソースからソース信号を受信し、フィーディング信号及びチャージング信号を供給する入力端子、
   前記チャージング信号を受信し、サポーティング信号を供給するキャパシタ回路、
   前記ソース信号の振幅及び／又は前記フィーディング信号の振幅であるパラメータを検出する検出器、
   前記検出器からの検出結果に応答して前記サポーティング信号の大きさを制御する制御回路、
   前記検出結果に応答して又は前記検出器からの更なる検出結果に応答してブリーダ電流を供給するブリーダ回路、及び
   前記フィーディング信号、前記サポーティング信号及び前記ブリーダ電流を受信し、前記フィーディング信号、前記サポーティング信号及び前記ブリーダ電流を前記負荷回路へ供給する出力端子、
   を有するドライバ回路。
2. 前記サポーティング信号の制御にはスイッチングが含まれ、
   前記制御回路は、前記スイッチングを実行するスイッチを有する、
   請求項１に記載のドライバ回路。
3. 前記ソース信号は、電圧信号であり、前記フィーディング信号、前記チャージング信号及び前記サポーティング信号は、電流信号であり、前記パラメータは、前記ソース信号の電圧振幅及び／又は前記フィーディング信号の電流振幅である、
   請求項１に記載のドライバ回路。
4. 前記サポーティング信号は、前記ソース信号の電圧振幅が閾値よりも小さい値を有する時点にのみ供給される、
   請求項３に記載のドライバ回路。
5. 比較的長く且つ比較的低いピークを有する入力電流を生成するよう構成される、請求項１に記載のドライバ回路。
6. 更なる入力端子、及び
   更なる出力端子
   をさらに有し、
   前記入力端子は、前記ソースの一方の側へ結合されるよう設計され、前記更なる入力端子は、前記ソースの別の側へ結合されるよう設計され、
   前記出力端子は、前記負荷回路の一方の側へ結合されるよう設計され、前記更なる出力端子は、前記負荷回路の別の側へ結合されるよう設計される、
   請求項１に記載のドライバ回路。
7. 前記入力端子、前記出力端子、前記更なる入力端子及び前記更なる出力端子の中の１つの端子へ前記キャパシタ回路を結合する電流制限回路
   をさらに有する請求項６に記載のドライバ回路。
8. 前記入力端子は、第１のダイオードを介して前記出力端子へ結合され、第２のダイオードを介して前記更なる出力端子へ結合され、前記更なる入力端子は、第３のダイオードを介して前記出力端子へ結合され、第４のダイオードを介して前記更なる出力端子へ結合され、前記電流制限回路は、抵抗及び第５のダイオードの直列接続を有する、
   請求項７に記載のドライバ回路。
9. 負荷回路を駆動するドライバ回路であって、
   ソースの一方の側へ結合されるよう設計され、該ソースからソース信号を受信し、フィーディング信号及びチャージング信号を供給する入力端子、
   前記ソースの別の側へ結合されるよう設計される更なる入力端子、
   前記チャージング信号を受信し、サポーティング信号を供給するキャパシタ回路、
   前記負荷回路の一方の側へ結合されるよう設計され、前記フィーディング信号及び前記サポーティング信号を受信し、前記フィーディング信号及び前記サポーティング信号を前記負荷回路へ供給する出力端子、
   前記負荷回路の別の側へ結合されるよう設計される更なる出力端子、
   前記入力端子、前記出力端子、前記更なる入力端子及び前記更なる出力端子の中の１つの端子へ前記キャパシタ回路を結合する電流制限回路、
   前記ソース信号の振幅及び／又は前記フィーディング信号の振幅であるパラメータを検出する検出器、及び
   前記検出器からの検出結果に応答して前記サポーティング信号を制御する制御回路
   を有し、
   前記入力端子は、第１のダイオードを介して前記出力端子へ結合され、第２のダイオードを介して前記更なる出力端子へ結合され、前記更なる入力端子は、第３のダイオードを介して前記出力端子へ結合され、第４のダイオードを介して前記更なる出力端子へ結合され、前記電流制限回路は、抵抗及び第５のダイオードの直列接続を有し、
   前記検出器は、前記ソース信号の振幅を検出するよう構成され、前記検出器は、２つの抵抗の直列接続を有し、前記検出器の一方の側は、第６のダイオードを介して前記入力端子へ及び第７のダイオードを介して前記更なる入力端子へ結合され、前記検出器の別の側は、前記更なる出力端子へ結合され、前記検出器は、トランジスタをさらに有し、該トランジスタの制御電極は、更なる抵抗を介して前記２つの抵抗の直列接続における相互接続へ結合され、前記トランジスタの第１の主電極は、前記更なる出力端子へ結合され、前記トランジスタの第２の主電極は、前記検出器の出力を形成し、直列に相互接続された別の更なる抵抗を介して前記検出器の前記一方の側へ結合される、
   ドライバ回路。
10. 前記入力端子、前記出力端子、前記更なる入力端子及び前記更なる出力端子の中の前記１つの端子は、前記更なる出力端子であり、前記サポーティング信号の制御にはスイッチングが含まれ、前記制御回路は、前記スイッチングを実行するスイッチを有し、該スイッチは、第１、第２及び第３のトランジスタを有し、前記第１のトランジスタの制御電極は、前記検出器の出力へ結合され、前記第１のトランジスタの第１の主電極は、第１の抵抗を介して前記更なる出力端子へ、及び前記第２のトランジスタの第１の主電極へ結合され、前記第１のトランジスタの第２の主電極は、前記直列に相互接続された別の更なる抵抗
    の間の相互接続へ結合され、前記第２のトランジスタの制御電極は、第２の抵抗を介して前記更なる出力端子へ結合され、前記第２のトランジスタの第２の主電極は、更なる検出器の一方の側へ結合され、該更なる検出器は、２つの抵抗の更なる直列接続を有し、前記更なる検出器の別の側は、前記電流制限回路の抵抗及び第５のダイオードの間の接続へ及び前記第３のトランジスタの第１の主電極へ結合され、前記第３のトランジスタの制御電極は、前記更なる検出器の出力へ結合され、前記第３のトランジスタの第２の主電極は、前記更なる出力端子へ結合される、
    請求項９に記載のドライバ回路。
11. 請求項１に記載のドライバ回路を有し、前記負荷回路をさらに有する装置。
12. ドライバ回路を介して負荷回路を駆動する方法であって、前記ドライバ回路は、ソースからソース信号を受信し、フィーディング信号及びチャージング信号を供給する入力端子と、前記チャージング信号を受信し、サポーティング信号を供給するキャパシタ回路と、前記フィーディング信号、前記サポーティング信号及びブリーダ電流を受信し、前記フィーディング信号、前記サポーティング信号及び前記ブリーダ電流を前記負荷回路へ供給する出力端子とを有し、
    当該方法は、
    前記ソース信号の振幅及び／又は前記フィーディング信号の振幅であるパラメータを検出するステップ、
    該検出による検出結果に応答して前記サポーティング信号の大きさを制御するステップ、及び
    前記検出結果又は更なる検出結果に応答して前記ブリーダ電流を供給するステップを有する、
    方法。
13. コンピュータで実行される場合に、請求項１２に記載の方法の前記ステップを実行するコンピュータプログラム。
14. 請求項１３に記載のコンピュータプログラムを記憶して有する媒体。

Images