KR20120104314A

KR20120104314A - 부하 회로를 구동하기 위한 구동기 회로

Info

Publication number: KR20120104314A
Application number: KR1020127017946A
Authority: KR
Inventors: 카르스텐 데페; 크리스티안 해트러프
Original assignee: 코닌클리즈케 필립스 일렉트로닉스 엔.브이.
Priority date: 2009-12-11
Filing date: 2010-12-01
Publication date: 2012-09-20
Also published as: CN102652464A; RU2012129177A; CN102652464B; US20130043910A1; WO2011070481A3; JP2013513848A; WO2011070481A2; TW201141007A; EP2510757A2; JP5836969B2; RU2594353C2; US8933728B2

Abstract

부하 회로(2, 3)를 구동하기 위한 구동기 회로(1)는 소스로부터 소스 신호를 수신하고 부하 회로(2, 3)에 피딩 신호를 제공하고, 커패시터 회로(21)에 충전 신호를 제공한다. 이들 커패시터 회로(21)는 부하 회로(2, 3)에 피딩 신호에 더하여 지원 신호를 제공한다. 지원 신호를 제어하는 제어 회로(22)를 구동기 회로(1)에 제공함으로써, 커패시터 회로(21)는 부피가 더 작아지고, 비용이 더 저렴해질 수 있으며/거나, 구동기 회로(1)의 수명을 덜 제한할 것이다. 또한, 이들 구동기 회로(1)는 개선된 효율을 가질 수 있다. 상기 제어는 지원 신호가 부하 회로(2, 3)에 제공되거나 제공되지 않는 순간을 제어하는 것을 포함하고/하거나, 지원 신호들의 크기를 제어하는 것을 포함하고/하거나, 하나 이상의 신호들의 파라미터들을 검출하는 검출기(23)로부터의 검출 결과에 응답하여 수행될 수도 있다. 상기 제어는 스위치(24)를 통한 스위칭을 포함할 수 있다.

Description

부하 회로를 구동하기 위한 구동기 회로{DRIVER CIRCUIT FOR DRIVING A LOAD CIRCUIT}

본 발명은 부하 회로를 구동하기 위한 구동기 회로에 관한 것이다. 더 구체적으로, 본 발명은 구동기 회로를 포함하는 장치, 구동기 회로를 통해 부하 회로를 구동하는 방법, 컴퓨터 프로그램 제품, 및 매체에 관한 것이다.

이러한 구동기 회로의 예로는 구동기(driver)가 있다. 이러한 부하 회로의 예로는 전자 램프 및 하나 이상의 전자 램프에 연결된 컨버터와 같은 부하들이 있다.

일반적으로, 부하를 구동하는 구동기의 입력은 소스에 연결되어 있고, 구동기의 출력은 부하에 연결되어 있다. 커패시터는 (정류된) 소스 전압의 낮은 진폭을 보상하고/하거나 (정류된) 소스 전압의 진폭 변화를 완만하게 하는데 사용된다.

이러한 커패시터는 부피가 크고 비용이 비싸며 구동기의 수명을 제한한다는 점에서 상대적으로 불리하다.

본 발명의 목적은 상대적으로 유리한 부하 회로를 구동하는 구동기 회로, 구동기 회로를 포함하는 장치, 구동기 회로를 통해 부하 회로를 구동하는 방법, 컴퓨터 프로그램 제품, 및 매체를 제공하는 것이다.

본 발명의 제1 측면에 따르면, 부하 회로를 구동하는 구동기 회로가 제공되는데, 이 구동기 회로는 소스로부터 소스 신호(source signal)를 수신하여 피딩 신호(feeding signal) 및 충전 신호(charging signal)를 제공하는 입력 단자, 충전 신호를 수신하여 지원 신호(supporting signal)를 제공하는 커패시터 회로, 피딩 신호 및 지원 신호를 수신하여 이들을 부하 회로에 제공하는 출력 단자, 및 지원 신호를 제어하는 제어 회로를 포함한다.

구동기 회로의 입력 단자는 소스로부터 소스 신호를 수신하여, 부하 회로에 피딩 신호를 제공하고, 커패시터 회로에 충전 신호를 제공한다. 커패시터 회로는 커패시터 회로 내의 하나 이상의 커패시터들을 충전하는 충전 신호를 수신하여 피딩 신호를 보상하고/하거나 완만하게 하는 지원 신호를 부하 회로에 제공한다. 출력 단자는 피딩 신호 및 이 지원 신호를 수신하여 이들을 부하 회로에 제공한다. 지원 신호가 부하 회로에 제공되거나 제공되지 않는 순간들을 제어하고/하거나 지원 신호의 크기를 제어하는 바와 같이 지원 신호를 제어하는 제어 회로를 구동기 회로에 제공함으로써, 커패시터 회로 내의 하나 이상의 커패시터들은 부피가 더 작아지고/거나 비용이 더 저렴해지고/거나 구동기 회로의 수명을 덜 제한할 것이다. 또한, 구동기 회로는 개선된 효율을 가질 수 있다. 이러한 구동기 회로는 상대적으로 유리하다.

일 실시예에 따르면, 구동기 회로는 신호들 중 적어도 하나의 파라미터를 검출하는 검출기를 포함하는 제어 회로에 의해 정의되며, 제어 회로는 검출 결과에 응답하여 지원 신호를 제어한다. 검출기를 구비한 제어 회로를 제공함으로써 지원 신호는 하나 이상의 검출 결과에 따라 제어될 수 있다.

일 실시예에 따르면, 구동기 회로는 스위칭을 포함하는 상기 제어에 의해 정의되며, 제어 회로는 상기 스위칭을 수행하는 스위치를 포함한다. 이는 스위치가 쉽게 구현될 수 있기 때문에 상대적으로 단순한 실시예이다.

일 실시예에 따르면, 구동기 회로는 검출 결과에 응답하거나 검출기로부터의 추가 검출 결과에 응답하여 블리더(bleeder) 전류를 제공하는 블리더 회로를 더 포함하는 구동기 회로에 의해 정의된다. 이는 검출기가 블리더 전류뿐 아니라 지원 전류를 제어하는데도 사용되기 때문에 상대적으로 효율적일 실시예이다. 블리더 회로는 지속적이고/거나 최소(영이 아닌) 전류가 흐를 것을 요구하는 기본 조광기(dimmer)들이 사용되는 것을 허용한다.

일 실시예에 따르면, 구동기 회로는 소스 신호의 파라미터 및/또는 피딩 신호의 파라미터인 신호들 중 적어도 하나의 파라미터에 의해 정의된다. 소스 신호 및/또는 피딩 신호는 지원 신호의 유리한 제어를 위해 하나 이상의 파라미터들을 제공하는데 가장 적합할 수 있다.

일 실시예에 따르면, 구동기는 전압 신호, 피딩 신호 및 충전 신호인 소스 신호, 및 전류 신호인 지원 신호, 전압 진폭인 소스 신호의 파라미터, 및 전류 진폭인 피딩 신호의 파라미터에 의해 정의된다.

일 실시예에 따르면, 구동기 회로는 추가 입력 단자 및 추가 출력 단자를 더 포함하는 구동기 회로에 의해 정의되며, 입력 단자는 소스의 일측에 연결되고, 추가 입력 단자는 소스의 타측에 연결되며, 출력 단자는 부하 회로의 일측에 연결되고 추가 출력 단자는 부하 회로의 타측에 연결된다. 추가 입력 단자 또는 추가 출력 단자는 접지에 더 연결될 수도 있다.

일 실시예에 따르면, 구동기 회로는 커패시터 회로를 단자들 중 하나에 연결하는 전류 제한 회로(current limitation circuit)를 더 포함하는 구동기 회로에 의해 정의된다. 이러한 전류 제한 회로는 소스로부터 커패시터 회로로 흐르는 충전 전류를 제한하여 커패시터 회로가 전류 진폭이 너무 큰 충전 전류를 끌어가는 것을 방지한다. 종래의 상황에 비해, 전류 제한 회로는 소스와 구동기 회로 사이에 위치하며, 현재의 상황은 지금 위치의 전류 제한 회로가 더 이상 피딩 전류를 제한하지 않기 때문에 더 유리하다(전력 소비 감소).

일 실시예에 따르면, 구동기 회로는 제1 다이오드를 통해 출력 단자에 연결되고 제2 다이오드를 통해 추가 출력 단자에 연결되는 입력 단자, 제3 다이오드를 통해 출력 단자에 연결되고 제4 다이오드를 통해 추가 출력 단자에 연결되는 추가 입력 단자, 및 직렬 연결된 저항기와 제5 다이오드를 포함하는 전류 제한 회로에 의해 정의된다. 이는 구동기 회로가 정류기 브릿지(bridge)에 기반하기 때문에 상대적으로 단순한 실시예이다.

일 실시예에 따르면, 구동기 회로는 소스 신호의 진폭을 검출하는 검출기를 포함하는 제어 회로에 의해 정의되는데, 검출기는 직렬 연결된 2개의 저항기를 포함하며, 검출기의 일측은 제6 다이오드를 통해 입력 단자에 연결되고 제7 다이오드를 통해 추가 입력 단자에 연결되며, 검출기의 타측은 추가 출력 단자에 연결되며, 검출기는 트랜지스터를 더 포함하며, 트랜지스터의 제어 전극은 추가 저항기를 통해 직렬 연결된 2개의 저항기의 연결 지점에 연결되며, 트랜지스터의 제1 주전극(main electrode)은 추가 출력 단자에 연결되며, 트랜지스터의 제2 주전극은 검출기의 출력을 형성하고 직렬로 연결된 또 다른 추가 저항기를 통해 검출기의 일측에 연결된다. 이는 검출기가 전압 분배기에 기반하기 때문에 상대적으로 단순한 실시예이다.

일 실시예에 따르면, 구동기 회로는 추가 출력 단자인 단자들 중 하나, 스위칭을 포함하는 제어, 스위칭을 수행하는 스위치를 포함하는 제어 회로에 의해 정의되며, 스위치는 제1 트랜지스터, 제2 트랜지스터, 및 제3 트랜지스터를 포함하며, 제1 트랜지스터의 제어 전극은 검출기의 출력에 연결되며, 제1 트랜지스터의 제1 주전극은 제1 저항을 통해 추가 출력 단자에 연결되고, 제2 트랜지스터의 제1 주전극에 연결되며, 제1 트랜지스터의 제2 주전극은 직렬로 연결된 추가 저항기들 사이의 연결 지점에 연결되며, 제2 트랜지스터의 제어 전극은 제2 저항을 통해 추가 출력 단자에 연결되며, 제2 트랜지스터의 제2 주전극은 추가 검출기의 일측에 연결되며, 추가 검출기는 2개의 저항기의 추가의 직렬 연결 지점을 포함하고, 추가의 검출기는 전류 제한 회로의 제5 다이오드와 저항기 사이의 연결 지점에 연결되고 제3 트랜지스터의 제1 주전극에 연결되며, 제3 트랜지스터의 제어 전극은 추가 검출기의 출력에 연결되며, 제3 트랜지스터의 제2 주전극은 추가 출력 단자에 연결된다. 제3 트랜지스터는 2개의 트랜지스터를 달링턴(Darlington) 구성으로 포함할 수 있다.

본 발명의 제2 측면에 따르면, 앞서 정의된 구동기 회로를포함하고 부하 회로를 더 포함하는 장치가 제공된다.

본 발명의 제3 측면에 따르면, 소스로부터 소스 신호를 수신하여 피딩 신호 및 충전 신호를 제공하는 입력 단자, 충전 신호를 수신하여 지원 신호를 제공하는 커패시터 회로; 및 피딩 신호 및 지원 신호를 수신하여 이들을 부하 회로에 제공하는 출력 단자를 포함하는 구동기 회로를 통해 부하 회로를 구동하는 방법으로서, 지원 신호를 제어하는 단계를 포함하는 방법이 제공된다.

본 발명의 제4 측면에 따르면, 컴퓨터에서 실행되는 경우 앞서 설명한 방법의 단계를 수행하는 컴퓨터 프로그램 제품이 제공된다.

본 발명의 제5 측면에 따르면, 앞서 설명된 컴퓨터 프로그램 제품을 저장하고 포함하는 매체가 제공된다.

본 발명은 (정류된) 소스 전압의 낮은 진폭을 보상하고/하거나 (정류된) 소스 전압의 진폭 변화를 완만하게 하는 커패시터는 부피가 크고 비용이 비싸며 구동기 회로의 수명을 제한하기 때문에 상대적으로 불리하다는 관점에 기반하고 있다. 본 발명은 구동기 회로에 커패시터에 의해 전달되는 지원 신호를 제어하는 제어 회로가 제공될 수 있다는 기본적인 개념에 기반하고 있다.

본 발명은 문제점을 해결하여 상대적으로 유리한 구동기 회로를 제공한다. 본 발명은 커패시터 회로의 하나 이상의 커패시터들이 부피가 더 작아지고/거나 비용이 더 저렴해질 수 있으며/거나, 구동기 회로의 수명을 덜 제한할 것이라는 점 및/또는 구동기 회로가 개선된 효율을 가질 수 있다는 점에서 더 유리하다. 추가적인 이점으로는, 커패시터 회로가 부하 회로에 계속 연결되는 경우 소스로부터 부하 회로로 흐르는 전류의 시간이 최대가 된다는 사실에 있다. 이는 조광기(dimmer) 호환성에 중요한데, 추가적인 블리더 회로(bleeder circuit) 없이 또는 블리더 회로에서 손실 감소를 초래하는 블리더 회로를 통한 짧은 주기의 전류 흐름으로 동작하는 것이 가능할 수도 있다.

본 발명의 이들 또는 다른 측면들은 이하 설명되는 실시예(들)를로부터 명확해지며, 이들을 참조하여 더 상세히 설명될 것이다.

도 1은 구동기 회로 및 부하 회로를 포함하는 장치를 도시한다.
도 2는 구동기 회로의 실시예를 더 상세히 도시한다.
도 3은 제1 시뮬레이션 결과를 도시한다.
도 4는 제2 시뮬레이션 결과를 도시한다.
도 5는 제3 시뮬레이션 결과를 도시한다.

도 1에는, 구동기 회로(1), 부하 회로(2, 3)를 포함하는 장치(100)가 도시되어 있다. 여기서, 부하 회로(2, 3)는 컨버터(2) 및 그 뒤에 있는 발광 다이오드 회로(3)를 포함하거나, 대안적으로 부하 회로(2, 3)는 컨버터(2) 및 다른 회로 등의 유무와 상관없이 단지 발광 다이오드 회로(3) 또는 전자 램프 회로만을 포함할 수도 있다.

예를 들어, 구동기 회로(1)는 입력 단자(11) 및 추가 입력 단자(13)를 포함할 수 있다. 입력 단자(11)는 소스의 일측에 연결되며, 추가 입력 단자(13)는 소스의 타측에 연결된다. 예를 들어, 구동기 회로(1)는 출력 단자(12) 및 추가 출력 단자(14)를 포함할 수 있다. 출력 단자(12)는 부하 회로(2, 3)의 일측에 연결되며, 추가 입력 단자(14)는 부하 회로(2, 3)의 타측에 연결된다. 구동기 회로(1)는 커패시터 회로(21), 검출기(23) 및 스위치(24)를 포함하는 제어 회로(22), 블리더 회로(25), 및 전류 제한 회로(26)를 더 포함할 수 있다.

입력 단자(11)는 다이오드(31) 및 다이오드(36)를 통해 출력 단자(12)에 연결되며, 다이오드(31)를 통해 전류 제한 회로(26)의 일측, 검출기(23)의 일측, 블리더 회로(25)의 일측에 연결되며, 다이오드(32)를 통해 추가 출력 단자(14)에 연결된다. 전류 제한 회로(26)의 타측은 커패시터 회로(21)의 일측에 연결된다.

출력 단자(12)는 스위치(24)의 일측에 연결된다. 스위치(24)의 타측은 커패시터 회로(21)의 일측에 연결된다.

추가 입력 단자(13)는 다이오드(34)를 통해 추가 출력 단자(14), 커패시터 회로(21)의 타측, 검출기(23)의 타측, 블리더 회로(25)의 타측에 연결되며, 다이오드(33)를 통해 전류 제한 회로(26), 검출기(23), 블리더 회로(25)의 일측들에 연결된다.

검출기(23)의 출력들은 스위치(24) 및 블리더 회로(25)의 제어 입력에 연결된다. 예를 들어, 커패시터 회로(21)는 하나 이상의 (전해, 포일(foil), 또는 세라믹) 커패시터들을 포함한다. 예를 들어, 전류 제한 회로(26)는 직렬 연결된 저항기(51) 및 다이오드(35)를 포함한다.

입력 단자(11)는 소스로부터 소스 신호를 수신하여, 출력 단자(12)에 피딩 신호(feeding signal)를 제공하고, 커패시터 회로(21)에 충전 신호(charging signal)를 제공한다. 커패시터 회로(21)는 지원 신호(supporting signal)를 출력 단자(12)에 제공한다. 출력 단자(12)는 피딩 신호 및 지원 신호를 부하 회로(2, 3)에 제공한다. 예를 들어, 제어 회로(22)는 검출기(23)를 통해 신호들 중 적어도 하나의 파라미터를 검출하거나, 검출기(23)로부터의 검출 결과에 응답하여 지원 신호를 제어함으로써 지원 신호를 제어한다. 예를 들어, 제어 회로(22)가 스위치(24)를 통해 스위칭을 수행하는 경우, 제어는 스위칭을 포함할 수 있다.

블리더 회로(25)는 검출 결과에 응답하거나, 검출기(23)로부터의 추가 검출 결과에 응답하여 블리더 전류를 제공할 수 있다. 검출기(23)를 통해 검출될 신호들 중 적어도 하나의 파라미터는 소스 신호의 파라미터 및/또는 피딩 신호의 파라미터일 수 있다. 소스 신호는 전압 신호, 피딩 신호, 및 충전 신호일 수 있으며, 지원 신호는 전류 신호일 수 있으며, 소스 신호의 파라미터는 전압 진폭일 수 있으며, 피딩 신호의 파라미터는 전류 진폭일 수 있다.

커패시터 회로(21)가 지원 신호를 일부 시간에만 예를 들어, 소스 신호의 전압 진폭이 임계치보다 더 작은 값을 갖는 순간에만 제공하게 함으로써, 커패시터 회로(21)의 하나 이상의 커패시터들은 부피가 작아지고/거나 비용이 더 저렴하며/거나 구동기 회로(1)의 수명을 덜 제한할 것이다. 가능하면, 종래 기술인 전해 커패시터는 더 긴 수명을 갖는 포일 또는 세라믹 커패시터에 의해 대체될 수 있다.

대체 및/또는 추가적으로, 검출기(23)는 피딩 신호의 파라미터를 전류 진폭 형태로 검출하고 이러한 전류 진폭에 응답하여 스위치(24)를 제어하여, 커패시터 회로(21)가 단지 일부 시간, 예를 들어, 피딩 신호의 전류 진폭이 추가 임계치보다 더 작은 값을 갖는 순간에만 지원 신호를 제공하게 할 수 있다. 대체 및/또는 추가적으로, 검출기(23)는 소스 신호의 파라미터를 타이밍 정보 형태로 검출하고 이 타이밍 신호에 응답하여 스위치(24)를 제어할 수 있다. 대체 또는 추가적으로, 검출기(23)는 부하 회로(2, 3)의 일부를 형성할 수 있다.

도 2에는 구동기 회로(1)의 실시예가 더 상세히 도시되어 있다. 예를 들어, 도 1에 이미 도시된 바와 같이, 구동기 회로(1)는 입력 단자(11), 추가 입력 단자(13), 출력 단자(12), 추가 출력 단자(14), 커패시터 회로(21), 검출기(23)를 포함하는 제어 회로(22), 및 전류 제한 회로(26)를 포함할 수 있다.

입력 단자(11)는 다이오드(41)를 통해 출력 단자(12) 및 커패시터 회로(21)의 일측에 연결되며, 다이오드(42)를 통해 추가 출력 단자(14)에 연결되며, 다이오드(46)를 통해 검출기(23)의 일측에 연결된다. 커패시터 회로(21)의 타측은 전류 제한 회로(26)의 일측에 연결된다.

추가 입력 단자(13)는 다이오드(44)를 통해 추가 출력 단자(14), 전류 제어 회로(26)의 타측, 검출기(23)의 타측에 연결되며, 다이오드(43)를 통해 커패시터 회로(21)의 일측에 연결되며, 다이오드(47)를 통해 검출기(23)의 타측에 연결된다.

예를 들어, 검출기(23)는 직렬 연결된 2개의 저항기(52 및 53)를 포함한다. 예를 들어, 검출기(23)는 트랜지스터(60)를 더 포함한다. 트랜지스터(60)의 제어 전극은 추가 저항기(76)를 통해 직렬 연결된 2개의 저항기(52 및 53)의 연결 지점에 연결된다. 트랜지스터(60)의 제1 주전극은 추가 출력 단자(14)에 연결되며, 트랜지스터(60)의 제2 주전극은 검출기(23)의 출력을 형성하고 직렬로 연결된 추가 저항기들(75 및 77)을 통해 검출기(23)의 일측에 연결된다. 예를 들어, 추가 저항기들(75 및 77) 사이의 연결 지점은 병렬 연결된 제너 다이오드(zener-diode)(78)와 커패시터(83)를 통해 추가 출력 단자(14)에 연결된다. 예를 들어, 전류 제한 회로(26)는 직렬 연결된 저항(51) 및 다이오드(45)를 포함하며, 다이오드(81)는 저항기(51)에 역병렬(anti-parallel)되어 연결된다.

예를 들어, 제어 회로(22)는 제1 트랜지스터(61), 제2 트랜지스터(62), 및 제3 트랜지스터(63)에 기반한 스위치를 포함한다. 제1 트랜지스터(61)의 제어 전극은 검출기(23)의 출력에 연결된다. 제1 트랜지스터(61)의 제1 주전극은 제1 저항(71)을 통해 추가 출력 단자(14)에 연결되고, 제2 트랜지스터(62)의 제1 주전극에 연결된다. 제1 트랜지스터(61)의 제2 주전극은 직렬 연결된 추가 저항기(75 및 77) 사이의 연결 지점에 연결된다. 제2 트랜지스터(62)의 제어 전극은 커패시터(82)에 병렬 연결된 제2 저항(72)을 통해 추가 출력 단자(14)에 연결되며, 제2 트랜지스터(62)의 제2 주전극은 추가 검출기(27)의 일측에 연결된다. 이러한 추가 검출기(27)는 직렬 연결된 2개의 추가 저항(73 및 74)을 포함한다. 추가 검출기(27)의 타측은 전류 제한 회로(26)의 저항기(51)와 제5 다이오드(45) 사이의 연결 지점에 연결되고, 제3 트랜지스터(63)의 제1 주전극에 연결된다. 제3 트랜지스터(63)의 제어 전극은 추가 검출기(27)의 출력에 연결되고, 제3 트랜지스터(63)의 제2 주전극은 추가 출력 단자(14)에 연결된다. 제3 트랜지스터(63)는 2개의 트랜지스터를 달링턴(Darlington) 구성으로 포함할 수 있다.

도 3에는, 제1 시뮬레이션 결과들이 도시되어 있다(부하 회로 = 저항기). 위에서부터 아래로, 정류기 다이오드 브릿지 및 비-제어 지원 신호(비-스위치형 커패시터 회로)에 기반한 종래 구동기 회로에 관한 입력 전압, 출력 전압, 입력 전류 모두가 시간의 함수로서 도시되어 있다. 구동기 회로가 상대적으로 짧고 강하게 피크된 전류 흐름을 생성하고, 상대적으로 부피가 크고/거나 비용이 비싸고/거나 구동기 회로의 수명을 더 많이 제한하는 커패시터 회로를 필요로 한다는 점을 입력 전류를 통해 알 수 있다.

도 4에는, 제2 시뮬레이션 결과들이 도시되어 있다(부하 회로 = 저항기, 블리더 회로 포함). 위에서부터 아래로, 정류기 다이오드 브릿지 및 제어 지원 신호(스위치형 커패시터 회로)에 기반한 구동기 회로에 관한 입력 전압, 출력 전압, 입력 전류 모두가 시간의 함수로서 도시되어 있다. 구동기 회로는 상대적으로 길고 감소된 피크의 전류 흐름을 생성하고, 부피가 더 작아지고/거나 비용이 더 저렴하고/거나 구동기 회로의 수명을 더 적게 제한하는 커패시터 회로가 사용되는 것을 허용한다는 점을 입력 전류를 통해 알 수 있다. 도 3과 비교하면, 도 4에서는 커패시터 회로는 동일한 전력 레벨의 경우 6배 더 작은 커패시턴스를 갖는다.

도 5에는, 제3 시뮬레이션 결과들이 도시되어 있다(부하 회로 = 저항기, 블리더 회로 제외). 위에서부터 아래로, 정류기 다이오드 브릿지 및 제어 지원 신호(스위치형 커패시터 회로)에 기반한 구동기 회로에 관한 입력 전압, 출력 전압, 입력 전류 모두가 시간의 함수로서 도시되어 있다. 구동기 회로는 상대적으로 길고 감소된 피크의 전류 흐름을 생성하여 부피가 더 작아지고/거나 비용이 더 저렴해지고/거나 구동기 회로의 수명을 더 적게 제한하는 커패시터 회로가 사용되는 것을 허용한다는 점을 입력 전류를 통해 알 수 있다.

도 3에서 설명한 종래 구동기 회로의 경우, 전자 램프의 하나의 이슈는 교류 주전원 전압(alternating-current mains voltage)으로부터 끌어낸 비-고정 입력 전력에 의해 유도되는 깜빡임이다. 이러한 깜빡임을 수용가능한 레벨로 감소시키기 위해, 대개 충분한 크기의 전해 커패시터(el-cap)가 사용되어야 한다. 이들 커패시터는 부피가 크고, 비용이 비싸며, 이러한 전자 장치들의 수명 제한에 크게 기여한다. 다른 이슈는 가정 및 사무실 설치물로 사용되는 종전의 조광기에 대한 전자 램프의 호환성이다. 이들 조광기들의 대부분은 연결된 부하 회로(예를 들어, 전자 램프)가 계속적인 입력 전류를 끌어낼 것을 요구하며, 이는 전해 커패시터를 갖는 종래 기술 구성에 대한 경우가 아니다.

단순한 램프 구동기 회로들에 관한 종래 기술 구성은 주전원 정류기 및 전해 필터 커패시터에 적용된다. 입력 단자와 소스 사이의 추가 입력 저항기와 함께 필터 커패시터의 값을 선택함으로써, 주전원 전류 형상, 역률, 고조파들의 최소 요구조건들이 수행된다. 이러한 입력 전류를 성취하기 위해, 커패시터 크기 및 입력 저항기는 일정한 (회사 내부) 테이블에 따라 선택되어야 한다. 이러한 구성의 조광기 호환성을 가능하게 하기 위해, 계속적인 베이스 전류 레벨이 추가되어야 한다. 예를 들어, 종래 구동기 회로는 1/2 사이클의 54° 내지 108°에서만 전류를 끌어내기 때문에, 추가 전류가 0° 내지 54° 및 108° 내지 180°에 관해 인가되어야 하며, 이는 시간의 약 70%이다. 이는 수용할 수 없는 손실을 발생시킨다. 전압이 최대치로부터 감소하기 시작한 직후에 종래 구성의 주전원 전류 흐름이 중단된다는 사실은 특히 중요하다.

도 1, 도 2, 도 4 및 도 5에서 설명되고 있는 구동기 회로는 요구되는 필터 커패시터의 크기가 감소하게 하며, 전류가 램프 전자장치에 의해 끌어내어지는 시간이 최대가 되게 한다. 블리더 회로와 결합된 경우, 이러한 개념은 추가 전력 소비량이 최소인 상태로 완전한 조광기 호환성을 가능하게 한다.

도 1, 도 2, 도 4, 및 도 5에 따르면, 더 이상 커패시터 회로는 양쪽의 출력 단자에 항상 직접 연결되지는 않는다. 순간적인 주전원 전압이 부하 회로를 직접 동작시키는데 충분하다면, 부하 회로는 주전원 입력으로부터 직접 공급받게 된다. 순간적인 전압 레벨이 최소 수준으로 감소한 후, 커패시터 회로의 전하는 간극을 브릿지하고 부하 회로를 통해 흐르는 전류를 유지하는데 사용된다.

“제공하는” 및 “수신하는”이라는 표현은 직접적인 제공 및 수신을 정의하거나, 하나 이상의 구성요소를 통한 간접적인 제공 및 수신을 정의할 수도 있다. “연결하는”이라는 표현은 직접적인 연결을 정의하거나, 하나 이상의 구성요소를 통한 간접적인 연결을 정의할 수도 있다.

요약하면, 부하 회로(2, 3)를 구동하기 위한 구동기 회로(1)는 소스로부터 소스 신호를 수신하여, 부하 회로(2, 3)에 피딩 신호를 제공하고, 커패시터 회로(21)에 충전 신호를 제공한다. 이들 커패시터 회로(21)는 피딩 신호와 함께 부하 회로(2, 3)에 지원 신호를 제공한다. 지원 신호를 제어하는 제어 회로(22)를 구동기 회로(1)에 제공함으로써, 커패시터 회로(21)는 부피가 더 작아지고, 비용이 더 저렴해 질 수 있으며/거나, 구동기 회로(1)의 수명을 덜 제한할 것이다. 또한, 이들 구동기 회로(1)는 개선된 효율을 가질 수 있다. 제어는 지원 신호가 부하 회로(2, 3)에 제공되거나 제공되지 않는 순간을 제어하는 것을 포함하고/하거나, 지원 신호들의 크기를 제어하는 것을 포함하고/하거나, 하나 이상의 신호들의 파라미터들을 검출하는 검출기(23)로부터의 검출 결과에 응답하여 수행될 수도 있다. 제어는 스위치(24)를 통한 스위칭을 포함할 수 있다.

본 발명은 도면 및 상세한 설명에 상세히 예시되고 설명되어 있지만, 이러한 예시 및 설명은 한정적인 것이 아니라 예시적이거나 바람직한 것으로 간주되어야 하며, 본 발명은 개시된 실시예들로 제한되지 않는다. 예를 들어, 상이한 개시된 실시예의 상이한 부분들이 새로운 실시예에 결합되어 있는 일 실시예에서 본 발명을 동작시키는 것도 가능하다.

개시된 실시예들에 대한 다른 변형예들은 도면, 발명의 상세한 설명, 첨부된 청구항의 연구로부터 본 발명을 실시하는 경우에 당업자에 의해 이해되고 실시될 수 있다. 청구항에서, “포함하는(comprising)”이라는 용어는 다른 구성요소 또는 단계를 배제하지 않고, 단수 표현은 복수를 배제하지 않는다. 단일 프로세서 또는 다른 장치는 청구항에 의해 인용되는 여러 아이템들의 기능들을 이행할 수 있다. 특정 수치가 서로 상이한 종속항들에서 인용되고 있다는 단순한 사실만으로 이들 수치의 조합이 유익하게 사용될 수 없다는 것을 나타내는 것은 아니다. 청구항의 참조 부호들은 범위를 제한하는 것으로 간주되지 않아야 한다.

Claims

부하 회로(2, 3)를 구동하는 구동기 회로(1)로서,
소스로부터 소스 신호(source signal)를 수신하고 피딩 신호(feeding signal) 및 충전 신호(charging signal)를 제공하는 입력 단자(11);
상기 충전 신호를 수신하고 지원 신호(supporting signal)를 제공하는 커패시터 회로(21);
상기 피딩 신호 및 상기 지원 신호를 수신하고, 상기 피딩 신호 및 상기 지원 신호를 상기 부하 회로(2, 3)에 제공하는 출력 단자(12); 및
상기 지원 신호를 제어하는 제어 회로(22)
를 포함하는 구동기 회로(1).
제1항에 있어서,
상기 제어 회로(22)는 상기 신호들 중 적어도 하나의 파라미터를 검출하는 검출기(23)를 포함하고, 상기 제어 회로(22)는 검출 결과에 응답하여 상기 지원 신호를 제어하는 구동기 회로(1).
제2항에 있어서,
상기 제어는 스위칭을 포함하며, 상기 제어 회로(22)는 상기 스위칭을 수행하는 스위치(24)를 포함하는 구동기 회로(1).
제2항에 있어서,
상기 구동기 회로(1)는 상기 검출 결과에 응답하거나 상기 검출기(23)로부터의 추가 검출 결과에 응답하여 블리더 전류(bleeder current)를 제공하는 블리더 회로(25)를 더 포함하는 구동기 회로(1).
제2항에 있어서,
상기 신호들 중 적어도 하나의 파라미터는 상기 소스 신호의 파라미터 및/또는 상기 피딩 신호의 파라미터인 구동기 회로(1).
제5항에 있어서,
상기 소스 신호는 전압 신호, 상기 피딩 신호, 및 상기 충전 신호이며, 상기 지원 신호는 전류 신호들이며, 상기 소스 신호의 파라미터는 전압 진폭이며, 상기 피딩 신호의 파라미터는 전류 진폭인 구동기 회로(1).
제1항에 있어서,
상기 구동기 회로(1)는 추가 입력 단자(13) 및 추가 출력 단자(14)를 더 포함하며,
상기 입력 단자(11)는 상기 소스의 일측에 연결되도록 설계되고, 상기 추가 입력 단자(13)는 상기 소스의 타측에 연결되도록 설계되며, 상기 출력 단자(12)는 상기 부하 회로(2, 3)의 일측에 연결되도록 설계되고 상기 추가 출력 단자(14)는 상기 부하 회로(2, 3)의 타측에 연결되도록 설계되는 구동기 회로(1).
제7항에 있어서,
상기 구동기 회로(1)는 상기 커패시터 회로(21)를 상기 단자들(11 내지 14) 중 하나에 연결하는 전류 제한 회로(26)를 더 포함하는 구동기 회로(1).
제8항에 있어서,
상기 입력 단자(11)는 제1 다이오드(31, 41)를 통해 상기 출력 단자(12)에 연결되고 상기 제2 다이오드(32, 42)를 통해 상기 추가 출력 단자(14)에 연결되며, 상기 추가 입력 단자(13)는 제3 다이오드(33, 43)를 통해 상기 출력 단자(12)에 연결되고 제4 다이오드(34, 44)를 통해 상기 추가 출력 단자(14)에 연결되며, 상기 전류 제한 회로(26)는 직렬 연결된 저항기(51)와 제5 다이오드(35, 45)를 포함하는 구동기 회로(1).
제9항에 있어서,
상기 제어 회로(22)는 상기 소스 신호의 진폭을 검출하는 검출기(23)를 포함하고, 상기 검출기(23)는 직렬 연결된 2개의 저항기(52 및 53)를 포함하고, 상기 검출기(23)의 일측은 제6 다이오드(46)를 통해 상기 입력 단자(11)에 연결되고 제7 다이오드(47)를 통해 상기 추가 입력 단자(13)에 연결되고, 상기 검출기(23)의 타측은 상기 추가 출력 단자(14)에 연결되며, 상기 검출기(23)는 트랜지스터(60)를 더 포함하고, 상기 트랜지스터(60)의 제어 전극은 추가 저항기(76)를 통해 상기 직렬 연결된 2개의 저항기(52 및 53)의 연결 지점에 연결되며, 상기 트랜지스터(60)의 제1 주전극은 상기 추가 출력 단자(14)에 연결되며, 상기 트랜지스터(60)의 제2 주전극은 검출기(23)의 출력을 형성하고, 직렬로 연결된 다른 추가 저항기들(75, 77)을 통해 상기 검출기(23)의 일측에 연결되는 구동기 회로(1).
제10항에 있어서,
상기 단자들(11 내지 14) 중 하나는 추가 출력 단자(14)이고, 상기 제어는 스위칭을 포함하고, 상기 제어 회로(22)는 상기 스위칭을 수행하는 스위치를 포함하고, 상기 스위치는 제1 트랜지스터(61), 제2 트랜지스터(62), 및 제3 트랜지스터(63)를 포함하며, 상기 제1 트랜지스터(61)의 제어 전극은 상기 검출기(23)의 출력에 연결되며, 상기 제1 트랜지스터(61)의 제1 주전극은 제1 저항(71)을 통해 상기 추가 출력 단자(14)에 연결되고, 상기 제2 트랜지스터(62)의 제1 주전극에 연결되며, 상기 제1 트랜지스터(61)의 제2 주전극은 상기 직렬로 연결된 다른 추가 저항기들(75 및 77) 사이의 연결 지점에 연결되며, 상기 제2 트랜지스터(62)의 제어 전극은 제2 저항(72)을 통해 상기 추가 출력 단자(14)에 연결되며, 상기 제2 트랜지스터(62)의 제2 주전극은 추가 검출기(27)의 일측에 연결되며, 상기 추가 검출기(27)는 추가의 직렬 연결된 2개의 저항기(73, 74)를 포함하고, 상기 추가 검출기(27)의 타측은 상기 전류 제한 회로(26)의 상기 제5 다이오드(45)와 저항(51) 사이의 연결 지점에 연결되고 상기 제3 트랜지스터(63)의 제1 주전극에 연결되며, 상기 제3 트랜지스터(63)의 제어 전극은 상기 추가 검출기(27)의 출력에 연결되며, 상기 제3 트랜지스터(63)의 제2 주전극은 상기 추가 출력 단자(14)에 연결되는 구동기 회로(1).
제1항의 구동기 회로(1)를 포함하고, 상기 부하 회로(2, 3)를 더 포함하는 장치(100).
구동기 회로(1)를 통해 부하 회로(2, 3)를 구동하는 방법으로서,
상기 구동기 회로(1)는 소스로부터 소스 신호를 수신하고 피딩 신호 및 충전 신호를 제공하는 입력 단자(11), 상기 충전 신호를 수신하고 지원 신호를 제공하는 커패시터 회로(21), 및 상기 피딩 신호 및 상기 지원 신호를 수신하고, 상기 피딩 신호 및 상기 지원 신호를 상기 부하 회로(2, 3)에 제공하는 출력 단자(12)를 포함하며,
상기 지원 신호를 제어하는 단계를 포함하는 방법.
컴퓨터에서 실행되는 경우, 제13항의 방법의 단계를 수행하는 컴퓨터 프로그램 제품.
제14항의 컴퓨터 프로그램 제품을 저장하고 포함하는 매체.