JP5827609B2

JP5827609B2 - Driving circuit

Info

Publication number: JP5827609B2
Application number: JP2012214285A
Authority: JP
Inventors: 直人菊地; 健一 ▲高▼木
Original assignee: Toyota Motor Corp; Toyota Central R&D Labs Inc
Current assignee: Toyota Motor Corp; Toyota Central R&D Labs Inc
Priority date: 2012-09-27
Filing date: 2012-09-27
Publication date: 2015-12-02
Anticipated expiration: 2032-09-27
Also published as: JP2014068326A

Description

本明細書で開示される技術は、スイッチング素子を駆動する駆動回路に関する。 The technology disclosed in this specification relates to a drive circuit that drives a switching element.

スイッチング素子は、様々な用途で必要とされており、例えば、直流電圧を変圧するコンバータ装置、直流電圧と交流電圧の間で変換するインバータ装置に用いられる。スイッチング素子の一例には、絶縁ゲートを備えるスイッチング素子が知れられている。この種のスイッチング素子では、絶縁ゲートに電荷が充放電されることによって、オンとオフが切換わるように構成されている。この種のスイッチング素子の一例には、ＩＧＢＴ（Insulated Gate Bipolar Transistor）、ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）を含むパワー半導体素子が挙げられる。 The switching element is required for various applications, and is used in, for example, a converter device that transforms a DC voltage and an inverter device that converts between a DC voltage and an AC voltage. As an example of a switching element, a switching element having an insulated gate is known. This type of switching element is configured to be switched on and off by charging / discharging the insulated gate. An example of this type of switching element is a power semiconductor element including an IGBT (Insulated Gate Bipolar Transistor) and a MOSFET (Metal Oxide Semiconductor Field Effect Transistor).

このようなスイッチング素子を駆動する駆動回路では、スイッチング素子のターンオフ速度を高速化し、スイッチング損失を低減することが望まれている。また、この種の駆動回路では、スイッチング素子のターンオン速度を高速化し、スイッチング損失を低減することも望まれている。特許文献１には、このような課題を解決する駆動回路の一例が開示されている。 In a drive circuit that drives such a switching element, it is desired to increase the turn-off speed of the switching element and reduce the switching loss. In this type of drive circuit, it is also desired to increase the turn-on speed of the switching element and reduce the switching loss. Patent Document 1 discloses an example of a drive circuit that solves such a problem.

特許文献１の駆動回路では、スイッチング素子がターンオフするのに先立って、ターンオフ用のキャパシタが充電される。スイッチング素子がターンオフする時に、このターンオフ用のキャパシタの充電電圧を利用してスイッチング素子の絶縁ゲートから電荷を高速に放電させ、スイッチング素子を高速でターンオフさせる。また、特許文献１の駆動回路では、スイッチング素子がターンオンするのに先立って、ターンオン用のキャパシタが充電される。スイッチング素子がターンオンする時に、このターンオン用のキャパシタの充電電圧を利用してスイッチング素子の絶縁ゲートを高速に充電し、スイッチング素子を高速でターンオンさせる。 In the drive circuit of Patent Document 1, the turn-off capacitor is charged before the switching element is turned off. When the switching element is turned off, the charge voltage of the turn-off capacitor is used to discharge the charge from the insulating gate of the switching element at high speed, thereby turning off the switching element at high speed. Further, in the driving circuit of Patent Document 1, the turn-on capacitor is charged before the switching element is turned on. When the switching element is turned on, the insulating gate of the switching element is charged at high speed using the charging voltage of the turn-on capacitor, and the switching element is turned on at high speed.

特開２０１０−２００５６０号公報JP 2010-200230 A

キャパシタの容量を大きくすれば、ターンオフ及びターンオンの遷移期間に亘って充電電圧が維持されるので、スイッチング素子のターンオフ速度及びターンオン速度をさらに高速化することができ、スイッチング損失をさらに低減することができる。しかしながら、ターンオフの場合、スイッチング素子のサージ電圧が増大するという問題がある。ターンオンの場合、スイッチング素子に接続されたダイオードのリカバリ時のサージ電圧が増大するという問題がある。キャパシタの容量を小さくすれば、このようなサージ電圧を抑えることができるが、キャパシタから電荷が急速に放電され、スイッチング素子のターンオフ速度及びターンオン速度を高速化することができず、スイッチング損失が増大する。このように、この種の駆動回路では、ターンオフ及びターンオンのいずれにおいても、スイッチング損失とサージ電圧の間にトレードオフの関係が存在する。 If the capacitance of the capacitor is increased, the charging voltage is maintained over the turn-off and turn-on transition period, so that the turn-off speed and turn-on speed of the switching element can be further increased, and the switching loss can be further reduced. it can. However, in the case of turn-off, there is a problem that the surge voltage of the switching element increases. In the case of turn-on, there is a problem that the surge voltage at the time of recovery of the diode connected to the switching element increases. If the capacitance of the capacitor is reduced, such a surge voltage can be suppressed, but the electric charge is rapidly discharged from the capacitor, the switching element cannot be increased in turn-off speed and turn-on speed, and switching loss increases. To do. Thus, in this type of drive circuit, there is a trade-off relationship between the switching loss and the surge voltage in both the turn-off and turn-on.

本明細書で開示される技術は、スイッチング損失とサージ電圧の間のトレードオフ関係を改善することを目的としている。 The technology disclosed in this specification aims to improve the trade-off relationship between switching loss and surge voltage.

本明細書で開示される１つの駆動回路は、スイッチング素子をターンオフする場合に有用である。この駆動回路は、スイッチング素子のオン・オフを切換える制御部、及びキャパシタを有するチャージポンプ部を備えている。チャージポンプ部は、少なくとも以下の（１）〜（３）を実行することを特徴としている。（１）スイッチング素子がターンオフするのに先立って、キャパシタを充電する。（２）スイッチング素子がターンオフする時に、キャパシタをスイッチング素子のゲートに接続し、キャパシタを介してスイッチング素子のゲートから電荷を放電させる。（３）スイッチング素子のターンオフ遷移期間中に、キャパシタに電荷が残存している状態で、キャパシタを介してスイッチング素子のゲートから電荷を放電させることを停止する。 One drive circuit disclosed herein is useful when turning off a switching element. The drive circuit includes a control unit that switches on / off of the switching element and a charge pump unit having a capacitor. The charge pump unit is characterized by executing at least the following (1) to (3). (1) The capacitor is charged before the switching element is turned off. (2) When the switching element is turned off, the capacitor is connected to the gate of the switching element, and the charge is discharged from the gate of the switching element through the capacitor. (3) Discharge the charge from the gate of the switching element through the capacitor while the charge remains in the capacitor during the turn-off transition period of the switching element.

上記のターンオフ用の駆動回路によれば、ターンオフの遷移期間の初期段階では、キャパシタを介した放電経路を利用することで、ターンオフ速度を高速にし、スイッチング損失を低減することができる。さらに、ターンオフの遷移期間中にキャパシタを介した放電経路を遮断することで、ターンオフ速度を低速にし、サージ電圧を抑えることができる。 According to the above-described drive circuit for turn-off, in the initial stage of the turn-off transition period, the turn-off speed can be increased and the switching loss can be reduced by using the discharge path via the capacitor. Further, by interrupting the discharge path through the capacitor during the turn-off transition period, the turn-off speed can be reduced and the surge voltage can be suppressed.

本明細書で開示される他の１つの駆動回路は、スイッチング素子をターンオンする場合に有用である。この駆動回路は、スイッチング素子のオン・オフを切換える制御部、及びキャパシタを有するチャージポンプ部を備えている。チャージポンプ部は、少なくとも以下の（１）〜（３）を実行することを特徴としている。（１）スイッチング素子がターンオンするのに先立って、キャパシタを充電する。（２）スイッチング素子がターンオンする時に、キャパシタをスイッチング素子のゲートに接続し、キャパシタからスイッチング素子のゲートに電荷を放電させる。（３）スイッチング素子のターンオン遷移期間中に、キャパシタに電荷が残存している状態で、キャパシタからスイッチング素子のゲートに電荷を放電させることを停止する。 Another drive circuit disclosed herein is useful when turning on the switching element. The drive circuit includes a control unit that switches on / off of the switching element and a charge pump unit having a capacitor. The charge pump unit is characterized by executing at least the following (1) to (3). (1) The capacitor is charged before the switching element is turned on. (2) When the switching element is turned on, the capacitor is connected to the gate of the switching element, and electric charge is discharged from the capacitor to the gate of the switching element. (3) Stop the discharge of charge from the capacitor to the gate of the switching element while the charge remains in the capacitor during the turn-on transition period of the switching element.

上記のターンオン用の駆動回路によれば、ターンオンの遷移期間の初期段階では、キャパシタを介した充電経路を利用することで、ターンオン速度を高速にし、スイッチング損失を低減することができる。さらに、ターンオンの遷移期間中にキャパシタを介した充電経路を遮断することで、ターンオン速度を低速にし、サージ電圧を抑えることができる。 According to the above-described drive circuit for turn-on, the turn-on speed can be increased and the switching loss can be reduced by using the charging path via the capacitor in the initial stage of the turn-on transition period. Further, by interrupting the charging path through the capacitor during the turn-on transition period, the turn-on speed can be reduced and the surge voltage can be suppressed.

第１実施例の駆動回路の構成を示す。The structure of the drive circuit of 1st Example is shown. 第１実施例の駆動回路において、第２制御信号を生成する回路構成を示す。1 shows a circuit configuration for generating a second control signal in the drive circuit of the first embodiment. 第１実施例の駆動回路のタイミングチャートを示す。2 shows a timing chart of the driving circuit of the first embodiment. 第１実施例の駆動回路の第１モードの状態を示す。The state of the 1st mode of the drive circuit of the 1st example is shown. 第１実施例の駆動回路の第２モードの状態を示す。The state of the 2nd mode of the drive circuit of 1st Example is shown. 第１実施例の駆動回路の第３モードの状態を示す。The state of the 3rd mode of the drive circuit of 1st Example is shown. 第１実施例の駆動回路の変形例の構成を示す。The structure of the modification of the drive circuit of 1st Example is shown. 第２実施例の駆動回路の構成を示す。The structure of the drive circuit of 2nd Example is shown. 第２実施例の駆動回路において、第２制御信号を生成する回路構成を示す。In the driving circuit of the second embodiment, a circuit configuration for generating a second control signal is shown. 第２実施例の駆動回路の変形例の構成を示す。The structure of the modification of the drive circuit of 2nd Example is shown.

本明細書で開示される技術の特徴を整理しておく。なお、以下に記す事項は、各々単独で技術的な有用性を有している。
（第１特徴）スイッチング素子を駆動する駆動回路の１つの実施形態は、スイッチング素子のオン・オフを切換える制御部、及びキャパシタを有するチャージポンプ部を備えている。チャージポンプ部のキャパシタは、第１端子と第２端子を有している。チャージポンプ部は、スイッチング素子のオン期間において、キャパシタの第１端子が電源の正側端子に接続され、キャパシタの第２端子が電源の負側端子に接続され、第１端子が第２端子よりも高電位に充電されるように構成されていてもよい。チャージポンプ部は、スイッチング素子がターンオフする時に、キャパシタの第１端子が電源の負側端子に接続され、キャパシタの第２端子がスイッチング素子のゲートに接続され、キャパシタを介してスイッチング素子のゲートから電荷を放電させるように構成されていてもよい。チャージポンプ部は、スイッチング素子のターンオフ遷移期間中に、前記キャパシタに電荷が残存している状態で、キャパシタの第１端子が電源の正側端子に接続され、キャパシタの第２端子が電源の負側端子に接続され、キャパシタを介してスイッチング素子のゲートから電荷を放電させることを停止するように構成されていてもよい。
（第２特徴）第１特徴の駆動回路において、制御部は、第１スイッチと第２スイッチを有していてもよい。第１スイッチを閉じて第２スイッチを開くことでスイッチング素子をターンオンし、第１スイッチを開いて第２スイッチを閉じることでスイッチング素子をターンオフするように構成されていてもよい。チャージポンプ部は、第３スイッチと第４スイッチを有していてもよい。第３スイッチを閉じて第４スイッチを開くことでキャパシタを充電し、第３スイッチを開いて第４スイッチを閉じることでキャパシタを介してスイッチング素子のゲートから電荷を放電させるように構成されていてもよい。
（第３特徴）第２特徴の駆動回路において、チャージポンプ部は、第１スイッチが開いて第２スイッチが閉じるのに先立って、第３スイッチを閉じて第４スイッチを開くことで、キャパシタを充電するように構成されていてもよい。チャージポンプ部は、第１スイッチが開いて第２スイッチが閉じる時に、第３スイッチを開いて第４スイッチを閉じることで、キャパシタを介してスイッチング素子のゲートから電荷を放電させるように構成されていてもよい。チャージポンプ部は、第１スイッチが開いて第２スイッチが閉じている期間中に、第４スイッチを開くことで、キャパシタを介してスイッチング素子のゲートから電荷を放電させることを停止するように構成されていてもよい。
（第４特徴）第１〜３の特徴のいずれかの駆動回路において、ターンオフ遷移期間中にキャパシタを介してスイッチング素子のゲートから電荷を放電させることを停止するタイミングは、様々な指標に基づいて決定することができる。一例では、スイッチング素子の端子間電圧が所定電圧に達した時に、キャパシタを介してスイッチング素子のゲートから電荷を放電させることを停止してもよい。ここで、「所定電圧」は、スイッチング素子の動作環境（温度・電流）、設定ゲート抵抗及びドレイン電圧の検知回路の遅れ時間、駆動ＭＯＳスイッチの遅れ時間等により決定される。したがって、「所定電圧」は、回路アプリケーションに応じて、固定値もしくは温度・電流の値に応じたテーブル値にしてもよい。
（第５特徴）スイッチング素子を駆動する駆動回路の１つの実施形態は、スイッチング素子のオン・オフを切換える制御部、及びキャパシタを有するチャージポンプ部を備えている。チャージポンプ部のキャパシタは、第１端子と第２端子を有している。チャージポンプ部は、スイッチング素子のオフ期間において、キャパシタの第１端子が電源の負側端子に接続され、キャパシタの第２端子が電源の正側端子に接続され、第２端子が第１端子よりも高電位に充電されるように構成されていてもよい。チャージポンプ部は、スイッチング素子がターンオンする時に、キャパシタの第１端子が電源の正側端子に接続され、キャパシタの第２端子がスイッチング素子のゲートに接続され、キャパシタからスイッチング素子のゲートに電荷を放電させるように構成されていてもよい。チャージポンプ部は、スイッチング素子のターンオン遷移期間中に、キャパシタに電荷が残存している状態で、キャパシタの第１端子が電源の負側端子に接続され、キャパシタの第１端子が電源の正側端子に接続され、キャパシタからスイッチング素子のゲートに電荷を放電させることを停止するように構成されていてもよい。 The features of the technology disclosed in this specification will be summarized. The items described below have technical usefulness independently.
(First Feature) One embodiment of a drive circuit for driving a switching element includes a control unit that switches on / off of the switching element and a charge pump unit having a capacitor. The capacitor of the charge pump unit has a first terminal and a second terminal. In the charge pump unit, the first terminal of the capacitor is connected to the positive terminal of the power source, the second terminal of the capacitor is connected to the negative terminal of the power source, and the first terminal is connected to the second terminal during the ON period of the switching element. May also be configured to be charged to a high potential. When the switching element is turned off, the charge pump unit has a first terminal of the capacitor connected to the negative terminal of the power source, a second terminal of the capacitor connected to the gate of the switching element, and from the gate of the switching element via the capacitor. You may be comprised so that an electric charge may be discharged. The charge pump unit is configured such that the first terminal of the capacitor is connected to the positive terminal of the power source and the second terminal of the capacitor is negative of the power source while the charge remains in the capacitor during the turn-off transition period of the switching element. It may be configured to be connected to the side terminal and stop discharging electric charges from the gate of the switching element via the capacitor.
(Second Feature) In the drive circuit of the first feature, the control unit may have a first switch and a second switch. The switching element may be turned on by closing the first switch and opening the second switch, and the switching element may be turned off by opening the first switch and closing the second switch. The charge pump unit may have a third switch and a fourth switch. The capacitor is charged by closing the third switch and opening the fourth switch, and the charge is discharged from the gate of the switching element through the capacitor by opening the third switch and closing the fourth switch. Also good.
(Third feature) In the drive circuit of the second feature, the charge pump unit closes the third switch and opens the fourth switch before the first switch opens and the second switch closes, thereby It may be configured to charge. The charge pump unit is configured to discharge the charge from the gate of the switching element via the capacitor by opening the third switch and closing the fourth switch when the first switch is opened and the second switch is closed. May be. The charge pump unit is configured to stop discharging the charge from the gate of the switching element via the capacitor by opening the fourth switch during the period in which the first switch is open and the second switch is closed. May be.
(Fourth feature) In the drive circuit of any one of the first to third features, the timing of stopping discharging the charge from the gate of the switching element via the capacitor during the turn-off transition period is based on various indicators. Can be determined. In one example, when the voltage between the terminals of the switching element reaches a predetermined voltage, discharging of the charge from the gate of the switching element via the capacitor may be stopped. Here, the “predetermined voltage” is determined by the operating environment (temperature / current) of the switching element, the delay time of the detection circuit for the set gate resistance and drain voltage, the delay time of the driving MOS switch, and the like. Therefore, the “predetermined voltage” may be a fixed value or a table value corresponding to the temperature / current value according to the circuit application.
(Fifth Feature) One embodiment of a drive circuit for driving a switching element includes a control unit that switches on / off of the switching element and a charge pump unit having a capacitor. The capacitor of the charge pump unit has a first terminal and a second terminal. In the charge pump unit, the first terminal of the capacitor is connected to the negative terminal of the power source, the second terminal of the capacitor is connected to the positive terminal of the power source, and the second terminal is connected to the first terminal during the OFF period of the switching element. May also be configured to be charged to a high potential. When the switching element is turned on, the charge pump unit connects the first terminal of the capacitor to the positive terminal of the power source, the second terminal of the capacitor is connected to the gate of the switching element, and charges from the capacitor to the gate of the switching element. You may be comprised so that it may discharge. The charge pump unit is configured such that the first terminal of the capacitor is connected to the negative terminal of the power source while the charge remains in the capacitor during the turn-on transition period of the switching element, and the first terminal of the capacitor is the positive side of the power source. It may be configured to be connected to the terminal and stop discharging the charge from the capacitor to the gate of the switching element.

図１に、車両用のインバータ装置に搭載されるメインスイッチング素子Ｍ１（請求項に記載のスイッチング素子の一例）を駆動する駆動回路１の回路図を示す。一例では、メインスイッチング素子Ｍ１には、ｎチャネル型のＩＧＢＴ（Insulated Gate Bipolar Transistor）が用いられており、その半導体材料にはシリコン、炭化珪素又は窒化ガリウム系のワイドバンドギャップの化合物半導体が用いられている。駆動回路１は、メインスイッチング素子Ｍ１の絶縁ゲートに対して駆動電圧Ｖgprを出力し、メインスイッチング素子Ｍ１の絶縁ゲートから電荷を充電又は絶縁ゲートから電荷を放電させることで、ゲート電圧Ｖgを上昇又は降下させ、メインスイッチング素子Ｍ１を流れるドレイン電流を制御する。 FIG. 1 shows a circuit diagram of a drive circuit 1 for driving a main switching element M1 (an example of a switching element described in claims) mounted on an inverter device for a vehicle. In one example, an n-channel IGBT (Insulated Gate Bipolar Transistor) is used for the main switching element M1, and a silicon, silicon carbide, or gallium nitride based wide band gap compound semiconductor is used as the semiconductor material. ing. The drive circuit 1 outputs the drive voltage Vgpr to the insulated gate of the main switching element M1 and increases the gate voltage Vg by charging the charge from the insulated gate of the main switching element M1 or discharging the charge from the insulated gate. The drain current flowing through the main switching element M1 is controlled.

駆動回路１は、正側端子ＩＮＰ、負側端子ＩＮＮ、制御部２、及びチャージポンプ部３を備えている。正側端子ＩＮＰは、直流電源Ｖccの正極に接続して用いられる。負側端子ＩＮＮは、直流電源Ｖeeの負極に接続して用いられる。この例では、直流電源Ｖeeを利用して負側端子ＩＮＮには負電圧が印加されているが、この例に代えて、負側端子ＩＮＮが接地電圧に固定されていてもよい。制御部２は、メインスイッチング素子Ｍ１の絶縁ゲートに印加される駆動電圧Ｖgprをオン駆動電圧とオフ駆動電圧のいずれかに切換えるように構成されている。この例では、オン駆動電圧が正電圧Ｖccであり、オフ駆動電圧が負電圧Ｖeeである。チャージポンプ部３は、メインスイッチング素子Ｍ１がターンオフする遷移期間の初期段階において、メインスイッチング素子Ｍ１の絶縁ゲートに印加される駆動電圧Ｖgprを負電圧Ｖeeよりも低い電圧となるように調整する。 The drive circuit 1 includes a positive side terminal INP, a negative side terminal INN, a control unit 2, and a charge pump unit 3. The positive side terminal INP is used by being connected to the positive electrode of the DC power source Vcc. The negative terminal INN is used by being connected to the negative electrode of the DC power source Vee. In this example, a negative voltage is applied to the negative terminal INN using the DC power source Vee. However, instead of this example, the negative terminal INN may be fixed to the ground voltage. The control unit 2 is configured to switch the drive voltage Vgpr applied to the insulated gate of the main switching element M1 between the on drive voltage and the off drive voltage. In this example, the on drive voltage is the positive voltage Vcc, and the off drive voltage is the negative voltage Vee. The charge pump unit 3 adjusts the drive voltage Vgpr applied to the insulated gate of the main switching element M1 to be lower than the negative voltage Vee in the initial stage of the transition period in which the main switching element M1 is turned off.

制御部２は、第１スイッチＳＷ１及び第２スイッチＳＷ２を有している。第１スイッチＳＷ１及び第２スイッチＳＷ２は、正側端子ＩＮＰと負側端子ＩＮＮの間において直列に接続されている。第１スイッチＳＷ１は、ｐチャネル型のＭＯＳＦＥＴであり、ドレインが正側端子ＩＮＰに接続されており、ソースが第２スイッチＳＷ２に接続されている。第１スイッチＳＷ１のゲートには、第１制御信号Ｖsig1が入力している。第２スイッチＳＷ２は、ｎチャネル型のＭＯＳＦＥＴであり、ドレインが第１スイッチＳＷ１に接続されており、ソースが第１ダイオードＤ１のアノードに接続されている。第２スイッチＳＷ２のゲートにも、第１制御信号Ｖsig1が入力している。第１スイッチＳＷ１のソースと第２スイッチＳＷ２のドレインの接続点が、メインスイッチング素子Ｍ１の絶縁ゲートに接続されている。 The control unit 2 includes a first switch SW1 and a second switch SW2. The first switch SW1 and the second switch SW2 are connected in series between the positive terminal INP and the negative terminal INN. The first switch SW1 is a p-channel type MOSFET, the drain is connected to the positive terminal INP, and the source is connected to the second switch SW2. The first control signal Vsig1 is input to the gate of the first switch SW1. The second switch SW2 is an n-channel MOSFET, the drain is connected to the first switch SW1, and the source is connected to the anode of the first diode D1. The first control signal Vsig1 is also input to the gate of the second switch SW2. A connection point between the source of the first switch SW1 and the drain of the second switch SW2 is connected to the insulated gate of the main switching element M1.

チャージポンプ部３は、第３スイッチＳＷ３、第４スイッチＳＷ４、キャパシタＣx、第１ダイオードＤ１、及び第２ダイオードＤ２を有している。第３スイッチＳＷ３及び第４スイッチＳＷ４は、正側端子ＩＮＰと負側端子ＩＮＮの間において直列に接続されている。第３スイッチＳＷ３は、ｐチャネル型のＭＯＳＦＥＴであり、ドレインが正側端子ＩＮＰに接続されており、ソースが第４スイッチＳＷ４に接続されている。第３スイッチＳＷ３のゲートには、第２制御信号Ｖsig2が入力している。第４スイッチＳＷ４は、ｎチャネル型のＭＯＳＦＥＴであり、ドレインが第３スイッチＳＷ３に接続されており、ソースが負側端子ＩＮＮに接続されている。第４スイッチＳＷ４のゲートには、第２制御信号Ｖsig2が入力している。第３スイッチＳＷ３のソースと第４スイッチＳＷ４のドレインの接続点が、キャパシタxの第１端子ＩＮ１に接続されている。また、第１ダイオードＤ１及び第２ダイオードＤ２は、正側端子ＩＮＰと負側端子ＩＮＮの間において直列に接続されている。第１ダイオードＤ１では、アノードが第２スイッチＳＷ２のソースに接続されており、カソードが第２ダイオードＤ２に接続されている。第２ダイオードＤ２では、アノードが第１ダイオードＤ１に接続されており、カソードが負側端子ＩＮＮに接続されている。第１ダイオードＤ１のカソードと第２ダイオードＤ２のアノードの接続点がキャパシタＣｘの第２端子ＩＮ２に接続されている。 The charge pump unit 3 includes a third switch SW3, a fourth switch SW4, a capacitor Cx, a first diode D1, and a second diode D2. The third switch SW3 and the fourth switch SW4 are connected in series between the positive terminal INP and the negative terminal INN. The third switch SW3 is a p-channel type MOSFET, the drain is connected to the positive terminal INP, and the source is connected to the fourth switch SW4. The second control signal Vsig2 is input to the gate of the third switch SW3. The fourth switch SW4 is an n-channel MOSFET having a drain connected to the third switch SW3 and a source connected to the negative terminal INN. The second control signal Vsig2 is input to the gate of the fourth switch SW4. A connection point between the source of the third switch SW3 and the drain of the fourth switch SW4 is connected to the first terminal IN1 of the capacitor x. The first diode D1 and the second diode D2 are connected in series between the positive terminal INP and the negative terminal INN. In the first diode D1, the anode is connected to the source of the second switch SW2, and the cathode is connected to the second diode D2. In the second diode D2, the anode is connected to the first diode D1, and the cathode is connected to the negative terminal INN. A connection point between the cathode of the first diode D1 and the anode of the second diode D2 is connected to the second terminal IN2 of the capacitor Cx.

駆動回路１はさらに、比較器４、保持回路５、及びタイミング制御器６を備えている。比較器４は、メインスイッチング素子Ｍ１のドレイン・ソース間電圧Ｖds及び比較電圧Ｖrefを入力し、比較信号Ｖcompを出力する。比較器４は、ドレイン・ソース間電圧Ｖdsと比較電圧Ｖrefを比較し、ドレイン・ソース間電圧Ｖdsが比較電圧Ｖrefを上回った時に、比較信号Ｖcompをハイにする。保持回路５は、比較器４から出力される比較信号Ｖcomp及びタイミング制御器６から出力される第１制御信号Ｖsig1を入力し、保持信号Ｖlatchを出力する。タイミング制御器６は、保持回路５から出力される保持信号Ｖlatch及びマイコン（図示せず）から出力されるＰＷＭ信号を入力し、第１制御信号Ｖsig1及び第２制御信号Ｖsig2を出力する。ここで、第１制御信号Ｖsig1は、ＰＷＭ信号と同期した信号であってもよいし、ＰＷＭ信号から所定時間だけ遅延した信号であってもよい。以下では、第１制御信号Ｖsig1とＰＷＭ信号が同期する場合を例示する。 The drive circuit 1 further includes a comparator 4, a holding circuit 5, and a timing controller 6. The comparator 4 receives the drain-source voltage Vds and the comparison voltage Vref of the main switching element M1, and outputs a comparison signal Vcomp. The comparator 4 compares the drain-source voltage Vds and the comparison voltage Vref, and sets the comparison signal Vcomp to high when the drain-source voltage Vds exceeds the comparison voltage Vref. The holding circuit 5 receives the comparison signal Vcomp output from the comparator 4 and the first control signal Vsig1 output from the timing controller 6, and outputs a holding signal Vlatch. The timing controller 6 receives the holding signal Vlatch output from the holding circuit 5 and the PWM signal output from the microcomputer (not shown), and outputs the first control signal Vsig1 and the second control signal Vsig2. Here, the first control signal Vsig1 may be a signal synchronized with the PWM signal, or may be a signal delayed by a predetermined time from the PWM signal. Below, the case where the 1st control signal Vsig1 and a PWM signal synchronize is illustrated.

図２に、比較器４、保持回路５、及びタイミング制御器６に組み込まれている回路の一例を具体的に示す。この回路は、第２制御信号Ｖsig2を生成するためのものである。この回路は、比較器４として動作するコンパレータ１１、保持回路５として動作するＤ型のフリップフロップ１２、及びタイミング制御器６として動作するＡＮＤ回路１３を備えている。コンパレータ１１では、反転入力端子（−）にドレイン・ソース間電圧Ｖdsが入力し、非反転入力端子（＋）に比較電圧Ｖrefが入力する。コンパレータ１１は、ドレイン・ソース間電圧Ｖdsが比較電圧Ｖrefを上回った時に、出力である比較信号Ｖcompをハイにする。フリップフロップ１２では、リセット端子（ＲＥＳＥＴ）及びクロック端子（ＣＫ）に第１制御信号Ｖsig1が入力し、Ｄ入力端子（Ｄ）にコンパレータ１１から出力される比較信号Ｖcompが入力する。フリップフロップ１２は、比較信号Ｖcompがハイになると、保持信号Ｖlatchをハイにして保持する。保持されている保持信号Ｖlatchは、次に第１制御信号Ｖsig1がローになる時にリセットされる。ＡＮＤ回路１３では、２つの入力端子に第１制御信号Ｖsig1とフリップフロップ１２から出力される保持信号Ｖlatchが反転した信号が入力する。ＡＮＤ回路１３の出力である第２制御信号Ｖsig2は、第１制御信号Ｖsig1と保持信号Ｖlatchの負論理の論理和で作成される。 FIG. 2 specifically shows an example of a circuit incorporated in the comparator 4, the holding circuit 5, and the timing controller 6. This circuit is for generating the second control signal Vsig2. This circuit includes a comparator 11 that operates as a comparator 4, a D-type flip-flop 12 that operates as a holding circuit 5, and an AND circuit 13 that operates as a timing controller 6. In the comparator 11, the drain-source voltage Vds is input to the inverting input terminal (−), and the comparison voltage Vref is input to the non-inverting input terminal (+). When the drain-source voltage Vds exceeds the comparison voltage Vref, the comparator 11 sets the output comparison signal Vcomp to high. In the flip-flop 12, the first control signal Vsig1 is input to the reset terminal (RESET) and the clock terminal (CK), and the comparison signal Vcomp output from the comparator 11 is input to the D input terminal (D). When the comparison signal Vcomp becomes high, the flip-flop 12 keeps the holding signal Vlatch high. The held holding signal Vlatch is reset when the first control signal Vsig1 next goes low. In the AND circuit 13, the first control signal Vsig1 and a signal obtained by inverting the holding signal Vlatch output from the flip-flop 12 are input to two input terminals. The second control signal Vsig2 that is the output of the AND circuit 13 is created by a negative logical OR of the first control signal Vsig1 and the holding signal Vlatch.

駆動回路１の動作は、各スイッチＳＷ１，ＳＷ２，ＳＷ３，ＳＷ４の開閉状態に基づいて、３つのモードに分けられる。以下、図３のタイミングチャートを参照し、図４〜図６に示される各モードの動作を説明する。 The operation of the drive circuit 1 is divided into three modes based on the open / closed states of the switches SW1, SW2, SW3, SW4. Hereinafter, the operation of each mode shown in FIGS. 4 to 6 will be described with reference to the timing chart of FIG.

（第１モード）
図３及び図４に示されるように、第１制御信号Ｖsig1がローである第１モードは、メインスイッチング素子Ｍ１が定常的にオンしている状態である。このとき、第１スイッチＳＷ１及び第３スイッチＳＷ３が閉じており、第２スイッチＳＷ２及び第４スイッチＳＷ４が開いている。このため、メインスイッチング素子Ｍ１のゲート電圧Ｖgは、正のオン駆動電圧Ｖccである。また、キャパシタＣxでは、第１端子ＩＮ１が第３スイッチＳＷ３を介して正側端子ＩＮＰに接続され、第２端子ＩＮ２が第２ダイオードＤ２を介して負側端子ＩＮＮに接続される。このため、キャパシタＣxでは、第１端子ＩＮ１が第２端子ＩＮ２よりも高電位となるように、両端電圧Ｖcxが充電されている。 (First mode)
As shown in FIGS. 3 and 4, the first mode in which the first control signal Vsig1 is low is a state in which the main switching element M1 is steadily turned on. At this time, the first switch SW1 and the third switch SW3 are closed, and the second switch SW2 and the fourth switch SW4 are open. For this reason, the gate voltage Vg of the main switching element M1 is the positive on-drive voltage Vcc. In the capacitor Cx, the first terminal IN1 is connected to the positive terminal INP via the third switch SW3, and the second terminal IN2 is connected to the negative terminal INN via the second diode D2. For this reason, the capacitor Cx is charged with the both-ends voltage Vcx so that the first terminal IN1 has a higher potential than the second terminal IN2.

（第２モード）
次に、図３に示されるように、第１制御信号Ｖsig1がローからハイに変わると（前記したように、第１制御信号Ｖsig1は、ＰＷＭ信号に同期して変わる）、第１スイッチＳＷ１が開き、第２スイッチＳＷ２が閉じ、メインスイッチング素子Ｍ１がターンオフに移行する。メインスイッチング素子Ｍ１がターンオフに移行した直後では、ドレイン・ソース間電圧Ｖdsが比較電圧Ｖrefよりも低い。このため、図２に示されるように、保持信号Ｖlatchがローのままなので、第１制御信号Ｖsig1がローからハイに変わるのに同期して、第２制御信号Ｖsig2もローからハイに切換わる。これにより、第３スイッチＳＷ３が開き、第４スイッチＳＷ４が閉じる。 (Second mode)
Next, as shown in FIG. 3, when the first control signal Vsig1 changes from low to high (as described above, the first control signal Vsig1 changes in synchronization with the PWM signal), the first switch SW1 is turned on. Open, the second switch SW2 is closed, and the main switching element M1 is turned off. Immediately after the main switching element M1 is turned off, the drain-source voltage Vds is lower than the comparison voltage Vref. For this reason, as shown in FIG. 2, since the holding signal Vlatch remains low, the second control signal Vsig2 is also switched from low to high in synchronization with the change of the first control signal Vsig1 from low to high. As a result, the third switch SW3 is opened and the fourth switch SW4 is closed.

図５に示されるように、メインスイッチング素子Ｍ１がターンオフに移行した直後では、キャパシタＣxの第１端子ＩＮ１が第４スイッチＳＷ４を介して負側端子ＩＮＮに接続され、キャパシタＣxの第２端子ＩＮ２が第２スイッチＳＷ２及び第１ダイオードＤ１を介してメインスイッチング素子Ｍ１の絶縁ゲートに接続される。このため、メインスイッチング素子Ｍ１の絶縁ゲートから第２スイッチＳＷ２、第１ダイオードＤ１、キャパシタＣx、及び第４スイッチＳＷ４を介した放電経路が形成される。これにより、メインスイッチング素子Ｍ１のゲート抵抗Ｒgに印加される駆動電圧Ｖgprには、オフ駆動電圧ＶeeにキャパシタＣxの両端電圧Ｖcxが重畳された負電圧が瞬間的に印加され、メインスイッチング素子Ｍ１の入力容量に蓄積された電荷がキャパシタＣxに向けて急速に放電される（タイミングｔ１）。次に、メインスイッチング素子Ｍ１のゲート電圧Ｖgが閾値電圧Ｖthを下回ると（タイミングｔ２）、ドレイン電流が降下し、ドレイン・ソース間電圧Ｖdsが上昇する。同時に、キャパシタＣxの電荷は、キャパシタＣxの容量に依存して徐々に減少するので、駆動電圧Ｖgprも徐々に上昇する。 As shown in FIG. 5, immediately after the main switching element M1 is turned off, the first terminal IN1 of the capacitor Cx is connected to the negative terminal INN via the fourth switch SW4, and the second terminal IN2 of the capacitor Cx. Is connected to the insulated gate of the main switching element M1 through the second switch SW2 and the first diode D1. For this reason, a discharge path is formed from the insulated gate of the main switching element M1 through the second switch SW2, the first diode D1, the capacitor Cx, and the fourth switch SW4. As a result, a negative voltage obtained by superimposing the voltage Vcx across the capacitor Cx on the off drive voltage Vee is instantaneously applied to the drive voltage Vgpr applied to the gate resistance Rg of the main switching element M1, and the main switching element M1 The electric charge accumulated in the input capacitance is rapidly discharged toward the capacitor Cx (timing t1). Next, when the gate voltage Vg of the main switching element M1 falls below the threshold voltage Vth (timing t2), the drain current drops and the drain-source voltage Vds rises. At the same time, since the charge of the capacitor Cx gradually decreases depending on the capacitance of the capacitor Cx, the drive voltage Vgpr also gradually increases.

（第３モード）
次に、図２及び図３に示されるように、ドレイン・ソース間電圧Ｖdsが比較電圧Ｖrefを上回ると（タイミングｔ３）、コンパレータ１１から出力される比較信号Ｖcompがハイになる。フリップフロップ１２では、比較信号Ｖcompがハイになると、保持信号Ｖlatchをハイにして保持する。保持信号Ｖlatchがハイに変わると、ＡＮＤ回路１３の出力である第２制御信号Ｖsig2がハイからローに変わり、第３スイッチＳＷ３が閉じ、第４スイッチＳＷ４が開く。これにより、図６に示されるように、キャパシタＣxの第１端子ＩＮ１が第３スイッチＳＷ３を介して正側端子ＩＮＰに接続され、キャパシタＣxの第２端子ＩＮ２が第２ダイオードＤ２を介して負側端子ＩＮＮに接続される。このため、キャパシタＣxを介したメインスイッチング素子Ｍ１のゲートからの放電経路が遮断され、キャパシタＣxでは充電が開始される。この結果、図３に示されるように、駆動電圧ＶgprからキャパシタＣxの両端電圧Ｖcxが除かれ、駆動電圧Ｖgprが急激に上昇する（タイミングｔ４）。駆動電圧Ｖgprが急激に上昇することにより、メインスイッチング素子Ｍ１のゲート電圧Ｖgの下降速度が低速化する。 (Third mode)
Next, as shown in FIGS. 2 and 3, when the drain-source voltage Vds exceeds the comparison voltage Vref (timing t3), the comparison signal Vcomp output from the comparator 11 becomes high. In the flip-flop 12, when the comparison signal Vcomp becomes high, the holding signal Vlatch is set high and held. When the holding signal Vlatch changes to high, the second control signal Vsig2 that is the output of the AND circuit 13 changes from high to low, the third switch SW3 is closed, and the fourth switch SW4 is opened. Accordingly, as shown in FIG. 6, the first terminal IN1 of the capacitor Cx is connected to the positive terminal INP via the third switch SW3, and the second terminal IN2 of the capacitor Cx is negatively connected via the second diode D2. Connected to side terminal INN. For this reason, the discharge path from the gate of the main switching element M1 through the capacitor Cx is cut off, and charging is started in the capacitor Cx. As a result, as shown in FIG. 3, the voltage Vcx across the capacitor Cx is removed from the drive voltage Vgpr, and the drive voltage Vgpr rises rapidly (timing t4). As the drive voltage Vgpr rapidly increases, the rate of decrease of the gate voltage Vg of the main switching element M1 decreases.

以下、駆動回路１の特徴及び変形例を説明する。
（１）駆動回路１は、ターンオフの遷移期間の初期段階において、オフ駆動電圧ＶeeにキャパシタＣxの両端電圧Ｖcxが重畳された駆動電圧Ｖgprを出力しており、ゲート電圧Ｖgの下降速度を相対的に高速化している。これにより、メインスイッチング素子Ｍ１のターンオフ速度が高速化され、スイッチング損失が抑えられている。一方、駆動回路１は、ターンオフの遷移期間の後半段階において、キャパシタＣxの両端電圧Ｖcxを除いたオフ駆動電圧Ｖeeのみの駆動電圧Ｖgprを出力し、ゲート電圧Ｖgの下降速度を相対的に低速化している。一般的に、ターンオフの遷移期間の後半段階におけるゲート電圧Ｖgの下降速度は、メインスイッチング素子Ｍ１のドレイン・ソース間電圧Ｖdsのサージ電圧に強く影響する。駆動回路１を用いると、ターンオフの遷移期間の後半段階におけるゲート電圧Ｖgの下降速度が低速化されているので、メインスイッチング素子Ｍ１がターンオフするときのドレイン・ソース間電圧Ｖdsのサージ電圧が抑えられる。 Hereinafter, features and modifications of the drive circuit 1 will be described.
(1) In the initial stage of the turn-off transition period, the drive circuit 1 outputs the drive voltage Vgpr in which the voltage Vcx across the capacitor Cx is superimposed on the off drive voltage Vee, and the rate of decrease of the gate voltage Vg is relatively Is faster. Thereby, the turn-off speed of the main switching element M1 is increased, and the switching loss is suppressed. On the other hand, in the second half of the turn-off transition period, the drive circuit 1 outputs the drive voltage Vgpr of only the off drive voltage Vee excluding the voltage Vcx across the capacitor Cx, and relatively slows down the gate voltage Vg. ing. In general, the falling speed of the gate voltage Vg in the latter half of the turn-off transition period strongly affects the surge voltage of the drain-source voltage Vds of the main switching element M1. When the drive circuit 1 is used, the rate of decrease of the gate voltage Vg in the second half of the turn-off transition period is reduced, so that the surge voltage of the drain-source voltage Vds when the main switching element M1 is turned off can be suppressed. .

（２）背景技術で説明したように、キャパシタを有するチャージポンプ部を備えた駆動回路では、スイッチング損失とサージ電圧の間にトレードオフの関係が存在しており、このトレードオフ関係がキャパシタの容量に依存していた。これに対し、本実施例の駆動回路１では、ターンオフの遷移期間の後半段階において放電経路からキャパシタＣxを除くことができるので、サージ電圧の影響を無視して、容量の大きいキャパシタＣxを用いることができる。このため、本実施例の駆動回路１では、スイッチング損失とサージ電圧の間のトレードオフの関係を大幅に改善することができる。 (2) As described in the background art, in a drive circuit including a charge pump unit having a capacitor, there is a trade-off relationship between switching loss and surge voltage, and this trade-off relationship is the capacitance of the capacitor. Depended on. On the other hand, in the drive circuit 1 of this embodiment, the capacitor Cx can be removed from the discharge path in the latter half of the turn-off transition period, so that the capacitor Cx having a large capacity is used ignoring the influence of the surge voltage. Can do. For this reason, in the drive circuit 1 of the present embodiment, the trade-off relationship between the switching loss and the surge voltage can be greatly improved.

（３）図３に示されるように、本実施例の駆動回路１では、第３モードにおいて、ドレイン・ソース間電圧Ｖdsがリンギングによって比較電圧Ｖrefを瞬間的に下回ったとしても（タイミングｔ５〜ｔ６）、フリップフロップ１２が保持信号Ｖlatchを保持しているので、第２制御信号Ｖsig2がリンギングの影響を受けることがない。 (3) As shown in FIG. 3, in the drive circuit 1 of this embodiment, even if the drain-source voltage Vds instantaneously falls below the comparison voltage Vref due to ringing in the third mode (timing t5 to t6). ) Since the flip-flop 12 holds the holding signal Vlatch, the second control signal Vsig2 is not affected by ringing.

（４）上記実施例では、チャージポンプ部３のキャパシタＣxに充電される電圧が、チャージポンプ部３に接続される直流電源Ｖccに依存する。この例に代えて、チャージポンプ部３には他の直流電源を接続してもよい。あるいは、図７に示されるように、チャージポンプ部３が、可変電源用の正側端子ＩＮＰ１を介して可変電源Ｖbに接続されていてもよい。この例によると、チャージポンプ部３のキャパシタＣxに充電される電圧を適宜に調整することが可能である。通常、メインスイッチング素子Ｍ１の特性は均一ではなく、様々なバラツキが存在している。例えば、メインスイッチング素子Ｍ１には、絶縁ゲートの入力容量のバラツキ、温度特性上のバラツキが存在する。また、チャージポンプ部３の特性も均一ではなく、様々なバラツキが存在している。例えば、チャージポンプ部３には、キャパシタＣxの容量のバラツキ、温度特性上のバラツキが存在する。チャージポンプ部３が可変電源Ｖbに接続されていると、これらのバラツキに基づいて適宜に調整された駆動電圧Ｖgprを生成することができるので、これらのバラツキを補償することができる。 (4) In the above embodiment, the voltage charged in the capacitor Cx of the charge pump unit 3 depends on the DC power source Vcc connected to the charge pump unit 3. Instead of this example, another DC power supply may be connected to the charge pump unit 3. Alternatively, as shown in FIG. 7, the charge pump unit 3 may be connected to the variable power source Vb via the variable power source positive side terminal INP1. According to this example, the voltage charged in the capacitor Cx of the charge pump unit 3 can be appropriately adjusted. Normally, the characteristics of the main switching element M1 are not uniform, and there are various variations. For example, the main switching element M1 has variations in the input capacitance of the insulated gate and variations in temperature characteristics. In addition, the characteristics of the charge pump unit 3 are not uniform, and there are various variations. For example, the charge pump unit 3 has variations in capacitance of the capacitor Cx and variations in temperature characteristics. If the charge pump unit 3 is connected to the variable power source Vb, the drive voltage Vgpr adjusted appropriately based on these variations can be generated, and therefore these variations can be compensated.

図８に、ターンオン用のチャージポンプ部３を備えた駆動回路１０を示す。なお、第１実施例の駆動回路１と共通又は均等な構成要素に関しては共通の符号を付し、その説明を省略する。 FIG. 8 shows a drive circuit 10 having a turn-on charge pump unit 3. In addition, the same code | symbol is attached | subjected about the same or equivalent component as the drive circuit 1 of 1st Example, and the description is abbreviate | omitted.

駆動回路１０では、チャージポンプ部３が、制御部２に対して正側端子ＩＮＰ側に配置されていることを特徴としている。また、チャージポンプ部３は、キャパシタＣxに対して並列に接続される第３ダイオードＤ３を有する。さらに、図９に示すように、第２制御信号Ｖsig2を生成する回路では、図２に示す例とは異なり、コンパレータ１１の非反転入力端子（＋）にドレイン・ソース間電圧Ｖdsが入力し、反転入力端子（−）に比較電圧Ｖrefが入力する。このため、コンパレータ１１は、ドレイン・ソース間電圧Ｖdsが比較電圧Ｖrefを下回った時に、比較信号Ｖcompをハイにする。また、第２制御信号Ｖsig2を生成する回路の最終段が、図２に示す例ではＡＮＤ回路１３であったが、この例ではＯＲ回路１１３に変更されている。 The drive circuit 10 is characterized in that the charge pump unit 3 is arranged on the positive side terminal INP side with respect to the control unit 2. In addition, the charge pump unit 3 includes a third diode D3 connected in parallel to the capacitor Cx. Further, as shown in FIG. 9, in the circuit for generating the second control signal Vsig2, unlike the example shown in FIG. 2, the drain-source voltage Vds is input to the non-inverting input terminal (+) of the comparator 11, The comparison voltage Vref is input to the inverting input terminal (−). Therefore, the comparator 11 sets the comparison signal Vcomp to high when the drain-source voltage Vds is lower than the comparison voltage Vref. Further, the final stage of the circuit for generating the second control signal Vsig2 is the AND circuit 13 in the example shown in FIG. 2, but is changed to the OR circuit 113 in this example.

駆動回路１０では、メインスイッチング素子Ｍ１が定常的にオフしているときに、第１制御信号Ｖsig1及び第２制御信号Ｖsig2がハイであり、第１スイッチＳＷ１及び第３スイッチＳＷ３が開いており、第２スイッチＳＷ２及び第４スイッチＳＷ４が閉じている。このため、メインスイッチング素子Ｍ１のゲート電圧Ｖgは、概ね基準電圧である。また、キャパシタＣxでは、第１端子ＩＮ１が第４スイッチＳＷ４を介して負側端子ＩＮＮに接続され、第２端子ＩＮ２が第１ダイオードＤ１を介して正側端子ＩＮＰに接続される。このため、キャパシタＣxでは、第２端子ＩＮ２が第１端子ＩＮ１よりも高電位となるように、両端電圧Ｖcxが充電されている。 In the drive circuit 10, when the main switching element M1 is steadily turned off, the first control signal Vsig1 and the second control signal Vsig2 are high, and the first switch SW1 and the third switch SW3 are open, The second switch SW2 and the fourth switch SW4 are closed. For this reason, the gate voltage Vg of the main switching element M1 is substantially a reference voltage. In the capacitor Cx, the first terminal IN1 is connected to the negative terminal INN via the fourth switch SW4, and the second terminal IN2 is connected to the positive terminal INP via the first diode D1. For this reason, the capacitor Cx is charged with the both-ends voltage Vcx so that the second terminal IN2 has a higher potential than the first terminal IN1.

次に、ＰＷＭ信号に基づいて第１制御信号Ｖsig1がハイからローに変わると、第１スイッチＳＷ１が閉じ、第２スイッチＳＷ２が開き、メインスイッチング素子Ｍ１がターンオンに移行する。メインスイッチング素子Ｍ１がターンオンに移行した直後では、ドレイン・ソース間電圧Ｖｄｓが比較電圧Ｖrefよりも高い。このため、保持信号Ｖlatchがローのままなので、第１制御信号Ｖsig1がハイからローに変わるのに同期して、第２制御信号Ｖsig2もハイからローに切換わる。これにより、第３スイッチＳＷ３が閉じ、第４スイッチＳＷ４が開く。 Next, when the first control signal Vsig1 changes from high to low based on the PWM signal, the first switch SW1 is closed, the second switch SW2 is opened, and the main switching element M1 is turned on. Immediately after the main switching element M1 is turned on, the drain-source voltage Vds is higher than the comparison voltage Vref. For this reason, since the hold signal Vlatch remains low, the second control signal Vsig2 is also switched from high to low in synchronization with the change of the first control signal Vsig1 from high to low. As a result, the third switch SW3 is closed and the fourth switch SW4 is opened.

メインスイッチング素子Ｍ１がターンオンに移行した直後では、キャパシタＣxの第１端子ＩＮ１が第３スイッチＳＷ３を介して正側端子ＩＮＰに接続され、キャパシタＣxの第２端子ＩＮ２が第２ダイオードＤ２及び第１スイッチＳＷ１を介してメインスイッチング素子Ｍ１の絶縁ゲートに接続される。このため、直流電源Ｖsから第３スイッチＳＷ３、キャパシタＣx、第２ダイオードＤ２、及び第１スイッチＳＷ１を介した充電経路が形成される。これにより、メインスイッチング素子Ｍ１のゲート抵抗Ｒgに印加される駆動電圧Ｖgprには、オン駆動電圧ＶsにキャパシタＣxの両端電圧Ｖcxが重畳された正電圧が瞬間的に印加され、メインスイッチング素子Ｍ１のゲートが急速に充電される。次に、メインスイッチング素子Ｍ１のゲート電圧Ｖgが閾値電圧Ｖthを上回ると、ドレイン電流が増加し、ドレイン・ソース間電圧Ｖdsが下降する。同時に、キャパシタＣxの電荷は、キャパシタＣxの容量に依存して徐々に減少するので、駆動電圧Ｖgprも徐々に下降する。 Immediately after the main switching element M1 is turned on, the first terminal IN1 of the capacitor Cx is connected to the positive terminal INP via the third switch SW3, and the second terminal IN2 of the capacitor Cx is connected to the second diode D2 and the first diode D2. The switch SW1 is connected to the insulated gate of the main switching element M1. For this reason, a charging path is formed from the DC power source Vs through the third switch SW3, the capacitor Cx, the second diode D2, and the first switch SW1. As a result, a positive voltage in which the voltage Vcx across the capacitor Cx is superimposed on the on-drive voltage Vs is instantaneously applied to the drive voltage Vgpr applied to the gate resistance Rg of the main switching element M1, and the main switching element M1 The gate is charged quickly. Next, when the gate voltage Vg of the main switching element M1 exceeds the threshold voltage Vth, the drain current increases and the drain-source voltage Vds decreases. At the same time, since the charge of the capacitor Cx gradually decreases depending on the capacitance of the capacitor Cx, the drive voltage Vgpr also gradually decreases.

次に、ドレイン・ソース間電圧Ｖdsが比較電圧Ｖrefを下回ると、コンパレータ１１から出力される比較信号Ｖcompがハイになる。フリップフロップ１２では、比較信号Ｖcompがハイになると、保持信号Ｖlatchをハイにして保持する。保持信号Ｖlatchがハイに変わると、ＯＲ回路１３の出力である第２制御信号Ｖsig2がローからハイに変わり、第３スイッチＳＷ３が開き、第４スイッチＳＷ４が閉じる。これにより、キャパシタＣxの第１端子ＩＮ１が第４スイッチＳＷ４を介して負側端子ＩＮＮに接続され、キャパシタＣxの第２端子ＩＮ２が第１ダイオードＤ１を介して正側端子ＩＮＰに接続される。このため、キャパシタＣxを介したメインスイッチング素子Ｍ１のゲートへの充電経路が遮断され、キャパシタＣxでは充電が開始される。この結果、駆動電圧ＶgprからキャパシタＣxの両端電圧Ｖcxが除かれ、駆動電圧Ｖgprが急激に低下する。駆動電圧Ｖgprが急激に低下することにより、メインスイッチング素子Ｍ１のゲート電圧Ｖgの上昇速度が低速化する。 Next, when the drain-source voltage Vds falls below the comparison voltage Vref, the comparison signal Vcomp output from the comparator 11 becomes high. In the flip-flop 12, when the comparison signal Vcomp becomes high, the holding signal Vlatch is set high and held. When the holding signal Vlatch changes to high, the second control signal Vsig2 that is the output of the OR circuit 13 changes from low to high, the third switch SW3 is opened, and the fourth switch SW4 is closed. As a result, the first terminal IN1 of the capacitor Cx is connected to the negative terminal INN via the fourth switch SW4, and the second terminal IN2 of the capacitor Cx is connected to the positive terminal INP via the first diode D1. For this reason, the charging path to the gate of the main switching element M1 via the capacitor Cx is cut off, and charging is started in the capacitor Cx. As a result, the voltage Vcx across the capacitor Cx is removed from the drive voltage Vgpr, and the drive voltage Vgpr rapidly decreases. As the drive voltage Vgpr rapidly decreases, the rising speed of the gate voltage Vg of the main switching element M1 is reduced.

駆動回路１０は、ターンオンの遷移期間の初期段階において、オン駆動電圧ＶsにキャパシタＣxの両端電圧Ｖcxが重畳された駆動電圧Ｖgprを出力し、ゲート電圧Ｖgの上昇速度を相対的に高速化している。これにより、メインスイッチング素子Ｍ１のターンオン速度が高速化され、スイッチング損失が抑えられている。一方、駆動回路１０は、ターンオンの遷移期間の後半段階において、キャパシタＣxの両端電圧Ｖcxが除かれたオン駆動電圧Ｖsのみの駆動電圧Ｖgprを出力し、ゲート電圧Ｖgの上昇速度を相対的に低速化している。図８に示されるように、通常、この種の回路では、メインスイッチング素子Ｍ１がターンオンする場合に備えて、メインスイッチング素子Ｍ１に接続される誘導負荷Ｌに対して還流電流を流すためのダイオードＤ４が設けられている。一般的に、ターンオンの遷移期間の後半段階におけるメインスイッチング素子Ｍ１のゲート電圧Ｖgの上昇速度が大きいと、ダイオードＤ４を流れるリカバリ電流の変化率が大きくなり、このダイオードＤ４に発生するリカバリに伴う電圧サージが増大する。駆動回路１０を用いると、ターンオンの遷移期間の後半段階におけるゲート電圧Ｖgの上昇速度が低速化されているので、メインスイッチング素子Ｍ１がターンオンするときのダイオードＤ４のリカバリに伴う電圧サージが抑えられる。 In the initial stage of the turn-on transition period, the drive circuit 10 outputs the drive voltage Vgpr in which the voltage Vcx across the capacitor Cx is superimposed on the on-drive voltage Vs, thereby relatively increasing the rising speed of the gate voltage Vg. . Thereby, the turn-on speed of the main switching element M1 is increased, and the switching loss is suppressed. On the other hand, in the latter half of the turn-on transition period, the drive circuit 10 outputs the drive voltage Vgpr of only the on drive voltage Vs from which the voltage Vcx across the capacitor Cx is removed, and the rate of increase of the gate voltage Vg is relatively low. It has become. As shown in FIG. 8, normally, in this type of circuit, a diode D4 for flowing a reflux current to the inductive load L connected to the main switching element M1 in preparation for the case where the main switching element M1 is turned on. Is provided. Generally, when the rising speed of the gate voltage Vg of the main switching element M1 in the latter half of the turn-on transition period is large, the rate of change of the recovery current flowing through the diode D4 increases, and the voltage accompanying the recovery generated in the diode D4 Surge increases. When the drive circuit 10 is used, the rising speed of the gate voltage Vg in the latter half of the turn-on transition period is reduced, so that a voltage surge accompanying recovery of the diode D4 when the main switching element M1 is turned on can be suppressed.

ターンオン用のチャージポンプ部３においても、チャージポンプ部３が直流電源Ｖsと異なる電源に接続されていてもよく、例えば、図１０に示すように、可変電源用の正側端子ＩＮＰ１を介して可変電源Ｖbに接続されていてもよい。この例によると、ターンオンの遷移期間の初期段階における駆動電圧Ｖgprを調整することが可能である。この例によると、メインスイッチング素子Ｍ１及びチャージポンプ部３に存在する様々なバラツキを補償することができる。なお、可変電源Ｖbの電圧値は、直流電源Ｖsの電圧値以下に設定される。これにより、メインスイッチング素子Ｍ１が定常的にオンしているときのゲート電圧Ｖgが概ね直流電源Ｖsとなり、ゲート絶縁膜に過大な電圧が印加されるのを防止することができる。 Also in the turn-on charge pump unit 3, the charge pump unit 3 may be connected to a power source different from the DC power source Vs. For example, as shown in FIG. 10, the charge pump unit 3 is variable via a positive-side terminal INP1 for variable power source. It may be connected to the power supply Vb. According to this example, it is possible to adjust the drive voltage Vgpr in the initial stage of the turn-on transition period. According to this example, various variations existing in the main switching element M1 and the charge pump unit 3 can be compensated. Note that the voltage value of the variable power supply Vb is set to be equal to or less than the voltage value of the DC power supply Vs. Thereby, the gate voltage Vg when the main switching element M1 is steadily turned on becomes substantially the DC power supply Vs, and it is possible to prevent an excessive voltage from being applied to the gate insulating film.

以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。 Specific examples of the present invention have been described in detail above, but these are merely examples and do not limit the scope of the claims. The technology described in the claims includes various modifications and changes of the specific examples illustrated above. The technical elements described in this specification or the drawings exhibit technical usefulness alone or in various combinations, and are not limited to the combinations described in the claims at the time of filing. In addition, the technology exemplified in this specification or the drawings can achieve a plurality of objects at the same time, and has technical usefulness by achieving one of the objects.

１，１０：駆動回路
２：制御部
３：チャージポンプ部
４：比較器
５：保持回路
６：タイミング制御器
Ｍ１：メインスイッチング素子
ＳＷ１：第１スイッチ素子
ＳＷ２：第２スイッチ素子
ＳＷ３：第３スイッチ素子
ＳＷ４：第４スイッチ素子 DESCRIPTION OF SYMBOLS 1,10: Drive circuit 2: Control part 3: Charge pump part 4: Comparator 5: Holding circuit 6: Timing controller M1: Main switching element SW1: First switch element SW2: Second switch element SW3: Third switch Element SW4: Fourth switch element

Claims

A driving circuit for driving a switching element in which a current flowing between a pair of terminals is controlled according to a voltage applied to a gate ;
A control unit for switching on and off of the switching element;
A charge pump unit having a capacitor, and
The control unit includes a first switch and a second switch. The control unit turns on the switching element by closing the first switch and opening the second switch, and opens the first switch and the second switch. It is configured to turn off the switching element by closing the switch,
The charge pump unit includes a third switch and a fourth switch. The capacitor is charged by closing the third switch and opening the fourth switch, and opening the third switch and opening the fourth switch. It is configured to discharge charges from the gate of the switching element through the capacitor by closing a switch,
The drive circuit in which the charge pump unit executes at least the following (1) to (3).
(1) The capacitor is charged by closing the third switch and opening the fourth switch before the switching element is turned off by opening the first switch and closing the second switch. .
(2) When the first switch is opened and the second switch is closed to turn off the switching element, the third switch is opened and the fourth switch is closed, so that the capacitor is connected to the gate of the switching element. And the charge is discharged from the gate of the switching element through the capacitor.
(3) The fourth switch is closed by closing the third switch in a state where electric charge remains in the capacitor during a turn-off transition period of the switching element in which the first switch is opened and the second switch is closed. , The discharge of the charge from the gate of the switching element via the capacitor is stopped while continuing the discharge of the charge from the gate of the switching element.

During the turn-off transition period, when the pair of terminal voltage of the switching element reaches a predetermined voltage, via the capacitor according to claim 1 for stopping the discharging of the charges from the gate of the switching element Driving circuit.

A driving circuit for driving a switching element in which a current flowing between a pair of terminals is controlled according to a voltage applied to a gate ;
A control unit for switching on and off of the switching element;
A charge pump unit having a capacitor, and
The control unit includes a first switch and a second switch. The control unit turns on the switching element by closing the first switch and opening the second switch, and opens the first switch and the second switch. It is configured to turn off the switching element by closing the switch,
The charge pump unit includes a third switch and a fourth switch. The capacitor is charged by opening the third switch and closing the fourth switch, and closing the third switch and the fourth switch. It is configured to discharge charges from the capacitor to the gate of the switching element by opening a switch,
The drive circuit in which the charge pump unit executes at least the following (1) to (3).
(1) The capacitor is charged by opening the third switch and closing the fourth switch before the switching element is turned on by closing the first switch and opening the second switch. .
(2) When the switching element is turned on when the first switch is closed and the second switch is opened , the third switch is closed and the fourth switch is opened, so that the gate of the switching element is switched from the capacitor. To discharge the charge.
(3) By opening the third switch and closing the fourth switch during the turn-on transition period of the switching element in which the first switch is closed and the second switch is opened , Discharging the charge from the capacitor to the gate of the switching element is stopped while continuing to charge.