JP5823033B2 - フレキシブル回路アセンブリおよびその方法 - Google Patents

Description

以下の本出願は、２０１１年６月１５日出願の米国仮出願第６１／４９７，４７２号に関連し、かつ、同号に基づき、優先権を主張する。以下の本出願は、米国特許出願第１３／５０６，１１０号に関連する。

本発明は、一般にフレキシブル回路およびリジッド・フレキシブル回路に関し、より詳細には、フレキシブル回路およびリジッド・フレキシブル回路へのデバイスの組込みに関する。

フレキシブル回路およびリジッド・フレキシブル回路では、スペース効率および重量が重視され、自動車、コンピュータおよび周辺機器、小型消費財デバイス、医療用電子機器、通信機器、軍事用機器、航空用機器を含む用途において広範囲に使用される。

フレキシブル回路は、金属相互接続線の経路設定において省スペース化するように、非導電性フレキシブル層間に金属線をサンドウィッチ状に挟んで実装する。しかし、このサンドウィッチ構造において付加される金属層と非導電性基板が増加するにつれて、フレキシブル回路の柔軟性はより低下する。電気デバイスまたは電子デバイスを付加するには、フレックスサンドイッチの表面上へ構成機器を実装する必要がある。表面実装構成機器、すなわち表面実装デバイス（ＳＭＤ）は、フレキシブル回路をよりいっそう硬質にし、その柔軟性をより低下させる。

電子システムはしばしば２枚または３枚の回路基板上に分離される。硬質のプリント回路基板（ＰＣＢ）は、電子デバイスを実装し支持するために使用され、それぞれのＳＭＤを相互接続する多数の銅層を含む。分離型フレキシブル相互接続を使用して、硬質のＰＣＢ間を相互接続する。フレキシブル回路は、典型的には２層以上の金属層で構築されている。そのため、システムは、相互接続フレキシブル回路領域ではいくらかフレキシブルであるが、構成機器の実装箇所では硬質である。このように、多数の構成機器を有するシステムは、寸法および重量パラメータが最適化されていない。

さらに、ＰＣＢと組み合わせたフレキシブル回路製造プロセスは複雑である。リジッド・フレックス技術は、フレキシブル回路領域を厚肉化し剛直化する方法を採用して、例えば、表面実装デバイスおよびスルーホールコネクタなどの壊れやすい構成機器を収容するための機械的に硬質な領域を設ける。

同様に、ＳＭＤを含めるためのプロセスは複雑でコスト効率がより低い。例えば、半導体回路などのデバイスをオーバーモールドするには、追加の組立およびパッケージングの製造工程が必要となる。同様に、構成デバイス、例えば、発光ダイオード（ＬＥＤ）は、ウェーハからダイに切断され、パッケージデバイスに組立てられる。その後、パッケージデバイスをＰＣＢに実装してアセンブリを完成させる。

さらに、上記ＰＣＢ基板は熱伝導が低いので、例えば、ＬＥＤ、電源回路、マイクロプロセッサなどの実装デバイスの発する熱が過度な場合、嵩高い伝熱ヒートシンクを取付けた、より高価な伝熱性基板が必要となる。ヒートシンクは、金属コア基板若しくはＰＣＢの下側部、またはパッケージＳＭＤの頂部上に取り付けられ、実装デバイスからの熱を放熱する。ヒートシンクは典型的には金属銅製または金属アルミニウム製である。基板またはパッケージへヒートシンクを取り付けると、アセンブリが嵩高く、重く、硬直になる。

したがって、多数のデバイスを、高いコスト効率、軽量および省スペースで実装でき、デバイスから生じた熱を効率的に放熱し、高効率自動ロールツーロール製造コンセプトを組込んだウルトラフレキシブルなフレックス製造技術が求められる。
このように、本発明の目的は、対応する相互接続に沿って、高度にフレキシブルな特性を示す電子デバイスおよび電気デバイスを備えるアセンブリの製造方法を提供することである。

本発明の他の目的は、フレキシブルアセンブリ内にコスト効率の高い方法で、能動および受動の、電子および電気の、デバイスおよび構成機器を組込むことである。

本発明のさらなる他の目的は、フレキシブルアセンブリを完成するために必要な工程数および原材料の量を最小化することである。

本発明のさらなる他の目的は、熱放散特性を高めた電子デバイスおよび電気デバイス用フレキシブルアセンブリを製造することである。

本発明のさらなる他の目的は、低減したストレス特性を示す電子デバイスおよび電気デバイス用フレキシブルアセンブリを製造することである。

本発明のさらなる他の目的は、軽量性を示す電子デバイスおよび電気デバイス用の高度にフレキシブルなアセンブリを製造することである。

本発明のさらなる他の目的は、自動化技術に完全に適合性がある電子デバイスおよび電気デバイス用の高度にフレキシブルなアセンブリを製造することである。

本発明のさらなる目的は、フレキシブルアセンブリの面に平行な磁場を示す積層コアを有するインダクタ構造部を提供することである。

本発明のさらなる目的は、低減したストレス特性を示す積層コアを有するインダクタを提供することである。

本発明のさらなる目的は、３次元特性を有するインダクタおよび他の電子デバイスおよび電気デバイスを提供することである。

本発明のさらなる目的は、フレキシブル回路アセンブリ内でフレキシブル回路アセンブリの組立て前に電子デバイスおよび電気デバイスをパッケージする必要を省いた製造方法を提供することである。

本発明のさらなる目的は、狭いエアギャップを有する、機械的に安定で薄い積層磁気コアを提供することである。

本発明のさらなる目的は、すべての必要な構成機器が同じフレキシブル回路アセンブリ内にすべて組込まれた、完全に集積され、機能するＬＥＤ照明システムを提供することである。

本発明のさらなる目的は、交流電流（ＡＣ）電源から直接給電される完全に集積され、機能するＬＥＤ照明システムを提供することである。

電子回路用途では、製品の寸法、重量およびコストを最小にする技術が絶えず要望される。構成機器の配置および実装において柔軟性を要求しつつ、フォームファクタは絶えず縮小する。同様に、形状および寸法が制約されるにつれ、電子デバイスおよび電気デバイスの発する熱もより微小な領域に限られ、その限られた領域からの効果的な熱の放散がさらに負担となる。

本発明は、省スペース化の要望と熱伝達の増進とともに効果的なストレス低減に対応する、コスト効率の高いウルトラフレキシブル回路アセンブリの製造方法を記載する。

現在の技術は、望ましい結果に到達しようと、フレックス技術およびリジッド・フレックス技術を組み合わせて使用するが、トレードオフがあって、望ましい目標に達することができない。

本発明の製法は、フレキシブル回路アセンブリ内の非導電性中間層、導電層および他の非導電層から素材を除去して、アセンブリの回路柔軟性を高める。中間層および他の層から付加的な素材を除去すると、構成機器を取り付ける（組込む）ための開口部を容易に設置でき、高度フレキシブル基板内の柔軟性がさらに高まる。

多数の開口部を有する非導電性材料の中間層および他の層をパターン形成した。開口部は、構成機器を実装する領域、柔軟性を高める領域およびストレスを緩和する領域を画定する。また、開口部は、「ピックアンドプレイス」型製造作業のターゲット領域を画定するように機能する。非導電性中間層は、例えば、銅張りポリイミドなどの材料でできた薄く高度にフレキシブルな層に接着剤で取り付ける。その後、電子構成機器、電子デバイスおよび受動素子を高度にフレキシブルな材料に付着し、中間層開口部内に組込む。回路接続を完成させるための仕様通りに付着およびパターン形成した頂部および底部の導電層を相互接続する。組込みデバイスからのおよび組込みデバイスへの相互接続は、ワイヤボンディング、テープ自動ボンディング（ＴＡＢ）、および／またはハンダ取り付け法を用いて実行される。完成したアセンブリは保護被覆で被覆される。

図１は、本発明の平面図である。 図６〜１５を対象にした特定の領域を示す本発明の一実施形態の平面図である。 図１の部分平面図であり、さらに、図６〜１５に関する断面図である。 図１の部分底面図であり、さらに、図６〜１５に関する断面図である。 本発明の一実施形態の切断およびパターン形成された中間層平面図である。 パターン形成された中間層を示す本発明の一実施形態の部分拡大平面図である。 中間層および銅層アセンブリの取り付け構成を示す本発明の一実施形態の断面図である。 組込み磁気コアおよび組込みアイランドを示す本発明の一実施形態の断面図である。 中間層アセンブリに取り付けた切断した銅積層アセンブリを示す本発明の一実施形態の断面図である。 ビア開口部を示す本発明の一実施形態の断面図である。 めっき工程後のビア開口部を示す本発明の一実施形態の断面図である。 パターン形成およびエッチングした銅層を示す本発明の一実施形態の断面図である。 被覆層の切断および積層を示す本発明の一実施形態の断面図である。 ＬＥＤ開口部のレーザスカイビング加工および電界メッキ処理後の詳細を示す本発明の一実施形態の断面図である。 チップ（ダイ）の取り付けを示す本発明の一実施形態の断面図である。 チップ（ダイ）のワイヤボンド、樹脂封止およびインダクタループ経路を示す本発明の一実施形態の断面図である。 完成したフレキシブルアセンブリのＬＥＤ開口部のさらなる詳細を示す本発明の一実施形態の平面図である。 図１６に示す本発明の一実施形態の底面図である。 ＡＣ ＬＥＤを実装した本発明の一実施形態の回路図である。 図１９は、他の形態によるＡＣ ＬＥＤを実装した本発明の一実施形態の回路図である。 図２０は、積層磁気コア素子を示す本発明の一実施形態の平面図である。 フェライトコア構造部を示す本発明の一実施形態の分解組立図である。 フレキシブルアセンブリの柔軟性を高めるようにフレキシブルストリップアセンブリを切断した後の詳細を示す本発明の一実施形態の平面図である。 構成可能な照明機器に適用可能な本発明の実装例の図である。

本発明は、制約されたフォームファクタおよび限られたスペースでの多くの用途における使用に適し、自動製造技術に理想的に適用できる高度にフレキシブルな回路アセンブリである。

図１を参照すると、本発明のフレキシブル回路アセンブリの平面図が示される。フレキシブル回路アセンブリ３０は、インダクタ領域１３０、ＬＥＤ領域１３５および表面メタライゼイション相互接続部３５から構成される。ＬＥＤ領域１３５は、例えば、幅６列、深さ７行の組込み回路のアレイである。

ＬＥＤ領域１４０は、ＬＥＤ領域１３５内に含まれる。フレキシブル回路アセンブリコンセプトのより簡略化した図を提供するために、更なる詳細は図１から省いている。

図１ａを参照すると、フレキシブル回路の構造をより明確にするため、図１のフレキシブル回路を拡大し、破線２５で分断して示す。パターン形成したメタライゼイション層３５は、ダイオードメタライゼイション、インダクタメタライゼイションおよび相互接続メタライゼイション（すべて参照符号なし）を含む。パターン形成したメタライゼイションを、内部カットライン２１２および２１５、周辺カットライン２１４およびドリル開口部２１８の配置の説明における参照として用いる。内部カットラインは、フレキシブル回路アセンブリ３０の、図２１および図２２のウルトラフレキシブル回路アセンブリへの展開を容易にする。

図２を参照すると、断面１２０をより詳細に示すため、図１のフレキシブル回路アセンブリ３０の一部、すなわち、インダクタ領域１３０およびＬＥＤ領域１４０を拡大する。断面は、ビア５１、５３、５７および５９、インダクタ巻線メタライゼイション３７、３９、６７および６９、すなわち、頂部巻線、ならびにＬＥＤチップ（ダイ）１０５を横断し、図６〜１５断面図の基礎となる。

図３は、図２の下方を拡大したものであり、これを参照すると、断面１２０が、ビア５１、５３、５７、５９、インダクタ巻線メタライゼイション５４および５８、すなわち、底部巻線、ならびにＬＥＤチップ１０５（図示せず）を横断する。

図４を参照すると、中間層１０のレイアウトは、インダクタ開口部１５、ＬＥＤ延在開口部１８、ＬＥＤ開口部１６、延在フレックスＬＥＤ開口部１９および延在フレックス開口部２１６を含む。周辺カットライン２１４ならびに内部カットライン２１２および２１５は、中間層内に画定されないが、上記開口部に対する位置の基準とするために示す。ＣＡＤツールおよびルータ切断を使用してカットラインを画定し、続いてフレキシブル回路アセンブリ３０の組立工程を完了し、図２１のウルトラフレキシブル構造部が得られる。

ここで、図５は、図４の中間層１０の拡大部分図である。

図５において、インダクタ開口部１５およびＬＥＤ開口部１８を中間層１０内に構成する。例えば、ＣＡＤレイアウトツールを使用して開口部を予め画定する。チップ（ダイ）ターゲット領域１７は、ＬＥＤ開口部内のＬＥＤチップ（ダイ）への設置を最適化するように、予め定める。本実施例において、半導体ＬＥＤチップはフレキシブルでない性質であることから、その３つの側部における中間層壁部およびＬＥＤチップ間の間隔を最小化するように選択して、このより硬質なチップをさらに支持し、チップへのストレスを低減させている。本実施例において、これらの間隔は０．１３ｍｍである。チップターゲットの第４の側部に関しては、ＬＥＤ開口部１８は、フレキシブル回路アセンブリ３０によりいっそう柔軟な領域を設けるように拡大されている。同様に、ＬＥＤ開口部１６を拡大し、それぞれのＬＥＤチップの組込みを容易にする。

その後、中間層パターンを生成するのに使用したＣＡＤデータファイルによって制御される経路設定ツールコンピュータを使用して、中間層１０内に構成した開口部を切断する。インダクタ開口部１５ならびにＬＥＤ開口部１６および１８は、フレキシブル回路アセンブリ内にインダクタおよびＬＥＤ構成機器をそれぞれ実装するためのアクセスを提供する。また、開口部は、自動組立てプロセスのアセンブリプロセス用のアセンブリ設置ターゲットとしても働く。当業者であれば、非導電性および導電層を切断するのに他の方法を用いてもよいことが理解されよう。他の切断方法としては、レーザ、ナイフブレードおよび打抜き加工が挙げられるが、これらに限定されるわけではない。

本実施例において、開口部は、インダクタおよびＬＥＤの具体例について構成される。しかし、当業者ならば理解するであろうが、本プロセスによって、他の電気的、電子的、光学的、機械的、電気機械的および電気光学的デバイスの組込みが容易になる。

中間層は、限定されないが、ポリイミドである。中間層、および他の非導電性層に使用される他の形態の誘電性タイプの材料は、限定されないが、ポリエステル−イミド、アラミド紙、マイラー、ポリエチレン、ポリ塩化ビニル、繊維補強エポキシ、テフロン（登録商標）、ＦＥＰ、および銅／フレキシブル回路のサンドイッチ層である。

図６を参照すると、フレキシブル回路構造部３０の加工が続く。図５について明細書に記載したように、中間層１０をパターン形成し、加工した。まず、２オンスの銅層１４を有する、片面の０．０２５ｍｍ厚の誘電性フィルム１２を、接着層１１を介して中間層１０の下面に付着する。本実施例において、厚い誘電性フィルム１２および２オンスの銅層１４の間に内在する接着層１３を有する厚い片面の誘電性フィルムアセンブリを選択する。そして、銅層１４、接着層１３、厚い誘電性フィルム１２および接着層１１を組み合わせて、フィルムアセンブリ構造部４６を形成する。

他の形態として、フィルムアセンブリが接着層１３を有さないという選択をしてもよい。このタイプの出発材料であるフィルムアセンブリは、誘電性フィルム１２に銅１４が直接結合している。得られたフィルムアセンブリは、より薄く、それゆえ、よりフレキシブルな性質である。

本実施例において、中間層１０の厚さは０．１２７ｍｍであり、典型的な範囲は０．０１ｍｍ〜１．０ｍｍである。接着層１１および１３は、それぞれ０．０５１ｍｍおよび０．０２５ｍｍである。

当業者であれば理解できるであろうが、銅層、誘電性層および接着層の厚さは、特定の製法、物理的デバイス特性によって変わり、その厚さは上記厚さに限定されるものではない。導電層は、限定されないが、圧延銅であり、導電性有機フィルム、プリント／焼成銅、表面をスパッタされた銅、電気メッキ銅、アルミニウムおよび鋼などの変形例が挙げられる。

ここで、図７を参照すると、ピックアンドプレイス装置は、インダクタ開口部１５内に磁気コア２０を配置し、磁気コア内にアイランド２２を配置して中心に置く。磁気コアおよびアイランドアセンブリに圧力および熱をかけて、インダクタ構成機器を接着層１１に付着する。磁気コアおよびアイランドは、中間層とほぼ同じ厚さであり、例えば、層を相互接続するなどのさらなるプロセッシングのための平坦な表面を提供する。アイランド２２は、中間層１０と同じ材料、同じ厚さであることが好ましい。

当業者であれば、中間層１０およびアイランド２２の両者は、磁気コア２０の厚みと良く一致することが理解されよう。例えば、この厚みは、単層磁気コアの場合の０．０２ｍｍから、スタックした積層コアの場合の１．０ｍｍ超までの範囲をとり得る。コアをより厚くすることで、より大きい電源を取り扱うことが可能になるが、フレキシブルアセンブリの柔軟性が低下し重量が増大する結果となる。

ここで、図８を参照すると、銅層３４は、片面の誘電性フィルムに内在する接着層３３を介して、片面の誘電性フィルム３２および接着層３１に付着され、構造部４５を形成する。当業者ならば確認できるであろうが、スタック４５を構成する金属接着剤および非導電性フィルムの多様な組み合わせは、市販品で入手可能である。

ルータ切断ツールを駆動する適切なＣＡＤデータファイルを使用して中間層の切断と同様のプロセスで、スタックをルータ切断する。参照されたルータ切断は、ＬＥＤ開口部１８にアクセスするスタック内の開口部８６を提供し、ＬＥＤチップ（ダイ）の組込みを容易にするように、その開口部がＬＥＤ開口部１８と一致して重なる、いわゆるコンカレントな状態となるように設置する。

本実施例において、片面の誘電性層３２は、２オンスの銅層３４を有し、０．０２５ｍｍ厚である。接着層３１および３３は、それぞれ０．０５１ｍｍ厚、０．０２５ｍｍ厚である。

銅層、誘電性層および接着層の厚みは、特定の製法の特性および要求事項に適合するように変わる。銅層、誘電性層および接着層の厚みは、上記実施例に引用される参照値に限定されない。導電層は、限定されないが、圧延銅であり、導電性有機フィルム、プリント／焼成銅、表面をスパッタされた銅、電気メッキ銅、アルミニウムおよび鋼などの変形例が挙げられる。

図７のフレキシブル回路構造部に構造部４５を付着するために積層製法を使用する。

積層製法では、接着層１１、１３、３１および３３をキュアするため、機械的に加圧する焼成工程を使用する。本製法に使用した、大気圧または真空下での加圧キュアにベークを付加する方法は、当業者に知られている。

積層製法の結果、磁気コア２０およびアイランド２２は、誘電性フィルム３２および誘電性フィルム１２の間にはさまれる。中間層１０と磁気コア２０間のコアスペース３６、および磁気コア２０とアイランド２２間のアイランドスペース３８は、両スペース内に押し込まれる接着層１１および３１によって、少なくとも部分的に充填される。充填度は、材料の寸法、および、例えば、圧力および熱などの積層製法のパラメータによる。

当業者であれば、得られたＬＥＤ開口部１８は、本実施例におけるインダクタと組み合わせたＬＥＤのアセンブリのみに限定されると暗示されず、他の形態としてＬＥＤおよびインダクタ以外のタイプのデバイスのアセンブリに使用してもよいことが理解されよう。

ここで、図９を参照すると、ビア開口部４１、４３、４７および４９は、ＣＡＤファイルからのデータによって制御されるドリル穴あけプロセスによって構成される。本実施例において、ビアは、図１に示すインダクタ巻線の相互接続を容易にするように、銅層１４および銅層３４にアクセスする。

ここで、図１０を参照すると、ビア開口部４１、４３、４７および４９をメッキして、メッキ処理ビア５１、５３、５５および５７を形成する。メッキ処理ビアは、フレキシブル回路アセンブリ内の相互接続メタライゼイションパターンの伝達手段として働く。本実施例において、メッキ処理ビアは、組込みインダクタの巻線と接続する。

ビアをメッキするフレックス製造方法に共通する洗浄工程および／または活性化工程は、当業者に知られており、ここには記載しない。ビア開口部の銅メッキ処理は、限定されないが、無電解プロセス、電解プロセスまたは両者の組み合わせである。

ここで、図１１を参照すると、図１０の銅層３４および銅層１４は、２枚のドライフィルムマスクによってそれぞれ画定されたパターンが構成されている。感光性フィルムで銅層３４を覆う。各マスクをビア層に位置合わせする。マスク中に所定の開口部を画定した金属層を通して感光性フィルムをＵＶ光に露光する。その後、デザインパターンを形成するため、ドライフィルムを化学的に現像する。

同様に、感光性フィルムで図１０の銅層を覆う。各マスクをバイア層に位置合わせする。マスク中に所定の開口部を画定した金属層を通して感光性フィルムをＵＶ光に露光する。その後、デザインパターンを形成するため、ドライフィルムを化学的に現像する。

次に、メタライゼイション層でマスクされたドライフィルムを浸漬して銅層３４および１４の両者を化学的エッチングする。銅層をエッチングした後、ドライフィルムマスクを除去する。得られたメタライゼイションパターンは、インダクタ巻線メタライゼイション２７，３９および５４、インダクタ巻線メタライゼイション６７，６９および５８、ならびにワイヤボンド銅パッド９５である。また、インダクタメタライゼイションパターンを、図１〜３に示す。

ここで、図１２を参照すると、接着層７１を付着したカバーレイ層８２をルータ切断して開口部８５をつくり、図１１のアセンブリに付着する。本実施例において、カバーレイ層は、０．０２５ｍｍ厚のポリイミドであり、接着層は０．０５ｍｍ厚である。他の形態として、他の誘電性材料、例えば、当業者に知られたハンダマスクおよび／または接着剤をカバーレイに使用してもよい。加圧法、または他の形態として、加熱加圧法を使用して、カバーレイ構造部を図１１のアセンブリに付着する。

同様に、接着層７３を付着したカバーレイ層８４をルータ切断し、接着層７３を使用して図１１のアセンブリに付着する。カバーレイ層は、０．０２５ｍｍ厚のポリイミドであり、接着層は０．０５ｍｍ厚である。

カバーレイは、外部環境への露出から下層にあるメタライゼイションパターンを絶縁し保護するように働き、さらなるプロセッシングのための露出領域のターゲットとしても働く。図１２において、カバーレイ層８２は、銅パッド９５ならびにＬＥＤ開口部１８および拡大ＬＥＤ開口部８５を露出するように構成される。カバーレイ層８４は、下層にあるメタライゼイションおよび銅フラグ９９の露出するカバーレイ開口部８９に応じて機能する。

カバーレイは、コンピュータ制御ルータを使用して切断される。ＣＡＤファイルは、ルータを駆動して、それぞれカバーレイポリイミドおよび接着剤を除去し、開口部８５および８９を形成するように構成される。

ここで、図１３を参照すると、フレキシブル回路アセンブリ内にＬＥＤ１０５などの発熱するデバイスを組込む場合、デバイスに損傷が生じない熱勾配を維持するように、デバイスから熱を移動させる効果的な方法が必要となる。さらに、内部が高度に柔軟なアセンブリに適応して収容する組込みデバイスの機械的なストレスを低減することが有益である。図１３において、フレキシブル回路アセンブリ１０が、組込み構成機器の熱を伝達し、ストレスを低減する最適な１つの解決法を提供する。

図１２の接着剤１１、誘電性フィルム１２および接着剤１３の所定領域をレーザスカイビングプロセスによって除去し、デバイス設置開口部を設ける。スカイブ領域開口部８８の除去は、例えば、レーザ切断ツールによって行われる。ツールは、所定のスカイブ領域用にプログラムされたＣＡＤデータファイルに基づいてコンピュータによって駆動される。レーザ出力のレベルは、有機フィルムを除去するが銅材料を損傷しないように設定する。

それらの層を除去して、スカイブ領域開口部８８内の銅フラグ９９を露出させる。銅フラグは、レーザスカイビング工程中、レーザエッチングの停止位置として働き、ＬＥＤ開口部の底側部を封止する。ＬＥＤ開口部１８、カバーレイ開口部８５およびスカイブ領域開口部８８の全てのチップ（ダイ）開口部は、組込みデバイスを設置するとき、ここで露出した銅フラグに容易にアクセスするように設計されている。

さらに、本実施例において、銅製のチップ（ダイ）ボンドパッド９５および銅フラグ９９を予備洗浄し、次に、露出した銅表面上にニッケルおよび金のメッキを施す。露出した銅上へメッキをすることで、ワイヤボンディングの品質および耐食性を向上させる。当業者ならば理解することだが、メッキした銅表面は、テープ自動ボンディング（ＴＡＢ）を構成してもよい。メッキ組成物は、例えば、限定されないが、ＮｉＰｄＡｕ、ＮｉＰｄ、ＡｕおよびＣｒＡｕである。他の形態として、ハンダ取付けを用いる場合、銅表面はメッキしないままでもよい。

ここで、図１４において、熱伝導性エポキシ接着剤１０１は、スカイブ領域開口部８８内および銅フラグ９９上に分注される。本実施例において、例えば、金などのＬＥＤチップ（ダイ）１０５の両方の接続部は、チップ（ダイ）上表面上にあり、チップ（ダイ）の背面での電気接続を不要にする。接着剤は、限定されないが、例えば、ダイヤモンド充填エポキシ、および銀フレーク、アルミナ粒子またはナノファイバーのいずれかを含む他の組成物である。

これに代えて、チップ（ダイ）の背面での電気接続が要求され、電気伝導性エポキシ、テープ自動ボンディングまたはダイのハンダ固着を使用してもよい。

銅フラグ９９は、フレキシブル回路アセンブリ内の他の電気的構成機器のインターフェイスとして構成してもよい。さらに、組込みデバイスの要求するようなより速い熱伝達に適応するように、カバーレイ開口部８９を介して銅フラグにヒートシンク媒体も付着できる。

ＬＥＤチップ（ダイ）１０５は、自動ダイ（チップ）ピックアンドプレイス装置を使用して、ＬＥＤ開口部内にエポキシ接着剤を被せて正確に設置される。次に、完成したアセンブリは、熱キュアサイクルまたは他の形態として、紫外線（ＵＶ）キュアサイクルにかけて、ＬＥＤチップ（ダイ）を銅フラグにしっかりと固着される。

さらに、図１４を参照すると、中立面１１５は、組込んだ構造部、すなわち、ＬＥＤチップ（ダイ）１０５、インダクタ磁気コア２０およびアイランド２２と交差する。中立面は、フレキシブル回路アセンブリの最もストレスが少ない面である。中立面と隣接するように、または交差するように、すなわち、中立面付近に組込みデバイスを配置することによって、機械的なストレスは大幅に低減する。他の形態としては、例えば、中央面（図示せず）は、デバイスの頂面と底面との中央となる面を画定し、組込みデバイスをほぼ二分する。中立面１１５付近に中央面を配置すると、組込みデバイス上の機械的ストレスを最小にする。

中立面は、フレキシブル回路アセンブリ３０が曲げ力を受けるときに、ストレスがゼロの面である。本実施例において、中立面より上に設置される層が、中立面より下に設置される層と、数、厚さ、構造または組成物において等価、すなわち、対称的である場合、中立面は、上述の層の中心に物理的に設置される。

フレキシブル回路の層が、例えば、数、厚さ、構造または組成物が異なるなどで対称でない場合、コンピュータ生成のストレス分析プログラムを使用して、中立面の位置を決定する。これに対応して、フレキシブル回路は、フレキシブル回路内のストレス効果を最小化するように、所定の方法で、構成機器およびデバイスが中立面と交差または中立面の付近に（隣接して）設置されるように、構成機器およびデバイスを組込むように設計する。

ここで図１５を参照すると、金ワイヤ１１０を、ＬＥＤチップ（ダイ）１０５にボールボンディングし、銅ボンドパッド９５にウェッジボンディングし、チップ（ダイ）アセンブリを完成させる。ボンディング工程に続いて、例えば、光学的に透明な封止材１１１を使用して、ボンディングしたチップ（ダイ）アセンブリを封止する。封止材は、アセンブリを保護するため、ＬＥＤチップ（ダイ）、ワイヤボンドおよび銅ボンドパッド上に分注される。また、封止材は、ＬＥＤチップ（ダイ）から放出された光を導く助けともなる。放出光の可視色を変えるため、蛍光体粉末を、ＬＥＤチップ（ダイ）の表面上に添加しまたは封止材中に混合してもよい。

封止材は、例えば、シリコーン系ゲルであり、他の形態では、限定されないが、シリコーン系および非シリコーン系のグリースおよびオーバーモールド用組成物である。特定の用途において、ＵＶ・ＬＥＤ光を黄色、緑色および赤色の光に変換するための蛍光物質粒子を組込んだ封止材が使用される。

図２および図３と合わせて再び図１５を参照すると、インダクタワイヤループ１６０および１６２の３次元の外観が明示される。インダクタループは、インダクタワイヤメタライゼイション３７、５４、３９、６７、５８および６９を含む３次元のパターンで巻回されて、インダクタループを形成する。さらに、得られたインダクタループは、フレキシブル回路アセンブリの中立面１１５に平行な横方向磁場を生成し、それが主に磁気コア内に閉じこもるため、アセンブリに隣接または近接する層上に設置された構成機器およびメタライゼイションパターンに対する漏洩力線の効果を低減する。このことは、多層金属構成体および高感度の電子構成機器を有するフレキシブル回路アセンブリについて検討する場合に、漏洩電磁干渉（ＥＭＩ）効果の衝撃を低減するうえで特に重要である。

図６〜１５のプロセスを取り込むと、図１のフレキシブル回路アセンブリは、寸法７８ｍｍ幅×１８３ｍｍ長×０．８ｍｍ厚の個別化したフレキシブル回路アセンブリが得られる。個別化したアセンブリの重量を計量すると、ＬＥＤ、封止材および鋼製コアを有するインダクタを含めて、９グラムである。

図１のインダクタは、１５ｍｍ幅×４０．３ｍｍ長×０．１１ｍｍ厚であり、２．８ｍｍ×２８．１ｍｍのコア開口部を有する。インダクタは、６０ヘルツで測定すると、およそ３５０マイクロヘンリーのインダクタンス値を示す。

当業者であれば理解するように、図６〜１５に上述したコンセプトは、インダクタに言及するが、トランス回路素子にも同様に適用でき、本発明の精神を妨げない。

図１６を参照すると、完成したフレキシブル回路アセンブリの部分図を示す。ＬＥＤ開口部１６は、ＬＥＤ開口部１８に隣接し、ＬＥＤ開口部１８と同様に図１のフレキシブル回路アセンブリ３０の柔軟性を高めることを容易にし、組込み構成機器のストレスを緩和させる。ＬＥＤチップ（ダイ）１０５、１６３および１６７をそれぞれ開口部内に配置し、それぞれのＬＥＤチップ（ダイ）を機械的に支持するように、開口部の３側部に近接させる。カバーレイ開口部８５は、ＬＥＤデバイスの組立てを容易にし、フレキシブル回路アセンブリ内の柔軟性を高めるように、それぞれのＬＥＤ開口部を露出する。

簡略にするため、図１６にはＬＥＤチップ（ダイ）１０５のワイヤボンドのみを詳細に示す。本実施例において、ＬＥＤチップ（ダイ）は、チップ（ダイ）の同じ表面上にアノードおよびカソードの両接続部を備えて構成される。ＬＥＤチップ（ダイ）１０５のアノードは、ボンドワイヤ１１０を通り、ワイヤボンドパッド９５に接続する。ＬＥＤチップ（ダイ）のカソードは、ボンドワイヤ１４１を通り、ワイヤボンドパッド１４２に接続する。他の形態では、ＬＥＤチップ（ダイ）のアノードおよびカソードをチップ（ダイ）の両面上に配置し、一方は、ワイヤボンドパッドにワイヤボンドで接続し、図１７の銅フラグ９９のように、他方はフレキシブル回路アセンブリの銅フラグに接続する。さらに、サーマルバンプを使用してアノードおよびカソードをＬＥＤチップ（ダイ）上に接続できる。そして、ＬＥＤチップ（ダイ）を、フレキシブル回路アセンブリ内のセグメント化した銅フラグ（図示せず）に、ＴＡＢまたはフリップチップにより接合する。

図１７を参照すると、図１６の底面図を示す。ＬＥＤチップ（ダイ）１０５、１６３および１６７は、図６〜１５のプロセスに記載したように、それぞれ銅フラグ９９，９９１および９９３に実装される。銅フラグは、ＬＥＤチップ（ダイ）からの熱移動促進を容易にするために、拡大した構成内にパターン形成した。カバーレイ開口部８９、９９２および９９４は、銅フラグにアクセスし、ＬＥＤチップ（ダイ）の熱移動特性を改善するために、例えば、冷却部またはヒートシンク取付け部に空気を流すことができる。

図１８を参照すると、ＬＥＤ照明構成体を直接駆動するために、６０ヘルツＡＣ電源１７０を組込んだ本フレキシブル回路アセンブリ発明の一用途を示す。ＡＣ電源は、ヒューズ１７２およびトランス１７４を通って、ＬＥＤストリング１７９と接続する。図６〜１５に記載したフレキシブル回路アセンブリ製法を使用して、トランスを組込みデバイスとして製造する。当業者ならば理解するであろうが、トランスは、分散型インダクタ巻線アセンブリである。そして、本発明のインダクタを使用して組込みトランスを製造する。

ＬＥＤストリング１７９は、ＬＥＤ対１７６を背面から正面に直列に接続して製造される。トランス１７４の２次側は、ＬＥＤストリングアセンブリの第１端部から電流制御抵抗器１９８を通ってＬＥＤストリングアセンブリの第２端部に接続される。

典型的には、６０ヘルツＡＣ電源は、ＬＥＤ製品に給電すると、目に見えてちらつく。ＬＥＤを背面から背面の折り返し構成で組み込むと、ＡＣ電流がいずれの方向に流れるときもＬＥＤは有効に作動するので、回路は１２０ヘルツと等価のモードで作動し、目に見えてちらつきが低減する。

図１９を参照すると、６０ヘルツＡＣ電源１９０を取り込みＬＥＤ照明の構成を直接駆動する本発明の他の用例を示す。ＡＣ電源は、ヒューズ１９２およびトランス１９４を通って、ＬＥＤストリングアセンブリ１９６と接続する。トランスは、図６〜１５に記載したフレキシブル回路アセンブリ工程を使用して、組込みデバイスとして製造される。

ＬＥＤストリング１９６は、ダイオード１９７およびＬＥＤストリング１９９から製造される。ダイオード１９７は、標準型発光ダイオードに比べ逆バイアス下での信頼性がより高い。トランス１９４の２次側は、ＬＥＤストリングアセンブリの第１端部から電流制御抵抗器１９８を通ってＬＥＤストリングアセンブリの第２端部に接続される。１２０ヘルツと等価の効果を奏し、ＬＥＤ照明用途においてちらつきを低減する。

図２０を参照すると、エアギャップ１８１を有する磁気コア層１８０およびエアギャップ１８３を有する磁気コア層１８２が、図６〜１５の組込みコンセプトを使用してスタックされ積層されて構成される。

当技術分野において、エアギャップは、インダクタおよびトランスにおける磁気コアスタック内のＤＣバイアス飽和を低減するのに望ましいことが知られている。当技術分野において知られているように、エアギャップが一致するようにスタックされる。しかし、フレキシブル回路内でエアギャップが一致するようにスタックすると、製造工程中に折り曲げや損傷を受けたときに潜在的に安定性が低くなる機械的構造となる。

図２０において、磁気コアの組立て前に、エアギャップ１８１および１８３を各磁気コア層の対向する側部上にオフセットしてレーザ切断で形成した。そして、得られた積層スタックは、各磁気コア層の対向する側部上に設置された交互のエアギャップをもつ構成である。隣接する磁気コア層は、エアギャップが望ましい耐衝撃性を保持しつつ、それぞれ隣接するコア層内のエアギャップの領域内に支持部を設ける。得られた積層コアは、エアギャップが一致する積層コアよりも安定である。

他の形態では、エアギャップは、例えば、４分法や逐次処理法によって、対向しないようにオフセットして、エッチングし、および／または絶縁性材料によって充填してもよい。

例えば、０．１３ｍｍ厚の固い積層体を形成するよう鋼板を２枚接着して、磁気コアを形成する。この積層体は、当業者に知られた製法を用いて、両側部上にマスクされ、パターン形成され、両側部から化学エッチングされる。積層鋼製コアのエッチングによって、外のり寸法１５×４０ｍｍ、内のり寸法２．９×２８ｍｍの構造部が得られる。また、エアギャップ１８１および１８３も、エッチング工程で所定幅０．０６ｍｍに形成される。

エアギャップが重ならないことから、得られた鋼製コアは、ギャップ幅を変えることなく取扱うことができ、折り曲げることができる。

また、当業者ならば、２層以上の金属を加工して、インダクタンス特性を高めた製品を製造できることが分かるであろう。例えば、巻線の２倍の、４層の銅層を磁気コアの周りに形成すると、より大きなインダクタンスとより強力なトランスができる。

１００キロヘルツ未満の周波数範囲で使用するインダクタには、図６〜１５の断面図などに示した積層鋼製コアを使用した製造品が好適である。１００キロヘルツから５メガヘルツの周波数範囲で使用するインダクタには、フェライトコアが望ましい。しかし、フェライトコアは、例えば、製品製造時やアセンブリ製造時の曲げ応力などのストレスがかかると脆く、壊れやすい。

図２０ａを参照すると、本発明のフレキシブル回路アセンブリ用のインダクタ構築原理を適用して、安定でかなりフレキシブルなデバイス構成を提供する。エアギャップ２４６を有するフェライトコア２４８を、それぞれエアギャップ２４２および２５４を有する鋼製積層コア層２４０および２５２の間にはさむ。介在する接着層２４４および２５０は、鋼製コア層をフェライトコア層に積層するための付着メカニズムを提供する。本実施例では、エアギャップ２４２および２５４を、鋼製コアの同じ側に所定のオフセットをもつように設置した。フェライトコアのエアギャップは、積層フェライトコアインダクタ構造部のストレス緩和のバランスをとるように鋼製コアの対向側部、所定の位置に設置してもよい。

例えば、アモルファス鋼クラッドコア層はそれぞれ０．０１８ｍｍ厚、接着層はそれぞれ０．０２５ｍｍ厚、そしてフェライトコアは０．１３５ｍｍ厚である。フェライトコアおよび鋼エアギャップを０．０４ｍｍ幅に切断する。図１のインダクタのように構築し、低いメガヘルツの周波数範囲で作動させた場合、約２０マイクロヘンリーのインダクタンスが得られる。

図２１を参照すると、図１に示した各カットライン２１２に沿って切断する。図１では、フレキシブル回路アセンブリ３０は、例えば、ロール状の複数取りのフレキシブルアセンブリ（図示せず）から個別化する。個別化工程において、周辺カットライン２１４に沿って切断する。当業者であれば、切断は、ルータ切断ツールまたは他の切断デバイスで行い得ることが理解されよう。次に、カットライン２１２に沿って長軸方向に切断する。切断は、それぞれのドリル開口部２１８で終端する。ドリル開口部は、成端点として働き、カットラインの端部で切断ツールの切取り出口を最小化する。

ここで、ＬＥＤデバイス列および長軸方向のメタライゼイション部をわずかに分離させる。インダクタ領域１３０の分離線としてはたらく短軸方向のカットライン２１５に沿って切断する。

再度、図２１を参照すると、切断したフレキシブルアセンブリをここでさらに分離し展開して、切断後の長軸方向領域２２２および切断後の短軸方向領域２２５を形成する。得られたフレキシブル構造部３００は、リボン状であり高度に柔軟であり、ほぼ３６０度折曲げ可能で３次元に構築可能である。

ここで図２２を参照すると、図２１のフレキシブル構造部３００から展開したフレキシブル構造部３００を円筒形のキャニスタ１５０と付着する。付着メカニズムは、例えば、限定されないが、ネジまたはボルトなどの機械的手段、テープ、接着性積層体、接着剤、熱伝導性ゲルまたはエポキシなどの接着手段、ハンダもしくは溶接などの強固に固定する手段である。

本用途について、フレキシブル構造部とキャニスタを組み合わせることで、交流電流（ＡＣ）電源から直接給電されるＬＥＤ照明用電気デバイスを形成する。さらに、このキャニスタは、適合するフレキシブル構造部にヒートシンクを設けるようにも作動する。円筒形のキャニスタは、限定されないが、アルミニウム、銅、真鍮または鉄鋼製である。キャニスタ材料の厚さは、フレキシブル回路アセンブリ内のＬＥＤが発生する熱を放散させるためのヒートシンクとして適切に働く熱伝達メカニズムを提供するように選択される。

そこで、図２１のフレキシブル回路アセンブリを切断し展開することによって、アセンブリの構成機器が発する熱をより広い領域に同様に拡散させて、ＡＣ電源の、トランスが接続したＬＥＤストリングの熱放散特性を改善する。

本実施例では、キャニスタアセンブリの全重量は１１２グラム、すなわち、アルミニウムキャニスタ１０３グラムとフレキシブル回路アセンブリ９グラムであり、重量１／４ポンド未満の超軽量ＬＥＤ照明器具を提供する。

本発明は、大量生産段階に展開すべく設計される。最初は、矩形パネルとしてフレキシブル回路アセンブリを製造し、材料、製法、設計、検査および品質を改良し最適化する手段を提供する。

製法が最適化されると、製造工程は、パネルからロールツーロール製法に移行する。ポリイミド、ポリエステルイミド、ポリエステルなどの誘電性フィルム、含浸紙および銅、アルミニウムおよび鋼製の導電性箔が、幅３００ｍｍ以上のロールとして市販品が入手可能である。

フィルムを切断し、２層以上の層を積層し、薄膜でできた連続ロール上に薄層の金属をプリント、化学エッチングおよび堆積させる、装置構築業者によって開発された複合ツールが、市販で入手可能である。ロールツーロール製造ライン用の高速自動化ツールを使用して、例えば、磁気コアおよびアイランドのようなピックアンドプレイス構成機器をさらに集積できる。

加えて、例えば、半導体、ＬＥＤ、ダイオード、キャパシタ、抵抗器、レンズなどのデバイス、および接着剤、封止材、熱伝導性ゲル、ならびにスカイブ加工体を薄膜である積層したロール内に集積する。プロセス終期に、ロール状の組込み電子機器は、電気的に試験および検査され、低コストのＬＥＤ照明機器のような完成した１つの電子機器に切り出される。目標は、医療、航空、自動車、携帯機器および他の用途向けの、低コストで薄くフレキシブルで軽量なパワーエレクトロニクス機器である。

したがって、本発明は、アセンブリの中間層内の所定位置内の素材を除去することによって、高度にフレキシブルな回路アセンブリを製造する方法を提供することが理解されよう。

本発明は、フレキシブル回路アセンブリのゼロストレス面に、または、ゼロストレス面付近にデバイスを位置させることによって、デバイスに低減したストレス特性を提供することがさらに理解されよう。

組込みデバイスは、フレキシブル回路アセンブリ面に平行な磁場面を有する３次元インダクタを備え、そして、アセンブリ内の他のデバイス上の漏洩磁場の影響を低減することがさらに理解されよう。

本発明は、低ストレスの中立面付近に壊れやすいフェライトコアを配置することによって、フレキシブル回路アセンブリ内に組込まれたインダクタの積層磁気コア内のストレスを低減する方法を提供することがさらに理解されよう。

さらに、本発明は、フレキシブル回路アセンブリ内の組込みデバイスの熱放散を高めるための構造部を提供することがよりよく理解されよう。

本発明は、低コストで自動化されたロールツーロール製造技術に高度に適合性があることが理解されよう。

本発明は、軽量とフレキシブル回路アセンブリに対する適合性を兼備するとことが更に好ましい。

以上のように、本明細書において、本発明を、特定の実施形態、特定の材料、特定のプロセス、特定の仕様に関して記載した。本発明の特定の実施形態を示したが、当業者であればさらなる修正や改良を思いつくであろう。本発明は説明した特定の形態に限定されず、添付の特許請求の範囲が、本発明の精神と範囲から外れないすべての修正に及ぶ意図であると理解されよう。

Claims (14)

1. 組込みデバイスを有するフレキシブル回路アセンブリであって、
   組込みデバイスを受けるように構成された開口部を有する中間層であって、
   前記中間層は第１表面および第２表面を有し、
   前記組込みデバイスは中央面を有する中間層と、
   第１層および第２層を有する第１構造部であって、前記第１構造部の前記第１層は前記中間層の前記第１表面に付着され、
   前記第１構造部は前記第１層および第２層の間に介在層を有し、
   前記第１構造部は前記第１層、前記第２層、前記介在層を通る開口部を有し、前記開口部は前記中間層開口部と重なって並存し、前記組込みデバイスを組込むように構成される第１構造部と、
   第１層および第２層を有する第２構造部であって、前記第２構造部の前記第１層は前記中間層の前記第２表面に付着され、
   前記第２構造部は前記第２構造部の前記第１層および第２層の間に介在層を有し、
   前記第２構造部は前記第１層、前記介在層を通って第２構造部の前記第１層に終端するデバイスを目標位置に設置するための開口部を有し、
   第２構造部の前記開口部は前記中間層開口部の前記開口部および前記第１構造部の前記開口部と重なって並存し、
   前記組込みデバイスは前記第２構造部の前記開口部を通じて設置され、前記組込みデバイスは前記第２構造部の前記第２層に付着する第１表面を有する第２構造部と、
   を備え、
   前記中間層、前記第１構造部および前記第２構造部は組み合わされて所定の中立面を有し、
   前記組込みデバイスの前記中央面は前記中間層の前記中立面の付近に設置され、かつ、
   前記中間層、前記第１構造部および第２構造部により、複数層を備えた構造部が形成され、
   前記中間層の前記開口部、前記第１構造部の前記開口部および前記第２構造部の前記開口部により形成される開口領域は、第１領域と第２領域とを有し、
   前記第１領域は、前記デバイスをさらに支持するように前記デバイスが組込まれたときに前記第２領域よりも前記デバイスに近接している領域であり、前記第２領域は、前記フレキシブル回路アセンブリに柔軟な領域を設けるために前記第１領域よりも大きく形成されている、フレキシブル回路アセンブリ。
2. 前記第１領域は、前記デバイスへのストレスが低減されるように、前記デバイスが組込まれたときに前記デバイスとの間隔が小さくなるよう形成されている、請求項１に記載のフレキシブル回路アセンブリ。
3. 複数層を備えた構造部を有し、複数のデバイスが組込まれるフレキシブル回路アセンブリであって、
   前記デバイスを受けるように前記構造部に形成された開口部を有し、
   前記開口部は、第１領域と第２領域とを有し、前記第１領域は、前記デバイスをさらに支持するように前記デバイスが組込まれたときに前記第２領域よりも前記デバイスに近接している領域であり、前記第２領域は、前記フレキシブル回路アセンブリに柔軟な領域を設けるために前記第１領域よりも大きく形成されている、フレキシブル回路アセンブリ。
4. 前記フレキシブル回路アセンブリは、電気的に相互接続される前記デバイスの配列方向の長さと、前記配列方向と直交する方向の長さとを有し、
   前記第２領域の前記配列方向の長さは前記第１領域における前記配列方向の長さよりも長い、請求項３に記載のフレキシブル回路アセンブリ。
5. 前記第２領域の前記直交する方向の長さは前記第１領域における前記直交する方向の長さよりも長い、請求項４に記載のフレキシブル回路アセンブリ。
6. 前記第２領域の前記配列方向の長さは、前記第２領域の前記直交する方向の長さよりも長い、請求項４又は５のいずれかに記載のフレキシブル回路アセンブリ。
7. 前記開口部は、前記デバイスの前記第１領域位の少なくとも一部を形成する３つの側部と、前記第２領域を形成するよう拡大された第４の側部とを有する、請求項３〜６のいずれかに記載のフレキシブル回路アセンブリ。
8. 前記第１領域は、前記デバイスへのストレスが低減されるように、前記デバイスが組込まれたときに前記デバイスとの間隔が小さくなるよう形成されている、請求項３〜７のいずれかに記載のフレキシブル回路アセンブリ。
9. 前記フレキシブル回路アセンブリは、当該フレキシブル回路アセンブリの一部を分離するためのカットラインを複数有し、
   前記カットラインは、前記デバイスが配置されたときに、カットライン間に少なくとも１つの前記デバイスが配置されるように設けられ、
   前記相互接続パターンは、少なくとも前記カットラインの１つに沿って前記フレキシブル回路アセンブリが切り離された後も各組込みデバイスが電気的に相互接続されるように形成されている、請求項３〜８のいずれかに記載のフレキシブル回路アセンブリ。
10. 前記複数のカットラインにそれぞれ対応して設けられた複数の成端点を有する、請求項９に記載のフレキシブル回路アセンブリ。
11. 前記カットラインは、前記開口部の前記第２領域の少なくとも一部を通じて形成されている、請求項９又は１０に記載のフレキシブル回路アセンブリ。
12. 前記フレキシブル回路アセンブリは、曲げ応力を受けたときにストレスがゼロとなる中立面を有し、
    前記組込まれるデバイスは、前記組込まれるデバイスへのストレスが低減されるように、組込み時には、前記中立面の付近に組込まれる、請求項３〜１１のいずれかに記載のフレキシブル回路アセンブリ。
13. フレキシブル回路アセンブリ中の組込みデバイスのストレス緩和を改善する方法であって、
    ａ）組込むデバイスを選択し、
    ｂ）第１表面および第２表面を有する中間層に前記組込むデバイスを設置するための所定の開口部を設け、
    １．前記デバイスの機械的ストレスを望ましく緩和する領域内にある前記所定の開口部は広げられており、
    ２．前記デバイスを望ましく機械的に支持する前記デバイス周辺の領域内にある前記所定の開口部を最小化されており、
    ｃ）層間に介在層を持つ第１層および第２層を有する第１構造部を形成し、
    ｄ）前記第１構造部の前記第１層を前記中間層の前記第２表面に付着し、
    ｅ）前記第１構造部の前記第１層および前記第１構造部の前記介在層内の所定の領域内に所定の開口部を設け、前記第２層を前記所定の領域に露出させ、
    ｆ）層間に介在層を持つ第１層および第２層を有する第２構造部を形成し、
    １．前記デバイスを組込時にアクセスしやすくするために、前記第１層および前記第２構造部の前記介在層内に開口部を設け、
    ｇ）第１構造部の前記露出した第２層上に前記デバイスを付着し、
    ｈ）前記第１構造部および前記第２構造部と前記デバイスを相互接続させる工程を備え、
    前記中間層、前記第１構造部および第２構造部により、複数層を備えた構造部が形成され、
    前記中間層の前記開口部、前記第１構造部の開口部および前記第２構造部の前記開口部により形成される開口領域は、第１領域と第２領域とを有し、
    前記第１領域は、前記デバイスをさらに支持するように前記デバイスが組込まれたときに前記第２領域よりも前記デバイスに近接している領域であり、前記第２領域は、前記フレキシブル回路アセンブリに柔軟な領域を設けるために前記第１領域よりも大きく形成される方法。
14. 複数層を備えた構造部を有するフレキシブル回路アセンブリの製造方法であって、
    前記フレキシブル回路アセンブリに組込まれるデバイスを受ける開口部を前記構造部に形成する工程を有し、
    前記開口部は、前記デバイスをさらに支持するように前記デバイスが組込まれたときに前記デバイスの周辺に位置する第１領域と、前記フレキシブル回路アセンブリに柔軟な領域を設けるように前記第１領域よりも大きく形成された第２領域と、を有する、方法。

Images