JP2015511393A - フレキシブル回路アセンブリおよびその方法 - Google Patents
フレキシブル回路アセンブリおよびその方法 Download PDFInfo
- Publication number
- JP2015511393A JP2015511393A JP2014515804A JP2014515804A JP2015511393A JP 2015511393 A JP2015511393 A JP 2015511393A JP 2014515804 A JP2014515804 A JP 2014515804A JP 2014515804 A JP2014515804 A JP 2014515804A JP 2015511393 A JP2015511393 A JP 2015511393A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- flexible circuit
- opening
- circuit assembly
- magnetic core
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/27—Manufacturing methods
- H01L2224/27011—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
- H01L2224/27013—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature for holding or confining the layer connector, e.g. solder flow barrier
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
- H01L2224/9222—Sequential connecting processes
- H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
- H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Structure Of Printed Boards (AREA)
- Led Device Packages (AREA)
Abstract
Description
このように、本発明の目的は、対応する相互接続に沿って、高度にフレキシブルな特性を示す電子デバイスおよび電気デバイスを備えるアセンブリの製造方法を提供することである。
Claims (36)
- 組込みデバイスを有するフレキシブル回路アセンブリであって、
組込みデバイスを受けるように構成された開口部を有する中間層であって、
前記中間層は第1表面および第2表面を有し、
前記組込みデバイスは中央面を有する中間層と、
第1層および第2層を有する第1構造部であって、前記第1構造部の前記第1層は前記中間層の前記第1表面に付着され、
前記第1構造部は前記第1層および第2層の間に介在層を有し、
前記第1構造部は前記第1層、前記第2層、前記介在層を通る開口部を有し、前記開口部は前記中間層開口部と重なって並存し、前記組込みデバイスを組み込むように構成される第1構造部と、
第1層および第2層を有する第2構造部であって、前記第2構造部の前記第1層は前記中間層の前記第2表面に付着され、
前記第2構造部は前記第2構造部の前記第1層および第2層の間に介在層を有し、
前記第2構造部は前記第1層、前記介在層を通って第2構造部の前記第1層に終端するデバイスを目標位置に設置するための開口部を有し、
第2構造部の前記開口部は前記中間層開口部の前記開口部および前記第1構造部の前記開口部と重なって並存し、
前記組込みデバイスは前記第2構造部の前記開口部を通って設置され、前記組込みデバイスは前記第2構造部の前記第1層に付着する第1表面を有する第2構造部と
を備え、
前記中間層、前記第1構造部および前記第2構造部は組み合わされて所定の中立面を有し、
前記組込みデバイスの前記中央面は前記中間層の前記中立面の付近に設置されるフレキシブル回路アセンブリ。 - 前記組込みデバイスの前記第1表面が、前記第2構造部内のメタライゼイション相互接続部と接続するように構成される請求項1に記載の組込みデバイスを有するフレキシブル回路アセンブリ。
- 前記組込みデバイスの前記第2表面をさらに備え、前記組込みデバイスの前記第2表面が、前記第1構造部内のメタライゼイション相互接続部と接続するように構成される請求項1に記載の組込みデバイスを有するフレキシブル回路アセンブリ。
- 前記組込みデバイスが発光ダイオード(LED)である請求項1に記載の組込みデバイスを有するフレキシブル回路アセンブリ。
- 前記組込みデバイスが保護封止材で被覆される請求項1に記載の組込みデバイスを有するフレキシブル回路アセンブリ。
- 前記第1構造部の前記第2層の所定の領域であって、前記組込みデバイス設置表面に対向する表面上の領域に、ヒートシンクが付着される請求項1に記載の組込みデバイスを有するフレキシブル回路アセンブリ。
- 組込みデバイスを有するフレキシブル回路アセンブリであって、
組込みデバイスを受けるように構成された開口部を有する中間層であって、
前記中間層は第1表面および第2表面を有し、
前記組込みデバイスは中央面を有する中間層と、
第1層および第2層を有する第1構造部であって、前記第1構造部の前記第1層は前記中間層の前記第1表面に付着され、
前記第1構造部は前記第1層および第2層の間に介在層を有する第1構造部と、
第1層および第2層を有する第2構造部であって、前記第2構造部の前記第1層は前記中間層の前記第2表面に付着され、
前記第2構造部は前記第2構造部の前記第1層および第2層の間に介在層を有する第2構造部と
を備え、
前記中間層、前記第1構造部および前記第2構造部は組み合わされて中立面を有し、
前記組込みデバイスは前記中間層の前記開口部を通って設置され、前記組込みデバイスは前記第2構造部の前記第1層に付着する第1表面を有するフレキシブル回路アセンブリであって、
前記組込みデバイスの前記第1表面が、前記第2構造部内のメタライゼイション相互接続部と接続するように構成され、
前記組込みデバイスが前記第2表面を有し、前記組込みデバイスの前記第2表面が、前記第1構造部内のメタライゼイション相互接続部と接続するように構成されるフレキシブル回路アセンブリ。 - 前記第1構造部の前記第2層の所定の領域であって、前記組込みデバイス設置表面に対向する表面上の領域に、ヒートシンクが付着される請求項7に記載の組込みデバイスを有するフレキシブル回路アセンブリ。
- 前記組込みデバイスがインダクタである請求項7に記載の組込みデバイスを有するフレキシブル回路アセンブリ。
- 前記組込みデバイスの前記中央面は前記中間層の前記中立面の付近に設置される請求項7に記載の組込みデバイスを有するフレキシブル回路アセンブリ。
- フレキシブル回路アセンブリ中の組込みデバイスのストレス緩和を改善する方法であって、
a)組込むデバイスを選択し、
b)第1表面および第2表面を有する中間層に前記組込むデバイスを設置するための所定の開口部を設け、
1.前記デバイスの機械的ストレスを望ましく緩和する領域内にある前記所定の開口部を広げ、
2.前記デバイスを望ましく機械的に支持する前記デバイス周辺の領域内にある前記所定の開口部を最小化し、
c)層間に介在層を持つ第1層および第2層を有する第1構造部を形成し、
d)前記第1構造部の前記第1層を前記中間層の前記第2表面に付着し、
e)前記第1構造部の前記第1層および前記第1構造部の前記介在層内の所定の領域内に所定の開口部を設け、前記第2層を前記所定の領域に露出させ、
f)層間に介在層を持つ第1層および第2層を有する第2構造部を形成し、
1.前記デバイスを組込時にアクセスしやすくするために、前記第1層および前記第2構造部の前記介在層内に開口部を設け、
g)第2構造部の前記露出した第2層上に前記デバイスを付着し、
h)前記第1構造部および前記第2構造部と前記デバイスを相互接続させる工程を備える方法。 - フレキシブル回路アセンブリ中の組込みデバイスのストレス緩和を改善する方法であって、
a)組込むデバイスを選択し、
b)第1表面および第2表面を有する中間層に前記組込むデバイスを設置するための所定の開口部を設け、
1.前記デバイスの機械的ストレスを望ましく緩和する領域内にある前記所定の開口部を広げ、
2.前記デバイスを望ましく機械的に支持する前記デバイス周辺の領域内にある前記所定の開口部を最小化し、
c)層間に介在層を持つ第1層および第2層を有する第1構造部を設け、
d)前記第1構造部の前記第1層を前記中間層の前記第2表面に付着し、
e)前記中間層開口部内の前記開口部を通して前記デバイスを組込み、
f)前記第1構造部の前記第1層に前記組込みデバイスを付着し、
g)層間に介在層を持つ第1層および第2層を有する第2構造部を設け、
h)前記中間層の前記第1表面に前記第2構造部の前記第1層を付着し、
i)前記第1構造部および前記第2構造部と前記デバイスを相互接続させる工程を備える方法。 - フレキシブル回路アセンブリ中の組込みデバイスのストレスを低減する方法であって、
a)組込むデバイスを選択し、
b)前記デバイスについて中央面を決定し、
c)フレキシブル回路アセンブリについて中立面を決定し、
d)中間層に前記組込むデバイスを所定の領域に設置するための所定の開口部を設け、
1.前記中間層は第1表面および第2表面を有し、
e)層間に介在層を持つ第1層および第2層を有する第1構造部を設け、
f)前記第1構造部の前記第1層を前記中間層の前記第2表面に付着し、
g)前記第1構造部の前記第1層および前記介在層内に所定の開口部を設け、前記第2層を前記所定の領域に露出させ、
h)層間に介在層を持つ第1層および第2層を有する第2構造部を設け、
1.前記デバイスを組込時にアクセスしやすくするために、前記第2構造部内に開口部を設け、
i)前記中間層の前記第1表面に前記第2構造部の前記第1層を付着し、
j)前記デバイスの前記中央面が前記フレキシブル回路アセンブリの前記中立面の付近になるように、前記第1構造部の前記露出する第2層上に前記デバイスを付着し、
k)前記第1構造部および前記第2構造部と前記デバイスを相互接続させる工程を備える方法。 - フレキシブル回路アセンブリ中の組込みデバイスのストレスを低減する方法であって、
a)組込むデバイスを選択し、
b)前記デバイスについて中央面を決定し、
c)フレキシブル回路アセンブリについて中立面を決定し、
d)中間層に前記組込むデバイスを設置するための所定の開口部を設け、
1.前記中間層は第1表面および第2表面を有し、
e)層間に介在層を持つ第1層および第2層を有する第1構造部を設け、
f)前記第1構造部の前記第1層を前記中間層の前記第2表面に付着し、
g)前記第1構造部の前記第1層および前記介在層内に所定の開口部を設け、前記第2層を前記所定の領域に露出させ、
h)層間に介在層を持つ第1層および第2層を有する第2構造部を設け、
i)前記中間層の前記第1表面に前記第2構造部の前記第1層を付着し、
j)前記デバイスを組込時にアクセスしやすくするために、前記第2構造部内に開口部を設け、
k)前記デバイスの前記中央面が前記フレキシブル回路アセンブリの前記中立面の付近になるように、前記第2構造部の前記第1層上に前記デバイスを付着し、
l)前記第1構造部および前記第2構造部と前記デバイスを相互接続させる工程を備える方法。 - a)第1磁気コア層をパターン形成し、
b)第2磁気コア層をパターン形成し、
c)前記第1磁気コア層を形成し、
d)前記第2磁気コア層を形成し、
e)前記第1磁気コア層内にエアギャップを形成し、
f)前記第2磁気コア層内にエアギャップを形成し、前記第2磁気コア層内の前記エアギャップは前記第1磁気コア層内の前記エアギャップから中心線をはずして置かれ、
g)前記第1磁気コア層および前記第2磁気コア層を積層する工程を備えるフレキシブル回路アセンブリへの組込みに適する積層インダクタコアの製造方法。 - 前記第1磁気コア層および前記第2磁気コア層の前記積層工程を、前記第1磁気コア層および前記第2磁気コア層の前記形成工程の前であり、前記第1磁気コア層および前記第2磁気コア層の前記パターン形成工程の後に行う請求項15に記載の積層インダクタコアの製造方法。
- 前記第1磁気コア層および前記第2磁気コア層の前記形成工程を、エッチングによって行う請求項15に記載の積層インダクタコアの製造方法。
- 前記第1磁気コア層および前記第2磁気コア層の前記形成工程を、レーザ切断によって行う請求項15に記載の積層インダクタコアの製造方法。
- 前記第1磁気コア層および前記第2磁気コア層への前記エアギャップの前記形成工程を、レーザ切断によって行う請求項15に記載の積層インダクタコアの製造方法。
- a)第1磁気コア層をパターン形成し、
b)第2磁気コア層をパターン形成し、
c)第3の磁気コア層をパターン形成し、
d)前記第1磁気コア層を形成し、
e)前記第2磁気コア層を形成し、
f)前記第3の磁気コア層を形成し、
g)前記第1磁気コア層内にエアギャップを形成し、
h)前記第2磁気コア層内にエアギャップを形成し、前記第2磁気コア層内の前記エアギャップは前記第1磁気コア層内の前記エアギャップから中心線をはずして置かれ、
i)前記第1磁気コア層、前記第2磁気コア層および前記第3の磁気コア層を積層し、前記第3の磁気コア層は前記第1磁気コア層および前記第2磁気コア層の間にはさまれる工程を備えるフレキシブル回路アセンブリへの組込みに適する積層インダクタコアの製造方法。 - 前記第1磁気コア層、前記第2磁気コア層および前記第3の磁気コア層の前記形成工程を、レーザ切断によって行う請求項20に記載の積層インダクタコアの製造方法。
- 前記第3の磁気コア層がフェライトコア層である請求項20に記載の積層インダクタコアの製造方法。
- 前記第3の磁気コア層内にエアギャップを形成する工程をさらに備える請求項20に記載の積層インダクタコアの製造方法。
- a)フレキシブル回路アセンブリを設け、
b)前記フレキシブル回路アセンブリに複数のカットラインを予め定め、
c)前記複数のカットラインに複数の成端点を設け、
d)前記成端点に対応する前記予め定めたカットラインのそれぞれに沿って前記フレキシブル回路アセンブリを切断し、
e)少なくとも前記カットラインの1つに沿って広げるように前記フレキシブル回路アセンブリを切り離す工程を備えるフレキシブル回路アセンブリの柔軟性をさらに高める方法。 - 組込み発光ダイオード(LED)を有するフレキシブル回路アセンブリであって、
発光ダイオードを受けるように構成された開口部を有する中間層であって、
前記中間層は第1表面および第2表面を有し、
前記発光ダイオードは中央面を有する中間層と、
第1層および第2層を有する第1構造部であって、前記第1構造部の前記第1層は前記中間層の前記第1表面に付着され、
前記第1構造部は前記第1層および第2層の間に介在層を有し、
前記第1構造部は前記第1層、前記第2層、前記介在層を通る開口部を有し、前記開口部は前記中間層開口部と重なって並存し、前記発光ダイオードを組み込むように構成される第1構造部と、
第1層および第2層を有する第2構造部であって、前記第2構造部の前記第1層は前記中間層の前記第2表面に付着され、
前記第2構造部は前記第2構造部の前記第1層および第2層の間に介在層を有し、
前記第2構造部は前記第1層、前記介在層を通って第1構造部の前記第2層に終端するデバイスを設置するための開口部を有し、
前記デバイスを設置するための開口部は前記発光ダイオードを受けるように構成され、
前記第2構造部の前記デバイスを設置するための開口部は、前記中間層開口部の前記開口部および前記第1構造部の前記開口部と重なって並存し、
前記発光ダイオードは前記第2構造部の前記デバイスを設置するための開口部の中に設置され、前記発光ダイオードは前記第2構造部の前記第2層の第1表面に付着する第1表面を有する第2構造部と
を備え、
前記中間層、前記第1構造部および前記第2構造部は組み合わされて所定の中立面を有し、
前記発光ダイオードの前記中央面は前記フレキシブル回路アセンブリ内の前記中間層の前記中立面の付近に設置され、
前記発光ダイオードが前記フレキシブル回路アセンブリのメタライゼイション相互接続部と接続するように構成されるフレキシブル回路アセンブリ。 - 前記組込みデバイスが前記第1構造部内のメタライゼイション相互接続部と接続するように構成される請求項25に記載の組込み発光ダイオード(LED)を有するフレキシブル回路アセンブリ。
- 前記組込みデバイスが前記第2構造部内のメタライゼイション相互接続部と接続するように構成される請求項25に記載の組込み発光ダイオード(LED)を有するフレキシブル回路アセンブリ。
- 前記組込みデバイスが保護封止材で被覆される請求項25に記載の組込み発光ダイオードを有するフレキシブル回路アセンブリ。
- 前記フレキシブル回路アセンブリを保護する第1カバーレイ層であって、
前記第1構造部の前記第2層の第1表面に付着し、
前記組込み工程中に前記発光ダイオードの挿入を収容できるように、前記第1構造部の前記開口部と重なって並存する開口部を有する第1カバーレイ層
をさらに備える請求項25に記載の組込み発光ダイオードを有するフレキシブル回路アセンブリ。 - 前記フレキシブル回路アセンブリを保護する第2カバーレイ層であって、
前記第1構造部の前記第2層の第2表面に付着し、
前記組込み発光ダイオードから効果的に熱伝達するよう前記第2構造部の前記第2層を露出させる開口部であって、前記ダイ設置開口部に対向する開口部を有する第2カバーレイ層
をさらに備える請求項25に記載の組込み発光ダイオードを有するフレキシブル回路アセンブリ。 - 組込みインダクタデバイスを有するフレキシブル回路アセンブリであって、
インダクタコアを受けるように構成された開口部を有し、第1表面および第2表面を有する中間層を有するフレキシブル回路アセンブリと、
第1層および第2層を有する第1構造部であって、
前記第1構造部は前記インダクタコアの前記組込みを容易にするための開口部を有し、
前記第1構造部は前記第1層および第2層の間に介在層を有し、
前記第1構造部の前記介在層の1つは前記インダクタコアの複数の頂部巻線を設けるように構成される第1構造部と、
第1層および第2層を有する第2構造部であって、
前記第2構造部の前記第1層は前記中間層の前記第2表面に付着され、
前記第2構造部は前記第1層および第2層の間に介在層を有し、前記第2構造部の前記介在層の1つは前記インダクタコアの複数の底部巻線を設けるように構成される第2構造部と
を備え、
前記インダクタコアは前記第1構造部の前記開口部および前記中間層の前記開口部を通って前記中間層の前記第1表面に付着し、
前記第1構造部の前記第1層は前記中間層の前記表面に付着し、
前記第1構造部、前記中間層および前記第2構造部を通る複数のメッキ処理ビアを有する前記フレキシブル回路アセンブリは、前記複数の頂部巻線を前記複数の底部巻線と接続して、前記インダクタコアのインダクタループを設け、組込みインダクタデバイスを完成させ、
前記頂部巻線および前記底部巻線は前記組込みインダクタデバイスの入力信号部および出力信号部に接続するようにさらに構成されるフレキシブル回路アセンブリ。 - 発光ダイオード(LED)に交流電流を給電する回路であって、
シリアル構成で接続する複数の発光ダイオード対であって、
それぞれの前記発光ダイオード対がアノードおよびカソードを有する第1ダイオードを有し、
それぞれの前記発光ダイオード対がアノードおよびカソードを有する第2ダイオードを有し、
前記第1ダイオードの前記カソードが前記第2ダイオードの前記アノードに接続し、
前記第2ダイオードの前記カソードが前記第1ダイオードの前記アノードに接続する発光ダイオード対と、
前記第1ダイオードのアノードと前記第2ダイオードのカソードとの接合部位に入力部を有する第1発光ダイオード対と、
前記第1ダイオードのカソードと前記第2ダイオードのアノードとの接合部位に入力部を有し、前記複数の前記発光ダイオード対の残部が前記第1発光ダイオード対と前記第2発光ダイオード対との間に接続される第2発光ダイオード対と、
前記第1発光ダイオード対の前記入力部に接続する第1出力部および前記第2発光ダイオード対の前記入力部に接続する第2出力部を有するトランスであって、
交流電源に接続するように構成されている第1入力部および第2入力部を有するトランスと
を備える回路。 - 前記複数の前記発光ダイオード対がダイオードの1対である請求項32に記載の発光ダイオード(LED)に交流電流を給電する回路。
- 前記発光ダイオードおよび前記トランスがフレキシブル回路アセンブリ内に集積される請求項32に記載の発光ダイオード(LED)に交流電流を給電する回路。
- 発光ダイオード(LED)に交流電流を給電する回路であって、
カソードからアノードの構成で接続する複数の発光ダイオードを備え、アノード端部およびカソード端部を有する第1発光ダイオード・ストリングと、
前記発光ダイオード・ストリングの前記カソード端部に接続するアノードを有し、カソードを有する第1ダイオードと、
カソードからアノードの構成で接続する複数の発光ダイオードを備え、アノード端部およびカソード端部を有する第2発光ダイオード・ストリングと、
前記第2発光ダイオード・ストリングの前記アノード端部に接続するカソードを有し、アノードを有する第2ダイオードと、
前記第1ダイオードの前記カソードおよび前記第2ダイオードの前記アノードに接続する第1出力部を有し、
前記第1発光ダイオード・ストリングの前記アノード端部および前記第2発光ダイオード・ストリングの前記カソード端部に接続する第2出力部を有し、
交流電源に接続するように構成されている第1入力部および第2入力部を有するトランスと
を備える回路。 - 前記発光ダイオードおよび前記トランスがフレキシブル回路アセンブリ内に集積される請求項35に記載の発光ダイオード(LED)に交流電流を給電する回路。
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US201113614974A | 2011-06-15 | 2011-06-15 | |
US61497,47 | 2011-06-15 | ||
US13/506,110 | 2012-03-27 | ||
US13/506,110 US8879276B2 (en) | 2011-06-15 | 2012-03-27 | Flexible circuit assembly and method thereof |
PCT/US2012/000259 WO2012173654A2 (en) | 2011-06-15 | 2012-05-30 | Flexible circuit assembly and method thereof |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015511393A true JP2015511393A (ja) | 2015-04-16 |
JP5823033B2 JP5823033B2 (ja) | 2015-11-25 |
Family
ID=53015429
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014515804A Expired - Fee Related JP5823033B2 (ja) | 2011-06-15 | 2012-05-30 | フレキシブル回路アセンブリおよびその方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5823033B2 (ja) |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5352771U (ja) * | 1976-10-06 | 1978-05-06 | ||
JP2008205453A (ja) * | 2007-01-26 | 2008-09-04 | Teijin Ltd | 放熱性実装基板およびその製造方法 |
JP2009176521A (ja) * | 2008-01-23 | 2009-08-06 | Stanley Electric Co Ltd | 帯状発光体を用いた灯具 |
JP2009290167A (ja) * | 2008-06-02 | 2009-12-10 | Mitsui Mining & Smelting Co Ltd | 発光モジュール |
WO2012027616A2 (en) * | 2010-08-27 | 2012-03-01 | Quarkstar, Llc | Solid state light sheet or strip for general illumination |
JP2012164518A (ja) * | 2011-02-07 | 2012-08-30 | Kodenshi Corp | 広配向性照明装置とその製造方法 |
-
2012
- 2012-05-30 JP JP2014515804A patent/JP5823033B2/ja not_active Expired - Fee Related
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5352771U (ja) * | 1976-10-06 | 1978-05-06 | ||
JP2008205453A (ja) * | 2007-01-26 | 2008-09-04 | Teijin Ltd | 放熱性実装基板およびその製造方法 |
JP2009176521A (ja) * | 2008-01-23 | 2009-08-06 | Stanley Electric Co Ltd | 帯状発光体を用いた灯具 |
JP2009290167A (ja) * | 2008-06-02 | 2009-12-10 | Mitsui Mining & Smelting Co Ltd | 発光モジュール |
WO2012027616A2 (en) * | 2010-08-27 | 2012-03-01 | Quarkstar, Llc | Solid state light sheet or strip for general illumination |
JP2012164518A (ja) * | 2011-02-07 | 2012-08-30 | Kodenshi Corp | 広配向性照明装置とその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP5823033B2 (ja) | 2015-11-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8879276B2 (en) | Flexible circuit assembly and method thereof | |
US9704644B2 (en) | Flexible circuit assembly and method therof | |
KR20150104033A (ko) | 초박형 임베디드 반도체 소자 패키지 및 그 제조 방법 | |
US20130062633A1 (en) | LED Array Having Embedded LED and Method Therefor | |
CN212727898U (zh) | 部件承载件 | |
US10433414B2 (en) | Manufacturing method of printing circuit board with micro-radiators | |
US8487192B2 (en) | Printed wiring board and method for manufacturing the same | |
EP3345464B1 (en) | Method of making an led device | |
KR20120100303A (ko) | 인쇄회로기판, 이를 구비한 발광모듈, 발광모듈을 구비하는 조명유닛 및 발광모듈 제조방법 | |
JP5823033B2 (ja) | フレキシブル回路アセンブリおよびその方法 | |
WO2012173654A2 (en) | Flexible circuit assembly and method thereof | |
EP3846598A1 (en) | Arrangement with a central carrier and two opposing layer stacks, component carrier and manufacturing method | |
JP2013115110A (ja) | 段差構造のプリント配線板 | |
KR20140123273A (ko) | 인쇄회로기판 및 그 제조방법 | |
JPH08191186A (ja) | 多層配線基板 | |
KR20150135946A (ko) | 임베디드 코어리스 기판 및 그 제조방법 | |
US20220392696A1 (en) | Magnetic element, method for manufacturing magnetic element, and power supply module | |
CN203103292U (zh) | 封装基板构造 | |
US20220392688A1 (en) | Power supply module | |
KR20130060754A (ko) | 인쇄회로기판 및 그 제조 방법 | |
KR20110130604A (ko) | 복수의 소자가 내장된 집적 인쇄회로기판 및 그 제조 방법 | |
CN103050485A (zh) | 封装基板构造 | |
JP2007123453A (ja) | コントローラ | |
KR100388564B1 (ko) | 고성능 비지에이 기판 및 이의 제조방법 | |
KR20210125921A (ko) | 라운딩으로 연결된 단단하고 유연한 부분을 갖는 부품 캐리어의 파괴에 견고한 굽힘 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150220 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150324 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150624 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150908 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20151006 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5823033 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |