JP5820137B2 - 焦点検出装置 - Google Patents

Description

本発明は、焦点検出装置に関し、更に詳しくは、カメラ等の撮像装置において焦点検出装置に用いられるラインセンサの電荷蓄積を制御する技術に関する。

従来、被写体の焦点検出状態を光電変換素子で検出して、その結果に応じて撮影レンズの焦点を変化させて自動的にピントを合わせるオートフォーカスカメラ（以下ＡＦカメラ）等が一般的に使われている。最近では画面内の複数のポイント（以下、「ＡＦ枠」）の焦点状態を検出できるＡＦカメラもある。そこで、ＡＦ枠の増加に伴い問題となる焦点検出用の光電変換装置（ＡＦセンサ）の回路規模の縮小に対して種々提案されている。

例えば、光電変換素子をＡＦ枠の領域に分割し、領域１から領域ｎの信号を順次走査しながら単一の制御部で各領域１〜ｎの蓄積時間を制御することで回路規模を小さくすることが特許文献１（図１）に開示されている。

特許第３８５４７０４号明細書

しかしながら、特許文献１に記載の光電変換装置は、単一の制御部が制御する光電変換素子の領域を増やすほど回路規模が小さくなる一方で、順次走査の周期が長くなってしまい、蓄積終了タイミングが遅れてしまうことがある。特に、被写体が超高輝度である場合に、他の領域の信号を走査している間にある領域の信号が所定値を越えてしまい、結果として、その領域の像信号が光電変換素子やＡＤ変換器のダイナミックレンジを超え、ＡＦ精度が悪化してしまうことがあった。

本発明は上記問題点を鑑みてなされたものであり、回路規模を小さくしつつ、超高輝度の被写体に対しても、精度の良い焦点調節を行うことができるようにすることを目的とする。

上記目的を達成するために、被写体からの光を受光して電荷を蓄積する複数のラインセンサから、該電荷を変換して得られる信号に基づいて、焦点検出を行う本発明の焦点検出装置は、それぞれが、前記複数のラインセンサの内の複数のラインセンサを含む、複数のセンサブロックと、前記複数のセンサブロックそれぞれに対応し、前記センサブロックごとに各ラインセンサを予め決められた周期で巡回しながら各センサブロックに含まれる複数のラインセンサの信号をモニタする複数のモニタ手段と、前記複数のモニタ手段がそれぞれモニタしているラインセンサの信号の内の最大値が予め決められた値以上になった場合に、当該ラインセンサにおける電荷蓄積を終了させる制御手段と、前記焦点検出装置のダイナミックレンジと、前記周期に基づいて、１周期の間に各ラインセンサにより蓄積される電荷を変換して得られる信号が前記予め決められた値よりも低くなるように前記各センサブロック毎に制御する制限手段とを有する。

本発明によれば、回路規模を小さくしつつ、超高輝度の被写体に対しても、精度の良い焦点調節を行うことができる。

第１の実施形態に係るカメラの概略構成を示すブロック図。 第１の実施形態のカメラにおける光学系の構成を示す図。 第１の実施形態の焦点検出装置の光学的な配置を示す図。 第１の実施形態の絞りの開口部を示す図。 第１の実施形態におけるラインセンサの配置例を示す図。 第１の実施形態におけるラインセンサのＡＦ枠の配置を示す図。 第１の実施形態の光電変換装置の構成を示す図。 第１の実施形態におけるピーク検出回路の動作を説明する図。 第１の実施形態におけるＡＦセンサ１０１の動作を示すタイミングチャート。 第２の実施形態におけるラインセンサの配置例を示す図。

以下、添付図面を参照して本発明を実施するための最良の形態を詳細に説明する。

＜第１の実施形態＞
図１は、本発明の第１の実施形態に係るＡＦセンサを備えたカメラの概略構成を示すブロック図である。

カメラ用マイクロコンピュータ（ＣＰＵ）１００には、信号入力回路１０４、レンズ通信回路１０５、撮像センサ１０６、ＡＥセンサ１０７、シャッタ制御回路１０８、ＡＦセンサ１０１が接続されている。カメラの動作はスイッチ群１１４の設定で決定され、信号入力回路１０４はスイッチ群１１４へのカメラの各種操作を検知する。シャッタ制御回路１０８は、シャッタマグネット１１８ａ、１１８ｂを制御する。また、不図示の撮影レンズとはレンズ通信回路１０５を介して信号１１５の伝送がなされ、焦点位置や絞りの制御を行う。

ＡＦセンサ１０１はラインセンサを備えており、ＣＰＵ１００によりＡＦセンサ１０１を制御することで、ラインセンサで得られた被写体のコントラスト分布からデフォーカス量を検出し、不図示の撮影レンズの焦点位置を制御する。

また、ＣＰＵ１００はＡＥセンサ１０７を制御することで、被写体の輝度を検出し、不図示の撮影レンズの絞り値や露光時間を決定する。そして、レンズ通信回路１０５を介して絞り値の制御、また、シャッタ制御回路１０８を介してマグネット１１８ａ、１１８ｂの通電時間を制御するとともに、撮像センサ１０６の電荷蓄積時間を制御するなどして、露光時間の制御を行う。

ＣＰＵ１００内には、カメラ動作を制御するためのプログラムを格納したＲＯＭ、変数を記憶するためのＲＡＭ、諸パラメータを記憶するためのＥＥＰＲＯＭ（電気的消去、書き込み可能メモリ）などの記憶回路１０９が内蔵されている。

次に、図２を参照して、本第１の実施形態におけるカメラの光学系の構成について説明する。撮影レンズ２００を介して入射した被写体からの光束の大部分はクイックリターンミラー２０５で上方に反射され、ファインダスクリーン２０３上に結像する。カメラのユーザーはこの像をペンタプリズム２０１、接眼レンズ２０２を介して観察する。

また、撮影光束の一部はクイックリターンミラー２０５を透過し、後方のサブミラー２０６で下方へ曲げられて、視野マスク２０７、フィールドレンズ２１１、絞り２０８、二次結像レンズ２０９を経てＡＦセンサ１０１上に結像する。この像を光電変換して得られる像信号を処理することで、撮影レンズ２００の焦点状態を検出することができる。撮影に際しては、クイックリターンミラー２０５が跳ね上がり、全光束は撮像センサ１０６上に結像され、被写体像の露光が行われる。

なお、視野マスク２０７からＡＦセンサ１０１までにより構成される第１の実施形態における焦点検出装置での焦点検出方式は周知の位相差検出方式であり、画面内の異なる複数の領域の焦点状態を検出することが可能である。

次に、図３を参照して、焦点検出装置の光学的な配置について説明する。サブミラー２０６で反射された被写体からの光束は図中の視野マスク２０７の近傍に一旦結像する。視野マスク２０７は画面内の焦点検出領域（ＡＦ枠）を決定するための遮光部材で、中央と両側にそれぞれ縦長の開口部を有している。

フィールドレンズ２１１を構成する３つのレンズはそれぞれ視野マスク２０７の３つの開口部に対応している。該フィールドレンズ２１１の後方には絞り２０８が配置され、図４に示すように、中央部には上下に一対の２つの開口部２０８−１が、また左右の周辺部には上下に一対の２つの開口部２０８−２、２０８−３がそれぞれ設けられている。そして、ラインセンサ１０２−１〜６、ラインセンサ１０３−１〜８に入射する光束をそれぞれ制限する。

フィールドレンズ２１１は絞り２０８の各開口部を撮影レンズ２００の射出瞳付近に結像する作用を有している。絞り２０８の後方には二次結像レンズ２０９があり、３対計６つのレンズから構成され、それぞれのレンズは絞り２０８の各開口部２０８−１〜３に対応している。

一般的にラインセンサに照射される光束が大きく明るいほど精度の高い焦点検出ができる。しかしながら、撮影レンズ２００の周辺部を通過する光束はけられてしまう傾向があり、一部がけられてしまったような光束を制限するように開口部の形状を決定する必要がある。従って、図４に示すように、絞り２０８の開口部２０８−１の面積は開口部２０８−２、開口部２０８−３よりも大きく、開口部２０８−１を通過する光束は開口部２０８−２、開口部２０８−３を通過する光束よりも太く明るい。

なお、視野マスク２０７及び開口部２０８−１〜３の大きさについては、詳細に後述する。

視野マスク２０７、フィールドレンズ２１１、絞り２０８、二次結像レンズ２０９を通過した各光束は、ＡＦセンサ１０１上の複数のラインセンサ上に結像する。ここで、ラインセンサと画面内のＡＦ枠との関係について図５および図６を用いて説明する。

図５はＡＦセンサ１０１上のラインセンサの配置例を示す図である。ラインセンサ１０２−１〜６、ラインセンサ１０３−１〜８はそれぞれ一対２本のラインセンサから構成され、対のラインセンサから得られた信号の位相差により焦点状態を検出する。対のラインセンサは二次結像レンズ２０９などの焦点検出系光学により被写体上のほぼ同じ領域（ＡＦ領域）に投影される。

図５に示すＡＦ領域とファインダ画面上のＡＦ枠との関係を図６に示す。本第１の実施形態においては、ファインダ画面上には中央に３点（中央ブロック）、左右に２点ずつ（周辺ブロック）、計７点のＡＦ枠を有している。

中央ブロックのＡＦ枠１にラインセンサ１０２−３、１０２−４を、ＡＦ枠２にラインセンサ１０２−１、１０２−２を、ＡＦ枠３にラインセンサ１０２−５、１０２−６をそれぞれ配置している。また、周辺ブロック（右）のＡＦ枠４にラインセンサ１０３−１、１０３−２を、ＡＦ枠５にラインセンサ１０３−３１０３−４をそれぞれ配置している。更に、周辺ブロック（左）のＡＦ枠６にラインセンサ１０３−５、１０３−６を、ＡＦ枠７にラインセンサ１０３−７、１０３−８をそれぞれ配置している。

隣接したラインセンサ１０２−１とラインセンサ１０２−２は画素の半ピッチ分ずらして配置している。一般的に、被写体の空間周波数が高い場合、ラインセンサの画素位置と被写体コントラストの位相により、得られるＡＦ結果に微小な誤差が生じる。そこで、半画素ピッチずれたラインセンサで得られた２つのＡＦ結果の平均値を基にＡＦ制御することで、誤差を軽減することができる。他の隣接するラインセンサも同様の理由で半画素ピッチずれた配置としている。

次に、図７を参照して、本第１の実施形態におけるＡＦセンサ１０１の詳細な電気的な構成について説明する。図７において、中央ブロックは図５に示すようにＡＦ枠１〜３に対応し、上述したようにラインセンサ１０２−１〜６が配置されている。また、周辺ブロックはＡＦ枠４〜８に対応し、ラインセンサ１０３−１〜８が配置されている。ラインセンサ１０２−１には、図５に示すような一対のセンサ部と、一対のセンサ部の画素の中から蓄積中に一番大きい出力値（最大値）を検出するピーク検知回路が配置されている。更に、蓄積終了と同時にセンサ部の各画素に蓄積された出力値を一時的に記憶するメモリ部が配置されている。ラインセンサ１０２−２〜６、及びラインセンサ１０３−１〜８も同様の構成を有する。

６００はＡＦ用ＣＰＵであり、ラインセンサ１０２−１〜６及び１０３−１〜８に接続され、各ラインセンサの蓄積及び信号の読み出しを制御している。

ここで、ピーク検出回路の動作について説明する。中央ブロックのラインセンサ１０２−１〜６のピーク検出回路には、ｐｓｅｌ＿ｃｎ（ｎ＝１〜６）を順次ハイとしてアナログスイッチ６０２がＯＮになっている間、回路に電源が供給される。そして、アナログスイッチ６０２がＯＮとなることで選択されたラインセンサのセンサ部の各画素に蓄積された出力値の内、一番大きい信号ｐ＿ｏｕｔ＿ｃがコンパレータ６０３の入力部に出力される。コンパレータ６０３は、所定の電圧ＶＲと信号ｐ＿ｏｕｔ＿ｃとを比較し、信号ｃｏｍｐ＿ｃをＡＦ用ＣＰＵ６００に出力する。信号ｃｏｍｐ＿ｃは、信号ｐ＿ｏｕｔ＿ｃがＶＲより大きい、即ち蓄積を終了すべきという時に１を出力する。図８に信号ｐ＿ｏｕｔ＿ｃ、ｃｏｍｐ＿ｃ、電圧ＶＲの関係を示す。

周辺ブロックにおいても、アナログスイッチ６０２をＯＮするｐｓｅｌ＿ｌｒｍ（ｍ＝１〜８）を順次ハイとして、選択されたラインセンサのセンサ部の各画素に蓄積された出力値の内、一番大きい信号ｐ＿ｏｕｔ＿ｌｒがコンパレータ６０４に出力される。そして、電圧ＶＲと比較し、比較結果を示す信号ｃｏｍｐ＿ｌｒをＡＦ用ＣＰＵ６００に出力することで、中央ブロックと同様の動作が行われる。

図９は、ＡＦセンサ１０１の動作を示すタイミングチャートである。ＡＦ用ＣＰＵ６００がリセット信号ｒｓｔをハイとすると、ラインセンサ１０２−１〜６、１０３−１〜８の全てのセンサ部の電荷がクリアされ、ここより全てのラインセンサの蓄積制御が始まる。ＡＦ用ＣＰＵ６００は、中央ブロックに対しては信号ｐｓｅｌ＿ｃ１、ｐｓｅｌ＿ｃ２・・・、ｐｓｅｌ＿ｃ６のように順次ハイ出力して、最後のラインセンサ１０２−６に対して信号ｐｓｅｌ＿ｃ６を出力した後は、また信号ｐｓｅｌ＿ｃ１に戻る。

このように、中央ブロック（センサブロック）において、ｐｓｅｌ＿ｃｎ（ｎ＝１〜６）を順次ハイとすることによって、ラインセンサ１０２−１〜６の各アナログスイッチ６０２が順次ＯＮとなる。従って、ピーク信号ｐ＿ｏｕｔ＿ｃを巡回してモニタすることができる。そして、ＡＦ用ＣＰＵ６００は、コンパレータ６０３から出力される信号ｃｏｍｐ＿ｃに基づいて、選択されたラインセンサからのピーク信号ｐ＿ｏｕｔ＿ｃが所定レベルを超えているか否かを判断し、そのラインセンサの蓄積を継続するか中止するかの制御を行う。

また、周辺ブロック（センサブロック）に対しては信号ｐｓｅｌ＿ｌｒ１、ｐｓｅｌ＿ｌｒ２・・・、ｐｓｅｌ＿ｌｒ８と順次ハイとしていく。そして、最後のラインセンサ１０３−８に対して信号ｐｓｅｌ＿ｌｒ８を出力した後は、また信号ｐｓｅｌ＿ｌｒ１に戻る。このように、周辺ブロックにおいて、ｐｓｅｌ＿ｌｒｍ（ｍ＝１〜８）を順次ハイとすることによって、ピーク信号ｐ＿ｏｕｔ＿ｌｒを巡回してモニタすることができる。そして、ＡＦ用ＣＰＵ６００は、コンパレータ６０４から出力されるｃｏｍｐ＿ｌｒに基づいて、中央ブロックと同様の制御を行う。

次に、本第１の実施形態における、開口部２０８−１〜３の大きさについて、詳細に説明する。

まず、信号ｐｓｅｌ＿ｃｎ（ｎ＝１〜６）、ｐｓｅｌ＿ｌｒｍ（ｍ＝１〜８）をハイとする期間（モニタ周期）をＴｍ［ｓｅｃ］とし、ラインセンサの感度をＳＥＮＳ［Ｖ／（ｌｘ・ｓｅｃ）］とする。また、開口部２０８−１を通過してＡＦセンサ１０１に投影されたときの像面照度をＥ１［ｌｘ］、開口部２０８−２、２０８−３を通過してＡＦセンサ１０１に投影されたときの像面照度をＥ２［ｌｘ］とする。なお、電圧ＶＲは、光電変換素子やＡＤ変換器で規定されるダイナミックレンジＶＤＲよりも小さく、例えば、ダイナミックレンジＶＤＲの半分程度としている（ＶＲ＝ＶＤＲ/２）。このようにすることにより、後述するメモリ転送のために、巡回周期が長くなったとしても、蓄積される信号がダイナミックレンジＶＤＲを超えないようにしている。

各ラインセンサが少なくとも１回の巡回では蓄積終了判定をされないようにするために、中央ブロックにおいて、一回の巡回で蓄積するピーク信号ＶＰＫ１は下記の式（１）に示す条件を満たす必要がある。
ＶＰＫ１ ＝ ＳＥＮＳ×Ｅ１×Ｔｍ×６ ＜ ＶＲ …（１）

従って、中央ブロックのラインセンサから精度のよい信号を得るためには下記の式（２）に示す条件を満たす必要がある。
Ｅ１ ＜ ＶＲ／（ＳＥＮＳ×Ｔｍ×６） …（２）
中央ブロックに投影される光の像面照度Ｅ１が上記式を満たすような輝度が、中央ブロックの高輝度限界Ｌ１となる。
同様に、周辺ブロックにおいて、一回の巡回で蓄積するピーク信号ＶＰＫ２は下記の式（３）に示す条件を満たす必要がある。
ＶＰＫ２ ＝ ＳＥＮＳ×Ｅ２×Ｔｍ×８ ＜ ＶＲ …（３）

従って、周辺ブロックのラインセンサから精度のよい信号を得るためには下記の式（４）に示す条件を満たす必要がある。
Ｅ２ ＜ ＶＲ／（ＳＥＮＳ×Ｔｍ×８） …（４）
周辺ブロックに投影される光の像面照度Ｅ２が上記式を満たすような輝度が、周辺ブロックの高輝度限界Ｌ２となる。
つまり、同じ輝度の被写体に対して、Ｅ１：Ｅ２＝８：６となるようにすると、ＶＰＫ１＝ＶＰＫ２となり、Ｌ１＝Ｌ２となりため、中央ブロックと周辺ブロックの高輝度限界は同じになる。従って、本第１の実施形態では、Ｅ１：Ｅ２が８：６に近づくように開口部２０８−１〜３の大きさを設定する。

仮に、中央ブロックと周辺ブロックの計１４個のラインセンサを１個のモニタ回路で制御した場合を考える。このとき、ラインセンサ１０２−１〜６、１０３−１〜８の順で巡回していくとすると、1回の巡回でのピーク信号ＶＯＵＴ３は下記の式（５）で表される。
ＶＰＫ３ ＝ ＳＥＮＳ×Ｅ２×Ｔｍ×１４ ＞ ＶＲ …（５）

従って、ラインセンサのダイナミックレンジを超えてしまい、高輝度限界が悪化してしまう。このようにモニタ回路を１個追加したのみで高輝度限界を向上することができるため、超高輝度の被写体に対しても、精度の良い焦点調節を行うことができるようになる。
次に、センサ部の各画素の光電変換信号のメモリ部への転送について、図９を参照して説明する。

信号ｐｓｅｌ＿ｃｎ（ｎ＝１〜６）を順位ハイとしているときに、ｃｏｍｐ＿ｃが１であれば、ＡＦ用ＣＰＵ６００は信号ｔｒａｎｓ＿ｃｎ（ｎ＝１〜６）をハイとする。これにより、そのラインセンサの巡回を中止し、センサ部に蓄積された各画素の光電変換信号をメモリ部に転送する。図８にラインセンサ１０２−５が蓄積を終了する例を示している。例えば、中央ブロックのｋ番目の巡回ｋにおいて、信号ｐｓｅｌ＿ｃ５をハイ出力しているときにラインセンサ１０２−５のピーク信号が電圧ＶＲ以上（予め決められた値以上）になると、信号ｃｏｍｐ＿ｃが反転してハイとなる。これに応じて、ＡＦ用ＣＰＵ６００はｔｒａｎｓ＿ｃ５をハイとして、画素の光電変換信号をメモリ部に転送する。信号を転送している間は、中央ブロック、周辺ブロックともに巡回を中止する。その後、ｓｔｉｎｔ端子から信号出力することで外部に対して蓄積が終了したことを知らせる。

信号ｃｏｍｐ＿ｃが０であれば、転送動作は行わずラインセンサの蓄積を継続する。巡回ｋ＋１ではラインセンサ１０２−５の蓄積は終了しているため、ｐｓｅｌ＿ｃ１、ｐｓｅｌ＿ｃ２、ｐｓｅｌ＿ｃ３、ｐｓｅｌ＿ｃ４、ｐｓｅｌ＿ｃ６と順次ハイとしていき、ｐｓｅｌ＿ｃ５の出力はスキップする。同様に各ラインセンサの蓄積が終了すると、巡回をスキップしていく。なお、中央ブロック、周辺ブロックともに所定レベルの信号が蓄積され、信号ｃｏｍｐ＿ｃ、ｃｏｍｐ＿ｌｒが同時にハイとなった場合は、以下のようにする。すなわち、該当する信号ｔｒａｎｓ＿ｃｎ（ｎ＝１〜６）のいずれか１つと、ｔｒａｎｓ＿ｌｒｍ（ｍ＝１〜８）のいずれか１つとを同時に出力し、各センサ部の光電変換信号をメモリ部に同時に転送する。

メモリ部に転送された信号は、アナログスイッチ６０１をＯＮするための信号ｓｅｌ＿ｃｎ（ｎ＝１〜６）、ｓｅｌ＿ｌｒｍ（ｍ＝１〜８）により対象のラインセンサが選択され、信号ｓｈｉｆｔによって各ラインセンサから出力を読み出すことができる。すなわち、メモリ部からは、アナログスイッチ６０１がＯＮになっている間、ＡＦ用ＣＰＵ６００からの信号ｓｈｉｆｔによって各画素の出力が順次出力アンプ６０５の入力に出力される。出力アンプ６０５は適切なゲインでＶｏｕｔ端子より画素信号を出力する。

ＡＦ用ＣＰＵ６００には、不図示のレジスタがあり、通信端子であるｃｓ、ｓｃｌｋ、ｍｉｓｏ、ｍｏｓｉ端子を使って外部からシリアル通信することで、レジスタ値の読み出しや書き込みができる。

さらに、ＡＦ用ＣＰＵ６００には、一定周期のクロック信号を生成する不図示のクロックジェネレータと、生成されたクロックを基に蓄積時間を計測するカウンタを有する。また、外部からレジスタの設定をすることで、蓄積モニタの対象ラインセンサを設定できる。

上記の通り本第１の実施形態によれば、二次結像レンズから投影される光の明るさに応じた個数のラインセンサを配置する、言い換えれば、ラインセンサの個数に応じた光の明るさとなるように開口部を調節する。更に、コンパレータを複数設けることにより、回路規模の縮小と高輝度被写体に対する精度の両立を実現することができる。

なお、複数の開口を介して二次結像レンズから投影される光の明るさの比と、複数の開口にそれぞれ対応するランセンサの数の比とを厳密に一致させる必要はない。例えば、所望の高輝度限界から、１つのコンパレータに接続するラインセンサの数の最大数を逆算して配置すればよい。また、カメラの仕様からラインセンサ数が決まっており、所望の高輝度限界を達成できない場合は、コンパレータの数を増やし、１つのコンパレータに接続するラインセンサの数を少なくして巡回周期を短くすることで、高輝度限界を向上することもできる。

＜第２の実施形態＞
次に、図１０を参照して、本発明の第２の実施形態に係る光電変換装置について説明する。なお、本第２の実施形態におけるカメラの基本的な構成は図１及び図２を参照して説明したものと同様であるので、ここでは説明を省略する。

本第２の実施形態では、上述した第１の実施形態とは異なり、図４に示す開口部２０８−１の面積と、開口部２０８−２、２０８−３それぞれの面積とが等しく、同じ輝度の被写体が各ラインセンサには等しい像面照度Ｅで投影されるものとする。

図１０はＡＦセンサ１０１上のラインセンサの配置例を示す図である。本第２の実施形態では、ＡＦセンサ１０１はラインセンサ１２４−１〜６、ラインセンサ１２５−１〜８を有し、ラインセンサ１２４−１〜６とラインセンサ１２５−１〜８の各画その受光面積比を８：６とする。従って、ラインセンサ１２４−１〜６の感度をＳＥＮＳ１、ラインセンサ１２５−１〜８の感度をＳＥＮＳ２とすると下記の式（６）に示す関係が成り立つ。
６×ＳＥＮＳ１ ＝ ８×ＳＥＮＳ２ …（６）

なお、ＡＦセンサ１０１の詳細な電気的な構成は、第１の実施形態において図７を参照して説明したものと同様である。ただし、図１０のラインセンサ１２４−１〜６が図６のラインセンサ１０２−１〜６に対応し、図１０のラインセンサ１２５−１〜８が図６のラインセンサ１０３−１〜８に対応する。また、ＡＦセンサ動作のタイミングチャートは図９と同様である。

中央ブロックのラインセンサ１２４−１〜６が１回の巡回で蓄積するピーク信号ＶＰＫ３は下記の式（７）で表される。
ＶＰＫ３ ＝ ＳＥＮＳ１×Ｅ×Ｔｍ×６ …（７）

周辺ブロックのラインセンサ１２５−１〜８が一回の巡回で蓄積するピーク信号ＶＰＫ４は下記の式（８）で表される。
ＶＰＫ４ ＝ ＳＥＮＳ２×Ｅ×Ｔｍ×８ …（８）

６×ＳＥＮＳ１＝８×ＳＥＮＳ２であるため、ＶＰＫ３＝ＶＰＫ４が得られ、それぞれのブロックの１周期で得られる信号は等しくなり、高輝度限界も等しくなる。
上記の通り本第２の実施形態によれば、１つのモニタ回路でモニタするラインセンサの数に応じて、ラインセンサの感度を変えることで、回路規模の縮小と高輝度被写体に対する精度の両立を実現することができる。

なお、ラインセンサの感度の比と、１つのモニタ回路に接続するラインセンサの数の比とを厳密に一致させる必要はない。所望の高輝度限界に基づいて、１回の巡回で規定を越えないように、１つのモニタ回路に接続するラインセンサの数及び感度を決めればよい。また、カメラの仕様からラインセンサ数が決まっており、所望の高輝度限界を達成できない場合は、コンパレータの数を増やし、１つのコンパレータに接続するラインセンサの数を少なくして巡回周期を短くすることで、高輝度限界を向上することもできる。

以上、本発明の好ましい実施形態について説明したが、本発明はこれらの実施形態に限定されず、その要旨の範囲内で種々の変形及び変更が可能である。

Claims (8)

1. 被写体からの光を受光して電荷を蓄積する複数のラインセンサから、該電荷を変換して得られる信号に基づいて、焦点検出を行う焦点検出装置であって、
   それぞれが、前記複数のラインセンサの内の複数のラインセンサを含む、複数のセンサブロックと、
   前記複数のセンサブロックそれぞれに対応し、前記センサブロックごとに各ラインセンサを予め決められた周期で巡回しながら各センサブロックに含まれる複数のラインセンサの信号をモニタする複数のモニタ手段と、
   前記複数のモニタ手段がそれぞれモニタしているラインセンサの信号の内の最大値が予め決められた値以上になった場合に、当該ラインセンサにおける電荷蓄積を終了させる制御手段と、
   前記焦点検出装置のダイナミックレンジと、前記周期に基づいて、１周期の間に各ラインセンサにより蓄積される電荷を変換して得られる信号が前記予め決められた値よりも低くなるように前記各センサブロック毎に制御する制限手段と
   を有することを特徴とする焦点検出装置。
2. 前記制限手段は、前記センサブロックごとに開口を有し、前記被写体からの光の光束を制限するための絞りであって、
   前記開口の大きさは、前記複数のモニタ手段が１回の巡回でそれぞれモニタする前記複数のラインセンサの信号の内の最大値が、前記予め決められた値よりも低くなる大きさであることを特徴とする請求項１に記載の焦点検出装置。
3. より狭い前記開口に対応する前記センサブロックに含まれるラインセンサの数は、より広い前記開口に対応する前記センサブロックに含まれるラインセンサの数よりも多いことを特徴とする請求項２に記載の焦点検出装置。
4. 前記制限手段は、前記ラインセンサの感度を、前記複数のモニタ手段が１回の巡回でそれぞれモニタする前記複数のラインセンサの信号の内の最大値が、前記予め決められた値よりも低くなる感度に制限することを特徴とする請求項１乃至３のいずれか１項に記載の焦点検出装置。
5. 前記ラインセンサの感度は、前記センサブロックごとに異なり、
   前記制限手段は、前記センサブロックそれぞれに含まれるラインセンサの数が多いほど、前記感度を低くすることを特徴とする請求項４に記載の焦点検出装置。
6. 前記予め決められた値は、前記複数のラインセンサを構成する光電変換素子のダイナミックレンジよりも小さいことを特徴とする請求項１乃至５のいずれか１項に記載の焦点検出装置。
7. 前記複数のラインセンサの信号をＡＤ変換するＡＤ変換器を更に有し、
   前記予め決められた値は、前記ＡＤ変換器のダイナミックレンジよりも小さいことを特徴とする請求項１乃至５のいずれか１項に記載の焦点検出装置。
8. 前記ダイナミックレンジをＶＤＲ、前記周期をＴ、ラインセンサの感度をＳＥＮＳ、像面照度をＥとしたときに、前記制限手段は、
   ＳＥＮＳ×Ｅ×Ｔ＜ＶＤＲ／２
   が成り立つように、前記ラインセンサの感度及び前記像面照度の少なくともいずれかを制御することを特徴とする請求項１乃至７のいずれか１項に記載の焦点検出装置。

Images