JP5809952B2 - Manufacturing method of solar cell - Google Patents

Manufacturing method of solar cell Download PDF

Info

Publication number
JP5809952B2
JP5809952B2 JP2011270932A JP2011270932A JP5809952B2 JP 5809952 B2 JP5809952 B2 JP 5809952B2 JP 2011270932 A JP2011270932 A JP 2011270932A JP 2011270932 A JP2011270932 A JP 2011270932A JP 5809952 B2 JP5809952 B2 JP 5809952B2
Authority
JP
Japan
Prior art keywords
substrate
temperature
electrode layer
layer
solar cell
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2011270932A
Other languages
Japanese (ja)
Other versions
JP2013122987A (en
Inventor
俊介 小西
俊介 小西
真 入野
真 入野
康之 石井
康之 石井
廣田　亮
亮 廣田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Honda Motor Co Ltd
Original Assignee
Honda Motor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Honda Motor Co Ltd filed Critical Honda Motor Co Ltd
Priority to JP2011270932A priority Critical patent/JP5809952B2/en
Publication of JP2013122987A publication Critical patent/JP2013122987A/en
Application granted granted Critical
Publication of JP5809952B2 publication Critical patent/JP5809952B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/541—CuInSe2 material PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Photovoltaic Devices (AREA)

Description

本発明は、太陽電池の製造方法に関する。   The present invention relates to a method for manufacturing a solar cell.

近年、二酸化炭素の排出による地球温暖化が深刻化し、この対策としてクリーンなエネルギ源である太陽電池の開発が進められている。特に、Ｃｕ（Ｉｎ，Ｇａ）Ｓｅ２などで構成されるカルコパイライト型結晶構造の光吸収層を備える太陽電池は、薄型太陽電池の中でもエネルギ変換効率が高く、経年劣化が少ないため、その開発が急速に進められている。 In recent years, global warming due to the emission of carbon dioxide has become serious, and the development of solar cells, which are clean energy sources, has been promoted as a countermeasure. In particular, a solar cell including a light-absorbing layer having a chalcopyrite type crystal structure composed of Cu (In, Ga) Se 2 or the like has high energy conversion efficiency among thin solar cells and has little deterioration over time. It is progressing rapidly.

特許文献１には、基板上にＭｏ電極層（裏面電極層）、光吸収層、バッファ層、透明電極層を順次積層されたカルコパイライト型の太陽電池について記載されている。また、前記透明電極層は、ＺｎＯＡｌをスパッタリングで積層することが記載されている。
また、特許文献２には、透明電極層をスパッタリングする際の基板温度を１５０℃〜２５０℃の間に保持することが記載されている。 Patent Document 1 describes a chalcopyrite solar cell in which a Mo electrode layer (back electrode layer), a light absorption layer, a buffer layer, and a transparent electrode layer are sequentially laminated on a substrate. Further, it is described that the transparent electrode layer is formed by depositing ZnOAl by sputtering.
Patent Document 2 describes that the substrate temperature during sputtering of the transparent electrode layer is maintained between 150 ° C and 250 ° C.

特開２００７−１０９８４２号公報JP 2007-109842 A 特開昭６１−１１１５８６号公報JP-A-61-111586

前記のように、透明電極層をスパッタリングする際の基板温度を１５０℃〜２５０℃の間に保持した場合（つまり、透明電極層のスパッタリング直前の基板温度を１５０℃〜２５０℃まで昇温させ、スパッタリング終了時までその温度を一定に保持した場合）、次のような問題が生じる。
すなわち、例えば、ＩｎＳのバッファ層上に、前記温度を保持したままで透明電極層をスパッタリングで積層すると、その熱でバッファ層を構成する原子（例えば、Ｉｎなど）が光吸収層のＣｕ空孔に拡散することとなる。なお、カルコパイライト型の太陽電池では、最も生成しやすいＣｕ空孔がアクセプタとなることを利用し、光吸収層をｐ形半導体として機能させている。 As described above, when the substrate temperature during sputtering of the transparent electrode layer is maintained between 150 ° C. and 250 ° C. (that is, the substrate temperature immediately before sputtering of the transparent electrode layer is raised to 150 ° C. to 250 ° C., When the temperature is kept constant until the end of sputtering), the following problems occur.
That is, for example, when a transparent electrode layer is laminated on the InS buffer layer while maintaining the temperature by sputtering, atoms (for example, In) that constitute the buffer layer by the heat are Cu vacancies in the light absorption layer. Will spread. In the chalcopyrite solar cell, the light absorption layer is made to function as a p-type semiconductor by utilizing the fact that the most easily generated Cu vacancies become acceptors.

ここで、前記のようにＩｎが光吸収層のＣｕ空孔に拡散された場合、当該ＩｎがＣｕ空孔を埋め、ドナーであるＩｎＣｕが増加する。したがって、ｎ形半導体として機能するバッファ層に対して、ｐ形半導体として機能する光吸収層の電圧が低下する。
したがって、前記電圧の低下によって、太陽電池のエネルギ変換効率が低下してしまうという問題が生じる。 Here, when In is diffused into the Cu vacancies in the light absorption layer as described above, the In fills the Cu vacancies, and In Cu as a donor increases. Therefore, the voltage of the light absorption layer functioning as a p-type semiconductor is reduced with respect to the buffer layer functioning as an n-type semiconductor.
Therefore, the problem that the energy conversion efficiency of a solar cell will fall by the fall of the said voltage arises.

そこで、本発明は、エネルギ変換効率がより高い太陽電池の製造方法を提供することを課題とする。   Then, this invention makes it a subject to provide the manufacturing method of a solar cell with higher energy conversion efficiency.

前記課題を解決するために本発明に係る太陽電池の製造方法は、基板上に裏面電極層を積層する第１工程と、前記裏面電極層上に、カルコパイライト型の光吸収層を積層する第２工程と、前記光吸収層上にバッファ層を積層する第３工程と、前記バッファ層上にスパッタリングで透明電極層を積層する第４工程と、を含む太陽電池の製造方法であって、前記第４工程は、前記基板の温度を低下させながら前記透明電極層を積層する期間を含み、前記第４工程の開始時の前記基板の温度を１５０℃以上２５０℃以下とし、前記第４工程の終了時の前記基板の温度を１００℃以下とすることを特徴とする。 In order to solve the above problems, a method of manufacturing a solar cell according to the present invention includes a first step of laminating a back electrode layer on a substrate, and a laminating chalcopyrite type light absorption layer on the back electrode layer. A method of manufacturing a solar cell, comprising: two steps; a third step of laminating a buffer layer on the light absorption layer; and a fourth step of laminating a transparent electrode layer on the buffer layer by sputtering, the fourth step is seen containing a period of laminating the transparent electrode layer while reducing the temperature of the substrate, the temperature of the substrate at the start of the fourth step was 0.99 ° C. or higher 250 ° C. or less, the fourth step The temperature of the substrate at the end of is set to 100 ° C. or lower .

このような構成によれば、第１工程〜第３工程において裏面電極層、光吸収層、及びバッファ層を基板上に順次積層し、その後の第４工程は、基板の温度を低下させながら透明電極層を積層する期間を含む。ここで、第４工程において基板の温度を低下させると、それにともなってバッファ層の温度も低下していく。
そして、バッファ層の温度を低下させることによって、バッファ層の構成原子が光吸収層の空孔(例えば、Ｃｕ空孔)に拡散することを抑制できる。また、光吸収層の空孔は正孔のキャリアとして機能するため、バッファ層の構成原子が光吸収層に拡散することを抑制することで、太陽電池のキャリア密度を増加させることができる。
したがって、太陽電池の開放電圧を高くすることができ、それに伴ってエネルギ変換効率も高くすることができる。
また、第４工程の開始時、つまり、透明電極層の積層を開始する時点での基板温度を、比較的高温の１５０℃以上２５０℃以下とする。そうすると、基板からバッファ層への伝熱により、バッファ層の温度も比較的高温となる。
この場合、バッファ層と透明電極層との界面において、透明電極層の構成原子がバッファ層に拡散し、バッファ層の格子欠陥を減少させることとなる。したがって、バッファ層で生成された電子のうち、前記格子欠陥でトラップされるものが減少するため、太陽電池のエネルギ変換効率をより高くすることができる。
また、第４工程の終了時、つまり、透明電極層の積層を終了した時点での基板温度を、比較的低温の１００℃以下とする。これによって、バッファ層の構成原子が光吸収層の空孔に拡散することをより好適に抑制できる。したがって、太陽電池のエネルギ変換効率をより高くすることができる。 According to such a configuration, the back electrode layer, the light absorption layer, and the buffer layer are sequentially laminated on the substrate in the first to third steps, and the subsequent fourth step is transparent while lowering the temperature of the substrate. It includes a period for laminating electrode layers. Here, when the temperature of the substrate is lowered in the fourth step, the temperature of the buffer layer is also lowered accordingly.
Then, by reducing the temperature of the buffer layer, it is possible to suppress diffusion of constituent atoms of the buffer layer into vacancies (for example, Cu vacancies) in the light absorption layer. Further, since the holes in the light absorption layer function as hole carriers, the carrier density of the solar cell can be increased by suppressing diffusion of constituent atoms of the buffer layer into the light absorption layer.
Therefore, the open circuit voltage of the solar cell can be increased, and the energy conversion efficiency can be increased accordingly.
In addition, the substrate temperature at the start of the fourth step, that is, when the transparent electrode layer starts to be laminated is set to a relatively high temperature of 150 ° C. or more and 250 ° C. or less. Then, due to heat transfer from the substrate to the buffer layer, the temperature of the buffer layer also becomes relatively high.
In this case, the constituent atoms of the transparent electrode layer diffuse into the buffer layer at the interface between the buffer layer and the transparent electrode layer, thereby reducing lattice defects in the buffer layer. Therefore, among the electrons generated in the buffer layer, those trapped by the lattice defects are reduced, so that the energy conversion efficiency of the solar cell can be further increased.
Further, the substrate temperature at the end of the fourth step, that is, at the time when the lamination of the transparent electrode layer is completed is set to a relatively low temperature of 100 ° C. or lower. Thereby, it can suppress more suitably that the constituent atom of a buffer layer diffuses into the void | hole of a light absorption layer. Therefore, the energy conversion efficiency of the solar cell can be further increased.

また、前記第４工程において前記基板の温度の低下速度を０．５℃／ｓｅｃ以上１．０℃／ｓｅｃ以下とすることが好ましい。In the fourth step, it is preferable that the rate of temperature decrease of the substrate is 0.5 ° C./sec or more and 1.0 ° C./sec or less.

本発明によれば、エネルギ変換効率がより高い太陽電池の製造方法を提供することができる。   ADVANTAGE OF THE INVENTION According to this invention, the manufacturing method of a solar cell with higher energy conversion efficiency can be provided.

本実施形態に係る太陽電池の製造方法によって製造される太陽電池の概略断面図である。It is a schematic sectional drawing of the solar cell manufactured by the manufacturing method of the solar cell which concerns on this embodiment. （ａ）は、基板上に、裏面電極層、光吸収層、及びバッファ層を積層した状態で行う加熱処理を示す説明図であり、（ｂ）は、（ａ）の加熱処理の後、透明電極層のスパッタリングを開始した時点の状態を示す説明図であり、（ｃ）は、（ｂ）で開始した透明電極層のスパッタリングを継続させながら、冷却水で基板ホルダを冷却する処理を示す説明図である。(A) is explanatory drawing which shows the heat processing performed in the state which laminated | stacked the back surface electrode layer, the light absorption layer, and the buffer layer on the board | substrate, (b) is transparent after the heat processing of (a). It is explanatory drawing which shows the state at the time of starting sputtering of an electrode layer, (c) is explanatory drawing which shows the process which cools a substrate holder with cooling water, continuing sputtering of the transparent electrode layer started by (b). FIG. 本実施形態の加熱・冷却処理を行った際の基板の温度変化と、従来技術の加熱処理を行った際の基板の温度変化を示すグラフである。It is a graph which shows the temperature change of the board | substrate at the time of performing the heating / cooling process of this embodiment, and the temperature change of the board | substrate at the time of performing the heat processing of a prior art. （ａ）は、透明電極層の積層温度に対する太陽電池の開放電圧の変化を示すグラフであり、（ｂ）は、透明電極層の積層温度に対する光吸収層のキャリア密度の変化を示すグラフである。(A) is a graph which shows the change of the open circuit voltage of the solar cell with respect to the lamination temperature of a transparent electrode layer, (b) is a graph which shows the change of the carrier density of the light absorption layer with respect to the lamination temperature of a transparent electrode layer. . （ａ）は、透明電極層の積層温度に対するフィル・ファクタの値の変化を示すグラフであり、（ｂ）は、透明電極層の積層温度に対するバッファ層界面のＺｎ拡散量の変化を示すグラフである。(A) is a graph which shows the change of the value of the fill factor with respect to the lamination temperature of a transparent electrode layer, (b) is a graph which shows the change of Zn diffusion amount of the buffer layer interface with respect to the lamination temperature of a transparent electrode layer. is there. 透明電極層の積層温度に対するエネルギ変換効率の変化を示すグラフである。It is a graph which shows the change of the energy conversion efficiency with respect to the lamination temperature of a transparent electrode layer.

本発明の一実施形態について、図１〜図６を参照して説明する。
なお、以下の記載において、「カルコパイライト型の光吸収層」とは、正方晶系に属するカルコパイライト型結晶構造の化合物で構成される光吸収層を示すものとする。 An embodiment of the present invention will be described with reference to FIGS.
In the following description, “chalcopyrite type light absorption layer” refers to a light absorption layer composed of a compound having a chalcopyrite type crystal structure belonging to the tetragonal system.

≪太陽電池の構成≫
図１は、本実施形態に係る太陽電池の製造方法によって製造される太陽電池の概略断面図である。
太陽電池１００は、太陽光の光エネルギを直流電力に変換するものであり、基板１上に裏面電極層２、光吸収層３、バッファ層４、透明電極層５が順次積層された構成となっている。なお、太陽電池１００は、透明電極層５に対して太陽光が照射されるように設置される。
また、実際には、基板１上に積層された複数の太陽電池セル（裏面電極層２、光吸収層３、バッファ層４、及び透明電極層５）を直列接続した太陽電池モジュールを用いて所望の電力を得ることとなる。 ≪Solar cell configuration≫
FIG. 1 is a schematic cross-sectional view of a solar cell manufactured by the method for manufacturing a solar cell according to the present embodiment.
The solar cell 100 converts light energy of sunlight into DC power, and has a configuration in which a back electrode layer 2, a light absorption layer 3, a buffer layer 4, and a transparent electrode layer 5 are sequentially laminated on a substrate 1. ing. In addition, the solar cell 100 is installed so that sunlight may be irradiated with respect to the transparent electrode layer 5.
Moreover, actually, it is desired to use a solar cell module in which a plurality of solar cells (back electrode layer 2, light absorption layer 3, buffer layer 4, and transparent electrode layer 5) stacked on substrate 1 are connected in series. You will get the power.

基板１（サブストレート）は、その上部に積層された各層を支持・固定するものである。基板１として、ソーダライムガラス（Soda-Lime Glass：ＳＬＧ）、低アルカリガラス、ステンレス、ポリイミド、チタン箔などを用いることができる。ちなみに、太陽電池モジュールを製造する際には、一枚の基板１上に複数の太陽電池セルを配置し、それらを直列接続する。   The substrate 1 (substrate) is for supporting and fixing the layers stacked on the substrate 1 (substrate). As the substrate 1, soda-lime glass (SLG), low alkali glass, stainless steel, polyimide, titanium foil, or the like can be used. Incidentally, when manufacturing a solar cell module, a plurality of solar cells are arranged on a single substrate 1 and connected in series.

裏面電極層２は、太陽電池１００のプラス電極６に接続され、基板１上に積層される。裏面電極層２として、Ｍｏ（モリブデン）などを用いることができる。   The back electrode layer 2 is connected to the plus electrode 6 of the solar cell 100 and laminated on the substrate 1. As the back electrode layer 2, Mo (molybdenum) or the like can be used.

光吸収層３は、ｐ形半導体として機能するものであり、裏面電極層２上に積層される。光吸収層３はカルコパイライト型結晶構造の化合物であり、例えば、Ｃｕ（Ｉｎ，Ｇａ）Ｓｅ２、ＣｕＩｎＳ２、Ｃｕ（Ｉｎ，Ｇａ）（Ｓ，Ｓｅ）２などを用いることができる。
透明電極層５を介して光が入射すると、光吸収層３の価電子帯の電子が励起されて伝導帯に移り、電子−正孔対が生成される。 The light absorption layer 3 functions as a p-type semiconductor and is laminated on the back electrode layer 2. The light absorption layer 3 is a compound having a chalcopyrite type crystal structure, and for example, Cu (In, Ga) Se 2 , CuInS 2 , Cu (In, Ga) (S, Se) 2 or the like can be used.
When light is incident through the transparent electrode layer 5, electrons in the valence band of the light absorption layer 3 are excited to move to the conduction band, and electron-hole pairs are generated.

バッファ層４は、ｎ形半導体として機能するものであり、光吸収層３上に積層される。バッファ層４として、例えば、Ｉｎ（Ｓ，Ｏ，ＯＨ），Ｉｎ２Ｓ３，Ｚｎ（Ｓ，Ｏ，ＯＨ），ＣｄＳなどを用いることができる。
バッファ層４は、光吸収層３上に積層されることでｐｎ接合を形成するほか、伝導帯不連続性による太陽電池１００の性能低下を防止するなどの機能を果たす。 The buffer layer 4 functions as an n-type semiconductor and is stacked on the light absorption layer 3. For example, In (S, O, OH), In 2 S 3 , Zn (S, O, OH), CdS, or the like can be used as the buffer layer 4.
The buffer layer 4 is stacked on the light absorption layer 3 to form a pn junction and to perform functions such as preventing performance degradation of the solar cell 100 due to conduction band discontinuity.

透明電極層５（ＴＣＯ：Transparent Conducting Oxides）は、太陽電池１００のマイナス電極７に接続され、太陽光を透過して光吸収層３に到達させる機能を有する。また、透明電極層５は、バッファ層４上に積層される。
透明電極層５として、例えば、ＺｎＯ：Ａｌ，ＩＴＯ（Indium Tin Oxide）などを用いることができる。ちなみに、前記Ａｌは、ドーピング添加元素である。 The transparent electrode layer 5 (TCO: Transparent Conducting Oxides) is connected to the negative electrode 7 of the solar cell 100 and has a function of transmitting sunlight and reaching the light absorption layer 3. The transparent electrode layer 5 is stacked on the buffer layer 4.
As the transparent electrode layer 5, for example, ZnO: Al, ITO (Indium Tin Oxide) or the like can be used. Incidentally, the Al is a doping additive element.

≪動作原理とＦＦの制限要因≫
太陽電池１００に光が入射すると、ｐｎ接合付近（光吸収層３とバッファ層４との接合面付近）において、バンドギャップ以上のエネルギを有する照射光によって電子−正孔対（励起子）が生成される。そして、励起された電子はｐｎ接合の内部電界により、バッファ層４を介して透明電極層５に向かう。一方、励起された正孔はｐｎ接合の内部電界により、裏面電極層２に向かう。 ≪Operating principle and FF limiting factors≫
When light enters the solar cell 100, an electron-hole pair (exciton) is generated near the pn junction (near the junction surface between the light absorption layer 3 and the buffer layer 4) by irradiation light having energy greater than or equal to the band gap. Is done. The excited electrons travel toward the transparent electrode layer 5 through the buffer layer 4 due to the internal electric field of the pn junction. On the other hand, the excited holes are directed to the back electrode layer 2 by the internal electric field of the pn junction.

その結果、透明電極層５側が負に帯電し、裏面電極層２側が正に帯電して、図１に示すプラス電極とマイナス電極との間に電位差が生じる。この電位差を起電力として、各電極間を導線で接続すると光電流が得られる、つまり、太陽光の光エネルギが電気エネルギに変換されることとなる。   As a result, the transparent electrode layer 5 side is negatively charged, the back electrode layer 2 side is positively charged, and a potential difference is generated between the plus electrode and the minus electrode shown in FIG. When this potential difference is used as an electromotive force to connect each electrode with a conducting wire, a photocurrent is obtained, that is, the light energy of sunlight is converted into electric energy.

なお、光吸収層３には原子が抜けた空孔が多数存在する。例えば、カルコパイライト型の光吸収層としてＣｕ（Ｉｎ，Ｇａ）Ｓｅ２を用いた場合、Ｃｕ空孔が大量に生成する。これは、Ｃｕ空孔が最も生成エネルギが小さいためであり、生成したＣｕ空孔はアクセプタとして機能する。このように多数のＣｕ空孔が存在することによって、光吸収層３をｐ形半導体として機能させることができる。 The light absorption layer 3 has a large number of holes from which atoms are removed. For example, when Cu (In, Ga) Se 2 is used as a chalcopyrite type light absorption layer, a large amount of Cu vacancies are generated. This is because Cu vacancies have the smallest generated energy, and the generated Cu vacancies function as acceptors. Thus, the presence of a large number of Cu vacancies allows the light absorption layer 3 to function as a p-type semiconductor.

また、太陽電池１００のエネルギ変換効率ηは、以下の（式１）で表される。なお、（式１）において、ＩＳＣは短絡電流（Short Circuit Current）であり、太陽電池１００のプラス極とマイナス極とを短絡したときに流れる電流である。また、ＶＯＣは開放電圧（Open Circuit Voltage）であり、太陽電池１００を開放状態にしたときの両極間の電圧である。
また、ＦＦはフィル・ファクタ（Fill Factor）であり、以下の（式２）で表される。
なお、Ｉｍ，Ｖｍはそれぞれ、最大電力Ｐｍを与える電流値、電圧値である。 Further, the energy conversion efficiency η of the solar cell 100 is expressed by the following (Equation 1). In (Expression 1), I SC is a short circuit current, which is a current that flows when the positive electrode and the negative electrode of the solar cell 100 are short-circuited. V OC is an open circuit voltage, which is a voltage between the two electrodes when the solar cell 100 is opened.
Moreover, FF is a fill factor and is represented by the following (Formula 2).
Note that I m and V m are a current value and a voltage value that give the maximum power P m , respectively.

Figure 0005809952
Figure 0005809952

Figure 0005809952
Figure 0005809952

≪太陽電池の製造方法≫
次に、本実施形態に係る太陽電池の製造方法について説明する。なお、基板１上に裏面電極層２、光吸収層３、バッファ層４を順次積層するまでの工程は様々な方法を採用することができるため、その概略を説明することとする。 ≪Solar cell manufacturing method≫
Next, a method for manufacturing a solar cell according to this embodiment will be described. Note that various methods can be adopted for the process until the back electrode layer 2, the light absorption layer 3, and the buffer layer 4 are sequentially laminated on the substrate 1, and an outline thereof will be described.

＜第１工程＞
まず、ソーダライムガラスなどの基板１を洗浄した後、乾燥させる。そして、基板１上に裏面電極層２を、スパッタリングによって積層する。なお、本実施形態では、裏面電極層２としてモリブデン（Ｍｏ）を用いたが、これに限定されるものではない。
次に、太陽電池の裏面電極層２を分離するために、レーザー・スクライビングを行う。 <First step>
First, the substrate 1 such as soda lime glass is washed and then dried. Then, the back electrode layer 2 is laminated on the substrate 1 by sputtering. In this embodiment, molybdenum (Mo) is used as the back electrode layer 2, but the present invention is not limited to this.
Next, laser scribing is performed to separate the back electrode layer 2 of the solar cell.

＜第２工程＞
さらに、裏面電極層２上にＩｎ金属ターゲット及びＣｕ−Ｇａ合金ターゲットをそれぞれ用いたスパッタリングにより、Ｉｎ層とＣｕ−Ｇａ層との二層構造からなる積層成膜を行う（プリサーカの形成）。さらに、プリサーカを備える基板１ごとアニール処理室（図示せず）内に収容する。
そして、アニール処理室内に挿入されたガス導入管（図示せず）を介してＨｅ２Ｓｅガスを導入するとともに、アニール処理室内を４００℃から６００℃程度の温度範囲まで昇温させアニール処理を行う。これによって、カルコパイライト型の光吸収層３を形成することができる。 <Second step>
Furthermore, a stacked film having a two-layer structure of an In layer and a Cu—Ga layer is formed on the back electrode layer 2 by sputtering using an In metal target and a Cu—Ga alloy target (formation of a pre-circulator). Further, the entire substrate 1 including the precirculator is accommodated in an annealing treatment chamber (not shown).
Then, He 2 Se gas is introduced through a gas introduction pipe (not shown) inserted into the annealing chamber, and the annealing chamber is heated to a temperature range of about 400 ° C. to 600 ° C. to perform annealing. . Thereby, the chalcopyrite type light absorption layer 3 can be formed.

なお、光吸収層３の積層方法は、前記で説明した方法（セレン化法）に限らない。例えば、多源蒸着法、スパッタ法、ナノ粒子印刷法などによって、光吸収層３を積層することとしてもよい。   In addition, the lamination | stacking method of the light absorption layer 3 is not restricted to the method (selenization method) demonstrated above. For example, the light absorption layer 3 may be laminated by a multi-source vapor deposition method, a sputtering method, a nano particle printing method, or the like.

＜第３工程＞
次に、光吸収層３上にバッファ層４を、溶液成長法によって積層する。なお、本実施形態では、バッファ層４としてＩｎＳを用いたが、これに限定されるものではない。
ちなみに、バッファ層４の積層方法は溶液成長法に限らず、様々な手法で行うことができる。例えば、スパッタリング、ＩＬＧＡＲ（Ion Layer Gas Reaction）などによって、バッファ層４を積層することとしてもよい。 <Third step>
Next, the buffer layer 4 is laminated on the light absorption layer 3 by a solution growth method. In the present embodiment, InS is used as the buffer layer 4, but the present invention is not limited to this.
Incidentally, the stacking method of the buffer layer 4 is not limited to the solution growth method, and can be performed by various methods. For example, the buffer layer 4 may be laminated by sputtering, ILGAR (Ion Layer Gas Reaction), or the like.

図２（ａ）は、基板上に、裏面電極層、光吸収層、及びバッファ層を積層した状態で行う加熱処理を示す説明図である。
基板１上に裏面電極層２、光吸収層３、及びバッファ層４を順次積層した積層構造体Ｋを加熱処理室に収容する。そして、加熱用ランプ１１で加熱することによって、加熱処理室内の温度を約２００℃まで昇温させ、積層構造体Ｋを加熱する。
当該加熱を所定時間行うことで、積層構造体Ｋの温度が約２００℃に達する。 FIG. 2A is an explanatory diagram showing a heat treatment performed in a state where a back electrode layer, a light absorption layer, and a buffer layer are stacked on a substrate.
A laminated structure K in which the back electrode layer 2, the light absorption layer 3, and the buffer layer 4 are sequentially laminated on the substrate 1 is accommodated in the heat treatment chamber. Then, by heating with the heating lamp 11, the temperature in the heat treatment chamber is raised to about 200 ° C., and the laminated structure K is heated.
By performing the heating for a predetermined time, the temperature of the laminated structure K reaches about 200 ° C.

＜第４工程＞
図２（ｂ）は、図２（ａ）の加熱処理の後、透明電極層のスパッタリングを開始した時点の状態を示す説明図である。
図２（ａ）に示した加熱処理の後、積層構造体Ｋをスパッタ室に移動させ、基板ホルダ１２上に載置する。なお、加熱処理室とスパッタ室とを、開閉可能な仕切りを介して隣接して設けることが好ましい。これによって、移動の際に積層構造体Ｋの温度低下を最小限に抑えることができる。 <4th process>
FIG. 2B is an explanatory diagram showing a state at the time when sputtering of the transparent electrode layer is started after the heat treatment of FIG.
After the heat treatment shown in FIG. 2A, the laminated structure K is moved to the sputtering chamber and placed on the substrate holder 12. Note that the heat treatment chamber and the sputtering chamber are preferably provided adjacent to each other with a partition that can be opened and closed. Thereby, the temperature drop of the laminated structure K can be minimized during movement.

基板ホルダ１２は静電チャックなどによって積層構造体を吸着するとともに、その裏面に設置されたヒータ（図示せず）からの熱を積層構造体Ｋに対して伝熱する役割を果たす。また、基板ホルダ１２は耐熱性及び伝熱性を備える素材からなり、ヒータによって予め約２００℃に加熱されている。   The substrate holder 12 serves to attract the laminated structure by an electrostatic chuck or the like and to transfer heat from a heater (not shown) installed on the back surface of the laminated structure K to the laminated structure K. The substrate holder 12 is made of a material having heat resistance and heat conductivity, and is preheated to about 200 ° C. by a heater.

さらに、移動手段（図示せず）によって積層構造体Ｋをスパッタ室に移動させ、基板ホルダ１２上に載置した後、スパッタリングによって積層構造体Ｋのバッファ層４上に透明電極層５を積層する。なお、本実施形態では、透明電極層５の材料としてＺｎＯ：Ａｌを用いた。   Furthermore, after moving the laminated structure K to the sputtering chamber by moving means (not shown) and placing it on the substrate holder 12, the transparent electrode layer 5 is laminated on the buffer layer 4 of the laminated structure K by sputtering. . In the present embodiment, ZnO: Al is used as the material of the transparent electrode layer 5.

なお、スパッタリングを開始してから所定時間は、ヒータにより基板１の温度（つまり、積層構造体Ｋの温度）を２００℃に維持する。なお、前記所定時間は、スパッタリングされる分子（例えば、ＺｎＯ：Ａｌ）によって積層構造体Ｋを被覆するのに要する時間とする。
つまり、積層構造体Ｋの表面（上面）のバッファ層４が、透明電極層５の材料（例えば、ＺｎＯ：Ａｌ）によって覆い隠されるまでは、積層構造体Ｋの温度を２００℃に維持するようにヒータの加熱時間を予め設定しておく。 In addition, the temperature of the board | substrate 1 (namely, temperature of the laminated structure K) is maintained at 200 degreeC with a heater for the predetermined time after starting sputtering. The predetermined time is a time required to cover the laminated structure K with molecules to be sputtered (for example, ZnO: Al).
That is, the temperature of the multilayer structure K is maintained at 200 ° C. until the buffer layer 4 on the surface (upper surface) of the multilayer structure K is covered with the material of the transparent electrode layer 5 (for example, ZnO: Al). The heating time of the heater is set in advance.

図２（ｂ）の部分拡大図に示すように、ＺｎＯ：Ａｌを積層構造体に対してスパッタリングすると、前記加熱処理によって積層構造体Ｋが高温（約２００℃）となっているため、ＺｎＯ：Ａｌに含まれるＺｎ原子がバッファ層４上に拡散する。ちなみに、図２（ｂ）の部分拡大図において、「＋」はｐ形半導体として機能する光吸収層３内のアクセプタを模式的に表し、「−」はｎ形半導体として機能するバッファ層４内のドナーを模式的に表している。   As shown in the partially enlarged view of FIG. 2B, when ZnO: Al is sputtered onto the laminated structure, the laminated structure K is heated to a high temperature (about 200 ° C.) by the heat treatment. Zn atoms contained in Al diffuse on the buffer layer 4. Incidentally, in the partially enlarged view of FIG. 2B, “+” schematically represents an acceptor in the light absorption layer 3 functioning as a p-type semiconductor, and “−” in the buffer layer 4 functioning as an n-type semiconductor. This donor is schematically represented.

そして、拡散したＺｎ原子がバッファ層４の格子欠陥Ａに入り込むことで、バッファ層４の表面付近の格子欠陥を消滅させることができる。これによって、バッファ層４から透明電極層５に向かう電子が格子欠陥Ａにトラップされることを防止でき、フィル・ファクタＦＦの値を大きくすることができる。   Then, the diffused Zn atoms enter the lattice defects A of the buffer layer 4 so that the lattice defects near the surface of the buffer layer 4 can be eliminated. Thus, electrons from the buffer layer 4 toward the transparent electrode layer 5 can be prevented from being trapped by the lattice defect A, and the value of the fill factor FF can be increased.

図２（ｃ）は、図２（ｂ）で開始した透明電極層のスパッタリングを継続させながら、冷却水で基板ホルダを冷却する処理を示す説明図である。
積層構造体Ｋの温度を２００℃に維持しながら、表面（上面）のバッファ層４をＺｎＯ：Ａｌで被覆した後、さらにスパッタリングを継続させながら基板１の温度を低下させていく。 FIG.2 (c) is explanatory drawing which shows the process which cools a substrate holder with cooling water, continuing sputtering of the transparent electrode layer started in FIG.2 (b).
After the surface (upper surface) buffer layer 4 is coated with ZnO: Al while maintaining the temperature of the laminated structure K at 200 ° C., the temperature of the substrate 1 is lowered while continuing sputtering.

より具体的には、透明電極層５のスパッタリングを開始してから所定時間（図３の時刻ｔ３と時刻ｔ２との差）が経過すると、ヒータをオフにするとともに冷却水で基板ホルダ１２を冷却する。前記冷却水による冷却は、例えば、基板ホルダ１２に形成されている流路１２ａに冷却水を流し、基板ホルダ１２の温度を低下させることにより行う。   More specifically, when a predetermined time (difference between time t3 and time t2 in FIG. 3) has elapsed since the sputtering of the transparent electrode layer 5 has started, the heater is turned off and the substrate holder 12 is cooled with cooling water. To do. The cooling with the cooling water is performed, for example, by flowing the cooling water through the flow path 12 a formed in the substrate holder 12 and lowering the temperature of the substrate holder 12.

ちなみに、前記冷却における冷却レートは、０．５℃／ｓｅｃ以上１．０℃／ｓｅｃ以下であることが好ましい。また、透明電極層５のスパッタリング終了時における基板１の温度が１００℃以下となるように基板１を冷却することが好ましい。   Incidentally, the cooling rate in the cooling is preferably 0.5 ° C./sec or more and 1.0 ° C./sec or less. Moreover, it is preferable to cool the substrate 1 so that the temperature of the substrate 1 at the end of sputtering of the transparent electrode layer 5 is 100 ° C. or lower.

なお、冷却レート前記範囲に限定されるものではなく、０．５℃／ｓｅｃ未満、又は、１．０℃／ｓｅｃ以上であってもよい。
また、透明電極層５のスパッタリング終了時における基板１の温度は１００℃以下に限定されるものではなく、１００℃より高い温度（かつ、２００℃未満）としてもよい。 The cooling rate is not limited to the above range, and may be less than 0.5 ° C./sec or 1.0 ° C./sec or more.
Further, the temperature of the substrate 1 at the end of sputtering of the transparent electrode layer 5 is not limited to 100 ° C. or lower, and may be higher than 100 ° C. (and less than 200 ° C.).

基板１の温度が低下すると、伝熱により裏面電極層２の温度が低下し、さらに、光吸収層３及びバッファ層４の温度が低下する。
これによって、バッファ層４を構成する原子（例えば、Ｉｎなど）が熱によってＣｕ空孔に拡散することを防止できる。すなわち、アクセプタとして機能するＣｕ空孔の減少を防止することで、光吸収層３のキャリア密度を増加させることができる。 When the temperature of the substrate 1 decreases, the temperature of the back electrode layer 2 decreases due to heat transfer, and the temperatures of the light absorption layer 3 and the buffer layer 4 also decrease.
As a result, atoms (for example, In) constituting the buffer layer 4 can be prevented from diffusing into Cu vacancies due to heat. That is, the carrier density of the light absorption layer 3 can be increased by preventing a decrease in Cu vacancies that function as acceptors.

図３は、本実施形態の加熱・冷却処理を行った際の基板の温度変化と、従来技術の加熱処理を行った際の基板の温度変化を示す図である。なお、図３において実線は本実施形態に対応し、破線は従来技術に対応する。また、図３には、基板１上に裏面電極層２、光吸収層３、及びバッファ層４４を積層した後の工程における基板１の温度変化を示している。   FIG. 3 is a diagram showing a change in the temperature of the substrate when the heating / cooling process of the present embodiment is performed and a change in the temperature of the substrate when the conventional heat treatment is performed. In FIG. 3, the solid line corresponds to the present embodiment, and the broken line corresponds to the prior art. FIG. 3 shows the temperature change of the substrate 1 in the process after the back electrode layer 2, the light absorption layer 3, and the buffer layer 44 are stacked on the substrate 1.

図３に示す時刻ｔ１〜ｔ２は、図２（ａ）に示す加熱処理に対応する。すなわち、時刻ｔ１〜ｔ２では、加熱処理室で積層構造体Ｋを加熱し、基板１の温度を約２００℃まで昇温させる。
そして、時刻ｔ２〜ｔ３において、積層構造体Ｋを加熱処理室からスパッタ室に移動させ、加熱された基板ホルダ１２によって基板１の温度を２００℃に維持する。 Times t1 to t2 shown in FIG. 3 correspond to the heat treatment shown in FIG. That is, at time t1 to t2, the laminated structure K is heated in the heat treatment chamber, and the temperature of the substrate 1 is raised to about 200 ° C.
Then, at time t2 to t3, the laminated structure K is moved from the heat treatment chamber to the sputtering chamber, and the temperature of the substrate 1 is maintained at 200 ° C. by the heated substrate holder 12.

次に、時刻ｔ３〜ｔ４において、基板１の温度を２００℃に維持しながら透明電極層５の材料（例えば、ＺｎＯ：Ａｌ）を積層構造体Ｋの上面にスパッタリングする。これが、図２（ｂ）に示すスパッタリング処理に対応する。
次に、時刻ｔ４〜ｔ５において、前記スパッタリング処理を継続させつつ、基板ホルダ１２の流路１２ａ（図２（ｃ）参照）に冷却水を流して、その蒸発潜熱によって基板１の温度を徐々に低下させていく。
そして、スパッタリング処理が終了する時刻ｔ５における基板１の温度が１００℃以下となるようにする。 Next, at time t3 to t4, the material of the transparent electrode layer 5 (for example, ZnO: Al) is sputtered on the upper surface of the multilayer structure K while maintaining the temperature of the substrate 1 at 200 ° C. This corresponds to the sputtering process shown in FIG.
Next, at time t4 to t5, while continuing the sputtering process, cooling water is passed through the flow path 12a (see FIG. 2C) of the substrate holder 12, and the temperature of the substrate 1 is gradually increased by the latent heat of evaporation. Decreasing.
Then, the temperature of the substrate 1 is set to 100 ° C. or less at the time t5 when the sputtering process ends.

ちなみに、透明電極層６を積層した後は、ｐ形半導体として機能する光吸収層３と、ｎ形半導体として機能するバッファ層４との間に電界が生じるため、金属イオン（例えば、Ｉｎイオン）がバッファ層４に定着する。
したがって、透明電極層５を積層した後に加熱処理を行ったとしても、バッファ層４を構成する金属イオンが熱によって光吸収層３のＣｕ空孔に拡散することはない。 Incidentally, after the transparent electrode layer 6 is laminated, an electric field is generated between the light absorption layer 3 functioning as a p-type semiconductor and the buffer layer 4 functioning as an n-type semiconductor, so that metal ions (for example, In ions) Is fixed to the buffer layer 4.
Therefore, even if the heat treatment is performed after the transparent electrode layer 5 is laminated, the metal ions constituting the buffer layer 4 are not diffused into the Cu vacancies of the light absorption layer 3 by heat.

図３に示すように、従来技術では、スパッタ室で基板ホルダ１２を加熱し、透明電極層５の成膜開始から成膜終了まで基板１の温度を約２００℃に維持していた。
この場合、前記したように、バッファ層４を構成する原子（例えば、Ｉｎなど）が熱によって光吸収層３のＣｕ空孔に拡散し、Ｃｕ空孔が減少してしまう。その結果、光吸収層３のキャリア密度が減少するため、開放電圧ＶＯＣ及びエネルギ変換効率ηが低くなってしまう。 As shown in FIG. 3, in the prior art, the substrate holder 12 is heated in the sputtering chamber, and the temperature of the substrate 1 is maintained at about 200 ° C. from the start of film formation of the transparent electrode layer 5 to the end of film formation.
In this case, as described above, atoms (for example, In) constituting the buffer layer 4 are diffused into the Cu vacancies in the light absorption layer 3 by heat, and the Cu vacancies are reduced. As a result, the carrier density of the light absorption layer 3 decreases, so that the open circuit voltage V OC and the energy conversion efficiency η are lowered.

≪実験結果・効果≫
図４（ａ）は、透明電極層の積層温度に対する太陽電池の開放電圧の変化を示すグラフであり、図４（ｂ）は、透明電極層の積層温度に対する光吸収層のキャリア密度の変化を示すグラフである。
図４（ａ）及び図４（ｂ）の横軸であるＴＣＯ積層温度とは、透明電極層（ＴＣＯ）５の積層が終了した時点での基板１の温度である。
すなわち、図４（ａ）において、透明電極層５の積層温度が２００℃のデータは、透明電極層５のスパッタリング開始から終了まで、その温度を一定（２００℃）とした場合の太陽電池の開放電圧ＶＯＣである。
なお、前記の場合についての３個のサンプルを測定し、その平均値を□印で示した。 ≪Experimental results and effects≫
FIG. 4A is a graph showing changes in the open-circuit voltage of the solar cell with respect to the lamination temperature of the transparent electrode layer, and FIG. 4B shows changes in the carrier density of the light absorption layer with respect to the lamination temperature of the transparent electrode layer. It is a graph to show.
The TCO lamination temperature, which is the horizontal axis in FIGS. 4A and 4B, is the temperature of the substrate 1 at the time when the lamination of the transparent electrode layer (TCO) 5 is completed.
That is, in FIG. 4 (a), the data of the lamination temperature of the transparent electrode layer 5 of 200 ° C. indicates that the solar cell is opened when the temperature is constant (200 ° C.) from the start to the end of the transparent electrode layer 5 sputtering. The voltage is V OC .
In addition, three samples in the above case were measured, and the average value was indicated by □.

また、図４（ａ）において、透明電極層５の積層温度が約３０℃のデータは、透明電極層５をスパッタリングにより成膜する工程において冷却水で基板１の温度を低下させ（図２（ｃ）、図３の時刻ｔ４〜ｔ５参照）、透明電極層５の積層が終了した時点での基板１の温度を約３０℃とした場合の太陽電池の開放電圧ＶＯＣである。
そして、前記の場合についての３個のサンプルを測定し、その平均値を□印で示した。 Further, in FIG. 4A, the data of the lamination temperature of the transparent electrode layer 5 of about 30 ° C. is obtained by lowering the temperature of the substrate 1 with cooling water in the step of forming the transparent electrode layer 5 by sputtering (FIG. 2 ( c), the time t4 to t5 in FIG. 3), and the open circuit voltage V OC of the solar cell when the temperature of the substrate 1 is about 30 ° C. when the transparent electrode layer 5 is laminated.
And the three samples about the said case were measured and the average value was shown by the □ mark.

図４（ａ）に示すように、基板１の温度を２００℃に維持した場合（つまり、従来技術の場合）と比較して、冷却水で基板１の温度を下げた場合では、太陽電池１００の開放電圧ＶＯＣが高くなっている。
また、図４（ｂ）に示すように、基板１の温度を２００℃に維持した場合と比較して、冷却水で基板１の温度を下げた場合では、光吸収層３のキャリア密度が増加している。ちなみに、図４（ｂ）の各温度におけるデータは、図４（ａ）の各温度における平均値のデータに対応している。 As shown in FIG. 4A, when the temperature of the substrate 1 is lowered with cooling water as compared with the case where the temperature of the substrate 1 is maintained at 200 ° C. (that is, in the case of the prior art), the solar cell 100 The open circuit voltage V OC of is high.
In addition, as shown in FIG. 4B, the carrier density of the light absorption layer 3 increases when the temperature of the substrate 1 is lowered with cooling water, compared to the case where the temperature of the substrate 1 is maintained at 200 ° C. doing. Incidentally, the data at each temperature in FIG. 4B corresponds to the data of the average value at each temperature in FIG.

前記したように、透明電極層５を積層する工程で基板１の温度が低下すると、伝熱によりバッファ層４の温度も低下する。これによって、バッファ層４を構成する原子（例えば、Ｉｎなど）が熱によって光吸収層３のＣｕ空孔に拡散し、Ｃｕ空孔が減少することを防止できる。すなわち、アクセプタとして機能するＣｕ空孔の減少を防止することで、光吸収層３のキャリア密度を増加させることができる（図４（ｂ）参照）。つまり、バッファ層４に対する光吸収層３の電位が高くなるため、太陽電池１００の開放電圧ＶＯＣを高くすることができる（図４（ａ）参照）。 As described above, when the temperature of the substrate 1 decreases in the step of laminating the transparent electrode layer 5, the temperature of the buffer layer 4 also decreases due to heat transfer. Thereby, it is possible to prevent atoms (for example, In) constituting the buffer layer 4 from diffusing into the Cu vacancies of the light absorption layer 3 due to heat and reducing the Cu vacancies. That is, the carrier density of the light absorption layer 3 can be increased by preventing a decrease in Cu vacancies that function as acceptors (see FIG. 4B). That is, since the potential of the light absorption layer 3 with respect to the buffer layer 4 increases, the open circuit voltage V OC of the solar cell 100 can be increased (see FIG. 4A).

図５（ａ）は、透明電極層の積層温度に対するフィル・ファクタの値の変化を示すグラフであり、図５（ｂ）は、透明電極層の積層温度に対するバッファ層界面のＺｎ拡散量の変化を示すグラフである。
なお、図５（ａ）及び図５（ｂ）の横軸であるＴＣＯ成膜温度とは、透明電極層５の積層が終了した時点での基板１の温度である。
図５（ａ）では、透明電極層５の積層が終了した時点の基板１の温度を約３０℃とした場合、及び、前記時点の基板１の温度を２００℃とした場合について、それぞれ３個のサンプを測定し、その平均値を□印で示した。 FIG. 5A is a graph showing the change in the fill factor value with respect to the lamination temperature of the transparent electrode layer, and FIG. 5B is the change in the Zn diffusion amount at the buffer layer interface with respect to the lamination temperature of the transparent electrode layer. It is a graph which shows.
Note that the TCO film formation temperature, which is the horizontal axis in FIGS. 5A and 5B, is the temperature of the substrate 1 when the transparent electrode layer 5 is laminated.
In FIG. 5 (a), there are three cases each when the temperature of the substrate 1 at the time when the transparent electrode layer 5 is laminated is about 30 ° C. and when the temperature of the substrate 1 at the time is 200 ° C. The sump was measured and the average value was indicated by □.

図５（ａ）に示すように、基板１の温度を２００℃に維持した場合（つまり、従来技術の場合）と比較して、冷却水で基板１の温度を下げた場合では、太陽電池１００のフィル・ファクタＦＦの値が大きくなっている。
また、図５（ｂ）に示すように、基板１の温度を２００℃に維持した場合と比較して、冷却水で基板１の温度を下げた場合では、バッファ層４へのＺｎ拡散量が増加している。ちなみに、図５（ｂ）の各温度におけるデータは、図５（ａ）の各温度における平均値のデータに対応している。 As shown in FIG. 5A, when the temperature of the substrate 1 is lowered with cooling water as compared with the case where the temperature of the substrate 1 is maintained at 200 ° C. (that is, in the case of the prior art), the solar cell 100 The value of the fill factor FF is larger.
In addition, as shown in FIG. 5B, when the temperature of the substrate 1 is lowered with cooling water as compared with the case where the temperature of the substrate 1 is maintained at 200 ° C., the amount of Zn diffusion into the buffer layer 4 is reduced. It has increased. Incidentally, the data at each temperature in FIG. 5 (b) corresponds to the data of the average value at each temperature in FIG. 5 (a).

前記したように、バッファ層４まで積層された積層構造体Ｋを、加熱処理によって比較的高温（約２００℃）にすると、ＺｎＯ：Ａｌに含まれるＺｎ原子をバッファ層４上に、より多く拡散させることができる(図５(ｂ)参照)。
そして、拡散したＺｎ原子がバッファ層４の格子欠陥Ａに入り込むことで、バッファ層４の表面付近の格子欠陥Ａを消滅させることができる（図２（ｂ）参照）。これによって、ｎ形として機能するバッファ層４から透明電極層５に向かう電子が格子欠陥Ａにトラップされることを防止し、フィル・ファクタＦＦの値を大きくすることができる（図５（ａ）参照）。 As described above, when the stacked structure K stacked up to the buffer layer 4 is heated to a relatively high temperature (about 200 ° C.), more Zn atoms contained in ZnO: Al are diffused on the buffer layer 4. (See FIG. 5B).
Then, the diffused Zn atoms enter the lattice defects A of the buffer layer 4 so that the lattice defects A near the surface of the buffer layer 4 can be eliminated (see FIG. 2B). As a result, electrons from the buffer layer 4 functioning as n-type toward the transparent electrode layer 5 can be prevented from being trapped by the lattice defect A, and the value of the fill factor FF can be increased (FIG. 5A). reference).

図６は、透明電極層の成膜温度に対するエネルギ変換効率の変化を示すグラフである。
図６の横軸であるＴＣＯ積層温度とは、透明電極層５の積層が終了した時点での基板１の温度である。
なお、図６の縦軸は太陽電池１００のエネルギ変換効率の値を示している。 FIG. 6 is a graph showing a change in energy conversion efficiency with respect to the film formation temperature of the transparent electrode layer.
6 is the temperature of the substrate 1 at the time when the transparent electrode layer 5 is stacked.
In addition, the vertical axis | shaft of FIG. 6 has shown the value of the energy conversion efficiency of the solar cell 100. FIG.

図６に示すように、基板１の温度を２００℃に維持した場合と比較して、冷却水で基板１の温度を下げた場合では、太陽電池１００のエネルギ変換効率が増加している。
これは、基板１の温度を２００℃に維持した場合と比較して、冷却水によって基板１の温度を下げた場合の太陽電池１００の開放電圧ＶＯＣ及びフィル・ファクタＦＦが大きくなっているためである(図４（ａ）、図５（ａ）、（式１）参照)。
すなわち、本実施形態によれば、エネルギ変換効率がより高い太陽電池の製造方法を提供することができる。 As shown in FIG. 6, the energy conversion efficiency of the solar cell 100 is increased when the temperature of the substrate 1 is lowered with cooling water as compared with the case where the temperature of the substrate 1 is maintained at 200 ° C.
This is because the open circuit voltage V OC and the fill factor FF of the solar cell 100 when the temperature of the substrate 1 is lowered by cooling water are larger than when the temperature of the substrate 1 is maintained at 200 ° C. (See FIGS. 4A, 5A, and (Equation 1)).
That is, according to this embodiment, a method for manufacturing a solar cell with higher energy conversion efficiency can be provided.

≪変形例≫
以上、本発明に係る太陽電池１００について前記実施形態により説明したが、本発明の実施態様はこれらの記載に限定されるものではなく、種々の変更などを行うことができる。
例えば、前記実施形態において太陽電池１００は、基板１上に裏面電極層２、光吸収層３、バッファ層４、透明電極層５が順次積層された構成としていたが、これに限らない。すなわち、各層の間に他の層が介在する構成としてもよい。例えば、基板１としてソーダライムガラスを用いる場合には、基板１内部から光吸収層３へのアルカリ金属成分（Ｎａ）の浸透量を制御するために、基板１と裏面電極層２との間にアルカリ制御層を設けるとともに、裏面電極層２と光吸収層３との間にＮａディップ層を設けることとしてもよい。 ≪Modification≫
As mentioned above, although the solar cell 100 which concerns on this invention was demonstrated by the said embodiment, the embodiment of this invention is not limited to these description, A various change etc. can be performed.
For example, in the embodiment, the solar cell 100 has a configuration in which the back electrode layer 2, the light absorption layer 3, the buffer layer 4, and the transparent electrode layer 5 are sequentially laminated on the substrate 1, but is not limited thereto. That is, another layer may be interposed between the layers. For example, when soda lime glass is used as the substrate 1, in order to control the amount of alkali metal component (Na) penetrating from the inside of the substrate 1 into the light absorption layer 3, it is interposed between the substrate 1 and the back electrode layer 2. While providing an alkali control layer, it is good also as providing a Na dip layer between the back surface electrode layer 2 and the light absorption layer 3. FIG.

また、前記実施形態では、基板ホルダ１２を加熱するヒータをオフにするとともに、冷却水を基板ホルダ１２の流路１２ａに流すことによって基板を冷却することとしたが、これに限らない。例えば、冷却水による冷却を行わずに、単に基板ホルダ１２を加熱するヒータをオフにすることにより基板ホルダ１２の温度（つまり、基板１の温度）を低下させることとしてもよい。   In the embodiment, the heater for heating the substrate holder 12 is turned off and the substrate is cooled by flowing cooling water through the flow path 12a of the substrate holder 12. However, the present invention is not limited to this. For example, the temperature of the substrate holder 12 (that is, the temperature of the substrate 1) may be lowered by simply turning off the heater that heats the substrate holder 12 without cooling with cooling water.

また、前記実施形態では、透明電極層５をスパッタリングにより積層する際に、スパッタリングの開始から所定時間（図３のｔ３〜ｔ４参照）は基板１の温度を２００℃に保つこととしたが、これに限らない。
すなわち、スパッタリングの開始から終了まで基板ホルダ１２を冷却水で冷却することとしてもよい。この場合でも、冷却の開始直後は基板１の温度が略２００℃となっているため、透明電極層５の材料（ＺｎＯ：Ａｌ）に含まれるＺｎ原子をバッファ層４に拡散させることができる。 In the embodiment, when the transparent electrode layer 5 is laminated by sputtering, the temperature of the substrate 1 is maintained at 200 ° C. for a predetermined time (see t3 to t4 in FIG. 3) from the start of sputtering. Not limited to.
That is, the substrate holder 12 may be cooled with cooling water from the start to the end of sputtering. Even in this case, since the temperature of the substrate 1 is approximately 200 ° C. immediately after the start of cooling, Zn atoms contained in the material (ZnO: Al) of the transparent electrode layer 5 can be diffused into the buffer layer 4.

また、基板ホルダ１２の冷却（つまり、基板１の冷却）は、スパッタリングを開始した後、所定時間経過してから終了まで継続して行うこととしたが（図３のｔ４〜ｔ５参照）、これに限らない。
すなわち、基板１の冷却を、スパッタリング開始時刻から終了時刻までの時間（図３のｔ３〜ｔ５）に含まれる所定時間だけ行うこととしてもよい。また、基板１の冷却を複数回、断続的に行うこととしてもよい。 In addition, the cooling of the substrate holder 12 (that is, the cooling of the substrate 1) is performed from the start of sputtering to the end after a predetermined time (see t4 to t5 in FIG. 3). Not limited to.
That is, the substrate 1 may be cooled for a predetermined time included in the time from the sputtering start time to the end time (t3 to t5 in FIG. 3). Further, the substrate 1 may be cooled intermittently a plurality of times.

１００ 太陽電池
１ 基板
２ 裏面電極層
３ 光吸収層
４ バッファ層
５ 透明電極層
６ プラス電極
７ マイナス電極
１１ ランプ
１２ 基板ホルダ
１２ａ 流路
Ａ 格子欠陥
Ｋ 積層構造体
Ｗ 冷却水 DESCRIPTION OF SYMBOLS 100 Solar cell 1 Board | substrate 2 Back surface electrode layer 3 Light absorption layer 4 Buffer layer 5 Transparent electrode layer 6 Positive electrode 7 Negative electrode 11 Lamp 12 Substrate holder 12a Flow path A Lattice defect K Laminated structure W Cooling water

Claims (2)

基板上に裏面電極層を積層する第１工程と、
前記裏面電極層上に、カルコパイライト型の光吸収層を積層する第２工程と、
前記光吸収層上にバッファ層を積層する第３工程と、
前記バッファ層上にスパッタリングで透明電極層を積層する第４工程と、を含む太陽電池の製造方法であって、
前記第４工程は、前記基板の温度を低下させながら前記透明電極層を積層する期間を含み、
前記第４工程の開始時の前記基板の温度を１５０℃以上２５０℃以下とし、前記第４工程の終了時の前記基板の温度を１００℃以下とすること
を特徴とする太陽電池の製造方法。 A first step of laminating a back electrode layer on the substrate;
A second step of laminating a chalcopyrite type light absorption layer on the back electrode layer;
A third step of laminating a buffer layer on the light absorption layer;
A fourth step of laminating a transparent electrode layer by sputtering on the buffer layer, and a method for producing a solar cell,
The fourth step is seen containing a period of laminating the transparent electrode layer while reducing the temperature of the substrate,
The method of manufacturing a solar cell , wherein the temperature of the substrate at the start of the fourth step is 150 ° C. or more and 250 ° C. or less, and the temperature of the substrate at the end of the fourth step is 100 ° C. or less . 前記第４工程において前記基板の温度の低下速度を０．５℃／ｓｅｃ以上１．０℃／ｓｅｃ以下とすること
を特徴とする請求項１に記載の太陽電池の製造方法。 The method for manufacturing a solar cell according to claim 1, wherein, in the fourth step, the rate of temperature decrease of the substrate is set to 0.5 ° C / sec or more and 1.0 ° C / sec or less.
JP2011270932A 2011-12-12 2011-12-12 Manufacturing method of solar cell Expired - Fee Related JP5809952B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011270932A JP5809952B2 (en) 2011-12-12 2011-12-12 Manufacturing method of solar cell

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011270932A JP5809952B2 (en) 2011-12-12 2011-12-12 Manufacturing method of solar cell

Publications (2)

Publication Number Publication Date
JP2013122987A JP2013122987A (en) 2013-06-20
JP5809952B2 true JP5809952B2 (en) 2015-11-11

Family

ID=48774798

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011270932A Expired - Fee Related JP5809952B2 (en) 2011-12-12 2011-12-12 Manufacturing method of solar cell

Country Status (1)

Country Link
JP (1) JP5809952B2 (en)

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58197637A (en) * 1982-05-12 1983-11-17 Hitachi Ltd Target electrode of image pick-up tube
JPS6028625A (en) * 1983-07-26 1985-02-13 Konishiroku Photo Ind Co Ltd Manufacture of display element
JPH0731950B2 (en) * 1985-11-22 1995-04-10 株式会社リコー Method for producing transparent conductive film
JP3431318B2 (en) * 1994-12-19 2003-07-28 松下電器産業株式会社 Method for producing chalcopyrite structure semiconductor thin film
JP3854764B2 (en) * 1999-11-29 2006-12-06 キヤノン株式会社 Photovoltaic element manufacturing method
JP2001223376A (en) * 2000-02-10 2001-08-17 Midwest Research Inst Manufacturing method for polycrystal semiconductor thin-film solar battery, and solar battery manufactured thereby
JP4703350B2 (en) * 2005-10-13 2011-06-15 本田技研工業株式会社 Manufacturing method of solar cell
JP2007149455A (en) * 2005-11-25 2007-06-14 Sony Chemical & Information Device Corp Substrate for electrode and method of manufacturing same, and photoelectric conversion device
JP5469298B2 (en) * 2007-10-30 2014-04-16 株式会社カネカ Transparent conductive film for photoelectric conversion device and method for producing the same
JP5465859B2 (en) * 2008-10-20 2014-04-09 出光興産株式会社 Photovoltaic element and manufacturing method thereof

Also Published As

Publication number Publication date
JP2013122987A (en) 2013-06-20

Similar Documents

Publication Publication Date Title
Shin et al. Thin film solar cell with 8.4% power conversion efficiency using an earth‐abundant Cu2ZnSnS4 absorber
Başol et al. Brief review of cadmium telluride-based photovoltaic technologies
JP5928612B2 (en) Compound semiconductor solar cell
JP5873881B2 (en) Photovoltaic power generation apparatus and manufacturing method thereof.
CN103946989B (en) Thin film solar cell module and manufacture method thereof
JP2007317868A (en) Chalcopyrite solar cell, and manufacturing method thereof
JP2005228975A (en) Solar battery
JP2006196771A (en) Chalcopyrite thin film solar cell and manufacturing method thereof
EP2973742A2 (en) Photovoltaic devices and method of making
CN105870246A (en) Method of absorber surface repairing by solution process
US8728855B2 (en) Method of processing a semiconductor assembly
JP2015099884A (en) Method of manufacturing cigs solar cell
US9437760B2 (en) Method of reducing semiconductor window layer loss during thin film photovoltaic device fabrication, and resulting device structure
TWI509821B (en) Photovoltaic device and method for fabricating the same
JP5809952B2 (en) Manufacturing method of solar cell
US9490386B2 (en) Methods of fabricating a photovoltaic module, and related system
JP2013229506A (en) Solar cell
JP2009170867A (en) Light generating element and method of manufacturing the light-electricity generating element
JP2019071342A (en) Method of manufacturing thin film solar cell
US20140060608A1 (en) Photovoltaic device and method of making
JP2004327849A (en) Solar cell and its manufacturing method
JP5878416B2 (en) Chalcopyrite solar cell and method for manufacturing the same
JP2010177266A (en) Method for manufacturing tandem type thin film solar cell
KR20130064656A (en) Method of fabricating solar cell
KR101231398B1 (en) Solar cell apparatus and method of fabricating the same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20131127

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140227

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140916

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141117

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150428

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150602

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150908

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150914

R150 Certificate of patent or registration of utility model

Ref document number: 5809952

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees