JP2009170867A - Light generating element and method of manufacturing the light-electricity generating element - Google Patents

Light generating element and method of manufacturing the light-electricity generating element Download PDF

Info

Publication number
JP2009170867A
JP2009170867A JP2008199474A JP2008199474A JP2009170867A JP 2009170867 A JP2009170867 A JP 2009170867A JP 2008199474 A JP2008199474 A JP 2008199474A JP 2008199474 A JP2008199474 A JP 2008199474A JP 2009170867 A JP2009170867 A JP 2009170867A
Authority
JP
Japan
Prior art keywords
layer
semiconductor
precursor
electrode layer
photovoltaic device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2008199474A
Other languages
Japanese (ja)
Inventor
Makoto Miyamoto
真 宮本
Akira Kashiwakura
章 柏倉
Masato Harikae
雅人 針替
Naoki Kitagaki
直樹 北垣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Maxell Holdings Ltd
Original Assignee
Hitachi Maxell Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Maxell Ltd filed Critical Hitachi Maxell Ltd
Priority to JP2008199474A priority Critical patent/JP2009170867A/en
Publication of JP2009170867A publication Critical patent/JP2009170867A/en
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy
    • Y02E10/541CuInSe2 material PV cells
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Photovoltaic Devices (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a method of manufacturing a light electricity generating element, which consistently forms a surface electrode layer from a rear-surface electrode layer at a high speed. <P>SOLUTION: The method of manufacturing a light electricity generating element I having a semiconductor layer 3 for generating electricity through light irradiation has: a rear-surface electrode layer forming step of forming a rear-surface electrode layer 2 on a substrate 1 made of glass; a precursor layer forming step of forming a semiconductor precursor layer 8 on the rear-surface electrode layer 2, the precursor layer which is made up of a plurality of layers and which contains a crystal type of elements different from a crystal type of elements forming the semiconductor layer 3; a front surface electrode layer forming step of forming a front surface electrode layer 5 on the formed semiconductor precursor layer 8; and a precursor layer diffusing step of forming a semiconductor crystal by heating the semiconductor precursor layer 8 after the rear-surface electrode layer forming step, the precursor layer forming step, and the front-surface electrode layer forming step. <P>COPYRIGHT: (C)2009,JPO&INPIT

Description

本発明は、光発電素子の製造方法等に関し、より詳しくは、光を受けることにより電圧、電流を発生させる光発電素子の製造方法等に関する。   The present invention relates to a method for manufacturing a photovoltaic device, and more particularly to a method for manufacturing a photovoltaic device that generates voltage and current by receiving light.

近年、地球温暖化対策の一環として、太陽電池への期待が高まっている。特にCuInSe系を中心としたカルコパイライト型化合物半導体を用いるCIS系太陽電池は、光電変換効率が高く、長期安定性に優れ、比較的低コストであることから注目されており、各社が製品化を始めている。 In recent years, as a part of global warming countermeasures, expectations for solar cells are increasing. In particular, CIS solar cells using chalcopyrite type compound semiconductors centered on CuInSe 2 are attracting attention because of their high photoelectric conversion efficiency, long-term stability, and relatively low cost. Have started.

初めに、図を用いてCIS系太陽電池を説明する。図14は、一般的なCIS系太陽電池の構造を説明する図である。図14に示すように、一般的なCIS系太陽電池は、基板1上に、裏面電極層2、吸収層3A、バッファー層4、表面電極層5が積層された構造となっている。基板1としてはガラスのほか、ステンレス箔等が使用される。裏面電極層2にはMo薄膜が使用され、吸収層3AにはCuInSe系のカルコパイライト型化合物半導体が使用される。吸収層3Aは、太陽光を吸収しやすいようバンドギャップが最適化されており、通常、CuInSeのInの一部をGaで置換したCu(Ga,In)Seや、Seの一部をSで置換したCuIn(S,Se)が使用されている。さらに、バッファー層4にはCdS、ZnS、InS等の電気抵抗が高い化合物が使用され、表面電極層5としては、透明電極材料であるITO(In−Sn−O)やAZO(Al−Zn−O)が使用される。また、表面電極層5の上には発生した電子を効率よく集電するための櫛形電極7が設けられており、光を受けることにより裏面電極層2上に設けられた正電極6との間で電圧が発生する。 First, a CIS solar cell will be described with reference to the drawings. FIG. 14 is a diagram illustrating the structure of a general CIS solar cell. As shown in FIG. 14, a general CIS solar cell has a structure in which a back electrode layer 2, an absorption layer 3 </ b> A, a buffer layer 4, and a surface electrode layer 5 are laminated on a substrate 1. As the substrate 1, stainless steel foil or the like is used in addition to glass. A Mo thin film is used for the back electrode layer 2 and a CuInSe-based chalcopyrite compound semiconductor is used for the absorption layer 3A. The absorption layer 3A has an optimized band gap so that it can easily absorb sunlight. Usually, Cu (Ga, In) Se 2 in which part of In in CuInSe 2 is replaced with Ga, or part of Se is used. CuIn (S, Se) 2 substituted with S is used. Further, a compound having high electrical resistance such as CdS, ZnS, InS or the like is used for the buffer layer 4, and the surface electrode layer 5 is made of ITO (In—Sn—O) or AZO (Al—Zn—) which are transparent electrode materials. O) is used. Further, a comb-shaped electrode 7 for efficiently collecting generated electrons is provided on the front electrode layer 5, and is connected to the positive electrode 6 provided on the back electrode layer 2 by receiving light. A voltage is generated.

このようなCIS系太陽電池は、通常、以下の工程を経て製造される。図15は、一般的なCIS系太陽電池の製造工程を説明する図である。図15に示すように、洗浄等の前処理を行った基板上に、所定のスパッタ装置を用い、スパッタリングにより裏面電極を製膜し、さらに、銅(Cu)、インジウム(In)及びこれらの化合物からなる前駆体層を製膜する(裏面電極、前駆体層製膜工程)。次に、基板を加熱反応炉に移し、500℃程度に加熱しながら、セレン化水素(HeSe)ガス中で前駆体層をセレンと反応させ(気相セレン化)、CuInSe吸収層を得る(前駆体セレン化工程)。この後、裏面電極及びCuInSe吸収層が積層された基板を溶液成長槽に移し、溶液成長法により、CdS、ZnS等からなるバッファー層を製膜する(バッファー層製膜工程)。続いて、基板に付着したアルカリ水溶液を洗浄及び乾燥後、所定のスパッタ装置を用い、スパッタリング法により、ITO、AZO等の表面電極層を製膜する(表面電極層製膜工程)。 Such a CIS solar cell is usually manufactured through the following steps. FIG. 15 is a diagram illustrating a manufacturing process of a general CIS solar cell. As shown in FIG. 15, a back electrode is formed by sputtering on a substrate that has been subjected to pretreatment such as cleaning, and further, copper (Cu), indium (In), and these compounds. The precursor layer which consists of is formed (back surface electrode, precursor layer film-forming process). Next, the substrate is transferred to a heating reactor, and the precursor layer is reacted with selenium in a hydrogen selenide (He 2 Se) gas (gas phase selenization) while being heated to about 500 ° C., and the CuInSe 2 absorption layer is formed. To obtain (precursor selenization step). Thereafter, the substrate on which the back electrode and the CuInSe 2 absorption layer are laminated is transferred to a solution growth tank, and a buffer layer made of CdS, ZnS or the like is formed by a solution growth method (buffer layer formation step). Subsequently, after washing and drying the alkaline aqueous solution attached to the substrate, a surface electrode layer such as ITO or AZO is formed by sputtering using a predetermined sputtering apparatus (surface electrode layer forming step).

次に、CIS系太陽電池の発電メカニズムを説明する。吸収層3Aは上述したようなカルコパイライト型半導体の多結晶で構成され、p型半導体層3aとn型半導体層3bとに分かれている。通常使用される組成のカルコパイライト型半導体はp型半導体であるが、バッファー層4から拡散したII族元素(Cd、Zn等)が吸収層3A内のCuサイトに入り込み、これにより吸収層3Aの一部がn型半導体となることが分かっている。
このように、CIS系太陽電池のpn接合は吸収層3A内に存在するホモ接合である。表面電極層5から入射した光は主に吸収層3Aで吸収され、pn接合形成部付近の空乏層で電子を励起し、発生した電子は表面電極層5側に流れ、一方、発生した空孔は裏面電極層2側に流れることにより発電する。
Next, the power generation mechanism of the CIS solar cell will be described. The absorption layer 3A is made of polycrystal of a chalcopyrite semiconductor as described above, and is divided into a p-type semiconductor layer 3a and an n-type semiconductor layer 3b. A chalcopyrite type semiconductor having a composition that is normally used is a p-type semiconductor, but a group II element (Cd, Zn, etc.) diffused from the buffer layer 4 enters the Cu site in the absorption layer 3A, thereby It has been found that some become n-type semiconductors.
Thus, the pn junction of the CIS solar cell is a homojunction existing in the absorption layer 3A. Light incident from the surface electrode layer 5 is mainly absorbed by the absorption layer 3A, excites electrons in the depletion layer near the pn junction formation portion, and the generated electrons flow to the surface electrode layer 5 side, while the generated vacancies Generates electricity by flowing to the back electrode layer 2 side.

バッファー層4の役割は、上述したように、1)吸収層3Aをn型化する原子を補給することのほか、2)吸収層3Aで発生したピンホールを埋没させることにより表面電極層5と裏面電極層2の短絡を防止すること、3)表面電極層5を製膜する際に吸収層3Aへのダメージを低減すること、4)吸収層3Aと表面電極層5の間の欠陥を防止すること、5)及びバンド不整合の抑制等が挙げられる。このように、バッファー層4は、少なくとも吸収層3A内にpn接合を作るという点において必要不可欠に思えるが、バッファー層4を使用しないで発電動作を起こさせている例もある(特許文献1参照)。   As described above, the role of the buffer layer 4 is as follows: 1) supplying the atoms that make the absorption layer 3A n-type, and 2) burying pinholes generated in the absorption layer 3A, Prevent short circuit of the back electrode layer 2, 3) reduce damage to the absorption layer 3A when forming the surface electrode layer 5, and 4) prevent defects between the absorption layer 3A and the surface electrode layer 5. 5) and suppression of band mismatch. Thus, the buffer layer 4 seems indispensable at least in terms of forming a pn junction in the absorption layer 3A, but there is an example in which the power generation operation is caused without using the buffer layer 4 (see Patent Document 1). ).

CIS系太陽電池の各層を構成する薄膜のうち、特に吸収層3Aの製膜方法として様々な工夫がなされている。このような製膜方法としては、例えば、真空蒸着法、気相セレン化法、スパッタリング法、ハイブリッドスパッタ法等が知られている(特許文献2〜特許文献4参照)。このうち、最も高い光電変換効率が得られているのは真空蒸着法である。
また、吸収層3Aの結晶性を向上させるための方策としては、吸収層3Aを製膜した後、レーザや高出力のランプ等を使用し、吸収層3A又は吸収層3Aの前駆体となる材料を溶融することにより再結晶化させる方法が知られている(特許文献5〜特許文献7参照)。
さらに、CIS系太陽電池の製造方法の多くは、ドライプロセスとウエットプロセスとの両方を使用する必要があり、これが低コスト化の大きな障害となっている。これを解決するための方策として、オールドライプロセスとする方式も検討されている(特許文献1参照)。
Among the thin films constituting each layer of the CIS solar cell, various devices have been made particularly as a method for forming the absorbing layer 3A. As such a film forming method, for example, a vacuum deposition method, a vapor phase selenization method, a sputtering method, a hybrid sputtering method, and the like are known (see Patent Documents 2 to 4). Of these, the highest photoelectric conversion efficiency is obtained by the vacuum deposition method.
Further, as a measure for improving the crystallinity of the absorption layer 3A, after forming the absorption layer 3A, a material that becomes a absorption layer 3A or a precursor of the absorption layer 3A using a laser, a high-power lamp, or the like is used. There is known a method of recrystallization by melting (see Patent Documents 5 to 7).
Furthermore, many CIS solar cell manufacturing methods require the use of both a dry process and a wet process, which is a major obstacle to cost reduction. As a measure for solving this problem, a method using an all-dry process has been studied (see Patent Document 1).

特開平06−045248号公報Japanese Patent Laid-Open No. 06-045248 特開2000−087234号公報JP 2000-087234 A 特開平05−326997号公報JP 05-326997 A 特開平05−263219号公報JP 05-263219 A 特開昭64−028380号公報Japanese Patent Application Laid-Open No. 64-026380 特開平09−235172号公報JP 09-235172 A 特開平10−079523号公報Japanese Patent Laid-Open No. 10-079523

ところで、工業的な観点から、CIS系太陽電池を低コストで製造可能なプロセスの開発が必要とされている。しかし、従来の製造方法は、いずれも煩雑なプロセスが必要なため、太陽電池の低コスト化に限界がある。例えば、前述したように、一般的なCIS系太陽電池の製造工程では、少なくとも2種類のスパッタ装置と、加熱反応炉及び溶液成長槽が必要になる。また、有毒ガスであるHSeガスを使用するため、有毒ガス処理装置や特別な安全対策が必要である。これに加え、溶液成長法ではアルカリ水溶液を使用するため、アルカリ処理施設が必要となる。 By the way, from an industrial viewpoint, development of a process capable of manufacturing a CIS solar cell at a low cost is required. However, all of the conventional manufacturing methods require complicated processes, and thus there is a limit to reducing the cost of solar cells. For example, as described above, in a general CIS solar cell manufacturing process, at least two types of sputtering apparatuses, a heating reaction furnace, and a solution growth tank are required. Moreover, since the use of H 2 Se gas is toxic gas, it is necessary to toxic gas treatment apparatus and special safety measures. In addition, since an aqueous alkali solution is used in the solution growth method, an alkali treatment facility is required.

さらに、CIS系太陽電池の性能を向上させるためには、格子欠陥や過剰成分の析出、及び異相化合物の発生等が抑制された高品位な吸収層を製膜し、空乏層で発生したキャリアの劣化を防止することが重要である。また、吸収層内にホモ接合を形成する際に、吸収層に格子欠陥を発生させないようにすることも重要である。
しかし、例えば、吸収層の製膜方法の一つである真空蒸着法は、大面積の基板上に製膜する場合、薄膜の組成及び膜厚の均一性が得られない点と、さらに製膜時に基板の温度制御が困難であるという問題がある。特に、吸収層を製膜する際、基板の温度を500℃以上に正確に保持する必要があり、さらに、pn接合を形成する際に、基板の温度を200℃〜300℃程度の低温に長時間保持する必要がある。このため、実際には、真空蒸着法によって、基板上に裏面電極層、吸収層、pn接合形成層及び表面電極層を、高速で一貫製膜することは困難である。
Furthermore, in order to improve the performance of the CIS solar cell, a high-quality absorption layer in which lattice defects, precipitation of excess components, generation of heterogeneous compounds, and the like are suppressed is formed, and carriers generated in the depletion layer are formed. It is important to prevent degradation. It is also important to prevent the generation of lattice defects in the absorption layer when forming a homojunction in the absorption layer.
However, for example, the vacuum vapor deposition method, which is one of the methods for forming the absorption layer, does not provide the thin film composition and film thickness uniformity when the film is formed on a large-area substrate. There is a problem that it is sometimes difficult to control the temperature of the substrate. In particular, when forming the absorption layer, it is necessary to accurately maintain the temperature of the substrate at 500 ° C. or higher, and when forming the pn junction, the temperature of the substrate is increased to a low temperature of about 200 ° C. to 300 ° C. Need to hold time. Therefore, in practice, it is difficult to consistently form the back electrode layer, the absorption layer, the pn junction formation layer, and the surface electrode layer on the substrate at a high speed by a vacuum deposition method.

次に、気相セレン化法は、吸収層の前駆体となる組成の薄膜をセレン化する際に、有毒なセレン化水素等のガスを使用しなければならないため、特殊な処理設備が必要になる。また、セレン化する際、数十分から数時間の間、前駆体となる組成の薄膜を加熱しながらセレン含有ガスに暴露する必要があるため、長時間の製膜時間が必要となる。   Next, the vapor phase selenization method requires the use of toxic hydrogen selenide and other gases when selenizing a thin film having a composition that serves as a precursor of the absorption layer, and therefore requires special processing equipment. Become. Further, when selenizing, since it is necessary to expose a thin film having a composition as a precursor to the selenium-containing gas for several tens of minutes to several hours, a long film forming time is required.

スパッタリング法を使用した場合、製膜された吸収層を溶融・再結晶化する必要がある。発明者等が検討した結果、従来のスパッタリング法により、裏面電極から表面電極までの各薄膜を製膜後、吸収層を加熱すると、吸収層の結晶性は向上した。しかし、溶融・再結晶化と同時に吸収層内にpn接合を形成することができず、太陽電池として動作させることが極めて困難であった。この場合、溶融結晶化の際に吸収層を保護するための層を一旦除去し、新たに、pn接合を形成するためのバッファー層や透明電極層等を製膜する必要がある。   When the sputtering method is used, it is necessary to melt and recrystallize the formed absorption layer. As a result of investigations by the inventors, the crystallinity of the absorption layer was improved by heating the absorption layer after forming each thin film from the back electrode to the front electrode by a conventional sputtering method. However, a pn junction cannot be formed in the absorption layer simultaneously with melting and recrystallization, and it has been extremely difficult to operate as a solar cell. In this case, it is necessary to once remove the layer for protecting the absorption layer during melt crystallization and newly form a buffer layer, a transparent electrode layer, and the like for forming a pn junction.

また、ハイブリッドスパッタ法の場合は、通常、pn接合を形成するために必要なバッファー層が、溶液成長法で製膜されるため、真空中での一貫製膜は困難である。さらに、吸収層を製膜する際、基板を加熱し、500℃程度で安定化させるための時間が必要になる。このため、実際には、裏面電極層、吸収層、pn接合形成層及び表面電極層を、高速で一貫製膜することは困難である。   In the case of the hybrid sputtering method, since a buffer layer necessary for forming a pn junction is usually formed by a solution growth method, consistent film formation in a vacuum is difficult. Furthermore, when forming the absorption layer, it takes time to heat the substrate and stabilize it at about 500 ° C. Therefore, in practice, it is difficult to consistently form the back electrode layer, the absorption layer, the pn junction formation layer, and the surface electrode layer at a high speed.

このように、CIS系太陽電池の従来の製造方法では、裏面電極層から表面電極層までの一連の薄膜を高速で一貫製膜し、且つ良好な結晶性とpn接合を有する吸収層を得ることが出来ないのが現状である。したがって、本発明の目的は、裏面電極層から表面電極層を、高速で一貫製膜できる光発電素子の製造方法を提供することにある。   As described above, in the conventional manufacturing method of the CIS solar cell, a series of thin films from the back electrode layer to the front electrode layer are continuously formed at high speed, and an absorption layer having good crystallinity and a pn junction is obtained. It is the present condition that cannot be done. Accordingly, an object of the present invention is to provide a method for producing a photovoltaic device capable of consistently forming a surface electrode layer from a back electrode layer at a high speed.

本発明では、光発電素子の吸収層を構成する元素からなる複数の半導体前駆体層と、光発電素子の吸収層以外の層を予め製膜した後、半導体前駆体層を加熱し、吸収層の結晶性を向上させ、同時にpn接合を形成させることにより、高速一貫製膜を可能としている。   In the present invention, after a plurality of semiconductor precursor layers made of the elements constituting the absorption layer of the photovoltaic device and a layer other than the absorption layer of the photovoltaic device are formed in advance, the semiconductor precursor layer is heated, and the absorption layer By improving the crystallinity and simultaneously forming a pn junction, high-speed consistent film formation is possible.

かくして本発明によれば、下記(1)〜(20)が提供される。
(1)光照射により発電する半導体層を備えた光発電素子の製造方法であって、絶縁基板上に、裏面電極層を製膜する裏面電極層製膜工程と、製膜された前記裏面電極層上に、前記半導体層を構成する元素の結晶とは異なる結晶型の元素から構成される、複数の半導体前駆体層を製膜する前駆体層製膜工程と、製膜された前記半導体前駆体層上に、表面電極層を製膜する表面電極層製膜工程と、前記裏面電極層製膜工程、前記前駆体層製膜工程及び前記表面電極層製膜工程の後に、前記半導体前駆体層を加熱し、半導体の結晶を生成させる前駆体層拡散工程と、を有することを特徴とする光発電素子の製造方法(請求項1)。
Thus, according to the present invention, the following (1) to (20) are provided.
(1) A method for producing a photovoltaic device including a semiconductor layer that generates power by light irradiation, wherein a back electrode layer is formed on an insulating substrate, and the back electrode is formed. On the layer, a precursor layer forming step of forming a plurality of semiconductor precursor layers made of a crystal type element different from the crystal of the element constituting the semiconductor layer, and the formed semiconductor precursor The semiconductor precursor is formed after the surface electrode layer forming step for forming the surface electrode layer on the body layer, the back electrode layer forming step, the precursor layer forming step, and the surface electrode layer forming step. And a precursor layer diffusion step of heating the layer to produce a semiconductor crystal (Claim 1).

(2)請求項1に記載の光発電素子の製造方法であって、前記前駆体層拡散工程において、複数の前記半導体前駆体層を、溶融拡散により相互に拡散させることを特徴とする光発電素子の製造方法(請求項2)。
(3)請求項1または2に記載の光発電素子の製造方法であって、前記前駆体層拡散工程において、前記半導体前駆体層に電磁波を照射することにより、当該半導体前駆体層を加熱することを特徴とする光発電素子の製造方法(請求項3)。
(4)請求項3に記載の光発電素子の製造方法であって、前記前駆体層拡散工程において、前記電磁波が赤外線であることを特徴とする光発電素子の製造方法(請求項4)。
(5)請求項4に記載の光発電素子の製造方法であって、前記前駆体層拡散工程において、前記赤外線の光源がハロゲンランプであることを特徴とする光発電素子の製造方法(請求項5)。
(2) The photovoltaic device manufacturing method according to claim 1, wherein in the precursor layer diffusion step, a plurality of the semiconductor precursor layers are diffused mutually by melt diffusion. A device manufacturing method (claim 2).
(3) The method for manufacturing a photovoltaic device according to claim 1 or 2, wherein in the precursor layer diffusion step, the semiconductor precursor layer is heated by irradiating the semiconductor precursor layer with electromagnetic waves. A method for producing a photovoltaic device, characterized in that (Claim 3).
(4) The method for producing a photovoltaic device according to claim 3, wherein, in the precursor layer diffusing step, the electromagnetic wave is an infrared ray (invention 4).
(5) The method for manufacturing a photovoltaic device according to claim 4, wherein, in the precursor layer diffusing step, the infrared light source is a halogen lamp (claim). 5).

(6)請求項1乃至5のいずれか1項に記載の光発電素子の製造方法であって、前記前駆体層拡散工程において、少なくとも1層の硫黄(S)を含有する半導体前駆体層を製膜することを特徴とする光発電素子の製造方法(請求項6)。
(7)請求項6に記載の光発電素子の製造方法であって、前記硫黄(S)を含有する前記半導体前駆体層は、当該半導体前駆体層の前後に製膜する他の半導体前駆体層の融点よりも高い融点を有することを特徴とする光発電素子の製造方法(請求項7)。
(8)請求項6又は7に記載の光発電素子の製造方法であって、前記硫黄(S)を含有する前記半導体前駆体層は、スパッタリングにより製膜されることを特徴とする光発電素子の製造方法(請求項8)。
(9)請求項6乃至8のいずれか1項に記載の光発電素子の製造方法であって、前記硫黄(S)を含有する前記半導体前駆体層は、硫化水素を含有させたスパッタガスを用いスパッタリングにより製膜されることを特徴とする光発電素子の製造方法(請求項9)。
(6) The method for producing a photovoltaic device according to any one of claims 1 to 5, wherein in the precursor layer diffusion step, a semiconductor precursor layer containing at least one layer of sulfur (S) is provided. A method for producing a photovoltaic device, characterized in that a film is formed (claim 6).
(7) The method for producing a photovoltaic device according to claim 6, wherein the semiconductor precursor layer containing the sulfur (S) is formed before and after the semiconductor precursor layer. A method for producing a photovoltaic device, characterized by having a melting point higher than the melting point of the layer (Claim 7).
(8) The photovoltaic device manufacturing method according to claim 6 or 7, wherein the semiconductor precursor layer containing sulfur (S) is formed by sputtering. (8).
(9) The method for manufacturing a photovoltaic device according to any one of claims 6 to 8, wherein the semiconductor precursor layer containing sulfur (S) is made of a sputtering gas containing hydrogen sulfide. A method of manufacturing a photovoltaic device, wherein the film is formed by sputtering.

(10)請求項1乃至9のいずれか1項に記載の光発電素子の製造方法であって、前記半導体前駆体層を構成する前記元素の結晶の融点が、前記半導体層を構成する元素の結晶の融点よりも低温であることを特徴とする光発電素子の製造方法(請求項10)。
(11)請求項1乃至10のいずれか1項に記載の光発電素子の製造方法であって、前記半導体層は、カルコパイライト型化合物の結晶により構成されることを特徴とする光発電素子の製造方法(請求項11)。
(12)請求項1乃至11のいずれか1項に記載の光発電素子の製造方法であって、前記半導体層には、少なくとも銅(Cu)、インジウム(In)及びセレン(Se)が含有されていることを特徴とする光発電素子の製造方法(請求項12)。
(13)請求項1乃至12のいずれか1項に記載の光発電素子の製造方法であって、前記裏面電極層製膜工程、前記前駆体層製膜工程及び前記表面電極層製膜工程の各工程が真空中で行われ、且つ、各工程間において真空状態が保持されることを特徴とする光発電素子の製造方法(請求項13)。
(14)請求項1乃至13のいずれか1項に記載の光発電素子の製造方法であって、前記裏面電極層製膜工程、前記前駆体層製膜工程及び前記表面電極層製膜工程は、いずれもスパッタリングにより行われることを特徴とする光発電素子の製造方法(請求項14)。
(10) The method for manufacturing a photovoltaic device according to any one of claims 1 to 9, wherein the melting point of the crystal of the element constituting the semiconductor precursor layer is the amount of the element constituting the semiconductor layer. A method for producing a photovoltaic device, wherein the temperature is lower than the melting point of the crystal (claim 10).
(11) The method for manufacturing a photovoltaic device according to any one of claims 1 to 10, wherein the semiconductor layer is composed of a crystal of a chalcopyrite type compound. Manufacturing method (claim 11).
(12) The method for manufacturing a photovoltaic device according to any one of claims 1 to 11, wherein the semiconductor layer contains at least copper (Cu), indium (In), and selenium (Se). A method for manufacturing a photovoltaic device, characterized in that: (Claim 12).
(13) The photovoltaic device manufacturing method according to any one of claims 1 to 12, wherein the back electrode layer film forming step, the precursor layer film forming step, and the front electrode layer film forming step are performed. A method for manufacturing a photovoltaic device, wherein each step is performed in a vacuum and a vacuum state is maintained between the steps (Claim 13).
(14) The method for manufacturing a photovoltaic device according to any one of claims 1 to 13, wherein the back electrode layer forming step, the precursor layer forming step, and the front electrode layer forming step are performed. , Both of which are performed by sputtering, A method for manufacturing a photovoltaic device (claim 14).

(15)光照射により発電する半導体層を備えた光発電素子の製造方法であって、ガラス基板上に、表面電極層を製膜する表面電極層製膜工程と、製膜された前記表面電極層上に、n型半導体形成用前駆体層と拡散制御用前駆体層及びp型半導体形成用前駆体層と、を順次製膜する前駆体層製膜工程と、製膜された前記p型半導体形成用前駆体層上に、裏面電極層を製膜する裏面電極層製膜工程と、前記n型半導体形成用前駆体層と前記拡散制御用前駆体層及び前記p型半導体形成用前駆体層と、を加熱し、溶融拡散により半導体の結晶を生成させる前駆体層拡散工程と、を有することを特徴とする光発電素子の製造方法(請求項15)。 (15) A method for producing a photovoltaic device comprising a semiconductor layer that generates power by light irradiation, a surface electrode layer forming step for forming a surface electrode layer on a glass substrate, and the formed surface electrode On the layer, a precursor layer forming step of sequentially forming an n-type semiconductor forming precursor layer, a diffusion control precursor layer, and a p-type semiconductor forming precursor layer, and the formed p-type A back electrode layer forming step of forming a back electrode layer on the semiconductor forming precursor layer; the n-type semiconductor forming precursor layer; the diffusion controlling precursor layer; and the p-type semiconductor forming precursor. And a precursor layer diffusion step of heating the layer and generating a semiconductor crystal by melt diffusion (Claim 15).

(16)絶縁基板と、前記絶縁基板上に形成された表面電極層及び裏面電極層と、前記表面電極層及び前記裏面電極層の間に配置されたカルコパイライト型半導体層と、を備え、前記カルコパイライト型半導体層に、前記表面電極層側から前記裏面電極層側に貫通する空洞が形成されていることを特徴とする光発電素子(請求項16)。
(17)請求項16に記載の光発電素子であって、前記カルコパイライト型半導体層に、隣接層と接しない部分であって、当該隣接層が当該カルコパイライト型半導体層の表面形状の影響を受けない形状の部分が、形成されていることを特徴とする光発電素子(請求項17)。
(16) comprising an insulating substrate, a surface electrode layer and a back electrode layer formed on the insulating substrate, and a chalcopyrite semiconductor layer disposed between the surface electrode layer and the back electrode layer, A photovoltaic device (Claim 16), wherein a cavity penetrating from the front electrode layer side to the back electrode layer side is formed in the chalcopyrite type semiconductor layer.
(17) The photovoltaic device according to claim 16, wherein the chalcopyrite semiconductor layer is a portion not in contact with an adjacent layer, and the adjacent layer is affected by the surface shape of the chalcopyrite semiconductor layer. A photovoltaic device, wherein a portion having a shape not received is formed (claim 17).

(18)光入射側から順に、表面電極層と吸収層と裏面電極層とを少なくとも備える光発電素子であって、前記吸収層に、銅(Cu)、インジウム(In)及びセレン(Se)が含有され、且つ、当該吸収層の内部に、硫黄(S)が含有された硫化層を備えることを特徴とする光発電素子(請求項18)。
(19)請求項18に記載の光発電素子であって、前記硫化層に、CuInS結晶が含有されていることを特徴とする光発電素子(請求項19)。
(20)請求項18または19に記載の光発電素子であって、前記硫化層は、当該硫化層の前記表面電極層側に含まれる銅(Cu)の組成比が、当該硫化層の前記裏面電極層側のCu組成比より小さいことを特徴とする光発電素子(請求項20)。
(18) A photovoltaic device including at least a front electrode layer, an absorption layer, and a back electrode layer in order from the light incident side, wherein copper (Cu), indium (In), and selenium (Se) are contained in the absorption layer. A photovoltaic device comprising: a sulfurized layer containing sulfur (S) contained inside the absorbing layer (claim 18).
(19) The photovoltaic device according to (18), wherein the sulfide layer contains CuInS 2 crystal (claim 19).
(20) The photovoltaic device according to claim 18 or 19, wherein the sulfide layer has a composition ratio of copper (Cu) contained on the surface electrode layer side of the sulfide layer, the back surface of the sulfide layer. A photovoltaic device having a smaller Cu composition ratio on the electrode layer side (claim 20).

尚、CIS系太陽電池では、一般に、発電を担う半導体層を吸収層と称している。しかし、本発明が適用される光発電素子の製造方法により得られる光発電素子は、CIS系太陽電池以外の太陽電池にも応用可能であるため、以下の説明において吸収層を半導体層と称することがある。   In CIS solar cells, a semiconductor layer responsible for power generation is generally referred to as an absorption layer. However, since the photovoltaic element obtained by the photovoltaic element manufacturing method to which the present invention is applied can also be applied to solar cells other than CIS solar cells, the absorption layer will be referred to as a semiconductor layer in the following description. There is.

上記請求項1に記載の光発電素子の製造方法によれば、光発電素子を構成する裏面電極、半導体前駆体層、表面電極等の一連の薄膜を製膜した後に加熱処理することにより、製膜中に基板の温度を高温に保持することなく、半導体層の結晶を所望の結晶型に調製し、同時にpn接合を形成することができ、高速で一貫した操作により光発電素子の製造が可能になる。   According to the method for manufacturing a photovoltaic device according to claim 1, a series of thin films such as a back electrode, a semiconductor precursor layer, and a front electrode constituting the photovoltaic device are formed, and then heat treatment is performed. Without maintaining the temperature of the substrate at a high temperature in the film, the crystal of the semiconductor layer can be prepared to the desired crystal type and a pn junction can be formed at the same time, making it possible to manufacture photovoltaic devices by high-speed and consistent operation become.

請求項2に記載の光発電素子の製造方法によれば、半導体前駆体層を溶融拡散させることにより、格子欠陥が少なく、良好な結晶性を有する半導体層を得ることができる。   According to the method for manufacturing a photovoltaic device according to claim 2, by melting and diffusing the semiconductor precursor layer, a semiconductor layer with few lattice defects and good crystallinity can be obtained.

請求項3に記載の光発電素子の製造方法によれば、半導体前駆体層に電磁波を照射することにより、半導体前駆体層を、基板の耐熱温度以上の温度に加熱することが可能になり、さらに良質な結晶性を有する半導体層を得ることができる。   According to the method for manufacturing a photovoltaic device according to claim 3, by irradiating the semiconductor precursor layer with electromagnetic waves, the semiconductor precursor layer can be heated to a temperature equal to or higher than the heat resistant temperature of the substrate. Further, a semiconductor layer having good crystallinity can be obtained.

請求項4及び請求項5に記載の光発電素子の製造方法によれば、低価格な高出力光源を使用して半導体前駆体層の加熱が可能になる。   According to the method for manufacturing a photovoltaic device according to claims 4 and 5, the semiconductor precursor layer can be heated using a low-cost, high-output light source.

請求項6に記載の光発電素子の製造方法によれば、半導体層中に硫黄(S)を含有する半導体前駆体層をもうけることにより、半導体前駆体層の一部の高融点化、高密度化が可能なため、Cu、In、Se等の元素の拡散を制御しやすくなる。さらに、最終的に生成した硫化物は、CuInSeと同じ、カルコパイライト型結晶となるため、発電効率への悪影響を最小限に抑えることが出来る。 According to the method for manufacturing a photovoltaic device according to claim 6, by providing a semiconductor precursor layer containing sulfur (S) in the semiconductor layer, a part of the semiconductor precursor layer has a high melting point and a high density. Therefore, diffusion of elements such as Cu, In, and Se can be easily controlled. Furthermore, since the finally produced sulfide is a chalcopyrite type crystal, which is the same as CuInSe 2 , adverse effects on power generation efficiency can be minimized.

請求項7に記載の光発電素子の製造方法によれば、硫化層の組成を制御することにより、相対的に高融点とすることにより、Cu、In、Se等の元素の拡散を制御することが可能となる。   According to the method for manufacturing a photovoltaic device according to claim 7, the diffusion of elements such as Cu, In, and Se is controlled by controlling the composition of the sulfide layer to obtain a relatively high melting point. Is possible.

請求項8に記載の光発電素子の製造方法によれば、組成分布、各層の膜厚の面内分布を小さくすることができ、容易に大面積化が可能となる。   According to the method for manufacturing a photovoltaic device according to the eighth aspect, the composition distribution and the in-plane distribution of the film thickness of each layer can be reduced, and the area can be easily increased.

請求項9に記載の光発電素子の製造方法によれば、硫化物を反応性スパッタリングにより製膜することが可能になるため、スパッタリングターゲットの低価格化、スパッタレート向上、硫黄の微量添加が容易になるため、制御性が向上する。   According to the method for manufacturing a photovoltaic device according to claim 9, since it is possible to form a sulfide film by reactive sputtering, it is easy to reduce the cost of the sputtering target, improve the sputtering rate, and add a small amount of sulfur. Therefore, the controllability is improved.

請求項10に記載の光発電素子の製造方法によれば、半導体前駆体層を構成する元素の結晶の融点が、半導体層を構成する元素の融点よりも低温であることにより、半導体前駆体層の加熱温度を低下させ、または、加熱時間の短縮が可能になり、基板へのダメージが低下し、さらに基板の体積膨張に伴う膜はがれ等の問題が減少する。
ここで、半導体前駆体層を構成する元素の結晶の融点が、半導体層を構成する元素の融点よりも高温である場合、加熱処理の際に発生する未拡散残留化合物により、半導体層の結晶成長が阻害される傾向がある。
According to the method for manufacturing a photovoltaic device according to claim 10, the melting point of the crystal of the element constituting the semiconductor precursor layer is lower than the melting point of the element constituting the semiconductor layer, whereby the semiconductor precursor layer The heating temperature can be reduced or the heating time can be shortened, damage to the substrate is reduced, and problems such as film peeling due to volume expansion of the substrate are reduced.
Here, when the melting point of the crystal of the element constituting the semiconductor precursor layer is higher than the melting point of the element constituting the semiconductor layer, the crystal growth of the semiconductor layer is caused by the undiffused residual compound generated during the heat treatment. Tends to be disturbed.

請求項11及び請求項12に記載の光発電素子の製造方法によれば、半導体層としてカルコパイライト型化合物の結晶を採用することにより、半導体前駆体層に使用する元素の組成範囲が飛躍的に拡大し、得られる光発電素子は、同様の特性が要求される太陽電池や受光素子等に応用することが可能である。さらに、銅(Cu)、インジウム(In)及びセレン(Se)を含む材料の融点は、殆どの組成領域でカルコパイライト型化合物であるCuInSeの融点(986℃)より低温であるため、半導体前駆体層の設計の自由度が拡がる。 According to the method for manufacturing a photovoltaic device according to claim 11 and claim 12, by adopting a chalcopyrite compound crystal as the semiconductor layer, the composition range of elements used in the semiconductor precursor layer is dramatically increased. The photovoltaic device obtained by enlarging can be applied to solar cells, light receiving devices, and the like that require similar characteristics. Furthermore, since the melting point of the material containing copper (Cu), indium (In), and selenium (Se) is lower than the melting point (986 ° C.) of CuInSe 2 that is a chalcopyrite type compound in most composition regions, the semiconductor precursor The degree of freedom of body layer design is expanded.

請求項13に記載の光発電素子の製造方法によれば、各工程が真空中で行われ、且つ、各工程間において真空状態が保持されることにより、各層の表面酸化を防ぐことが可能になり、高品質な光発電素子が得られる。   According to the method for manufacturing a photovoltaic device according to claim 13, each step is performed in a vacuum, and the vacuum state is maintained between the steps, so that surface oxidation of each layer can be prevented. Thus, a high-quality photovoltaic device can be obtained.

請求項14に記載の光発電素子の製造方法によれば、各工程がいずれもスパッタリングにより行われることにより、各層を構成する元素の組成分布、各層の膜厚の面内分布を小さくすることができ、容易に大面積化が可能となる。   According to the method for manufacturing a photovoltaic device according to claim 14, the composition distribution of elements constituting each layer and the in-plane distribution of the film thickness of each layer can be reduced by performing each step by sputtering. It is possible to easily increase the area.

請求項15に記載の光発電素子の製造方法によれば、ガラス基板上に表面電極層、n型半導体形成用前駆体層、拡散制御用前駆体層及びp型半導体形成用前駆体層、裏面電極層を製膜して光発電素子を製造することにより、ガラス基板側からの光照射により発電する光発電素子が得られる。   According to the method for manufacturing a photovoltaic device according to claim 15, the surface electrode layer, the n-type semiconductor formation precursor layer, the diffusion control precursor layer, the p-type semiconductor formation precursor layer, and the back surface are formed on the glass substrate. By producing a photovoltaic element by forming an electrode layer, a photovoltaic element that generates power by light irradiation from the glass substrate side can be obtained.

また、請求項16に記載の光発電素子によれば、カルコパイライト型半導体層に表面電極層側から裏面電極層側に貫通する空洞が形成されていることにより、表面電極層と裏面電極層との短絡を防ぐことができる。   According to the photovoltaic device of claim 16, the chalcopyrite semiconductor layer has a cavity penetrating from the surface electrode layer side to the back electrode layer side, so that the surface electrode layer, the back electrode layer, Can prevent short circuit.

請求項17に記載の光発電素子によれば、カルコパイライト型半導体層に、隣接層と接しない部分であって、隣接層がカルコパイライト型半導体層の表面形状の影響を受けない形状の部分(ボイド)が形成されていることにより、表面電極層または裏面電極層からの化合物の侵入が防止され、短絡を防ぐことができる。   According to the photovoltaic device of claim 17, a portion of the chalcopyrite type semiconductor layer that is not in contact with the adjacent layer, and the adjacent layer is not affected by the surface shape of the chalcopyrite type semiconductor layer ( By forming the voids, the intrusion of the compound from the front electrode layer or the back electrode layer can be prevented, and a short circuit can be prevented.

請求項18に記載の光発電素子によれば、n型半導体層と、p型半導体層の相互拡散を抑制することが可能になり、且つ、pn接合部が化学的に安定な硫化物となるため、変換効率が向上すると同時に熱的安定性が向上する。   According to the photovoltaic device of claim 18, mutual diffusion between the n-type semiconductor layer and the p-type semiconductor layer can be suppressed, and the pn junction becomes a chemically stable sulfide. Therefore, the conversion efficiency is improved and the thermal stability is improved at the same time.

請求項19に記載の光発電素子によれば、CuInS結晶により、n型半導体層とp型半導体層の間に形成される空乏層の幅を狭くすることが可能になるため、電圧を向上させることが可能になる。 According to the photovoltaic device of claim 19, the CuInS 2 crystal can reduce the width of the depletion layer formed between the n-type semiconductor layer and the p-type semiconductor layer, thereby improving the voltage. It becomes possible to make it.

請求項20に記載の光発電素子によれば、上記硫化層中でのCuの組成勾配ができることにより、上記硫化層の表面電極層側ではn型半導体層との間のコンダクションバンドオフセットが改善し、上記硫化層の裏面電極層側ではp型半導体層との間のコンダクションバンドオフセットが改善するため、変換効率が向上する。   According to the photovoltaic device of claim 20, the composition band offset between the n-type semiconductor layer and the n-type semiconductor layer is improved on the surface electrode layer side of the sulfide layer by forming a composition gradient of Cu in the sulfide layer. In addition, since the conduction band offset between the sulfide layer and the p-type semiconductor layer is improved on the back electrode layer side, the conversion efficiency is improved.

以下、本発明の実施の形態について詳細に説明する。尚、本発明は、以下の実施の形態に限定されるものではなく、その要旨の範囲内で種々変形して実施することが出来る。また、使用する図面は本実施の形態を説明するためのものであり、実際の大きさを表すものではない。   Hereinafter, embodiments of the present invention will be described in detail. The present invention is not limited to the following embodiments, and various modifications can be made within the scope of the invention. The drawings used are for explaining the present embodiment and do not represent the actual size.

初めに、本実施の形態における製造工程の概要について説明する。図1は、本実施の形態が適用される光発電素子の製造方法における製造工程の概要を説明する図である。図1に示すように、本実施の形態が適用される光発電素子の製造方法では、所定のスパッタ装置を用い、絶縁基板上に裏面電極層、半導体前駆体層及び表面電極層をスパッタリング法により製膜する(多層薄膜製膜工程)。ここで、半導体前駆体層にはセレン(Se)が含まれることが好ましい。   First, the outline of the manufacturing process in the present embodiment will be described. FIG. 1 is a diagram illustrating an outline of a manufacturing process in a method for manufacturing a photovoltaic device to which the present embodiment is applied. As shown in FIG. 1, in the photovoltaic device manufacturing method to which the present embodiment is applied, a predetermined sputtering apparatus is used, and a back electrode layer, a semiconductor precursor layer, and a surface electrode layer are formed on an insulating substrate by a sputtering method. A film is formed (multilayer thin film forming step). Here, the semiconductor precursor layer preferably contains selenium (Se).

次に、裏面電極層、半導体前駆体層及び表面電極層を製膜した絶縁基板を、所定の加熱装置(例えば、ハロゲンランプ等による光照射)を使用し、半導体前駆体層を構成する化合物の融点以上に加熱し、半導体の結晶を生成させる(アニール工程)。この場合、使用する装置としては、所定のスパッタ装置と加熱装置とが1台ずつあれば良い。また、有毒ガスの処理施設や、廃液処理施設も必要ない。さらに工程数が少ないため、格段の低コスト化が可能となる。
次に、本実施の形態における光発電素子について説明する。
Next, the insulating substrate on which the back electrode layer, the semiconductor precursor layer, and the front electrode layer are formed is applied to the compound constituting the semiconductor precursor layer using a predetermined heating device (for example, light irradiation with a halogen lamp). Heating above the melting point generates semiconductor crystals (annealing step). In this case, as a device to be used, only one predetermined sputtering device and one heating device may be used. Also, no toxic gas treatment facility or waste liquid treatment facility is required. Furthermore, since the number of processes is small, the cost can be significantly reduced.
Next, the photovoltaic element in this Embodiment is demonstrated.

(実施の形態1)
図2は、本実施の形態が適用される光発電素子の実施の形態1を説明する図である。図15に示した光発電素子と同様な構成については同じ符号を使用する。
図2(a)に示すように、光発電素子前駆体Iの製造は、先ず、絶縁基板である基板1上に、金属材料からなる裏面電極層2を製膜する。次に、裏面電極層2上に、複数の半導体前駆体層8として、p型半導体形成用前駆体層8a、拡散制御用前駆体層8b及びn型半導体形成用前駆体層8cを順番に製膜する(半導体前駆体層8)。続いて、この上に透明電極材料からなる表面電極層5を製膜する。各層は、所定のスパッタ装置を使用し、スパッタリングにより行われる。
次に、表面電極層5側から、電磁波としての赤外線9を一定時間照射し、前述した複数の半導体前駆体層8としてのp型半導体形成用前駆体層8a、拡散制御用前駆体層8b及びn型半導体形成用前駆体層8cを加熱する。赤外線9の光源としてはハロゲンランプが好ましい。
(Embodiment 1)
FIG. 2 is a diagram for explaining the first embodiment of the photovoltaic element to which the present embodiment is applied. The same code | symbol is used about the structure similar to the photovoltaic device shown in FIG.
As shown in FIG. 2A, the photovoltaic element precursor I0 is manufactured by first forming a back electrode layer 2 made of a metal material on a substrate 1 that is an insulating substrate. Next, a p-type semiconductor formation precursor layer 8a, a diffusion control precursor layer 8b, and an n-type semiconductor formation precursor layer 8c are sequentially formed on the back electrode layer 2 as a plurality of semiconductor precursor layers 8. Film (semiconductor precursor layer 8). Subsequently, a surface electrode layer 5 made of a transparent electrode material is formed thereon. Each layer is formed by sputtering using a predetermined sputtering apparatus.
Next, infrared rays 9 as electromagnetic waves are irradiated for a certain time from the surface electrode layer 5 side, and the p-type semiconductor forming precursor layer 8a, the diffusion control precursor layer 8b as the plurality of semiconductor precursor layers 8 described above, and The n-type semiconductor forming precursor layer 8c is heated. A halogen lamp is preferable as the light source of the infrared ray 9.

赤外線9を照射されたp型半導体形成用前駆体層8a、拡散制御用前駆体層8b及びn型半導体形成用前駆体層8cの各層に含まれる化合物は、溶融拡散により相互に拡散する。そして、図2(b)に示すように、p型半導体層3a及びn型半導体層3bからなる半導体層3が形成され、光発電素子Iが製造される。その後、スパッタリングにより、表面電極層5上に集電のための櫛形電極(負極)を設け、スパッタリングまたは導電性ペーストを印刷することにより裏面電極層2上に電極(正極)を設置する(図示せず)。   The compounds contained in each of the p-type semiconductor formation precursor layer 8a, the diffusion control precursor layer 8b, and the n-type semiconductor formation precursor layer 8c irradiated with the infrared rays 9 diffuse to each other by melt diffusion. Then, as shown in FIG. 2B, the semiconductor layer 3 including the p-type semiconductor layer 3a and the n-type semiconductor layer 3b is formed, and the photovoltaic device I is manufactured. Thereafter, a comb-shaped electrode (negative electrode) for collecting current is provided on the surface electrode layer 5 by sputtering, and an electrode (positive electrode) is placed on the back electrode layer 2 by sputtering or printing a conductive paste (not shown). )

ここで、半導体層3として、銅(Cu)、インジウム(In)及びセレン(Se)が含まれるCu−In−Se系半導体を採用する場合、p型半導体形成用前駆体層8aは、p型半導体を形成しやすい銅(Cu)とセレン(Se)との混合物により製膜されることが好ましい。また、n型半導体形成用前駆体層8cは、n型半導体を形成しやすいインジウム(In)とセレン(Se)との混合物であることが望ましい。
拡散制御用前駆体層8bは、p型半導体形成用前駆体層8aとn型半導体形成用前駆体層8cの相互拡散を制御するための層である。拡散制御用前駆体層8bを構成する化合物の元素組成、融点及び拡散制御用前駆体層8bの膜厚を制御することにより、p型半導体形成用前駆体層8aとn型半導体形成用前駆体層8cとが、溶融拡散により相互に拡散することを制御することが可能となる。
Here, when a Cu—In—Se based semiconductor containing copper (Cu), indium (In), and selenium (Se) is employed as the semiconductor layer 3, the p-type semiconductor forming precursor layer 8 a is p-type. It is preferable to form a film from a mixture of copper (Cu) and selenium (Se) that easily forms a semiconductor. Further, the n-type semiconductor forming precursor layer 8c is desirably a mixture of indium (In) and selenium (Se) that easily forms an n-type semiconductor.
The diffusion control precursor layer 8b is a layer for controlling mutual diffusion between the p-type semiconductor formation precursor layer 8a and the n-type semiconductor formation precursor layer 8c. The p-type semiconductor forming precursor layer 8a and the n-type semiconductor forming precursor are controlled by controlling the elemental composition, melting point and film thickness of the diffusion controlling precursor layer 8b of the compound constituting the diffusion controlling precursor layer 8b. It becomes possible to control the diffusion of the layer 8c with each other by melt diffusion.

本実施の形態が適用される光発電素子の製造方法において、複数の半導体前駆体層を構成する化合物の元素組成と、各半導体前駆体層の膜厚とを変化させ、半導体前駆体層の溶融拡散により、良好な結晶性を有する半導体層を生成させ、同時にpn接合を形成させることができる。
これを、半導体層を構成する化合物として、カルコパイライト型化合物の一つであるCuInSe系化合物を採用する場合を例として説明する。
In the method for manufacturing a photovoltaic device to which the present embodiment is applied, the element composition of the compound constituting the plurality of semiconductor precursor layers and the film thickness of each semiconductor precursor layer are changed to melt the semiconductor precursor layer By diffusion, a semiconductor layer having good crystallinity can be generated and a pn junction can be formed at the same time.
This will be described by taking as an example the case of adopting a CuInSe 2 -based compound that is one of chalcopyrite type compounds as the compound constituting the semiconductor layer.

図3は、Cu−Se系化合物のSe濃度と融点(℃)との関係を示す図である。また、図4は、In−Se系化合物のSe濃度と融点(℃)との関係を示す図である。
一般的に、CuInSeは、安定な化合物であるCuSeとInSeとを、それぞれ50モル%づつ反応させることにより得ることができる。ここで、CuSeとInSeとは、共にそれぞれの2元相図内で、最終生成物であるCuInSeの融点(986℃)より高融点を有することが知られている(例えば、CuSeの融点は1,130℃を示す。)。このため、加熱処理によりCuSeとInSeを拡散させる場合、これらの化合物が未反応のまま残留する可能性がある。
そこで、CuSeとInSeとを使用する代わりに、これらの化合物より低融点の化合物であるCuSe及びInSeを、それぞれ50モル%づつ溶融拡散させることにより、未反応の化合物が残留する可能性が低下すると考えられる。
FIG. 3 is a diagram showing the relationship between the Se concentration and the melting point (° C.) of the Cu—Se compound. FIG. 4 is a graph showing the relationship between the Se concentration of the In—Se compound and the melting point (° C.).
In general, CuInSe 2 can be obtained by reacting Cu 2 Se and In 2 Se 3 which are stable compounds with 50 mol% each. Here, it is known that both Cu 2 Se and In 2 Se 3 have a melting point higher than the melting point (986 ° C.) of CuInSe 2 as the final product in each binary phase diagram (for example, Cu 2 Se has a melting point of 1,130 ° C.). Therefore, when diffusing the Cu 2 Se and an In 2 Se 3 by heat treatment, it is possible that these compounds remains remain unreacted.
Therefore, instead of using Cu 2 Se and In 2 Se 3 , CuSe and InSe, which are compounds having a lower melting point than these compounds, are each melted and diffused by 50 mol% to leave unreacted compounds. The possibility is likely to decrease.

しかしながら、これらの低融点化合物を加熱すると、溶融拡散が急激に進み、p型CuInSe化合物のみが生成するため、pn接合の形成が困難である。
このため、InSe化合物層とCuSe化合物層との間に、これらの化合物よりも高融点を有する化合物を配置することにより、InSeとCuSeの相互拡散を制御することが可能となる。その結果、負極側には、わずかにCuが不足したカルコパイライト型のn型Cu−In−Se膜が形成され、一方、正極側には、わずかにInが不足したカルコパイライト型のp型Cu−In−Se膜が形成されると考えられる。
However, when these low-melting-point compounds are heated, melt diffusion proceeds rapidly, and only the p-type CuInSe 2 compound is generated, making it difficult to form a pn junction.
For this reason, it is possible to control interdiffusion of InSe and CuSe by disposing a compound having a higher melting point than these compounds between the InSe compound layer and the CuSe compound layer. As a result, a chalcopyrite n-type Cu—In—Se film slightly lacking Cu is formed on the negative electrode side, whereas a chalcopyrite p-type Cu slightly lacking In is formed on the positive electrode side. It is considered that an -In-Se film is formed.

さらに、図3に示すように、Cu−Se系化合物のSe濃度と融点(℃)との関係は、Se濃度が33.3at%〜52.5at%の範囲で、融点(℃)が急激に変化することが分かる。また、図4に示すように、In−Se系化合物のSe濃度と融点(℃)との関係は、Se濃度が50at%〜60at%の範囲で、融点が急激に変化することが分かる。
Cu−Se系化合物とIn−Se系化合物のこのような性質を利用することにより、p型半導体形成用前駆体層8a(図2参照)とn型半導体形成用前駆体層8c(図2参照)の融点を調整すると同時に、各化合物の拡散方向、拡散量の制御が可能である。
Furthermore, as shown in FIG. 3, the relationship between the Se concentration and the melting point (° C.) of the Cu—Se compound is such that the Se concentration is in the range of 33.3 at% to 52.5 at%, and the melting point (° C.) rapidly increases. You can see that it changes. Further, as shown in FIG. 4, it can be seen that the relationship between the Se concentration of the In—Se compound and the melting point (° C.) changes rapidly when the Se concentration is in the range of 50 at% to 60 at%.
By utilizing such properties of the Cu—Se compound and the In—Se compound, the p-type semiconductor formation precursor layer 8a (see FIG. 2) and the n-type semiconductor formation precursor layer 8c (see FIG. 2). ) And the diffusion direction and amount of each compound can be controlled at the same time.

即ち、n型半導体形成用前駆体層8c(図2参照)を、Se濃度が50at%〜60at%の範囲で、Se濃度が増加すると融点が上昇するIn−Se系化合物を用いて製膜する。また、p型半導体形成用前駆体層8a(図2参照)を、Se濃度が33.3at%〜52.5at%の範囲で、Se濃度が増加すると融点が低下するCu−Se系化合物を用いて製膜する。そして、拡散制御用前駆体層8b(図2参照)に含まれるSeの濃度を調整することにより、p型半導体形成用前駆体層8aとn型半導体形成用前駆体層8cの各融点を制御し、同時に拡散の方向、拡散量を制御することが可能である。
また、この結果、複数の半導体前駆体層8の溶融拡散により生成する半導体層3にはpn接合が形成され、形成されたpn接合近傍の空乏層の幅、深さ方向の分布を制御できることも可能である。
That is, the n-type semiconductor forming precursor layer 8c (see FIG. 2) is formed using an In—Se compound in which the melting point rises when the Se concentration is increased in the range of Se concentration from 50 at% to 60 at%. . In addition, the p-type semiconductor forming precursor layer 8a (see FIG. 2) is made of a Cu—Se compound that has a Se concentration in the range of 33.3 at% to 52.5 at% and whose melting point decreases as the Se concentration increases. To form a film. Then, the melting points of the p-type semiconductor forming precursor layer 8a and the n-type semiconductor forming precursor layer 8c are controlled by adjusting the concentration of Se contained in the diffusion control precursor layer 8b (see FIG. 2). At the same time, the direction and amount of diffusion can be controlled.
As a result, a pn junction is formed in the semiconductor layer 3 generated by melting and diffusion of the plurality of semiconductor precursor layers 8, and the width and depth distribution of the depletion layer near the formed pn junction can be controlled. Is possible.

(実施の形態2)
図5は、本実施の形態が適用される光発電素子の実施の形態2を説明する図である。図2に示した光発電素子I(実施の形態1)と同様な構成については同じ符号を使用し、その説明を省略する。図5(a)に示すように、光発電素子前駆体IIの製造は、基板1上に製膜した裏面電極層2上に、7層の半導体前駆体層(半導体前駆体層10)が積層される。
このうち、裏面電極層2側の5層の半導体前駆体層は、p型半導体形成用前駆体層10a、10b、10c、10d、10eであり、溶融拡散により、図5(b)に示す光発電素子IIのp型半導体層3aが形成されるように、全体の組成と、各層の膜厚が調整されている。また、表面電極層5に接する1層の半導体前駆体層はn型半導体形成用前駆体層10gであり、溶融拡散により、図5(b)に示す光発電素子IIのn型半導体層3bが形成される。
(Embodiment 2)
FIG. 5 is a diagram for explaining a photovoltaic device according to a second embodiment to which the present embodiment is applied. The same components as those of the photovoltaic device I (Embodiment 1) shown in FIG. As shown in FIG. 5A, the photovoltaic element precursor II 0 is manufactured by forming seven semiconductor precursor layers (semiconductor precursor layer 10) on the back electrode layer 2 formed on the substrate 1. Laminated.
Among these, the five semiconductor precursor layers on the back electrode layer 2 side are p-type semiconductor forming precursor layers 10a, 10b, 10c, 10d, and 10e, and the light shown in FIG. The overall composition and the film thickness of each layer are adjusted so that the p-type semiconductor layer 3a of the power generation element II is formed. Further, the one semiconductor precursor layer in contact with the surface electrode layer 5 is an n-type semiconductor forming precursor layer 10g, and the n-type semiconductor layer 3b of the photovoltaic device II shown in FIG. It is formed.

さらに、p型半導体形成用前駆体層10eとn型半導体形成用前駆体層10gとに挟まれた1層の半導体前駆体層は拡散制御用前駆体層10fであり、拡散制御用前駆体層10fに隣接するp型半導体形成用前駆体層10eとn型半導体形成用前駆体層10gとの相互拡散を制御するための拡散制御層として機能する。具体的には、拡散制御用前駆体層10fが溶融拡散することにより、拡散制御用前駆体層10fに隣接するp型半導体形成用前駆体層10eとn型半導体形成用前駆体層10gとのそれぞれの界面の融点を高め、p型半導体形成用前駆体層10a〜10e側からn型半導体形成用前駆体層10g側に、p型半導体を生成する元素の拡散を抑制している。
このように、半導体前駆体層を7層程度の多層にすることにより、多層の半導体前駆体層が溶融拡散することにより生成する半導体層3内にpn接合が形成され、pn接合近傍の空乏層の幅、深さ方向の分布をより精密に制御することが可能になる。
Further, one semiconductor precursor layer sandwiched between the p-type semiconductor forming precursor layer 10e and the n-type semiconductor forming precursor layer 10g is a diffusion control precursor layer 10f, and the diffusion control precursor layer. It functions as a diffusion control layer for controlling the mutual diffusion between the p-type semiconductor forming precursor layer 10e and the n-type semiconductor forming precursor layer 10g adjacent to 10f. Specifically, when the diffusion control precursor layer 10f is melted and diffused, the p-type semiconductor formation precursor layer 10e and the n-type semiconductor formation precursor layer 10g adjacent to the diffusion control precursor layer 10f are formed. The melting point of each interface is increased, and the diffusion of elements that generate the p-type semiconductor is suppressed from the p-type semiconductor forming precursor layer 10a to 10e side to the n-type semiconductor forming precursor layer 10g side.
In this way, by forming the semiconductor precursor layer as a multilayer of about seven layers, a pn junction is formed in the semiconductor layer 3 generated by the melting and diffusion of the multilayer semiconductor precursor layer, and a depletion layer near the pn junction is formed. It is possible to control the distribution in the width and depth directions of the lens more precisely.

(実施の形態3)
図6は、本実施の形態が適用される光発電素子の実施の形態3を説明する図である。図2に示した光発電素子I(実施の形態1)と同様な構成については同じ符号を使用し、その説明を省略する。図6(a)に示すように、光発電素子前駆体IIIの製造は、基板1上に製膜した裏面電極層2上に、7層の半導体前駆体層(半導体前駆体層11)が積層される。
このうち、裏面電極層2側の3層の半導体前駆体層は、p型半導体形成用前駆体層11a、11b、11cであり、溶融拡散により、図6(b)に示す光発電素子IIIのp型半導体層3aが形成されるように、全体の組成と、各層の膜厚が調整されている。また、表面電極層5に接する3層の半導体前駆体層はn型半導体形成用前駆体層11e、11f、11gであり、溶融拡散により、図6(b)に示す光発電素子IIIのn型半導体層3bが形成される。
(Embodiment 3)
FIG. 6 is a diagram for explaining a photovoltaic device according to a third embodiment to which the present embodiment is applied. The same components as those of the photovoltaic device I (Embodiment 1) shown in FIG. As shown in FIG. 6A, the photovoltaic element precursor III 0 is manufactured by forming seven semiconductor precursor layers (semiconductor precursor layer 11) on the back electrode layer 2 formed on the substrate 1. Laminated.
Among these, the three semiconductor precursor layers on the back electrode layer 2 side are the p-type semiconductor forming precursor layers 11a, 11b, and 11c, and the photovoltaic element III shown in FIG. The overall composition and the film thickness of each layer are adjusted so that the p-type semiconductor layer 3a is formed. Further, the three semiconductor precursor layers in contact with the surface electrode layer 5 are n-type semiconductor forming precursor layers 11e, 11f, and 11g, and the n-type of the photovoltaic element III shown in FIG. Semiconductor layer 3b is formed.

さらに、p型半導体形成用前駆体層11cとn型半導体形成用前駆体層11eとに挟まれた1層の半導体前駆体層は、拡散制御用前駆体層11dであり、拡散制御用前駆体層11dに隣接するp型半導体形成用前駆体層11cと、n型半導体形成用前駆体層11eとの相互拡散を制御するための拡散制御層として機能する。具体的には、拡散制御用前駆体層11dの融点が、p型半導体形成用前駆体層11cの融点及びn型半導体形成用前駆体層11eの融点よりも高くなるように設定されている。
このようにすることにより、p型半導体形成用前駆体層11cとn型半導体形成用前駆体層11eとの相互拡散が抑制され、図6(b)に示す光発電素子IIIのように、n型半導体形成用前駆体層11e側にn型半導体層3bを、p型半導体形成用前駆体層11c側にp型半導体層3aを形成することが可能になる。
Further, one semiconductor precursor layer sandwiched between the p-type semiconductor forming precursor layer 11c and the n-type semiconductor forming precursor layer 11e is a diffusion control precursor layer 11d, and is a diffusion control precursor. The p-type semiconductor forming precursor layer 11c adjacent to the layer 11d functions as a diffusion control layer for controlling mutual diffusion between the n-type semiconductor forming precursor layer 11e. Specifically, the melting point of the diffusion control precursor layer 11d is set to be higher than the melting point of the p-type semiconductor forming precursor layer 11c and the melting point of the n-type semiconductor forming precursor layer 11e.
By doing so, interdiffusion between the p-type semiconductor forming precursor layer 11c and the n-type semiconductor forming precursor layer 11e is suppressed, and as in the photovoltaic element III shown in FIG. It becomes possible to form the n-type semiconductor layer 3b on the type semiconductor forming precursor layer 11e side and the p-type semiconductor layer 3a on the p-type semiconductor forming precursor layer 11c side.

(実施の形態4)
前述した3種類の実施の形態(実施の形態1〜3)で示した光発電素子(I〜III)は、基板1上に金属材料からなる裏面電極層2を製膜している。このため、基板1を介した太陽光による発電を行うことができない。このため、実際には表面電極層5側に、樹脂フィルム等を介して、さらに強化ガラスを設ける必要がある。そこで、以下に示す実施の形態は、前述した3種類の実施の形態とは逆の層構成を有するものである。
(Embodiment 4)
In the photovoltaic elements (I to III) shown in the above-described three types of embodiments (Embodiments 1 to 3), the back electrode layer 2 made of a metal material is formed on the substrate 1. For this reason, power generation by sunlight through the substrate 1 cannot be performed. For this reason, it is actually necessary to further provide tempered glass on the surface electrode layer 5 side through a resin film or the like. Therefore, the embodiment described below has a layer structure opposite to the above-described three types of embodiments.

図7は、本実施の形態が適用される光発電素子の実施の形態4を説明する図である。図2に示した光発電素子I(実施の形態1)と同様な構成については同じ符号を使用し、その説明を省略する。
図7(a)に示すように、光発電素子前駆体IVの製造は、強化ガラス製の基板1上に製膜した透明電極材料からなる表面電極層5上に、n型半導体形成用前駆体層8c、拡散制御用前駆体層8b及びp型半導体形成用前駆体層8aを順に製膜し、p型半導体形成用前駆体層8a上に金属材料からなる裏面電極層2を製膜する。各層は、所定のスパッタ装置を使用し、スパッタリングにより行われる。
FIG. 7 is a diagram for explaining a photovoltaic device according to a fourth embodiment to which the present embodiment is applied. The same components as those of the photovoltaic device I (Embodiment 1) shown in FIG.
As shown in FIG. 7 (a), the production of photovoltaic devices precursor IV 0 is on the surface electrode layer 5 made of a transparent electrode material was formed on the substrate 1 made of tempered glass, a precursor for the n-type semiconductor formed The body layer 8c, the diffusion control precursor layer 8b, and the p-type semiconductor forming precursor layer 8a are sequentially formed, and the back electrode layer 2 made of a metal material is formed on the p-type semiconductor forming precursor layer 8a. . Each layer is formed by sputtering using a predetermined sputtering apparatus.

次に、表面電極層5側から、電磁波としての赤外線9を一定時間照射し、p型半導体形成用前駆体層8a、拡散制御用前駆体層8b及びn型半導体形成用前駆体層8cを加熱する。そして、これらを溶融拡散させることにより、図7(b)に示すように、光発電素子IVのp型半導体層3a及びn型半導体層3bからなる半導体層3を形成する。この場合、強化ガラス製の基板1は、前述した3種類の実施の形態1〜3における基板1を兼ねることになり、低コスト化に有効である。   Next, infrared rays 9 as electromagnetic waves are irradiated for a certain time from the surface electrode layer 5 side, and the p-type semiconductor formation precursor layer 8a, the diffusion control precursor layer 8b, and the n-type semiconductor formation precursor layer 8c are heated. To do. Then, by melting and diffusing these, as shown in FIG. 7B, the semiconductor layer 3 composed of the p-type semiconductor layer 3a and the n-type semiconductor layer 3b of the photovoltaic element IV is formed. In this case, the substrate 1 made of tempered glass also serves as the substrate 1 in the above-described three types of Embodiments 1 to 3, and is effective for cost reduction.

(実施の形態5)
前述した実施の形態1〜実施の形態4において説明した光発電素子前駆体I(図2参照)〜光発電素子前駆体IV(図7参照)において、拡散制御用前駆体層8b,10f,11dとして、硫黄(S)を含有する層を形成することも可能である。硫黄(S)は、例えば、CuS、In等の硫化物として含有される。
ここで、硫黄は、セレンと同様にカルコゲナイド元素でありCuInと反応する。そのため、CuInSeと同様にカルコパイライト型化合物を形成する。また、一般的に、硫化物はセレン化物と比較し高融点であり、化学的に安定である。
拡散制御用前駆体層を硫化物を用いて形成すると、n型半導体形成用前駆体層とp型半導体形成用前駆体層との間の元素拡散の制御が容易となる。
(Embodiment 5)
In the photovoltaic device precursor I 0 (see FIG. 2) to the photovoltaic device precursor IV 0 (see FIG. 7) described in the first to fourth embodiments, the diffusion control precursor layers 8b and 10f are used. , 11d, a layer containing sulfur (S) can be formed. Sulfur (S) is contained, for example, as a sulfide such as Cu 2 S or In 2 S 3 .
Here, sulfur is a chalcogenide element like selenium and reacts with CuIn. Therefore, to form similarly chalcopyrite compounds and CuInSe 2. In general, sulfides have a higher melting point than chemically selenides and are chemically stable.
When the diffusion control precursor layer is formed using sulfide, it becomes easy to control element diffusion between the n-type semiconductor formation precursor layer and the p-type semiconductor formation precursor layer.

ここで、硫黄(S)を含有する拡散制御用前駆体層は、当該拡散制御用前駆体層の前後に製膜する他の半導体前駆体層の融点よりも高い融点を有することが好ましい。
また、硫黄(S)を含有する拡散制御用前駆体層は、スパッタリングにより製膜される。このとき、硫化水素を含有させたスパッタガスを用いスパッタリングにより製膜されることが好ましい。
Here, the diffusion control precursor layer containing sulfur (S) preferably has a melting point higher than that of other semiconductor precursor layers formed before and after the diffusion control precursor layer.
Moreover, the precursor layer for diffusion control containing sulfur (S) is formed by sputtering. At this time, it is preferable to form a film by sputtering using a sputtering gas containing hydrogen sulfide.

(その他の実施の形態)
本実施の形態では、図2に示すように、表面電極層5側から赤外線9を照射することにより、半導体前駆体層8を溶融拡散させている。しかし、赤外線9を照射する方向は、必ずしも表面電極層5側に限定する必要はなく、例えば、基板1のような赤外線9を透過させる強化ガラス製のものであれば、基板1側から赤外線9を照射することも可能である。
(Other embodiments)
In the present embodiment, as shown in FIG. 2, the semiconductor precursor layer 8 is melted and diffused by irradiating infrared rays 9 from the surface electrode layer 5 side. However, the direction of irradiating the infrared rays 9 is not necessarily limited to the surface electrode layer 5 side. For example, if the substrate 9 is made of tempered glass that transmits infrared rays 9, the infrared rays 9 are emitted from the substrate 1 side. It is also possible to irradiate.

この場合、基板1の裏面で赤外線9が反射し、また、基板1に使用する材料の種類によって赤外線9の吸収される場合がある。さらに、金属製の裏面電極層2における反射により、赤外線9のエネルギー損失が生じることも考えられる。しかし、この場合、熱伝導率が比較的高い金属製の裏面電極層2が発熱することにより、半導体前駆体層が加熱され、赤外線9の照射による加熱ムラが減少するというメリットがある。
さらに、積層された裏面電極層2から表面電極層5までのいずれかの層の間に、内部応力差、熱膨張係数差等がある場合も、赤外線照射による膜はがれを抑制することができる。
また、半導体前駆体層を加熱するために使用する電磁波源としては、各種レーザや、赤外線以外の光を発生する各種ランプ、さらに、電熱線から放射される輻射熱を使用することも可能である。
In this case, the infrared ray 9 is reflected on the back surface of the substrate 1, and the infrared ray 9 may be absorbed depending on the type of material used for the substrate 1. Furthermore, the energy loss of the infrared rays 9 may be caused by reflection at the metal back electrode layer 2. However, in this case, the metal back electrode layer 2 having a relatively high thermal conductivity generates heat, whereby the semiconductor precursor layer is heated, and there is a merit that uneven heating due to irradiation with infrared rays 9 is reduced.
Furthermore, even when there is a difference in internal stress, a difference in thermal expansion coefficient, or the like between any of the layers from the laminated back electrode layer 2 to the front electrode layer 5, film peeling due to infrared irradiation can be suppressed.
In addition, as an electromagnetic wave source used for heating the semiconductor precursor layer, various lasers, various lamps that generate light other than infrared rays, and radiant heat radiated from heating wires can be used.

尚、以上の説明は、本発明の実施の形態を説明するための一例に過ぎず、本発明は本実施の形態に限定されるものではない。
本発明は複数の元素から構成される半導体層と、これを挟む二つの電極層を備える光発電素子や、このような構造を有する光発電素子の製造方法に応用することができる。例えば、Cd−Te系に代表されるIII−V族半導体、Cu−In−Se系に代表されるI−III−VI族半導体、Cu−Zn−Sn−S系化合物に代表されるI−II−IV−VI族半導体、II−IV−V族半導体、Si−Ge系等の2種類以上の元素からなるIV族半導体に適用することも可能である。
In addition, the above description is only an example for demonstrating embodiment of this invention, and this invention is not limited to this embodiment.
The present invention can be applied to a photovoltaic device comprising a semiconductor layer composed of a plurality of elements and two electrode layers sandwiching the semiconductor layer, and a method for producing a photovoltaic device having such a structure. For example, a III-V group semiconductor typified by a Cd-Te system, an I-III-VI group semiconductor typified by a Cu-In-Se system, and an I-II typified by a Cu-Zn-Sn-S system compound The present invention can also be applied to an IV group semiconductor composed of two or more elements such as an -IV-VI group semiconductor, an II-IV-V group semiconductor, and a Si-Ge group.

さらに、以上説明した実施の形態では、半導体層3と表面電極層5の間にバッファー層を設けていないが、必要に応じてバッファー層4を設けることができる。半導体層3と表面電極層5の間にバッファー層を設けることにより、半導体層3と表面電極層5の界面で発生する欠陥を抑制することができる。   Furthermore, in the embodiment described above, no buffer layer is provided between the semiconductor layer 3 and the surface electrode layer 5, but the buffer layer 4 can be provided as necessary. By providing a buffer layer between the semiconductor layer 3 and the surface electrode layer 5, defects generated at the interface between the semiconductor layer 3 and the surface electrode layer 5 can be suppressed.

以下に、実施例に基づき本実施の形態をさらに詳細に説明する。なお、本実施の形態は以下の実施例に限定されない。   Hereinafter, the present embodiment will be described in more detail based on examples. Note that the present embodiment is not limited to the following examples.

(実施例1)
図8は、実施例1で製造した光発電素子前駆体の断面構造を説明する図である。図8に示す光発電素子前駆体Vは、ガラス基板12上に製膜した裏面電極層としてのMo(モリブデン)層13上に、p型半導体形成用前駆体層として第1In−Se層14、第1Cu−Se層15、第2In−Se層16と、拡散制御用前駆体層として第2Cu−Se層17、n型半導体形成用前駆体層として第3In−Se層18とを順に積層し、さらに表面電極層としてAl−Zn−O層19を製膜した。各層の組成、膜厚を表1に示す。
Example 1
FIG. 8 is a diagram illustrating a cross-sectional structure of the photovoltaic element precursor manufactured in Example 1. The photovoltaic element precursor V 0 shown in FIG. 8 is formed on the Mo (molybdenum) layer 13 as the back electrode layer formed on the glass substrate 12, and the first In—Se layer 14 as the p-type semiconductor forming precursor layer. The first Cu—Se layer 15, the second In—Se layer 16, the second Cu—Se layer 17 as the diffusion control precursor layer, and the third In—Se layer 18 as the n-type semiconductor formation precursor layer are sequentially laminated. Further, an Al—Zn—O layer 19 was formed as a surface electrode layer. Table 1 shows the composition and film thickness of each layer.

Figure 2009170867
Figure 2009170867

次に、140Wのハロゲンランプを約直径1cmの大きさの範囲に集光し、上述した各層を積層した光発電素子前駆体Vの表面電極層(Al−Zn−O層19)側から、半導体前駆体層に赤外線9を4分間照射し、半導体前駆体層を溶融拡散させ、光発電素子(図示せず)を製造した。その後、表面電極層(Al−Zn−O層19)側に集電のための電極を設け、擬似太陽光を照射したところ、発電することが確認された。 Next, a 140 W halogen lamp is condensed in a range of about 1 cm in diameter, and from the surface electrode layer (Al—Zn—O layer 19) side of the photovoltaic element precursor V 0 in which the above-described layers are laminated, The semiconductor precursor layer was irradiated with infrared rays 4 for 4 minutes to melt and diffuse the semiconductor precursor layer, thereby producing a photovoltaic device (not shown). After that, when an electrode for current collection was provided on the surface electrode layer (Al—Zn—O layer 19) side and irradiated with simulated sunlight, it was confirmed that power was generated.

(実施例2)
実施例1で製造した光発電素子の半導体層(この場合、カルコパイライト型CuInSe層)が単一層として得られていることを確認するため、表1に示した半導体前駆体層と、これに赤外線9を照射して形成した半導体層についてX線回折測定を行った。X線回折測定の結果を図9及び図10に示す。
(Example 2)
In order to confirm that the semiconductor layer of the photovoltaic device manufactured in Example 1 (in this case, chalcopyrite-type CuInSe two layers) was obtained as a single layer, the semiconductor precursor layer shown in Table 1 and X-ray diffraction measurement was performed on the semiconductor layer formed by irradiating infrared rays 9. The results of X-ray diffraction measurement are shown in FIGS.

図9は、赤外線照射前における、表1に示した各積層膜のX線回折測定結果である。図10は、表1に示した各積層膜に、赤外線を照射して形成した半導体層のX線回折測定結果である。
図9に示す結果から、CuSe、InSe、InSe等の結晶ピークと考えられる複数のピークと、積層された半導体前駆体層が非晶質を含有していることを示すハローパターンと、が観察された。しかし、CuInSe結晶であることを示す26.7度(2θ)のピークは観察されなかった。
図10に示す結果から、赤外線照射による溶融拡散後は、InSe、CuSe等の異相が存在せず、CuInSe結晶であることを示す26.7度(2θ)の鋭いピークが観察され、良好な結晶が得られていることが分かる。
FIG. 9 is a result of X-ray diffraction measurement of each laminated film shown in Table 1 before infrared irradiation. FIG. 10 shows the X-ray diffraction measurement results of the semiconductor layer formed by irradiating each laminated film shown in Table 1 with infrared rays.
From the results shown in FIG. 9, a plurality of peaks that are considered to be crystal peaks such as CuSe, InSe, In 2 Se 3, and a halo pattern indicating that the laminated semiconductor precursor layer contains an amorphous state, Was observed. However, a peak of 26.7 degrees (2θ) indicating the CuInSe 2 crystal was not observed.
From the result shown in FIG. 10, after melting and diffusion by infrared irradiation, a sharp peak of 26.7 degrees (2θ) indicating that there is no heterogeneous phase such as In 2 Se 3 or CuSe and CuInSe 2 crystal is observed. It can be seen that good crystals are obtained.

(実施例3)
実施例1で製造した光発電素子の半導体層(カルコパイライト型CuInSe層)が単一層として得られていることを確認するため、赤外線の照射前後における半導体前駆体層部分の断面について電子顕微鏡観察を行った。電子顕微鏡観察の結果を、図11、12及び13に示す。
(Example 3)
In order to confirm that the semiconductor layer (chalcopyrite-type CuInSe two layers) of the photovoltaic device manufactured in Example 1 was obtained as a single layer, the cross section of the semiconductor precursor layer portion before and after infrared irradiation was observed with an electron microscope. Went. The results of electron microscope observation are shown in FIGS.

図11は、赤外線照射前における、表1に示した各積層膜の部分の断面を撮影した電子顕微鏡写真である。図12は、表1に示した各積層膜に、赤外線を照射して形成した半導体層部分の断面を撮影した電子顕微鏡写真である。図13は、表1に示した各積層膜に、赤外線を照射して形成した半導体層部分の他の断面を撮影した電子顕微鏡写真である。   FIG. 11 is an electron micrograph showing a cross section of each laminated film shown in Table 1 before infrared irradiation. FIG. 12 is an electron micrograph of a cross section of the semiconductor layer portion formed by irradiating each laminated film shown in Table 1 with infrared rays. FIG. 13 is an electron micrograph obtained by photographing another cross section of the semiconductor layer portion formed by irradiating each laminated film shown in Table 1 with infrared rays.

図11に示す結果から、赤外線照射前では、Mo層13とAl−Zn−O層19との間に、複数の半導体前駆体層が製膜された各層(第1In−Se層14、第1Cu−Se層15、第2In−Se層16、第2Cu−Se層17、第3In−Se層18)が、スパッタリング時に形成された柱状構造を保持していることが分かる。   From the results shown in FIG. 11, each layer in which a plurality of semiconductor precursor layers were formed between the Mo layer 13 and the Al—Zn—O layer 19 (the first In—Se layer 14 and the first Cu layer) before the infrared irradiation. It can be seen that the -Se layer 15, the second In-Se layer 16, the second Cu-Se layer 17, and the third In-Se layer 18) retain the columnar structure formed during sputtering.

図12に示す結果から、赤外線照射後では、Mo層13とAl−Zn−O層19との間に積層された複数の半導体前駆体層が溶融拡散し、柱状構造が認識されない半導体層3が形成されていることが分かる。また、半導体層3には、部分的に、隣接する裏面電極層(Mo層13)や表面電極層(Al−Zn−O層19)と接しない部分であって、隣接する層がカルコパイライト型半導体層の表面形状の影響を受けない形状の部分(ボイドK)が、形成されていることが分かる。このことから、赤外線の照射により、複数の半導体前駆体層の溶融拡散が起こっていることを確認できた。   From the results shown in FIG. 12, the semiconductor layer 3 in which the plurality of semiconductor precursor layers stacked between the Mo layer 13 and the Al—Zn—O layer 19 are melted and diffused after the infrared irradiation, and the columnar structure is not recognized. It can be seen that it is formed. Further, the semiconductor layer 3 is a part that is not in contact with the adjacent back electrode layer (Mo layer 13) or the front electrode layer (Al—Zn—O layer 19), and the adjacent layer is a chalcopyrite type. It can be seen that a portion (void K) having a shape not affected by the surface shape of the semiconductor layer is formed. From this, it was confirmed that melting and diffusion of a plurality of semiconductor precursor layers occurred by irradiation with infrared rays.

さらに、図13に示す結果から、カルコパイライト型半導体層(半導体層3)には、表面電極層側(Al−Zn−O層19)から裏面電極層側(Mo層13)に貫通する空洞Qが形成されていることが分かる。このような部分的に半導体層3が存在しない部分では、裏面電極層(Mo層13)と表面電極層(Al−Zn−O層19)とが接触しないため、この部分における短絡が防止されることが分かる。
即ち、従来の方法を用いて半導体層3を溶融させると、部分的に発生するボイドKによる半導体層3の欠落部分が発生し、ボイドK内において、表面電極層(Al−Zn−O層19)と裏面電極層(Mo層13)が短絡するという問題が発生する。これに対して、本発明の製造方法を用いれば、予め、表面電極層(Al−Zn−O層19)と裏面電極層(Mo層13)を製膜した後にボイドKが発生するため、ボイドKにより半導体層3が欠落した部分が空洞Qになり、短絡を防ぐことができる。
Furthermore, from the results shown in FIG. 13, the chalcopyrite semiconductor layer (semiconductor layer 3) has a cavity Q penetrating from the front electrode layer side (Al—Zn—O layer 19) to the back electrode layer side (Mo layer 13). It can be seen that is formed. In such a portion where the semiconductor layer 3 does not exist partially, the back electrode layer (Mo layer 13) and the front electrode layer (Al—Zn—O layer 19) are not in contact with each other, thereby preventing a short circuit in this portion. I understand that.
That is, when the semiconductor layer 3 is melted by using a conventional method, a missing portion of the semiconductor layer 3 due to a partially generated void K is generated, and the surface electrode layer (Al—Zn—O layer 19 is formed in the void K. ) And the back electrode layer (Mo layer 13) are short-circuited. On the other hand, if the manufacturing method of the present invention is used, void K is generated after the surface electrode layer (Al—Zn—O layer 19) and the back electrode layer (Mo layer 13) are formed in advance. A portion where the semiconductor layer 3 is missing due to K becomes a cavity Q, and a short circuit can be prevented.

以上、詳述したように、本発明が適用される光発電素子の製造方法によれば、光発電素子の半導体層に含まれる元素から構成される複数の半導体前駆体層と、半導体前駆体層以外の各層を予め製膜した後、加熱することにより、半導体層の結晶とpn接合を同時に形成することにより、高速一貫製膜を可能となる。
また、前述したように、本発明が適用される光発電素子の製造方法は、複数の元素から構成される半導体層と、これを挟む2個の電極層を備える光発電素子、光発電素子の製造方法に応用することができる。
尚、半導体前駆体層の構成方法は、各半導体層の各構成元素により最適な方法は異なるが、基本的には、少なくとも3層以上の半導体前駆体層を設け、n型を形成しやすい半導体前駆体層を負極側に、p型を形成しやすい半導体前駆体層を正極側に、さらに、これらの層の間に、これらの層の相互拡散を制御するための拡散制御層を設けることが極めて重要である。
As described above in detail, according to the method for manufacturing a photovoltaic device to which the present invention is applied, a plurality of semiconductor precursor layers composed of elements contained in the semiconductor layer of the photovoltaic device, and the semiconductor precursor layer Each layer other than the above is formed in advance and then heated to simultaneously form the crystal of the semiconductor layer and the pn junction, thereby enabling high-speed consistent film formation.
In addition, as described above, a photovoltaic device manufacturing method to which the present invention is applied is a photovoltaic device including a semiconductor layer composed of a plurality of elements and two electrode layers sandwiching the semiconductor layer. It can be applied to a manufacturing method.
The method for configuring the semiconductor precursor layer differs depending on the constituent element of each semiconductor layer, but basically, a semiconductor that is provided with at least three semiconductor precursor layers and is easy to form an n-type. A precursor layer is provided on the negative electrode side, a semiconductor precursor layer that is easy to form p-type is provided on the positive electrode side, and a diffusion control layer for controlling mutual diffusion of these layers may be provided between these layers. Very important.

本実施の形態が適用される光発電素子の製造方法における製造工程の概要を説明する図である。It is a figure explaining the outline | summary of the manufacturing process in the manufacturing method of the photovoltaic device to which this Embodiment is applied. 本実施の形態が適用される光発電素子の実施の形態1を説明する図である。It is a figure explaining Embodiment 1 of the photovoltaic device to which this Embodiment is applied. Cu−Se系化合物のSe濃度と融点(℃)との関係を示す図である。It is a figure which shows the relationship between Se density | concentration of a Cu-Se type compound, and melting | fusing point (degreeC). In−Se系化合物のSe濃度と融点(℃)との関係を示す図である。It is a figure which shows the relationship between Se density | concentration of In-Se type compound, and melting | fusing point (degreeC). 本実施の形態が適用される光発電素子の実施の形態2を説明する図である。It is a figure explaining Embodiment 2 of the photovoltaic device to which this Embodiment is applied. 本実施の形態が適用される光発電素子の実施の形態3を説明する図である。It is a figure explaining Embodiment 3 of the photovoltaic device to which this Embodiment is applied. 本実施の形態が適用される光発電素子の実施の形態4を説明する図である。It is a figure explaining Embodiment 4 of the photovoltaic device to which this Embodiment is applied. 実施例1で製造した光発電素子前駆体の断面構造を説明する図である。2 is a diagram illustrating a cross-sectional structure of a photovoltaic element precursor manufactured in Example 1. FIG. 赤外線照射前における、表1に示した各積層膜のX線回折測定結果である。It is an X-ray-diffraction measurement result of each laminated film shown in Table 1 before infrared irradiation. 表1に示した各積層膜に、赤外線を照射して形成した半導体層のX線回折測定結果である。It is an X-ray-diffraction measurement result of the semiconductor layer formed by irradiating each laminated film shown in Table 1 with infrared rays. 赤外線照射前における、表1に示した各積層膜の部分の断面を撮影した電子顕微鏡写真である。It is the electron micrograph which image | photographed the cross section of the part of each laminated film shown in Table 1 before infrared irradiation. 表1に示した各積層膜に、赤外線を照射して形成した半導体層部分の断面を撮影した電子顕微鏡写真である。2 is an electron micrograph of a cross section of a semiconductor layer portion formed by irradiating each laminated film shown in Table 1 with infrared rays. 表1に示した各積層膜に、赤外線を照射して形成した半導体層部分の他の断面を撮影した電子顕微鏡写真である。It is the electron micrograph which image | photographed the other cross section of the semiconductor layer part formed by irradiating each laminated film shown in Table 1 with infrared rays. 一般的なCIS系太陽電池の構造を説明する図である。It is a figure explaining the structure of a general CIS type solar cell. 一般的なCIS系太陽電池の製造工程を説明する図である。It is a figure explaining the manufacturing process of a general CIS type solar cell.

符号の説明Explanation of symbols

1…基板、2…裏面電極層、3…半導体層、3A…吸収層、3a…p型半導体層、3b…n型半導体層、4…バッファー層、5…表面電極層、6…正電極、7…櫛形電極、8a,10a,10b,10c,10d,10e,11a,11b,11c…p型半導体形成用前駆体層、8b,10f,11d…拡散制御用前駆体層、8c,10g,11e,11f,11g…n型半導体形成用前駆体層、9…赤外線、12…ガラス基板、13…Mo層、14…第1In−Se層、15…第1Cu−Se層、16…第2In−Se層、17…第2Cu−Se層、18…第3In−Se層、19…Al−Zn−O層 DESCRIPTION OF SYMBOLS 1 ... Substrate, 2 ... Back electrode layer, 3 ... Semiconductor layer, 3A ... Absorption layer, 3a ... P-type semiconductor layer, 3b ... N-type semiconductor layer, 4 ... Buffer layer, 5 ... Front electrode layer, 6 ... Positive electrode, 7 ... Comb electrodes, 8a, 10a, 10b, 10c, 10d, 10e, 11a, 11b, 11c ... Precursor layer for forming a p-type semiconductor, 8b, 10f, 11d ... Precursor layer for diffusion control, 8c, 10g, 11e 11f, 11g ... n-type semiconductor forming precursor layer, 9 ... infrared rays, 12 ... glass substrate, 13 ... Mo layer, 14 ... first In-Se layer, 15 ... first Cu-Se layer, 16 ... second In-Se. Layer, 17 ... second Cu-Se layer, 18 ... third In-Se layer, 19 ... Al-Zn-O layer

Claims (20)

光照射により発電する半導体層を備えた光発電素子の製造方法であって、
絶縁基板上に、裏面電極層を製膜する裏面電極層製膜工程と、
製膜された前記裏面電極層上に、前記半導体層を構成する元素の結晶とは異なる結晶型の元素から構成される、複数の半導体前駆体層を製膜する前駆体層製膜工程と、
製膜された前記半導体前駆体層上に、表面電極層を製膜する表面電極層製膜工程と、
前記裏面電極層製膜工程、前記前駆体層製膜工程及び前記表面電極層製膜工程の後に、前記半導体前駆体層を加熱し、半導体の結晶を生成させる前駆体層拡散工程と、を有する
ことを特徴とする光発電素子の製造方法。
A method for producing a photovoltaic device comprising a semiconductor layer that generates power by light irradiation,
A back electrode layer forming step of forming a back electrode layer on an insulating substrate;
A precursor layer film forming step of forming a plurality of semiconductor precursor layers formed of a crystal type element different from a crystal of an element forming the semiconductor layer on the formed back electrode layer;
A surface electrode layer forming step of forming a surface electrode layer on the semiconductor precursor layer formed;
A precursor layer diffusion step of heating the semiconductor precursor layer and generating semiconductor crystals after the backside electrode layer forming step, the precursor layer forming step, and the surface electrode layer forming step; A method for producing a photovoltaic device, comprising:
前記前駆体層拡散工程において、複数の前記半導体前駆体層を、溶融拡散により相互に拡散させることを特徴とする請求項1に記載の光発電素子の製造方法。   The method for manufacturing a photovoltaic device according to claim 1, wherein in the precursor layer diffusion step, the plurality of semiconductor precursor layers are diffused to each other by melt diffusion. 前記前駆体層拡散工程において、前記半導体前駆体層に電磁波を照射することにより、
当該半導体前駆体層を加熱することを特徴とする請求項1又は2に記載の光発電素子の製造方法。
In the precursor layer diffusion step, by irradiating the semiconductor precursor layer with electromagnetic waves,
The method for manufacturing a photovoltaic device according to claim 1, wherein the semiconductor precursor layer is heated.
前記前駆体層拡散工程において、前記電磁波が赤外線であることを特徴とする請求項3に記載の光発電素子の製造方法。   The said electromagnetic wave is infrared rays in the said precursor layer spreading | diffusion process, The manufacturing method of the photovoltaic device of Claim 3 characterized by the above-mentioned. 前記前駆体層拡散工程において、前記赤外線の光源がハロゲンランプであることを特徴とする請求項4に記載の光発電素子の製造方法。   5. The method for manufacturing a photovoltaic device according to claim 4, wherein, in the precursor layer diffusion step, the infrared light source is a halogen lamp. 前記前駆体層拡散工程において、少なくとも1層の硫黄(S)を含有する半導体前駆体層を製膜することを特徴とする請求項1乃至5のいずれか1項に記載の光発電素子の製造方法。   6. The photovoltaic device manufacturing method according to claim 1, wherein in the precursor layer diffusion step, a semiconductor precursor layer containing at least one layer of sulfur (S) is formed. Method. 前記硫黄(S)を含有する前記半導体前駆体層は、当該半導体前駆体層の前後に製膜する他の半導体前駆体層の融点よりも高い融点を有することを特徴とする請求項6に記載の光発電素子の製造方法。   The said semiconductor precursor layer containing the said sulfur (S) has melting | fusing point higher than melting | fusing point of the other semiconductor precursor layer formed into a film before and behind the said semiconductor precursor layer, It is characterized by the above-mentioned. Manufacturing method of the photovoltaic device. 前記硫黄(S)を含有する前記半導体前駆体層は、スパッタリングにより製膜されることを特徴とする請求項6又は7に記載の光発電素子の製造方法。   The said semiconductor precursor layer containing the said sulfur (S) is formed into a film by sputtering, The manufacturing method of the photovoltaic device of Claim 6 or 7 characterized by the above-mentioned. 前記硫黄(S)を含有する前記半導体前駆体層は、硫化水素を含有させたスパッタガスを用いスパッタリングにより製膜されることを特徴とする請求項6乃至8のいずれか1項に記載の光発電素子の製造方法。   9. The light according to claim 6, wherein the semiconductor precursor layer containing sulfur (S) is formed by sputtering using a sputtering gas containing hydrogen sulfide. A method for producing a power generation element. 前記半導体前駆体層を構成する前記元素の結晶の融点が、前記半導体層を構成する元素の結晶の融点よりも低温であることを特徴とする請求項1乃至9のいずれか1項に記載の光発電素子の製造方法。   10. The melting point of the crystal of the element constituting the semiconductor precursor layer is lower than the melting point of the crystal of the element constituting the semiconductor layer. Photovoltaic element manufacturing method. 前記半導体層は、カルコパイライト型化合物の結晶により構成されることを特徴とする請求項1乃至10のいずれか1項に記載の光発電素子の製造方法。   The method for manufacturing a photovoltaic device according to any one of claims 1 to 10, wherein the semiconductor layer is made of a crystal of a chalcopyrite type compound. 前記半導体層には、少なくとも銅(Cu)、インジウム(In)及びセレン(Se)が含有されていることを特徴とする請求項1乃至11のいずれか1項に記載の光発電素子の製造方法。   The method for manufacturing a photovoltaic device according to claim 1, wherein the semiconductor layer contains at least copper (Cu), indium (In), and selenium (Se). . 前記裏面電極層製膜工程、前記前駆体層製膜工程及び前記表面電極層製膜工程の各工程が真空中で行われ、且つ、各工程間において真空状態が保持されることを特徴とする請求項1乃至12のいずれか1項に記載の光発電素子の製造方法。   Each process of the said back surface electrode layer film forming process, the said precursor layer film forming process, and the said surface electrode layer film forming process is performed in a vacuum, and a vacuum state is hold | maintained between each process, It is characterized by the above-mentioned. The manufacturing method of the photovoltaic device of any one of Claims 1 thru | or 12. 前記裏面電極層製膜工程、前記前駆体層製膜工程及び前記表面電極層製膜工程は、いずれもスパッタリングにより行われることを特徴とする請求項1乃至13のいずれか1項に記載の光発電素子の製造方法。   The light according to any one of claims 1 to 13, wherein the back electrode layer forming step, the precursor layer forming step, and the front electrode layer forming step are all performed by sputtering. A method for producing a power generation element. 光照射により発電する半導体層を備えた光発電素子の製造方法であって、
ガラス基板上に、表面電極層を製膜する表面電極層製膜工程と、
製膜された前記表面電極層上に、n型半導体形成用前駆体層と、拡散制御用前駆体層及びp型半導体形成用前駆体層と、を順次製膜する前駆体層製膜工程と、
製膜された前記p型半導体形成用前駆体層上に、裏面電極層を製膜する裏面電極層製膜工程と、
前記n型半導体形成用前駆体層と、前記拡散制御用前駆体層及び前記p型半導体形成用前駆体層と、を加熱し、溶融拡散により半導体の結晶を生成させる前駆体層拡散工程と、を有する
ことを特徴とする光発電素子の製造方法。
A method for producing a photovoltaic device comprising a semiconductor layer that generates power by light irradiation,
A surface electrode layer forming step of forming a surface electrode layer on a glass substrate;
A precursor layer forming step of sequentially forming an n-type semiconductor forming precursor layer, a diffusion control precursor layer, and a p-type semiconductor forming precursor layer on the surface electrode layer formed; ,
A back electrode layer forming step of forming a back electrode layer on the p-type semiconductor forming precursor layer formed;
A precursor layer diffusion step of heating the n-type semiconductor formation precursor layer, the diffusion control precursor layer and the p-type semiconductor formation precursor layer, and generating a semiconductor crystal by melt diffusion; A method for producing a photovoltaic device, comprising:
絶縁基板と、
前記絶縁基板上に形成された表面電極層及び裏面電極層と、
前記表面電極層及び前記裏面電極層の間に配置されたカルコパイライト型半導体層と、
を備え、
前記カルコパイライト型半導体層に、前記表面電極層側から前記裏面電極層側に貫通する空洞が形成されている
ことを特徴とする光発電素子。
An insulating substrate;
A front electrode layer and a back electrode layer formed on the insulating substrate;
A chalcopyrite type semiconductor layer disposed between the front electrode layer and the back electrode layer;
With
A photovoltaic device, wherein a cavity penetrating from the front electrode layer side to the back electrode layer side is formed in the chalcopyrite semiconductor layer.
前記カルコパイライト型半導体層に、隣接層と接しない部分であって、当該隣接層が当該カルコパイライト型半導体層の表面形状の影響を受けない形状の部分が、形成されていることを特徴とする請求項16に記載の光発電素子。   The chalcopyrite type semiconductor layer is formed with a portion that is not in contact with the adjacent layer, and the adjacent layer is not affected by the surface shape of the chalcopyrite type semiconductor layer. The photovoltaic device according to claim 16. 光入射側から順に、表面電極層と吸収層と裏面電極層とを少なくとも備える光発電素子であって、
前記吸収層に、銅(Cu)、インジウム(In)及びセレン(Se)が含有され、且つ、当該吸収層の内部に、硫黄(S)が含有された硫化層を備える
ことを特徴とする光発電素子。
A photovoltaic device comprising at least a front electrode layer, an absorption layer, and a back electrode layer in order from the light incident side,
The light comprising copper (Cu), indium (In), and selenium (Se) in the absorption layer, and a sulfide layer containing sulfur (S) inside the absorption layer. Power generation element.
前記硫化層に、CuInS結晶が含有されていることを特徴とする請求項18に記載の光発電素子。 The photovoltaic device according to claim 18, wherein the sulfide layer contains a CuInS 2 crystal. 前記硫化層は、当該硫化層の前記表面電極層側に含まれる銅(Cu)の組成比が、当該硫化層の前記裏面電極層側のCu組成比より小さいことを特徴とする請求項18または19に記載の光発電素子。   19. The sulfide layer, wherein a composition ratio of copper (Cu) contained on the surface electrode layer side of the sulfide layer is smaller than a Cu composition ratio of the sulfide layer on the back electrode layer side. 19. The photovoltaic device according to 19.
JP2008199474A 2007-12-19 2008-08-01 Light generating element and method of manufacturing the light-electricity generating element Withdrawn JP2009170867A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008199474A JP2009170867A (en) 2007-12-19 2008-08-01 Light generating element and method of manufacturing the light-electricity generating element

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2007328039 2007-12-19
JP2008199474A JP2009170867A (en) 2007-12-19 2008-08-01 Light generating element and method of manufacturing the light-electricity generating element

Publications (1)

Publication Number Publication Date
JP2009170867A true JP2009170867A (en) 2009-07-30

Family

ID=40971675

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008199474A Withdrawn JP2009170867A (en) 2007-12-19 2008-08-01 Light generating element and method of manufacturing the light-electricity generating element

Country Status (1)

Country Link
JP (1) JP2009170867A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011129322A1 (en) * 2010-04-14 2011-10-20 京セラ株式会社 Photoelectric converter and method for producing photoelectric converter
JP2012109559A (en) * 2010-10-29 2012-06-07 Kyocera Corp Photoelectric conversion device
EP2487722A1 (en) 2011-01-19 2012-08-15 Hitachi, Ltd. Light absorption layer

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011129322A1 (en) * 2010-04-14 2011-10-20 京セラ株式会社 Photoelectric converter and method for producing photoelectric converter
JP5430748B2 (en) * 2010-04-14 2014-03-05 京セラ株式会社 Photoelectric conversion device and method for manufacturing photoelectric conversion device
US8709860B2 (en) 2010-04-14 2014-04-29 Kyocera Corporation Method for manufacturing photoelectric conversion device
JP2012109559A (en) * 2010-10-29 2012-06-07 Kyocera Corp Photoelectric conversion device
EP2487722A1 (en) 2011-01-19 2012-08-15 Hitachi, Ltd. Light absorption layer

Similar Documents

Publication Publication Date Title
Guo et al. Ink formulation and low‐temperature incorporation of sodium to yield 12% efficient Cu (In, Ga)(S, Se) 2 solar cells from sulfide nanocrystal inks
US20110018089A1 (en) Stack structure and integrated structure of cis based solar cell
US20100243043A1 (en) Light Absorbing Layer Of CIGS Solar Cell And Method For Fabricating The Same
TW201515255A (en) Photovoltaic device and method for forming the same
JP2010192689A (en) Solar cell, and method of manufacturing the same
KR101152202B1 (en) Method of making the photovoltaic CIGS absorber
US8232134B2 (en) Rapid thermal method and device for thin film tandem cell
US20110129957A1 (en) Method of manufacturing solar cell
US9306098B2 (en) Method of making photovoltaic device comprising an absorber having a surface layer
JP2009170867A (en) Light generating element and method of manufacturing the light-electricity generating element
KR101415251B1 (en) Multiple-Layered Buffer, and Its Fabrication Method, and Solor Cell with Multiple-Layered Buffer.
JP5287380B2 (en) Solar cell and method for manufacturing solar cell
JP2014503130A (en) Solar cell and manufacturing method thereof
JP2017059656A (en) Photoelectric conversion element and solar battery
JP2014135486A (en) Manufacturing method of solar cell
KR101638379B1 (en) CIGS solar cell with preferred orientation and method of manufacturing the same
KR102284740B1 (en) MANUFACTURING METHOD OF CZTSSe LIGHT ABSORBING LAYER AND MANUFACTURING METHOD OF SOLAR CELLCOMPRISING THE SAME
Nakada et al. Superstrate-type CuInSe/sub 2/solar cells with chemically deposited CdS window layers
JP2010177266A (en) Method for manufacturing tandem type thin film solar cell
US20150249171A1 (en) Method of making photovoltaic device comprising i-iii-vi2 compound absorber having tailored atomic distribution
JP2019071342A (en) Method of manufacturing thin film solar cell
JP2009277945A (en) Optical power generating element, and method of manufacturing the same
US9653628B2 (en) Absorber layer for photovoltaic device, and method of making the same
KR102596328B1 (en) Preparation method for CZTS thin film solar cell absorbing layer, CZTS thin film solar cell absorbing layer prepared therefrom
JP6104579B2 (en) Method for manufacturing thin film solar cell

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20111004