JP5802647B2 - スイッチング素子の駆動システム - Google Patents

Description

本発明は、例えば、電子レンジ、冷蔵庫などの家電製品の電源回路に使用されるＡＣ−ＤＣコンバータに関するもので、特に、疑似共振フライバックコンバータ回路におけるスイッチング素子の駆動システムの改良に係る。

疑似共振フライバックコンバータ回路においては、ＭＯＳＦＥＴなどのスイッチング素子が使用される。図２は、疑似共振フライバックコンバータ回路の一例を示すものである。図２において、２０は巻線トランス、２１は変換元の電源（直流電源またはＡＣ電源の整流後電圧）、２２は負荷、２３はスイッチング素子、２４はスイッチング素子駆動用の制御用のＩＣである。２５は巻線トランス２０の出力側に設けられたダイオード、２６は同じく平滑用のコンデンサである。

制御用のＩＣ２４は、検出電圧ZDTを基準電圧REFと比較することで、スイッチング素子２３をONするタイミングを制御する。

この擬似共振フライバックコンバータ回路においては、巻線トランス２０の巻線とスイッチング素子２３に共振用のコンデンサ２８が接続され、このコンデンサ２８とトランス２０の巻線のインダクタンスとの電圧共振現象を利用して、スイッチング素子のON/OFF時におけるスイッチング損失や雑音を減少させている。コンデンサ２８はスイッチング素子に寄生する容量成分で代用することも可能である。

このような疑似共振フライバックコンバータ回路においては、軽負荷時あるいは過負荷時における効率向上や安全性確保を考慮したスイッチング素子の駆動手段として、特許文献１や特許文献２に示すものが知られている。また、最近では、図３に示すような手段が採用されている。

図３において、トランスの巻線電圧などを検出することによって得られた検出電圧ZDTと基準電圧REF（例えば0.1V）を比較器５１と比較して、検出電圧ZDTが基準電圧REFに達したことを検出すると、ワンショットパルス発生回路５２からON信号を出力する。このON信号は、オア回路５３を介して、スイッチング素子駆動用のアンド回路５４に入力される。

一方、誤差増幅器から供給されたフィードバック電圧FBは、Ｖ／Ｔ（電圧−時間）変換回路５５において、一定の時間スイッチング素子のON動作を規制する抑止パルスSPに変換される。この抑止パルスSPは、パルス電圧がローの間はスイッチング素子のON動作を禁止し、パルス電圧がハイになった場合にスイッチング素子５９のON動作を許容する。したがって、この抑止パルスSPのHi信号と、ワンショットパルス発生回路５２からのON信号がアンド回路５４に入力され、そのアンド回路５４からのON信号がドライブ回路５８に向かって出力された場合に、スイッチング素子５９はONとなる。

抵抗２９ショートなどの原因で、比較器５１よりON信号が供給できない場合、ワンショットパルス発生回路５２からのON信号が出力されることがないので、アンド回路５４のアンド条件が成立しない。その結果、アンド回路５４からON信号が出力されなくなり、スイッチング素子５９はONになることができない。

この問題を解決するため、図３の従来技術では、一定時間比較器５１よりON信号が供給できない場合、強制的にアンド回路５４にON信号を出力する。そのため、比較器５１の出力側にワンショットパルス発生回路５２と並列に、オア回路５７を介してタイムアウト回路５６を接続する。このタイムアウト回路５６は、一定の時間（例えば、１２μｓ）比較器５１からの出力がない場合に、ON信号をオア回路５３に出力する。

このようにすれば、比較器５１よりON信号が供給できない場合であっても、一定時間後にはタイムアウト回路５６からオア回路５３にON信号が出力され、スイッチング素子５９がONになることができる。

このタイムアウト回路５６の前段に設けられたオア回路５７には、比較器５１からの出力と、スイッチング素子ＱがONになったことを示すリセット信号RSが供給され、何れか一方の信号が入力された場合に、タイムアウト回路５６をリセットする。

特開２０１２−１００４５１号公報 特開２０１１−１８２５３７号公報

このような従来技術におけるタイムアウト回路５６によるタイムアウトの時間は、次の理由から適切な値とすることが難しい。
(1) 部品オープンまたはショート状態における安全性の観点から、一定限度以上短くすることができないことがある。
(2) タイムアウトの時間を長くすると、軽負荷状態においてタイムアウト動作となった場合に出力リップルの増大と可聴音（異音）の発生につながる。

疑似共振フライバックコンバータ回路では、部品ショートなどの影響で比較器５１よりON信号が供給できない場合には、繰り返し周期はタイムアウト回路５６の設定値によって決まる。そのため、設定値を短くしておくと、比較器５１よりON信号が供給できない異常時において、繰り返し周期が短くなって、安全規格で規定された電力値を超えてしまう場合がある。

一方、軽負荷の場合、フィードバック電圧FBが小さくなるため、Ｖ／Ｔ変換回路５５において生成される抑止パルスSPの禁止時間（パルスがLowの値を取る時間）が長くなる。禁止期間が長くなると、その間に検出電圧ZDTが減衰してしまい、基準電圧REFと検出電圧ZDTとを比較する比較器５１からON信号が出力されなくなる。すると、スイッチング素子５９のON動作は、タイムアウト回路５６からのON信号によって制御されることになるが、前記の様にタイムアウトの時間が長いと、その間スイッチング素子５９がONできないことになる。その結果、スイッチング素子が本来ONすべき時点で休止状態となるため、出力リップルの増大や可聴音（異音）の発生の原因となる。

このように、従来技術においては、タイムアウト回路５６に対するタイムアウト時間の最適設定が困難であった。本発明は、前記のような従来技術の問題点を解決するために提案されたものである。すなわち、本発明の目的は、安全性が高く、しかも、出力リップルの増大や可聴音の発生を抑えることのできる疑似共振フライバックコンバータ回路におけるスイッチング素子の駆動システムを提供することにある。

前記の目的を達成するために、本発明のスイッチング素子の駆動システムは、次のような構成を有することを特徴とする。

(1) 絶縁トランスのインダクタンス成分とスイッチング素子に並列に付加される容量成分による共振現象を利用した疑似共振フライバックコンバータ回路。
(2) トランスの巻線電圧に基づいて共振電圧のボトムを検出して、正常動作時と軽負荷時と異常時を判定するボトム検知部。
(3) 前記ボトム検知部において、一定時間以上ボトム検知できない状態となった軽負荷時と異常時に、それぞれ予め設定された時間でON信号を生成する短い周期のタイマーと長い周期のタイマーを有する２段階のタイムアウト部。
(4) 前記ボトム検知部が一定時間以上ボトム検知できない軽負荷時と異常時に応じて、２段階のタイムアウト部の短い周期のタイマーと長い周期のタイマーいずれかを選択する選択部。
以上のような本発明のボトム検知部は、次のような構成を有する。
(1) ボトムを一定時間内で検知することのできる正常動作時には、ON信号をドライブ回路に出力して、前記スイッチング素子をコンバータの正常動作時に対応した周期でON/OFFすると共に、前記長い周期のタイマーの設定時間の前に前記選択部にリセット信号を出力するものである。
また、以上のような本発明の選択部は、次のような構成を有する。
(1) 前記２段階のタイムアウト部の出力側と前記ボトム検知部とに接続される。
(2) 前記短い周期のタイマーからの１パルスのON信号の出力後は、前記ボトム検出部からリセット信号が入力されない限り、ドライブ回路に対する短い周期のタイマーからのON信号の出力を抑止するものである。
(3) 軽負荷時において、前記ボトム検知部が、前記正常運転時を判定する一定時間を超えてボトム検知をできない場合は、前記２段階のタイムアウト部が有する短い周期のタイマーを選択し、前記短い周期のタイマーに設定された周期で前記スイッチング素子をON/OFF制御する。
(4) 異常時において、前記短い周期のタイマーの設定時間を超えてボトム検知できない状態となった場合は、前記２段階のタイムアウト部が有する長い周期のタイマーに対して、タイムアウト動作の選択を移行し、前記長い周期のタイマーに設定された周期で前記スイッチング素子をON/OFF制御する。

前記各部を電気回路あるいは論理回路によって構成したスイッチング素子の駆動システムも、本発明の一態様である。

本発明によれば、複数のタイムアウト回路を利用することで、軽負荷時などのボトム検出電圧の減衰の場合と、ショートなどの異常時におけるボトム検知不能の場合に応じて、異なるタイムアウト時間を設定することが可能になるので、出力リップルの異常増大及び異音発生を回避し、並びに安全性に優れたスイッチング素子の駆動システムを提供することができる。

本発明のスイッチング素子の駆動システムの第１実施形態を示すブロック図。 擬似共振フライバックコンバータ回路の基本的な構成を示すブロック図。 従来のスイッチング素子駆動回路の一例を示す論理回路図。

以下、本発明の実施形態を図１に従って具体的に説明する。

［１．実施形態の構成］
本実施形態においては、検出電圧ZDTの検出手段として巻線トランスの電圧検出装置１０が設けられ、この電圧検出装置１０の出力側に、検出電圧ZDTが一定値に低下したこと（すなわち、基準電圧REFよりも低くなったこと）を検出するボトム検出回路１１が設けられている。このボトム検出回路１１は、検出電圧ZDTが基準電圧REFよりも低下したことを検出した場合に、スイッチング素子のON信号を出力するもので、従来技術における比較器５１に相当するもので、比較回路とも呼ばれる。

このボトム検出回路１１の出力側にはアンド回路１３が接続され、このアンド回路１３に、抑止パルス発生回路１２が接続されている。この抑止パルス発生回路１２は、コンバータ回路の出力電力のフィードバック電圧FBを入力して、フィードバック電圧FBに応じて一定時間のLowレベルの抑止パルスSPを出力するもので、従来技術における電圧−時間変換回路５５に相当する。従って、抑止パルスSPがHiになってスイッチング素子の投入に対する抑止が解かれ、かつ、ボトム検出回路１１からON信号が入力された場合に、アンド回路１３はその出力側に接続されたオア回路１４に対してON信号を出力する。

オア回路１４の出力側には、スイッチング素子のドライブ回路１５が接続され、オア回路１４に入力されたボトム検出回路１１側のON信号は、このドライブ回路１５によってスイッチング素子のゲート１６に印加される。その結果、検出電圧ZDTが巻線トランス電圧検出装置１０正常に入力された状態、すなわちボトム検知不能などの異常がない場合は、抑止期間を外れたボトム検出回路１１からのON信号によって、スイッチング素子が投入される。

ボトム検出回路１１の出力側には、アンド回路１３を経由するボトム検出回路１１からのON信号の経路と並列に、複数（実施形態では２個）のタイムアウト回路１７Ｓ，１７Ｌが設けられている。タイムアウト回路１７Ｓ，１７Ｌは、タイマーの働きにより予め設定された時間（タイムアウト時間）が経過すると、１パルスの信号（ON信号に相当する）を出力する。第１のタイムアウト回路１７Ｓには、比較的短いタイムアウト時間（一例として３μｓ）を設定する。第２のタイムアウト回路１７Ｌには、比較的長いタイムアウト時間（一例として１２μｓ）を設定する。

これら２つのタイムアウト回路１７Ｓ，１７Ｌの入力側にはオア回路１８が接続され、このオア回路１８には、ボトム検出回路１１から出力されたON信号と、ドライブ回路１５がONになった場合にドライブ回路１５から出力されるリセット信号RSが入力される。すなわち、タイムアウト回路１７Ｓ，１７Ｌは、ON信号またはリセット信号RSが解除された場合を始点として同時に時間をカウントして行き、タイムアウト時間に達した状態で１パルスのON信号を出力する。この１パルスのON信号は、オア回路１４を介してドライブ回路１５に出力され、スイッチング素子のゲート１６に入力される。

設定時間が短い第１のタイムアウト回路１７Ｓの出力側には、出力制限回路１９が接続されている。この出力制限回路１９は例えばＳＲラッチ回路と１ショットパルス発生回路によって構成されるもので、そのセット端子Ｓに第１のタイムアウト回路１７Ｓの出力が入力され、リセット端子Ｒにボトム検出回路１１からのON信号が入力される。その結果、第１のタイムアウト回路１７Ｓの出力が出力制限回路１９に入力されると、出力制限回路１９からはON信号の１パルスがオア回路１４を介してドライブ回路１５に出力され、スイッチング素子のゲート１６が駆動される。

この１パルスのON信号を出力した後は、出力制限回路１９はセット状態を維持するため、たとえタイムアウト回路１７ＳからON信号が入力されても出力制限回路１９から１パルスのON信号が出力されることはない。その後、ボトム検出回路１１からのON信号が出力制限回路のリセット端子Ｒに入力されると、出力制限回路１９はリセットされて、タイムアウト回路１７ＳからON信号が入力された場合に、１パルスのON信号を出力することが可能になる。

［２．実施形態の作用・効果］
前記のような構成を有する本実施形態の作用・効果は次の通りである。
［２−１．正常動作時］
正常動作時では、ボトム検出回路１１において検出電圧ZDTが基準電圧REFより低くなった場合に、アンド回路１３にON信号が出力される。

一方、フィードバック電圧FBに基づいて抑止パルス発生回路１２からの抑止パルスSPがアンド回路１３に入力されるので、抑止パルス発生回路１２からのHi信号と、ボトム検出回路１１からのON信号の両方が入力された場合に、アンド回路１３から１パルスのON信号がオア回路１４を介してドライブ回路１５に出力される。その結果、ドライブ回路１５からスイッチング素子のゲート１６にON信号が出力され、スイッチング素子がON動作を行う。

この正常動作時には、ボトム検出回路１１からのON信号及びドライブ回路１５からのリセット信号RSがオア回路１８を介して第１と第２のタイムアウト回路１７Ｓ，１７Ｌに供給されている。そのため、第１と第２のタイムアウト回路１７Ｓ，１７Ｌは、設定されたタイムアウト時間である３μｓあるいは１２μｓに達する前に常にリセットされ、第１と第２のタイムアウト回路１７Ｓ，１７Ｌから１パルスのON信号が出力されることはない。

［２−２．軽負荷動作時］
軽負荷時などにおいて抑止パルス発生回路１２からの抑止時間が長くなり、それに伴って検出電圧ZDTの減衰が大きくなり、ボトム検出回路１１における検出電圧ZDTと基準電圧REFの比較ができなくなると、ボトム検出回路１１からON信号が出力されなくなる。すると、アンド回路１３がONにならないので、アンド回路１３側からドライブ回路１５にON信号を出力することができなくなる。

その結果、ボトム検出回路１１側からドライブ回路１５にON信号が入力されなくなり、ドライブ回路１５からスイッチング素子のゲート１６に対するON信号の出力がなくなり、スイッチング素子をONすることができなくなる。同時に、ドライブ回路１５からのリセット信号RS及びボトム検出回路１からのON信号のいずれもが、タイムアウト回路１７Ｓ，１７Ｌに供給されなくなり、両タイムアウト回路１７Ｓ，１７Ｌがそのリセット時を始点とするタイムアウト時間のカウントを開始する。

同時にカウントを開始した両タイムアウト回路１７Ｓ，１７Ｌのうち、設定時間が短い第１のタイムアウト回路１７Ｓが先にタイムアウトして、１パルスのON信号を出力制限回路１９のセット端子Ｓに出力する。このON信号を受けた出力制限回路１９は、オア回路１４を介して１パルスのON信号をドライブ回路１５に出力するので、ドライブ回路１５からの電圧がスイッチング素子のゲート１６に印加され、スイッチング素子がONになる。

ドライブ回路１５がオンになると、そこから出力されたリセット信号RSが第１のタイムアウト回路１７Ｓに供給されるので、第１のタイムアウト回路１７Ｓがリセットされて、再度設定時間のカウントを開始する。その間に、検出電圧ZDTの検出が可能になってボトム検出回路１１からのON信号が入力されると、駆動回路１５にはボトム検出回路１１側からのON信号がドライブ回路１５に供給され、スイッチング素子がONになる。同時に、検出が可能になった検出電圧ZDTに基づくON信号は、出力制限回路１９のリセット端子Ｒに印加されるので、出力制限回路１９がリセットされて、次の１パルスのON信号を出力することが可能になる。

このように、軽負荷時などにおいて抑止時間が長くなることに起因して、検出電圧ZDTが減衰し、ボトム検出回路１１側のON信号が出力されない場合でも、第１のタイムアウト回路１７Ｓからの１パルスのON信号をドライブ回路１５に供給することができる。そして、抑止時間が解けて検出電圧ZDTが検出可能な大きさになり、ボトム検出回路１１からのON信号が出力されると、そのON信号に基づいて駆動回路１５からスイッチング素子のゲート１６にON信号を供給することができる。

その結果、軽負荷時において抑止時間が長くなっても、第１のタイムアウト回路１７Ｓに設定された時間でスイッチング素子をON/OFFすることができるので、タイムアウト時間が長くなることに起因する出力リップルの増大や可聴音の発生を防止できる。

［２−３．異常動作時］
ショートなどの原因でボトム検知できない場合、第１のタイムアウト回路１７Ｓによる短時間のタイムアウトの動作は、前記軽負荷時と同様である。しかし、異常動作時には、第１のタイムアウト回路１７Ｓからの１パルスによって、ドライブ回路１５がONになり、ドライブ回路１５からのリセット信号が再びタイムアウト回路１７Ｓに供給されても、ボトム検知できないため、ボトム検出回路１１からのON信号が出力制限回路１９のリセット端子Ｒに入力されない。

第１のタイムアウト回路１７Ｓの設定時間が経過して、第１のタイムアウト回路１７Ｓから第２回目のパルスが出力されても、出力制限回路１９からは１パルスのON信号を出力することがない。このようにして、第１のタイムアウト回路１７ＳからのON信号が出力しない状態で時間が経過し、ドライブ回路１５がOFFのままで、その間に第２のタイムアウト回路１７Ｌの設定時間に達すると、第２のタイムアウト回路１７Ｌから１パルスのON信号が出力される。

第２のタイムアウト回路１７ＬからのON信号を受けたドライブ回路１５は、スイッチング素子のゲート１６にON信号を供給してスイッチング素子をONにすると共に、リセット信号RSを第１と第２のタイムアウト回路１７Ｓ，１７Ｌを出力する。このリセット信号RSを受けて、第１と第２のタイムアウト回路１７Ｓ，１７Ｌのタイムアウト時間はリセットされるが、異常動作時には、ボトム検出回路１１からのON信号が、アンド回路１３及び出力制限回路１９のリセット端子Ｒに供給されることがない。

従って、第１のタイムアウト回路１７Ｓが設定時間に達して、そこからON信号が出力されても、出力制限回路１９に阻まれて、そのON信号はドライブ回路１５に送信されることはない。その結果、再び設定時間の長い第２のタイムアウト回路１７ＬからのON信号がドライブ回路１５に供給される。

このように、ボトム検知できないような異常動作時には、設定時間の長いタイムアウト回路１７Ｌに従ってスイッチング素子がON/OFFされることになるので、異常時において高い電力が出力されることがなく、安全性を確保することができる。

１０…巻線トランス電圧検出装置
１１…ボトム検出回路
１２…抑止パルス発生回路
１３…アンド回路
１４，１８…オア回路
１５…ドライブ回路
１６…スイッチング素子のゲート
１７Ｓ，１７Ｌ…タイムアウト回路
１９…出力制限回路

Claims (3)

1. 絶縁トランスのインダクタンス成分とスイッチング素子に並列に付加される容量成分による共振現象を利用した疑似共振フライバックコンバータ回路の駆動システムにおいて、
   トランスの巻線電圧に基づいて共振電圧のボトムを検出して、正常動作時と軽負荷時と異常時を判定するボトム検知部と、
   前記ボトム検知部において、一定時間以上ボトム検知できない状態となった軽負荷時と異常時に、それぞれ予め設定された時間でON信号を生成する短い周期のタイマーと長い周期のタイマーを有する２段階のタイムアウト部と、
   前記ボトム検知部が一定時間以上ボトム検知できない軽負荷時と異常時に応じて、２段階のタイムアウト部の有する短い周期のタイマーと長い周期のタイマーいずれかを選択する選択部を備え、
   前記ボトム検知部は、
   ボトムを一定時間内で検知することのできる正常動作時には、ON信号をドライブ回路に出力して、前記スイッチング素子をコンバータの正常動作時に対応した周期でON/OFFすると共に、
   前記長い周期のタイマーの設定時間の前に前記選択部にリセット信号を出力するものであり、
   前記選択部は、
   前記２段階のタイムアウト部の出力側と前記ボトム検知部とに接続され、
   前記短い周期のタイマーからの１パルスのON信号の出力後は、前記ボトム検知部からリセット信号が入力されない限り、ドライブ回路に対する前記短い周期のタイマーからのON信号の出力を抑止するものであり、
   軽負荷時において、前記ボトム検知部が、前記正常動作時を判定する一定時間を超えてボトム検知をできない場合は、前記２段階のタイムアウト部が有する短い周期のタイマーを選択し、前記短い周期のタイマーに設定された周期で前記スイッチング素子をON/OFF制御し、
   異常時において、前記短い周期のタイマーの設定時間を超えてボトム検知できない状態となった場合は、前記２段階のタイムアウト部が有する長い周期のタイマーに対して、タイムアウト動作の選択を移行し、前記長い周期のタイマーに設定された周期で前記スイッチング素子をON/OFF制御することを特徴とするスイッチング素子の駆動システム。
2. 検出電圧ZDTと基準電圧の比較回路と、この比較回路からの出力されたON信号を受信するスイッチング素子のドライブ回路とを備え、
   前記スイッチング素子のドライブ回路には、設定されたタイムアウト時間の短い第１のタイムアウト回路と、第１のタイムアウト回路よりも長いタイムアウト時間が設定された第２のタイムアウト回路が接続され、
   タイムアウト時間の短い前記第１のタイムアウト回路の出力側には、第１のタイムアウト回路からの１パルスのON信号の出力後は、リセット信号が入力されない限りON信号の出力を抑止する出力制限回路が接続され、
   前記出力制限回路には、第２のタイムアウト回路の設定時間の前に、前記出力制限回路にリセット信号を出力する前記ドライブ回路または比較回路が接続され、
   前記比較回路、第１のタイムアウト回路及び第２のタイムアウト回路の出力側には、各回路の出力が選択的に入力されるように前記スイッチング素子のドライブ回路が接続され、
   コンバータの通常運転時には、前記比較回路からのON信号によってスイッチング素子をコンバータの通常運転に対応した周期でON/OFF制御し、
   異常時には、前記第２のタイムアウト回路に設定された周期でスイッチング素子をON/OFF制御し、
   コンバータの軽負荷時には第１のタイムアウト回路に設定された周期でスイッチング素子をON/OFF制御する
   ことを特徴とするスイッチング素子の駆動システム。
3. 前記ドライブ回路には、前記比較回路と並列に抑止パルス発生回路が接続され、
   この抑止パルス発生回路から出力された抑止パルスによって定まる抑止期間については、前記比較回路からのON信号をドイラブ回路に供給しないことを特徴とする請求項２に記載のスイッチング素子の駆動システム。