JP5800070B2

JP5800070B2 - Array substrate and liquid crystal display device

Info

Publication number: JP5800070B2
Application number: JP2014144669A
Authority: JP
Inventors: 慎吾永野; 大土井　雄三; 雄三大土井
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 2014-07-15
Filing date: 2014-07-15
Publication date: 2015-10-28
Anticipated expiration: 2030-03-08
Also published as: JP2014197232A

Description

この発明は、アレイ基板、および液晶表示装置に関するものである。特に詳しくは、フリンジフィールドスイッチング（ＦＦＳ：ＦｒｉｎｇｅＦｉｅｌｄＳｗｉｔｃｈｉｎｇ）方式のアレイ基板、および液晶表示装置の構成に関するものである。 The present invention relates to an array substrate and a liquid crystal display device. In particular, the present invention relates to a fringe field switching (FFS) type array substrate and a configuration of a liquid crystal display device.

近年、従来のブラウン管に代わって、液晶、エレクトロルミネセンス、帯電微粒子等の原理を利用した薄型で平面形状の表示パネルを有する新しい表示装置が多く使用されるようになった。これらの新しい表示装置の代表である液晶表示装置は、薄型、軽量だけでなく、低消費電力で低電圧駆動できる特徴を有している。液晶表示装置は、２枚の基板の間に液晶を封入する。片方の基板は、複数の画素がマトリクス状に配置された表示領域を有するアレイ基板であり、もう片方の基板は、カラーフィルタ、ブラックマトリクス（遮光膜）等が形成された対向基板である。 In recent years, a new display device having a thin and flat display panel using a principle such as liquid crystal, electroluminescence, and charged fine particles has been used in many cases instead of the conventional cathode ray tube. A liquid crystal display device, which is representative of these new display devices, is not only thin and lightweight, but also has a feature that it can be driven at a low voltage with low power consumption. A liquid crystal display device encapsulates liquid crystal between two substrates. One substrate is an array substrate having a display region in which a plurality of pixels are arranged in a matrix, and the other substrate is a counter substrate on which a color filter, a black matrix (light-shielding film), and the like are formed.

特に、薄膜トランジスタ（ＴＦＴ：ＴｈｉｎＦｉｌｍＴｒａｎｓｉｓｔｏｒ）型液晶表示装置は、アレイ基板上の各画素に、スイッチング素子であるＴＦＴが設けられ、各画素が独立して液晶を駆動する電圧を保持できるので、クロストークの少ない高画質な表示が可能である。また、各画素には、ＴＦＴのＯＮ、ＯＦＦを制御する走査配線（ゲート配線）と、これに交差する画像データ入力用の信号配線（ソース配線）が設けられている。通常、各画素は、走査配線と信号配線に囲まれた領域が対応する。 In particular, a thin film transistor (TFT) type liquid crystal display device is provided with a TFT as a switching element in each pixel on the array substrate, and each pixel can hold a voltage for driving the liquid crystal independently. High-quality display with little talk is possible. Each pixel is provided with a scanning wiring (gate wiring) for controlling ON / OFF of the TFT and a signal wiring (source wiring) for inputting image data intersecting the scanning wiring. Usually, each pixel corresponds to a region surrounded by scanning wiring and signal wiring.

インプレーンスイッチング（ＩＰＳ：Ｉｎ−ＰｌａｎｅＳｗｉｔｃｈｉｎｇ）方式の液晶表示装置は、片側のアレイ基板に複数の画素電極と対向電極（共通電極）を交互に隙間を空けて配置して、基板面に対して略横電界を印加して表示を行う方式である。ＩＰＳ方式は、通常のＴＮ（ＴｗｉｓｔｅｄＮｅｍａｔｉｃ）方式と比較して、視野角特性に優れている利点がある。しかし、従来のＩＰＳ方式の液晶表示装置は、通常のＴＮ方式と比べて、光透過率が小さいという欠点がある。 In an in-plane switching (IPS) type liquid crystal display device, a plurality of pixel electrodes and counter electrodes (common electrodes) are alternately arranged on one side of the array substrate with a gap between them, and the substrate surface is arranged. In this method, display is performed by applying a substantially horizontal electric field. The IPS system has an advantage of superior viewing angle characteristics as compared with a normal TN (Twisted Nematic) system. However, the conventional IPS liquid crystal display device has a drawback that the light transmittance is smaller than that of the normal TN system.

この欠点を改善した方式として、フリンジフィールドスイッチング（ＦＦＳ）方式が提案されている（例えば、特許文献１）。ＦＦＳ方式の液晶表示装置は、液晶にフリンジ電界（横電界と縦電界の両成分を含む斜め電界）を印加して表示を行う方式である。ＦＦＳ方式の液晶表示装置では、画素電極と対向電極は、ＩＰＳ方式と同様に、片側のアレイ基板上に形成されるが、画素電極と対向電極は絶縁膜を介して上下に配置される。通常、下部電極は板形状で、上部電極は隙間部と枝電極部を有するスリット形状、または櫛歯形状をしている。 A fringe field switching (FFS) system has been proposed as a system that improves this drawback (for example, Patent Document 1). The FFS type liquid crystal display device is a type in which display is performed by applying a fringe electric field (an oblique electric field including both a horizontal electric field and a vertical electric field) to liquid crystal. In the FFS mode liquid crystal display device, the pixel electrode and the counter electrode are formed on one array substrate as in the IPS mode, but the pixel electrode and the counter electrode are arranged above and below via an insulating film. Usually, the lower electrode has a plate shape, and the upper electrode has a slit shape having a gap portion and a branch electrode portion, or a comb shape.

ＦＦＳ方式では、画素電極は、下部電極でも上部電極でもどちら側の構成も可能である。ＦＦＳ方式は、上部電極と下部電極間で、フリンジ電界により液晶を駆動するようにしているため、上部電極の枝電極部上の液晶も駆動して表示に寄与することができる。これにより、画素電極および対向電極の部分は殆ど表示に寄与しないＩＰＳ方式よりも光透過率が向上する利点がある。 In the FFS method, the pixel electrode can be configured on either the lower electrode or the upper electrode. In the FFS system, the liquid crystal is driven by a fringe electric field between the upper electrode and the lower electrode, so that the liquid crystal on the branch electrode portion of the upper electrode can also be driven to contribute to display. Thereby, the pixel electrode and the counter electrode have an advantage that the light transmittance is improved as compared with the IPS system which hardly contributes to display.

特開平１１−２０２３５６号公報（例えば、図１９〜図２１）JP-A-11-202356 (for example, FIGS. 19 to 21)

しかしながら、従来のＦＦＳ方式では、アレイ基板と液晶の界面に形成される配向膜を除いて、下部電極は絶縁膜で覆われるが、上部電極は絶縁膜で覆われていないという電極構成に非対称性があった。このため、絶縁膜で覆われた下部電極に残留電荷が生じやすく、この影響として、表示に残像が生じる現象である焼き付きが発生しやすいという問題を有していた。 However, in the conventional FFS system, the lower electrode is covered with an insulating film except the alignment film formed at the interface between the array substrate and the liquid crystal, but the upper electrode is not covered with the insulating film, but the electrode configuration is asymmetric. was there. For this reason, residual charges are easily generated in the lower electrode covered with the insulating film, and as a result, there is a problem that image sticking, which is a phenomenon in which an afterimage is generated in a display, is likely to occur.

特に、下部電極が画素電極の場合、下部電極は、画素毎にスイッチング素子のＴＦＴで分離されており、ＴＦＴがＯＦＦ状態では、電気的にフローティング（浮遊）状態になる。そして、下部電極は絶縁膜で覆われているために、残留電荷が残りやすかった。このため、下部電極が全画素共通の基準電位の対向電極で、上部電極が画素電極の構成と比較して、焼き付きが発生しやすいという問題があった。 In particular, when the lower electrode is a pixel electrode, the lower electrode is separated for each pixel by a TFT serving as a switching element. When the TFT is in an OFF state, the lower electrode is in an electrically floating state. Since the lower electrode is covered with an insulating film, residual charges are likely to remain. Therefore, there is a problem that the lower electrode is a counter electrode having a reference potential common to all the pixels, and the upper electrode is more likely to be burned compared to the configuration of the pixel electrode.

本発明は、上記のような問題点を解決するためになされたものであり、特に、下部電極が画素電極で、上部電極が対向電極のＦＦＳ方式のアレイ基板、および液晶表示装置において、焼き付きの発生を抑制できる構成を得ることを目的としている。 The present invention has been made to solve the above-described problems. In particular, in an FFS-type array substrate in which a lower electrode is a pixel electrode and an upper electrode is a counter electrode, and a liquid crystal display device, image sticking occurs. It aims at obtaining the structure which can suppress generation | occurrence | production.

本発明のアレイ基板は、走査配線と、これに交差して形成される信号配線とによって規定される複数の画素がマトリクス状に配置された表示領域と、画素は、スイッチング素子と、このスイッチング素子に接続された画素電極の下部電極と、この上層に絶縁膜を介して配置された対向電極の上部電極とを備え、上部電極が配置されない光透過しない領域において、下部電極と同一電位の導電パターン上の絶縁膜にコンタクトホールが設けられ、絶縁膜が除去されており、前記下部電極と前記スイッチング素子とは前記絶縁膜の下層で直接かつ電気的に接続されているものである。 The array substrate according to the present invention includes a display region in which a plurality of pixels defined by a scanning wiring and a signal wiring formed so as to intersect with the scanning wiring are arranged in a matrix, the switching element, and the switching element. A lower electrode of the pixel electrode connected to the upper electrode and an upper electrode of the counter electrode arranged on the upper layer via an insulating film, and a conductive pattern having the same potential as the lower electrode in a region where the upper electrode is not arranged and not transmitting light A contact hole is provided in the upper insulating film, the insulating film is removed, and the lower electrode and the switching element are directly and electrically connected in the lower layer of the insulating film.

本発明によれば、焼き付きの発生を抑制できる構成のＦＦＳ方式のアレイ基板、および液晶表示装置を得ることができる。 According to the present invention, it is possible to obtain an FFS-type array substrate and a liquid crystal display device that can suppress the occurrence of burn-in.

実施の形態１に係るアレイ基板、および液晶表示装置の模式図を示す平面図である。2 is a plan view showing a schematic diagram of an array substrate and a liquid crystal display device according to Embodiment 1. FIG. 実施の形態１に係る液晶表示装置のアレイ基板の画素を拡大して示す平面図である。3 is an enlarged plan view showing pixels of an array substrate of the liquid crystal display device according to Embodiment 1. FIG. 図２のＡ−Ａ線における液晶表示装置の断面図である。It is sectional drawing of the liquid crystal display device in the AA line of FIG. 実施の形態２に係る液晶表示装置のアレイ基板の画素を拡大して示す平面図である。6 is an enlarged plan view showing pixels of an array substrate of a liquid crystal display device according to Embodiment 2. FIG. 図４のＢ−Ｂ断面図である。It is BB sectional drawing of FIG. 実施の形態３に係る液晶表示装置のアレイ基板の画素を拡大して示す平面図である。6 is an enlarged plan view showing pixels of an array substrate of a liquid crystal display device according to Embodiment 3. FIG. 図６のＣ−Ｃ断面図である。It is CC sectional drawing of FIG. 実施の形態４に係るアレイ基板の画素を拡大して示す平面図である。FIG. 10 is an enlarged plan view showing pixels of an array substrate according to a fourth embodiment. 図８のＤ−Ｄ断面図である。It is DD sectional drawing of FIG. 実施の形態５に係る液晶表示装置のアレイ基板の画素を拡大して示す平面図である。FIG. 10 is an enlarged plan view showing pixels of an array substrate of a liquid crystal display device according to a fifth embodiment. 図１０のＥ−Ｅ断面図である。It is EE sectional drawing of FIG. 実施の形態６に係る液晶表示装置のアレイ基板の画素を拡大して示す平面図である。FIG. 10 is an enlarged plan view showing pixels of an array substrate of a liquid crystal display device according to a sixth embodiment. 図１２のＦ−Ｆ断面図である。It is FF sectional drawing of FIG.

以下、本発明のアレイ基板、および液晶表示装置についての実施の形態を図面に基づいて説明する。なお、以下の実施の形態を説明するための各図において、同一符号は、同一または相当部分を示しているので、適宜、重複する説明は省略する。 Hereinafter, embodiments of an array substrate and a liquid crystal display device of the present invention will be described with reference to the drawings. Note that, in the drawings for describing the following embodiments, the same reference numerals indicate the same or corresponding parts, and therefore, repeated description will be omitted as appropriate.

実施の形態１．
はじめに、本発明のアレイ基板、および液晶表示装置の構成を簡単に説明する。図１は、実施の形態１に係るアレイ基板、および液晶表示装置を模式的に示す平面図である。 Embodiment 1 FIG.
First, the configurations of the array substrate and the liquid crystal display device of the present invention will be briefly described. FIG. 1 is a plan view schematically showing an array substrate and a liquid crystal display device according to the first embodiment.

液晶表示装置１００は、表示領域５０に複数の画素３０がマトリクス状に配置されて構成される。そして、画素３０を構成する走査配線、信号配線、ＴＦＴ、および画素電極等（図示せず）が形成されたアレイ基板１０と、アレイ基板１０と液晶を介して対向配置され、カラーフィルタやブラックマトリクス等が形成された対向基板２０とを貼り合わせた液晶セル等から構成される。液晶セルの両面に偏向板や位相板（図示せず）が貼り付けられ、バックライト、外部回路や筐体（図示せず）等が取り付けられて、液晶表示装置１００が完成する。 The liquid crystal display device 100 is configured by arranging a plurality of pixels 30 in a matrix in a display area 50. An array substrate 10 on which scanning wirings, signal wirings, TFTs, pixel electrodes and the like (not shown) constituting the pixels 30 are formed, and the array substrate 10 are arranged to face each other through liquid crystal, and a color filter or black matrix is arranged. The liquid crystal cell etc. which bonded together the counter substrate 20 in which etc. were formed are comprised. A polarizing plate and a phase plate (not shown) are attached to both surfaces of the liquid crystal cell, and a backlight, an external circuit, a housing (not shown), and the like are attached, and the liquid crystal display device 100 is completed.

アレイ基板１０は、ガラス、プラスチック等の絶縁性基板１上において、表示領域５０と、表示領域５０の外周の額縁領域５５に分けられる。額縁領域５５には、ＣＯＧ（ＣｈｉｐＯｎＧｌａｓｓ）実装技術により、走査配線駆動回路６０および信号配線駆動回路６５が実装されている。また、絶縁性基板１の端部には、走査配線駆動回路６０および信号配線駆動回路６５に、制御信号、クロック、画像データ等を供給する外部回路と接続するフレキシブル基板７０、７５用の複数の端子（図示せず）が設けられている。 The array substrate 10 is divided into a display region 50 and a frame region 55 on the outer periphery of the display region 50 on an insulating substrate 1 such as glass or plastic. In the frame region 55, a scanning wiring driving circuit 60 and a signal wiring driving circuit 65 are mounted by a COG (Chip On Glass) mounting technique. In addition, at the end of the insulating substrate 1, a plurality of flexible substrates 70 and 75 are connected to an external circuit that supplies a control signal, a clock, image data, and the like to the scanning wiring driving circuit 60 and the signal wiring driving circuit 65. Terminals (not shown) are provided.

なお、図１では、表示領域５０から、走査配線駆動回路６０または信号配線駆動回路６５の出力部へ延びる走査配線または信号配線の引き出し配線や、走査配線駆動回路６０および信号配線駆動回路６５の入力部と、絶縁性基板１の端部に設けられたフレキシブル基板７０、７５用の複数の端子とを接続する入力配線が多数本あるが、図の簡略化のためにこれらの多数の配線は図示していない。 In FIG. 1, the scanning wiring extending from the display area 50 to the output portion of the scanning wiring driving circuit 60 or the signal wiring driving circuit 65 or the wiring of the signal wiring, and the input of the scanning wiring driving circuit 60 and the signal wiring driving circuit 65 are used. There are a large number of input wirings for connecting the terminals and a plurality of terminals for the flexible substrates 70 and 75 provided at the end of the insulating substrate 1. Not shown.

小型パネルでは、配線の総本数が比較的少ないので、走査配線用駆動回路６０および信号配線用駆動回路７０を一体化した駆動回路が使用されることが多い。同時に、フレキシブル基板７０、７５も、まとめて１枚にすることが多い。 In a small panel, since the total number of wirings is relatively small, a driving circuit in which the scanning wiring driving circuit 60 and the signal wiring driving circuit 70 are integrated is often used. At the same time, the flexible substrates 70 and 75 are often combined into one sheet.

図２は、実施の形態１に係る液晶表示装置のアレイ基板の画素を拡大して示す平面図である。図３は、実施の形態１に係る液晶表示装置の図２のＡ−Ａ断面図である。 FIG. 2 is an enlarged plan view showing pixels of the array substrate of the liquid crystal display device according to the first embodiment. 3 is a cross-sectional view of the liquid crystal display device according to Embodiment 1 taken along line AA in FIG.

図２、３に示すように、ガラス、プラスチック等の絶縁性基板１上に、Ａｌ、Ｃｒ、Ｍｏ、Ｔｉ、Ｔａ、Ｗ、Ｎｉ、Ｃｕ、Ａｕ、Ａｇ等の金属や、これらの合金または積層膜からなる走査配線２と、これに並行して基準電位を対向電極に供給する共通配線２１が同一層で形成されている。 2 and 3, on an insulating substrate 1 such as glass or plastic, a metal such as Al, Cr, Mo, Ti, Ta, W, Ni, Cu, Au, or Ag, or an alloy or laminate thereof. A scanning wiring 2 made of a film and a common wiring 21 for supplying a reference potential to the counter electrode are formed in the same layer in parallel therewith.

次に、この上層の全面に酸化膜、窒化膜等からなるゲート絶縁膜３が形成されている。走査配線２上の一部分のゲート絶縁膜３上には、半導体膜４と、これに不純物が注入されたオーミックコンタクト膜４１が積層して形成されている。 Next, a gate insulating film 3 made of an oxide film, a nitride film or the like is formed on the entire upper layer. A semiconductor film 4 and an ohmic contact film 41 into which impurities are implanted are stacked on a part of the gate insulating film 3 on the scanning wiring 2.

次に、走査配線２と交差するように、Ａｌ、Ｃｒ、Ｍｏ、Ｔｉ、Ｔａ、Ｗ、Ｎｉ、Ｃｕ、Ａｕ、Ａｇ等の金属や、これらの合金または積層膜からなる信号配線５が、ゲート絶縁膜３上に形成されている。また、信号配線５と同一層からなるソース電極５１とドレイン電極５２が、オーミックコンタクト膜４１と重なるように形成されている。ソース電極５１とドレイン電極５２から露出するオーミックコンタクト膜４１は除去される。ソース電極５１とドレイン電極５２との間のオーミックコンタクト膜４１は除去されて、ＴＦＴのチャネル部となる。このチャネル部の下層の走査配線２は、ゲート電極としても作用し、スイッチング素子であるＴＦＴが構成されている。 Next, the signal wiring 5 made of a metal such as Al, Cr, Mo, Ti, Ta, W, Ni, Cu, Au, or Ag, or an alloy thereof or a laminated film is formed so as to cross the scanning wiring 2. It is formed on the insulating film 3. A source electrode 51 and a drain electrode 52 made of the same layer as the signal wiring 5 are formed so as to overlap the ohmic contact film 41. The ohmic contact film 41 exposed from the source electrode 51 and the drain electrode 52 is removed. The ohmic contact film 41 between the source electrode 51 and the drain electrode 52 is removed to form a TFT channel portion. The scanning wiring 2 under the channel portion also functions as a gate electrode, and a TFT as a switching element is configured.

なお、半導体膜４およびオーミックコンタクト膜４１は、ＴＦＴ領域だけでなく、信号配線５に沿って延在して配置される場合もある。 Note that the semiconductor film 4 and the ohmic contact film 41 may be arranged to extend along the signal wiring 5 as well as the TFT region.

板形状の下部電極６は画素電極であり、ＩＴＯ（ＩｎｄｉｕｍＴｉｎＯｘｉｄｅ）等の酸化透明導電膜からなる。反射型では、Ａｌ、Ａｇ、Ｐｔ等の金属や、これらの合金または積層膜で、表面が高反射率の導電膜からなる場合もある。下部電極６の一部分は、ドレイン電極５２の上に積層して形成され、電気的に接続されている。なお、下部電極６の一部分を、ドレイン電極５２の下層に形成して、電気的に接続することもできる。 The plate-shaped lower electrode 6 is a pixel electrode and is made of an oxide transparent conductive film such as ITO (Indium Tin Oxide). In the reflective type, the surface may be made of a highly reflective conductive film made of a metal such as Al, Ag, or Pt, or an alloy or laminated film thereof. A part of the lower electrode 6 is formed by being stacked on the drain electrode 52 and is electrically connected. A part of the lower electrode 6 may be formed below the drain electrode 52 to be electrically connected.

信号配線５、ＴＦＴ、および下部電極６の上層には、酸化膜、窒化膜等、または有機樹脂の絶縁膜や、これらの積層膜からなる保護膜７が形成されている。 Over the signal wiring 5, the TFT, and the lower electrode 6, an oxide film, a nitride film or the like, an organic resin insulating film, or a protective film 7 made of a laminated film thereof is formed.

保護膜７上には、ＩＴＯ等の酸化透明導電膜からなる上部電極８が形成されている。図２に示すように、上部電極８は、酸化透明導電膜がない複数の隙間部８１と、電気的に共通に接続されている複数の枝電極部８２とを有する。実施の形態１では、上部電極８は、隙間部８１が酸化透明導電膜で囲まれているスリット形状である。この枝電極部８２と、隙間部８１の保護膜７を介して露出する下部電極６との間にフリンジ電界を発生させて液晶１５を駆動する。 On the protective film 7, an upper electrode 8 made of an oxide transparent conductive film such as ITO is formed. As shown in FIG. 2, the upper electrode 8 includes a plurality of gap portions 81 that do not have an oxide transparent conductive film and a plurality of branch electrode portions 82 that are electrically connected in common. In the first embodiment, the upper electrode 8 has a slit shape in which the gap 81 is surrounded by the oxidized transparent conductive film. A fringe electric field is generated between the branch electrode portion 82 and the lower electrode 6 exposed through the protective film 7 in the gap 81 to drive the liquid crystal 15.

上部電極８は、コンタクトホール９を介して、共通配線２１に接続されており、基準電位の対向電極となっている。酸化透明導電膜からなる上部電極８は、比抵抗が金属膜からなる走査配線２や信号配線５に比較して大きいので、画素３０毎に、走査配線２と同一層からなる共通配線２１に接続することで、低抵抗化を図っている。なお、上部電極８が所定の基準電位になる構成であれば、画素３０毎に、コンタクトホール９を設ける必要は必ずしもない。 The upper electrode 8 is connected to the common wiring 21 via the contact hole 9 and serves as a counter electrode with a reference potential. Since the specific resistance of the upper electrode 8 made of an oxide transparent conductive film is larger than that of the scanning wiring 2 and the signal wiring 5 made of a metal film, each pixel 30 is connected to the common wiring 21 made of the same layer as the scanning wiring 2. By doing so, the resistance is reduced. If the upper electrode 8 is configured to have a predetermined reference potential, it is not always necessary to provide the contact hole 9 for each pixel 30.

図示していないが、ＣＯＧ用の端子部やフレキシブル基板用の端子部等の領域には、端子電極が設けられており、各端子部には、走査配線２または信号配線５と電気的接続をとるために、ゲート絶縁膜３または保護膜７にコンタクトホールが形成されている。通常、耐腐食性を向上するために、上部電極８と同一層からなる酸化透明導電膜が、端子電極の表面に形成されている。 Although not shown, terminal electrodes are provided in areas such as the terminal part for COG and the terminal part for flexible substrate, and each terminal part is electrically connected to the scanning wiring 2 or the signal wiring 5. For this purpose, a contact hole is formed in the gate insulating film 3 or the protective film 7. Usually, in order to improve corrosion resistance, an oxide transparent conductive film made of the same layer as the upper electrode 8 is formed on the surface of the terminal electrode.

また、各画素３０の保護膜７には、コンタクトホール９以外に、光透過しない領域において、画素電極の下部電極６と同一電位の導電パターン５５上の保護膜７が除去された第２コンタクトホール１２が形成されている。また、第２コンタクトホール１２近傍の領域には、上部電極８は形成されていない。 The protective film 7 of each pixel 30 has a second contact hole in which the protective film 7 on the conductive pattern 55 having the same potential as that of the lower electrode 6 of the pixel electrode is removed in a region where light is not transmitted, in addition to the contact hole 9. 12 is formed. Further, the upper electrode 8 is not formed in the region near the second contact hole 12.

実施の形態１では、上または下に隣接する画素３０の走査配線２上まで延在する画素電極の下部電極６の一部分の領域上に、コンタクトホール１２が形成されている。コンタクトホール１２の領域の下部電極６は、上部電極８と同じＩＴＯ等の酸化透明導電膜の場合、上部電極８のエッチング工程でなくなる場合がある。これを回避するために、コンタクトホール１２の領域の下部電極６は、信号配線５と同一層からなり、下部電極６と同一電位となる導電パターン５５上に積層して形成されている。この構成により、コンタクトホール１２の領域の下部電極６が、上部電極８のエッチング工程でなくなっても、下部電極６と同一電位の導電パターン５５を、コンタクトホール１２に露出することができる。 In the first embodiment, the contact hole 12 is formed on a region of a part of the lower electrode 6 of the pixel electrode that extends to the upper side or the lower side of the scanning wiring 2 of the pixel 30. If the lower electrode 6 in the region of the contact hole 12 is an oxide transparent conductive film such as ITO that is the same as the upper electrode 8, it may not be an etching process of the upper electrode 8. In order to avoid this, the lower electrode 6 in the region of the contact hole 12 is formed of the same layer as the signal wiring 5 and is laminated on the conductive pattern 55 having the same potential as the lower electrode 6. With this configuration, the conductive pattern 55 having the same potential as that of the lower electrode 6 can be exposed to the contact hole 12 even when the lower electrode 6 in the region of the contact hole 12 is not subjected to the etching process of the upper electrode 8.

なお、コンタクトホール１２の領域の下部電極６が、上部電極８のエッチング工程で、なくならない場合は、コンタクトホール１２の領域の下部電極６の一部分を、下部電極６と同一電位の導電パターンとすることができ、信号配線５と同一層からなる導電パターン５５を下層に形成しなくてもよい。 If the lower electrode 6 in the region of the contact hole 12 is not lost in the etching process of the upper electrode 8, a part of the lower electrode 6 in the region of the contact hole 12 has a conductive pattern having the same potential as the lower electrode 6. The conductive pattern 55 made of the same layer as the signal wiring 5 may not be formed in the lower layer.

第２コンタクトホール１２は、表示に寄与しない走査配線２の領域にあるので、第２コンタクトホール１２を設けることによる光透過率の低下はない。 Since the second contact hole 12 is in the region of the scanning wiring 2 that does not contribute to display, there is no reduction in light transmittance due to the provision of the second contact hole 12.

また、実施の形態１では、対向電極の上部電極８を、信号配線５（上下）方向および走査配線２（左右）方向に、隣接する画素３０の上部電極８と、それぞれ上部電極８と同一層で繋がった接続部８５、８６で接続している。接続部８５、８６で走査配線２および信号配線５の一部分を覆い、格子（メッシュ）形状とすることで、上部電極８のさらなる低抵抗化を図っている。 In the first embodiment, the upper electrode 8 of the counter electrode is arranged in the same layer as the upper electrode 8 of the adjacent pixel 30 in the signal wiring 5 (vertical) direction and the scanning wiring 2 (left / right) direction. Are connected by connecting portions 85 and 86 connected by. A part of the scanning wiring 2 and the signal wiring 5 is covered with the connecting portions 85 and 86 to form a lattice (mesh) shape, thereby further reducing the resistance of the upper electrode 8.

この格子形状により、共通配線２１に断線が生じて、上部電極８にコンタクトホール９を介して共通配線２１から基準電位が供給されなくなっても、隣接する画素３０の上部電極８から接続部８５、８６を通じて、上部電極８に基準電位が供給されるので、表示不良にはならず、歩留まりの向上を図ることができる。 Due to this lattice shape, even if the common wiring 21 is disconnected and the reference potential is not supplied from the common wiring 21 to the upper electrode 8 through the contact hole 9, the connection portion 85, Since the reference potential is supplied to the upper electrode 8 through 86, a display defect does not occur and the yield can be improved.

また、接続部８５、８６が、走査配線２または信号配線５上を覆うことにより、走
査配線２または信号配線５から液晶１５への漏れ電界を遮蔽することができるので、走査配線２または信号配線５近傍に発生しやすい漏れ電界の影響による表示不良を抑制することができる。 In addition, since the connection portions 85 and 86 cover the scanning wiring 2 or the signal wiring 5, the leakage electric field from the scanning wiring 2 or the signal wiring 5 to the liquid crystal 15 can be shielded. Display defects due to the influence of leakage electric fields that are likely to occur in the vicinity of 5 can be suppressed.

走査配線２または信号配線５の漏れ電界を有効に遮蔽するためには、走査配線２または信号配線５を覆う接続部８５、８６等の導電膜の幅は、走査配線２または信号配線５の端より片側２μｍ以上大きい形状とすることが望ましい。 In order to effectively shield the leakage electric field of the scanning wiring 2 or the signal wiring 5, the width of the conductive film such as the connecting portions 85 and 86 covering the scanning wiring 2 or the signal wiring 5 is set to the end of the scanning wiring 2 or the signal wiring 5. It is desirable to make the shape larger by 2 μm or more on one side.

また、接続部８５、８６は、遮光膜の機能も有するので、通常、絶縁性基板１１上にカラーフィルタ１３、ブラックマトリクス等が形成される対向基板２０において、走査配線２または信号配線５に沿ったブラックマトリクスをなくすこともできる。 In addition, since the connection portions 85 and 86 also have a function of a light shielding film, the connection portions 85 and 86 usually follow the scanning wiring 2 or the signal wiring 5 in the counter substrate 20 on which the color filter 13 and the black matrix are formed on the insulating substrate 11. The black matrix can be eliminated.

また、接続部８５、８６は、信号配線５（上下）方向または走査配線２（左右）方向の一方だけとして、隣接する画素３０の上部電極８と接続する構成でもよい。 Further, the connecting portions 85 and 86 may be connected to the upper electrode 8 of the adjacent pixel 30 only in one of the signal wiring 5 (up and down) direction and the scanning wiring 2 (left and right) direction.

アレイ基板１０と対向基板２０は、液晶セルの組み立て工程において、それぞれにポリイミド等の有機樹脂からなる配向膜１４を塗布形成した後、ラビング、光配向等の手法を用いて、液晶１５の液晶分子が所定の方向に向くように配向処理を施す。 In the process of assembling the liquid crystal cell, the array substrate 10 and the counter substrate 20 are each formed by coating and forming an alignment film 14 made of an organic resin such as polyimide, and then using a method such as rubbing or photo-alignment to liquid crystal molecules of the liquid crystal 15. Alignment treatment is performed so that is oriented in a predetermined direction.

アレイ基板１０と対向基板２０とを、互いの配向膜１４が対向するように重ね合わせ、スペーサ材で数μｍ程度の隙間を空けて、表示領域５０の周辺部に形成されるシール材によって貼り合わす。このシール材の内側の隙間に、液晶１５が封入される。 The array substrate 10 and the counter substrate 20 are overlapped so that the alignment films 14 face each other, and a gap of about several μm is formed with a spacer material, and the array substrate 10 and the counter substrate 20 are bonded together with a seal material formed in the peripheral portion of the display region 50. . The liquid crystal 15 is sealed in the gap inside the sealing material.

このようにして形成された液晶セルの両面に偏光板や位相板を貼り付けた後、走査線用駆動回路６０、信号線用駆動回路６５やフレキシブル基板７０、７５が実装される。液晶セルに各種電気信号を供給するための外部回路や、透過型では液晶セルの背面にバックライトユニットを取り付け、筐体に収納することにより液晶表示装置１００が完成する。 After a polarizing plate and a phase plate are attached to both surfaces of the liquid crystal cell thus formed, the scanning line driving circuit 60, the signal line driving circuit 65, and the flexible substrates 70 and 75 are mounted. The liquid crystal display device 100 is completed by attaching a backlight unit to an external circuit for supplying various electric signals to the liquid crystal cell, or by attaching a backlight unit to the back of the liquid crystal cell in the case of the transmissive type.

次に、本発明の作用、効果について詳述する。実施の形態１では、アレイ基板１０において、第２コンタクトホール１２の領域では、画素電極の下部電極６と同一電位である導電パターン５５が表面に露出した構成を得ることができる。また、対向電極の上部電極８が、表面に露出する。 Next, functions and effects of the present invention will be described in detail. In the first embodiment, in the array substrate 10, the conductive pattern 55 having the same potential as that of the lower electrode 6 of the pixel electrode can be obtained in the region of the second contact hole 12. Further, the upper electrode 8 of the counter electrode is exposed on the surface.

図３より、液晶表示装置１００は、アレイ基板１０および対向基板２０の隙間に液晶１５封入され、アレイ基板１０および対向基板２０と、液晶１５の各界面には、配向膜１４が形成されている。 As shown in FIG. 3, in the liquid crystal display device 100, the liquid crystal 15 is sealed in the gap between the array substrate 10 and the counter substrate 20, and an alignment film 14 is formed at each interface between the array substrate 10 and the counter substrate 20 and the liquid crystal 15. .

液晶表示装置１００では、表示に寄与する画素電極の下部電極６と、対向電極の下部電極８との電気的経路（電界の経路）は、矢印Ｌで示すように、第２コンタクトホール１２以外の領域では、下部電極６から上部電極８の間に、保護膜７、配向膜１４、液晶１５、配向膜１４がある。 In the liquid crystal display device 100, the electrical path (electric field path) between the lower electrode 6 of the pixel electrode contributing to display and the lower electrode 8 of the counter electrode is other than the second contact hole 12 as indicated by an arrow L. In the region, there are a protective film 7, an alignment film 14, a liquid crystal 15, and an alignment film 14 between the lower electrode 6 and the upper electrode 8.

このように、下部電極６から液晶１５までの電気的経路間には、保護膜７、配向膜１４がある。一方、上部電極８から液晶１５までの電気的経路間には、配向膜１４だけである。つまり、下部電極６と上部電極８は、液晶１５までの電気的経路に保護膜７の有無の非対称性が存在する。 As described above, the protective film 7 and the alignment film 14 are provided between the electrical paths from the lower electrode 6 to the liquid crystal 15. On the other hand, only the alignment film 14 is present between the electrical paths from the upper electrode 8 to the liquid crystal 15. That is, the lower electrode 6 and the upper electrode 8 have an asymmetry of the presence or absence of the protective film 7 in the electrical path to the liquid crystal 15.

通常、液晶表示装置１００の駆動方式は、１フレーム毎に極性反転を行う交流駆動である。しかし、電気的経路に非対称性が存在すると、下部電極６と上部電極８とで電荷の移動に差が生じ、その結果、保護膜７の下層にある下部電極６の方に、残留電荷が生じやすくなる。 Usually, the driving method of the liquid crystal display device 100 is AC driving in which polarity inversion is performed for each frame. However, if there is an asymmetry in the electrical path, there is a difference in charge movement between the lower electrode 6 and the upper electrode 8, and as a result, residual charges are generated in the lower electrode 6 below the protective film 7. It becomes easy.

一方、実施の形態１にように、表示に寄与しない光透過しない領域に、第２コンタクトホール１２を設けた場合、この領域では、下部電極６と同一電位の導電パターン５５から液晶１５までの電気的経路間には、配向膜１４だけである。 On the other hand, as in the first embodiment, when the second contact hole 12 is provided in a region that does not contribute to display and does not transmit light, in this region, the electric current from the conductive pattern 55 to the liquid crystal 15 having the same potential as the lower electrode 6 is provided. Between the target paths, only the alignment film 14 is present.

下部電極６は導電膜であるので、下部電極６の残留電荷は、第２コンタクトホール１２の領域の導電パターン５５に容易に移動できる。つまり、第２コンタクトホール１２の領域は、液晶１５までの電気的経路に、上部電極８と同じ対称性を有する領域となる。したがって、下部電極６と上部電極８とで、残留電荷に差が生じにくくなる。 Since the lower electrode 6 is a conductive film, the residual charge of the lower electrode 6 can easily move to the conductive pattern 55 in the region of the second contact hole 12. That is, the region of the second contact hole 12 is a region having the same symmetry as that of the upper electrode 8 in the electrical path to the liquid crystal 15. Therefore, a difference in residual charges is less likely to occur between the lower electrode 6 and the upper electrode 8.

なお、下部電極６の第２コンタクトホール１２の領域、および上部電極８上には、有機樹脂からなる配向膜１４が存在するが、配向膜１４の抵抗は、通常、膜厚が５０〜２００ｎｍ程度と薄く、保護膜７の絶縁性よりも小さいので、下部電極６および上部電極８の残留電荷は、配向膜１４を経由して液晶１５へ移動しやすい状態にある。その結果、下部電極６および上部電極８に、残留電荷が生じにくくなる。 An alignment film 14 made of an organic resin is present on the region of the second contact hole 12 of the lower electrode 6 and on the upper electrode 8. The resistance of the alignment film 14 is usually about 50 to 200 nm. Therefore, the residual charges of the lower electrode 6 and the upper electrode 8 are easily transferred to the liquid crystal 15 via the alignment film 14. As a result, residual charges are less likely to occur in the lower electrode 6 and the upper electrode 8.

以上のように、実施の形態１では、上部電極８が形成されない光透過しない領域において、保護膜７に下部電極６と同一電位の導電パターン５５が露出する第２コンタクトホール１２を設けたアレイ基板１０により、画素電極が下部電極６の構成のＦＦＳ方式の液晶表示装置１００において課題であった下部電極６の残留電荷を抑制でき、焼き付きを軽減することができる。 As described above, in the first embodiment, the array substrate in which the second contact hole 12 in which the conductive pattern 55 having the same potential as that of the lower electrode 6 is exposed is provided in the protective film 7 in the region where the upper electrode 8 is not formed and does not transmit light. 10, the residual charge of the lower electrode 6 which is a problem in the FFS mode liquid crystal display device 100 having the configuration of the lower electrode 6 as a pixel electrode can be suppressed, and burn-in can be reduced.

また、第２コンタクトホール１２を、走査配線２上に設けることで、第２コンタクトホール１２を設けることによる光透過率の低下を防止できる。 Further, by providing the second contact hole 12 on the scanning wiring 2, it is possible to prevent a decrease in light transmittance due to the provision of the second contact hole 12.

実施の形態２．
図４は、実施の形態２に係る液晶表示装置のアレイ基板の画素を拡大して示す平面図である。図５は、図４のＢ−Ｂ断面図である。 Embodiment 2. FIG.
FIG. 4 is an enlarged plan view showing pixels of the array substrate of the liquid crystal display device according to the second embodiment. 5 is a cross-sectional view taken along the line BB in FIG.

なお、実施の形態２以降の液晶表示装置１００の断面図においては、配向膜１４、液晶１５、および対向基板２０の構成は、実施の形態１と同様であるので、アレイ基板１０だけの断面図を示す。 In the cross-sectional views of the liquid crystal display device 100 after the second embodiment, the configuration of the alignment film 14, the liquid crystal 15, and the counter substrate 20 is the same as that of the first embodiment. Indicates.

実施の形態２は、第２コンタクトホール１２を、走査配線２と同一層からなる共通配線２１上において、信号配線５と同一層からなる下部電極６と同一電位の導電パターン５５上に設けたものである。また、第２コンタクトホール１２近傍の領域には、上部電極８は形成されていない。 In the second embodiment, the second contact hole 12 is provided on the common wiring 21 made of the same layer as the scanning wiring 2 on the conductive pattern 55 having the same potential as the lower electrode 6 made of the same layer as the signal wiring 5. It is. Further, the upper electrode 8 is not formed in the region near the second contact hole 12.

また、実施の形態１のように、上または下に隣接する画素３０の走査配線２と、画素電極の下部電極６とを重ねる必要はない。したがって、走査配線２と下部電極６を重ねることによる走査配線２の容量の増加がなく、走査配線２の駆動負荷の増大を抑制することができる。 Further, unlike the first embodiment, it is not necessary to overlap the scanning wiring 2 of the pixel 30 adjacent above or below with the lower electrode 6 of the pixel electrode. Therefore, there is no increase in the capacity of the scanning wiring 2 due to the overlapping of the scanning wiring 2 and the lower electrode 6, and an increase in the driving load of the scanning wiring 2 can be suppressed.

実施の形態２は、保護膜７に画素電極の下部電極６と同一電位の導電パターン５５が露出する第２コンタクトホール１２を、走査配線２と同一層からなる共通配線２１上に設けることにより、実施の形態１と同様に、下部電極６の残留電荷を抑制でき、焼き付きを軽減することができる。 In the second embodiment, the second contact hole 12 in which the conductive pattern 55 having the same potential as that of the lower electrode 6 of the pixel electrode is exposed on the protective film 7 is provided on the common wiring 21 made of the same layer as the scanning wiring 2. As in the first embodiment, the residual charge of the lower electrode 6 can be suppressed and burn-in can be reduced.

また、共通配線２１も表示に寄与しない光透過しない領域であるため、実施の形態１と同様に、第２コンタクトホール１２を設けることよる光透過率の低下を防止できる。 Further, since the common wiring 21 is also a region that does not contribute to display and does not transmit light, similarly to the first embodiment, it is possible to prevent a decrease in light transmittance due to the provision of the second contact hole 12.

実施の形態３．
図６は、実施の形態３に係る液晶表示装置のアレイ基板の画素を拡大して示す平面図である。図７は、図６のＣ−Ｃ断面図である。 Embodiment 3 FIG.
FIG. 6 is an enlarged plan view showing pixels of the array substrate of the liquid crystal display device according to the third embodiment. 7 is a cross-sectional view taken along the line CC of FIG.

実施の形態３は、第２コンタクトホール１２を、ドレイン電極５２の領域に設けたものである。図６では、第２コンタクトホール１２は、下部電極６と同一電位の導電パターンとしてドレイン電極５２が露出するようになっている。なお、コンタクトホール１２の領域の下部電極６が、上部電極８のエッチング工程で、なくならない場合は、ドレイン電極５２上の下部電極６を、下部電極６と同一電位の導電パターンとすることができる。 In the third embodiment, the second contact hole 12 is provided in the drain electrode 52 region. In FIG. 6, the drain electrode 52 is exposed in the second contact hole 12 as a conductive pattern having the same potential as that of the lower electrode 6. If the lower electrode 6 in the region of the contact hole 12 is not lost in the etching process of the upper electrode 8, the lower electrode 6 on the drain electrode 52 can have a conductive pattern having the same potential as the lower electrode 6. .

実施の形態３は、保護膜７に画素電極の下部電極６と同一電位の導電パターンが露出する第２コンタクトホール１２を、ドレイン電極５２上に設けることにより、実施の形態１、２と同様に、下部電極６の残留電荷を抑制でき、焼き付きを軽減することができる。 In the third embodiment, the second contact hole 12 exposing the conductive pattern having the same potential as that of the lower electrode 6 of the pixel electrode is provided on the drain electrode 52 in the protective film 7, thereby performing the same as in the first and second embodiments. The residual charge of the lower electrode 6 can be suppressed, and the burn-in can be reduced.

また、ドレイン電極５２は、表示に寄与しない光透過しない領域であるため、実施の形態１、２と同様に、第２コンタクトホール１２を設けることによる光透過率の低下を防止できる。 Further, since the drain electrode 52 is a region that does not contribute to display and does not transmit light, similarly to the first and second embodiments, it is possible to prevent a decrease in light transmittance due to the provision of the second contact hole 12.

実施の形態４．
図８は、実施の形態３に係る液晶表示装置のアレイ基板の画素を拡大して示す平面図である。図９は、図８のＤ−Ｄ断面図である。 Embodiment 4 FIG.
FIG. 8 is an enlarged plan view showing pixels of the array substrate of the liquid crystal display device according to the third embodiment. 9 is a cross-sectional view taken along the line DD of FIG.

実施の形態４は、実施の形態１を改良したものである。上または下に隣接する画素３０の走査配線２上の第２コンタクトホール１２の領域近傍に、電極パターン８８を配置して、下部電極６と同一電位の導電パターン（ここでは下部電極６の一部分）と接続したものである。電極パターン８８は画素電極の下部電極６と同一電位になる。この電極パターン８８は、上部電極８と同一層で形成されているが、上部電極８とは電気的に分離している。 The fourth embodiment is an improvement of the first embodiment. An electrode pattern 88 is disposed in the vicinity of the region of the second contact hole 12 on the scanning wiring 2 of the pixel 30 adjacent above or below, and a conductive pattern having the same potential as the lower electrode 6 (here, a part of the lower electrode 6). Is connected to. The electrode pattern 88 has the same potential as the lower electrode 6 of the pixel electrode. The electrode pattern 88 is formed in the same layer as the upper electrode 8, but is electrically separated from the upper electrode 8.

実施の形態４は、第２コンタクトホール１２を、上部電極８と同一層からなる電極パターン８８で覆っているので、上部電極８のエッチング工程で、第２コンタクトホール１２領域の下部電極６は保護される。したがって、下部電極６と同一電位の導電パターンは、下部電極６の一部分とすることができるので、実施の形態１のように、下部電極６の下層に下部電極６と同一電位の導電パターン５５を設けなくてもよい。 In the fourth embodiment, since the second contact hole 12 is covered with the electrode pattern 88 made of the same layer as the upper electrode 8, the lower electrode 6 in the region of the second contact hole 12 is protected in the etching process of the upper electrode 8. Is done. Therefore, since the conductive pattern having the same potential as that of the lower electrode 6 can be a part of the lower electrode 6, the conductive pattern 55 having the same potential as that of the lower electrode 6 is formed on the lower layer of the lower electrode 6 as in the first embodiment. It does not have to be provided.

このように、第２コンタクトホール１２の領域近傍に、電極パターン８８を設けることで、電極パターン８８の表面積を、下部電極６と同一電位の導電パターンが露出する第２コンタクトホール１２の穴面積よりも大きくすることができる。よって、下部電極６と同一電位の電極パターン８８と液晶１５との界面の面積が大きくできるので、実施の形態１よりも、下部電極６の残留電荷が液晶１５へ移動しやすくなる。 Thus, by providing the electrode pattern 88 in the vicinity of the region of the second contact hole 12, the surface area of the electrode pattern 88 is made larger than the hole area of the second contact hole 12 where the conductive pattern having the same potential as the lower electrode 6 is exposed. Can also be increased. Therefore, the area of the interface between the electrode pattern 88 having the same potential as that of the lower electrode 6 and the liquid crystal 15 can be increased, so that the residual charge of the lower electrode 6 is more easily transferred to the liquid crystal 15 than in the first embodiment.

また、液晶１５との界面に近い上部電極８と同一面に電極パターン８８が形成されるので、第２コンタクトホール１２内で、配向膜１４の膜厚が、上部電極８上よりも大きくなったとしても、電極パターン８８は上部電極８と同一面に露出しているので、下部電極６の残留電荷を効率的に逃がすことができる。したがって、実施の形態１よりも、焼き付きを軽減することが、さらに効果的になる。 Further, since the electrode pattern 88 is formed on the same surface as the upper electrode 8 close to the interface with the liquid crystal 15, the thickness of the alignment film 14 is larger than that on the upper electrode 8 in the second contact hole 12. However, since the electrode pattern 88 is exposed on the same surface as the upper electrode 8, the residual charge of the lower electrode 6 can be efficiently released. Therefore, reducing the burn-in becomes more effective than in the first embodiment.

実施の形態５．
図１０は、実施の形態５に係る液晶表示装置のアレイ基板の画素を拡大して示す平面図である。図１１は、図１０のＥ−Ｅ断面図である。 Embodiment 5 FIG.
FIG. 10 is an enlarged plan view showing pixels of the array substrate of the liquid crystal display device according to the fifth embodiment. 11 is a cross-sectional view taken along line EE in FIG.

実施の形態５は、実施の形態２を改良したものである。走査配線２と並行して配置された基準電位の共通配線２１上の第２コンタクトホール１２の領域近傍に、電極パターン８８を配置して、下部電極６と同一電位の導電パターン（ここでは下部電極６の一部分）と接続したものである。電極パターン８８は画素電極の下部電極６と同一電位になる。この電極パターン８８は、上部電極８と同一層で形成されているが、上部電極８とは電気的に分離している。 The fifth embodiment is an improvement of the second embodiment. An electrode pattern 88 is arranged in the vicinity of the region of the second contact hole 12 on the reference wiring common wiring 21 arranged in parallel with the scanning wiring 2, and a conductive pattern (here, the lower electrode in the same potential as the lower electrode 6). 6). The electrode pattern 88 has the same potential as the lower electrode 6 of the pixel electrode. The electrode pattern 88 is formed in the same layer as the upper electrode 8, but is electrically separated from the upper electrode 8.

実施の形態５は、第２コンタクトホール１２を、上部電極８と同一層からなる電極パターン８８で覆っているので、上部電極８のエッチング工程で、第２コンタクトホール１２領域の下部電極６は保護される。したがって、下部電極６と同一電位の導電パターンは、下部電極６の一部分とすることができるので、実施の形態２のように、下部電極６の下層に下部電極６と同一電位の導電パターン５５を設けなくてもよい。 In the fifth embodiment, since the second contact hole 12 is covered with the electrode pattern 88 made of the same layer as the upper electrode 8, the lower electrode 6 in the second contact hole 12 region is protected in the etching process of the upper electrode 8. Is done. Therefore, since the conductive pattern having the same potential as that of the lower electrode 6 can be a part of the lower electrode 6, the conductive pattern 55 having the same potential as that of the lower electrode 6 is formed below the lower electrode 6 as in the second embodiment. It does not have to be provided.

このように、第２コンタクトホール１２の領域近傍に、電極パターン８８を設けることで、電極パターン８８の表面積を、下部電極６が露出する第２コンタクトホール１２の穴面積よりも大きくすることができる。よって、下部電極６と同一電位の電極パターン８８と液晶１５との界面の面積が大きくできるので、実施の形態２よりも、下部電極６の残留電荷が液晶１５へ移動しやすくなる。 Thus, by providing the electrode pattern 88 in the vicinity of the region of the second contact hole 12, the surface area of the electrode pattern 88 can be made larger than the hole area of the second contact hole 12 where the lower electrode 6 is exposed. . Therefore, since the area of the interface between the electrode pattern 88 having the same potential as the lower electrode 6 and the liquid crystal 15 can be increased, the residual charge of the lower electrode 6 is more easily transferred to the liquid crystal 15 than in the second embodiment.

また、液晶１５との界面に近い上部電極８と同一面に電極パターン８８が形成されるので、第２コンタクトホール１２内で、配向膜１４の膜厚が、上部電極８上よりも大きくなったとしても、電極パターン８８は上部電極８と同一面に露出しているので、下部電極６の残留電荷を効率的に逃がすことができる。したがって、実施の形態２よりも、焼き付きを軽減することが、さらに効果的になる。 Further, since the electrode pattern 88 is formed on the same surface as the upper electrode 8 close to the interface with the liquid crystal 15, the thickness of the alignment film 14 is larger than that on the upper electrode 8 in the second contact hole 12. However, since the electrode pattern 88 is exposed on the same surface as the upper electrode 8, the residual charge of the lower electrode 6 can be efficiently released. Therefore, reducing the burn-in becomes more effective than the second embodiment.

実施の形態６．
図１２は、実施の形態６に係る液晶表示装置のアレイ基板の画素を拡大して示す平面図である。図１３は、図１２のＦ−Ｆ断面図である。 Embodiment 6 FIG.
FIG. 12 is an enlarged plan view showing pixels of the array substrate of the liquid crystal display device according to the sixth embodiment. 13 is a cross-sectional view taken along line FF in FIG.

実施の形態６は、実施の形態３を改良したものである。第２コンタクトホール１２をドレイン電極５２上に設けると共に、第２コンタクトホール１２の領域近傍に、電極パターン８８を配置して、ドレイン電極５２上に積層して形成された下部電極６の一部分と接続したものである。電極パターン８８は画素電極の下部電極６と同一電位になる。この電極パターン８８は、上部電極８と同一層で形成されているが、上部電極８とは電気的に分離している。 The sixth embodiment is an improvement of the third embodiment. The second contact hole 12 is provided on the drain electrode 52, and an electrode pattern 88 is disposed in the vicinity of the region of the second contact hole 12, and is connected to a part of the lower electrode 6 formed by being stacked on the drain electrode 52. It is a thing. The electrode pattern 88 has the same potential as the lower electrode 6 of the pixel electrode. The electrode pattern 88 is formed in the same layer as the upper electrode 8, but is electrically separated from the upper electrode 8.

実施の形態６は、第２コンタクトホール１２を、上部電極８と同一層からなる電極パターン８８で覆っているので、上部電極８のエッチング工程で、第２コンタクトホール１２領域の下部電極６は保護される。第２コンタクトホール１２に露出する下部電極６と同一電位の導電パターンは、下部電極６またはドレイン電極５２の一部分のどちらでもよい。 In the sixth embodiment, since the second contact hole 12 is covered with the electrode pattern 88 made of the same layer as the upper electrode 8, the lower electrode 6 in the region of the second contact hole 12 is protected in the etching process of the upper electrode 8. Is done. The conductive pattern having the same potential as that of the lower electrode 6 exposed in the second contact hole 12 may be either the lower electrode 6 or a part of the drain electrode 52.

このように、第２コンタクトホール１２の領域近傍に、電極パターン８８を設けることで、電極パターン８８の表面積を、下部電極６が露出する第２コンタクトホール１２の穴面積よりも大きくすることができる。よって、下部電極６と同一電位の電極パターン８８と液晶１５との界面の面積が大きくできるので、実施の形態３よりも、下部電極６の残留電荷が液晶１５へ移動しやすくなる。 Thus, by providing the electrode pattern 88 in the vicinity of the region of the second contact hole 12, the surface area of the electrode pattern 88 can be made larger than the hole area of the second contact hole 12 where the lower electrode 6 is exposed. . Therefore, the area of the interface between the electrode pattern 88 having the same potential as that of the lower electrode 6 and the liquid crystal 15 can be increased, so that the residual charges of the lower electrode 6 are more easily transferred to the liquid crystal 15 than in the third embodiment.

また、液晶１５との界面に近い上部電極８と同一面に電極パターン８８が形成されるので、第２コンタクトホール１２内で、配向膜１４の膜厚が、上部電極８上よりも大きくなったとしても、電極パターン８８は上部電極８と同一面に露出しているので、下部電極６の残留電荷を効率的に逃がすことができる。したがって、実施の形態３よりも、焼き付きを軽減することが、さらに効果的になる。 Further, since the electrode pattern 88 is formed on the same surface as the upper electrode 8 close to the interface with the liquid crystal 15, the thickness of the alignment film 14 is larger than that on the upper electrode 8 in the second contact hole 12. However, since the electrode pattern 88 is exposed on the same surface as the upper electrode 8, the residual charge of the lower electrode 6 can be efficiently released. Therefore, it is more effective to reduce the burn-in than in the third embodiment.

以上の実施の形態では、ＴＦＴはチャネルエッチ逆スタガ型構造の場合を示したが、エッチストッパ逆スタガ型、トップゲート型等のＴＦＴを使用したＦＦＳ方式のアレイ基板、および液晶表示装置にも適用できる。 In the above embodiment, the TFT has a channel etch reverse stagger type structure. However, the present invention can also be applied to an FFS array substrate using an etch stopper reverse stagger type, top gate type TFT, or the like, and a liquid crystal display device. it can.

また、以上の実施の形態では、駆動回路がＣＯＧ実装の場合を示したが、ＴＡＢ（ＴａｐｅＡｕｔｏｍａｔｅｄＢｏｎｄｉｎｇ）実装や、アレイ基板上に駆動回路をＴＦＴで形成した駆動回路内蔵のＦＦＳ方式のアレイ基板、および液晶表示装置にも適用できる。 In the above embodiments, the case where the drive circuit is COG mounted is shown. However, TAB (Tape Automated Bonding) mounting or an FFS array substrate with a built-in drive circuit in which the drive circuit is formed on the array substrate by TFT. It can also be applied to liquid crystal display devices.

１絶縁性基板
２走査配線
３ゲート絶縁膜
４半導体膜
５信号配線
６下部電極
７保護膜
８上部電極
９コンタクトホール
１０アレイ基板
１１絶縁性基板
１２第２コンタクトホール
１３カラーフィルタ
１４配向膜
１５液晶
２０対向基板
２１共通配線
３０画素
４１オーミックコンタクト膜
５０表示領域
５５導電パターン
８１隙間部
８２枝電極部
８５、８６接続部
８８電極パターン
１００液晶表示装置 DESCRIPTION OF SYMBOLS 1 Insulating substrate 2 Scan wiring 3 Gate insulating film 4 Semiconductor film 5 Signal wiring 6 Lower electrode 7 Protective film 8 Upper electrode 9 Contact hole 10 Array substrate 11 Insulating substrate 12 Second contact hole 13 Color filter 14 Alignment film 15 Liquid crystal 20 Counter substrate 21 Common wiring 30 Pixel 41 Ohmic contact film 50 Display region 55 Conductive pattern 81 Gap portion 82 Branch electrode portion 85, 86 Connection portion 88 Electrode pattern 100 Liquid crystal display device

Claims

A display area in which a plurality of pixels defined by scanning lines and signal lines crossing the scanning lines are arranged in a matrix on the substrate,
The pixel includes a switching element,
A lower electrode connected to the switching element;
An insulating film formed on the lower electrode;
An upper electrode formed on the insulating film and generating a fringe electric field with the lower electrode;
In the non-light-transmitting region where the upper electrode is not formed, a contact hole is provided in the insulating film on the conductive pattern having the same potential as the lower electrode, and the insulating film is removed,
The array substrate in which the lower electrode and the switching element are directly and electrically connected in a lower layer of the insulating film.

The array substrate according to claim 1, wherein the conductive pattern is a part of the lower electrode.

The array substrate according to claim 1, wherein the contact hole is provided on the scanning wiring.

The array substrate according to claim 1, wherein the contact hole is provided on a common wiring having a reference potential.

The array substrate according to claim 1, wherein the contact hole is provided on a drain electrode connected to the lower electrode of the thin film transistor of the switching element.

6. The electrode pattern of the same layer as the upper electrode is provided in the vicinity of the contact hole so as to be electrically separated from the upper electrode and connected to the lower electrode. The array substrate according to 1.

The array substrate according to claim 1, wherein the upper electrode is connected to the upper electrode of the adjacent pixel.

A liquid crystal display device comprising the array substrate according to claim 1.