JP5799458B2 - Manufacturing method of semiconductor device - Google Patents
Manufacturing method of semiconductor device Download PDFInfo
- Publication number
- JP5799458B2 JP5799458B2 JP2011073623A JP2011073623A JP5799458B2 JP 5799458 B2 JP5799458 B2 JP 5799458B2 JP 2011073623 A JP2011073623 A JP 2011073623A JP 2011073623 A JP2011073623 A JP 2011073623A JP 5799458 B2 JP5799458 B2 JP 5799458B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- manufacturing
- sic
- semiconductor device
- crucible
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 58
- 238000004519 manufacturing process Methods 0.000 title claims description 45
- 239000000758 substrate Substances 0.000 claims description 111
- 238000010438 heat treatment Methods 0.000 claims description 91
- 150000002500 ions Chemical class 0.000 claims description 71
- 238000000034 method Methods 0.000 claims description 61
- 229910052799 carbon Inorganic materials 0.000 claims description 54
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 53
- 230000008569 process Effects 0.000 claims description 34
- 238000005468 ion implantation Methods 0.000 claims description 30
- 230000004913 activation Effects 0.000 claims description 19
- 238000005229 chemical vapour deposition Methods 0.000 claims description 17
- 239000013078 crystal Substances 0.000 claims description 17
- 230000003213 activating effect Effects 0.000 claims 1
- 239000010410 layer Substances 0.000 description 108
- 229910010271 silicon carbide Inorganic materials 0.000 description 63
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 51
- 229910052751 metal Inorganic materials 0.000 description 32
- 239000002184 metal Substances 0.000 description 32
- 238000001994 activation Methods 0.000 description 28
- 238000010586 diagram Methods 0.000 description 19
- 238000005530 etching Methods 0.000 description 18
- 239000000463 material Substances 0.000 description 10
- 238000000859 sublimation Methods 0.000 description 10
- 230000008022 sublimation Effects 0.000 description 10
- 238000007789 sealing Methods 0.000 description 9
- 229910003468 tantalcarbide Inorganic materials 0.000 description 9
- 230000000694 effects Effects 0.000 description 7
- 229910052710 silicon Inorganic materials 0.000 description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 238000000137 annealing Methods 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- 230000003028 elevating effect Effects 0.000 description 5
- NFFIWVVINABMKP-UHFFFAOYSA-N methylidynetantalum Chemical compound [Ta]#C NFFIWVVINABMKP-UHFFFAOYSA-N 0.000 description 5
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 5
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 4
- 230000006866 deterioration Effects 0.000 description 4
- 239000007789 gas Substances 0.000 description 4
- 230000001965 increasing effect Effects 0.000 description 4
- 230000007246 mechanism Effects 0.000 description 4
- 230000003746 surface roughness Effects 0.000 description 4
- 238000001000 micrograph Methods 0.000 description 3
- 239000008188 pellet Substances 0.000 description 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 3
- 229910052721 tungsten Inorganic materials 0.000 description 3
- 239000010937 tungsten Substances 0.000 description 3
- 125000004429 atom Chemical group 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000005520 cutting process Methods 0.000 description 2
- 238000001514 detection method Methods 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 239000012071 phase Substances 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 230000005855 radiation Effects 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- UONOETXJSWQNOL-UHFFFAOYSA-N tungsten carbide Chemical compound [W+]#[C-] UONOETXJSWQNOL-UHFFFAOYSA-N 0.000 description 2
- 239000012808 vapor phase Substances 0.000 description 2
- QIJNJJZPYXGIQM-UHFFFAOYSA-N 1lambda4,2lambda4-dimolybdacyclopropa-1,2,3-triene Chemical compound [Mo]=C=[Mo] QIJNJJZPYXGIQM-UHFFFAOYSA-N 0.000 description 1
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 108010083687 Ion Pumps Proteins 0.000 description 1
- 229910039444 MoC Inorganic materials 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910026551 ZrC Inorganic materials 0.000 description 1
- OTCHGXYCWNXDOA-UHFFFAOYSA-N [C].[Zr] Chemical compound [C].[Zr] OTCHGXYCWNXDOA-UHFFFAOYSA-N 0.000 description 1
- 150000001721 carbon Chemical group 0.000 description 1
- 125000004432 carbon atom Chemical group C* 0.000 description 1
- 238000010000 carbonizing Methods 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910021389 graphene Inorganic materials 0.000 description 1
- WHJFNYXPKGDKBB-UHFFFAOYSA-N hafnium;methane Chemical compound C.[Hf] WHJFNYXPKGDKBB-UHFFFAOYSA-N 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 230000010365 information processing Effects 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 238000004949 mass spectrometry Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 150000001247 metal acetylides Chemical class 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 229910052758 niobium Inorganic materials 0.000 description 1
- 239000010955 niobium Substances 0.000 description 1
- GUCVJGMIXFAOAE-UHFFFAOYSA-N niobium atom Chemical compound [Nb] GUCVJGMIXFAOAE-UHFFFAOYSA-N 0.000 description 1
- 230000008520 organization Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000003870 refractory metal Substances 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
- 238000001179 sorption measurement Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
- 238000007666 vacuum forming Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
- H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
- H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02373—Group 14 semiconducting materials
- H01L21/02378—Silicon carbide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/02433—Crystal orientation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02529—Silicon carbide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
- H01L21/3247—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering for altering the shape, e.g. smoothing the surface
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Materials Engineering (AREA)
- Recrystallisation Techniques (AREA)
Description
本発明は、少なくとも表面がＳｉＣ層で構成される基板を用いた半導体素子の製造方法に関するものである。 The present invention relates to a method for manufacturing a semiconductor device using a substrate having at least a surface composed of a SiC layer.
半導体材料としては、シリコン（Ｓｉ）やガリウム砒素（ＧａＡｓ）等が従来から知られるところである。半導体素子の利用分野は近年急速に拡大しており、それに伴って、高温環境等の苛酷な領域で使用される機会も増加している。従って、高温環境に耐えられる半導体素子の実現は、幅広い用途環境における動作の信頼性と大量の情報処理・制御性の向上にとって重要な課題の１つである。 As semiconductor materials, silicon (Si), gallium arsenide (GaAs), and the like are conventionally known. In recent years, the field of application of semiconductor devices has expanded rapidly, and along with this, opportunities for use in severe areas such as high-temperature environments have increased. Therefore, the realization of a semiconductor device that can withstand a high temperature environment is one of the important issues for improving operation reliability and a large amount of information processing and controllability in a wide range of application environments.
耐熱性に優れる半導体素子を製造する材料の１つとして、炭化ケイ素（ＳｉＣ）が注目されている。ＳｉＣは、機械的強度に優れるとともに、放射線にも強い。また、ＳｉＣは、不純物の添加によって電子や正孔の価電子制御も容易にできるとともに、広い禁制帯幅（６Ｈ型の単結晶ＳｉＣで約３．０ｅＶ、４Ｈ型の単結晶ＳｉＣで３．２ｅＶ）を有するという特徴を備えている。このような理由から、ＳｉＣは、上述した既存の半導体材料では実現できない高温、高周波、耐電圧・耐環境性を実現できる次世代のパワーデバイスの材料として期待されている。ＳｉＣ基板にイオンを注入して半導体素子を製造する方法を開示するものとして、特許文献１〜４がある。 Silicon carbide (SiC) has attracted attention as one of the materials for manufacturing a semiconductor element having excellent heat resistance. SiC is excellent in mechanical strength and resistant to radiation. SiC can easily control valence electrons of electrons and holes by adding impurities, and has a wide forbidden band width (about 3.0 eV for 6H type single crystal SiC and 3.2 eV for 4H type single crystal SiC. ). For these reasons, SiC is expected as a material for next-generation power devices that can realize high temperatures, high frequencies, withstand voltages, and environmental resistance that cannot be realized with the above-described existing semiconductor materials. Patent Documents 1 to 4 disclose a method for manufacturing a semiconductor element by implanting ions into a SiC substrate.
特許文献１は、イオン注入後の基板上にカーボンキャップを形成した状態で１８００℃のイオン活性化アニール（イオン活性化工程）を行い、その後、９００℃の酸素雰囲気中で、カーボンキャップを加熱除去する方法を開示する。この特許文献１では、カーボンキャップを加熱除去した後に、研磨液を用いたＣＭＰ（化学機械研磨）により極めて平滑な最表面を形成することで、電気的活性化率を向上しつつ表面荒れを防止する方法についても開示している。また、特許文献２は、特許文献１と同様に、酸素雰囲気中で基板を加熱することでカーボンキャップを除去する方法を開示している。特許文献３及び４は、レジストを炭化することでカーボンキャップを形成してＳｉの蒸発を防止する方法を開示している。 In Patent Document 1, ion activation annealing (ion activation process) is performed at 1800 ° C. with a carbon cap formed on a substrate after ion implantation, and then the carbon cap is removed by heating in an oxygen atmosphere at 900 ° C. A method is disclosed. In Patent Document 1, after the carbon cap is removed by heating, an extremely smooth outermost surface is formed by CMP (Chemical Mechanical Polishing) using a polishing liquid, thereby improving the electrical activation rate and preventing surface roughness. The method of doing is also disclosed. Patent Document 2 discloses a method for removing a carbon cap by heating a substrate in an oxygen atmosphere, as in Patent Document 1. Patent Documents 3 and 4 disclose a method of preventing evaporation of Si by forming a carbon cap by carbonizing a resist.
ところで、上記特許文献で開示される半導体素子の製造方法では、オフ角を有する基板を用いた場合、イオンを活性化する際に、複数のＳｉＣ層によって形成されるステップの束（ステップバンチング）が発生することがある。しかし、上記の特許文献では、ステップバンチングへの対策手段が開示されていない。ステップバンチングが発生すると基板の表面粗さが大きくなってしまい、半導体素子のデバイス構造（金属とＳｉＣの界面）自体が不安定になってしまう。また、電界が局所的に集中して、半導体素子としての性能が低下してしまう。 By the way, in the method for manufacturing a semiconductor element disclosed in the above-mentioned patent document, when a substrate having an off angle is used, a step bundle (step bunching) formed by a plurality of SiC layers is generated when ions are activated. May occur. However, the above-mentioned patent document does not disclose countermeasures for step bunching. When step bunching occurs, the surface roughness of the substrate increases, and the device structure (interface between metal and SiC) itself of the semiconductor element becomes unstable. In addition, the electric field concentrates locally, and the performance as a semiconductor element is degraded.
本発明は、以上の事情に鑑みてなされたものであり、その目的は、少なくとも表面がＳｉＣ層で構成されるとともにオフ角を有する基板を用いた半導体素子の製造方法において、イオンを活性化する際に発生するステップバンチングを除去可能な製造方法を提供することにある。 The present invention has been made in view of the above circumstances, and an object thereof is to activate ions in a method of manufacturing a semiconductor device using a substrate having at least a surface composed of a SiC layer and having an off angle. Another object of the present invention is to provide a manufacturing method capable of removing step bunching that occurs in the process.
本発明の解決しようとする課題は以上の如くであり、次にこの課題を解決するための手段とその効果を説明する。 The problems to be solved by the present invention are as described above. Next, means for solving the problems and the effects thereof will be described.
本発明の観点によれば、少なくとも表面がＳｉＣ層で構成されるとともにオフ角を有する基板を用いた半導体素子の製造方法において、以下の工程を含む製造方法が提供される。即ち、この半導体素子の製造方法は、イオン注入工程と、カーボン層形成工程と、イオン活性化工程と、除去工程と、を含む。前記イオン注入工程では、前記基板にイオンを注入する。前記カーボン層形成工程では、前記イオン注入工程でイオンが注入された基板の表面にカーボン層を形成する。前記イオン活性化工程では、前記カーボン層が形成された基板を加熱してイオンを活性化させる。前記除去工程では、前記イオン活性化工程が行われた前記基板を１５００℃以上２３００℃以下であって、Ｓｉの圧力が１０ -5 Ｔｏｒｒ以上のＳｉ蒸気圧下で加熱することで、前記カーボン層と、前記イオン活性化工程で基板表面に発生するステップバンチングと、を除去する。 According to an aspect of the present invention, a method for manufacturing a semiconductor device using a substrate having at least a surface composed of a SiC layer and having an off angle provides a manufacturing method including the following steps. That is, this method for manufacturing a semiconductor device includes an ion implantation step, a carbon layer formation step, an ion activation step, and a removal step. In the ion implantation step, ions are implanted into the substrate. In the carbon layer forming step, a carbon layer is formed on the surface of the substrate into which ions have been implanted in the ion implantation step. In the ion activation step, the substrate on which the carbon layer is formed is heated to activate ions. In the removing step, the substrate subjected to the ion activation step is heated under a Si vapor pressure of 1500 ° C. or higher and 2300 ° C. or lower and a Si pressure of 10 −5 Torr or higher. Step bunching generated on the substrate surface in the ion activation process is removed.
これにより、イオン活性化工程において基板の表面に生じてしまうステップバンチングを、除去工程において気相エッチングにより除去することができる。従って、オフ角を有する基板を用いた場合においても、平坦度が高い（高性能な）半導体素子が製造できる。この除去工程では、カーボン層の除去とステップバンチングの除去とを同一の作業で行うことができるので、作業効率が高い。また、基板の表面にカーボン層が形成されることによって、イオン活性化の加熱処理におけるＳｉ及びＳｉＣの昇華を効果的に抑制できる。従って、Ｓｉ及びＳｉＣがＳｉＣ層の表面から昇華することによって生じる平坦度の悪化を効果的に防止できる。 Thereby, step bunching that occurs on the surface of the substrate in the ion activation process can be removed by vapor phase etching in the removal process. Therefore, even when a substrate having an off angle is used, a semiconductor element with high flatness (high performance) can be manufactured. In this removal process, the removal of the carbon layer and the removal of the step bunching can be performed in the same operation, so that the work efficiency is high. In addition, by forming a carbon layer on the surface of the substrate, it is possible to effectively suppress sublimation of Si and SiC in the heat treatment for ion activation. Therefore, it is possible to effectively prevent deterioration in flatness caused by sublimation of Si and SiC from the surface of the SiC layer.
前記の半導体素子の製造方法においては、以下のようにすることが好ましい。即ち、前記イオン注入工程の前に、前記基板の前記ＳｉＣ層の表面に化学気相成長法によって単結晶ＳｉＣのエピタキシャル層を形成するエピタキシャル層形成工程を含む。前記イオン注入工程では、前記基板の表面に形成されたエピタキシャル層にイオンを注入する。 In the method for manufacturing a semiconductor element, the following is preferable. That is, before the ion implantation step, an epitaxial layer forming step of forming a single crystal SiC epitaxial layer on the surface of the SiC layer of the substrate by chemical vapor deposition is included. In the ion implantation step, ions are implanted into the epitaxial layer formed on the surface of the substrate.
これにより、基板の表面に成長させたエピタキシャル層を活用して半導体素子を製造することができる。なお、化学気相成長法（ＣＶＤ法）によってエピタキシャル層を形成する場合、オフ角を有する基板を用いる必要があるため、イオン活性化工程におけるステップバンチングの発生が避けられない。この点、本発明ではステップバンチングを効果的に除去することができるため、ＣＶＤ法を有効に活用することができる。 Thereby, a semiconductor element can be manufactured using the epitaxial layer grown on the surface of the substrate. Incidentally, of Gakuki phase growth method when forming the epitaxial layer by chemical vapor deposition (CVD), it is necessary to use a substrate having an off angle, it can not be avoided the occurrence of step bunching in the ion activation process. In this respect, since the step bunching can be effectively removed in the present invention, the CVD method can be effectively utilized.
前記の半導体素子の製造方法は、前記イオン注入工程でイオンが注入された前記基板を温度範囲が１５００℃以上２３００℃以下のＳｉ蒸気圧下で加熱して分子レベルで平坦化する平坦化工程を含むことが好ましい。 The semiconductor device manufacturing method includes a planarization step of planarizing at a molecular level by heating the substrate into which ions have been implanted in the ion implantation step, under a Si vapor pressure having a temperature range of 1500 ° C. to 2300 ° C. It is preferable.
これにより、前記カーボン層形成工程において分子レベルに平坦なカーボン層が基板の表面に形成されるため、イオン活性化工程時の加熱処理におけるＳｉ及びＳｉＣの昇華を効果的に抑制できる。従って、Ｓｉ及びＳｉＣがＳｉＣ層の表面から昇華することによって生じる平坦度の悪化を効果的に防止できる。 As a result, a carbon layer that is flat at the molecular level is formed on the surface of the substrate in the carbon layer forming step, so that sublimation of Si and SiC in the heat treatment during the ion activation step can be effectively suppressed. Therefore, it is possible to effectively prevent deterioration in flatness caused by sublimation of Si and SiC from the surface of the SiC layer.
前記の半導体素子の製造方法においては、前記平坦化工程では、Ｓｉの圧力が１０-5Ｔｏｒｒ以上で加熱することが好ましい。 In the production method of the semiconductor device, in the more flat Kako, it is preferable that the pressure of the S i is heated at 10 -5 Torr or more.
この条件で加熱を行うことにより、基板の表面のエッチング量を抑えつつ、ステップバンチングを適切に除去することができる。そのため、イオンが注入された領域が過剰にエッチングされることを防止しつつ、基板の表面を分子レベルで平坦化できる。 By heating under this condition, step bunching can be appropriately removed while suppressing the etching amount on the surface of the substrate. Therefore, the surface of the substrate can be planarized at the molecular level while preventing the region into which ions are implanted from being excessively etched.
前記の半導体素子の製造方法においては、前記ＳｉＣ層の表面は、＜１１−２０＞方向のオフ角が８度以下の面であることが好ましい。 In the semiconductor device manufacturing method, the surface of the SiC layer is preferably a surface having an off angle of 8 degrees or less in the <11-20> direction.
前記の半導体素子の製造方法においては、前記ＳｉＣ層の表面は、＜１−１００＞方向のオフ角が８度以下の面であることが好ましい。 In the method for manufacturing a semiconductor element, the surface of the SiC layer is preferably a surface having an off angle in the <1-100> direction of 8 degrees or less.
前記の半導体素子の製造方法においては、前記ＳｉＣ層の表面が、ＳｉＣ分子の積層方向の１周期分であるフルユニットの高さ又は半周期分であるハーフユニットの高さからなるステップで終端していることが好ましい。 In the method of manufacturing a semiconductor element, the surface of the SiC layer terminates in a step consisting of a full unit height that is one cycle in the stacking direction of SiC molecules or a half unit height that is a half cycle. It is preferable.
以上により、基板の表面が平坦度の高いものになるので、より高品質な半導体素子を製造することができる。 As described above, since the surface of the substrate has a high flatness, a higher quality semiconductor element can be manufactured.
次に発明の実施の形態について説明する。 Next, an embodiment of the invention will be described.
まず、半導体素子を製造するために用いる高温真空炉（加熱炉）１１と坩堝（収容容器）２について説明する。図１は、半導体素子を製造するための加熱処理に用いられる高温真空炉を示す模式図である。図２は、高温真空炉の本加熱室内の坩堝の密閉度を制御する仕組みを詳細に示す断面図である。図３は、加熱処理を行うときにおける高温真空炉１１の坩堝等の配置を示した正面断面図である。 First, a high-temperature vacuum furnace (heating furnace) 11 and a crucible (container) 2 used for manufacturing a semiconductor element will be described. FIG. 1 is a schematic view showing a high-temperature vacuum furnace used for heat treatment for manufacturing a semiconductor element. FIG. 2 is a cross-sectional view showing in detail a mechanism for controlling the sealing degree of the crucible in the main heating chamber of the high-temperature vacuum furnace. FIG. 3 is a front sectional view showing the arrangement of the crucible and the like of the high-temperature vacuum furnace 11 when performing the heat treatment.
図１及び図２に示すように、高温真空炉１１は、坩堝２に収容された被処理物を１０００℃以上２３００℃以下の温度に加熱することが可能な本加熱室２１と、被処理物を５００℃以上の温度に予備加熱可能な予備加熱室２２と、を備えている。予備加熱室２２は本加熱室２１の下方に配置され、本加熱室２１に対して上下方向に隣接している。 As shown in FIGS. 1 and 2, the high-temperature vacuum furnace 11 includes a main heating chamber 21 capable of heating an object stored in the crucible 2 to a temperature of 1000 ° C. or higher and 2300 ° C. or lower, and an object to be processed. And a preheating chamber 22 that can be preheated to a temperature of 500 ° C. or higher. The preheating chamber 22 is disposed below the main heating chamber 21 and is adjacent to the main heating chamber 21 in the vertical direction.
高温真空炉１１は真空チャンバ１９を備え、前記本加熱室２１と予備加熱室２２は、この真空チャンバ１９の内部に備えられている。真空チャンバ１９には真空形成装置としてのターボ分子ポンプ３４が接続されており、例えば１０-2Ｐａ以下、望ましくは１０-7Ｐａ以下の真空を真空チャンバ１９内に得ることができるようになっている。ターボ分子ポンプ３４と真空チャンバ１９との間には、ゲートバルブ２５が介設される。また、ターボ分子ポンプ３４には、補助のためのロータリポンプ２６が接続される。 The high-temperature vacuum furnace 11 includes a vacuum chamber 19, and the main heating chamber 21 and the preheating chamber 22 are provided inside the vacuum chamber 19. A turbo molecular pump 34 as a vacuum forming device is connected to the vacuum chamber 19 so that a vacuum of, for example, 10 −2 Pa or less, preferably 10 −7 Pa or less can be obtained in the vacuum chamber 19. Yes. A gate valve 25 is interposed between the turbo molecular pump 34 and the vacuum chamber 19. Further, an auxiliary rotary pump 26 is connected to the turbo molecular pump 34.
高温真空炉１１には、真空度を測定するための真空計３１、及び、質量分析法を行うための質量分析装置３２が設けられている。前記真空チャンバ１９は、被処理物を保管しておくための図略のストック室と、搬送路１４を通じて接続されている。なお、この搬送路１４は、ゲートバルブ３６によって開閉可能になっている。 The high-temperature vacuum furnace 11 is provided with a vacuum gauge 31 for measuring the degree of vacuum and a mass spectrometer 32 for performing mass spectrometry. The vacuum chamber 19 is connected to a stock chamber (not shown) for storing an object to be processed through a conveyance path 14. The transport path 14 can be opened and closed by a gate valve 36.
前記本加熱室２１は、平面断面視で正九角形に形成されるとともに、真空チャンバ１９の内部空間の上部に配置される。図２に示すように、本加熱室２１の内部には、加熱装置３３が備えられている。この加熱装置３３は、本加熱室２１を取り囲むように配置されるメッシュヒータ（加熱ヒータ）８０及びこのメッシュヒータ８０に電流を流すための電源等で構成される。加熱装置３３は、図略の温度検出部の検出結果に基づいてメッシュヒータ８０に流す電流を調整することにより、本加熱室２１内の温度分布を精度良く制御することができる。また、本加熱室２１の側壁や天井には第１多層熱反射金属板４１が固定され、この第１多層熱反射金属板４１によって、メッシュヒータ８０が発生させた熱を本加熱室２１の中央部に向けて反射させるように構成されている。 The main heating chamber 21 is formed in a regular hexagonal shape when viewed from above, and is disposed in the upper part of the internal space of the vacuum chamber 19. As shown in FIG. 2, a heating device 33 is provided inside the main heating chamber 21. The heating device 33 includes a mesh heater (heater heater) 80 disposed so as to surround the main heating chamber 21, a power source for supplying current to the mesh heater 80, and the like. The heating device 33 can control the temperature distribution in the main heating chamber 21 with high accuracy by adjusting the current flowing through the mesh heater 80 based on the detection result of the temperature detection unit (not shown). The first multilayer heat reflecting metal plate 41 is fixed to the side wall or ceiling of the main heating chamber 21, and the heat generated by the mesh heater 80 is transferred to the center of the main heating chamber 21 by the first multilayer heat reflecting metal plate 41. It is comprised so that it may reflect toward a part.
これにより、本加熱室２１内において、加熱処理対象としての被処理物を取り囲むようにメッシュヒータ８０が配置され、更にその外側に多層熱反射金属板４１が配置されるレイアウトが実現されている。従って、被処理物を強力且つ均等に加熱し、１０００℃以上２３００℃以下の温度まで昇温させることができる。 As a result, a layout is realized in which the mesh heater 80 is disposed so as to surround the workpiece to be heat-treated in the main heating chamber 21 and the multilayer heat-reflecting metal plate 41 is disposed on the outer side. Accordingly, the object to be processed can be heated strongly and evenly, and the temperature can be raised to a temperature of 1000 ° C. or higher and 2300 ° C. or lower.
本加熱室２１の天井側は第１多層熱反射金属板４１によって閉鎖される一方、底面の第１多層熱反射金属板４１には開放部５５が形成されている。坩堝２は、この開放部５５を介して、本加熱室２１と前記予備加熱室２２との間を移動できるようになっている。 The ceiling side of the main heating chamber 21 is closed by the first multilayer heat-reflecting metal plate 41, while the first multilayer heat-reflecting metal plate 41 at the bottom is formed with an open portion 55. The crucible 2 can move between the main heating chamber 21 and the preliminary heating chamber 22 through the opening 55.
予備加熱室２２は、本加熱室２１の下側の空間を、多層熱反射金属板４６で囲うことにより構成されている。この予備加熱室２２は、平面断面視で円状となるように構成されている。なお、予備加熱室２２内には、加熱装置３３のような加熱手段は備えられていない。 The preheating chamber 22 is configured by surrounding the lower space of the main heating chamber 21 with a multilayer heat reflecting metal plate 46. The preheating chamber 22 is configured to be circular in a plan sectional view. Note that the preheating chamber 22 is not provided with heating means such as the heating device 33.
また、予備加熱室２２の側壁をなす多層熱反射金属板４６において、前記搬送路１４と対面する部位に図略の開閉部材を備えている。そして、この開閉部材によって、搬送路１４と対面する部位に通路孔を形成して坩堝２を搬送可能に構成する状態と、当該通路孔を閉鎖して加熱処理を行うことが可能な状態と、を切り替えることができる。 Further, in the multilayer heat reflecting metal plate 46 that forms the side wall of the preheating chamber 22, an opening / closing member (not shown) is provided at a portion facing the transport path 14. And, by this opening and closing member, a state in which a passage hole is formed in a portion facing the conveyance path 14 so that the crucible 2 can be conveyed, a state in which the passage hole is closed and heat treatment can be performed, Can be switched.
また、図２に示すように、予備加熱室２２の底面部においては、前記多層熱反射金属板４６に開放部５６が形成されている。 As shown in FIG. 2, an open portion 56 is formed in the multilayer heat reflecting metal plate 46 at the bottom surface of the preheating chamber 22.
高温真空炉１１は、坩堝２を上下方向に移動させるための構成として、移動機構１００を備えている。この移動機構１００は、第１支持体１１１と第２支持体１２１とを独立して上下方向に動作させることが可能に構成されている。 The high temperature vacuum furnace 11 includes a moving mechanism 100 as a configuration for moving the crucible 2 in the vertical direction. The moving mechanism 100 is configured to be able to operate the first support 111 and the second support 121 independently in the vertical direction.
第１支持体１１１の上部には第１昇降シャフト１１２が接続されており、この第１昇降シャフト１１２の上部には、第４多層熱反射金属板４４が配置されている。そして、この第４多層熱反射金属板４４と、その上方に位置する第３多層熱反射金属板４３と、更に上方に位置する第２多層熱反射金属板４２と、は互いに間隔を空けて配置されるとともに、垂直方向に設けた柱部１１３によって互いに連結されている。また、第２多層熱反射金属板４２には、坩堝２の密閉度を調整するための蓋部（調整手段）１１４が取り付けられており、この蓋部１１４は後述の受け台１２３の上方に位置している。なお、第２多層熱反射金属板４２の積層枚数は、本加熱室２１の第１多層熱反射金属板４１の積層枚数よりも少なくなっている。 A first elevating shaft 112 is connected to the upper portion of the first support 111, and a fourth multilayer heat reflecting metal plate 44 is disposed on the upper portion of the first elevating shaft 112. The fourth multilayer heat-reflecting metal plate 44, the third multilayer heat-reflecting metal plate 43 located above the fourth multilayer heat-reflecting metal plate 43, and the second multilayer heat-reflecting metal plate 42 located further upward are arranged with a space therebetween. At the same time, they are connected to each other by column portions 113 provided in the vertical direction. Also, a lid (adjusting means) 114 for adjusting the sealing degree of the crucible 2 is attached to the second multilayer heat reflecting metal plate 42, and this lid 114 is positioned above a cradle 123 described later. doing. Note that the number of stacked second multilayer heat reflecting metal plates 42 is smaller than the number of stacked first multilayer heat reflecting metal plates 41 in the main heating chamber 21.
一方、第２支持体１２１の上部には、第２昇降シャフト１２２が接続されている。この第２昇降シャフト１２２は、第３多層熱反射金属板４３及び第４多層熱反射金属板４４の中心に形成された孔を挿通するように配置されており、この第３多層熱反射金属板４３及び第４多層熱反射金属板４４に対して相対移動可能に構成されている。そして、第２昇降シャフト１２２の上端部には、坩堝２を載置するためのタングステン製の受け台１２３が接続されている。また、本実施形態で用いる坩堝２は上部に孔が形成されており、この孔と前記蓋部１１４との位置関係を変えることにより、坩堝２の密閉度を調整することができる。 On the other hand, a second elevating shaft 122 is connected to the upper portion of the second support 121. The second elevating shaft 122 is disposed so as to pass through a hole formed in the center of the third multilayer heat-reflecting metal plate 43 and the fourth multilayer heat-reflecting metal plate 44, and this third multilayer heat-reflecting metal plate. 43 and the fourth multilayer heat reflecting metal plate 44 are configured to be movable relative to each other. A tungsten cradle 123 for placing the crucible 2 is connected to the upper end of the second elevating shaft 122. Further, the crucible 2 used in this embodiment has a hole formed in the upper portion, and the sealing degree of the crucible 2 can be adjusted by changing the positional relationship between the hole and the lid portion 114.
また、図２に示すように、第４多層熱反射金属板４４の下方には、内部に液体窒素が循環されているシュラウド６０が配置されている。これにより、本加熱室２１から排気された不要なガスは、シュラウド６０と接触した際に表面に吸着するので、本加熱室２１から不要なガスを良好に排気して真空度を保つことができる。 As shown in FIG. 2, a shroud 60 in which liquid nitrogen is circulated is disposed below the fourth multilayer heat reflecting metal plate 44. As a result, unnecessary gas exhausted from the main heating chamber 21 is adsorbed on the surface when it comes into contact with the shroud 60, so that unnecessary gas can be exhausted from the main heating chamber 21 and the degree of vacuum can be maintained. .
以上の構成の高温真空炉１１により行われる加熱処理の流れの一例について説明する。初めに、被処理物及びシリコンペレットを収容した坩堝２を搬送路１４から真空チャンバ１９の内部へ導入し、予備加熱室２２内にある前記受け台１２３上に載置する（図３（ａ）参照）。この状態で前記加熱装置３３を駆動すると、本加熱室２１が１０００℃以上２３００℃以下の所定の温度（例えば約１８００℃）に加熱される。またこのとき、前記ターボ分子ポンプ３４の駆動によって、真空チャンバ１９内の圧力は１０-2Ｐａ以下、好ましくは１０-7Ｐａ以下となるように調整されている。 An example of the flow of heat treatment performed by the high-temperature vacuum furnace 11 having the above configuration will be described. First, the crucible 2 containing the object to be processed and silicon pellets is introduced into the vacuum chamber 19 from the transfer path 14 and placed on the cradle 123 in the preheating chamber 22 (FIG. 3A). reference). When the heating device 33 is driven in this state, the main heating chamber 21 is heated to a predetermined temperature (for example, about 1800 ° C.) between 1000 ° C. and 2300 ° C. At this time, the pressure in the vacuum chamber 19 is adjusted to 10 −2 Pa or less, preferably 10 −7 Pa or less by driving the turbo molecular pump 34.
前述したとおり、第２多層熱反射金属板４２の積層枚数は、前記第１多層熱反射金属板４１の積層枚数よりも少なくなっている。従って、加熱装置３３のメッシュヒータ８０が発生する熱の一部が第２多層熱反射金属板４２を介して予備加熱室２２に適度に供給（分配）され、予備加熱室２２内の被処理物を５００℃以上の所定の温度（例えば８００℃）となるように予備加熱することができる。即ち、予備加熱室２２にヒータを設置しなくても予備加熱を実現でき、予備加熱室２２の簡素な構造が実現できている。 As described above, the number of stacked second multilayer heat reflecting metal plates 42 is smaller than the number of stacked first multilayer heat reflecting metal plates 41. Accordingly, a part of the heat generated by the mesh heater 80 of the heating device 33 is appropriately supplied (distributed) to the preheating chamber 22 through the second multilayer heat reflecting metal plate 42, and the object to be processed in the preheating chamber 22 is supplied. Can be preheated to a predetermined temperature of 500 ° C. or higher (for example, 800 ° C.). That is, preheating can be realized without installing a heater in the preheating chamber 22, and a simple structure of the preheating chamber 22 can be realized.
上記の予備加熱処理を所定時間行った後、第１支持体１１１及び第１昇降シャフト１１２を上昇させる。これにより、坩堝２が開放部５５を通過して本加熱室２１に移動するとともに、当該本加熱室２１を第３多層熱反射金属板４３によって閉鎖することができる。これにより、直ちに加熱処理が開始され、本加熱室２１内の被処理物を所定の温度（約１８００℃）に急速に昇温させることができる。 After performing said preheating process for a predetermined time, the 1st support body 111 and the 1st raising / lowering shaft 112 are raised. As a result, the crucible 2 passes through the opening 55 and moves to the main heating chamber 21, and the main heating chamber 21 can be closed by the third multilayer heat reflecting metal plate 43. Thereby, the heat treatment is started immediately, and the object to be processed in the main heating chamber 21 can be rapidly heated to a predetermined temperature (about 1800 ° C.).
このとき、第２支持体１２１を上下させて坩堝２の密閉度を調整することにより、加熱処理を行うときの雰囲気を選択することができる。例えば、図３（ｂ）に示すように、坩堝２を密閉して、Ｓｉ雰囲気で加熱処理を行うことができる。また、図３（ｃ）に示すように、坩堝２を開放して真空下で加熱処理を行うこともできる。更に、坩堝２を密閉してＳｉ雰囲気で加熱処理を行った後に、第２支持体１２１を下降させて坩堝２を開放して、真空下で加熱処理を行うこともできる。この場合、第３多層熱反射金属板４３によって本加熱室２１が閉鎖された状態を維持しつつ（隙間を生じさせることなく）、雰囲気を調整して加熱処理を行うことができる。これにより、坩堝内のＳｉの圧力を調整している間に熱が逃げることを防止できる。 At this time, by adjusting the sealing degree of the crucible 2 by moving the second support 121 up and down, it is possible to select an atmosphere when performing the heat treatment. For example, as shown in FIG.3 (b), the crucible 2 can be sealed and heat processing can be performed in Si atmosphere. Moreover, as shown in FIG.3 (c), the crucible 2 can be open | released and heat processing can also be performed under vacuum. Furthermore, after the crucible 2 is sealed and heat treatment is performed in an Si atmosphere, the second support 121 is lowered to open the crucible 2 and the heat treatment can be performed under vacuum. In this case, the heat treatment can be performed by adjusting the atmosphere while maintaining the main heating chamber 21 closed by the third multilayer heat-reflecting metal plate 43 (without generating a gap). Thereby, it is possible to prevent heat from escaping while adjusting the pressure of Si in the crucible.
また、以上で示した多層熱反射金属板４１〜４４，４６は何れも、金属板（タングステン製）を所定の間隔をあけて積層した構造になっている。 In addition, the multilayer heat reflecting metal plates 41 to 44 and 46 described above have a structure in which metal plates (made of tungsten) are laminated at a predetermined interval.
多層熱反射金属板４１〜４４，４６の材質としては、メッシュヒータ８０の熱輻射に対して十分な加熱特性を有し、また、融点が雰囲気温度より高い物質であれば、任意のものを用いることができる。例えば、前記タングステンのほか、タンタル、ニオブ、モリブデン等の高融点金属材料を多層熱反射金属板４１〜４４，４６として用いることができる。また、タングステンカーバイド、ジリコニウムカーバイド、タンタルカーバイド、ハフニウムカーバイド、モリブデンカーバイド等の炭化物を、多層熱反射金属板４１〜４４，４６として用いることもできる。また、その反射面に、金やタングステンカーバイド等からなる赤外線反射膜を更に形成しても良い。 As the material of the multilayer heat-reflecting metal plates 41 to 44, 46, any material can be used as long as it has sufficient heating characteristics against the heat radiation of the mesh heater 80 and has a melting point higher than the ambient temperature. be able to. For example, in addition to the tungsten, a refractory metal material such as tantalum, niobium or molybdenum can be used as the multilayer heat reflecting metal plates 41 to 44 and 46. Further, carbides such as tungsten carbide, zirconium carbide, tantalum carbide, hafnium carbide, and molybdenum carbide can be used as the multilayer heat reflecting metal plates 41 to 44 and 46. Further, an infrared reflection film made of gold, tungsten carbide or the like may be further formed on the reflection surface.
次に、坩堝２について図４及び図５を参照して説明する。図４は、炭素ゲッター効果を有する坩堝の外観写真及び断面写真である。図５は、炭素ゲッター効果を説明する模式図である。図４（ａ）に示すように、坩堝２は互いに嵌合可能な上容器２ａと下容器２ｂとを備える嵌合容器である。また、この坩堝２は、真空下で高温処理を行う場合に後述の炭素ゲッター効果を発揮するように構成されており、具体的には、タンタル金属からなるとともに、炭化タンタル層を内部空間に露出させるようにして備えている。 Next, the crucible 2 will be described with reference to FIGS. FIG. 4 is an external view photograph and a cross-sectional photograph of a crucible having a carbon getter effect. FIG. 5 is a schematic diagram for explaining the carbon getter effect. As shown to Fig.4 (a), the crucible 2 is a fitting container provided with the upper container 2a and the lower container 2b which can mutually be fitted. The crucible 2 is configured to exhibit a carbon getter effect described later when high temperature processing is performed under vacuum. Specifically, the crucible 2 is made of tantalum metal and exposes the tantalum carbide layer to the internal space. It is prepared to let you.
更に詳細に説明すると、坩堝２は図４（ｂ）に示すように、その最表層の部分にＴａＣ層を形成し、このＴａＣ層の内側にＴａ2Ｃ層を形成し、更にその内側に基材としてのタンタル金属を配置した構成となっている。なお、タンタルと炭素の結合状態は温度依存性を示すため、前記坩堝２は、炭素濃度が高いＴａＣを最も表層の部分に配置するとともに、炭素濃度が若干低いＴａ2Ｃが内側に配置される。そして、Ｔａ2Ｃの更に内側には、炭素濃度がゼロである基材のタンタル金属を配置した構成となっている。 More specifically, as shown in FIG. 4B, the crucible 2 has a TaC layer formed on the outermost layer, a Ta 2 C layer formed on the inner side of the TaC layer, and a base layer on the inner side. The tantalum metal as the material is arranged. Since the bonding state of tantalum and carbon shows temperature dependence, the crucible 2 has TaC having a high carbon concentration arranged in the surface layer portion and Ta 2 C having a slightly low carbon concentration arranged inside. . In addition, a tantalum metal of a base material having a carbon concentration of zero is disposed further inside of Ta 2 C.
また、前記坩堝２は上述したように、その表面が炭化タンタル層に覆われており、当該炭化タンタル層（ＴａＣ層）が坩堝２の内部空間に露出する構成になっている。従って、上述のように真空下で高温処理を続ける限りにおいて、坩堝２は図５に示すように、炭化タンタル層の表面から連続的に炭素原子を吸着して取り込む機能を奏する。この意味で、本実施形態の坩堝２は炭素原子吸着イオンポンプ機能（イオンゲッター機能）を有するということができる。これにより、加熱処理時に坩堝２内の雰囲気に含まれているシリコン蒸気及び炭化珪素蒸気のうち、炭素だけが坩堝２に選択的に吸蔵されるので、坩堝２内を高純度のシリコン雰囲気に保つことができる。 Further, as described above, the surface of the crucible 2 is covered with a tantalum carbide layer, and the tantalum carbide layer (TaC layer) is exposed to the internal space of the crucible 2. Therefore, as long as the high-temperature treatment is continued under vacuum as described above, the crucible 2 has a function of continuously adsorbing and taking in carbon atoms from the surface of the tantalum carbide layer as shown in FIG. In this sense, it can be said that the crucible 2 of this embodiment has a carbon atom adsorption ion pump function (ion getter function). Thereby, since only carbon is selectively occluded in the crucible 2 among the silicon vapor and silicon carbide vapor contained in the atmosphere in the crucible 2 during the heat treatment, the inside of the crucible 2 is maintained in a high purity silicon atmosphere. be able to.
本実施形態においては、以上のように構成される高温真空炉１１と坩堝２を用いて基板から半導体素子を製造する。以下の説明において、単に加熱処理等といった場合は上述した高温真空炉１１を用いて行うものとする。 In the present embodiment, a semiconductor element is manufactured from a substrate using the high-temperature vacuum furnace 11 and the crucible 2 configured as described above. In the following description, it is assumed that the high-temperature vacuum furnace 11 described above is used when the heat treatment or the like is used.
次に、本実施形態の半導体素子の製造方法について説明する。初めに、基板７０の表面にエピタキシャル層７１を形成する工程について、図６、図７、及び図９を参照して説明する。図６（ａ）は、オフ角を有するバルク基板を得る方法を説明する図であり、図６（ｂ）は、得られたバルク基板の模式図であり、図６（ｃ）は、ＣＶＤ法を用いて基板にエピタキシャル層を形成する方法を説明する図であり、図６（ｄ）は、ＣＶＤ法によって形成されたエピタキシャル層の模式図である。図７は、基板７０の表面の＜１１−２０＞方向及び＜１−１００＞方向を概念的に示した模式図である。図９は、単結晶ＳｉＣで構成される基板７０を用いた半導体素子の製造過程において、各工程後の基板７０の表面の様子を示す模式図である。 Next, a method for manufacturing the semiconductor element of this embodiment will be described. First, the process of forming the epitaxial layer 71 on the surface of the substrate 70 will be described with reference to FIGS. 6, 7, and 9. 6A is a diagram for explaining a method for obtaining a bulk substrate having an off angle, FIG. 6B is a schematic diagram of the obtained bulk substrate, and FIG. 6C is a CVD method. FIG. 6D is a schematic diagram of an epitaxial layer formed by a CVD method. FIG. 7 is a schematic diagram conceptually showing the <11-20> direction and the <1-100> direction on the surface of the substrate 70. FIG. 9 is a schematic diagram showing a state of the surface of the substrate 70 after each step in the manufacturing process of the semiconductor element using the substrate 70 made of single crystal SiC.
最初に、バルク基板として用いる基板７０について説明する。基板７０は、４Ｈ−ＳｉＣ単結晶又は６Ｈ−ＳｉＣ単結晶によって構成されており、所定の厚みを有するものである。このような基板は、インゴット等を切り出すことで得ることができる。特に、図６（ａ）に示すようにインゴット９０を斜めに切り出すことにより、オフ角を有する基板７０を得ることができる（図６（ｂ）を参照）詳細には、基板７０の表面は、（０００１）Ｓｉ面又は（０００−１）Ｃ面であり、＜１１−２０＞方向のオフ角が８度以下になっており、＜１−１００＞方向のオフ角が８度以下になっている（図７を参照）。なお、以下に示すＣＶＤ法によって効率的にエピタキシャル層を形成するためには、＜１１−２０＞方向のオフ角及び＜１−１００＞方向のオフ角は、４度以上８度以下であることが好ましい。 First, the substrate 70 used as a bulk substrate will be described. The substrate 70 is made of 4H—SiC single crystal or 6H—SiC single crystal and has a predetermined thickness. Such a substrate can be obtained by cutting out an ingot or the like. In particular, the substrate 70 having an off angle can be obtained by obliquely cutting out the ingot 90 as shown in FIG. 6A (see FIG. 6B). Specifically, the surface of the substrate 70 is: (0001) Si plane or (000-1) C plane, the off angle in the <11-20> direction is 8 degrees or less, and the off angle in the <1-100> direction is 8 degrees or less. (See FIG. 7). In order to efficiently form an epitaxial layer by the CVD method shown below, the off angle in the <11-20> direction and the off angle in the <1-100> direction must be 4 degrees or more and 8 degrees or less. Is preferred.
次に、バルク基板として用いる基板７０にエピタキシャル層７１を形成するエピタキシャル層形成工程について説明する。エピタキシャル層形成工程は、図６（ｃ）に示すようにＣＶＤ法を用いる方法や、準安定溶媒エピタキシー法（ＭＳＥ法）方法等、適宜の方法を用いることができる。 Next, an epitaxial layer forming process for forming the epitaxial layer 71 on the substrate 70 used as the bulk substrate will be described. In the epitaxial layer forming step, an appropriate method such as a method using a CVD method or a metastable solvent epitaxy method (MSE method) as shown in FIG. 6C can be used.
以下では、ＣＶＤ法を用いたエピタキシャル層形成工程について説明する。この方法では、基板７０の表面のオフ角を利用して、ＣＶＤ法を用いてエピタキシャル層７１を形成する。このＣＶＤ法には、例えば図６（ｃ）に示すサセプタ９１等が用いられる。サセプタ９１は、基板７０の支持及び加熱を行うための装置である。サセプタ９１は、複数の基板７０を同時に支持可能であり、それぞれの基板７０を個別に回転させることが可能であるとともに、複数の基板７０をまとめて回転軸９２を中心に回転させることが可能である。この構成により、基板７０を均等に加熱することができる。なお、この加熱処理は、１２００℃以上１６００℃以下の温度範囲で行われることが好ましい。 Below, the epitaxial layer formation process using CVD method is demonstrated. In this method, the epitaxial layer 71 is formed by CVD using the off angle of the surface of the substrate 70. For example, a susceptor 91 shown in FIG. 6C is used for this CVD method. The susceptor 91 is a device for supporting and heating the substrate 70. The susceptor 91 can support a plurality of substrates 70 at the same time, can individually rotate each substrate 70, and can rotate the plurality of substrates 70 together around a rotation shaft 92. is there. With this configuration, the substrate 70 can be heated uniformly. In addition, it is preferable that this heat processing is performed in the temperature range of 1200 to 1600 degreeC.
そして、図６（ｃ）の矢印に示す方向に原料ガスを流しながら基板７０を加熱することにより、基板７０の表面に、ＳｉＣ単結晶（４Ｈ−ＳｉＣ単結晶又は６Ｈ−ＳｉＣ単結晶）で構成されるエピタキシャル層７１を形成することができる（図９（ａ）を参照）。このエピタキシャル層７１は、図６（ｄ）に示すように、基板７０と同様のオフ角を有している。 Then, the substrate 70 is heated while flowing the source gas in the direction indicated by the arrow in FIG. 6C, so that the surface of the substrate 70 is composed of SiC single crystal (4H—SiC single crystal or 6H—SiC single crystal). The epitaxial layer 71 to be formed can be formed (see FIG. 9A). The epitaxial layer 71 has an off-angle similar to that of the substrate 70 as shown in FIG.
次に、エピタキシャル層形成工程後に行うイオン注入工程について、図９から図１１までを参照して説明する。図１０は、イオン注入工程後、イオン活性化工程後、及び除去工程後の基板７０の表面を示す拡大模式図である。図１１は、イオン注入工程後、イオン活性化工程後、及び除去工程後の基板７０の表面を示す顕微鏡写真である。 Next, an ion implantation process performed after the epitaxial layer forming process will be described with reference to FIGS. FIG. 10 is an enlarged schematic view showing the surface of the substrate 70 after the ion implantation step, after the ion activation step, and after the removal step. FIG. 11 is a photomicrograph showing the surface of the substrate 70 after the ion implantation step, after the ion activation step, and after the removal step.
イオン注入工程では、エピタキシャル層７１が形成された基板７０（図９（ａ）参照）にイオン注入を行う。このイオン注入は、対象物にイオン（例えばＡｌ）を照射する機能を有するイオンドーピング装置を用いて行う。イオンドーピング装置によって、エピタキシャル層７１の表面の全面又は一部に選択的にイオンが注入される。そして、イオンが注入されたイオン注入部分７２に基づいて半導体素子の所望の領域が形成されることになる（図９（ｂ）参照）。 In the ion implantation step, ion implantation is performed on the substrate 70 (see FIG. 9A) on which the epitaxial layer 71 is formed. This ion implantation is performed using an ion doping apparatus having a function of irradiating an object with ions (for example, Al). Ions are selectively implanted into the entire surface or a part of the surface of the epitaxial layer 71 by an ion doping apparatus. Then, a desired region of the semiconductor element is formed based on the ion implanted portion 72 into which ions are implanted (see FIG. 9B).
また、図９（ｂ）に示すように、イオンが注入されることによって、イオン注入部分７２を含むエピタキシャル層７１の表面が荒れた状態になる（基板７０の表面が損傷し、平坦度が悪化する）。この様子は、図１０（ａ）に示すエピタキシャル層７１の表面の模式図にも現れている。また、図１１（ａ）は、このエピタキシャル層７１の表面の顕微鏡写真を示している。 Further, as shown in FIG. 9B, when the ions are implanted, the surface of the epitaxial layer 71 including the ion implanted portion 72 becomes rough (the surface of the substrate 70 is damaged and the flatness is deteriorated). To do). This state also appears in the schematic view of the surface of the epitaxial layer 71 shown in FIG. FIG. 11A shows a micrograph of the surface of the epitaxial layer 71.
次に、イオンが注入された基板７０（図９（ｂ）を参照）に行う平坦化工程について、図８及び図９を参照して説明する。図８は、単結晶ＳｉＣで構成される基板を用いた半導体素子の製造過程において、各工程の開始時及び終了時における坩堝の状態を示す模式図である。 Next, a planarization process performed on the substrate 70 into which ions are implanted (see FIG. 9B) will be described with reference to FIGS. FIG. 8 is a schematic diagram showing the state of the crucible at the start and end of each step in the process of manufacturing a semiconductor device using a substrate composed of single crystal SiC.
平坦化工程では、図３（ｂ）及び図８（ａ）に示すように、基板７０とシリコンペレット７７とが坩堝２に収納され、この坩堝２を密閉した状態（即ち、Ｓｉ蒸気圧下）で加熱処理が行われる。 In the flattening step, as shown in FIGS. 3B and 8A, the substrate 70 and the silicon pellet 77 are accommodated in the crucible 2, and the crucible 2 is sealed (that is, under Si vapor pressure). Heat treatment is performed.
具体的には、加熱処理は、予備加熱工程と、本加熱工程と、を含む。前記予備加熱工程では、基板７０を収容した坩堝２を、予備加熱室において８００℃以上の温度で加熱する。前記本加熱工程では、予め所定の温度で加熱されている本加熱室に前記予備加熱室から坩堝２を移動する。この状態で、基板７０を１５００℃以上２３００℃以下の温度で所定時間加熱する。このように、基板７０を坩堝２に収容して事前に予備加熱しておき、予備加熱室から本加熱室へ移動させることで、基板７０を急速に昇温させて加熱処理を行うことができる。 Specifically, the heat treatment includes a preheating step and a main heating step. In the preheating step, the crucible 2 containing the substrate 70 is heated at a temperature of 800 ° C. or higher in the preheating chamber. In the main heating step, the crucible 2 is moved from the preheating chamber to the main heating chamber heated in advance at a predetermined temperature. In this state, the substrate 70 is heated at a temperature of 1500 ° C. to 2300 ° C. for a predetermined time. As described above, the substrate 70 is accommodated in the crucible 2 and preheated in advance, and the substrate 70 is moved from the preheating chamber to the main heating chamber, whereby the substrate 70 can be rapidly heated to perform the heat treatment. .
この処理により、前述のイオン注入によって荒れた表面部分が平坦化する（図８（ｂ）及び図９（ｃ）を参照）。即ち、Ｓｉ蒸気圧下で高温加熱することによって、エピタキシャル層７１の表面のＳｉＣがＳｉ2Ｃ又はＳｉＣ2になって昇華するとともに、Ｓｉ雰囲気中のＳｉがエピタキシャル層の表面でＣと結合し、自己組織化が起こり、平坦化されるのである。なお、１５００℃以上２３００℃以下の温度範囲に加熱温度を制御するのは、以下の理由である。即ち、加熱温度が１５００℃未満の場合には、上述した自己組織化が起こりにくくなるからである。また、加熱温度を２３００℃以下とした理由は、加熱温度が高いほど自己組織化が起こり易くなるものの、２３００℃を超えると、高温真空炉１１や坩堝２の材料設備の消耗と寿命の問題が発生するからである。 By this treatment, the surface portion roughened by the above-described ion implantation is flattened (see FIGS. 8B and 9C). That is, by heating at high temperature under Si vapor pressure, SiC on the surface of the epitaxial layer 71 becomes Si 2 C or SiC 2 and sublimates, and Si in the Si atmosphere combines with C on the surface of the epitaxial layer, Organization takes place and is flattened. The reason for controlling the heating temperature within the temperature range of 1500 ° C. to 2300 ° C. is as follows. That is, when the heating temperature is less than 1500 ° C., the above-described self-organization hardly occurs. The reason why the heating temperature is set to 2300 ° C. or lower is that self-organization is more likely to occur as the heating temperature is higher. This is because it occurs.
次に、平坦化工程が行われた基板（図９（ｃ）を参照）に行うカーボン層形成工程について図８及び図９を参照して説明する。 Next, a carbon layer forming process performed on the substrate (see FIG. 9C) on which the planarization process has been performed will be described with reference to FIGS.
カーボン層形成工程は、図３（ｃ）及び図８（ｃ）に示すように、蓋部１１４から坩堝２を遠ざけた状態（坩堝２を開放した状態、具体的には１０-9Ｔｏｒｒの減圧下）で加熱処理が行われる。この加熱処理では、１５００℃から２３００℃の温度で基板７０を所定時間加熱する。この加熱によって、エピタキシャル層７１の表面のＳｉが昇華し、残ったＣによってエピタキシャル層７１の表面にカーボン層７３が形成される（図８（ｄ）及び図９（ｄ）を参照）。なお、本実施形態の製造方法では、平坦化工程が行われることによって、基板７０の表面に平坦なカーボン層７３を形成することが可能になっている。 As shown in FIGS. 3 (c) and 8 (c), the carbon layer forming step is performed in a state in which the crucible 2 is moved away from the lid portion 114 (a state in which the crucible 2 is opened, specifically, a pressure reduction of 10 −9 Torr). The heat treatment is performed in the lower part). In this heat treatment, the substrate 70 is heated at a temperature of 1500 ° C. to 2300 ° C. for a predetermined time. By this heating, Si on the surface of the epitaxial layer 71 is sublimated, and a carbon layer 73 is formed on the surface of the epitaxial layer 71 by the remaining C (see FIGS. 8D and 9D). In the manufacturing method of this embodiment, a flat carbon layer 73 can be formed on the surface of the substrate 70 by performing a flattening step.
また、カーボン層形成工程における加熱温度は、１５００℃以上２３００℃以下の温度範囲であることが好ましい。加熱温度が１５００℃未満の場合は、Ｓｉ原子の昇華が不十分で、カーボン層７３が形成されにくくなるからである。また、加熱温度を２３００℃以下とした理由は、加熱温度が高いほどＳｉ原子の昇華が加速して、カーボン層が形成され易くなるものの、２３００℃を超えると、高温真空炉１１や坩堝２の材料設備の消耗と寿命の問題が発生するからである。 Moreover, it is preferable that the heating temperature in a carbon layer formation process is the temperature range of 1500 to 2300 degreeC. This is because when the heating temperature is less than 1500 ° C., the sublimation of Si atoms is insufficient and the carbon layer 73 is hardly formed. The reason for setting the heating temperature to 2300 ° C. or lower is that the higher the heating temperature, the faster the Si atoms sublimate and the more easily the carbon layer is formed. This is because there is a problem of material consumption and life.
カーボン層形成工程の後には、イオン活性化工程を行う。本工程では、図３（ｃ）及び図８（ｅ）に示すように、カーボン層形成工程と同じ状態（坩堝２を開放した状態）でアニール処理（加熱処理）を行って、イオンドープを活性化させる。なお、この加熱処理は、１６００℃以上２３００℃未満で行う。１６００℃以上とした理由は、加熱温度が低いとイオンの活性化が不十分となるおそれがあるからである。また、２３００℃以下とした理由は、加熱温度が高いほどイオンが活性化し易くなるものの、２３００℃を超えると、高温真空炉１１や坩堝２等の材料設備の消耗と寿命の問題が発生するからである。また、イオン活性化工程は、カーボン層形成工程と連続的に行うことも可能である。 After the carbon layer formation step, an ion activation step is performed. In this step, as shown in FIGS. 3C and 8E, annealing (heating treatment) is performed in the same state as the carbon layer forming step (in a state where the crucible 2 is opened) to activate the ion dope. Make it. Note that this heat treatment is performed at 1600 ° C. or higher and lower than 2300 ° C. The reason why the temperature is set to 1600 ° C. or higher is that if the heating temperature is low, ion activation may be insufficient. The reason why the temperature is set to 2300 ° C. or lower is that ions are more likely to be activated as the heating temperature is higher. It is. Further, the ion activation step can be performed continuously with the carbon layer forming step.
本実施形態で用いた基板７０は、オフ角を有しているため、このイオン活性化工程において、ステップバンチングが発生する（図８（ｆ）及び図９（ｅ）を参照）。ステップバンチングとは、図１０（ｂ）に模式的に示すように、複数のＳｉＣ層によってステップの束が形成される現象（又は複数のＳｉＣ層によって形成されたステップそのもの）である。このステップバンチングが発生すると、表面粗さが大きくなってしまう。表面粗さが大きくなることは、図１１（ｂ）の顕微鏡写真にも現れている。つまり、図１１（ｂ）では写真の上下方向に無数の線が鮮明に写っているが、この線が複数のＳｉＣ層によって形成されたステップの段差を示している。 Since the substrate 70 used in the present embodiment has an off-angle, step bunching occurs in this ion activation process (see FIGS. 8F and 9E). Step bunching is a phenomenon in which a bundle of steps is formed by a plurality of SiC layers (or a step itself formed by a plurality of SiC layers), as schematically shown in FIG. When this step bunching occurs, the surface roughness increases. The increase in surface roughness also appears in the micrograph of FIG. That is, in FIG. 11B, innumerable lines are clearly visible in the vertical direction of the photograph, but these lines indicate step differences formed by a plurality of SiC layers.
このステップバンチングが発生すると、上述したように、半導体素子のデバイス構造が不安定になったり、電界の局所集中によって半導体素子としての性能が低下したりする。この点、本実施形態では、以下で説明する除去工程によって、このステップバンチングを除去することができる。 When this step bunching occurs, as described above, the device structure of the semiconductor element becomes unstable, or the performance as a semiconductor element deteriorates due to local concentration of the electric field. In this regard, in this embodiment, this step bunching can be removed by a removal process described below.
以下、イオン活性化工程後の基板７０（図９（ｅ）を参照）に行われる除去工程について、図８から図１２までを参照して説明する。図１２は、４Ｈ−ＳｉＣ単結晶及び６Ｈ−ＳｉＣの分子配列と周期を説明するための模式図である。 Hereinafter, the removal process performed on the substrate 70 (see FIG. 9E) after the ion activation process will be described with reference to FIGS. FIG. 12 is a schematic diagram for explaining the molecular arrangement and period of 4H—SiC single crystal and 6H—SiC.
除去工程は、図３（ｂ）及び図８（ｇ）に示すように、坩堝２内にシリコンペレット７７を供給し、坩堝２を密閉した状態（即ち、Ｓｉ蒸気圧下、例えば１０-4Ｔｏｒｒ）で加熱処理が行われる。この加熱処理では、１５００℃から２３００℃の温度で基板７０を所定時間加熱する。なお、後述のように坩堝２の密閉度や容積を変化させることで、Ｓｉの圧力を調整することができる。この加熱処理を行うことにより、カーボン層７３が除去される（図８（ｈ）及び図９（ｆ）を参照）。カーボン層７３が除去されることで、イオン注入部分７２を含むエピタキシャル層７１の表面が露出する。そして、更に加熱処理を継続することにより、エピタキシャル層７１の表面のＳｉＣがＳｉ2Ｃ又はＳｉＣ2になって昇華することで気相エッチングが進み、ステップバンチングが除去される（図１０（ｃ）を参照）。ステップバンチングが除去されたことは、図１１（ｃ）の顕微鏡写真にも現れている。つまり、図１１（ｃ）では、複数のＳｉＣ層によって形成されたステップの段差が写っていない。 In the removing step, as shown in FIGS. 3B and 8G, the silicon pellet 77 is supplied into the crucible 2 and the crucible 2 is sealed (that is, under Si vapor pressure, for example, 10 −4 Torr). The heat treatment is performed. In this heat treatment, the substrate 70 is heated at a temperature of 1500 ° C. to 2300 ° C. for a predetermined time. In addition, the pressure of Si can be adjusted by changing the sealing degree and volume of the crucible 2 as will be described later. By performing this heat treatment, the carbon layer 73 is removed (see FIGS. 8H and 9F). By removing the carbon layer 73, the surface of the epitaxial layer 71 including the ion implanted portion 72 is exposed. Further, by further continuing the heat treatment, SiC on the surface of the epitaxial layer 71 becomes Si 2 C or SiC 2 and sublimates, so that gas phase etching proceeds and step bunching is removed (FIG. 10C). See). The removal of step bunching also appears in the micrograph of FIG. 11 (c). That is, in FIG. 11C, the step difference formed by the plurality of SiC layers is not shown.
なお、除去工程では、ステップバンチングが除去されることで、エピタキシャル層７１の表面が平坦化して、ＳｉＣ分子の積層方向の１周期分であるフルユニット高さ、又は半周期分であるハーフユニット高さからなるステップで終端する。「フルユニット高さ」とは、ＳｉとＣからなるＳｉＣ単分子層が積層方向に積み重ねられる１周期分の前記積層方向の高さをいう。従って、フルユニット高さのステップとは、図１２（ａ）に示すように、４Ｈ−ＳｉＣの場合は１．０１ｎｍのステップを意味する。「ハーフユニット高さ」とは、前記１周期の半分の時点での積層方向の高さをいう。従って、ハーフユニット高さのステップとは、図１２（ａ）に示すように、４Ｈ−ＳｉＣの場合０．５０ｎｍのステップを意味する。なお、６Ｈ−ＳｉＣの場合は、図１２（ｂ）に示すように、フルユニット高さのステップとは１．５１ｎｍのステップを意味し、ハーフユニット高さのステップとは０．７６ｎｍのステップを意味する。 In the removing process, the step bunching is removed, so that the surface of the epitaxial layer 71 is flattened, and the full unit height corresponding to one cycle in the stacking direction of SiC molecules or the half unit height corresponding to a half cycle. Terminate with this step. “Full unit height” refers to the height in the stacking direction for one cycle in which SiC monomolecular layers composed of Si and C are stacked in the stacking direction. Therefore, the step of full unit height means a step of 1.01 nm in the case of 4H—SiC, as shown in FIG. “Half unit height” refers to the height in the stacking direction at the half of the one cycle. Therefore, the half unit height step means a 0.50 nm step in the case of 4H-SiC, as shown in FIG. In the case of 6H—SiC, as shown in FIG. 12B, the full unit height step means a 1.51 nm step, and the half unit height step means a 0.76 nm step. means.
次に、除去工程での気相エッチングについて、図１３及び図１４を参照して説明する。 Next, vapor phase etching in the removing step will be described with reference to FIGS.
初めに、図１３を参照して、好ましいエッチング範囲について説明する。図１３は、基板７０に注入したイオンの濃度とイオン注入深さの関係を概念的に示した模式図である。図１３に示すように、エピタキシャル層７１の表面から５０ｎｍの範囲（不足領域）では、注入イオン濃度が不足していることが判り、５０ｎｍから５００ｎｍの範囲では、十分なイオン濃度があることが判る。また、エピタキシャル層７１の表面から数１０ｎｍ程度の範囲には、ステップバンチングが発生することが知られている。従って、除去工程では、不足領域及びステップバンチングを完全に除去する一方で、イオン濃度を十分に有する範囲の過剰なエッチングを防止するために、エピタキシャル層７１の表面から１００ｎｍ程度の範囲をエッチングすることが好ましい。従って、この範囲がエッチングされるように調整を行う必要がある。また、この範囲がエッチングされることにより、エピタキシャル層７１の平坦度を良好にできるとともに（ステップバンチングが残らない）、イオン濃度が十分な領域を表面にすることができる。 First, a preferable etching range will be described with reference to FIG. FIG. 13 is a schematic diagram conceptually showing the relationship between the concentration of ions implanted into the substrate 70 and the ion implantation depth. As shown in FIG. 13, it can be seen that the implanted ion concentration is insufficient in the range of 50 nm (insufficient region) from the surface of the epitaxial layer 71, and that there is a sufficient ion concentration in the range of 50 nm to 500 nm. . Further, it is known that step bunching occurs in a range of about several tens of nanometers from the surface of the epitaxial layer 71. Therefore, in the removal process, in order to completely remove the shortage region and the step bunching, the region of about 100 nm from the surface of the epitaxial layer 71 is etched in order to prevent excessive etching in a range having a sufficient ion concentration. Is preferred. Therefore, it is necessary to adjust so that this range is etched. Moreover, by etching this range, the flatness of the epitaxial layer 71 can be improved (step bunching does not remain), and a region having a sufficient ion concentration can be formed on the surface.
図１４は、坩堝条件例えば坩堝の密閉度を変化させて坩堝内のＳｉの圧力を変化させたときの、加熱処理（アニール）温度と４Ｈ−ＳｉＣ基板のエッチング速度との関係を示すグラフである。図１４に示すように、坩堝内のＳｉの圧力は、圧力が高いものから順に、坩堝条件Ａ、坩堝条件Ｂ、坩堝条件Ｃとなっている。そして、それぞれの坩堝条件において得られたアニール温度とエッチング速度との関係をそれぞれグラフに示している。図１４に示すように、坩堝内のＳｉの圧力が増加するに従って、アニール温度に対するエッチング速度が低温側にシフトするとともに、グラフの傾きが小さくなる（緩やかになる）。これにより、坩堝内のＳｉの圧力が高い方が、エピタキシャル層７１の表面のエッチング速度の制御がし易くなる。 FIG. 14 is a graph showing the relationship between the heat treatment (annealing) temperature and the etching rate of the 4H—SiC substrate when the crucible conditions, for example, the sealing pressure of the crucible is changed to change the pressure of Si in the crucible. . As shown in FIG. 14, the pressure of Si in the crucible becomes the crucible condition A, the crucible condition B, and the crucible condition C in order from the highest pressure. The graph shows the relationship between the annealing temperature and the etching rate obtained under the respective crucible conditions. As shown in FIG. 14, as the Si pressure in the crucible increases, the etching rate with respect to the annealing temperature shifts to a lower temperature side, and the slope of the graph becomes smaller (becomes gentler). Thereby, the higher the Si pressure in the crucible, the easier it is to control the etching rate of the surface of the epitaxial layer 71.
また、エピタキシャル層７１の表面から１００ｎｍ程度の範囲がエッチングされるように調整するためには、エッチング速度を把握する必要がある。この点、坩堝内のＳｉの圧力を高くすることでグラフの傾きを緩やかにすることができるため、より正確なエッチング速度を把握することができる。従って、ステップバンチングが残存することや、イオン濃度が十分にある領域を過剰にエッチングすることを防止できる。なお、坩堝内のＳｉの圧力は、１０-4Ｔｏｒｒ付近であることが好ましい。 Further, in order to adjust the range of about 100 nm from the surface of the epitaxial layer 71 to be etched, it is necessary to grasp the etching rate. In this respect, since the inclination of the graph can be moderated by increasing the pressure of Si in the crucible, a more accurate etching rate can be grasped. Therefore, it is possible to prevent step bunching from remaining and excessive etching of a region having a sufficient ion concentration. In addition, it is preferable that the pressure of Si in the crucible is around 10 −4 Torr.
従って、本実施形態では、除去工程の前に、坩堝２内のＳｉの圧力を調整している。この調整は、坩堝２の密閉度を変化させること、及び、坩堝２の容積を変化させることによって行われる。例えば、坩堝の密閉度を高くすると、坩堝２からＳｉが逃げていくことを防止できるので、坩堝２内のＳｉの圧力を増加させることができる。このようにして、坩堝２内のＳｉの圧力を任意の値に調整することができる。 Therefore, in this embodiment, the pressure of Si in the crucible 2 is adjusted before the removing step. This adjustment is performed by changing the sealing degree of the crucible 2 and changing the volume of the crucible 2. For example, when the sealing degree of the crucible is increased, it is possible to prevent Si from escaping from the crucible 2, so that the pressure of Si in the crucible 2 can be increased. In this way, the pressure of Si in the crucible 2 can be adjusted to an arbitrary value.
以上に説明したように、本実施形態の半導体素子の製造方法は、イオン注入工程と、カーボン層形成工程と、イオン活性化工程と、除去工程と、を含む。イオン注入工程では、基板７０にイオンを注入する。カーボン層形成工程では、イオン注入工程でイオンが注入された基板の表面にカーボン層７３を形成する。イオン活性化工程では、カーボン層７３が形成された基板７０を加熱してイオンを活性化させる。除去工程では、イオン活性化工程が行われた基板７０をＳｉ蒸気圧下で加熱することで、カーボン層７３と、イオン活性化工程で基板表面に発生するステップバンチングと、を除去する。 As described above, the method for manufacturing a semiconductor device of this embodiment includes an ion implantation process, a carbon layer formation process, an ion activation process, and a removal process. In the ion implantation step, ions are implanted into the substrate 70. In the carbon layer forming step, a carbon layer 73 is formed on the surface of the substrate into which ions have been implanted in the ion implantation step. In the ion activation process, the substrate 70 on which the carbon layer 73 is formed is heated to activate ions. In the removal step, the substrate 70 on which the ion activation step has been performed is heated under Si vapor pressure, thereby removing the carbon layer 73 and step bunching generated on the substrate surface in the ion activation step.
これにより、イオン活性化工程において基板７０（詳細にはエピタキシャル層７１）の表面に生じてしまうステップバンチングを、除去工程においてエッチングにより除去することができる。従って、オフ角を有する基板を用いた場合においても、平坦度が高い（高性能な）半導体素子が製造できる。この除去工程では、カーボン層７３の除去とステップバンチングの除去とを同一の作業で行うことができるので、作業効率が高い。また、基板７０の表面にカーボン層７３が形成されることによって、イオン活性化の加熱処理におけるＳｉ及びＳｉＣの昇華を効果的に抑制できる。従って、Ｓｉ及びＳｉＣがＳｉＣ層の表面から昇華することによって生じる平坦度の悪化を効果的に防止できる。 Thereby, step bunching that occurs on the surface of the substrate 70 (specifically, the epitaxial layer 71) in the ion activation process can be removed by etching in the removal process. Therefore, even when a substrate having an off angle is used, a semiconductor element with high flatness (high performance) can be manufactured. In this removal process, the removal of the carbon layer 73 and the removal of the step bunching can be performed by the same work, so the work efficiency is high. Further, by forming the carbon layer 73 on the surface of the substrate 70, it is possible to effectively suppress the sublimation of Si and SiC in the heat treatment for ion activation. Therefore, it is possible to effectively prevent deterioration in flatness caused by sublimation of Si and SiC from the surface of the SiC layer.
また、本実施形態の半導体素子の製造方法は、イオン注入工程の前に、基板７０の表面に単結晶ＳｉＣのエピタキシャル層７１を形成するエピタキシャル層形成工程を含む。イオン注入工程では、基板７０の表面に形成されたエピタキシャル層７１にイオンを注入する。 In addition, the method for manufacturing a semiconductor device of this embodiment includes an epitaxial layer forming step of forming an epitaxial layer 71 of single crystal SiC on the surface of the substrate 70 before the ion implantation step. In the ion implantation step, ions are implanted into the epitaxial layer 71 formed on the surface of the substrate 70.
これにより、基板７０の表面に成長させたエピタキシャル層７１を活用して半導体素子を製造することができる。また、本実施形態では化学気相成長法（ＣＶＤ法）によってエピタキシャル層７１を形成するため、オフ角を有する基板７０を用いている。そのため、本実施形態では、イオン活性化工程におけるステップバンチングの発生を避けることができない。この点、本実施形態ではステップバンチングを効果的に除去することができるため、ＣＶＤ法を有効に活用することができる。 Thereby, a semiconductor element can be manufactured using the epitaxial layer 71 grown on the surface of the substrate 70. In the present embodiment, the substrate 70 having an off angle is used in order to form the epitaxial layer 71 by chemical vapor deposition (CVD). Therefore, in this embodiment, generation of step bunching in the ion activation process cannot be avoided. In this respect, in the present embodiment, step bunching can be effectively removed, so that the CVD method can be effectively utilized.
また、本実施形態の半導体素子の製造方法は、イオン注入工程でイオンが注入された基板７０を温度範囲が１５００℃以上２３００℃以下のＳｉ蒸気圧下で加熱して分子レベルで平坦化する平坦化工程を含む。 Further, in the method of manufacturing a semiconductor device of this embodiment, the substrate 70 into which ions are implanted in the ion implantation process is heated at a molecular level by heating the substrate 70 under a Si vapor pressure with a temperature range of 1500 ° C. to 2300 ° C. Process.
これにより、カーボン層形成工程において基板７０の表面にカーボン層７３が分子レベルに平坦に形成されるため、イオン活性化の加熱処理におけるＳｉ及びＳｉＣの昇華を効果的に抑制できる。従って、Ｓｉ及びＳｉＣがＳｉＣ層の表面から昇華することによって生じる平坦度の悪化を効果的に防止できる。 Thereby, since the carbon layer 73 is formed flat on the surface of the substrate 70 at the molecular level in the carbon layer forming step, sublimation of Si and SiC in the heat treatment for ion activation can be effectively suppressed. Therefore, it is possible to effectively prevent deterioration in flatness caused by sublimation of Si and SiC from the surface of the SiC layer.
また、本実施形態の半導体素子の製造方法において、平坦化工程及び除去工程では、温度範囲が１５００℃以上２３００℃以下であって、Ｓｉの圧力が１０-5Ｔｏｒｒ以上で加熱する。 In the method of manufacturing a semiconductor device of this embodiment, in the planarization step and the removal step, heating is performed at a temperature range of 1500 ° C. to 2300 ° C. and a Si pressure of 10 −5 Torr or more.
この条件で加熱を行うことにより、基板７０の表面のエッチング量を抑えつつ、ステップバンチングを適切に除去することができる。そのため、イオン濃度が十分な領域が過剰にエッチングされることを防止しつつ、基板７０の表面を分子レベルで平坦化できる。 By heating under this condition, step bunching can be appropriately removed while suppressing the etching amount on the surface of the substrate 70. Therefore, it is possible to planarize the surface of the substrate 70 at the molecular level while preventing excessive etching of a region having a sufficient ion concentration.
また、本実施形態の半導体素子の製造方法においては、ＳｉＣ層の表面は、＜１１−２０＞方向のオフ角が８度以下の面である。 Moreover, in the method for manufacturing a semiconductor device of this embodiment, the surface of the SiC layer is a surface having an off angle of 8 degrees or less in the <11-20> direction.
また、本実施形態の半導体素子の製造方法においては、ＳｉＣ層の表面は、＜１−１００＞方向のオフ角が８度以下の面である。 Further, in the method for manufacturing a semiconductor device of this embodiment, the surface of the SiC layer is a surface having an off angle of 8 degrees or less in the <1-100> direction.
また、本実施形態の半導体素子の製造方法においては、平坦化工程後及び除去工程後において、ＳｉＣ層の表面が、ＳｉＣ分子の積層方向の１周期分であるフルユニットの高さ又は半周期分であるハーフユニットの高さからなるステップで終端している。 Further, in the method of manufacturing a semiconductor device according to the present embodiment, the surface of the SiC layer after the planarization step and the removal step has a full unit height or half cycle which is one cycle in the stacking direction of SiC molecules. It ends in a step consisting of the height of the half unit.
以上により、基板７０の表面が平坦度の高いものになるので、より高品質な半導体素子を製造することができる。 As described above, since the surface of the substrate 70 has high flatness, a higher quality semiconductor element can be manufactured.
以上に本発明の実施形態を説明したが、上記の構成は更に以下のように変更することができる。 Although the embodiment of the present invention has been described above, the above configuration can be further modified as follows.
また、上記実施形態から、エピタキシャル層形成工程を省略し、基板７０にイオンを注入して半導体素子を製造するように変更することもできる。 Moreover, it can change from the said embodiment so that an epitaxial layer formation process may be abbreviate | omitted and a semiconductor element may be manufactured by implanting ions into the substrate 70.
また、上記実施形態ではイオン注入工程においてＡｌを注入していたが、Ａｌに代えてＢを注入しても良い。また、Ａｌに代えて、ｎ型領域を形成する場合は窒素やＰ（リン）を注入してもよい。 In the above embodiment, Al is implanted in the ion implantation step, but B may be implanted instead of Al. Further, when forming an n-type region instead of Al, nitrogen or P (phosphorus) may be implanted.
また、上記実施形態ではカーボン層形成工程において、カーボン層は基板表面からのＳｉ昇華によって成長したエピタキシャル・グラフェン層であることが好ましいが、スパッタリング等により蒸着されたカーボン層であってもよい。 In the above embodiment, in the carbon layer forming step, the carbon layer is preferably an epitaxial graphene layer grown by Si sublimation from the substrate surface, but may be a carbon layer deposited by sputtering or the like.
２ 坩堝
７０ 基板
７１ エピタキシャル層
７２ イオン注入部分
７３ カーボン層
2 crucible 70 substrate 71 epitaxial layer 72 ion-implanted portion 73 carbon layer
Claims (7)
前記基板にイオンを注入するイオン注入工程と、
前記イオン注入工程でイオンが注入された基板の表面にカーボン層を形成するカーボン層形成工程と、
前記カーボン層が形成された基板を加熱してイオンを活性化させるイオン活性化工程と、
前記イオン活性化工程が行われた前記基板を１５００℃以上２３００℃以下であって、Ｓｉの圧力が１０ -5 Ｔｏｒｒ以上のＳｉ蒸気圧下で加熱することで、前記カーボン層と、前記イオン活性化工程で基板表面に発生するステップバンチングと、を除去する除去工程と、
を含むことを特徴とする半導体素子の製造方法。 In a method for manufacturing a semiconductor device using a substrate having at least a surface composed of a SiC layer and having an off angle,
An ion implantation step of implanting ions into the substrate;
A carbon layer forming step of forming a carbon layer on the surface of the substrate into which ions are implanted in the ion implantation step;
An ion activation step of activating ions by heating the substrate on which the carbon layer is formed;
The substrate subjected to the ion activation step is heated under a Si vapor pressure of 1500 ° C. or higher and 2300 ° C. or lower and a Si pressure of 10 −5 Torr or higher , whereby the carbon layer and the ion activation are performed. Removing the step bunching generated on the substrate surface in the process;
The manufacturing method of the semiconductor element characterized by the above-mentioned.
前記イオン注入工程の前に、前記基板の前記ＳｉＣ層の表面に化学気相成長法によって単結晶ＳｉＣのエピタキシャル層を形成するエピタキシャル層形成工程を含み、
前記イオン注入工程では、前記基板の表面に形成されたエピタキシャル層にイオンを注入することを特徴とする半導体素子の製造方法。 A method of manufacturing a semiconductor device according to claim 1,
Before the ion implantation step, including an epitaxial layer forming step of forming an epitaxial layer of single crystal SiC on the surface of the SiC layer of the substrate by chemical vapor deposition ,
In the ion implantation step, ions are implanted into an epitaxial layer formed on the surface of the substrate.
前記イオン注入工程でイオンが注入された前記基板を温度範囲が１５００℃以上２３００℃以下のＳｉ蒸気圧下で加熱して分子レベルで平坦化する平坦化工程を含むことを特徴とする半導体素子の製造方法。 A method of manufacturing a semiconductor device according to claim 1 or 2,
A semiconductor device manufacturing method comprising a planarization step of planarizing at a molecular level by heating the substrate into which ions have been implanted in the ion implantation step under a Si vapor pressure having a temperature range of 1500 ° C. to 2300 ° C. Method.
前記平坦化工程では、Ｓｉの圧力が１０-5Ｔｏｒｒ以上で加熱することを特徴とする半導体素子の製造方法。 A method of manufacturing a semiconductor device according to claim 3,
And in the more flat Kako, a method of manufacturing a semiconductor device characterized by pressure of S i is heated at 10 -5 Torr or more.
前記ＳｉＣ層の表面は、＜１１−２０＞方向のオフ角が８度以下の面であることを特徴とする半導体素子の製造方法。 A method of manufacturing a semiconductor device according to any one of claims 1 to 4,
The surface of the said SiC layer is a surface whose off angle of <11-20> direction is 8 degrees or less, The manufacturing method of the semiconductor element characterized by the above-mentioned.
前記ＳｉＣ層の表面は、＜１−１００＞方向のオフ角が８度以下の面であることを特徴とする半導体素子の製造方法。 A method of manufacturing a semiconductor device according to any one of claims 1 to 5,
The surface of the said SiC layer is a surface whose off angle of <1-100> direction is 8 degrees or less, The manufacturing method of the semiconductor element characterized by the above-mentioned.
前記ＳｉＣ層の表面が、ＳｉＣ分子の積層方向の１周期分であるフルユニットの高さ又は半周期分であるハーフユニットの高さからなるステップで終端していることを特徴とする半導体素子の製造方法。 A method of manufacturing a semiconductor device according to any one of claims 1 to 6,
The surface of the SiC layer terminates in a step consisting of a height of a full unit corresponding to one cycle in the stacking direction of SiC molecules or a height of a half unit corresponding to a half cycle. Production method.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011073623A JP5799458B2 (en) | 2011-03-29 | 2011-03-29 | Manufacturing method of semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011073623A JP5799458B2 (en) | 2011-03-29 | 2011-03-29 | Manufacturing method of semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2012209415A JP2012209415A (en) | 2012-10-25 |
| JP5799458B2 true JP5799458B2 (en) | 2015-10-28 |
Family
ID=47188919
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2011073623A Active JP5799458B2 (en) | 2011-03-29 | 2011-03-29 | Manufacturing method of semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5799458B2 (en) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI600081B (en) * | 2012-11-16 | 2017-09-21 | Toyo Tanso Co Ltd | Surface treatment method of single crystal silicon carbide substrate and single crystal silicon carbide substrate |
| JPWO2015064256A1 (en) * | 2013-10-28 | 2017-03-09 | 富士電機株式会社 | Silicon carbide semiconductor device and manufacturing method thereof |
| WO2016079980A1 (en) * | 2014-11-18 | 2016-05-26 | 東洋炭素株式会社 | Sic substrate treatment method |
| KR20170086068A (en) * | 2014-11-18 | 2017-07-25 | 토요 탄소 가부시키가이샤 | Surface treatment method for sic substrate |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3760688B2 (en) * | 1999-08-26 | 2006-03-29 | 富士電機ホールディングス株式会社 | Method for manufacturing silicon carbide semiconductor device |
| JP4418794B2 (en) * | 2004-02-06 | 2010-02-24 | パナソニック株式会社 | Method for manufacturing silicon carbide semiconductor element |
| JP2007115875A (en) * | 2005-10-20 | 2007-05-10 | Sumitomo Electric Ind Ltd | Silicon carbide semiconductor device and manufacturing method thereof |
| JP5152887B2 (en) * | 2006-07-07 | 2013-02-27 | 学校法人関西学院 | Surface modification method for single crystal silicon carbide substrate, method for forming single crystal silicon carbide thin film, ion implantation annealing method, single crystal silicon carbide substrate, single crystal silicon carbide semiconductor substrate |
| JP2010135552A (en) * | 2008-12-04 | 2010-06-17 | Mitsubishi Electric Corp | Method of manufacturing silicon carbide semiconductor device |
| JP5464544B2 (en) * | 2009-05-12 | 2014-04-09 | 学校法人関西学院 | Single crystal SiC substrate with epitaxial growth layer, carbon supply feed substrate, and SiC substrate with carbon nanomaterial |
-
2011
- 2011-03-29 JP JP2011073623A patent/JP5799458B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2012209415A (en) | 2012-10-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5564682B2 (en) | Manufacturing method of semiconductor device | |
| JP6080075B2 (en) | Surface treatment method for SiC substrate | |
| JP5561676B2 (en) | SiC semiconductor wafer heat treatment equipment | |
| JP6980202B2 (en) | SiC container | |
| JP5152887B2 (en) | Surface modification method for single crystal silicon carbide substrate, method for forming single crystal silicon carbide thin film, ion implantation annealing method, single crystal silicon carbide substrate, single crystal silicon carbide semiconductor substrate | |
| JP6057292B2 (en) | Method for manufacturing SiC semiconductor device | |
| JP5464544B2 (en) | Single crystal SiC substrate with epitaxial growth layer, carbon supply feed substrate, and SiC substrate with carbon nanomaterial | |
| JP6751875B2 (en) | Surface treatment method for SiC substrate | |
| WO2020095873A1 (en) | Sic semiconductor substrate, and, production method therefor and production device therefor | |
| JP5799458B2 (en) | Manufacturing method of semiconductor device | |
| JP2004292305A (en) | Liquid phase epitaxial growth method of single crystal silicon carbide and heat treatment apparatus used for the method | |
| JP5540349B2 (en) | Manufacturing method of semiconductor wafer | |
| JP5875143B2 (en) | Manufacturing method of semiconductor wafer | |
| JP2005097040A (en) | Surface improvement method of single crystal silicon carbide substrate and improved single crystal silicon carbide substrate, and growing method of single crystal silicon carbide | |
| JP4431643B2 (en) | Single crystal silicon carbide growth method | |
| JP5946124B2 (en) | Manufacturing method of semiconductor device | |
| WO2020059810A1 (en) | Method for manufacturing device fabrication wafer | |
| JP2013155111A (en) | SiC SUBSTRATE, CARBON SUPPLY FEED SUBSTRATE, AND SiC SUBSTRATE WITH CARBON NANOMATERIAL |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140218 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20140218 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20141017 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20141105 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20141215 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150731 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150806 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5799458 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |