JP5779510B2 - 液晶表示装置及びその製造方法 - Google Patents

Description

本発明の実施形態は、液晶表示装置及びその製造方法に関する。

液晶表示装置は、軽量、薄型、低消費電力などの特徴を生かして、パーソナルコンピュータなどのＯＡ機器やテレビなどの表示装置として各種分野で利用されている。近年では、液晶表示装置は、携帯電話などの携帯端末機器や、カーナビゲーション装置、ゲーム機などの表示装置としても利用されている。

このような液晶表示装置を製造する技術の一つとして、滴下注入法がある。この滴下注入法は、アレイ基板または対向基板に液晶材料を滴下した後に、アレイ基板と対向基板とをシール材によって貼り合わせる手法であり、アレイ基板と対向基板とを貼り合わせた後に液晶材料を真空注入する手法と比較して、製造時間を短縮できる利点を有している。

この滴下注入法においては、最適な滴下量で液晶材料を滴下することが要求される。すなわち、液晶材料の滴下量が不足した場合には、液晶層に気泡が発生する不具合が発生したり、局所的にセルギャップが所望の値よりも薄くなってしまったりする。また、液晶材料の滴下量が過剰であった場合には、局所的にセルギャップが所望の値よりも厚くなってしまう。このような不具合は、製造歩留まりの低下を招く。

そこで、アレイ基板と対向基板とを貼り合わせる前に、柱状スペーサの支柱高さをレーザー変位計で測定し、測定値に基づいて液晶材料の滴下量を制御する手法が検討されている。

特開２００１−２８１６７８号公報

本実施形態の目的は、製造歩留まりの低下を抑制することが可能な液晶表示装置及びその製造方法を提供することにある。

本実施形態によれば、
ゲート配線及びソース配線と、前記ゲート配線及び前記ソース配線と電気的に接続されたスイッチング素子と、前記スイッチング素子上に配置された第１層間絶縁膜と、前記第１層間絶縁膜上に配置された共通電極と、前記共通電極上に配置された第２層間絶縁膜と、前記スイッチング素子と電気的に接続されるとともに前記第２層間絶縁膜の上に配置され前記共通電極と向かい合うスリットが形成された画素電極と、前記第２層間絶縁膜の上に配置された柱状スペーサと、前記画素電極及び前記柱状スペーサを覆うとともに前記スリットの長軸に対して交差する第１配向処理方向に配向処理された第１配向膜と、を備え、前記スリットと対向する前記共通電極の一部には開口部が形成された第１基板と、前記第１配向膜と対向するとともに前記第１配向処理方向と平行かつ逆向きの第２配向処理方向に配向処理された第２配向膜を備えた第２基板と、前記柱状スペーサにより前記第１配向膜と前記第２配向膜との間にセルギャップを形成した状態で前記第１基板と前記第２基板とを貼り合わせる閉ループ状のシール材と、前記第１基板の前記セルギャップに保持された液晶分子を含む液晶層と、を備えたことを特徴とする液晶表示装置が提供される。

本実施形態によれば、
ゲート配線及びソース配線と、前記ゲート配線及び前記ソース配線と電気的に接続されたスイッチング素子と、前記スイッチング素子上に配置された第１層間絶縁膜と、前記第１層間絶縁膜上に配置された共通電極と、前記共通電極上に配置された第２層間絶縁膜と、前記スイッチング素子と電気的に接続されるとともに前記第２層間絶縁膜の上に配置され前記共通電極と向かい合うスリットが形成された画素電極と、前記第２層間絶縁膜の上に配置された柱状スペーサと、前記画素電極及び前記柱状スペーサを覆うとともに前記スリットの長軸に対して交差する第１配向処理方向に配向処理された第１配向膜と、を備え、前記スリットと対向する前記共通電極の一部には開口部が形成された第１基板を用意し、第２配向処理方向に配向処理された第２配向膜を備えた第２基板を用意し、前記第１配向膜に覆われた前記柱状スペーサの頂点の位置と前記開口部の上方の位置との差分によって前記柱状スペーサの高さを測定して、液晶材料の滴下量を算出し、前記第１配向膜上または前記第２配向膜上に算出した滴下量の液晶材料を滴下し、前記第１配向膜と前記第２配向膜とが対向ししかも前記第１配向処理方向と前記第２配向処理方向とが平行且つ逆向きとなった状態で前記第１基板と前記第２基板とを貼り合わせる、ことを特徴とする液晶表示装置の製造方法が提供される。

図１は、本実施形態の液晶表示装置を構成する液晶表示パネルの構成及び等価回路を概略的に示す図である。 図２は、図１に示したアレイ基板における画素の構造を対向基板の側から見た概略平面図である。 図３は、図１に示した液晶表示パネルの画素電極を含む断面構造を概略的に示す図である。 図４は、図１に示した液晶表示パネルの柱状スペーサを含む断面構造を概略的に示す図である。 図５は、図１に示した液晶表示パネルの製造工程を説明するためのフローチャートである。 図６は、柱状スペーサの高さを測定する工程を説明するための図である。 図７は、図１に示した液晶表示パネルの他の断面構造を概略的に示す図である。

以下、本実施形態について、図面を参照しながら詳細に説明する。なお、各図において、同一又は類似した機能を発揮する構成要素には同一の参照符号を付し、重複する説明は省略する。

図１は、本実施形態の液晶表示装置を構成する液晶表示パネルＬＰＮの構成及び等価回路を概略的に示す図である。

すなわち、液晶表示装置は、アクティブマトリクスタイプの透過型の液晶表示パネルＬＰＮを備えている。液晶表示パネルＬＰＮは、第１基板であるアレイ基板ＡＲと、アレイ基板ＡＲに対向して配置された第２基板である対向基板ＣＴと、アレイ基板ＡＲと対向基板ＣＴとの間に保持された液晶層ＬＱと、を備えている。これらのアレイ基板ＡＲ及び対向基板ＣＴは、閉ループ状の（つまり、切れ目なく連続的な）シール材ＳＥによって貼り合わせられている。

このような液晶表示パネルＬＰＮは、シール材ＳＥによって囲まれた内側に、画像を表示するアクティブエリアＡＣＴを備えている。このアクティブエリアＡＣＴは、ｍ×ｎ個のマトリクス状に配置された複数の画素ＰＸによって構成されている（但し、ｍ及びｎは正の整数である）。

アレイ基板ＡＲは、アクティブエリアＡＣＴにおいて、第１方向Ｘに沿ってそれぞれ延出したｎ本のゲート配線Ｇ（Ｇ１〜Ｇｎ）及びｎ本の補助容量線Ｃ（Ｃ１〜Ｃｎ）、第１方向Ｘに直交する第２方向Ｙに沿ってそれぞれ延出したｍ本のソース配線Ｓ（Ｓ１〜Ｓｍ）、各画素ＰＸにおいてゲート配線Ｇ及びソース配線Ｓと電気的に接続されたスイッチング素子ＳＷ、各画素ＰＸにおいてスイッチング素子ＳＷに各々電気的に接続された画素電極ＰＥ、画素電極ＰＥと向かい合う共通電極ＣＥなどを備えている。

共通電極ＣＥは、複数の画素ＰＸに亘って共通に形成されている。画素電極ＰＥは、各画素ＰＸにおいて島状に形成されている。

各ゲート配線Ｇは、アクティブエリアＡＣＴの外側に引き出され、ゲートドライバＧＤに接続されている。各ソース配線Ｓは、アクティブエリアＡＣＴの外側に引き出され、ソースドライバＳＤに接続されている。各補助容量線Ｃは、アクティブエリアＡＣＴの外側に引き出され、補助容量電圧が供給される電圧印加部ＶＣＳと電気的に接続されている。共通電極ＣＥは、コモン電圧が供給される給電部ＶＳと電気的に接続されている。ゲートドライバＧＤ及びソースドライバＳＤは、例えばその少なくとも一部がアレイ基板ＡＲに形成され、駆動ＩＣチップ２と接続されている。図示した例では、液晶表示パネルＬＰＮを駆動するのに必要な信号源としての駆動ＩＣチップ２は、液晶表示パネルＬＰＮのアクティブエリアＡＣＴの外側において、アレイ基板ＡＲに実装されている。

また、図示した例の液晶表示パネルＬＰＮは、ＦＦＳモードあるいはＩＰＳモードに適用可能な構成であり、アレイ基板ＡＲに画素電極ＰＥ及び共通電極ＣＥを備えている。このような構成の液晶表示パネルＬＰＮでは、画素電極ＰＥ及び共通電極ＣＥの間に形成される横電界（例えば、フリンジ電界のうちの基板の主面にほぼ平行な電界）を主に利用して液晶層ＬＱを構成する液晶分子をスイッチングする。

図２は、図１に示したアレイ基板ＡＲにおける画素ＰＸの構造を対向基板ＣＴの側から見た概略平面図である。なお、ここでは、説明に必要な主要部のみを図示している。

ゲート配線Ｇ１及びゲート配線Ｇ２は、第１方向Ｘに沿ってそれぞれ延出している。このようなゲート配線Ｇ１及びゲート配線Ｇ２は、第２方向Ｙに沿って第１ピッチで配置されている。補助容量線Ｃ１は、ゲート配線Ｇ１とゲート配線Ｇ２との間において、第１方向Ｘに沿って延出している。ソース配線Ｓ１及びソース配線Ｓ２は、第２方向Ｙに沿ってそれぞれ延出している。このようなソース配線Ｓ１及びソース配線Ｓ２は、第１方向Ｘに沿って第１ピッチよりも小さい第２ピッチで配置されている。ゲート配線Ｇ１及びゲート配線Ｇ２とソース配線Ｓ１及びソース配線Ｓ２とで規定された画素ＰＸは、第１方向Ｘに沿った長さが第２方向Ｙに沿った長さよりも短い縦長の長方形状である。つまり、画素ＰＸの第２方向Ｙに沿った長さはゲート配線間の第１ピッチに相当し、画素ＰＸの第１方向Ｘに沿った長さはソース配線間の第２ピッチに相当する。

図中の左側の画素ＰＸにおいては、スイッチング素子ＳＷは、ゲート配線Ｇ２とソース配線Ｓ１との交差部付近に配置され、ゲート配線Ｇ２及びソース配線Ｓ１と電気的に接続されている。このスイッチング素子ＳＷは、例えば薄膜トランジスタ（ＴＦＴ）である。このスイッチング素子ＳＷは、ポリシリコンやアモルファスシリコンによって形成された半導体層ＳＣを備えている。なお、スイッチング素子ＳＷは、トップゲート型あるいはボトムゲート型のいずれであっても良いが、図示した例では、トップゲート型を採用している。

このようなスイッチング素子ＳＷは、ゲート配線Ｇ２と電気的に接続されたゲート電極ＷＧ、ソース配線Ｓ１と電気的に接続され半導体層ＳＣにコンタクトしたソース電極ＷＳ、及び、半導体層ＳＣにコンタクトしたドレイン電極ＷＤを備えている。なお、図示した例では、ゲート電極ＷＧはゲート配線Ｇ２と一体的に形成されており、また、ソース電極ＷＳはソース配線Ｓ１と一体的に形成されている。

共通電極ＣＥは、第１方向Ｘに沿って延在している。すなわち、共通電極ＣＥは、各画素ＰＸに配置されるとともにソース配線Ｓの上方を跨いで、第１方向Ｘに隣接する複数の画素ＰＸに亘って共通に形成されている。また、図示しないが、共通電極ＣＥは、第２方向Ｙに隣接する複数の画素ＰＸに亘って共通に形成されていても良い。

各画素ＰＸの画素電極ＰＥは、共通電極ＣＥの上方に配置されている。各画素電極ＰＥは、各画素ＰＸにおいて長方形状の画素形状に対応した島状に形成されている。図示した例では、画素電極ＰＥは、第１方向Ｘに沿った長さが第２方向Ｙに沿った長さよりも短い概略長方形状に形成されている。このような各画素電極ＰＥは、スイッチング素子ＳＷのドレイン電極ＷＤと電気的に接続されている。

また、各画素電極ＰＥには、共通電極ＣＥと向かい合う複数のスリットＰＳＬが形成されている。図示した例では、１個の画素電極ＰＥには、４本のスリットＰＳＬが形成されている。スリットＰＳＬのそれぞれは、第２方向Ｙに沿って延出しており、第２方向Ｙと平行な長軸を有している。画素電極ＰＥと隣接するソース配線との位置関係に着目すると、例えば、図中の左側の画素ＰＸにおいては、画素電極ＰＥのスリットＰＳＬは、いずれもソース配線Ｓ１とソース配線Ｓ２との間に位置している。

本実施形態においては、スリットＰＳＬと対向する共通電極ＣＥの一部には、開口部ＡＰが形成されている。この開口部ＡＰは、ゲート配線や補助容量線、ソース配線、スイッチング素子などのいずれの配線部にも重ならない位置に形成されている。つまり、開口部ＡＰの直下には、光反射性が強い配線部が存在していない。

このようない開口部ＡＰは、隣接するソース配線の間の略中間に位置している。図示した例では、図中の左側の画素ＰＸの開口部ＡＰは、ソース配線Ｓ１とソース配線Ｓ２との略中間に位置しており、４本のスリットＰＳＬのうちの中央に位置する２本のスリットと対向している。

また、開口部ＡＰは、各画素の略中央に形成されている。つまり、第１方向Ｘにおいては、開口部ＡＰは隣接するソース配線の略中間に位置し、また、第２方向Ｙにおいては、対向するスリットＰＳＬの長軸に沿った略中間に位置している。図示した例では、スリットＰＳＬはゲート配線Ｇ１とこれに隣接する補助容量線Ｃ１との間に形成され、開口部ＡＰはゲート配線Ｇ１と補助容量線Ｃ１との略中間に位置している。

なお、図示した例では、全ての画素ＰＸに対応して開口部ＡＰが形成されているが、Ｎ画素置き（Ｎは正の整数である）に形成してもよいし、アクティブエリアＡＣＴにおける一部の画素ＰＸのみに形成しても良い。また、開口部ＡＰの形状については、矩形状である場合を図示したが、後に説明する測定装置側の仕様に応じて適宜変更が可能であり、円形状であっても良いし、四角形以外の多角形状であっても良い。

また、アレイ基板ＡＲには柱状スペーサＳＰが形成されている。柱状スペーサＳＰは、例えば、補助容量線Ｃ１とソース配線Ｓ２との交差部に配置されている。

図３は、図１に示した液晶表示パネルＬＰＮの画素電極ＰＥを含む断面構造を概略的に示す図である。図４は、図１に示した液晶表示パネルＬＰＮの柱状スペーサＳＰを含む断面構造を概略的に示す図である。なお、ここでは、説明に必要な主要部のみを図示している。

すなわち、アレイ基板ＡＲは、ガラス基板などの光透過性を有する第１絶縁基板１０を用いて形成されている。このアレイ基板ＡＲは、第１絶縁基板１０の内面（すなわち対向基板ＣＴに対向する側）１０Ａ側にスイッチング素子ＳＷ、共通電極ＣＥ、画素電極ＰＥなどを備えている。

スイッチング素子ＳＷの半導体層ＳＣは、第１絶縁基板１０の上に配置されている。この半導体層ＳＣは、例えば、アモルファスシリコンをエキシマレーザアニールすることによって形成したポリシリコンからなる。この半導体層ＳＣは、例えば、シリコン酸化物（ＳｉＯｘ）からなる第１絶縁膜１１によって覆われている。また、この第１絶縁膜１１は、第１絶縁基板１０の上にも配置されている。なお、第１絶縁基板１０と半導体層ＳＣ及び第１絶縁膜１１との間にシリコン酸化物（ＳｉＯｘ）などからなる絶縁膜であるアンダーコート層が介在していても良い。

スイッチング素子ＳＷのゲート電極ＷＧは、例えば、モリブデンタングステン合金を用いて第１絶縁膜１１の上に形成されている。このゲート電極ＷＧは、半導体層ＳＣの上方に位置し、ゲート配線Ｗ２と一体的に形成されている。このようなゲート電極ＷＧは、例えば、シリコン酸化物（ＳｉＯｘ）からなる第２絶縁膜１２によって覆われている。また、補助容量線Ｃ１もゲート電極及びゲート配線と同様に、第１絶縁膜１１の上に形成され、第２絶縁膜１２によって覆われている。また、この第２絶縁膜１２は、第１絶縁膜１１の上にも配置されている。

スイッチング素子ＳＷのソース電極ＷＳ及びドレイン電極ＷＤは、例えば、アルミニウムを用いて第２絶縁膜１２の上に形成されている。また、ソース配線Ｓ１及びソース配線Ｓ２も同様に第２絶縁膜１２の上に形成されている。ソース電極ＷＳは、ソース配線Ｓ１と一体的に形成されている。これらのソース電極ＷＳ及びドレイン電極ＷＤは、それぞれ第１絶縁膜１１及び第２絶縁膜１２を貫通するコンタクトホールを通して半導体層ＳＣにコンタクトしている。このような構成のスイッチング素子ＳＷは、ソース配線Ｓ１及びソース配線Ｓ２とともに第３絶縁膜１３によって覆われている。つまり、第３絶縁膜１３は、スイッチング素子ＳＷを覆う第１層間絶縁膜として機能する。この第３絶縁膜１３は、第２絶縁膜１２の上にも配置されている。この第３絶縁膜１３には、ドレイン電極ＷＤまで貫通した第１コンタクトホールＣＨ１が形成されている。

このような第３絶縁膜１３は、例えば、透明な樹脂材料によって形成されている。また、この第３絶縁膜１３は、アクティブエリアＡＣＴの全体に亘って延在し、各画素ＰＸにおいて略同等の膜厚を有している。つまり、いずれの画素ＰＸにおいても、第３絶縁膜１３の表面までの高さは略同一である。

共通電極ＣＥは、第３絶縁膜１３の上に形成されている。なお、この共通電極ＣＥは、第３絶縁膜１３に形成された第１コンタクトホールＣＨ１には延出していない。また、この共通電極ＣＥには、第３絶縁膜１３まで貫通した開口部ＡＰが形成されている。このような共通電極ＣＥは、透明な導電材料、例えば、インジウム・ティン・オキサイド（ＩＴＯ）やインジウム・ジンク・オキサイド（ＩＺＯ）などによって形成されている。この共通電極ＣＥの上には、第４絶縁膜１４が配置されている。また、この第４絶縁膜１４は、第３絶縁膜１３の上にも配置されている。つまり、共通電極ＣＥは、第３絶縁膜１３と第４絶縁膜１４との間に位置している。但し、開口部ＡＰにおいては、第３絶縁膜１３は第４絶縁膜１４によって覆われている。

第４絶縁膜１４は、第１コンタクトホールＣＨ１の一部を覆っている。この第４絶縁膜１４の第１コンタクトホールＣＨ１を覆っている部分においては、ドレイン電極ＷＤまで貫通した第２コンタクトホールＣＨ２が形成されている。これにより、ドレイン電極ＷＤの一部は、第３絶縁膜１３及び第４絶縁膜１４から露出する。このような第４絶縁膜１４は、第２層間絶縁膜として機能する。なお、第４絶縁膜１４は、例えば、シリコン窒化物（ＳｉＮｘ）によって形成されている。

画素電極ＰＥは、第４絶縁膜１４の上に形成され、共通電極ＣＥと向かい合っている。この画素電極ＰＥは、第３絶縁膜１３を貫通する第１コンタクトホールＣＨ１及び第４絶縁膜１４を貫通する第２コンタクトホールＣＨ２を介してスイッチング素子ＳＷのドレイン電極ＷＤに電気的に接続されている。また、この画素電極ＰＥには、スリットＰＳＬが形成されている。スリットＰＳＬの一部は、開口部ＡＰの上方に位置している。このような画素電極ＰＥは、透明な導電材料、例えば、ＩＴＯやＩＺＯなどによって形成されている。

柱状スペーサＳＰは、第４絶縁膜１４の上に形成され、対向基板ＣＴに向かって延びている。この柱状スペーサＳＰは、第４絶縁膜１４に接した底部ＳＰＢ、及び、対向基板ＣＴ側に位置する頂点ＳＰＴを有している。このような柱状スペーサＳＰは、底部ＳＰＢから頂点ＳＰＴに向かうにしたがって細くなるテーパー状であり、例えば、透明な樹脂材料によって形成されている。

画素電極ＰＥ及び柱状スペーサＳＰは、第１配向膜ＡＬ１によって覆われている。また、この第１配向膜ＡＬ１は、第４絶縁膜１４も覆っている。このような第１配向膜ＡＬ１は、水平配向性を示す材料によって形成され、アレイ基板ＡＲの液晶層ＬＱに接する面に配置されている。

一方、対向基板ＣＴは、ガラス基板などの光透過性を有する第２絶縁基板３０を用いて形成されている。この対向基板ＣＴは、第２絶縁基板３０の内面（すなわちアレイ基板ＡＲに対向する側）３０Ａ側に、各画素ＰＸを区画するブラックマトリクス３１、カラーフィルタ３２、オーバーコート層３３などを備えている。

ブラックマトリクス３１は、第２絶縁基板３０の内面３０Ａにおいて、アレイ基板ＡＲに設けられたゲート配線Ｇや補助容量線Ｃ、ソース配線Ｓ、さらにはスイッチング素子ＳＷなどの配線部に対向するように形成されている。

カラーフィルタ３２は、第２絶縁基板３０の内面３０Ａに形成され、ブラックマトリクス３１の上にも延在している。このカラーフィルタ３２は、互いに異なる複数の色、例えば赤色、青色、緑色といった３原色にそれぞれ着色された樹脂材料によって形成されている。赤色のカラーフィルタは赤色画素に対応して配置され、緑色のカラーフィルタは緑色画素に対応して配置され、青色のカラーフィルタは青色画素に対応して配置されている。異なる色のカラーフィルタ３２間の境界は、ブラックマトリクス３１上に位置している。

オーバーコート層３３は、カラーフィルタ３２を覆っている。このオーバーコート層３３は、ブラックマトリクス３１やカラーフィルタ３２の表面の凹凸を平坦化する。このようなオーバーコート層３３は、透明な樹脂材料によって形成されている。また、オーバーコート層３３は、第２配向膜ＡＬ２によって覆われている。この第２配向膜ＡＬ２は、水平配向性を示す材料によって形成され、対向基板ＣＴの液晶層ＬＱに接する面に配置されている。

上述したようなアレイ基板ＡＲと対向基板ＣＴとは、第１配向膜ＡＬ１及び第２配向膜ＡＬ２が向かい合うように配置されている。このとき、アレイ基板ＡＲと対向基板ＣＴの間には、柱状スペーサＳＰにより、所定のセルギャップが形成される。アレイ基板ＡＲと対向基板ＣＴとは、セルギャップが形成された状態でシール材によって貼り合わせられている。液晶層ＬＱは、これらのアレイ基板ＡＲの第１配向膜ＡＬ１と対向基板ＣＴの第２配向膜ＡＬ２との間に形成されたセルギャップに封入された液晶分子ＬＭを含む液晶組成物によって構成されている。

このような構成の液晶表示パネルＬＰＮに対して、その背面側には、バックライトＢＬが配置されている。バックライトＢＬとしては、種々の形態が適用可能であり、また、光源として発光ダイオード（ＬＥＤ）を利用したものや冷陰極管（ＣＣＦＬ）を利用したものなどのいずれでも適用可能であり、詳細な構造については説明を省略する。

アレイ基板ＡＲの外面、すなわち第１絶縁基板１０の外面１０Ｂには、第１偏光板ＰＬ１を含む第１光学素子ＯＤ１が配置されている。また、対向基板ＣＴの外面、すなわち第２絶縁基板３０の外面３０Ｂには、第２偏光板ＰＬ２を含む第２光学素子ＯＤ２が配置されている。第１偏光板ＰＬ１の第１吸収軸Ａ１と第２偏光板ＰＬ２の第２吸収軸Ａ２とは、例えば、クロスニコルの位置関係にある。

第１配向膜ＡＬ１及び第２配向膜ＡＬ２は、図２に示したように、基板主面（あるいは、Ｘ−Ｙ平面）と平行な面内において、互いに平行な方位に配向処理（例えば、ラビング処理や光配向処理）されている。第１配向膜ＡＬ１は、スリットＰＳＬの長軸（図２に示した例では第２方向Ｙ）に対して４５°以下の鋭角に交差する第１配向処理方向Ｒ１に沿って配向処理されている。配向処理方向Ｒ１は、例えば、第２方向Ｙに対して５°〜１５°の角度をもって交差する方向である。また、第２配向膜ＡＬ２は、配向処理方向Ｒ１と平行な第２配向処理方向Ｒ２に沿って配向処理されている。第１配向処理方向Ｒ１と第２配向処理方向Ｒ２とは互いに逆向きである。

以下に、上記構成の液晶表示装置における動作について説明する。

液晶層ＬＱに電圧が印加されていない状態、つまり、画素電極ＰＥと共通電極ＣＥとの間に電界が形成されていない状態（ＯＦＦ時）では、液晶層ＬＱに含まれる液晶分子ＬＭは、図２に実線で示したように、Ｘ−Ｙ平面内において初期配向する（液晶分子ＬＭが初期配向する方向を初期配向方向と称する）。なお、第１偏光板ＰＬ１の第１吸収軸Ａ１または第２偏光板ＰＬ２の第２吸収軸Ａ２は、液晶分子ＬＭの初期配向方向と略平行である。図２に示した例では、第１吸収軸Ａ１は初期配向方向と略平行であり、第２吸収軸Ａ２は初期配向方向と略直交している。

ＯＦＦ時には、バックライトＢＬからのバックライト光の一部は、第１偏光板ＰＬ１を透過し、液晶表示パネルＬＰＮに入射する。液晶表示パネルＬＰＮに入射した光は、第１偏光板ＰＬ１の第１吸収軸Ａ１と直交する直線偏光である。このような直線偏光の偏光状態は、ＯＦＦ時の液晶表示パネルＬＰＮを通過した際にほとんど変化しない。このため、液晶表示パネルＬＰＮを透過した直線偏光のほとんどは、第１偏光板ＰＬ１に対してクロスニコルの位置関係にある第２偏光板ＰＬ２によって吸収される（黒表示）。

一方、液晶層ＬＱに電圧が印加された状態、つまり、画素電極ＰＥと共通電極ＣＥとの間にフリンジ電界が形成された状態（ＯＮ時）では、液晶分子ＬＭは、図２に破線で示したように、Ｘ−Ｙ平面内において、初期配向方向とは異なる方位に配向する。ポジ型の液晶材料においては、液晶分子ＬＭは、その長軸がＸ−Ｙ平面内において電界と略平行な方向を向くように配向する。

このようなＯＮ時には、第１偏光板ＰＬ１の第１吸収軸Ａ１と直交する直線偏光は、液晶表示パネルＬＰＮに入射し、その偏光状態は、液晶層ＬＱを通過する際に液晶分子ＬＭの配向状態に応じて変化する。このため、ＯＮ時においては、液晶層ＬＱを通過した少なくとも一部の光は、第２偏光板ＰＬ２を透過する（白表示）。

上述した構成の液晶表示装置のうち液晶表示パネルＬＰＮは、以下に説明する滴下注入法によって製造される。

図５は、図１に示した液晶表示パネルＬＰＮの製造工程を説明するためのフローチャートである。

まず、第１絶縁基板１０の上に、ゲート配線Ｇやソース配線Ｓ、スイッチング素子ＳＷ、共通電極ＣＥ、画素電極ＰＥ、柱状スペーサＳＰ、第１配向膜ＡＬ１などを備えたアレイ基板ＡＲを用意する（ＳＴ１）。一方で、第２絶縁基板３０の上にブラックマトリクス３１、カラーフィルタ３２、オーバーコート層３３、第２配向膜ＡＬ２などを備えた対向基板ＣＴを用意する（ＳＴ２）。

そして、アレイ基板ＡＲについて、第１配向膜ＡＬ１によって覆われた柱状スペーサＳＰの高さを測定する（ＳＴ３）。柱状スペーサＳＰの高さを測定する方法としては、例えば、白色干渉法などの光学式測定法を適用する。なお、この測定工程では、柱状スペーサＳＰの高さのみならず、アレイ基板ＡＲの表面の凹凸、つまり、画素電極ＰＥの電極が存在する位置とスリットＰＳＬの位置との段差などを同時に測定しても良い。これによって、液晶表示パネルＬＰＮの液晶層ＬＱを作成するのに必要な液晶材料の滴下量が算出される。

続いて、アレイ基板ＡＲの第１配向膜ＡＬ１の上または対向基板ＣＴの第２配向膜ＡＬ２の上のいずれか一方に、ステップＳＴ３において算出した滴下量の液晶材料を滴下する（ＳＴ４）。

続いて、アレイ基板ＡＲと対向基板ＣＴとをシール材によって貼り合わせる（ＳＴ５）。このとき、シール材は、アクティブエリアを囲むようにアレイ基板ＡＲまたは対向基板ＣＴに閉ループ状に形成される。そして、アレイ基板ＡＲ及び対向基板ＣＴは、第１配向膜ＡＬ１と第２配向膜ＡＬ２とが対向し、しかも、第１配向処理方向Ｒ１と第２配向処理方向Ｒ２とが平行且つ逆向きとなる状態で位置合わせされる。そして、シール材を硬化処理することによってアレイ基板ＡＲと対向基板ＣＴとが貼り合せられる。

このような滴下注入法では、最適な滴下量の液晶材料を滴下することが要求される。このため、液晶層ＬＱの実質的な体積を決める柱状スペーサＳＰの高さを精度良く測定することが必要となる。

ここでは、柱状スペーサＳＰの高さを測定するに際して、白色干渉法を適用する場合について説明する。白色干渉法とは、簡単に説明すると、白色光源を用いた白色干渉計を用意し、白色光源による干渉縞は物体の参照面光路長差がゼロの場所のみ観測されることを利用して、参照鏡の位置を光軸に沿って移動させ、白色縞が観測される位置を求めることにより、物体の形状を測定する方法である。つまり、物体の表面から反射される反射光の強度が十分であることが重要である。

図６は、柱状スペーサＳＰの高さを測定する工程を説明するための図である。

図中の（ａ）で示したように、本実施形態においては、アレイ基板ＡＲの表面のトップの位置としては、柱状スペーサＳＰの頂点ＳＰＴを覆っている第１配向膜ＡＬ１の表面の位置Ｐ１を測定し、また、アレイ基板ＡＲの表面のボトムの位置としては、共通電極ＣＥの開口部ＡＰの直上に位置する第４絶縁膜１４（つまり、画素電極ＰＥのスリットＰＳＬから露出した第４絶縁膜１４）を覆っている第１配向膜ＡＬ１の表面の位置Ｐ２を測定する。そして、位置Ｐ１と位置Ｐ２との差分によって、アレイ基板表面における高低差、あるいは、実質的な柱状スペーサＳＰの高さを測定することができる。

位置Ｐ１を測定するに際して、白色光源から位置Ｐ１に導かれた白色光は、位置Ｐ１での第１配向膜ＡＬ１の表面で反射される。但し、第１配向膜ＡＬ１は透明であり、柱状スペーサＳＰ、第４絶縁膜１４なども透明であるため、位置Ｐ１での反射光には、第１配向膜ＡＬ１の表面からの反射光のみならず、他の界面（例えば、柱状スペーサＳＰと第１配向膜との界面や、柱状スペーサＳＰと第４絶縁膜Ｔ１４との界面など）からの反射光も含まれる。しかしながら、第１配向膜ＡＬ１の表面からの反射光の強度は、他の界面からの反射光の強度よりも十分に高いため、位置Ｐ１での反射光としては、第１配向膜ＡＬ１の表面からの反射光の占める割合が支配的であって、他の界面からの反射光はほとんど無視できる。したがって、位置Ｐ１での反射光に基づいて、干渉縞が観測される位置を求めることで、位置Ｐ１の高さ方向の位置を正確に求めることが可能である。

一方で、位置Ｐ２を測定するに際して、白色光源から位置Ｐ２に導かれた白色光は、位置Ｐ２での第１配向膜ＡＬ１の表面で反射される。位置Ｐ２での反射光には、第１配向膜ＡＬ１の表面からの反射光のみならず、他の界面（例えば、第１配向膜と第４絶縁膜Ｔ１４との界面、第３絶縁膜１３と第４絶縁膜１４との界面など）からの反射光も含まれる。しかしながら、第１配向膜ＡＬ１の表面からの反射光の強度は、他の界面からの反射光の強度よりも十分に高いため、位置Ｐ２での反射光としては、第１配向膜ＡＬ１の表面からの反射光の占める割合が支配的であって、他の界面からの反射光はほとんど無視できる。したがって、位置Ｐ２での反射光に基づいて、干渉縞が観測される位置を求めることで、位置Ｐ２の高さ方向の位置を正確に求めることが可能である。

このような本実施形態に対して、図中の（ｂ）で示した比較例においては、位置Ｐ２を正確に測定することが困難である。すなわち、図示した比較例は、共通電極ＣＥに開口部を設けなかった場合に相当する。位置Ｐ２を測定するに際して、白色光源から位置Ｐ２に導かれた白色光は、位置Ｐ２での第１配向膜ＡＬ１の表面で反射される。位置Ｐ２での反射光には、第１配向膜ＡＬ１の表面からの反射光のみならず、共通電極ＣＥからの反射光も含まれる。共通電極ＣＥは、他の絶縁膜と同様に透明であるが、絶縁膜材料と比較して、ＩＴＯなどの透明導電膜は白色光に対する反射率が高い。このため、位置Ｐ２での反射光としては、第１配向膜ＡＬ１の表面からの反射光と、共通電極ＣＥからの反射光とが混在している。したがって、位置Ｐ２での反射光に基づいて、干渉縞が観測される位置を求めようとすると、本来求めるべき位置、つまり、第１配向膜ＡＬ１の表面での位置とは異なる位置を測定しまうことがある。したがって、柱状スペーサＳＰの高さを正確に測定することができず、液晶材料の必要な滴下量を見積もり損なってしまう恐れがある。

このように、本実施形態によれば、絶縁膜を介して対向する画素電極ＰＥ及び共通電極ＣＥを備えたアレイ基板ＡＲにおいて、共通電極ＣＥには画素電極ＰＥのスリットＰＳＬと対向する位置に開口部ＡＰを形成したことにより、開口部ＡＰの上方に位置するアレイ基板表面のボトムの位置を正確に測定することが可能となる。このため、柱状スペーサの頂点に対応したアレイ基板表面のトップの位置を測定することで、柱状スペーサＳＰの高さ、あるいは、アレイ基板表面のボトムの位置からトップの位置までの高さを正確に測定することが可能となる。したがって、液晶材料の必要な滴下量を正確に求めることが可能となり、製造歩留まりの低下を抑制することが可能となる。

また、開口部ＡＰは、隣接するソース配線Ｓの略中間、あるいは、画素ＰＸの略中央に位置している。画素ＰＸの周囲、あるいは、画素電極ＰＥの周囲には、ソース配線Ｓ、ゲート配線Ｇ、補助容量線Ｃが配置されている。このため、これらの配線の影響により第１配向膜ＡＬ１の表面は、画素ＰＸの周囲から中央に向かうにしたがって落ち込んだすり鉢状となる傾向がある。このため、アレイ基板表面のボトムの位置を求めるにあたっては、画素ＰＸのより中央に近い位置で測定を行うことが望ましく、このような測定位置に対応する位置に開口部ＡＰが形成されたことで、より正確な測定が可能となる。

また、開口部ＡＰは、アクティブエリアＡＣＴにおける一画素のみならず、複数の画素に形成されている。そして、これらの複数の画素ＰＸにおいて、それぞれの開口部ＡＰの上方に位置するアレイ基板表面のボトムの位置を測定することにより、測定装置でのレベリング補正を行うことが可能となる。これにより、水平面に対して、アレイ基板表面のボトム位置からトップ位置までの垂直方向の高さをより正確に測定することが可能となる。

開口部ＡＰのサイズについては、あまりにも大きすぎると、開口部ＡＰ付近の液晶分子を駆動するのに必要なフリンジ電界が形成されにくくなり、表示品位に悪影響を及ぼすおそれがある。そこで、発明者が検討したところでは、２０μｍ以下の径を有するような開口部ＡＰを形成した場合には、表示品位への影響がほとんどないことが確認された。径とは、開口部ＡＰが円形である場合には直径に相当し、開口部ＡＰが正方形である場合には一辺の長さに相当する。

開口部ＡＰが形成された画素と開口部ＡＰが形成されていない画素とで表示品位に差が生じる仕様の場合には、開口部ＡＰは、アクティブエリアＡＣＴの全ての画素ＰＸに形成されることが望ましい。換言すれば、開口部ＡＰが形成された画素と開口部ＡＰが形成されていない画素とで表示品位にほとんど差が生じない仕様の場合には、アクティブエリアＡＣＴの代表的な数箇所の画素ＰＸに開口部ＡＰが形成されていれば良い。

次に、本実施形態の他の構成例について説明する。

図７は、図１に示した液晶表示パネルＬＰＮの他の断面構造を概略的に示す図である。

ここに示した構造例は、図３に示した構造例と比較して、アレイ基板ＡＲが透明な第３絶縁膜の代わりにカラーフィルタを備えたカラーフィルタ・オン・アレイ（ＣＯＡ）構造であり、対向基板ＣＴがカラーフィルタを省略した点で相違している。すなわち、アレイ基板ＡＲは、第２絶縁膜１２と共通電極ＣＥとの間に、青色画素ＰＸＢに配置された青色のカラーフィルタ１５Ｂ、緑色画素ＰＸＧに配置された緑色のカラーフィルタ１５Ｇ、及び、赤色画素ＰＸＲに配置された赤色のカラーフィルタ１５Ｒを備えている。ソース配線Ｓは、異なる色の画素の境界に沿って配置されている。これらのカラーフィルタ１５Ｒ、１５Ｇ、１５Ｂは、フォトリソグラフィプロセスによりそれぞれ個別に形成される。

このような構造例においては、対向電極ＣＴのカラーフィルタを省略できるため、薄型化が可能であり、しかも、アレイ基板ＡＲと対向基板ＣＴとの合せずれに起因した混色の発生を抑制することが可能である。

なお、このような構造例において、共通電極ＣＥの開口部ＡＰは、上記した構造例と同様に、全ての色の画素ＰＸに形成されても良いが、同一色のカラーフィルタが配置された画素のみに形成されても良い。図示した例では、開口部ＡＰは、青色のカラーフィルタ１５Ｂが配置された青色画素ＰＸに形成され、赤色画素ＰＸＲや緑色画素ＰＸＧには形成されていない。

すなわち、カラーフィルタ１５Ｒ、１５Ｇ、１５Ｂは別々の工程で形成されるため、上記構造例においてアクティブエリアＡＣＴの全体に亘って延在した第３絶縁膜１３とは異なり、それぞれのカラーフィルタの表面までの高さあるいは各カラーフィルタの膜厚に差が生じることがある。このため、例えば、赤色のカラーフィルタ１５Ｒの上に形成した開口部ＡＰの位置で測定したアレイ基板表面のボトムの位置と、緑色のカラーフィルタ１５Ｇの上に形成した開口部ＡＰの位置で測定したアレイ基板表面のボトムの位置とでは相違するおそれがあり、測定装置でのレベリング補正や柱状スペーサＳＰの高さの測定が正確にできないおそれがある。

したがって、このようなＣＯＡ構造のアレイ基板ＡＲを適用した構造例においては、開口部ＡＰは同一色の画素のみに形成されていれば良く、このような開口部ＡＰの位置でアレイ基板表面のボトムの位置を測定することで、測定装置でのレベリング補正を正確に行うことができ、しかも、柱状スペーサＳＰの高さを正確に測定することが可能となる。

また、開口部ＡＰが形成された色画素と開口部ＡＰが形成されていない色画素とで表示品位に差が生じる仕様の場合には、比視感度の低い色画素、上記の例では、青色画素ＰＸＢに開口部ＡＰを形成することが望ましい。これにより、色画素間での表示品位の差を低減することが可能となる。

以上説明したように、本実施形態によれば、製造歩留まりの低下を抑制することが可能な液晶表示装置及びその製造方法を提供することができる。

なお、本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これらの新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これらの実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

例えば、上記の実施形態においては、画素電極ＰＥのスリットＰＳＬは第２方向Ｙに平行な長軸を有するように形成したが、第１方向Ｘに平行な長軸を有するように形成しても良いし、第１方向Ｘ及び第２方向Ｙに交差する方向に平行な長軸を有するように形成しても良いし、くの字形に屈曲した形状に形成しても良い。

ＬＰＮ…液晶表示パネル ＡＲ…アレイ基板 ＣＴ…対向基板 ＬＱ…液晶層
ＰＥ…画素電極 ＰＳＬ…スリット
ＣＥ…共通電極 ＡＰ…開口部
Ｇ…ゲート配線 Ｓ…ソース配線 ＳＷ…スイッチング素子

Claims (9)

1. ゲート配線及びソース配線と、前記ゲート配線及び前記ソース配線と電気的に接続されたスイッチング素子と、前記スイッチング素子上に配置された第１層間絶縁膜と、前記第１層間絶縁膜上に配置された共通電極と、前記共通電極上に配置された第２層間絶縁膜と、前記スイッチング素子と電気的に接続されるとともに前記第２層間絶縁膜の上に配置され前記共通電極と向かい合うスリットが形成された画素電極と、前記第２層間絶縁膜の上に配置された柱状スペーサと、前記画素電極及び前記柱状スペーサを覆うとともに前記スリットの長軸に対して交差する第１配向処理方向に配向処理された第１配向膜と、を備え、前記スリットと対向する前記共通電極の一部には開口部が形成された第１基板と、
   前記第１配向膜と対向するとともに前記第１配向処理方向と平行かつ逆向きの第２配向処理方向に配向処理された第２配向膜を備えた第２基板と、
   前記柱状スペーサにより前記第１配向膜と前記第２配向膜との間にセルギャップを形成した状態で前記第１基板と前記第２基板とを貼り合わせる閉ループ状のシール材と、
   前記セルギャップに保持された液晶分子を含む液晶層と、
   を備え、
   前記開口部は、円形または正方形であり、その径は２０μｍ以下であることを特徴とする液晶表示装置。
2. 前記開口部は、隣接する前記ソース配線の間の略中間に位置することを特徴とする請求項１に記載の液晶表示装置。
3. 前記開口部は、各画素の略中央に形成されたことを特徴とする請求項２に記載の液晶表示装置。
4. 前記第１層間絶縁膜は、カラーフィルタであることを特徴とする請求項２に記載の液晶表示装置。
5. 前記開口部は、同一色のカラーフィルタが配置された画素の略中央に形成されたことを特徴とする請求項４に記載の液晶表示装置。
6. 前記開口部が形成される画素のカラーフィルタは青色であることを特徴とする請求項５に記載の液晶表示装置。
7. ゲート配線及びソース配線と、前記ゲート配線及び前記ソース配線と電気的に接続されたスイッチング素子と、前記スイッチング素子上に配置された第１層間絶縁膜と、前記第１層間絶縁膜上に配置された共通電極と、前記共通電極上に配置された第２層間絶縁膜と、前記スイッチング素子と電気的に接続されるとともに前記第２層間絶縁膜の上に配置され前記共通電極と向かい合うスリットが形成された画素電極と、前記第２層間絶縁膜の上に配置された柱状スペーサと、前記画素電極及び前記柱状スペーサを覆うとともに前記スリットの長軸に対して交差する第１配向処理方向に配向処理された第１配向膜と、を備え、前記スリットと対向する前記共通電極の一部には開口部が形成された第１基板を用意し、
   第２配向処理方向に配向処理された第２配向膜を備えた第２基板を用意し、
   前記第１配向膜に覆われた前記柱状スペーサの頂点の位置と前記開口部の上方の位置との差分によって前記柱状スペーサの高さを測定して、液晶材料の滴下量を算出し、
   前記第１配向膜上または前記第２配向膜上に算出した滴下量の液晶材料を滴下し、
   前記第１配向膜と前記第２配向膜とが対向ししかも前記第１配向処理方向と前記第２配向処理方向とが平行且つ逆向きとなった状態で前記第１基板と前記第２基板とを貼り合わせる、ことを特徴とする液晶表示装置の製造方法。
8. 前記柱状スペーサの高さの計測は、白色干渉法により行うことを特徴とする請求項７に記載の液晶表示装置の製造方法。
9. 前記開口部は、対向する前記スリットの長軸に沿った略中間に位置する、請求項１に記載の液晶表示装置。

Images