JP5775897B2 - 複数の再構成可能論理回路を環状直列に接続して、パイプライン処理を実現する論理処理装置 - Google Patents
複数の再構成可能論理回路を環状直列に接続して、パイプライン処理を実現する論理処理装置 Download PDFInfo
- Publication number
- JP5775897B2 JP5775897B2 JP2013062454A JP2013062454A JP5775897B2 JP 5775897 B2 JP5775897 B2 JP 5775897B2 JP 2013062454 A JP2013062454 A JP 2013062454A JP 2013062454 A JP2013062454 A JP 2013062454A JP 5775897 B2 JP5775897 B2 JP 5775897B2
- Authority
- JP
- Japan
- Prior art keywords
- processing
- reconfigurable
- logic
- circuit
- register group
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Logic Circuits (AREA)
Description
本発明は、複数の再構成可能論理回路を環状直列に接続して、複雑な論理演算処理をパイプライン処理にて行う論理処理装置に関する。
複数の論理演算処理装置を利用して、例えば、図１に示すような４サイクルからなるマルチサイクル論理演算処理系を考え、各サイクル単位の入出力値ＩをＩ（０）〜Ｉ（３）とし、論理演算ＦをＦ（０）〜Ｆ（３）の変数とした場合、一般的には、以下に示すような論理演算処理系が考えられる。
例えば、図５に示す如く、５つのレジスタ群Ｒ（０）〜Ｒ（４）、４つの論理回路Ｃ（０）〜Ｃ（３）を有し、５つのレジスタ群と４つの論理回路とを交互に従属接続し、図６に示すクロックｔ（０）、ｔ（１）、・・・のタイムチャートで、Ｒ（０）入出力、Ｃ（０）入出力、Ｒ（１）入出力、Ｃ（１）入出力、Ｒ（２）入出力、Ｃ（２）入出力、Ｒ（３）入出力、Ｃ（３）入出力、Ｒ（４）入出力、の順に処理する一般的な論理処理系（第１の従来技術）である。
また、図７に示す如く、２つのレジスタ群Ｒ（０）、Ｒ（１）、１つの再構成可能な論理回路Ｃ（０）、１つの再構成回路割当用制御器、を有し、２つのレジスタ群との間に１つの再構成可能な論理回路Ｃ（０）を従属接続し、当該再構成回路割当制御器により当該論理回路を再構成する回路構成をもって、図８に示すクロックｔ（０）、ｔ（１）、・・・のタイムチャートで、Ｒ（０）入出力、Ｃ（０）入出力、Ｒ（１）入出力、Ｉ（１）の値を一次退避（退避値格納）、Ｃ（０）にＦ（１）割当て（回路再構成）、Ｒ（０）入力に退避値設定、を順次繰り返して処理する再構成可能回路による論理処理系（第２の従来技術）である。
また、本技術の背景技術として、例えば、特開２０００−９０２３７号公報（特許文献１）に記載されたようなデータ処理を再構成可能なハードウェア（フィールドプログラマブルゲートアレイ：以下、ＦＰＧＡと言う）を用いる方法がある。
この公報には、課題として、「描画処理装置全体としての回路規模をコンパクトにし、かつ十分な高速処理を実現する」を挙げ、その解決手段として、「入力画像データの処理を再構成可能なハードウェア（ＦＰＧＡ）によって実行する。ノンリアルタイムパスとリアルタイムパス両方のパスにおいて共通の再構成可能なハードウェアを使用し、一連の画像処理に必要となる処理ロジックをノンリアルタイムパスとリアルタイムパスを組み合わせてテーブル化したデータとする。書き換え制御手段は、テーブルに基づいてＦＰＧＡの書き換えを実行する。また、一連の処理をモジュールとし、ＦＰＧＡのゲート換算数に基づいてモジュールを適宜組み合わせてＦＰＧＡの書き換えを行う。」と記載されている（要約書参照）。
http://ja.wikipedia.org/wiki/%E5%8B%95%E7%9A%84%E5%86%8D%E6%A7%8B%E6%88%90
前記第１の従来技術の如く、複数の論理回路Ｃ（０）及びレジスタ群Ｒ（０）、Ｒ（１）を従属接続し、縦列的に順次論理計算する論理処理系は、少ないサイクルで処理できる特長を有するが、その反面論理規模が大きくなる。例えば、目的論理関数の数だけ論理回路、またそれに応じたレジスタ群を必要とし、その分だけ規模が大きくなってしまうと言う課題があった。
また、前記第２の従来技術の如く、１つの再構成可能回路Ｃ（０）を、再構成回路割当用制御器をもって回路を再構成し、１つの再構成可能回路をもって複数の論理を計算する論理処理系によれば、論理規模が小さくでき、一般的な論理処理系の課題を是正することができるが、その反面実行サイクルが長くなる課題があった。
また、前記特許文献１も、前段の論理回路の処理結果を一旦ストレージなどに格納し、当該論理回路を次段の論理回路の処理用に再構成した後に、当該レジスタから処理結果を読み出し、再構成後の論理回路の入力側に転送すると言う処理が必要となることから、再構成可能回路による論理処理系と同様に、実行サイクルが長くなり、処理速度が低下すると言う課題があった。
そこで、本発明は、論理演算処理装置の回路規模が小さく、かつ複数のクロックで処理されるマルチサイクル論理演算処理の実行サイクルが短い、つまり高速処理が可能なパイプライン処理を実現する論理演算処理装置を提供する。
上記課題を達成するために、本発明は、２式の動的再構成可能な論理回路と、２式の記憶素子群（以下、レジスタ群と言う）、を有し、これらをもってマルチサイクル論理演算処理を実行する。
例えば、本発明の複数の再構成可能論理回路を環状直列に接続した論理演算処理装置は、
複数のサイクルで処理されるマルチサイクル論理演算処理を実行する論理回路において、所定の周期をもって発生する複数のクロック（ｔ0〜）を順次受けて動作する２式の再構成可能な論理回路と当該２式の再構成可能な論理回路の処理結果を保持する２式のレジスタ群とを互い違いに環状に接続した論理回路と、前記複数のクロックのクロック間に前記２式の再生可能な論理回路が２式の論理処理をする論理Ｆ（１）、Ｆ（２）を割り当てて前記２式の再構成可能な論理回路の処理機能を交互に変更制御する制御手段と、を有する複数の再構成可能論理回路を環状直列に接続して、複雑な論理演算処理をパイプライン処理で行う論理処理装置であって、
１枚のボードの両面に前記２式の再構成可能な論理回路Ｃ（０）、Ｃ（１）を実装し、当該ボードの端には、前記両面の再構成可能な２式の論理回路からアクセス可能な記憶素子群である前記２式のレジスタ群Ｒ（０）、Ｒ（１）、を設置し、
前記再構成可能な２式の論理回路Ｃ（０）、Ｃ（２）で以下（１）〜（５）の処理（Ａ）・（Ｂ）・（Ｃ）・（Ｄ）からなる一連の処理を行うことを特徴とする。
（１）初期状態として次のように構成する。
再構成可能回路Ｃ（０）：処理（Ａ）用の構成
再構成可能回路Ｃ（１）：処理（Ｂ）用の構成
記憶素子群（レジスタ群）Ｒ（０）の出力：処理（Ａ）の入力
（２）最初のクロック単位で以下の処理を行う。
再構成可能回路Ｃ（０）：処理（Ａ）
これにより、レジスタ群Ｒ（１）には処理（Ａ）の結果が保持される。
（３）次のクロック単位で以下の処理を行う。
再構成可能回路Ｃ（１）：レジスタ群Ｒ（１）の内容を入力
再構成可能回路Ｃ（１）：処理（Ｂ）
再構成可能回路Ｃ（０）：処理（Ｃ）に再構成
これにより、レジスタ群Ｒ（０）には処理（Ｂ）の結果が保持される。
（４）次のクロック単位で以下の処理を行う。
再構成可能回路Ｃ（０）：レジスタ群Ｒ（０）の内容を入力
再構成可能回路Ｃ（０）：処理（Ｃ）
再構成可能回路Ｃ（１）：処理（Ｄ）用に再構成
これにより、レジスタ群Ｒ（１）には処理（Ｃ）の結果が保持される。
（５）次のクロック単位で以下の処理を行う。
再構成可能回路Ｃ（１）：レジスタ群Ｒ（０）の内容を入力
再構成可能回路Ｃ（１）：処理（Ｄ）
これにより、レジスタ群Ｒ（０）には処理（Ｄ）の結果が保持される。
複数のサイクルで処理されるマルチサイクル論理演算処理を実行する論理回路において、所定の周期をもって発生する複数のクロック（ｔ0〜）を順次受けて動作する２式の再構成可能な論理回路と当該２式の再構成可能な論理回路の処理結果を保持する２式のレジスタ群とを互い違いに環状に接続した論理回路と、前記複数のクロックのクロック間に前記２式の再生可能な論理回路が２式の論理処理をする論理Ｆ（１）、Ｆ（２）を割り当てて前記２式の再構成可能な論理回路の処理機能を交互に変更制御する制御手段と、を有する複数の再構成可能論理回路を環状直列に接続して、複雑な論理演算処理をパイプライン処理で行う論理処理装置であって、
１枚のボードの両面に前記２式の再構成可能な論理回路Ｃ（０）、Ｃ（１）を実装し、当該ボードの端には、前記両面の再構成可能な２式の論理回路からアクセス可能な記憶素子群である前記２式のレジスタ群Ｒ（０）、Ｒ（１）、を設置し、
前記再構成可能な２式の論理回路Ｃ（０）、Ｃ（２）で以下（１）〜（５）の処理（Ａ）・（Ｂ）・（Ｃ）・（Ｄ）からなる一連の処理を行うことを特徴とする。
（１）初期状態として次のように構成する。
再構成可能回路Ｃ（０）：処理（Ａ）用の構成
再構成可能回路Ｃ（１）：処理（Ｂ）用の構成
記憶素子群（レジスタ群）Ｒ（０）の出力：処理（Ａ）の入力
（２）最初のクロック単位で以下の処理を行う。
再構成可能回路Ｃ（０）：処理（Ａ）
これにより、レジスタ群Ｒ（１）には処理（Ａ）の結果が保持される。
（３）次のクロック単位で以下の処理を行う。
再構成可能回路Ｃ（１）：レジスタ群Ｒ（１）の内容を入力
再構成可能回路Ｃ（１）：処理（Ｂ）
再構成可能回路Ｃ（０）：処理（Ｃ）に再構成
これにより、レジスタ群Ｒ（０）には処理（Ｂ）の結果が保持される。
（４）次のクロック単位で以下の処理を行う。
再構成可能回路Ｃ（０）：レジスタ群Ｒ（０）の内容を入力
再構成可能回路Ｃ（０）：処理（Ｃ）
再構成可能回路Ｃ（１）：処理（Ｄ）用に再構成
これにより、レジスタ群Ｒ（１）には処理（Ｃ）の結果が保持される。
（５）次のクロック単位で以下の処理を行う。
再構成可能回路Ｃ（１）：レジスタ群Ｒ（０）の内容を入力
再構成可能回路Ｃ（１）：処理（Ｄ）
これにより、レジスタ群Ｒ（０）には処理（Ｄ）の結果が保持される。
本発明の２式の再構成可能な論理回路は、ＦＰＧＡ（フィールドプログラマブルゲートアレイ)を構成要素とすることを特徴とする。
本発明の２式の再構成可能な論理回路は、処理対象のマルチサイクル論理演算処理の段数より少ない動的再構成可能論理回路とレジスタ群の組み合わせで構成されることを特徴とする。
本発明によれば、二式の動的再構成可能回路（ＦＰＧＡ等）と、二式の記憶素子（レジスタ等）群、をもってマルチサイクル論理演算処理を実行する論理演算処理装置を提供することができる。従って、論理演算処理装置の回路規模を小さくすることができる。例えば、これらの論理回路、記憶素子群を基板の両面（表面、裏面）に実装することにより、より回路規模を小さくできる。
また、二式の再構成可能回路と記憶素子（レジスタ）群を循環状に構成することで、一連の処理を途切れさせることなく処理でき、高速処理が可能である。
上記した以外の課題、構成及び効果は、以下の実施形態の説明により明らかにされる。
以下、実施例を、図面を用いて説明する。本実施例では、二式の動的再構成可能回路として周知技術のＦＰＧＡとし、二式の記憶素子群としてレジスタ群を前提として説明する。
図１は、マルチサイクル論理演算処理のモデル例を示し、入力Ｉ（０）を受け、４サイクルからなるマルチサイクル論理演算処理Ｆ（０）〜Ｆ（３）し、ＯＵＴする処理系を模式的に示す図である。
係るマルチサイクル論理演算処理を実行する方法として、上述した方法が提案されているが、上述した課題があった。
本発明は、係る課題に鑑み、論理規模が小さく、しかも実行サイクルが短くてよい論理演算処理装置を提供するものである。以下、その具体例について説明する。
図２は、本発明の論理演算処理装置の二式の動的再構成可能回路と二式のレジスタ群と再構成回路割当用制御器の接続関係を示す構成図である。
同図において、論理演算処理装置１００は、二式の動的再構成可能回路１１０、１２０（Ｃ０、Ｃ１）、二式のレジスタ群１３０、１４０（以下、Ｒ（０）、Ｒ（１）と言う）、再構成回路割当用制御器１５０、１６０、を有する。
レジスタ群Ｒ（０）、Ｒ（１）は、それぞれクロックｔ（０）〜ｔ（４）を受け、当該クロックに基づいて後述する動作を実行する。
また、レジスタ群Ｒ（０）、Ｒ（１）は、それぞれ再構成可能回路Ｃ（０）、Ｃ（１）から出力される処理結果を受ける入力端子ＩＮ、当該レジスタ群の出力値を再構成可能回路に出力する出力端子ＯＵＴを有する。
そして、レジスタ群１３０の出力端子ＯＵＴは動的再構成可能回路１１０（Ｃ（０））の入力側に接続し、レジスタ群１３０の入力端子ＩＮは動的再構成可能回路１２０（Ｃ（１））の出力側に接続する。レジスタ群１４０の入力側端子ＩＮは、動的再構成可能回路１１０（Ｃ（０））の出力側に接続し、レジスタ群１４０の出力端子ＯＵＴは動的再構成可能回路１２０（Ｃ（１））の入力側に接続する。
つまり、動的再構成可能回路１１０（Ｃ（０））の出力側と動的再構成可能回路１２０（Ｃ（１））の入力側との間にレジスタ群１４０（Ｒ１）を配置し、動的再構成可能回路１２０（Ｃ（１））の出力側と動的再構成可能回路１１０（Ｃ（０））の入力側との間にレジスタ群１３０（Ｒ０）を配置し、それぞれが環状構成となるように接続する。
再構成回路割当用制御器１５０は、例えば再構成可能回路Ｃ（０）が、演算処理Ｆ（０）を実行し、当該処理結果をレジスタ群Ｒ（１）に格納するとき、再構成可能回路Ｃ（１）の回路を次の演算処理Ｆ（１）を行う論理を割当てるように再構成する。また、再構成回路割当用制御器１６０は、例えば再構成可能回路Ｃ（１）が、演算処理Ｆ（１）を実行し、当該処理結果をレジスタ群Ｒ（０）に格納するとき、再構成可能回路Ｃ（０）の回路を次の演算処理Ｆ（２）を行う論理を割当てるように再構成する。以下、同様に論理を順次割当てる再構成する機能を有する。
クロックｔは、再構成が完了したタイミングで、次のクロックｔ（１）、・・・でレジスタ群１３０、１４０、に与えるようにする。クロックｔは、クロック発生部を含むクロック同期回路（図示せず）をもって行う。詳細は後述する。
本実施例では、２つの再構成回路割当用制御器をもって論理を割当てる再構成を実現しているが、１つの再構成回路割当用制御器をもって上述した再構成を実現するようにしてもよい。
所謂、再構成可能回路Ｃ（０）、Ｃ（１）の論理処理結果が循環するように、再構成可能回路Ｃ（０）、Ｃ（１）、レジスタ群Ｒ（０）、Ｒ（１）、を図示の如く、互い違いに環状に配置し、構成する。
そして、二式の再構成可能回路Ｃ（０）、Ｃ（１）による論理演算処理を、それぞれ１クロックごとの処理に分解し、当該論理回路に実装される目的論理関数Ｆ（０），Ｆ（１）・・・・Ｆ（ｍ）のマルチサイクル論理演算処理を実行する。
次に、論理演算処理装置の論理処理、処理結果保持、論理再割当て（再構成）、等の処理動作について説明する。前提とし、マルチサイクル論理演算処理を、１クロックごとの処理に分解し、これらを目的論理関数Ｆ（０），Ｆ（１）・・・・Ｆ（ｍ）とする。ここで、ｍは論理演算処理の段数を示す。このクロックは、図３に示すタイミングで行う。
図３は、タイムチャートを示す図であって、横軸に時間Ｔを示し、縦軸に論理演算処理装置のクロック、再構成可能回路Ｃ（０）、Ｃ（１）、レジスタ群Ｒ（０）、Ｒ（１）を示し、これら各部の処理タイミングを示している。
図３において、まず、初期状態において、再構成回路割当用制御器１５０により、再構成可能回路Ｃ（０）にＦ（０）の処理をする論理をもって割り当てる。この再構成回路割当用制御器は、公知の技術、例えば、上述した非特許文献１に記載の「動的再構成」を利用し、その詳細説明は省略する。
次に、再構成可能回路Ｃ（０）、Ｃ（１）、レジスタ群Ｒ（０）、Ｒ（１）に最初のクロックｔ（０）を与える（図３ａ参照）。すると、再構成可能回路Ｃ（０）は、レジスタＲ（０）から出力されるＩ（０）を受け、Ｆ（０）の処理を実行し、Ｉ（１）を出力する（図３ｂ〜ｄ参照）。このときの処理結果Ｉ（１）は、レジスタ群Ｒ（１）に保持（記憶・格納）する（図３ｅ〜ｆ参照）。と共に、再構成可能回路Ｃ（１）にＦ（１）の論理を割当て、当該再構成可能回路を再構成する（図３ｇ参照）。
論理回路Ｃ（１）の再構成が完了した時点で、次のクロックｔ（１）を与える。すると、再構成可能回路Ｃ（１）は、レジスタ群Ｒ（１）から出力されるＩ（１）を受け、Ｆ（１）の処理を実行し、Ｉ（２）を出力する（図３ｈ〜ｉ参照）。このときの処理結果Ｉ（２）は、レジスタ群Ｒ（０）に保持（記憶・格納）する（図３ｊ〜ｋ参照）。と共に、再構成可能回路Ｃ（０）にＦ（２）の論理を割り当て、当該再構成可能回路を再構成する（図３ｌ参照）。
再構成可能回路Ｃ（０）の再構成が完了した時点で、次のクロックｔ（２）を与える。すると、再構成可能回路Ｃ（０）は、レジスタ群Ｒ（０）から出力されるＩ（２）を受け、Ｆ（２）の処理を実行し、Ｉ（３）を出力する（図３ｍ〜ｎ参照）。このときの処理結果Ｉ（３）は、レジスタ群Ｒ（１）に保持（記憶・格納）する（図３ｏ〜ｐ参照）。と共に、再構成可能回路Ｃ（１）にＦ（３）の論理を割り当て、当該再構成可能回路を再構成する（図３ｑ参照）。
再構成可能回路Ｃ（１）の再構成が完了した時点で、次のクロックｔ（３）を与える。すると、再構成可能回路Ｃ（１）は、Ｆ（３）の処理を実行し、ＯＵＴを出力する（図３ｒ〜ｓ参照）。このときの出力（ＯＵＴ）は、レジスタ群Ｒ（０）に保持（記憶・格納）する（図３（ｔ）〜（ｕ）参照）。
上述した処理を、論理演算処理の段数Ｆ（ｍ）が完了するまで繰り返す。
これにより、二式の再構成可能回路Ｃ（０）Ｃ（１）、二式のレジスタ群Ｒ（１）、Ｒ（２）をもって、マルチサイクル論理演算処理を実行することができる。
これにより、二式の再構成可能回路Ｃ（０）Ｃ（１）、二式のレジスタ群Ｒ（１）、Ｒ（２）をもって、マルチサイクル論理演算処理を実行することができる。
上述した動作について、一般式で記述すれば、以下のように記述できる。以下のｎは、０以上の整数とし、初期状態では、論理回路Ｃ（０）には、Ｆ（０）の処理をする論理を割り当てる。また、レジスタ群Ｒ（０）の入力に、論理演算処理の入力Ｉ（０）を与えておく。
（１）ｔ（２ｎ）のクロックを論理回路Ｃ（０）、Ｃ（１）、レジスタ群Ｒ（０）、Ｒ（１）に与える。このことにより、レジスタ群Ｒ（０）の入力側の値が出力側に取り込まれ、論理回路Ｃ（０）の入力となる。
（２）ｔ（２ｎ）からｔ（２ｎ＋１）のクロックの間に以下の処理を行う。
１）再構成可能回路Ｃ（０）にてＦ（２ｎ）の処理を行い、処理結果がレジスタ群Ｒ（１）の入力側に設定される。
２）再構成可能回路Ｃ（１）を再構成し、Ｆ（２ｎ＋１）の処理を行う論理を割り当てる。
（３）ｔ（２ｎ＋１）のクロックを論理回路Ｃ（０）、Ｃ（１）に与える。このことにより、レジスタ群Ｒ（１）の入力側の値が出力側に取り込まれ、再構成可能回路Ｃ（１）の入力となる。
１）再構成可能回路Ｃ（１）にてＦ（２ｎ＋１）の処理を行い、処理結果がレジスタ群Ｒ（０）の入力側に設定される。
２）再構成可能回路Ｃ（０）を再構成し、Ｆ（２（ｎ＋１））の処理を行う論理を割り当てる。
（４）ｔ（２ｎ＋１）からｔ（２（ｎ＋１））のクロックの間に以下の処理を行う。
１）論理回路Ｃ（０）にてＦ（２（ｎ＋１））の論理処理を行い、当該処理結果がレジスタ群Ｒ（１）の入力側に設定される。
２）再構成可能回路Ｃ（０）を再構成し、Ｆ(２ｎ＋１)の処理を行う論理を割り当てる。
（２）ｔ（２ｎ）からｔ（２ｎ＋１）のクロックの間に以下の処理を行う。
１）再構成可能回路Ｃ（０）にてＦ（２ｎ）の処理を行い、処理結果がレジスタ群Ｒ（１）の入力側に設定される。
２）再構成可能回路Ｃ（１）を再構成し、Ｆ（２ｎ＋１）の処理を行う論理を割り当てる。
（３）ｔ（２ｎ＋１）のクロックを論理回路Ｃ（０）、Ｃ（１）に与える。このことにより、レジスタ群Ｒ（１）の入力側の値が出力側に取り込まれ、再構成可能回路Ｃ（１）の入力となる。
１）再構成可能回路Ｃ（１）にてＦ（２ｎ＋１）の処理を行い、処理結果がレジスタ群Ｒ（０）の入力側に設定される。
２）再構成可能回路Ｃ（０）を再構成し、Ｆ（２（ｎ＋１））の処理を行う論理を割り当てる。
（４）ｔ（２ｎ＋１）からｔ（２（ｎ＋１））のクロックの間に以下の処理を行う。
１）論理回路Ｃ（０）にてＦ（２（ｎ＋１））の論理処理を行い、当該処理結果がレジスタ群Ｒ（１）の入力側に設定される。
２）再構成可能回路Ｃ（０）を再構成し、Ｆ(２ｎ＋１)の処理を行う論理を割り当てる。
上記（１）〜（４）の処理を、Ｆ（ｍ）の処理が完了するまで繰り返す。
ここで、Ｆ（ｍ）の処理が終了した時点で、ｍが奇数の場合にはレジスタ群Ｒ（０）の入力となっている値を、ｍが偶数の場合にはレジスタ群Ｒ（１）の入力となっている値を取り出せば、マルチサイクル論理演算処理の結果を取り出したことになる。
ここで、Ｆ（ｍ）の処理が終了した時点で、ｍが奇数の場合にはレジスタ群Ｒ（０）の入力となっている値を、ｍが偶数の場合にはレジスタ群Ｒ（１）の入力となっている値を取り出せば、マルチサイクル論理演算処理の結果を取り出したことになる。
図４は、１枚のボード（回路基板）の両面（表面、裏面）に再構成可能回路Ｃ（０）、Ｃ（１）を実装し、ボードの端には、両面の再構成可能論理回路１１０、１２０からアクセス可能な記憶素子群であるレジスタ群Ｒ（０）、Ｒ（１）、を設置する例を示す図である。
すなわち、以下の処理（Ａ）・（Ｂ）・（Ｃ）・（Ｄ）からなる一連の処理を図に示す構成の再構成可能回路Ｃ（０）、Ｃ（２）で処理する場合を考える。
（１）初期状態として次のように構成する。
再構成可能回路Ｃ（０）：処理（Ａ）用の構成
再構成可能回路Ｃ（１）：処理（Ｂ）用の構成
記憶素子群（レジスタ群）Ｒ（０）の出力：処理（Ａ）の入力
再構成可能回路Ｃ（０）：処理（Ａ）用の構成
再構成可能回路Ｃ（１）：処理（Ｂ）用の構成
記憶素子群（レジスタ群）Ｒ（０）の出力：処理（Ａ）の入力
（２）最初のクロック単位で以下の処理を行う。
再構成可能回路Ｃ（０）：処理（Ａ）
これにより、レジスタ群Ｒ（１）には処理（Ａ）の結果が保持される。
再構成可能回路Ｃ（０）：処理（Ａ）
これにより、レジスタ群Ｒ（１）には処理（Ａ）の結果が保持される。
（３）次のクロック単位で以下の処理を行う。
再構成可能回路Ｃ（１）：レジスタ群Ｒ（１）の内容を入力
再構成可能回路Ｃ（１）：処理（Ｂ）
再構成可能回路Ｃ（０）：処理（Ｃ）に再構成
これにより、レジスタ群Ｒ（０）には処理（Ｂ）結果が保持される。
再構成可能回路Ｃ（１）：レジスタ群Ｒ（１）の内容を入力
再構成可能回路Ｃ（１）：処理（Ｂ）
再構成可能回路Ｃ（０）：処理（Ｃ）に再構成
これにより、レジスタ群Ｒ（０）には処理（Ｂ）結果が保持される。
（４）次のクロック単位で以下の処理を行う。
再構成可能回路Ｃ（０）：レジスタ群Ｒ（０）の内容を入力
再構成可能回路Ｃ（０）：処理（Ｃ）
再構成可能回路Ｃ（１）：処理（Ｄ）用に再構成
これにより、レジスタ群Ｒ（１）には処理（Ｃ）の結果が保持される。
再構成可能回路Ｃ（０）：レジスタ群Ｒ（０）の内容を入力
再構成可能回路Ｃ（０）：処理（Ｃ）
再構成可能回路Ｃ（１）：処理（Ｄ）用に再構成
これにより、レジスタ群Ｒ（１）には処理（Ｃ）の結果が保持される。
（５）次のクロック単位で以下の処理を行う。
再構成可能回路Ｃ（１）：レジスタ群Ｒ（１）の内容を入力
再構成可能回路Ｃ（１）：処理（Ｄ）
再構成可能回路Ｃ（１）：レジスタ群Ｒ（１）の内容を入力
再構成可能回路Ｃ（１）：処理（Ｄ）
上記一連の処理により、レジスタ群Ｒ（１）には処理（Ｄ）の結果が保持される。
上記構成における再構成可能回路Ｃ（０）、Ｃ（１）とレジスタ群Ｒ（０）、Ｒ（１）との関係は次のようになっている。
・再構成可能回路Ｃ０
入力：レジスタ群Ｒ（０）、
出力：レジスタ群Ｒ（１）
・再構成可能回路Ｃ（１）
入力：レジスタ群Ｒ（１）、
出力：レジスタ群Ｒ（０）
・再構成可能回路Ｃ０
入力：レジスタ群Ｒ（０）、
出力：レジスタ群Ｒ（１）
・再構成可能回路Ｃ（１）
入力：レジスタ群Ｒ（１）、
出力：レジスタ群Ｒ（０）
以上述べた実施例によれば、複数のクロックで処理される多段論理演算処理を行う処理装置の回路規模を小さくし、かつ十分な高速処理を実現することができる。
また、複数クロックで処理される多段（マルチ）論理演算処理を、二式の動的再構成可能論理回路、例えばＦＰＧＡ)と二式のレジスタ群にて実現可能である。
また、ボードの両面に再構成可能回路と記憶素子群を配置することにより、実装密度を上げることができ、論理回路の規模を小さくすることができる。
なお、本発明は上述した実施例に限定されるものではなく、様々な変形例が含まれる。例えば、上述した実施例は本発明を分かりやすく説明するために詳細に説明したものであり、必ずしも説明した全ての構成を備えるものに限定されるものではない。また、ある実施例の構成の一部を他の実施例の構成に置き換えることが可能であり、また、ある実施例の構成に他の実施例の構成を加えることも可能である。また、各実施例の構成の一部について、他の構成の追加・削除・置換をすることが可能である。
ＦＰＧＡなどの再構成可能論理を用いた論理検証用ボードベンダにおいても適用することが可能である。
１１０、１２０（Ｃ０、Ｃ１） 再構成可能回路
１３０、１４０（Ｒ１、Ｒ２） 記憶素子群（レジスタ群）
１５０、１６０ 再構成回路割当用制御器（制御手段）
ｔ クロック
４００ ボード
１３０、１４０（Ｒ１、Ｒ２） 記憶素子群（レジスタ群）
１５０、１６０ 再構成回路割当用制御器（制御手段）
ｔ クロック
４００ ボード
Claims (3)
- 複数のサイクルで処理されるマルチサイクル論理演算処理を実行する論理回路において、所定の周期をもって発生する複数のクロック（ｔ０〜）を順次受けて動作する２式の再構成可能な論理回路と当該２式の再構成可能な論理回路の処理結果を保持する２式のレジスタ群とを互い違いに環状に接続した論理回路と、前記複数のクロックのクロック間に前記２式の再生可能な論理回路が２式の論理処理をする論理Ｆ（１）、Ｆ（２）を割り当てて前記２式の再構成可能な論理回路の処理機能を交互に変更制御する制御手段と、を有する複数の再構成可能論理回路を環状直列に接続して、複雑な論理演算処理をパイプライン処理で行う論理処理装置であって、
１枚のボードの両面に前記２式の再構成可能な論理回路Ｃ（０）、Ｃ（１）を実装し、当該ボードの端には、前記両面の再構成可能な２式の論理回路からアクセス可能な記憶素子群である前記２式のレジスタ群Ｒ（０）、Ｒ（１）、を設置し、
前記再構成可能な２式の論理回路Ｃ（０）、Ｃ（２）で以下（１）〜（５）の処理（Ａ）・（Ｂ）・（Ｃ）・（Ｄ）からなる一連の処理を行うことを特徴とする論理演算処理装置。
（１）初期状態として次のように構成する。
再構成可能回路Ｃ（０）：処理（Ａ）用の構成
再構成可能回路Ｃ（１）：処理（Ｂ）用の構成
記憶素子群（レジスタ群）Ｒ（０）の出力：処理（Ａ）の入力
（２）最初のクロック単位で以下の処理を行う。
再構成可能回路Ｃ（０）：処理（Ａ）
これにより、レジスタ群Ｒ（１）には処理（Ａ）の結果が保持される。
（３）次のクロック単位で以下の処理を行う。
再構成可能回路Ｃ（１）：レジスタ群Ｒ（１）の内容を入力
再構成可能回路Ｃ（１）：処理（Ｂ）
再構成可能回路Ｃ（０）：処理（Ｃ）に再構成
これにより、レジスタ群Ｒ（０）には処理（Ｂ）の結果が保持される。
（４）次のクロック単位で以下の処理を行う。
再構成可能回路Ｃ（０）：レジスタ群Ｒ（０）の内容を入力
再構成可能回路Ｃ（０）：処理（Ｃ）
再構成可能回路Ｃ（１）：処理（Ｄ）用に再構成
これにより、レジスタ群Ｒ（１）には処理（Ｃ）の結果が保持される。
（５）次のクロック単位で以下の処理を行う。
再構成可能回路Ｃ（１）：レジスタ群Ｒ（０）の内容を入力
再構成可能回路Ｃ（１）：処理（Ｄ）
これにより、レジスタ群Ｒ（０）には処理（Ｄ）の結果が保持される。 - 請求項１に記載の複数の再構成可能論理回路を環状直列に接続して、複雑な論理演算処理をパイプライン処理で行う論理処理装置であって、
前記２式の再構成可能な論理回路は、ＦＰＧＡ（フィールドプログラマブルゲートアレイ)を構成要素とすることを特徴とする複数の再構成可能論理回路を環状直列に接続して、複雑な論理演算処理をパイプライン処理で行う論理処理装置。 - 請求項１に記載の複数の再構成可能論理回路を環状直列に接続して、複雑な論理演算処理をパイプライン処理で行う論理処理装置であって、
前記２式の再構成可能な論理回路は、処理対象のマルチサイクル論理演算処理の段数より少ない動的再構成可能論理回路とレジスタ群の組み合わせで構成されることを特徴とする複数の再構成可能論理回路を環状直列に接続して、複雑な論理演算処理をパイプライン処理で行う論理処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013062454A JP5775897B2 (ja) | 2013-03-25 | 2013-03-25 | 複数の再構成可能論理回路を環状直列に接続して、パイプライン処理を実現する論理処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013062454A JP5775897B2 (ja) | 2013-03-25 | 2013-03-25 | 複数の再構成可能論理回路を環状直列に接続して、パイプライン処理を実現する論理処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2014187636A JP2014187636A (ja) | 2014-10-02 |
| JP5775897B2 true JP5775897B2 (ja) | 2015-09-09 |
Family
ID=51834718
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2013062454A Expired - Fee Related JP5775897B2 (ja) | 2013-03-25 | 2013-03-25 | 複数の再構成可能論理回路を環状直列に接続して、パイプライン処理を実現する論理処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5775897B2 (ja) |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6034538A (en) * | 1998-01-21 | 2000-03-07 | Lucent Technologies Inc. | Virtual logic system for reconfigurable hardware |
| JP2000340737A (ja) * | 1999-05-31 | 2000-12-08 | Mitsubishi Electric Corp | 半導体パッケージとその実装体 |
| US20100038119A1 (en) * | 1999-08-27 | 2010-02-18 | Lex Kosowsky | Metal Deposition |
| JP3510839B2 (ja) * | 2000-03-28 | 2004-03-29 | 三洋電機株式会社 | 半導体装置およびその製造方法 |
| EP1570599B1 (en) * | 2002-11-27 | 2010-11-03 | The Board of Governors for Higher Education State of Rhode Island and Providence Plantations | System and method of digital system performance enhancement |
| WO2006011232A1 (ja) * | 2004-07-30 | 2006-02-02 | Fujitsu Limited | リコンフィギュラブル回路およびリコンフィギュラブル回路の制御方法 |
| JP4661931B2 (ja) * | 2008-09-24 | 2011-03-30 | オムロン株式会社 | 光伝送モジュール、光伝送モジュールの製造方法、及び電子機器 |
-
2013
- 2013-03-25 JP JP2013062454A patent/JP5775897B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2014187636A (ja) | 2014-10-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7120903B2 (en) | Data processing apparatus and method for generating the data of an object program for a parallel operation apparatus | |
| JP4484756B2 (ja) | リコンフィギュラブル回路および処理装置 | |
| US7849288B2 (en) | Alternately selecting memory units to store and retrieve configuration information in respective areas for a plurality of processing elements to perform pipelined processes | |
| US10374605B2 (en) | Logical elements with switchable connections in a reconfigurable fabric | |
| WO2015066561A1 (en) | Logical elements with switchable connections | |
| US11907681B2 (en) | Semiconductor device and method of controlling the semiconductor device | |
| WO2018067251A1 (en) | Methods and apparatus for dynamically configuring soft processors on an integrated circuit | |
| US20190007049A1 (en) | Self-adaptive chip and configuration method | |
| JP2009271724A (ja) | ハードウェアエンジン制御装置 | |
| JP2013030906A (ja) | プログラマブルロジックデバイス | |
| US9753769B2 (en) | Apparatus and method for sharing function logic between functional units, and reconfigurable processor thereof | |
| CN102411555B (zh) | 一种可伸缩式动态可重构阵列配置信息方法 | |
| JP5775897B2 (ja) | 複数の再構成可能論理回路を環状直列に接続して、パイプライン処理を実現する論理処理装置 | |
| JP5775896B2 (ja) | 論理演算処理装置 | |
| CN110399976A (zh) | 计算装置和计算方法 | |
| CN104348446A (zh) | 一种实现fir滤波的方法和滤波装置 | |
| US11062071B2 (en) | Method for simulating a dynamic system | |
| JP2009245381A (ja) | 積和演算回路、その設計装置、プログラム | |
| JP2012221149A (ja) | リコンフィグ可能な集積回路装置 | |
| JP2016015710A (ja) | プログラマブルロジックデバイス及びプログラマブルロジックデバイスのコンフィギュレーション方法 | |
| Anand et al. | „Modeling and Simulation of Job Shop Scheduling Using Petri-Nets “ | |
| EP1220107A2 (en) | Programmable digital device | |
| JP5535101B2 (ja) | 画像処理装置および画像形成装置 | |
| WO2018207883A1 (ja) | データ処理装置 | |
| RU2558613C2 (ru) | Способ организации параллельно-конвейерных вычислений в однородной вычислительной среде с коммутационно-потоковым управлением |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150317 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150512 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150609 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150706 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5775897 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |