JP5775009B2 - Wiring board - Google Patents
Wiring board Download PDFInfo
- Publication number
- JP5775009B2 JP5775009B2 JP2012024022A JP2012024022A JP5775009B2 JP 5775009 B2 JP5775009 B2 JP 5775009B2 JP 2012024022 A JP2012024022 A JP 2012024022A JP 2012024022 A JP2012024022 A JP 2012024022A JP 5775009 B2 JP5775009 B2 JP 5775009B2
- Authority
- JP
- Japan
- Prior art keywords
- pin
- wiring board
- solder
- protrusion
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 229910000679 solder Inorganic materials 0.000 claims description 77
- 239000004020 conductor Substances 0.000 claims description 62
- 229920005989 resin Polymers 0.000 claims description 28
- 239000011347 resin Substances 0.000 claims description 28
- 230000002093 peripheral effect Effects 0.000 claims description 17
- 238000007747 plating Methods 0.000 claims description 15
- 239000010931 gold Substances 0.000 claims description 10
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 7
- 229910052737 gold Inorganic materials 0.000 claims description 7
- 239000007769 metal material Substances 0.000 claims description 5
- 238000009413 insulation Methods 0.000 claims description 4
- 239000010410 layer Substances 0.000 description 122
- 238000000034 method Methods 0.000 description 29
- 238000004519 manufacturing process Methods 0.000 description 24
- 230000008569 process Effects 0.000 description 24
- 239000002184 metal Substances 0.000 description 20
- 229910052751 metal Inorganic materials 0.000 description 20
- 239000000945 filler Substances 0.000 description 10
- 238000003892 spreading Methods 0.000 description 9
- 230000007480 spreading Effects 0.000 description 9
- 239000000463 material Substances 0.000 description 8
- 239000004065 semiconductor Substances 0.000 description 7
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 7
- 238000009736 wetting Methods 0.000 description 7
- 239000010949 copper Substances 0.000 description 6
- 230000006866 deterioration Effects 0.000 description 6
- 238000007788 roughening Methods 0.000 description 6
- 239000000758 substrate Substances 0.000 description 6
- 238000005406 washing Methods 0.000 description 5
- 238000005520 cutting process Methods 0.000 description 4
- 238000013461 design Methods 0.000 description 4
- 238000003825 pressing Methods 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 239000003822 epoxy resin Substances 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 229920000647 polyepoxide Polymers 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 229920006015 heat resistant resin Polymers 0.000 description 2
- 238000009832 plasma treatment Methods 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 239000011342 resin composition Substances 0.000 description 2
- 238000007789 sealing Methods 0.000 description 2
- 229920001187 thermosetting polymer Polymers 0.000 description 2
- 229910017944 Ag—Cu Inorganic materials 0.000 description 1
- 229910020816 Sn Pb Inorganic materials 0.000 description 1
- 229910020836 Sn-Ag Inorganic materials 0.000 description 1
- 229910020922 Sn-Pb Inorganic materials 0.000 description 1
- 229910020935 Sn-Sb Inorganic materials 0.000 description 1
- 229910020988 Sn—Ag Inorganic materials 0.000 description 1
- 229910008783 Sn—Pb Inorganic materials 0.000 description 1
- 229910008757 Sn—Sb Inorganic materials 0.000 description 1
- 239000000654 additive Substances 0.000 description 1
- 238000004220 aggregation Methods 0.000 description 1
- 230000002776 aggregation Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000007664 blowing Methods 0.000 description 1
- 238000005219 brazing Methods 0.000 description 1
- 239000012792 core layer Substances 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000005553 drilling Methods 0.000 description 1
- 239000000835 fiber Substances 0.000 description 1
- -1 for example Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000003365 glass fiber Substances 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 238000003466 welding Methods 0.000 description 1
Images
Landscapes
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Lead Frames For Integrated Circuits (AREA)
Description
本発明は、配線基板に関する。 The present invention relates to a wiring board.
近年、コア層の少なくとも一方の主面上において導体層と樹脂絶縁層とがそれぞれ少なくとも1層積層され、最表面にソルダーレジスト層が形成されてなる配線基板、いわゆる樹脂製配線基板を用い、この上に半導体素子を搭載して半導体パッケージを製造することが盛んに行われている。 In recent years, a wiring board in which at least one conductor layer and a resin insulating layer are laminated on at least one main surface of a core layer and a solder resist layer is formed on the outermost surface, a so-called resin wiring board is used. 2. Description of the Related Art A semiconductor package is actively manufactured by mounting a semiconductor element thereon.
半導体素子は、配線基板の主面をなす半導体素子搭載領域のパッド上に、はんだバンプを介して電気的に接続される。一方、配線基板の裏面側にはベース基板と電気的に接続するためのはんだボールや、ソケットに挿入して電気的に接続するためのピンなどの外部端子が形成されている。なお、外部端子の形態に依存して、一般に、前者のように外部端子としてはんだボールを有する配線基板は、いわゆるボールグリッドアレイ(BGA)配線基板と呼ばれ、後者のように外部端子としてピンを有する配線基板は、いわゆるピングリッドアレイ(PGA)配線基板と呼ばれる。 The semiconductor element is electrically connected to the pad in the semiconductor element mounting region that forms the main surface of the wiring board via solder bumps. On the other hand, external terminals such as solder balls for electrical connection with the base substrate and pins for electrical connection by insertion into a socket are formed on the back side of the wiring substrate. In general, depending on the form of the external terminal, a wiring board having solder balls as an external terminal as in the former is called a so-called ball grid array (BGA) wiring board, and pins are used as external terminals in the latter. The wiring board which has is called a so-called pin grid array (PGA) wiring board.
特に、PGAタイプの配線基板は、配線基板のソルダーレジスト層に形成された開口部に対してピンを挿設し、開口部に露出した導体層と電気的に接続させることによって得ることができる。ピンの固定は、開口部に露出した導体層にはんだを印刷した後、当該ピンを上記開口部内に挿入してからリフローを行うことにより行う。 In particular, a PGA type wiring board can be obtained by inserting a pin into an opening formed in a solder resist layer of the wiring board and electrically connecting the conductive layer exposed in the opening. The pin is fixed by printing solder on the conductor layer exposed in the opening and then reflowing after inserting the pin into the opening.
しかしながら、一般にピンは電気伝導性に優れた金属材料から構成されるため、ピンとはんだとの濡れ性が高くなる。このため、リフローによりはんだを溶融させた際に、溶融したはんだはピンの基部のみではなく、当該基部の中心から上方に向けて立設した軸部にまで濡れ広がり、軸部の側面においてもはんだ層が形成されてしまう場合がある。 However, since the pin is generally made of a metal material having excellent electrical conductivity, the wettability between the pin and the solder is increased. For this reason, when the solder is melted by reflow, the melted solder spreads not only to the base of the pin but also to the shaft standing up from the center of the base, and the solder also on the side of the shaft A layer may be formed.
この場合、ピンの軸部の太さが設計値よりも増大してしまい、ソケットの孔径よりも大きくなって、外部端子であるピンを当該ソケットに装着することができなくなってしまうという問題が生じる。また、ピンをソケットに装着できたとしても、その軸部には電気伝導性に劣るはんだ層が形成されているために、ピンとソケットとの接続部における電気伝導性が劣化し、配線基板からの電気信号を高いS/N比の下に外部回路に伝送することが困難になるとともに、配線基板に供給すべき電力も劣化してしまい、配線基板の駆動性が劣化する場合がある。 In this case, the thickness of the shaft portion of the pin increases from the design value, and becomes larger than the hole diameter of the socket, so that there is a problem that the pin as an external terminal cannot be attached to the socket. . Even if the pin can be attached to the socket, a solder layer inferior in electrical conductivity is formed on the shaft portion, so that the electrical conductivity at the connection portion between the pin and the socket is deteriorated. In some cases, it becomes difficult to transmit an electric signal to an external circuit under a high S / N ratio, and the power to be supplied to the wiring board also deteriorates, which may deteriorate the drivability of the wiring board.
このような問題に対処すべく、配線基板の外部端子であるピンの基部の外周端に、ピンの軸部を取り囲むようにして樹脂層を形成することが試みられている。樹脂層とはんだとの濡れ性は低いために、当該樹脂層においてはんだの濡れ広がりは抑制され、当該はんだがピンの軸部にまで濡れ広がるのを抑制することができる。したがって、ピンの軸部にはんだ層が形成されることがないので、上述したような問題を回避することができる(特許文献1)。 In order to cope with such a problem, it has been attempted to form a resin layer on the outer peripheral end of the base portion of the pin which is an external terminal of the wiring board so as to surround the shaft portion of the pin. Since the wettability between the resin layer and the solder is low, the spread of the solder in the resin layer is suppressed, and the solder can be suppressed from spreading to the shaft portion of the pin. Therefore, since the solder layer is not formed on the shaft portion of the pin, the above-described problem can be avoided (Patent Document 1).
しかしながら、上述した樹脂層は、ピンの基部の一部を構成することになるため、はんだはピンの基部における樹脂層以下の側面を覆うにすぎず、はんだによるピン基部の被覆割合が減少する。このため、導体層に対してピンを強固に固定することができず、上記導体層からピンが離脱してしまうという問題があった。 However, since the resin layer described above constitutes a part of the base portion of the pin, the solder only covers the side surface of the pin base portion below the resin layer, and the covering ratio of the pin base portion with the solder is reduced. For this reason, there is a problem that the pin cannot be firmly fixed to the conductor layer and the pin is detached from the conductor layer.
本発明は、互いに積層された少なくとも1層の導体層及び少なくとも1層の樹脂絶縁層と、はんだを介して、前記少なくとも1層の導体層に電気的に接続された複数のピンとを備えた配線基板において、各ピンを固定する際のはんだの濡れ広がりを抑制するとともに、各ピンが強固に固定された配線基板を提供することを目的とする。 The present invention provides a wiring comprising at least one conductor layer and at least one resin insulation layer laminated together, and a plurality of pins electrically connected to the at least one conductor layer via solder. An object of the present invention is to provide a wiring board in which each pin is firmly fixed while suppressing the wetting and spreading of solder when fixing each pin on the board.
上記目的を達成すべく、本発明は、
互いに積層された少なくとも1層の導体層及び少なくとも1層の樹脂絶縁層と、
はんだを介して、前記少なくとも1層の導体層に電気的に接続された複数のピンと、を備えた配線基板であって、
前記ピンは、基部と、この基部の上面の中心部に立設された軸部と、前記基部の上面であって、前記軸部の外方において前記基部の外周端に沿うようにして形成された第1突起部と、少なくとも前記基部の上面及び前記第1突起部の上面において、前記基部の前記外周端から前記中心部に向かって連続するようにして形成された少なくとも1つの線状の第2突起部とを有し、
前記基部は、前記はんだによって前記少なくとも1層の導体層に固定されていることを特徴とする配線基板に関する。
In order to achieve the above object, the present invention provides:
At least one conductor layer and at least one resin insulation layer laminated together;
A plurality of pins electrically connected to the at least one conductor layer via solder, and a wiring board comprising:
The pin is formed so as to be along the outer peripheral end of the base portion on the outer side of the base portion, the shaft portion standing at the center of the upper surface of the base portion, and the upper surface of the base portion. In addition, at least one linear first formed on the first protrusion, and at least the upper surface of the base and the upper surface of the first protrusion so as to be continuous from the outer peripheral end of the base toward the center. 2 protrusions,
The base is fixed to the at least one conductor layer by the solder.
本発明によれば、導体層と樹脂絶縁層とがそれぞれ少なくとも1層積層されるとともに、はんだを介して、少なくとも1層の導体層に電気的に接続された複数のピンと、を備えた配線基板において、上記ピンは、基部と、この基部の上面の中心部に立設された軸部と、基部の上面であって、軸部の外方において基部の外周面に沿うようにして形成された第1突起部と、基部の外周端から中心部に向かって連続するようにして形成された少なくとも1つの線状の第2突起部とを有するように構成している。 According to the present invention, at least one conductor layer and a resin insulating layer are laminated, and a plurality of pins electrically connected to at least one conductor layer via solder. The pin is formed so as to be along the outer peripheral surface of the base on the outer side of the base portion, the shaft portion standing at the center of the upper surface of the base portion, and the upper surface of the base portion. The first projecting portion and at least one linear second projecting portion formed so as to continue from the outer peripheral end of the base portion toward the center portion are configured.
上記ピンは、電気伝導性に優れた金属材料から構成されるため、リフローを行うことでピンを固定する際に、溶融したはんだがピンに対して濡れ広がり、ピンの軸部に向かって這い上がるようになる。しかしながら、本発明においては、上述のように、ピンの軸部の外方であって、基部の外周面に沿うようにして第1突起部を形成するようにしている。したがって、はんだのピンに対する濡れ広がりは、第1突起部において抑制されるので、はんだがピンの軸部まで濡れ広がって、軸部の表面にはんだ層を形成するようなことがない。 The pin is made of a metal material having excellent electrical conductivity. Therefore, when the pin is fixed by performing reflow, the molten solder wets and spreads toward the pin and crawls up toward the shaft portion of the pin. It becomes like this. However, in the present invention, as described above, the first protrusion is formed outside the pin shaft and along the outer peripheral surface of the base. Therefore, since wetting and spreading of the solder to the pin is suppressed at the first protrusion, the solder does not spread to the shaft portion of the pin and form a solder layer on the surface of the shaft portion.
このため、ピンの軸部の太さが設計値よりも増大してしまい、配線基板を電気的に接続すべき外部ソケットの孔径よりも大きくなって、外部端子であるピンを当該ソケットに装着することができなくなってしまうという問題を回避することができる。また、ピンをソケットに装着できた場合において、その軸部には電気伝導性に劣るはんだ層が形成されていないので、ピンとソケットとの接続部における電気伝導性の劣化を抑制することができ、配線基板からの電気信号を高いS/N比の下に外部回路に伝送することが可能になり、さらに配線基板に供給すべき電力の劣化も抑制して、配線基板の駆動性の劣化を防止することができる。 For this reason, the thickness of the shaft portion of the pin increases from the design value, and becomes larger than the hole diameter of the external socket to which the wiring board is to be electrically connected, and the pin as the external terminal is attached to the socket. The problem of being unable to do so can be avoided. In addition, when the pin can be attached to the socket, since the solder layer inferior in electrical conductivity is not formed on the shaft portion, it is possible to suppress deterioration of electrical conductivity in the connection portion between the pin and the socket, It is possible to transmit the electrical signal from the wiring board to an external circuit under a high S / N ratio, and further suppress the deterioration of the power to be supplied to the wiring board, thereby preventing the deterioration of the driving performance of the wiring board. can do.
また、本発明においては、上記ピンの、少なくとも基部の上面及び第1突起部の上面において、基部の外周端から中心部に向かって連続するように、少なくとも1つの線状の第2突起部を形成するようにしている。したがって、ピンを固定するはんだは、上記第2突起部を辿って上昇する一方、上述のように、はんだの濡れ広がりは上記第1突起部で抑制されるので、上記はんだは、例えば少なくとも基部の上面を覆うようになる。したがって、上記ピンの導体層への接合強度を増大させることができる。 In the present invention, at least one linear second protrusion is provided so as to be continuous from the outer peripheral end of the base toward the center on at least the upper surface of the base and the upper surface of the first protrusion of the pin. Try to form. Accordingly, the solder for fixing the pin rises following the second protrusion, while the wetting and spreading of the solder is suppressed by the first protrusion, as described above. Covers the top surface. Therefore, the bonding strength of the pin to the conductor layer can be increased.
換言すれば、ピンを固定する際のはんだの濡れ広がりを抑制し、ピンの性能劣化を防止するとともに、ピンを導体層対して強固に固定することができる。 In other words, it is possible to prevent the solder from spreading when the pin is fixed, prevent deterioration of the performance of the pin, and firmly fix the pin to the conductor layer.
本発明の一例においては、上記ピンの表面、すなわち基部、軸部、第1突起部及び第2突起部の表面に、少なくとも金を含むめっき層を形成することができる。金を含む例えばNi/Auめっき層は、特にはんだとの濡れ性が高いので、ピンに対するはんだの濡れ広がり性が増大する。しかしながら、本発明においては、上述のように第1突起部を有しているので、上記はんだの濡れ広がり性の増大による軸部への這い上がりを効果的に抑制することができる。一方、はんだは第2突起部を辿って容易に上昇し、基部の上面を簡易に覆うことができるようになる。したがって、配線基板に対するピンの接合強度を向上させることができる。 In an example of the present invention, a plating layer containing at least gold can be formed on the surface of the pin, that is, the surfaces of the base, the shaft, the first protrusion, and the second protrusion. For example, a Ni / Au plating layer containing gold has a particularly high wettability with solder, so that the wettability of the solder with respect to the pins increases. However, in the present invention, since the first protrusion is provided as described above, it is possible to effectively suppress creeping up to the shaft due to the increase in wettability of the solder. On the other hand, the solder easily rises following the second protrusion, and can easily cover the upper surface of the base. Therefore, the bonding strength of the pins to the wiring board can be improved.
本発明の一例においては、ピンの基部、軸部、第1突起部及び第2突起部は同一の材料から構成することができる。これによって、ピンの製造工程を簡略化することができる。なお、ここでいう材料とは、ピンを構成する母材を意味するものである。 In an example of the present invention, the base portion, the shaft portion, the first protrusion portion, and the second protrusion portion of the pin can be made of the same material. Thereby, the manufacturing process of a pin can be simplified. In addition, the material here means the base material which comprises a pin.
本発明の一例においては、ピンの第1突起部の端部を曲面状とすることができる。この場合、上記はんだは、基部の上面にまで容易に達することができる。したがって、ピンとはんだとの接合面積を容易に増大させることができるので、ピンの導体層への接合強度を増大させることができる。 In one example of the present invention, the end of the first protrusion of the pin can be curved. In this case, the solder can easily reach the upper surface of the base. Therefore, since the bonding area between the pin and the solder can be easily increased, the bonding strength of the pin to the conductor layer can be increased.
以上説明したように、本発明によれば、互いに積層された少なくとも1層の導体層及び少なくとも1層の樹脂絶縁層と、はんだを介して、前記少なくとも1層の導体層に電気的に接続された複数のピンとを備えた配線基板において、各ピンを固定する際のはんだの濡れ広がりを抑制するとともに、各ピンが強固に固定された配線基板を提供することができる。 As described above, according to the present invention, at least one conductor layer and at least one resin insulation layer laminated on each other are electrically connected to the at least one conductor layer via solder. Further, in the wiring board provided with a plurality of pins, it is possible to provide a wiring board in which each pin is firmly fixed while suppressing the spread of the solder when the pins are fixed.
以下、図面を参照しながら本発明の実施形態について説明する。 Hereinafter, embodiments of the present invention will be described with reference to the drawings.
(配線基板)
最初に、本発明の実施形態における配線基板の構成について説明する。但し、以下に示す配線基板はあくまでも例示であって、導体層と樹脂絶縁層とがそれぞれ少なくとも1層積層されるとともに、はんだを介して、上記少なくとも1層の導体層に電気的に接続された複数のピンを有していれば特に限定されるものではない。
(Wiring board)
First, the configuration of the wiring board in the embodiment of the present invention will be described. However, the wiring board shown below is merely an example, and at least one conductor layer and a resin insulating layer are laminated and electrically connected to the at least one conductor layer via solder. It does not specifically limit if it has a some pin.
図1及び2は、本実施形態における配線基板の平面図であり、図1は、配線基板を上側から見た場合の状態を示し、図2は、図1に示す配線基板を下側から見た場合の状態を示している。また、図3は、図1及び図2に示す配線基板をI−I線に沿って切った場合の断面の一部を拡大して示す図であり、図4は、図1及び図2に示す配線基板をII−II線に沿って切った場合の断面の一部を拡大して示す図である。 1 and 2 are plan views of the wiring board according to the present embodiment. FIG. 1 shows a state when the wiring board is viewed from the upper side, and FIG. 2 shows the wiring board shown in FIG. The state is shown. 3 is an enlarged view showing a part of a cross section when the wiring board shown in FIGS. 1 and 2 is cut along the line II, and FIG. 4 is a view shown in FIGS. It is a figure which expands and shows a part of cross section at the time of cutting the wiring board to show along II-II line.
図5は、図3及び図4に示す配線基板の、下側のソルダーレジスト層に形成された開口部及び開口部内に形成されたピンの近傍を拡大して示す図であり、図6は、図5に示す状態を下方から見た場合の平面図である。また、図7及び図8は、図3及び図4に示す配線基板の、下側のソルダーレジスト層に形成された開口部内に形成されたピンの形成過程を説明するための図である。 FIG. 5 is an enlarged view of the opening formed in the solder resist layer on the lower side of the wiring board shown in FIGS. 3 and 4 and the vicinity of the pin formed in the opening, and FIG. It is a top view at the time of seeing the state shown in FIG. 5 from the downward direction. FIGS. 7 and 8 are diagrams for explaining the process of forming pins formed in the openings formed in the lower solder resist layer of the wiring board shown in FIGS. 3 and 4.
図1〜4に示す配線基板1は、耐熱性樹脂板(たとえばビスマレイミド−トリアジン樹脂板)や、繊維強化樹脂板(たとえばガラス繊維強化エポキシ樹脂)等で構成された板状コア2の両表面に、所定のパターンに形成されてなる金属配線7aをなすコア導体層M1,M11(単に導体層ともいう)がCuメッキによりそれぞれ形成されている。これらコア導体層M1,M11は板状コア2の表面の大部分を被覆する面導体パターンとして形成され、電源層または接地層として用いられるものである。
A
他方、板状コア2には、ドリル等により穿設されたスルーホール12が形成され、その内壁面にはコア導体層M1,M11を互いに導通させるスルーホール導体30が形成されている。また、スルーホール12は、エポキシ樹脂等の樹脂製穴埋め材31により充填されている。
On the other hand, a through-
また、コア導体層M1,M11の上層には、熱硬化性樹脂組成物6にて構成された第1のビア層(ビルドアップ層:絶縁層)V1,V11がそれぞれ形成されている。さらに、その表面には、所定のパターンに形成されてなる金属配線7bをなす第1の導体層M2,M12がCuメッキによりそれぞれ形成されている。なお、コア導体層M1,M11と第1の導体層M2,M12とは、それぞれビア34により層間接続がなされている。同様に、第1の導体層M2,M12の上層には、熱硬化性樹脂組成物6を用いた第2のビア層(ビルドアップ層:絶縁層)V2,V12がそれぞれ形成されている。
In addition, first via layers (build-up layers: insulating layers) V1 and V11 made of the
第2のビア層V2及びV12上には、それぞれ金属端子パッド10,16を有する第2の導体層M3,M13が形成されている。これら第1の導体層M2,M12と第2の導体層M3,M13とは、それぞれビア34により層間接続がなされている。ビア34は、ビアホール34hとその内周面に設けられたビア導体34sと、底面側にてビア導体34sと導通するように設けられたビアパッド34pと、ビアパッド34pと反対側にてビア導体34hの開口周縁から外向きに張り出すビアランド34lとを有している。
On the second via layers V2 and V12, second conductor layers M3 and M13 having
以上のように、板状コア2の第1の主面MP1上には、コア導体層M1、第1のビア層V1、第1の導体層M2、第2のビア層V2及び第2の導体層M3が順次に積層され、第1の配線積層部L1を形成している。また、板状コア2の第2の主面MP2上においては、コア導体層M11、第1のビア層V11、第1の導体層M12、第2のビア層V12及び第2の導体層M13が順次に積層され、第2の配線積層部L2を形成している。そして、第1の主表面CP1上には複数の金属端子パッド10が形成されており、第2の主表面CP2上には、複数の金属端子パッド16が形成されている。
As described above, on the first main surface MP1 of the plate-
なお、金属端子パッド10は、リフローすることによって形成したはんだバンプ11を介して、図示しない半導体素子をフリップチップ接続するためのパッド(FCパッド)であり、半導体素子搭載領域を構成する。図1に示すように、これら金属端子パッド10は、配線基板1の略中央部において形成され、矩形状に配列されている。
The
また、金属端子パッド16は、配線基板1をソケット等に接続するためのピンを固定する裏面ランド(PGAパッド)として利用されるものであって、これら金属端子パッド16は、配線基板1の略中心部を除く外周領域に形成され、前記略中央部を囲むようにして矩形状に配列されている。
The
さらに、第1の主表面CP1上には開口部8aを有するソルダーレジスト層8が形成されており、第2の主表面CP2上にも開口部18aを有するソルダーレジスト層18が形成されている。開口部18aに露出した金属端子パッド16には、ピン17がはんだ19によって固定され、金属端子パッド16とピン17とが電気的に接続されている。はんだ19は、例えばSn−Sb,Sn−Pb,Sn−Ag及びSn−Ag−Cuなどから構成することができる。
Furthermore, a solder resist
なお、図1〜4から明らかなように、本実施形態における配線基板1は矩形の略板形状を呈しており、その大きさは、例えば約35mm×約35mm×約1mmとすることができる。
1 to 4, the
図5及び図6に示すように、ピン17は、底面が半球状を呈する円板状の基部171と、この基部171の上面の中心部に立設される軸部172と、基部171の上面であって、軸部172の外方において基部171の外周端に沿うようにして形成された第1突起部173と、基部171の上面及び第1突起部173の上面において連続するようにして形成された1つの線状の第2突起部174とを有している。
As shown in FIGS. 5 and 6, the
なお、図5及び図6では、第1突起部173を基部171上面の外周端に形成しているが、基部171上面の外周端より内方に形成することもできる。
5 and 6, the
ピン17は、一般に電気伝導性に優れた金属材料から構成されるため、ピン17を固定する際に、はんだがピン17に対して濡れ広がり、ピン17を這い上がるようになる。しかしながら、本実施形態においては、上述のように、ピン17の軸部172の外方であって、基部171の外周端に沿うようにして第1突起部173を形成するようにしている。したがって、はんだのピン17に対する濡れ広がりは、第1突起部173において抑制されるので、はんだがピン17の軸部172まで濡れ広がって、軸部172の表面にはんだ層を形成するようなことがない。
Since the
このため、ピン17の軸部の太さが設計値よりも増大してしまい、配線基板1を電気的に接続すべき外部ソケットの孔径よりも大きくなって、外部端子であるピン17を当該ソケットに装着することができなくなってしまうという問題を回避することができる。また、ピン17をソケットに装着できた場合において、その軸部172には電気伝導性に劣るはんだ層が形成されていないので、ピン17とソケットとの接続部における電気伝導性の劣化を抑制することができ、配線基板1からの電気信号を高いS/N比の下に外部回路に伝送することが可能になり、さらに配線基板1に供給すべき電力の劣化も抑制して、配線基板1の駆動性の劣化を防止することができる。
For this reason, the thickness of the shaft portion of the
また、本実施形態においては、ピン17の、基部171の上面及び第1突起部173の上面において、基部171の外周端から中心部に向かって連続するように、線状の第2突起部174を形成するようにしている。したがって、ピン17を固定するはんだは、第2突起部174を辿って上昇する一方、上述のように、はんだの濡れ広がりは第1突起部173で抑制されるので、上記はんだは、例えば基部171の上面を覆うようになる。したがって、ピン17の、金属端子パッド16への接合強度を増大させることができる。
In the present embodiment, the linear
換言すれば、ピン17を固定する際のはんだの濡れ広がりを抑制し、ピン17の性能劣化を防止するとともに、ピン17を金属端子パッド16に対して強固に固定することができる。
In other words, it is possible to suppress the wetting and spreading of the solder when fixing the
ピン17の表面、すなわち基部171、軸部172、第1突起部173及び第2突起部174の表面に、少なくとも金を含むめっき層を形成することができる。金を含む例えばNi/Auめっき層は、特にはんだとの濡れ性が高いので、ピン17に対するはんだの濡れ広がり性が増大する。しかしながら、本実施形態においては、上述のように第1突起部173を有しているので、上記はんだの濡れ広がり性の増大による軸部172への這い上がりを効果的に抑制することができる。一方、はんだは第2突起部174を辿って容易に上昇し、基部171の上面を簡易に覆うことができるようになる。したがって、金属端子パッド16に対するピン17の接合強度を向上させることができる。
A plating layer containing at least gold can be formed on the surface of the
また、ピン17の基部171、軸部172、第1突起部173及び第2突起部174は同一の材料から構成することができる。これによって、ピン17の製造工程を簡略化することができる。なお、ここでいう材料とは、ピン17を構成する母材を意味するものであり、Cu等の金属材料を用いることができる。
Further, the
さらに、ピン17の第1突起部173の端部は曲面状とすることができる。この場合、上記はんだは、基部171の上面にまで容易に達することができる。したがって、ピンとはんだとの接合面積を容易に増大させることができるので、ピン17の、金属端子パッド16への接合強度を容易に増大させることができる。
Furthermore, the end of the
なお、ピン17の、基部171の直径d1は、例えば0.5mm〜0.8mmとすることができ、高さh1は、例えば0.14mm〜0.25mmとすることができる。軸部172の直径d2は、例えば0.29mm〜0.32mmとすることができ、高さh2は、1.4mm〜2.0mmとすることができる。第1突起部173の幅t1は、例えば0.05mm〜0.15mmとすることができ、高さh3は0.01mm〜0.05mmとすることができる。第2突起部174の幅t2は、0.005mm〜0.015mmとすることができ、高さh4は0.005mm〜0.015mmとすることができる。
The diameter d1 of the
図7及び図8は、本実施形態におけるピン17の製造方法の一例を示す図である。図7は、ピン17の一製造工程を示す正面図であり、図8は、ピン17の同一製造工程を示す側面図である。
7 and 8 are views showing an example of a method for manufacturing the
図7及び図8に示すように、ピン17の原材料であるワイヤ17Xを上型41及び下型42によって狭持する。上型41及び下型42には、ワイヤ17Xを狭持した際に、互いに連続するような曲面状の断面を有するリング状の溝部41A及び42Aが形成されている。したがって、ワイヤ17Xの、上型41及び下型42の左方に突出した部分を、押圧部材43によって殴打して押圧することにより、当該部分は円弧状に変形してピン17の基部171となり、上型41及び下型42で狭持された部分は、ピン17の軸部172を構成するようになる。
As shown in FIGS. 7 and 8, the
また、上述のように押圧部材43によって殴打する際に、ワイヤ17Xの突出した部分は、変形して溝部41A及び42A内に圧入されるようになる。したがって、溝部41A及び42A内に圧入された部分が、ピン17の第1突起部173を構成するようになる。そして、第1突起部173の端部の形状は、溝部41A及び42Aの断面形状に対応して曲面状に形成される。
Further, as described above, when striking with the pressing
さらに、上述のように押圧部材43によって殴打する際に、ワイヤ17Xの突出した部分は、変形して上型41及び下型42の境界部分Sに形成された隙間に圧入され、バリを形成するようになる。本実施形態では、このようにして形成されたバリを削り取ることなく、そのまま残存させる。これによって、上記バリが上記第2突起部174を構成するようになる。
Further, when striking with the pressing
このような製造方法によれば、通常のピンの構造に対して、本発明の特徴部分である第1突起部173及び第2突起部174を簡易に形成することができる。
According to such a manufacturing method, the first projecting
但し、上述した製造方法はあくまで一例であって、第1突起部173及び第2突起部174は、溶接やろう付け等によって形成することもできる。また、基部171を設計値より厚く形成し(高さh1を大きくし)、その後に、基部171の表面をレーザ等で加工することにより、上記第1突起部173及び第2突起部174とすることもできる。さらに、第1突起部173の端部を曲面状とするには、例えばピン17に対してバレル研磨を行うこともできる。
However, the manufacturing method described above is merely an example, and the
(配線基板の製造方法)
次に、図1〜4に示す配線基板の製造方法について説明する。図9〜18は、本実施形態における製造方法の工程図である。なお、以下に示す工程図は、図4に相当する、配線基板のII−II線に沿って切った場合の断面で見た場合の順次の工程を中心に示すものである。
(Method for manufacturing a wiring board)
Next, a method for manufacturing the wiring board shown in FIGS. 9 to 18 are process diagrams of the manufacturing method according to the present embodiment. In addition, the process drawing shown below mainly shows the sequential process when it sees in the cross section at the time of cutting along the II-II line of a wiring board corresponding to FIG.
最初に、図9に示すように、板形状の耐熱性樹脂板(たとえばビスマレイミド−トリアジン樹脂板)または繊維強化樹脂板(たとえばガラス繊維強化エポキシ樹脂)を、コア2として用意し、ドリリング等の方法でスルーホール12を穿孔する。次いで、図10に示すように、パターンメッキによりコア導体層M1,M11及びスルーホール導体30を形成し、スルーホール12に樹脂製穴埋め材31を充填する。
First, as shown in FIG. 9, a plate-shaped heat-resistant resin plate (for example, bismaleimide-triazine resin plate) or a fiber reinforced resin plate (for example, glass fiber reinforced epoxy resin) is prepared as the
次に、コア導体層M1,M11に粗化処理を施したのち、図11に示すように、コア導体層M1,M11を被覆するように樹脂フィルム6をラミネート及び硬化させて、絶縁層V1,V11を得る。樹脂フィルムは、必要に応じてフィラーを含んでいてもよい。
Next, after roughening the core conductor layers M1 and M11, as shown in FIG. 11, the
次いで、図12に示すように、絶縁層V1,V11(ビア層)に対してその主表面からレーザを照射し、所定のパターンにてビアホール34hを形成し、ビアホール34hを含む絶縁層V1及びV11に対して粗化処理を実施する。なお、絶縁層V1及びV11が、フィラーを含む場合は、上述のようにして絶縁層V1及びV11に対して粗化処理を施すと、フィラーが遊離して、絶縁層V1及びV11上に残存するようになるので、適宜水洗浄を実施して、遊離したフィラーを除去する。
Next, as shown in FIG. 12, the insulating layers V1 and V11 (via layers) are irradiated with laser from the main surface to form via
次いで、デスミア処理及びアウトラインエッチングを実施してビアホール34h内を洗浄する。なお、本実施形態では、水洗浄を実施しているので、デスミア工程における水洗浄の際に、上記フィラーの凝集を抑制することができる。
Next, the inside of the via
また、本例では、上述した高水圧による水洗浄と上記デスミア処理の間に、エアーブローを行うことができる。これによって、上述した水洗浄によって遊離したフィラーが完全に除去されていない場合でも、エアーブローにおいてフィラーの除去を補完することができる。 Moreover, in this example, an air blow can be performed between the water washing by the high water pressure mentioned above and the said desmear process. Thereby, even when the filler liberated by the water washing described above is not completely removed, the removal of the filler can be supplemented in the air blow.
次いで、図13に示すように、パターンメッキにより第1の導体層M2,M12及びビア導体34sを形成する。第1の導体層M2、M12は、セミアディティブ法等により、以下のようにして形成する。最初に、絶縁層V1,V11上に、例えば無電解銅めっき膜を形成した後、この無電解銅メッキ膜上にレジストを形成し、このレジストの非形成部分に電解銅めっきを行う。なお、前記レジストはKOH等で剥離除去し、パターニングされた第1の導体層M2、M12を形成することができる。
Next, as shown in FIG. 13, the first conductor layers M2 and M12 and the via
次いで、第1の導体層M2,M12に粗化処理を施したのち、図14に示すように、第1の導体層M2,M12を被覆するように樹脂フィルム6をラミネート及び硬化させて、絶縁層V2,V12を得る。この樹脂フィルムも、上述したように、必要に応じてフィラーを含んでいてもよい。
Next, after roughening the first conductor layers M2 and M12, the
次いで、図15に示すように、絶縁層V2,V12(ビア層)に対してその主表面からレーザを照射し、所定のパターンにてビアホール34hを形成し、ビアホール34hを含む絶縁層V2及びV12に対して粗化処理を実施する。絶縁層V2及びV12がフィラーを含む場合は、上述のようにして絶縁層V2及びV12に対して粗化処理を施すと、フィラーが遊離して、絶縁層V2及びV12上に残存するようになるので、上記同様に適宜水洗浄、エアーブローを行う。次いで、ビアホール34hに対して、デスミア処理及び外形エッチング(アウトラインエッチング)を実施してビアホール34h内を洗浄する。
Next, as shown in FIG. 15, the insulating layers V2 and V12 (via layer) are irradiated with laser from the main surface to form via
次いで、図16に示すように、パターンメッキにより第2の導体層M3,M13及びビア導体34sを形成する。
Next, as shown in FIG. 16, the second conductor layers M3 and M13 and the via
その後、図17に示すように、第2の導体層M3,M13上に、ビアホール34h内を埋設するようにしてレジスト層8及び18をそれぞれ形成し、露光現像処理を施すことによって、図18に示すように、開口部18aを形成する。
After that, as shown in FIG. 17, resist
次いで、図17に示す製造過程にある配線基板アセンブリにおいては、開口部18aに露出した金属端子パッド16上にはんだを印刷し、はんだが印刷された金属端子パッド上に図5及び図6に示すようなピン17を配置してリフローした後、当該はんだを固化させてピン17を固定する。以上のような工程を経ることにより、図1〜4に示すような配線基板1を得る。
Next, in the wiring board assembly in the manufacturing process shown in FIG. 17, the solder is printed on the
レジスト層8及び18に対しては必要に応じてプラズマ処理を実施することができる。このプラズマ処理は、プラズマ照射によって、レジスト層8及び18の特に表面を活性化するために実施するものであって、これによって、例えばパッケージ化する際に、封止樹脂層に対する濡れ性が向上することになり、封止樹脂層の塗布性が向上するようになる。特に、配線基板と例えば半導体素子等との狭い空隙にアンダーフィル樹脂を充填する際には、上述した濡れ性の向上によってアンダーフィル樹脂が配線基板、すなわちレジスト層8上で容易に広がるようになるので、従来困難であったアンダーフィル樹脂の注入も容易に行うことができる。
Plasma treatment can be performed on the resist
なお、上述のように、ピン17は、ピン17の基部171の上面及び基部171の外周端に沿うようにして形成された第1突起部173の上面において、例えば、図7及び図8に関連して説明したように、ピン17の形成時に生じるバリ等の線状の第2突起部174が連続するように形成されているので、図5に示すように、上記はんだは、第2突起部174を辿って上昇し、ピン17の基部171の上面を覆うようにして形成される。したがって、ピン17の金属端子パッド16、すなわち製造過程にある配線基板アセンブリへの接合強度を増大させることができる。
Note that, as described above, the
また、ピン17の第1突起部173の端部は、図5に示すように曲面状となるので、上記はんだは、基部171の側面のみではなく、第1突起部173の側面及び上面にまで達するようになる場合がある。したがって、ピン17とはんだとの接合面積が増大するので、ピン17の金属端子パッド16、すなわち製造過程にある配線基板アセンブリへの接合強度を増大させることができる。
Further, since the end portion of the
さらに、ピン17の外表面、すなわち、基部171、軸部172、第1突起部173及び第2突起部174の表面に金を含むめっき、例えばNi/Auめっきを施せば、上述したように、金ははんだとの濡れ性が高いので、はんだは第2突起部174を辿って容易に上昇し、基部171の上面を簡易に覆うことができるようになる。したがって、製造過程にある配線基板アセンブリに対するピン17の接合強度を向上させることができる。但し、はんだの濡れ広がりは、第1突起部173によって抑制されるので、はんだが第1突起部173を超えて軸部172に致り、軸部172の表面にはんだ層が形成されることはない。
Furthermore, if the outer surface of the
以上、本発明を具体例を挙げながら詳細に説明してきたが、本発明は上記内容に限定されるものではなく、本発明の範疇を逸脱しない限りにおいてあらゆる変形や変更が可能である。 The present invention has been described in detail with specific examples. However, the present invention is not limited to the above contents, and various modifications and changes can be made without departing from the scope of the present invention.
例えば、上記具体例においては、コア基板2を有する配線基板1に対して説明したが、本発明は、当然にコア基板2を有しない配線基板においても適用することができる。
For example, in the above specific example, the
例えば、上記具体例においては、底面が半球状を呈する基部171を有するピン17に対して説明したが、基部171の底面形状は特に限定されるものではなく、種々の形状に変形することが可能である。
For example, in the above specific example, the
1 配線基板
M1 コア導体層
V1 第1のビア層
M2 第1の導体層
V2 第2のビア層
M11 コア導体層
V11 第1のビア層
M12 第1の導体層
V12 第2のビア層
34l ビアランド
34p ビアパッド
34s ビア導体
7a,7b 金属配線
8,18 ソルダーレジスト層
8a,18a 開口部
17 ピン
19 はんだ
DESCRIPTION OF
Claims (5)
はんだを介して、前記少なくとも1層の導体層に電気的に接続された複数のピンと、を備えた配線基板であって、
前記ピンは、基部と、この基部の上面の中心部に立設された軸部と、前記基部の上面であって、前記軸部の外方において前記基部の外周端に沿うようにして形成された第1突起部と、少なくとも前記基部の上面及び前記第1突起部の上面において、前記基部の前記外周端から前記中心部に向かって連続するようにして形成された少なくとも1つの線状の第2突起部とを有し、
前記基部は、前記はんだによって前記少なくとも1層の導体層に固定されていることを特徴とする配線基板。 At least one conductor layer and at least one resin insulation layer laminated together;
A plurality of pins electrically connected to the at least one conductor layer via solder, and a wiring board comprising:
The pin is formed so as to be along the outer peripheral end of the base portion on the outer side of the base portion, the shaft portion standing at the center of the upper surface of the base portion, and the upper surface of the base portion. In addition, at least one linear first formed on the first protrusion, and at least the upper surface of the base and the upper surface of the first protrusion so as to be continuous from the outer peripheral end of the base toward the center. 2 protrusions,
The wiring board, wherein the base is fixed to the at least one conductor layer by the solder.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012024022A JP5775009B2 (en) | 2012-02-07 | 2012-02-07 | Wiring board |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012024022A JP5775009B2 (en) | 2012-02-07 | 2012-02-07 | Wiring board |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013162015A JP2013162015A (en) | 2013-08-19 |
JP5775009B2 true JP5775009B2 (en) | 2015-09-09 |
Family
ID=49174014
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012024022A Expired - Fee Related JP5775009B2 (en) | 2012-02-07 | 2012-02-07 | Wiring board |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5775009B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
AU2017351056B2 (en) * | 2016-10-24 | 2020-08-27 | Invuity, Inc. | Lighting element |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5272503B2 (en) * | 2008-05-07 | 2013-08-28 | 株式会社トッパンNecサーキットソリューションズ | Planting pins and printed wiring board with pins |
KR101003684B1 (en) * | 2008-07-03 | 2010-12-23 | 삼성전기주식회사 | Package board leading pin |
US20110014826A1 (en) * | 2009-07-20 | 2011-01-20 | Samsung Electro-Mechanics Co., Ltd. | Lead pin for package substrate |
-
2012
- 2012-02-07 JP JP2012024022A patent/JP5775009B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2013162015A (en) | 2013-08-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8035035B2 (en) | Multi-layer wiring board and method of manufacturing the same | |
US8987901B2 (en) | Component built-in wiring board and manufacturing method of component built-in wiring board | |
US8110754B2 (en) | Multi-layer wiring board and method of manufacturing the same | |
JP5649805B2 (en) | Manufacturing method of semiconductor device | |
US9247654B2 (en) | Carrier substrate and manufacturing method thereof | |
KR101516072B1 (en) | Semiconductor Package and Method of Manufacturing The Same | |
KR20120104387A (en) | Circuit board with via trace connection and method of making the same | |
JP5530859B2 (en) | Wiring board manufacturing method | |
KR101355732B1 (en) | Wiring substrate manufacturing method | |
US20160021744A1 (en) | Printed circuit board and method of manufacturing the same | |
JP2008311520A (en) | Method for manufacturing electronic component built-in substrate | |
JP2010232616A (en) | Semiconductor device, and wiring board | |
JP2008177619A (en) | Chip carrier, semiconductor device and method of manufacturing the chip carrier | |
JP5775009B2 (en) | Wiring board | |
KR20150065029A (en) | Printed circuit board, manufacturing method thereof and semiconductor package | |
JP7112873B2 (en) | Wiring board, semiconductor package, and method for manufacturing wiring board | |
JP5775010B2 (en) | Wiring board | |
JP2011146490A (en) | Circuit board and method of manufacturing the same, semiconductor device, and electronic circuit device | |
JP2007027341A (en) | Printed wiring board and electronic-components mounting structure | |
JP2013211497A (en) | Component joint structure | |
KR100746365B1 (en) | Method for Manufacturing substrate used to mount flip chip | |
JP2016127066A (en) | Printed wiring board with bump and manufacturing method of the same | |
JP2006253167A (en) | Method of manufacturing cavity structure printed wiring board and mounting structure | |
JP5934057B2 (en) | Printed circuit board | |
JP2021019081A (en) | Semiconductor package |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140807 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150519 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150616 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150702 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5775009 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |