JP5773092B2 - 高周波増幅回路 - Google Patents

Description

本発明は、入力された高周波信号を増幅して出力する高周波増幅回路に関する。

無線通信端末には、各種の高周波増幅回路が用いられている。このような高周波増幅回路では、複数の動作モードを変更可能な構成のものがある。例えば、特許文献１に示すような高周波増幅回路が用いられている。図１７は、特許文献１にも記載されている一般的な高周波増幅回路の回路図である。

従来の高周波増幅回路１０Ｐは、ｎｐｎ型トランジスタからなる増幅器１０１とバイアス決定部２０Ｐを備える。増幅器１０１のエミッタは接地されている。増幅器１０１のベースは、入力整合回路９０１を介して、高周波信号が入力されるＲＦ入力端子Ｐｉｎに接続されている。増幅器１０１のコレクタは、出力整合回路９０２を介して、増幅された高周波信号が出力されるＲＦ出力端子Ｐｏｕｔに接続されている。

増幅器１０１のコレクタは、コイル３０１を介して、駆動電圧印加端子Ｐ_ＶＣＣに接続されており、当該駆動電圧印加端子Ｐ_ＶＣＣから直流の駆動電圧Ｖ_ＣＣが増幅器１０１のコレクタに印加される。駆動電圧印加端子Ｐ_ＶＣＣとコイル３０１の接続点は、コンデンサ４０１によって接地されている。

バイアス決定部２０Ｐは、ｎｐｎ型トランジスタからなるバイアス制御素子１０２を備える。バイアス制御素子１０２のエミッタは、抵抗２０１を介して、高周波増幅用の増幅器１０１のベースに接続されている。バイアス制御素子１０２のコレクタには、バイアス用駆動電圧印加端子Ｐ_ＶＣ０が接続されており、当該バイアス用駆動電圧印加端子Ｐ_ＶＣ０から直流のバイアス用駆動電圧Ｖ_Ｃ０がバイアス制御素子１０２のコレクタに印加される。

バイアス制御素子１０２のベースには、抵抗２０２を介して制御電圧入力端子Ｐ_ＶＣＴＬに接続されており、当該制御電圧入力端子Ｐ_ＶＣＴＬから直流の制御電圧Ｖ_ＣＴＬがバイアス制御素子１０２のベースに印加される。

このような従来の高周波増幅回路１０Ｐでは、動作モードに応じた制御電圧Ｖ_ＣＴＬをバイアス制御素子１０２のベースに印加する。Ｌｏｗ Ｌｉｎｅａｒｉｔｙ Ｍｏｄｅ（低線形性モード）では、制御電圧Ｖ_ＣＴＬを低くする。これにより、バイアス制御素子１０２から高周波増幅用の増幅器１０１に供給するベース電流Ｉ_ＢＢは低くなり、出力される高周波信号のレベルを低くでき、消費電力を抑制することができる。Ｈｉ Ｌｉｎｅａｒｉｔｙ Ｍｏｄｅ（高線形性モード）では、制御電圧Ｖ_ＣＴＬを高くする。これにより、バイアス制御素子１０２から高周波増幅用の増幅器１０１に供給するベース電流Ｉ_ＢＢは高くなり、出力される高周波信号のレベルを高くすることができる。

特開平１１−３３０８６６号公報

しかしながら、従来の高周波増幅回路１０Ｐでは、上述のように低線形性モードでベース電流Ｉ_ＢＢを低下させると、ベース電流Ｉ_ＢＢと比較して高周波信号のレベルが大きくなり、バイアス制御素子１０２に高周波信号の影響が加わってしまう。したがって、高周波増幅用の増幅器１０１に供給するベース電流Ｉ_ＢＢも高周波信号の影響を受ける。これにより、高周波増幅回路としてのＡＭ−ＡＭ特性およびＥＶＭ特性が悪化する。

図１８は、従来の高周波増幅回路の出力電力に対するコレクタ電流特性を示す図である。図１９は、従来の高周波増幅回路の出力電力に対するＡＭ−ＡＭ特性を示す図である。図２０は、従来の高周波増幅回路の出力電力に対するＥＶＭ特性を示す図である。なお、ＡＭ−ＡＭ特性とは、入力電力と出力電力の位相変化を示す指標である。とＥＶＭ特性とは、Ｅｒｒｏｒ Ｖｅｃｔｏｒ Ｍａｇｎｉｔｕｄｅ特性の略語であり、障害のある状況での復調器の性能を示す指標である。

図１８に示すように、低線形性モードの場合、高線形性モードと比較して、コレクタ電流Ｉ_ＣＣが低く抑えられる。

しかしながら、図１９に示すように（太矢印部分参照）、５ｄＢｍを超える中出力範囲では、ＡＭ−ＡＭ特性が０から乖離し、ＡＭ−ＡＭ特性が劣化する。これに応じて、図２０に示すように（太矢印部分参照）、ＥＶＭ特性も、高線形性モードよりも高くなって、劣化する。

現在、無線通信では、データ転送量の増加に伴い、多値変調方式が多く採用されている。しかしながら、上述のように、従来の高周波増幅回路１０Ｐの構成の場合、低線形性モードではＡＭ−ＡＭ特性およびＥＶＭ特性が悪く、十分な復調性能を得られない。

本発明の目的は、低線形性モードでのＡＭ−ＡＭ特性やＥＶＭ特性の劣化を抑制する高周波増幅回路を提供することにある。

この発明は、高周波信号を増幅する高周波増幅器と、高周波増幅器にバイアス電流を与えるバイアス回路と、バイアス電流を決定する制御電圧入力端子と、を備えた高周波増幅回路に関する。この高周波増幅回路のバイアス回路は、制御電圧にしたがって高周波増幅器に第１バイアス電流を供給する第１バイアス制御素子と、制御電圧にしたがって高周波増幅器に第２バイアス電流を供給する第２バイアス制御素子と、第１バイアス制御素子の第１バイアス電流出力端子と第２バイアス制御素子の第２バイアス電流出力端子との間の電位差を調整するバイアス調整回路と、を備える。

この構成では、バイアス調整回路によって、第１バイアス電流と第２バイアス電流とが高周波増幅器へ供給される量が調整される。これにより、動作モードに応じたバイアス電流を高周波増幅器へ供給することができる。例えば、低線形性モードにおいて、バイアス電流をある程度増加させる場合に、不要にバイアス電流が増加してしまうことを抑制できる。これにより、高周波増幅器のコレクタ電流Ｉ_ＣＣの不要な増加を抑制でき、ＡＭ−ＡＭ特性およびＥＶＭ特性の劣化を抑制できる。

また、この発明の高周波増幅回路のバイアス調整回路は、次の構成であることが好ましい。バイアス調整回路は、インピーダンス素子、スイッチ回路、およびバイアス電流調整用電圧印加端子を備える。インピーダンス素子は、第１バイアス制御素子の第１バイアス電流出力端子と、第２バイアス制御素子の第２バイアス電流出力端子と、の間に接続されている。スイッチ回路は、第２バイアス電流出力端子を異なる第１電位または第２電位のいずれかに設定する。バイアス電流調整用電圧印加端子は、該スイッチ回路にバイアス電流調整用電圧を印加する。

この構成では、バイアス電流調整用電圧に応じてスイッチ回路が、第２バイアス電流出力端子の電位を、第１電位もしくは第２電位に調整する。第２バイアス電流の出力端子の電位が調整されることで、第１バイアス電流出力端子と第２バイアス電流出力端子との電位差が変化し、高周波増幅回路に供給されるバイアス電流が調整される。これにより、確実且つ容易にバイアス電流を調整できる。

また、この発明の高周波増幅回路のスイッチ回路は、バイアス電流調整用電圧印加端子からのバイアス電流調整用電圧に応じてオンオフ制御されるスイッチ素子を備えることが好ましい。

この構成では、スイッチ素子のオンオフにより、第１電位と第２電位とが選択的に設定される。より簡素な回路構成で、バイアス電流を調整できる。

また、この発明の高周波増幅回路は、制御電圧同期調整回路を備えることが好ましい。制御電圧同期調整回路は、バイアス電流調整用電圧によって、第１バイアス制御素子と第２バイアス制御素子に対する制御電圧による印加電圧を調整する。

この構成では、第１バイアス制御素子と第２バイアス制御素子のバイアスも調整される。これにより、第１バイアス電流および第２バイアス電流も調整され、不要なバイアス電流の増加を、より確実に抑制できる。

また、この発明の高周波増幅回路では、高周波増幅器、第１バイアス制御素子、第２バイアス制御素子、およびスイッチ素子は、ｎｐｎ型トランジスタであるとよい。

この構成では、各能動素子部が同じ半導体素子で実現される。これにより、上述の作用効果を得ながら、高周波増幅回路を単純な構造で実現することができる。

また、この発明の高周波増幅回路では、高周波増幅器、第１バイアス制御素子、および第２バイアス制御素子は、ｎｐｎ型トランジスタであり、スイッチ素子は電界効果型トランジスタであってもよい。

この構成であっても、上述の作用効果を得ながら、高周波増幅回路を比較的単純化された構造で実現することができる。

また、この発明の高周波増幅回路は、インピーダンス素子が抵抗であることが好ましい。

この構成では、高周波増幅回路を簡素な構成で実現できる。

また、この発明の高周波増幅回路は、インピーダンス素子が抵抗とコンデンサの並列回路であってもよい。

この構成では、高周波増幅器に流れるバイアス電流量をさらに低くすることができ、ＡＭ−ＡＭ特性およびＥＶＭ特性の劣化をさらに抑制することができる。

また、この発明の高周波増幅回路は、第１バイアス制御素子と第２バイアス制御素子に対する制御電圧に基づく印加電圧を補償する電圧補償回路を備えることが好ましい。

この構成では、制御電圧のバラツキや、第１、第２バイアス制御素子の温度特性、高周波増幅器の温度特性を補償することができる。これにより、高周波増幅特性が向上する。

また、この発明の高周波増幅回路の電圧補償回路は、第１バイアス制御素子と第２バイアス制御素子の制御電圧の印加点と、グランドとの間に縦続接続された複数の補償用制御素子からなることが好ましい。

この構成では、電圧補償を高精度且つ簡素な回路構成で実現できる。

また、この発明の高周波増幅回路では、高周波増幅器とバイアス回路との接続点よりも高周波信号の入力される側にコンデンサと抵抗の並列回路を接続してもよい。

この構成では、高周波増幅回路の安定性を向上させることができる。

また、この発明の高周波増幅回路では、高周波増幅器を複数段接続し、複数段の高周波増幅器毎にバイアス回路が形成されていてもよい。

この構成では、各段に上述の作用効果が得られるので、ＥＶＭ特性等の高周波特性を劣化させることなく、消費電力の低減効果を、さらに効果的に発揮することができる。

この発明によれば、高線形性モードの特性に影響を与えることなく、低線形性モードでのＡＭ−ＡＭ特性やＥＶＭ特性の劣化を抑制することができる。

本発明の第１の実施形態に係る高周波増幅回路の回路図である。 高線形性モード時の出力電力Ｐｏｕｔに対するエミッタ電圧Ｖｅ２，Ｖｅ３およびエミッタ電位差Δ（Ｖｅ３−Ｖｅ２）の特性と、出力電力Ｐｏｕｔに対するバイアス電流Ｉ_ＢＢおよび部分電流Ｉａ＋Ｉｂ，Ｉｃの特性を示す図である。 低線形性モード時の出力電力Ｐｏｕｔに対するエミッタ電圧Ｖｅ２，Ｖｅ３およびエミッタ電位差Δ（Ｖｅ３−Ｖｅ２）の特性と、出力電力Ｐｏｕｔに対するバイアス電流Ｉ_ＢＢおよび部分電流Ｉｂ−Ｉｄ，Ｉｂ，Ｉｄの特性を示す図である。 従来構成と第１の実施形態の構成との出力電力Ｐｏｕｔに対するバイアス電流Ｉ_ＢＢの特性を示す図である。 従来構成と第１の実施形態の構成との出力電力Ｐｏｕｔに対する高周波増幅器のコレクタ電流Ｉ_ＣＣの特性を示す図である。 従来構成と第１の実施形態の構成との出力電力Ｐｏｕｔに対するＡＭ−ＡＭ特性を示す図である。 従来構成と第１の実施形態の構成との出力電力Ｐｏｕｔに対するＥＶＭ特性を示す図である。 ＲＦＩＣと高周波増幅回路との複合モジュールの回路図である。 本発明の第２の実施形態に係る高周波増幅回路の回路図である。 本発明の第３の実施形態に係る高周波増幅回路の回路図である。 本発明の第４の実施形態に係る高周波増幅回路の回路図である。 第４の実施形態の高周波増幅回路の低線形性モード時の出力電力Ｐｏｕｔに対するエミッタ電圧Ｖｅ２を、第１の実施形態の高周波増幅回路の低線形性モード時の出力電力Ｐｏｕｔに対するエミッタ電圧Ｖｅ２と比較した図である。 第４の実施形態の高周波増幅回路の低線形性モード時の出力電力Ｐｏｕｔに対するＡＭ−ＡＭ特性を、第１の実施形態の高周波増幅回路の低線形性モード時の出力電力Ｐｏｕｔに対するＡＭ−ＡＭ特性と比較した図である。 本発明の第５の実施形態に係る高周波増幅回路の回路図である。 本発明の第６の実施形態に係る高周波増幅回路の回路図である。 本発明の第７の実施形態に係る高周波増幅回路の回路図である。 従来の一般的な高周波増幅回路の回路図である。 従来の高周波増幅回路の出力電力に対するコレクタ電流特性を示す図である。 従来の高周波増幅回路の出力電力に対するＡＭ−ＡＭ特性を示す図である。 従来の高周波増幅回路の出力電力に対するＥＶＭ特性を示す図である。

本発明の第１の実施形態に係る高周波増幅回路について、図を参照して説明する。図１は本発明の第１の実施形態に係る高周波増幅回路の回路図である。

高周波増幅回路１０は、増幅器１０１（本発明の高周波増幅器に相当する。）、バイアス回路２０を備える。増幅器１０１は、ｎｐｎ型トランジスタからなり、エミッタ接地されている。増幅器１０１のベースは、入力整合回路９０１を介して、ＲＦ入力端子Ｐｉｎに接続されている。増幅器１０１のコレクタは、出力整合回路９０２を介して、ＲＦ出力端子Ｐｏｕｔが接続されている。増幅器１０１のコレクタと出力整合回路９０２の接続点は、コイル３０１を介して駆動電圧印加端子Ｐ_ＶＣＣが接続されている。駆動電圧印加端子Ｐ_ＶＣＣとコイル３０１の接続点は、コンデンサ４０１を介して接地されている。この駆動電圧印加端子Ｐ_ＶＣＣから直流の駆動電圧Ｖ_ＣＣが、増幅器１０１のコレクタに印加される。

バイアス決定部２０は、バイアス制御素子１０２，１０３、スイッチ素子１０４を備える。バイアス制御素子１０２，１０３、スイッチ素子１０４は、ｎｐｎ型トランジスタからなる。バイアス制御素子１０２が本発明の「第１バイアス制御素子」に相当し、バイアス制御素子１０３が本発明の「第２バイアス制御素子」に相当する。

バイアス制御素子１０２のエミッタは、抵抗２０１を介して、増幅器１０１のベースに接続されている。このバイアス制御素子１０２のエミッタが、本発明の「第１バイアス電流出力端子」に相当する。

バイアス制御素子１０２のコレクタは、バイアス用駆動電圧印加端子Ｐ_ＶＣ０に接続されている。このバイアス用駆動電圧印加端子Ｐ_ＶＣ０から直流のバイアス用駆動電圧Ｖ_Ｃ０が、バイアス制御素子１０２のコレクタに印加される。

また、このバイアス用駆動電圧印加端子Ｐ_ＶＣ０は、バイアス制御素子１０３のコレクタにも接続されており、このバイアス用駆動電圧印加端子Ｐ_ＶＣ０から直流のバイアス用駆動電圧Ｖ_Ｃ０が、バイアス制御素子１０３のコレクタにも印加される。

バイアス制御素子１０２，１０３のベースは、抵抗２０２を介して、制御電圧入力端子Ｐ_ＶＣＴＬに接続されている。この制御電圧入力端子Ｐ_ＶＣＴＬから直流の制御電圧Ｖ_ＣＴＬがバイアス制御素子１０２，１０３のベースに印加される。

バイアス制御素子１０３のエミッタは、抵抗２０３を介してスイッチ素子１０４のコレクタに接続されている。また、バイアス制御素子１０３のエミッタは、抵抗２０４を介して、バイアス制御素子１０２のエミッタに接続されている。このバイアス制御素子１０３のエミッタが、本発明の「第２バイアス電流出力端子」に相当する。

スイッチ素子１０４はエミッタ接地されている。スイッチ素子１０４のベースは、抵抗２０５を介して、バイアス電流調整用電圧印加端子Ｐ_ＶＬＩＮに接続されている。このバイアス電流調整用電圧印加端子Ｐ_ＶＬＩＮからの直流のバイアス電流調整用電圧Ｖ_ＬＩＮがスイッチ素子１０４のベースに印加される。スイッチ素子１０４、抵抗２０３，２０５からなる回路が本発明の「スイッチ回路」に相当する。スイッチ素子１０４、抵抗２０３，２０４，２０５からなる回路が本発明の「バイアス調整回路」に相当する。

このような構成の高周波用増幅器では、ＲＦ入力端子Ｐｉｎから入力された高周波信号が、増幅器１０１で増幅されて、ＲＦ出力端子Ｐｏｕｔから出力される。この際、増幅器１０１は、バイアス回路２０から供給されるバイアス電流Ｉ_ＢＢに応じた出力を得る。したがって、バイアス電流Ｉ_ＢＢを調整することで、増幅器１０１の増幅処理、すなわち動作モードを切り替えることができる。

（ｉ）Ｈｉ Ｌｉｎｅａｒｉｔｙ Ｍｏｄｅ（高線形性モード）
図２は、高線形性モード時の出力電力Ｐｏｕｔに対するバイアス制御素子１０２のエミッタ電圧Ｖｅ２、バイアス制御素子１０３のエミッタ電圧Ｖｅ３およびエミッタ電位差Δ（Ｖｅ３−Ｖｅ２）の特性と、出力電力Ｐｏｕｔに対するバイアス電流Ｉ_ＢＢおよび部分電流Ｉａ＋Ｉｂ，Ｉｃの特性を示す図である。

高線形性モードの場合、バイアス電流調整用電圧Ｖ_ＬＩＮは、スイッチ素子１０４の動作閾値未満の電圧に設定される。この場合、スイッチ素子１０４はオフ状態となり、抵抗２０３のスイッチ素子１０４側の端部は、グランドに接続していない状態となる。このような状態において、制御電圧入力端子Ｐ_ＶＣＴＬから制御電圧Ｖ_ＣＴＬがバイアス制御素子１０２，１０３のベースに印加され、バイアス用駆動電圧印加端子Ｐ_ＶＣ０からバイアス用駆動電圧Ｖ_Ｃ０がバイアス制御素子１０２，１０３のコレクタに印加される。これにより、バイアス制御素子１０２のエミッタには制御電圧Ｖ_ＣＴＬに応じたエミッタ電流Ｉｂが流れ、バイアス制御素子１０３のエミッタには制御電圧Ｖ_ＣＴＬに応じたエミッタ電流Ｉａが流れる。

ここで、上述のように、抵抗２０３のスイッチ素子１０４側の端部はグランドから開放されているので、部分電流Ｉｃは略０となり、バイアス制御素子１０３のエミッタ電圧Ｖｅ３は、バイアス制御素子１０２のエミッタ電圧Ｖｅ２より高く維持される。一方、エミッタ電圧Ｖｅ２は、バイアス制御素子１０２のエミッタが抵抗２０１、増幅器１０１を介して接地されているので、これらの電圧降下に応じた電圧値となる。したがって、図２に示すように、高線形性モード時には、出力電力Ｐｏｕｔに関係なく、バイアス制御素子１０３とバイアス制御素子１０２のエミッタ電圧差Δ（Ｖｅ３−Ｖｅ２）は正値となる。

バイアス制御素子１０３のエミッタが開放されているため、そのエミッタ電流Ｉａは、抵抗２０３に流れず、抵抗２０４に流れる。すなわち、図２に示すように、抵抗２０３に流れる部分電流Ｉｃは略０になる。

これにより、エミッタ電流Ｉａは、抵抗２０４を介して、バイアス制御素子１０３側からバイアス制御素子１０２側に向かって流れる。例えば、図１に示すように、バイアス制御素子１０２のエミッタからバイアス制御素子１０３のエミッタに向かう方向の電流をＩｄと設定すると、Ｉａ＝−Ｉｄとなる。

したがって、バイアス制御素子１０２のエミッタと増幅器１０１のベース間に接続された抵抗２０１に流れるバイアス電流Ｉ_ＢＢは、Ｉｂ−（Ｉｄ）＝Ｉｂ＋Ｉａとなる（図２下段参照）。このため、増幅器１０１のベースには、バイアス制御素子１０２からのエミッタ電流Ｉｂとバイアス制御素子１０３からのエミッタ電流Ｉａとが加算されて、バイアス電流Ｉ_ＢＢとして供給される。

これにより、高線形性モード時には、バイアス電流Ｉ_ＢＢが抑制されることなく、増幅器１０１に供給される。

（ｉｉ）Ｌｏｗ Ｌｉｎｅａｒｉｔｙ Ｍｏｄｅ（低線形性モード）
図３は、低線形性モード時の出力電力Ｐｏｕｔに対するエミッタ電圧Ｖｅ２，Ｖｅ３およびエミッタ電位差Δ（Ｖｅ３−Ｖｅ２）の特性と、出力電力Ｐｏｕｔに対するバイアス電流Ｉ_ＢＢおよび部分電流Ｉｂ−Ｉｄ，Ｉｂ，Ｉｄの特性を示す図である。

低線形性モードの場合、バイアス電流調整用電圧Ｖ_ＬＩＮは、スイッチ素子１０４の動作閾値以上の電圧に設定される。この場合、スイッチ素子１０４はオン状態となり、抵抗２０３のスイッチ素子１０４側の端部は、グランドに接続される。このような状態において、制御電圧入力端子Ｐ_ＶＣＴＬから制御電圧Ｖ_ＣＴＬがバイアス制御素子１０２，１０３のベースに印加され、バイアス用駆動電圧印加端子Ｐ_ＶＣ０からバイアス用駆動電圧Ｖ_Ｃ０がバイアス制御素子１０２，１０３のコレクタに印加される。これにより、バイアス制御素子１０２のエミッタには制御電圧Ｖ_ＣＴＬに応じたエミッタ電流Ｉｂが流れ、バイアス制御素子１０３のエミッタには制御電圧Ｖ_ＣＴＬに応じたエミッタ電流Ｉａが流れる。

ここで、上述のように、抵抗２０３に接続されたスイッチ素子１０４側の端部はグランドに短絡されているので、バイアス制御素子１０３のエミッタ電圧Ｖｅ３は、グランド電位に近づくように低下する。一方、エミッタ電圧Ｖｅ２は、バイアス制御素子１０２のエミッタが抵抗２０１、増幅器１０１を介して接地されているので、これらの電圧降下に応じた電圧値となる。このため、エミッタ電圧Ｖｅ３はエミッタ電圧Ｖｅ２よりも低くなる。したがって、図３に示すように、低線形性モード時には、出力電力Ｐｏｕｔに関係なく、バイアス制御素子１０３とバイアス制御素子１０２のエミッタ電圧差Δ（Ｖｅ３−Ｖｅ２）は負値となる。

したがって、エミッタ電流Ｉａは、抵抗２０３に流れ、抵抗２０４に流れない。さらに、エミッタ電流Ｉｂの一部も、抵抗２０４を、バイアス制御素子１０２側からバイアス制御素子１０３側に向かって流れる。すなわち、エミッタ電流Ｉｂは、抵抗２０１と抵抗２０４に分流する。この分流分をＩｄｂとすると、Ｉｄ＝Ｉｄｂとなる。

したがって、バイアス制御素子１０２のエミッタと増幅器１０１のベース間に接続された抵抗２０１に流れるバイアス電流Ｉ_ＢＢは、Ｉｂ−（Ｉｄ）＝Ｉｂ−Ｉｄｂとなる。これにより、増幅器１０１のベースには、バイアス制御素子１０２からのエミッタ電流Ｉｂからの抵抗２０４に分流する電流Ｉｄｂを差分した電流がバイアス電流Ｉ_ＢＢとして供給される。

この時、ＲＦ入力端子Ｐｉｎから入力された高周波信号（ＲＦ信号）の一部が抵抗２０１を介してバイアス回路２０に入力される。ここで、バイアス制御素子１０３とバイアス制御素子１０２のエミッタ電圧差Δ（Ｖｅ３−Ｖｅ２）は負値であり、エミッタ電圧Ｖｅ２がエミッタ電圧Ｖｅ３よりも高い。

このため、高周波信号は、抵抗２０４、抵抗２０３、スイッチ素子１０４を介してグランドに流れる。これにより、バイアス制御素子１０２，１０３に流れ込む高周波信号を抑圧でき、高周波信号によるバイアス電流Ｉ_ＢＢへの悪影響を抑圧できる。したがって、高周波増幅回路１０のＡＭ−ＡＭ特性およびＥＶＭ特性が向上する。

また、上述の構成により、低線形性モード時には、バイアス電流Ｉ_ＢＢが、従来構成よりも抑制されて、増幅器１０１に供給される。

（従来構成と本実施形態の構成とでの特性比較）
図４は、従来構成と第１の実施形態の構成との出力電力Ｐｏｕｔに対するバイアス電流Ｉ_ＢＢの特性を示す図である。高線形性モードでは、本実施形態の構成を用いることで、図４に示すように、従来構成と同じバイアス電流Ｉ_ＢＢを増幅器１０１に供給することができる。また、低線形性モードでは、本実施形態の構成を用いることで、図４に示すように、従来構成よりもバイアス電流Ｉ_ＢＢを低減させることができる。

図５は、従来構成と第１の実施形態の構成との出力電力Ｐｏｕｔに対する高周波増幅器のコレクタ電流Ｉ_ＣＣの特性を示す図である。高線形性モードでは、本実施形態の構成を用いることで、従来構成と同じバイアス電流Ｉ_ＢＢが供給されるので、図５に示すように、従来構成と同じコレクタ電流Ｉ_ＣＣを得ることができる。また、低線形性モードでは、本実施形態の構成を用いることで、従来構成よりも抑圧されたバイアス電流Ｉ_ＢＢが供給されるので、図５に示すように、従来構成よりもコレクタ電流Ｉ_ＣＣを低減させることができる。

図６は、従来構成と第１の実施形態の構成との出力電力Ｐｏｕｔに対するＡＭ−ＡＭ特性を示す図である。高線形性モードでは、本実施形態の構成を用いることで、従来構成と同じコレクタ電流Ｉ_ＣＣが得られるので、図６に示すように、従来構成と同様に、優れたＡＭ−ＡＭ特性を得ることができる。また、低線形性モードでは、本実施形態の構成を用いることで、従来構成よりもコレクタ電流Ｉ_ＣＣを抑制でき、特に５ｄＢｍ以上の出力領域のコレクタ電流Ｉ_ＣＣを抑制でき、バイアス回路２０に入り込んだ高周波信号が抵抗２０３側に流れ込んで、高周波信号がバイアス回路２０に与える影響を抑圧することができるので、図６に示すように、従来構成よりもＡＭ−ＡＭ特性を改善することができる。特に、中出力領域のＡＭ−ＡＭ特性を改善することができる。

図７は、従来構成と第１の実施形態の構成との出力電力Ｐｏｕｔに対するＥＶＭ特性を示す図である。高線形性モードでは、本実施形態の構成を用いることで、従来構成と同じコレクタ電流Ｉ_ＣＣが得られるので、図７に示すように、従来構成と同様に、優れたＥＶＭ特性を得ることができる。また、低線形性モードでは、本実施形態の構成を用いることで、従来構成よりもコレクタ電流Ｉ_ＣＣを抑制でき、特に５ｄＢｍ以上のコレクタ電流Ｉ_ＣＣを抑制でき、バイアス回路２０に入り込んだ高周波信号が抵抗２０３側に流れ込んで、高周波信号がバイアス回路２０に与える影響を抑圧することができるので、図７に示すように、従来構成よりもＥＶＭ特性を改善することができる。特に、中出力領域のＥＶＭ特性を改善することができる。

以上のように、本実施形態の高周波増幅回路を用いることで、高線形性モードの特性に影響を与えることなく、低線形性モードでのＡＭ−ＡＭ特性やＥＶＭ特性の劣化を抑制して、改善することができる。

なお、上述の図１では、ＲＦ入力端子Ｐｉｎ、制御電圧入力端子Ｐ_ＶＣＴＬ、および、バイアス電流調整用電圧印加端子Ｐ_ＶＬＩＮを備える例を示したが、図８に示すような構成であってもよい。図８は、ＲＦＩＣと高周波増幅回路との複合モジュールの回路図である。

高周波増幅回路１０のＲＦ入力端子Ｐｉｎ、制御電圧入力端子Ｐ_ＶＣＴＬ、および、バイアス電流調整用電圧印加端子Ｐ_ＶＬＩＮは、ＲＦＩＣ１００の出力端子となっている。

ＲＦＩＣ１００は、制御電圧Ｖ_ＣＴＬ、バイアス電流調整用電圧Ｖ_ＬＩＮ、高周波信号ＲＦを生成する。ＲＦＩＣ１００は、抵抗２０２を介して制御電圧Ｖ_ＣＴＬをバイアス制御素子１０２，１０３に印加する。ＲＦＩＣ１００は、抵抗２０５を介してバイアス電流調整用電圧Ｖ_ＬＩＮをスイッチ素子１０４に印加する。この際、ＲＦＩＣ１００は、動作モードに応じてバイアス電流調整用電圧Ｖ_ＬＩＮを設定して印加する。ＲＦＩＣ１００は、入力整合回路９０１を介して高周波信号ＲＦを増幅器１０１に入力する。

次に、第２の実施形態に係る高周波増幅回路について、図を参照して説明する。図９は、本発明の第２の実施形態に係る高周波増幅回路の回路図である。本実施形態の高周波増幅回路１０Ａは、第１の実施形態に係る高周波増幅回路１０に対して、バイアス回路２０Ａのスイッチ素子が異なるものであり、他の構成は第１の実施形態に係る高周波増幅回路１０と同じである。本実施形態を含め、以降の各実施形態では、対象となる実施形態と異なる箇所のみを説明する。

本実施形態のバイアス回路２０Ａのスイッチ素子１４ＡはＦＥＴ（電界効果トランジスタ）からなる。バイアス電流調整用電圧印加端子Ｐ_ＶＬＩＮは、ＦＥＴの閾値電圧に基づいて設定されている。したがって、本実施形態の高周波増幅回路１０Ａを用いても、第１の実施形態の高周波増幅回路１０と同様の作用効果を得ることができる。

次に、第３の実施形態に係る高周波増幅回路について、図を参照して説明する。図１０は、本発明の第３の実施形態に係る高周波増幅回路の回路図である。本実施形態の高周波増幅回路１０Ａは、第１の実施形態に係る高周波増幅回路１０に対して、入力整合回路９０１と増幅器１０１との接続構成、およびバイアス回路２０に対する接続構成が異なるものであり、他の構成は第１の実施形態に係る高周波増幅回路１０と同じである。

高周波増幅回路１０Ｂの入力整合回路９０１と増幅器１０１との間には、コンデンサ４１１と抵抗２１１との並列回路が接続されている。当該並列回路の増幅器１０１側は、バイアス回路２０に接続する抵抗２０１に接続されている。また、並列回路の入力整合回路９０１側は、抵抗２０６を介して、バイアス回路２０のバイアス制御素子１０２のエミッタに接続されている。

このような構成とすることで、上述の実施形態と同様の作用効果が得られ、さらに、追加した回路により、高周波増幅回路１０Ｂの安定係数を調整できるので、高周波増幅回路１０Ｂが発振することをより確実に防止できる。これにより、高周波増幅回路１０Ｂの安定性を向上させることができる。

次に、第４の実施形態に係る高周波増幅回路について、図を参照して説明する。図１１は、本発明の第４の実施形態に係る高周波増幅回路の回路図である。本実施形態の高周波増幅回路１０Ｃは、第１の実施形態に係る高周波増幅回路１０に対して、バイアス回路２０Ｃの構成が異なるものであり、他の構成は第１の実施形態に係る高周波増幅回路１０と同じである。

バイアス回路２０Ｃは、第１の実施形態に係るバイアス回路２０に対して、コンデンサ４２１を追加したものである。コンデンサ４２１は、抵抗２０４に並列接続されている。すなわち、バイアス制御素子１０３のエミッタとバイアス制御素子１０２のエミッタは、抵抗２０４とコンデンサ４２１との並列回路によって接続されている。

図１２は、第４の実施形態の高周波増幅回路の低線形性モード時の出力電力Ｐｏｕｔに対するエミッタ電圧Ｖｅ２を、第１の実施形態の高周波増幅回路の低線形性モード時の出力電力Ｐｏｕｔに対するエミッタ電圧Ｖｅ２と比較した図である。なお、図１２および後述の図１３では、キャパシタンスが大の場合として１０ｐＦの場合を示し、キャパシタンスが小の場合として０．５ｐＦの場合を示している。

本実施形態のようにコンデンサ４２１を備えることで、低線形性モード時のバイアス制御素子１０２のエミッタ電圧Ｖｅ２を低減させることができる。この際、コンデンサ４２１のキャパシタンスを調整することで、エミッタ電圧Ｖｅ２の低減量を調整することができる。具体的には、図１２に示すように、コンデンサ４２１のキャパシタンスを大きくすることで、エミッタ電圧Ｖｅ２をより低下させることができる。

図１３は、第４の実施形態の高周波増幅回路の低線形性モード時の出力電力Ｐｏｕｔに対するＡＭ−ＡＭ特性を、第１の実施形態の高周波増幅回路の低線形性モード時の出力電力Ｐｏｕｔに対するＡＭ−ＡＭ特性と比較した図である。

本実施形態のようにコンデンサ４２１を備えることで、低線形性モード時のバイアス制御素子１０２のＡＭ−ＡＭ特性を調整することができる。具体的には、図１３に示すように、コンデンサ４２１のキャパシタンスを大きくすることで、中出力領域のＡＭ−ＡＭ特性を負値側にシフトさせることができるため、コンデンサ４２１のキャパシタンスを調整してＡＭ−ＡＭ特性を適宜調整することができる。

このように、本実施形態の構成を用いることで、ＡＭ−ＡＭ特性を適宜調整して、より最適なＡＭ−ＡＭ特性を得ることができる。これにより、ＥＶＭ特性をさらに改善することができる。

次に、第５の実施形態に係る高周波増幅回路について、図を参照して説明する。図１４は、本発明の第５の実施形態に係る高周波増幅回路の回路図である。本実施形態の高周波増幅回路１０Ｄは、第１の実施形態に係る高周波増幅回路１０に対して、バイアス回路２０Ｄの構成が異なるものであり、他の構成は第１の実施形態に係る高周波増幅回路１０と同じである。

高周波増幅回路１０Ｄのバイアス回路２０Ｄは、バイアス回路２０に対して、電圧補償回路２１を追加したものである。電圧補償回路２１は、補償用制御素子５０１，５０２が縦続接続された構成からなる。補償用制御素子５０１，５０２は、増幅器１０１、バイアス制御素子１０２，１０３と同じｎｐｎ型トランジスタからなる。より具体的な制御電圧調整回路２１の構成としては、補償用制御素子５０１のコレクタは、バイアス制御素子１０２，１０３のベースに接続されている。補償用制御素子５０１のコレクタは、自身（補償用制御素子５０１）のベースに接続されている。補償用制御素子５０１のエミッタは、補償用制御素子５０２のコレクタに接続されている。補償用制御素子５０２のコレクタは、自身（補償用制御素子５０２）のベースに接続されている。補償用制御素子５０２はエミッタ接地されている。

このような構成の電圧補償回路２１は、制御電圧入力端子Ｐ_ＶＣＴＬからの制御電圧Ｖ_ＣＴＬの電圧値が高くなり、バイアス制御素子１０２、１０３のベース電圧が上昇しようとすると、同時に電圧補償回路２１に流れ込む電流が増加する。これにより、抵抗２０２での電圧降下が大きくなるので、ベース電圧の上昇を補償して一定に保つ。一方、制御電圧入力端子Ｐ_ＶＣＴＬからの制御電圧Ｖ_ＣＴＬの電圧値が低くなり、バイアス制御素子１０２、１０３のベース電圧が低下しようとすると、同時に電圧補償回路２１に流れ込む電流が減少する。これにより、抵抗２０２での電圧降下が小さくなるので、ベース電圧の低下を補償して一定に保つ。また、増幅器１０１とバイアス制御素子１０２，１０３との温度特性の影響を受け、制御電圧Ｖ_ＣＴＬが一定であっても、増幅特性が変化してしまうことが考えられる。しかしながら、電圧補償回路２１を備えることで温度補償が行える。

次に、第６の実施形態に係る高周波増幅回路について、図を参照して説明する。図１５は、本発明の第６の実施形態に係る高周波増幅回路の回路図である。本実施形態の高周波増幅回路１０Ｅは、第５の実施形態に係る高周波増幅回路１０Ｄに対して、バイアス回路２０Ｅの構成が異なるものであり、他の構成は第５の実施形態に係る高周波増幅回路１０Ｄと同じである。

高周波増幅回路１０Ｅの制御バイアス調整回路２０Ｅは、高周波増幅回路１０Ｄのバイアス回路２０Ｄに対して、制御電圧同期調整回路２２を追加したものである。制御電圧同期調整回路２２は、同調用制御素子５１１，５１２、抵抗２１１，２１２を備える。同調用制御素子５１１，５１２は、ｎｐｎ型トランジスタからなる。

同調用制御素子５１１は、エミッタ接地されており、ベースは、抵抗２１１を介してバイアス電流調整用電圧Ｖ_ＬＩＮに接続されている。同調用制御素子５１１のコレクタは、抵抗２１２を介して同調用制御素子５１２のエミッタに接続されている。同調用制御素子５１２のベースは、バイアス制御素子１０２，１０３のベースに接続されるとともに、自身（同調用制御素子５１２）のコレクタに接続されている。同調用制御素子５１１は、スイッチ素子１０４と同等な特性であり、近接して配置される。このような構成とすることで、各動作モード時に次に示すような動作が生じる。

（高線形性モード時）
高線形性モード時には、バイアス電流調整用電圧Ｖ_ＬＩＮは、スイッチ素子１０４の閾値電圧未満に設定されている。したがって、バイアス電流調整用電圧Ｖ_ＬＩＮは、同調用制御素子５１１の閾値電圧未満となり、同調用制御素子５１１はオフ状態になる。これにより、同調用制御素子５１２のエミッタ電圧は高く、バイアス制御素子１０２，１０３のベース電圧も高く保持される。したがって、制御電圧Ｖ_ＣＴＬに応じた電流がバイアス制御素子１０２，１０３に供給され、増幅器１０１に対するバイアス電流Ｉ_ＢＢも高く保持できる。

（低線形性モード時）
低線形性モード時には、バイアス電流調整用電圧Ｖ_ＬＩＮは、スイッチ素子１０４の閾値電圧以上に設定されている。したがって、バイアス電流調整用電圧Ｖ_ＬＩＮは、同調用制御素子５１１の閾値電圧以上となり、同調用制御素子５１１はオン状態になる。これにより、同調用制御素子５１２のエミッタが抵抗２１２を介してグランドに接続され、エミッタ電圧は低くなる。同調用制御素子５１２のエミッタ電圧が低下することにより、制御電圧Ｖ_ＣＴＬに応じた電流の一部が制御電圧同期調整回路２２に流れ、バイアス制御素子１０２，１０３のベース電流が低下する。したがって、バイアス制御素子１０２，１０３から供給される増幅器１０１に対するバイアス電流Ｉ_ＢＢが抑圧される。これにより、消費電力をさらに低減させ、第１の実施形態の構成と比較して、２つ必要であった制御端子を１つにまとめることができる。

次に、第７の実施形態に係る高周波増幅回路について、図を参照して説明する。図１６は、本発明の第７の実施形態に係る高周波増幅回路の回路図である。本実施形態の高周波増幅回路１０Ｆは、高周波増幅用の増幅器を二段に構成したものであり、各段の増幅器に対するバイアス回路の基本構成は、上述の実施形態に示したものと同じである。

高周波増幅回路１０Ｆは、高周波増幅用の増幅器１０１１，１０１２を備える。増幅器１０１１，１０１２はｎｐｎ型トランジスタからなる。増幅器１０１１，１０１２はエミッタ接地されている。増幅器１０１１のベースは、入力整合回路９０１を介してＲＦ入力端子Ｐｉｎに接続されている。増幅器１０１１のコレクタは、段間整合回路９０３を介して、増幅器１０１２のベースに接続されている。バイアス制御素子１０２のコレクタは、出力整合回路９０２を介して、ＲＦ出力端子Ｐｏｕｔに接続されている。

増幅器１０１１には、バイアス回路２０Ｆ１からバイアス電流Ｉ_ＢＢ１が供給される。増幅器１０１２には、バイアス回路２０Ｆ２からバイアス電流Ｉ_ＢＢ２が供給される。バイアス回路２０Ｆ１，２０Ｆ２は、基本構成として、上述の第６実施形態に係るバイアス回路２０Ｅと同じであるが、バイアス用駆動電圧印加端子Ｐ_ＶＣ０、制御電圧入力端子Ｐ_ＶＣＴＬ、バイアス電流調整用電圧印加端子Ｐ_ＶＬＩＮ、抵抗２０５、および制御電圧同期調整回路２２が共通化されている。

このような構成であっても、上述の各実施形態と同様の作用効果を得ることができる。また、高周波増幅用の増幅器を二段接続することで、高周波増幅回路としての増幅率を向上することができる。特に、高線形性モード時の増幅率を向上させることができる。一方で、各段の消費電力を抑制できるので、高周波増幅回路としての消費電力を、より効果的に低減することができる。

なお、本実施形態では二段の例を示したが、さらに多段化してもよい。

また、上述の各実施形態の構成を組み合わせてもよい。例えば、第２実施形態の構成と第３実施形態の構成を組み合わせたり、第３実施形態の構成と第４実施形態の構成を組み合わせてもよい。

１０，１０Ａ，１０Ｂ，１０Ｃ，１０Ｄ，１０Ｅ，１０Ｆ，１０Ｐ：高周波増幅回路、
２０，２０Ａ，２０Ｃ，２０Ｄ，２０Ｅ，２０Ｆ１，２０Ｆ２，２０Ｐ：バイアス回路、
２１：電圧補償回路、
２２：制御電圧同期調整回路、
１００：ＲＦＩＣ、
１０１，１０１１，１０１２：高周波増幅器、
１０２：バイアス制御素子（第１バイアス制御素子）、
１０３：バイアス制御素子（第２バイアス制御素子）、
１０４，１０４Ａ：スイッチ素子、
５０１，５０２：補償用制御素子、
５１１，５１２：同調用制御素子、
２０１，２０２，２０３，２０４，２０５，２０６，２１１，２１２：抵抗、
３０１：コイル、
４０１，４１１，４２１：コンデンサ、
９０１：入力整合回路、
９０２：出力整合回路、
９０３：段間整合回路、
Ｐｉｎ：ＲＦ入力端子、
Ｐｏｕｔ：ＲＦ出力端子、
Ｐ_ＶＣＣ：駆動電圧印加端子、
Ｐ_ＶＣ０：バイアス用駆動電圧印加端子、
Ｐ_ＶＣＴＬ：制御電圧入力端子、
Ｐ_ＶＬＩＮ：バイアス電流調整用電圧印加端子、
Ｖ_ＣＣ：駆動電圧、
Ｖ_Ｃ０：バイアス用駆動電圧、
Ｖ_ＣＴＬ：制御電圧、
Ｖ_ＬＩＮ：バイアス電流調整用電圧

Claims (12)

1. 高周波信号を増幅する高周波増幅器と、
   高周波増幅器にバイアス電流を与えるバイアス回路と、
   前記バイアス電流を決定する制御電圧入力端子と、を備えた高周波増幅回路であって、
   前記バイアス回路は、
   前記制御電圧にしたがって前記高周波増幅器に第１バイアス電流を供給する第１バイアス制御素子と、
   前記制御電圧にしたがって前記高周波増幅器に第２バイアス電流を供給する第２バイアス制御素子と、
   前記第１バイアス制御素子の前記第１バイアス電流出力端子と前記第２バイアス制御素子の第２バイアス電流出力端子との間の電位差を調整するバイアス調整回路と、
   を備えた、高周波増幅回路。
2. 前記バイアス調整回路は、
   前記第１バイアス制御素子の前記第１バイアス電流出力端子と、前記第２バイアス制御素子の前記第２バイアス電流出力端子と、の間に接続されたインピーダンス素子と、
   前記第２バイアス電流出力端子を異なる第１電位または第２電位のいずれかに設定するスイッチ回路と、
   該スイッチ回路にバイアス電流調整用電圧を印加するバイアス電流調整用電圧印加端子と、
   を備える、請求項１に記載の高周波増幅回路。
3. 前記スイッチ回路は、
   前記バイアス電流調整用電圧印加端子からのバイアス電流調整用電圧に応じてオンオフ制御されるスイッチ素子を備える、請求項２に記載の高周波増幅回路。
4. 前記バイアス電流調整用電圧によって、前記第１バイアス制御素子と前記第２バイアス制御素子に対する前記制御電圧による印加電圧を調整する制御電圧同期調整回路を、備える請求項３に記載の高周波増幅回路。
5. 前記高周波増幅器、前記第１バイアス制御素子、前記第２バイアス制御素子、および前記スイッチ素子は、ｎｐｎ型トランジスタである、請求項３または請求項４に記載の高周波増幅回路。
6. 前記高周波増幅器、前記第１バイアス制御素子および前記第２バイアス制御素子は、ｎｐｎ型トランジスタであり、前記スイッチ素子は電界効果型トランジスタである、請求項３または請求項４に記載の高周波増幅回路。
7. 前記インピーダンス素子は抵抗である、請求項２乃至請求項６のいずれかに記載の高周波増幅回路。
8. 前記インピーダンス素子は抵抗とコンデンサの並列回路からなる、請求項２乃至請求項６のいずれかに記載の高周波増幅回路。
9. 前記第１バイアス制御素子と前記第２バイアス制御素子に対する前記制御電圧に基づく印加電圧を補償する電圧補償回路を備える、請求項１乃至請求項８のいずれかに記載の高周波増幅回路。
10. 前記電圧補償回路は、前記第１バイアス制御素子と前記第２バイアス制御素子の前記制御電圧の印加点とグランドとの間に縦続接続された複数の補償用制御素子からなる、請求項９に記載の高周波増幅回路。
11. 前記高周波増幅器と前記バイアス回路との接続点よりも高周波信号の入力される側にコンデンサと抵抗の並列回路を接続する、請求項１乃至請求項１０のいずれかに記載の高周波増幅回路。
12. 前記高周波増幅器を複数段接続し、
    前記複数段の高周波増幅器毎に前記バイアス回路が形成されている、
    請求項１乃至請求項１１のいずれかに記載の高周波増幅回路。

Images