JP5764443B2 - Semiconductor device - Google Patents
Semiconductor device Download PDFInfo
- Publication number
- JP5764443B2 JP5764443B2 JP2011200498A JP2011200498A JP5764443B2 JP 5764443 B2 JP5764443 B2 JP 5764443B2 JP 2011200498 A JP2011200498 A JP 2011200498A JP 2011200498 A JP2011200498 A JP 2011200498A JP 5764443 B2 JP5764443 B2 JP 5764443B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- circuit pattern
- base substrate
- terminal
- terminal members
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Description
本発明は、半導体装置に関するものである。 The present invention relates to a semiconductor device.
従来の半導体装置としては、例えば図9に示すように、ヒートシンク100上に基板110、半導体チップ120及び端子板130、140を適宜重ねたうえで、基板110、半導体チップ120、及び端子板130、140の長手方向の一端部131、141をモールド樹脂150で封止し、端子板130、140の他端部132、142をモールド樹脂150から外部へ突出させたものが知られている(特許文献1参照)。
As a conventional semiconductor device, for example, as illustrated in FIG. 9, a
上記モールド樹脂150の上面には、図示しないナットが組み込まれる収納凹部151が形成されている。そしてこの半導体装置では、ナット及び端子板130、140の他端部132、142に形成されたねじ孔132a、142aを利用して、端子板130、140の他端部132、142と図示しない外部電気配線とをねじ止めすることで、接続・固定がなされるように構成されている。
A housing recess 151 into which a nut (not shown) is incorporated is formed on the upper surface of the
具体的に説明すると、上記ねじ止めを行う際には、端子板130、140の他端部132、142をモールド樹脂150側に折り曲げ加工(略180度の折り曲げ加工)を施すことで、端子板130、140の他端部132、142に形成されたねじ孔132a、142aをナットに対向させる。これにより、ねじ孔132a、142aを通してナットにねじを螺着させることができ、このねじ止めによって上記した電気接続を行うことが可能とされている。
More specifically, when the screwing is performed, the
ところで、上記従来の半導体装置においては、ねじ止めを行う際のナットがモールド樹脂150の上面に形成された収納凹部151内に組み込まれる構成であるので、該ナットが基板110や半導体チップ120に対して上方に間隔を開けて配置されてしまう。そのため、厚みが生じてしまい、半導体装置全体の薄型化(低背化)を図り難いものであった。この種の半導体装置では、搭載される電子機器等の小型化等に伴ってさらなる薄型化が望まれているのが現状であるが、上記従来の半導体装置ではこのニーズに対応することが難しかった。
By the way, in the conventional semiconductor device, since the nut for screwing is incorporated in the
本発明は、このような事情に鑑みてなされたものであって、その目的は、薄型化を図ることができる半導体装置を提供することである。 The present invention has been made in view of such circumstances, and an object of the present invention is to provide a semiconductor device that can be thinned.
上記の目的を達成するために、この発明は以下の手段を提供している。
(1)本発明に係る半導体装置は、ベース基板と、該ベース基板の上面側に形成された回路パターン部と、該回路パターン部上に搭載された半導体チップと、前記回路パターン部上に取り付けられ、該回路パターン部を介して前記半導体チップに電気接続された複数の端子部材と、前記ベース基板の上面に成形され、前記回路パターン部、前記半導体チップ及び前記端子部材を内部に封入したモールド樹脂と、を備え、前記複数の端子部材は、それぞれ、上端面が前記モールド樹脂の外面に露出していると共に、前記上端面に開口したねじ孔を有する筒状に形成されており、前記複数の端子部材のうち隣り合う端子部材には、前記モールド樹脂の内部に配置され、前記隣り合う端子部材同士を連結し、該隣り合う端子部材それぞれの周方向への回転を規制する連結部材が取り付けられており、該連結部材は、前記隣り合う端子部材のそれぞれを径方向の外側から囲繞するリング部と、該リング部同士を互いに接続する接続片と、を有することを特徴とする。
In order to achieve the above object, the present invention provides the following means.
(1) A semiconductor device according to the present invention is attached to a base substrate, a circuit pattern portion formed on the upper surface side of the base substrate, a semiconductor chip mounted on the circuit pattern portion, and the circuit pattern portion. A plurality of terminal members electrically connected to the semiconductor chip via the circuit pattern portion, and a mold formed on the upper surface of the base substrate and enclosing the circuit pattern portion, the semiconductor chip and the terminal member therein comprising a resin, a plurality of terminal members, respectively, with the upper end face is exposed to the outer surface of the mold resin is formed into a cylindrical shape having an opening with a screw hole in the upper surface, said plurality Adjacent terminal members are arranged inside the mold resin, and connect the adjacent terminal members to each other in the circumferential direction of the adjacent terminal members. Rotation and connecting member is attached to regulate, the connecting member has a ring portion surrounding the outside of each of the radial direction of the adjacent terminal member, a connection piece for connecting the ring portions to each other, the It is characterized by that.
本発明に係る半導体装置によれば、モールド樹脂の外面に端子部材の上端面が露出していると共に、該上端面にねじ孔が開口しているので、このねじ孔にねじを螺着させることで、外部電気配線の機械的な取り付けを行うことができる。しかも、端子部材は回路パターン部上に取り付けられ、該回路パターン部を介して半導体チップに導通しているので、上記取り付けと同時に外部電気配線との電気接続を行うことができる。また、端子部材は単に回路パターン部上に取り付けられているだけでなく、モールド樹脂の内部に封入されているので、該モールド樹脂によって全体的に保持された状態とされている。そのため、ねじの螺着時に共回りする等の不具合が生じ難い。
また、連結部材によって隣り合う端子部材同士が連結されているので、各端子部材のそれぞれに対してねじを螺着する際に、端子部材が共回りしてしまうことを効果的に防止し易い。
According to the semiconductor device of the present invention, since the upper end surface of the terminal member is exposed on the outer surface of the mold resin and the screw hole is opened in the upper end surface, the screw is screwed into the screw hole. Thus, mechanical attachment of the external electrical wiring can be performed. In addition, since the terminal member is mounted on the circuit pattern portion and is electrically connected to the semiconductor chip through the circuit pattern portion, the terminal member can be electrically connected to the external electric wiring simultaneously with the mounting. Further, since the terminal member is not simply mounted on the circuit pattern portion but is enclosed in the mold resin, the terminal member is entirely held by the mold resin. For this reason, it is difficult to cause problems such as co-rotation when screws are screwed.
Moreover, since the adjacent terminal members are connected by the connecting member, it is easy to effectively prevent the terminal members from rotating together when screws are screwed to the respective terminal members.
特に、回路パターン部上に取り付けられた端子部材は、従来の端子板及びナットの2つの機能を兼ねる部材であるので、端子部材とは別個にナットを配置するためのスペースを確保する必要がない。そのため、半導体装置の全体の厚みを抑えて薄型化を図ることができる。それに加え、部品点数を削減でき、構成の簡略化及び低コスト化を図り易い。 In particular, since the terminal member mounted on the circuit pattern portion is a member having both functions of a conventional terminal plate and a nut, it is not necessary to secure a space for arranging the nut separately from the terminal member. . Therefore, the overall thickness of the semiconductor device can be suppressed and the thickness can be reduced. In addition, the number of parts can be reduced, and the configuration can be simplified and the cost can be easily reduced.
(2)上記本発明に係る半導体装置において、前記ベース基板と前記回路パターン部との間には絶縁層が形成されていることが好ましい。 (2) In the semiconductor device according to the present invention, an insulating layer is preferably formed between the base substrate and the circuit pattern portion.
この場合には、絶縁層上に回路パターン部が形成されているので、ベース基板を例えばアルミ等の導電性材料で形成することが可能である。従って、ベース基板の材料選択の自由度を向上することができ、形成容易の観点やコストの観点等に基づいて幅広い材料の中から最適なものを選択するといったことが可能となり、設計の自由度を向上できる。また、ベース基板を導電性材料で形成できるので放熱性を高めることができ、半導体チップが発する熱を効率良く逃がして、作動信頼性を向上できる。 In this case, since the circuit pattern portion is formed on the insulating layer, the base substrate can be formed of a conductive material such as aluminum. Therefore, it is possible to improve the degree of freedom of material selection for the base substrate, and it is possible to select an optimum material from a wide range of materials based on the viewpoint of easy formation and cost, and the degree of freedom of design. Can be improved. Further, since the base substrate can be formed of a conductive material, heat dissipation can be improved, and heat generated by the semiconductor chip can be efficiently released to improve operation reliability.
(4)上記本発明に係る半導体装置において、前記端子部材には、径方向の外側に向けて突出した突起部が形成されていることが好ましい。 (4) In the semiconductor device according to the present invention, it is preferable that the terminal member is formed with a protruding portion protruding outward in the radial direction.
この場合には、端子部材の突起部をモールド樹脂に食い込ませることができるので、ねじを螺着させる際に、端子部材が共回りしてしまうことをより効果的に防止し易い。 In this case, since the protruding portion of the terminal member can be bitten into the mold resin, it is easier to effectively prevent the terminal member from rotating together when the screw is screwed.
(5)上記本発明に係る半導体装置において、前記ベース基板の上面には収納凹部が形成され、前記端子部材は、その一部が前記ベース基板の上面から突出するように、前記回路パターン部を介して前記収納凹部内に収納されていることが好ましい。 (5) In the semiconductor device according to the present invention, an accommodation recess is formed on the upper surface of the base substrate, and the circuit pattern portion is arranged so that a part of the terminal member protrudes from the upper surface of the base substrate. It is preferable to be stored in the storage recess.
この場合には、端子部材がベース基板の収納凹部内に収納されているので、端子部材の厚みの一部を収納凹部の凹み量(深さ)で吸収することができる。従って、半導体装置の全体の厚みをより抑えることができ、さらなる薄型化を図ることができる。 In this case, since the terminal member is housed in the housing recess of the base substrate, a part of the thickness of the terminal member can be absorbed by the recess amount (depth) of the housing recess. Accordingly, the overall thickness of the semiconductor device can be further suppressed, and further reduction in thickness can be achieved.
本発明に係る半導体装置によれば、薄型化を図ることができるうえ、部品点数を削減して、構成の簡略化及び低コスト化を図ることができる。 According to the semiconductor device of the present invention, the thickness can be reduced and the number of parts can be reduced to simplify the configuration and reduce the cost.
以下、本発明に係る半導体装置の実施形態について図面を参照して説明する。
(半導体装置の構成)
図1〜図3に示すように、本実施形態の半導体装置1は、ベース基板2と、該ベース基板2の上面側に形成された回路パターン部3、4と、これら回路パターン部3、4のうち一方の回路パターン部3上に搭載された半導体チップ5と、回路パターン部3、4上にそれぞれ取り付けられ、これら回路パターン部3、4を介して半導体チップ5に電気接続される端子部材6、7と、ベース基板2の上面に形成され、上記した回路パターン部3、4、半導体チップ5及び端子部材6、7を内部に封入したモールド樹脂8と、を備えている。
Embodiments of a semiconductor device according to the present invention will be described below with reference to the drawings.
(Configuration of semiconductor device)
As shown in FIGS. 1 to 3, the semiconductor device 1 of the present embodiment includes a
ベース基板2は、半導体装置1を例えば冷却器、筐体や回路基板等に固定(実装)するための基板であり、一定の厚みで平面視長方形状に形成されている。ベース基板2の長手方向L1の一端部には、上記実装時に図示しない実装用ねじが挿通される挿通孔2aが形成され、長手方向L1の他端部には実装時に位置決めを行うための切欠溝2bが形成されている。そして、半導体装置1は、これら挿通孔2a及び切欠溝2bを利用して位置決めがなされた状態で実装可能とされている。
The
また、このベース基板2は、アルミニウム等からなる導電性基板とされており、半導体チップ5が発する熱を放熱するヒートシンクとしても機能する。なお、銅、タングステンやモリブデン等、より放熱性が高い材料でベース基板2を形成しても良い。さらには、ベース基板2の表面にNiメッキ等の各種の金属メッキを施しても良い。
The
ベース基板2の上面のうち、上記した挿通孔2a及び切欠溝2bが形成された長手方向L1の両端部を除く部分には絶縁層10が形成されている。この絶縁層10としては、フィルム状又はシート状のものであっても良いし、絶縁性材料を蒸着等によって成膜させた膜体であっても良い。なお、この絶縁層10はベース基板2の上面全体に亘って形成されていても良い。
An
回路パターン部3、4は、例えばフォトリソグラフィ技術によって銅等の金属膜がパターニングされた薄膜パターンであり、上記した絶縁層10上に形成されている。この際、回路パターン部3、4は、互いにベース基板2の長手方向L1に間隔を開けて形成され、電気的なショートが防止されている。なお、図示の例では、これら回路パターン部3、4を平面視長方形状又は正方形状としており、図示を簡略化している。
そして、これら回路パターン部3、4のうち、一方の回路パターン部3上に半導体チップ5及び端子部材6が取り付けられ、他方の回路パターン部4上に端子部材7が取り付けられている。
The
Of these
半導体チップ5は、通電によって発熱するチップ状の半導体素子であり、その上面及び下面には図示しない電極パッドが設けられている。そして、この半導体チップ5は、例えば半田や導電性接着剤等を介して、上記したように一方の回路パターン部3上に取り付けられており、これにより電極パッドを通じて半導体チップ5と一方の回路パターン部3とが互いに導通している。
また、半導体チップ5の上面に形成された電極パッドには、ボンディングワイヤである接続子11の一方が接続されている。この接続子11の他方は、他方の回路パターン部4に接続されている。これにより、半導体チップ5と他方の回路パターン部4とは、電極パッド及び接続子11を介して互いに導通している。
なお、図示の例では、接続子11としてボンディングワイヤとしたが、端子板やフレキシブル基板等の他の接続子を採用して構わない。
The
One end of a
In the illustrated example, a bonding wire is used as the
端子部材6、7は、上記したように一方の回路パターン部3上及び他方の回路パターン部4上に、半導体チップ5と同様に半田や導電性接着剤等を介してそれぞれ取り付けられている。これにより、一方の端子部材6は回路パターン部3を介して半導体チップ5に電気接続され、他方の端子部材7は回路パターン部4及び接続子11を介して半導体チップ5に接続されている。
As described above, the
これら端子部材6、7は、中心にねじ孔6a、7aが形成された筒状の導電性部材であり、本実施形態ではナットを用いている。そして、これら端子部材6、7は、ねじ孔6a、7aの中心を貫く軸線O(図3参照)がベース基板2の厚み方向L3に対して略平行となるように取り付けられている。これにより、端子部材6、7の上端面にねじ孔6a、7aが開口した状態とされている。
These
なお、本実施形態では、上記した半導体チップ5、一対の回路パターン部3、4、一対の端子部材6、7及び接続子11からなる内部ユニットが二組形成され、これら二組の内部ユニットU1、U2によって半導体装置1が構成されている。なお、これら内部ユニットU1、U2は、ベース基板2の短手方向L2に間隔を開けて配置されている。
In the present embodiment, two sets of internal units including the
モールド樹脂8は、絶縁性樹脂の成形体であり、絶縁層10が形成されたベース基板2の上面に形成されていると共に、上記した各構成品を内部に封入している。これにより、各構成品はモールド樹脂8内に埋設されていると共に該モールド樹脂8によって強固に保持されている。
また、本実施形態のモールド樹脂8は、その外形が直方体形状となるように成形されていると共に、上面に端子部材6、7の上端面が面一状態で露出するように成形されている。そのため、各端子部材6、7のねじ孔6a、7aは、モールド樹脂8の上面に開口している。
The
Further, the
(半導体装置の作用)
上述した半導体装置1によれば、図1に示すように、モールド樹脂8の上面に端子部材6、7の上端面が露出していると共にねじ孔6a、7aが開口しているので、ベース基板2を介して実装した後又はその実装時に、ねじ孔6a、7aに固定ねじ15を螺着させることで、図示しない外部電気配線の機械的な取り付けを行うことができる。しかも、端子部材6、7は回路パターン部3、4上に取り付けられ、該回路パターン部3、4を介して半導体チップ5に導通しているので、上記取り付けと同時に外部電気配線との電気接続を行うことができる。
(Operation of semiconductor device)
According to the semiconductor device 1 described above, since the upper end surfaces of the
また、端子部材6、7は単に回路パターン部3、4上に取り付けられているだけでなく、モールド樹脂8の内部に封入されているので該モールド樹脂8によって全体的に強固に保持されている。そのため、固定ねじ15の螺着時に共回りする等の不具合が生じ難い。
Further, the
特に、回路パターン部3、4上に取り付けられた端子部材6、7は、従来の端子板及びナットの2つの機能を兼ねる部材であるので、これら端子部材6、7とは別個にナットを配置するためのスペースを確保する必要がない。そのため、半導体装置1の全体の厚みT(図3参照)を薄くでき、薄型化(低背化)を図ることができる。それに加え、部品点数を削減でき、構成の簡略化及び低コスト化を図り易い。
In particular, the
加えて、本実施形態の半導体装置1によれば、ベース基板2がヒートシンクとして機能するので、半導体チップ5が発する熱を効率良く放熱することができ、半導体チップ5の作動信頼性を向上できる。
In addition, according to the semiconductor device 1 of the present embodiment, since the
なお、本発明の技術範囲は、上記実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において、種々の変更を加えることが可能である。 The technical scope of the present invention is not limited to the above embodiment, and various modifications can be made without departing from the spirit of the present invention.
例えば、上記実施形態では、内部ユニットU1、U2を二組具備する構成としたが、いずれか一方の内部ユニットU1、U2だけを具備しても構わないし、三組以上の内部ユニットを具備しても構わない。また、ベース基板2を導電性基板とし、ヒートシンクとして機能させたが、この場合に限定されるものではなく絶縁性基板としても構わない。ベース基板2を絶縁性基板とした場合には、絶縁層10が不要である。
但し、絶縁層10を形成することで、ベース基板2を導電性基板にすることが可能であるので、ベース基板2の材料選択の自由度を向上することができ、形成容易の観点やコストの観点等に基づいて幅広い材料の中から最適なものを選択するといったことが可能となり、設計の自由度を向上することができる。
For example, in the above-described embodiment, two sets of internal units U1 and U2 are provided. However, only one of the internal units U1 and U2 may be provided, or three or more sets of internal units may be provided. It doesn't matter. Further, the
However, since the
また、上記実施形態では、端子部材6、7としてナットを採用した場合を例に挙げたが、中心にねじ孔6a、7aが形成された筒状に形成されていれば良く、例えば円筒状に形成されていても構わない。
但し、上記実施形態のように端子部材6、7として例えばナットを採用する等してその形状を多角筒状にした場合には、角部の部分がモールド樹脂8に食い込み易くなるので、円筒状に形成する場合よりも固定ねじ15の螺着時に端子部材6、7が共回りしてしまうことを抑制し易く、より好ましい。
Moreover, in the said embodiment, although the case where the nut was employ | adopted as the
However, when the shape of the
更に、図4に示すように、端子部材6、7の外周面に、径方向の外側に向けて突出した突起部20を軸線Oを中心として放射状に複数形成しても良い。なお、この場合の突起部20は、端子部材6、7の厚み方向の全長に亘って延びた縦リブとされている。
このようにすることで、複数の突起部20をモールド樹脂8に対してより食い込ませることができるので、固定ねじ15の螺着時に端子部材6、7が共回りしてしまうことをより効果的に防止し易い。
Furthermore, as shown in FIG. 4, a plurality of
By doing in this way, since the some
なお、図示の例では、突起部20を放射状に形成したが、1つだけ形成しても同様の作用効果を奏効することができる。また、複数の突起部20を、径方向の外側に向かうにしたがって軸線Oを中心とした周方向に向けて漸次傾斜又は湾曲させるように形成し、固定ねじ15の螺着時にモールド樹脂8に対してさらに食い込むように構成しても構わない。
In the example shown in the figure, the
また、図5及び図6に示すように連結部材30を利用して、一方の内部ユニットU1の端子部材6、7と、他方の内部ユニットU2の端子部材6、7と、をそれぞれ連結し、各端子部材6、7がそれぞれ周方向に回転してしまうことを規制しても構わない。
より具体的には、一方の内部ユニットU1における一方の端子部材6と、他方の内部ユニットU2における一方の端子部材6と、を連結部材30により連結すると共に、一方の内部ユニットU1における他方の端子部材7と、他方の内部ユニットU2における他方の端子部材7と、を連結部材30により連結している。
Moreover, as shown in FIG.5 and FIG.6, using the
More specifically, one
上記連結部材30は、端子部材6、7を径方向の外側から囲繞するリング部31と、これらリング部31を互いに接続する接続片32と、で構成されている。リング部31には、端子部材6、7の外形形状に対応して多角形状に開口する貫通孔31aが形成され、該貫通孔31a内に端子部材6、7が挿通されることでリング部31と端子部材6、7とが組み合わされる。
The connecting
このように構成した場合には、連結部材30によって両内部ユニットU1、U2の端子部材6、7同士を連結できるので、各端子部材6、7が各別に回転してしまうことを規制することができる。これにより、各端子部材6、7のそれぞれに対して固定ねじ15を螺着する際に、各端子部材6、7が共回りしてしまうことを効果的に防止し易い。
In this case, since the
なお、上述した場合には、同電位の端子部材6、7同士を連結するので、連結部材30を金属等の導電性材料で形成しても構わないし、樹脂等の絶縁性材料で形成しても構わない。
また、同じ内部ユニットU1、U2内において、一方の端子部材6と他方の端子部材7とを互いに連結しても構わない。この場合には、端子部材6、7間の電気的なショートを防ぐために絶縁性材料で連結部材30を構成すれば良い。
In the above case, since the
Further, in the same internal unit U1, U2, one
なお、連結部材30としては、上述した場合に限定されるものではなく、各端子部材6、7の回転を各別に規制できるのであれば、自由に設計して構わない。
例えば、端子部材6、7に対して嵌め込むことで組み合わせるのではなく、図7に示すように、端子部材6、7に対して一体的に組み合わされた連結部材30としても構わない。以下、詳細に説明する。
The connecting
For example, instead of being combined by fitting into the
まず、この場合の端子部材6、7は、ねじ孔40aが形成されたリング状の第1端子部材40と、該第1端子部材40のねじ孔40aに螺着可能な連結ねじ部41aを有し、且つ固定ねじ15が螺着されるねじ孔6a、7aが形成された第2端子部材41と、それぞれを備え、ねじ孔40aに連結ねじ部41aを螺着させて第1端子部材40と第2端子部材41とを組み合わされることで構成されている。なお、図示の例では、端子部材6、7は円筒状としている。
また、この場合の連結部材30は、リング部31の貫通孔31aが第1端子部材40の連結ねじ部41aを挿通可能とされており、第1端子部材40と第2端子部材41との間に挟みこまれることで、端子部材6、7に一体的に固定される。
First, the
Further, in this case, the connecting
上述したように構成された場合であっても、やはり連結部材30を利用して端子部材6、7同士を連結でき、各端子部材6、7が各別に回転してしまうことを規制することができる。従って、各端子部材6、7のそれぞれに対して固定ねじ15を螺着する際に、端子部材6、7が共回りしてしまうことを効果的に防止し易い。
Even if it is a case where it is constituted as mentioned above,
また、上記実施形態において、図8に示すように、ベース基板2の上面に一段凹んだ収納凹部2cを形成し、端子部材6、7をその一部がベース基板2の上面から突出するように、回路パターン部3、4及び絶縁層10を介して収納凹部2c内に収納するように構成しても良い。
このように構成した場合には、端子部材6、7がベース基板2の収納凹部2c内に収納されているので、端子部材6、7の厚みの一部を収納凹部2cの凹み量(深さ)で吸収することができる。従って、半導体装置1の全体の厚みTをより抑えることができ、さらなる薄型化を図ることができる。
Further, in the above embodiment, as shown in FIG. 8, a
In such a configuration, since the
なお、この場合には、絶縁層10及び回路パターン部3、4を、例えば可撓性を有するフィルム等で形成しても構わない。また、ベース基板2に凹みではなく貫通孔を形成し、該貫通孔を収納凹部としても構わない。こうすることで、半導体装置1のさらなる薄型化を図ることができる。
In this case, the insulating
1 半導体装置
2 ベース基板
2c ベース基板の収納凹部
3、4 回路パターン部
5 半導体チップ
6、7 端子部材
6a、7a 端子部材のねじ孔
8 モールド樹脂
10 絶縁層
20 突起部
30 連結部材
DESCRIPTION OF SYMBOLS 1
Claims (4)
該ベース基板の上面側に形成された回路パターン部と、
該回路パターン部上に搭載された半導体チップと、
前記回路パターン部上に取り付けられ、該回路パターン部を介して前記半導体チップに電気接続された複数の端子部材と、
前記ベース基板の上面に成形され、前記回路パターン部、前記半導体チップ及び前記端子部材を内部に封入したモールド樹脂と、を備え、
前記複数の端子部材は、
それぞれ、上端面が前記モールド樹脂の外面に露出していると共に、前記上端面に開口したねじ孔を有する筒状に形成されており、
前記複数の端子部材のうち隣り合う端子部材には、
前記モールド樹脂の内部に配置され、前記隣り合う端子部材同士を連結し、該隣り合う端子部材それぞれの周方向への回転を規制する連結部材が取り付けられており、
該連結部材は、
前記隣り合う端子部材のそれぞれを径方向の外側から囲繞するリング部と、
該リング部同士を互いに接続する接続片と、を有する
ことを特徴とする半導体装置。 A base substrate;
A circuit pattern portion formed on the upper surface side of the base substrate;
A semiconductor chip mounted on the circuit pattern portion;
A plurality of terminal members attached on the circuit pattern portion and electrically connected to the semiconductor chip via the circuit pattern portion;
Molded on the upper surface of the base substrate, the circuit pattern portion, the semiconductor chip and the terminal member encapsulated therein,
The plurality of terminal members are:
Respectively with the upper end face is exposed to the outer surface of the mold resin is formed into a cylindrical shape having an opening with a screw hole in the upper surface,
In the adjacent terminal member among the plurality of terminal members,
Arranged inside the mold resin, connecting the adjacent terminal members to each other, and a connecting member for restricting rotation in the circumferential direction of each of the adjacent terminal members is attached,
The connecting member is
A ring portion surrounding each of the adjacent terminal members from the outside in the radial direction;
A semiconductor device comprising: a connection piece for connecting the ring portions to each other .
前記ベース基板と前記回路パターン部との間には絶縁層が形成されていることを特徴とする半導体装置。 The semiconductor device according to claim 1,
A semiconductor device, wherein an insulating layer is formed between the base substrate and the circuit pattern portion.
前記端子部材には、径方向の外側に向けて突出した突起部が形成されていることを特徴とする半導体装置。 The semiconductor device according to claim 1 or 2 ,
The semiconductor device according to claim 1, wherein the terminal member is formed with a protruding portion protruding outward in a radial direction.
前記ベース基板の上面には収納凹部が形成され、
前記端子部材は、その一部が前記ベース基板の上面から突出するように、前記回路パターン部を介して前記収納凹部内に収納されていることを特徴とする半導体装置。 The semiconductor device according to any one of claims 1 to 3 ,
A storage recess is formed on the upper surface of the base substrate,
The semiconductor device, wherein the terminal member is housed in the housing recess through the circuit pattern portion such that a part of the terminal member protrudes from the upper surface of the base substrate.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011200498A JP5764443B2 (en) | 2011-09-14 | 2011-09-14 | Semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011200498A JP5764443B2 (en) | 2011-09-14 | 2011-09-14 | Semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013062407A JP2013062407A (en) | 2013-04-04 |
JP5764443B2 true JP5764443B2 (en) | 2015-08-19 |
Family
ID=48186817
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011200498A Expired - Fee Related JP5764443B2 (en) | 2011-09-14 | 2011-09-14 | Semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5764443B2 (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6204124B2 (en) * | 2013-09-12 | 2017-09-27 | ニチコン株式会社 | Resin mold type capacitor |
US11037848B2 (en) | 2017-12-19 | 2021-06-15 | Fuji Electric Co., Ltd. | Semiconductor module and semiconductor module manufacturing method |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5640672U (en) * | 1979-09-05 | 1981-04-15 | ||
JPH01145193U (en) * | 1988-03-28 | 1989-10-05 | ||
JP4049094B2 (en) * | 2003-12-24 | 2008-02-20 | 株式会社デンソー | Cooling system |
JP4569473B2 (en) * | 2006-01-04 | 2010-10-27 | 株式会社日立製作所 | Resin-encapsulated power semiconductor module |
-
2011
- 2011-09-14 JP JP2011200498A patent/JP5764443B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2013062407A (en) | 2013-04-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH06310883A (en) | Electronic module containing integral type heat sink with internal rib and flexible printed wiring board with part distributed on both sides | |
JP5371106B2 (en) | Heat dissipation structure for image sensor package | |
CN108293311B (en) | Electrical junction box | |
JP2004006791A (en) | Electronic controller and its production method | |
JP2006108356A (en) | Semiconductor equipment and electronic apparatus | |
JP2006287100A (en) | Capacitor module | |
US9906157B2 (en) | Package assembly | |
JP5643937B2 (en) | Power module for automobile | |
JP5764443B2 (en) | Semiconductor device | |
JP2009158796A (en) | Electronic control device | |
JP6400909B2 (en) | Capacitor and capacitor installation method | |
US7816698B2 (en) | Heat dissipation package for heat generation element | |
JP5743564B2 (en) | Electronic circuit device and manufacturing method thereof | |
US8253041B2 (en) | Electronic element packaging module | |
JP2012138531A (en) | Semiconductor power module | |
JP6362800B2 (en) | Semiconductor device | |
JP7325316B2 (en) | semiconductor equipment | |
JP7280879B2 (en) | electronic device | |
JP6409879B2 (en) | Packaged power semiconductor and packaged power semiconductor mounting structure | |
JP2003273297A (en) | Electronic device | |
KR102333657B1 (en) | Power module | |
JP2009076750A (en) | Module | |
JP2001177023A (en) | Mounting structure of chip device | |
JP5609944B2 (en) | module | |
JP2013093620A (en) | Module |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140424 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140918 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140924 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20141117 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150519 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150615 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5764443 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |