JP2003273297A - Electronic device - Google Patents
Electronic deviceInfo
- Publication number
- JP2003273297A JP2003273297A JP2002070133A JP2002070133A JP2003273297A JP 2003273297 A JP2003273297 A JP 2003273297A JP 2002070133 A JP2002070133 A JP 2002070133A JP 2002070133 A JP2002070133 A JP 2002070133A JP 2003273297 A JP2003273297 A JP 2003273297A
- Authority
- JP
- Japan
- Prior art keywords
- heat sink
- substrate
- heat
- electronic device
- thermal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、基板の上にヒート
シンクを介して発熱素子を搭載してなる電子装置に関す
る。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an electronic device in which a heating element is mounted on a substrate via a heat sink.
【０００２】[0002]
【従来の技術】近年、電子装置の小型化・高集積化に伴
い、１デバイスあたりの発熱量が増大し、熱設計が問題
となっている。そこで、発熱素子をヒートシンクに搭載
し、ヒートシンクとともに回路基板上に搭載するように
した電子装置が提案されている。2. Description of the Related Art In recent years, with the miniaturization and high integration of electronic devices, the amount of heat generated per device has increased, and thermal design has become a problem. Therefore, there has been proposed an electronic device in which a heat generating element is mounted on a heat sink and is mounted on a circuit board together with the heat sink.
【０００３】このような電子装置の従来の一般的な構成
を図４（ａ）、（ｂ）に示す。図４において、（ａ）は
基板厚み方向の断面構成を示す図、（ｂ）は基板におけ
る素子搭載面からみたときの基板構成を示す図である。
なお、図４（ｂ）中に示すハッチングは識別のためのも
ので断面を示すものではない。A conventional general structure of such an electronic device is shown in FIGS. 4 (a) and 4 (b). In FIG. 4, (a) is a diagram showing a cross-sectional configuration in the substrate thickness direction, and (b) is a diagram showing a substrate configuration as viewed from the element mounting surface of the substrate.
The hatching shown in FIG. 4 (b) is for identification and does not show a cross section.
【０００４】プリント基板等からなる基板１０の一面上
に、ヒートシンク２０が設けられ、ヒートシンク２０の
上には半導体チップ等からなる発熱素子３０が搭載され
ている。さらに、ここでは、発熱素子３０は、ヒートシ
ンク２０の外周にて基板１０の一面に形成された端子部
（ランド）１２にボンディングワイヤ５０およびリード
４０を介して接続されている。A heat sink 20 is provided on one surface of a substrate 10 made of a printed circuit board or the like, and a heat generating element 30 made of a semiconductor chip or the like is mounted on the heat sink 20. Further, here, the heating element 30 is connected to the terminal portion (land) 12 formed on one surface of the substrate 10 on the outer periphery of the heat sink 20 via the bonding wire 50 and the lead 40.
【０００５】また、発熱素子３０、ワイヤ５０、リード
４０の一部（インナーリード）およびヒートシンク２０
は、モールド樹脂６０によって、ヒートシンク２０にお
ける素子搭載側と反対側の面を露出させた形で包み込ま
れている。Further, the heating element 30, the wire 50, a part of the lead 40 (inner lead) and the heat sink 20.
Is wrapped with the mold resin 60 such that the surface of the heat sink 20 opposite to the element mounting side is exposed.
【０００６】そして、ヒートシンク２０の樹脂６０から
の露出面は、基板１０の一面に設けられた銅箔等からな
る熱伝導層Ｊ１６に対し、この熱伝導層Ｊ１６のうえに
設けられたランド１８にはんだ付け等にて固定されてい
る。この熱伝導層Ｊ１６の面積は、一般にヒートシンク
２０の大きさと同程度かもしくはそれ以下である。The exposed surface of the heat sink 20 from the resin 60 is on the land 18 provided on the heat conducting layer J16 on the heat conducting layer J16 made of copper foil or the like provided on one surface of the substrate 10. It is fixed by soldering. The area of the heat conductive layer J16 is generally the same as or smaller than the size of the heat sink 20.
【０００７】また、基板１０のうちヒートシンク２０の
直下には、基板１０を厚み方向に貫通するサーマルビア
１９ａが設けられている。このサーマルビア１９ａは、
ヒートシンク２０からの熱を熱伝導層Ｊ１６を介して効
率よく放熱するためのものであり、貫通孔の内壁面に銅
めっき等を施してなるものである。Directly below the heat sink 20 of the substrate 10, a thermal via 19a penetrating the substrate 10 in the thickness direction is provided. This thermal via 19a is
This is for efficiently dissipating heat from the heat sink 20 through the heat conduction layer J16, and the inner wall surface of the through hole is plated with copper or the like.
【０００８】[0008]
【発明が解決しようとする課題】しかしながら、上記図
４に示したような電子装置においては、熱伝導層Ｊ１６
の面積は、一般にヒートシンク２０の大きさと同程度か
もしくはそれ以下であり、また、サーマルビア１９ａは
ヒートシンク２０の直下に位置させたものとしているた
め、ヒートシンク２０の下部には良く放熱されるが、そ
の周辺へは伝熱しにくい。そのため、従来の放熱構成で
は、より放熱性を向上させるには限度がある。However, in the electronic device as shown in FIG. 4, the heat conducting layer J16 is used.
The area of is generally equal to or smaller than the size of the heat sink 20, and since the thermal via 19a is located directly below the heat sink 20, heat is radiated well to the lower part of the heat sink 20, It is difficult to transfer heat to the surrounding area. Therefore, the conventional heat radiation structure has a limit to further improve the heat radiation property.
【０００９】そこで、本発明は上記問題に鑑み、基板の
上にヒートシンクを介して発熱素子を搭載してなる電子
装置において、効率的に放熱性を向上させることを目的
とする。In view of the above problems, an object of the present invention is to efficiently improve heat dissipation in an electronic device in which a heating element is mounted on a substrate via a heat sink.
【００１０】[0010]
【課題を解決するための手段】上記目的を達成するた
め、請求項１に記載の発明では、基板（１０）と、基板
の一面上に設けられたヒートシンク（２０）と、ヒート
シンクの上に設けられた発熱素子（３０）と、基板の一
面のうちヒートシンクの外周に設けられ発熱素子と電気
的に接続された端子部（１２）とを備える電子装置にお
いて、基板の一面には、当該一面におけるヒートシンク
の搭載領域から端子部側へはみ出した領域まで形成され
た熱伝導層（１６）が設けられており、ヒートシンクの
搭載領域からはみ出した領域に位置する熱伝導層に対応
する基板には、サーマルビア（１９ｂ）が形成されてい
ることを特徴とする。In order to achieve the above object, in the invention described in claim 1, a substrate (10), a heat sink (20) provided on one surface of the substrate, and a heat sink (20) provided on the heat sink. In the electronic device, the heat generating element (30) and the terminal portion (12) provided on the outer periphery of the heat sink on one surface of the substrate and electrically connected to the heat generating element are provided. A heat conduction layer (16) is provided extending from the heat sink mounting area to the terminal portion side. The substrate corresponding to the heat conduction layer located in the heat sink mounting area has a thermal conduction layer. It is characterized in that a via (19b) is formed.
【００１１】それによれば、ヒートシンクからの熱は、
従来のようなヒートシンク直下の熱伝導層からの放熱だ
けでなく、熱伝導層を介してヒートシンクの直下部分か
ら端子部側へはみ出した領域まで伝わり、このはみ出し
た領域に位置するサーマルビアを介して放熱される。According to this, the heat from the heat sink is
Not only the heat is dissipated from the heat conduction layer directly below the heat sink as in the past, but it is also transmitted through the heat conduction layer from the portion directly below the heat sink to the region protruding to the terminal side, and via the thermal via located in this protrusion region. Heat is dissipated.
【００１２】そのため、本発明によれば、基板の上にヒ
ートシンクを介して発熱素子を搭載してなる電子装置に
おいて、効率的に放熱性を向上させることができる。Therefore, according to the present invention, in an electronic device in which a heat generating element is mounted on a substrate via a heat sink, heat dissipation can be efficiently improved.
【００１３】また、請求項２に記載の発明では、ヒート
シンク（２０）の搭載領域からはみ出した領域に位置す
る熱伝導層（１６）に対応する基板（１０）に形成され
たサーマルビア（１９ｂ）のうち、最外周に配列された
サーマルビアの密度が、その内周側に配列されたサーマ
ルビアの密度よりも大きいことを特徴とする。Further, in the second aspect of the invention, the thermal via (19b) formed in the substrate (10) corresponding to the heat conduction layer (16) located in the region protruding from the mounting region of the heat sink (20). Among them, the density of the thermal vias arranged on the outermost circumference is higher than the density of the thermal vias arranged on the inner circumference side.
【００１４】ヒートシンクの搭載領域からはみ出した領
域に位置する熱伝導層に対応する基板に形成されたサー
マルビアにおいて、最外周に配列されたサーマルビアの
密度よりも、その内周側に配列されたサーマルビアの密
度の方が大きいと、基板において内周部側から最外周ま
での熱伝導が、内周側に配列されたサーマルビアの空間
によって阻害され、熱伝導効率が低下する可能性があ
る。In the thermal vias formed on the substrate corresponding to the heat conduction layer located in the area protruding from the mounting area of the heat sink, the thermal vias are arranged on the inner peripheral side of the density of the thermal vias arranged on the outermost periphery. If the density of the thermal vias is higher, the heat conduction from the inner peripheral side to the outermost peripheral side of the substrate may be hindered by the space of the thermal vias arranged on the inner peripheral side, and the heat transfer efficiency may decrease. .
【００１５】その点、本発明によれば、内周側に配列さ
れたサーマルビアの数を少なくすることができるので、
基板においてより効率的な熱伝導を実現でき、好まし
い。On the other hand, according to the present invention, since the number of thermal vias arranged on the inner peripheral side can be reduced,
This is preferable because more efficient heat conduction can be realized in the substrate.
【００１６】なお、上記各手段の括弧内の符号は、後述
する実施形態に記載の具体的手段との対応関係を示す一
例である。The reference numerals in parentheses for each means described above are examples showing the correspondence with specific means described in the embodiments described later.
【００１７】[0017]
【発明の実施の形態】以下、本発明を図に示す実施形態
について説明する。図１は、本発明の実施形態に係る電
子装置の構成を示すもので、（ａ）は基板厚み方向の概
略断面構成を示す図、（ｂ）は基板における素子搭載面
からみたときの主として基板構成を示す図である。な
お、図１（ｂ）および後述する図２、図３中に示すハッ
チングは識別のためのもので断面を示すものではない。BEST MODE FOR CARRYING OUT THE INVENTION Hereinafter, embodiments of the present invention shown in the drawings will be described. 1A and 1B show a configuration of an electronic device according to an embodiment of the present invention. FIG. 1A is a diagram showing a schematic sectional configuration in a substrate thickness direction, and FIG. 1B is mainly a substrate when viewed from an element mounting surface of the substrate. It is a figure which shows a structure. The hatching shown in FIG. 1 (b) and FIGS. 2 and 3 to be described later is for identification and does not show a cross section.
【００１８】この電子装置Ｓ１は、基板１０と、基板１
０の一面上に設けられた銅等からなるヒートシンク２０
と、ヒートシンク２０の上に設けられた発熱素子３０
と、基板１０の一面のうちヒートシンク２０の外周に設
けられ発熱素子３０と電気的に接続された端子部１２と
を備える。This electronic device S1 includes a substrate 10 and a substrate 1.
A heat sink 20 made of copper or the like provided on one surface of 0
And the heating element 30 provided on the heat sink 20
And a terminal portion 12 provided on the outer periphery of the heat sink 20 on one surface of the substrate 10 and electrically connected to the heating element 30.
【００１９】基板１０は、プリント基板やセラミック基
板等からなるもので、本例ではプリント基板１０として
いる。発熱素子３０は、限定するものではないが、本例
では半導体チップ３０であり、この半導体チップ３０
は、例えばパワーＭＯＳやＩＧＢＴ等のパワー素子等を
備えるものを採用できる。The board 10 is made of a printed board, a ceramic board, or the like, and is the printed board 10 in this example. The heating element 30 is, but is not limited to, the semiconductor chip 30 in this example.
For example, a device including a power element such as a power MOS or IGBT can be adopted.
【００２０】半導体チップ３０は、ヒートシンク２０の
上にはんだや導電性接着剤等を介して固定されている。
発熱素子３０の外周部には銅等からなるリード４０が設
けられており、半導体チップ３０とリード４０とは、ア
ルミや金等のボンディングワイヤ５０により結線され電
気的に接続されている。The semiconductor chip 30 is fixed on the heat sink 20 with solder or a conductive adhesive.
A lead 40 made of copper or the like is provided on the outer peripheral portion of the heating element 30, and the semiconductor chip 30 and the lead 40 are connected and electrically connected by a bonding wire 50 such as aluminum or gold.
【００２１】そして、半導体チップ３０、ワイヤ５０、
リード４０の一部およびヒートシンク２０は、エポキシ
樹脂等からなるモールド樹脂６０によって、ヒートシン
ク２０における半導体チップ３０の搭載面と反対側の面
を露出させた形で包み込まれている。このようにして、
ヒートシンク一体型の半導体パッケージ１００が形成さ
れている。Then, the semiconductor chip 30, the wire 50,
A part of the lead 40 and the heat sink 20 are wrapped with a mold resin 60 made of epoxy resin or the like such that the surface of the heat sink 20 opposite to the surface on which the semiconductor chip 30 is mounted is exposed. In this way
A semiconductor package 100 integrated with a heat sink is formed.
【００２２】ここで、図１（ｂ）に示すように、プリン
ト基板１０の一面において端子部１２は、半導体パッケ
ージ１００の周辺部にリード４０に対応して設けられて
いる。そして、端子部１２とリード４０とは、リード４
０のうち樹脂６０内に位置するインナーリードよりも外
側のアウターリードにて、はんだ４２にて接合固定され
ている。Here, as shown in FIG. 1B, the terminal portion 12 is provided on the one surface of the printed circuit board 10 in the peripheral portion of the semiconductor package 100 so as to correspond to the leads 40. Then, the terminal portion 12 and the lead 40 are the lead 4
Outer leads outside the inner leads located in the resin 60 of 0 are joined and fixed by the solder 42.
【００２３】このアウターリード接続ランドとしての端
子部１２は、図１（ａ）に示すように、プリント基板１
０の一面に形成された銅箔からなる配線層１４の上に形
成されており、端子部１２自身ははんだめっき等からな
るものである。As shown in FIG. 1A, the terminal portion 12 serving as the outer lead connection land has the printed circuit board 1
0 is formed on the wiring layer 14 made of copper foil formed on one surface, and the terminal portion 12 itself is made of solder plating or the like.
【００２４】また、図１（ｂ）中、破線で囲んだ領域が
ヒートシンク２０の搭載領域すなわちヒートシンク２０
の外形を示す。つまり、図１（ｂ）に示すように、プリ
ント基板１０の一面には、当該一面におけるヒートシン
ク２０の搭載領域から端子部１２側へはみ出した領域ま
で形成された熱伝導層１６が設けられている。In FIG. 1B, the area surrounded by the broken line is the mounting area of the heat sink 20, that is, the heat sink 20.
The external shape of is shown. That is, as shown in FIG. 1B, the heat conductive layer 16 is formed on one surface of the printed board 10 from the mounting area of the heat sink 20 on the one surface to the area protruding to the terminal portion 12 side. .
【００２５】この熱伝導層１２は基板１０がプリント基
板の場合は銅箔等、セラミック基板の場合は厚膜導体等
からなるものにできる。本例では、熱伝導層１６は銅箔
層１６としている。The heat conducting layer 12 can be made of copper foil or the like when the substrate 10 is a printed circuit board, and a thick film conductor or the like when the substrate 10 is a ceramic substrate. In this example, the heat conduction layer 16 is the copper foil layer 16.
【００２６】この銅箔層１６は、図１（ｂ）に示すよう
に、ヒートシンク２０の搭載領域から端子部１２の近傍
まで形成されているが、銅箔層１６の外周縁部と端子部
１２との距離は、上記した基板１０の一面上の各部分を
パターン加工でき且つ銅箔層１６と端子部１２との電気
絶縁性を確保できる程度まで近づけて良い。As shown in FIG. 1B, the copper foil layer 16 is formed from the mounting area of the heat sink 20 to the vicinity of the terminal portion 12. The outer peripheral edge portion of the copper foil layer 16 and the terminal portion 12 are formed. The distance between and may be close to such an extent that each part on the one surface of the substrate 10 can be patterned and the electrical insulation between the copper foil layer 16 and the terminal portion 12 can be secured.
【００２７】また、図１に示すように、銅箔層１６のう
ちヒートシンク２０の搭載領域の上には、はんだめっき
等からなるヒートシンク接続ランド１８（図１（ｂ）
中、斜線ハッチングにて図示）が設けられている。そし
て、ヒートシンク２０は、ヒートシンク２０における樹
脂６０から露出する面にて、ヒートシンク接続ランド１
８にはんだ２２により接合されている。こうして、ヒー
トシンク２０はプリント基板１０の一面上に固定されて
いる。Further, as shown in FIG. 1, a heat sink connection land 18 made of solder plating or the like is formed on the mounting area of the heat sink 20 in the copper foil layer 16 (see FIG. 1 (b)).
In the figure, hatching is shown). The heat sink 20 has a surface exposed from the resin 60 in the heat sink 20, and the heat sink connection land 1
It is joined to 8 by solder 22. Thus, the heat sink 20 is fixed on one surface of the printed circuit board 10.
【００２８】そして、図１に示すように、プリント基板
１０のうち銅箔層（熱伝導層）１６に対応した部位に
は、サーマルビア１９（１９ａ、１９ｂ）が形成されて
いる。ここで、プリント基板１０のうち、ヒートシンク
２０の直下となるヒートシンク２０の搭載領域に形成さ
れたサーマルビア１９を中央部サーマルビア１９ａ、ヒ
ートシンク２０の搭載領域からはみ出した領域に形成さ
れたサーマルビア１９を周辺部サーマルビア１９ｂとす
る。As shown in FIG. 1, thermal vias 19 (19a, 19b) are formed in the printed circuit board 10 at the portions corresponding to the copper foil layers (heat conductive layers) 16. Here, in the printed circuit board 10, the thermal vias 19 formed in the mounting area of the heat sink 20 directly below the heat sink 20 are formed in the central thermal via 19 a and the thermal via 19 formed in an area protruding from the mounting area of the heat sink 20. Is a peripheral thermal via 19b.
【００２９】本例では、中央部サーマルビア１９ａは、
ヒートシンク接続ランド１８の間に配列されており、周
辺部サーマルビア１９ｂは、銅箔層１６の外周縁部の下
部に位置する領域にて環状に配列されている。In this example, the central thermal via 19a is
The peripheral thermal vias 19b are arranged between the heat sink connection lands 18, and are arranged annularly in a region located below the outer peripheral edge of the copper foil layer 16.
【００３０】サーマルビア１９は、本例のように、基板
１０がプリント基板１０の場合には、ドリル加工等によ
ってプリント基板１０に貫通孔をあけ、その内壁面に銅
めっき等を施すことで形成することができる。また、基
板１０がセラミック基板の場合は、打ち抜き加工等によ
って貫通孔をあけ、その内壁面に同様にめっきを施すこ
とで形成可能である。When the substrate 10 is the printed circuit board 10 as in the present example, the thermal via 19 is formed by forming a through hole in the printed circuit board 10 by drilling or the like and copper plating the inner wall surface of the through hole. can do. Further, when the substrate 10 is a ceramic substrate, it can be formed by forming a through hole by punching or the like and similarly plating the inner wall surface thereof.
【００３１】このような本実施形態の電子装置Ｓ１にお
いては、基板１０の一面にてヒートシンク２０の搭載領
域から端子部１２側へはみ出した領域まで熱伝導層とし
ての銅箔層１６を形成していることと、ヒートシンク２
０の搭載領域からはみ出した領域に位置する銅箔層１６
に対応する基板１０に、サーマルビア１９ｂを形成した
ことを主たる特徴とする。In the electronic device S1 of this embodiment as described above, the copper foil layer 16 as a heat conduction layer is formed on one surface of the substrate 10 from the mounting region of the heat sink 20 to the region protruding to the terminal portion 12 side. And the heat sink 2
Copper foil layer 16 located in an area outside the mounting area of 0
The main feature is that the thermal via 19b is formed in the substrate 10 corresponding to the above.
【００３２】それによれば、発熱素子としての半導体チ
ップ３０からヒートシンク２０へ伝わった熱は、従来の
ようにヒートシンク２０直下の銅箔層１６からサーマル
ビア１９ａを介して放熱されるだけなく、さらに、銅箔
層１６を介してヒートシンク２０の直下部分から端子部
１２側へはみ出した領域まで伝わり、このはみ出した領
域に位置するサーマルビア１９ｂを介して放熱される。According to this, the heat transferred from the semiconductor chip 30 as a heat generating element to the heat sink 20 is not only radiated from the copper foil layer 16 immediately below the heat sink 20 via the thermal via 19a as in the conventional case, but also The heat is transmitted from the portion directly below the heat sink 20 to the region protruding to the terminal portion 12 side through the copper foil layer 16 and is radiated through the thermal via 19b located in the protruding region.
【００３３】このように、本実施形態によれば、従来に
比べて広い範囲に熱を放出できる。そのため、基板１０
の上にヒートシンク２０を介して発熱素子３０を搭載し
てなる電子装置Ｓ１において、効率的に放熱性を向上さ
せることができる。As described above, according to this embodiment, heat can be released in a wider range than in the conventional case. Therefore, the substrate 10
In the electronic device S1 having the heat generating element 30 mounted thereon via the heat sink 20, the heat dissipation can be efficiently improved.
【００３４】また、ヒートシンク２０の搭載領域からは
み出した領域に位置する銅箔層１６に対応する基板１０
に形成されたサーマルビアすなわち周辺部サーマルビア
１９ｂのうち、最外周に配列されたサーマルビアの密度
が、その内周側に配列されたサーマルビアの密度よりも
大きいことが好ましい。Further, the substrate 10 corresponding to the copper foil layer 16 located in the area protruding from the mounting area of the heat sink 20.
It is preferable that the density of the thermal vias arranged on the outermost periphery of the thermal vias formed in the above section, that is, the peripheral thermal vias 19b, is higher than the density of the thermal vias arranged on the inner peripheral side thereof.
【００３５】図１（ｂ）の例では、周辺部サーマルビア
１９ｂは一列しかないため、この一列に配列されたもの
が、最外周に配列された周辺部サーマルビア１９ｂであ
り、その内周側の周辺部サーマルビア１９ｂは存在しな
い。つまり、当該内周側に配列された周辺部サーマルビ
ア１９ｂの密度は０である。In the example of FIG. 1B, since the peripheral thermal vias 19b have only one row, the peripheral thermal vias 19b arranged in this row are the peripheral thermal vias 19b arranged at the outermost periphery, and the inner peripheral side thereof. There is no peripheral thermal via 19b. That is, the density of the peripheral thermal vias 19b arranged on the inner peripheral side is zero.
【００３６】サーマルビアの配置の変形例として、周辺
部サーマルビア１９ｂが、最外周の配列とその内周側の
配列を有し、かつ、両配列の密度が同程度である例を、
図２に示す。As a modified example of the arrangement of the thermal vias, an example in which the peripheral thermal vias 19b have an outermost peripheral arrangement and an inner peripheral arrangement, and the two arrangements have the same density,
As shown in FIG.
【００３７】つまり、この図２のような配列としたもの
よりも、上記図１（ｂ）のように、周辺部サーマルビア
１９ｂのうち、最外周に配列されたものの密度が、その
内周側に配列されたものの密度よりも大きい配列とした
方が、より優れた放熱性を実現するには好ましいという
ことである。That is, as compared with the arrangement as shown in FIG. 2, the density of the peripheral thermal vias 19b arranged at the outermost periphery as shown in FIG. 1B is closer to the inner periphery side. That is, it is preferable that the arrangement is larger than the density of those arranged in order to realize better heat dissipation.
【００３８】これは、次のような理由による。基板１０
において内周部側から最外周までの熱伝導が、内周側に
配列されたサーマルビアの空間によって阻害され、熱伝
導効率が低下する可能性がある。その点、上記した周辺
部サーマルビア１９ｂの好ましい配列形態とすれば、内
周側に配列されたサーマルビア１９ｂの数を少なくする
ことができるので、基板１０においてより効率的な熱伝
導を実現できる。This is for the following reason. Board 10
In, there is a possibility that the heat conduction from the inner peripheral side to the outermost peripheral side is hindered by the spaces of the thermal vias arranged on the inner peripheral side, and the heat transfer efficiency is reduced. On the other hand, if the peripheral thermal vias 19b are arranged in a preferable manner as described above, the number of thermal vias 19b arranged on the inner peripheral side can be reduced, so that more efficient heat conduction can be realized in the substrate 10. .
【００３９】（他の実施形態）なお、サーマルビア１９
ａ、１９ｂの配列形態は、図３に示すようなものであっ
ても良い。また、上記図１（ａ）中に破線にて示すよう
に、基板１０の他面（図中の下側の面、つまり基板にお
ける発熱素子搭載面とは反対の側の面）側にも銅箔層１
６を設けて良い。(Other Embodiments) The thermal via 19
The arrangement of a and 19b may be as shown in FIG. Further, as indicated by a broken line in FIG. 1A, copper is also provided on the other surface of the substrate 10 (the lower surface in the drawing, that is, the surface of the substrate opposite to the heating element mounting surface). Foil layer 1
6 may be provided.
【００４０】また、上記実施形態において、サーマルビ
アは、ヒートシンク２０直下の中央部サーマルビアは設
けずに、周辺部サーマルビア１９ｂだけであっても良
い。これらの他の実施形態によっても、上記実施形態と
同様の効果が得られる。Further, in the above-described embodiment, the thermal via may be only the peripheral thermal via 19b without providing the central thermal via directly below the heat sink 20. According to these other embodiments, the same effect as the above embodiment can be obtained.
【図１】本発明の実施形態に係る電子装置の構成を示す
図である。FIG. 1 is a diagram showing a configuration of an electronic device according to an embodiment of the present invention.
【図２】サーマルビアの配置の変形例を示す図である。FIG. 2 is a diagram showing a modification of the arrangement of thermal vias.
【図３】サーマルビアの配置のもうひとつの変形例を示
す図である。FIG. 3 is a diagram showing another modification of the arrangement of thermal vias.
【図４】従来の一般的な電子装置の構成を示す図であ
る。FIG. 4 is a diagram showing a configuration of a conventional general electronic device.
１０…基板、１２…端子部、１６…銅箔層（熱伝導
層）、１９ｂ…サーマルビア、２０…ヒートシンク、３
０…半導体チップ（発熱素子）。10 ... Board, 12 ... Terminal part, 16 ... Copper foil layer (heat conduction layer), 19b ... Thermal via, 20 ... Heat sink, 3
0 ... Semiconductor chip (heating element).
フロントページの続き (72)発明者 水野 直仁 愛知県刈谷市昭和町１丁目１番地 株式会 社デンソー内 Ｆターム(参考） 5F036 AA01 BA23 BB08 BC06 BC33Continued front page (72) Inventor Naohito Mizuno 1-1, Showa-cho, Kariya city, Aichi stock market Inside the company DENSO F-term (reference) 5F036 AA01 BA23 BB08 BC06 BC33
Claims (2)
と、 前記ヒートシンクの上に設けられた発熱素子（３０）
と、 基板の一面のうち前記ヒートシンクの外周に設けられ前
記発熱素子と電気的に接続された端子部（１２）とを備
える電子装置において、 前記基板の一面には、当該一面における前記ヒートシン
クの搭載領域から前記端子部側へはみ出した領域まで形
成された熱伝導層（１６）が設けられており、 前記ヒートシンクの搭載領域からはみ出した領域に位置
する前記熱伝導層に対応する前記基板には、サーマルビ
ア（１９ｂ）が形成されていることを特徴とする電子装
置。1. A substrate (10) and a heat sink (20) provided on one surface of the substrate.
And a heating element (30) provided on the heat sink
And a terminal portion (12) provided on the outer periphery of the heat sink on one surface of the substrate and electrically connected to the heat generating element, wherein the one surface of the substrate has the heat sink mounted on the one surface. A heat conduction layer (16) formed from a region to a region protruding to the terminal portion side is provided, and the substrate corresponding to the heat conduction layer located in a region protruding from the mounting region of the heat sink includes: An electronic device having a thermal via (19b) formed therein.
らはみ出した領域に位置する前記熱伝導層（１６）に対
応する前記基板（１０）に形成された前記サーマルビア
（１９ｂ）のうち、最外周に配列された前記サーマルビ
アの密度が、その内周側に配列されたサーマルビアの密
度よりも大きいことを特徴とする請求項１に記載の電子
装置。2. The outermost periphery of the thermal vias (19b) formed in the substrate (10) corresponding to the heat conduction layer (16) located in a region protruding from the mounting region of the heat sink (20). The electronic device according to claim 1, wherein the density of the thermal vias arranged in the above is larger than the density of the thermal vias arranged on the inner peripheral side thereof.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002070133A JP3931696B2 (en) | 2002-03-14 | 2002-03-14 | Electronic equipment |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002070133A JP3931696B2 (en) | 2002-03-14 | 2002-03-14 | Electronic equipment |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003273297A true JP2003273297A (en) | 2003-09-26 |
| JP3931696B2 JP3931696B2 (en) | 2007-06-20 |
Family
ID=29200788
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002070133A Expired - Fee Related JP3931696B2 (en) | 2002-03-14 | 2002-03-14 | Electronic equipment |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3931696B2 (en) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011134956A (en) * | 2009-12-25 | 2011-07-07 | Shinko Electric Ind Co Ltd | Semiconductor device |
| JP2011146547A (en) * | 2010-01-15 | 2011-07-28 | Murata Mfg Co Ltd | Circuit module |
| JP2015149371A (en) * | 2014-02-06 | 2015-08-20 | 日立オートモティブシステムズ株式会社 | semiconductor package structure |
| JP2016129198A (en) * | 2015-01-09 | 2016-07-14 | 株式会社デンソー | Electronic device |
| WO2019012849A1 (en) * | 2017-07-11 | 2019-01-17 | 日立オートモティブシステムズ株式会社 | Electronic circuit board |
| KR20190012524A (en) * | 2017-07-27 | 2019-02-11 | 주식회사 베이스 | Phosphore in glass structure having heat dissipation feature and manufacturing method of the same |
-
2002
- 2002-03-14 JP JP2002070133A patent/JP3931696B2/en not_active Expired - Fee Related
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011134956A (en) * | 2009-12-25 | 2011-07-07 | Shinko Electric Ind Co Ltd | Semiconductor device |
| US8729680B2 (en) | 2009-12-25 | 2014-05-20 | Shinko Electric Industries Co., Ltd. | Semiconductor device |
| JP2011146547A (en) * | 2010-01-15 | 2011-07-28 | Murata Mfg Co Ltd | Circuit module |
| JP2015149371A (en) * | 2014-02-06 | 2015-08-20 | 日立オートモティブシステムズ株式会社 | semiconductor package structure |
| JP2016129198A (en) * | 2015-01-09 | 2016-07-14 | 株式会社デンソー | Electronic device |
| WO2019012849A1 (en) * | 2017-07-11 | 2019-01-17 | 日立オートモティブシステムズ株式会社 | Electronic circuit board |
| JPWO2019012849A1 (en) * | 2017-07-11 | 2020-04-02 | 日立オートモティブシステムズ株式会社 | Electronic circuit board |
| US11096285B2 (en) | 2017-07-11 | 2021-08-17 | Hitachi Automotive Systems, Ltd. | Electronic circuit substrate |
| KR20190012524A (en) * | 2017-07-27 | 2019-02-11 | 주식회사 베이스 | Phosphore in glass structure having heat dissipation feature and manufacturing method of the same |
| KR102021603B1 (en) * | 2017-07-27 | 2019-11-04 | 주식회사 베이스 | Phosphore in glass structure having heat dissipation feature and manufacturing method of the same |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3931696B2 (en) | 2007-06-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6559525B2 (en) | Semiconductor package having heat sink at the outer surface | |
| US20140251658A1 (en) | Thermally enhanced wiring board with built-in heat sink and build-up circuitry | |
| JPH0917919A (en) | Semiconductor device | |
| JP2004200316A (en) | Semiconductor device | |
| JP2000331835A (en) | Laminated electronic part and circuit module | |
| JP4056598B2 (en) | Infrared data communication module | |
| JP2004214548A (en) | Component-built-in board type module, manufacturing method thereof, board having same, and manufacturing method thereof | |
| JP2004071977A (en) | Semiconductor device | |
| JP2003273297A (en) | Electronic device | |
| JP2008085002A (en) | Semiconductor device and its manufacturing method | |
| JP2006120996A (en) | Circuit module | |
| JP2000251463A (en) | Memory module | |
| KR101259851B1 (en) | Chip package and manufacturing method thereof | |
| JPH1197576A (en) | Semiconductor device | |
| JPH07106721A (en) | Printed circuit board and heat radiating method | |
| JPH05175407A (en) | Semiconductor mounting board | |
| JP2000059003A (en) | Hybrid module | |
| JP4934915B2 (en) | Semiconductor device | |
| JPH06112674A (en) | Heat sink for electronic part mounter | |
| CN220208957U (en) | Power module and electronic equipment | |
| JP2019096746A (en) | Electronic equipment | |
| JP2005072104A (en) | Radiation structure of power module | |
| JP2006135202A (en) | Heat radiating structure for electronic appliance | |
| JP2007012726A (en) | Semiconductor device | |
| JP2001028410A (en) | Semiconductor package and semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040611 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050419 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061128 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070112 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070220 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070305 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100323 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110323 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120323 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120323 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130323 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140323 Year of fee payment: 7 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |