JP5754910B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP5754910B2
JP5754910B2 JP2010230827A JP2010230827A JP5754910B2 JP 5754910 B2 JP5754910 B2 JP 5754910B2 JP 2010230827 A JP2010230827 A JP 2010230827A JP 2010230827 A JP2010230827 A JP 2010230827A JP 5754910 B2 JP5754910 B2 JP 5754910B2
Authority
JP
Japan
Prior art keywords
semiconductor device
detection unit
infrared light
optical film
laminated optical
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2010230827A
Other languages
English (en)
Other versions
JP2012084745A (ja
Inventor
剛太 立石
剛太 立石
祥嗣 上平
祥嗣 上平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2010230827A priority Critical patent/JP5754910B2/ja
Publication of JP2012084745A publication Critical patent/JP2012084745A/ja
Application granted granted Critical
Publication of JP5754910B2 publication Critical patent/JP5754910B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Light Receiving Elements (AREA)

Description

この発明は、可視光および赤外光を区別して検出できる半導体装置に関する。
特許文献１には、発光素子、受光素子および照度センサを含む構成が開示されている。発光素子、受光素子および照度センサは、個別のチップからなり、基板の同一面に取り付けられ、モールド樹脂によって個別にモールドされている。発光素子は、たとえば赤外光を発生する。受光素子に関しては、発光素子から放射される光の波長域に合わせて、特定波長域以外の光を吸収する染料がモールド樹脂に混入されるか、または受光素子に接続された受信回路にバンドパスフィルタが導入される。照度センサが受光する光の波長域は可視光領域である。発光素子から放射される光の影響を低減するために、モールド樹脂のうち照度センサをモールドする部分には、発光素子から発光する波長領域の光だけを吸収する素材が混入される。このような構成により、受光素子の出力に応じて被検出物体の近接状態を検出でき、かつ周囲の照度を検出できる。
特開２０１０−１９９７０６号公報（図１、段落００４８〜００５３）
特許文献１の先行技術では、受光素子および照度センサが個別のチップからなり、これらが基板上に取り付けられている。そのため、小型化に限界がある。たとえば、携帯電話機に代表される携帯型電子機器の筐体内のスペースは極めて制限されているから、筐体内に収容される部品の小型化に対する要求が厳しい。とくに最近の高機能化および多機能化された携帯型電子機器の筐体内におけるスペースの制限は、全ての内蔵部品を極限まで小型化することを要求する。特許文献１の先行技術に示された構成では、もはや、最近の小型化に対する要求を充足することができない。
また、特許文献１の先行技術では、少なくとも照度センサのモールド樹脂には、発光素子の発光波長域の光を透過しない素材を混入する必要がある。したがって、照度センサの樹脂モールドは、受光素子の樹脂モールドとは別に行う必要がある。これにより、樹脂モールドの回数が多くなるから、組立工程における工数が多くなり、それに応じて生産性が悪くなるという問題がある。
そこで、この発明の目的は、可視光および赤外光の検出が可能であり、かつ小型化および生産性のいずれの観点においても改良された半導体装置を提供することである。
請求項１記載の発明は、半導体基板と、前記半導体基板上に設けられ、可視光を検出する可視光検出部と、前記半導体基板上に設けられ、赤外光を検出する赤外光検出部と、前記可視光検出部と前記赤外光検出部との間に設けられた絶縁分離層と、前記絶縁分離層の上部に設けられた配線層と、前記半導体基板上に設けられ、前記可視光検出部の出力信号および前記赤外光検出部の出力信号を保持するデータレジスタと、クロック信号を発生する発振器と、前記発振器が発生するクロック信号に同期して前記可視光検出部および前記赤外光検出部の各々の動作タイミングを制御するタイミングコントローラとを含み、前記可視光検出部の出力と前記赤外光検出部の出力とに対して演算を行う機能素子部と、前記赤外光検出部、前記絶縁分離層および前記配線層を覆うように設けられ、赤外光を透過させる積層光学膜とを含む、半導体装置である。
この構成によれば、可視光検出部および赤外光検出部ならびにそれらの出力に対して演算を行う機能素子部が同じ半導体基板上に設けられるから、可視光検出機能および赤外光検出機能ならびに可視光および赤外光の検出出力に対する演算機能を有する１チップの半導体装置を提供できる。これにより、可視光検出および赤外光検出のための構成を、簡素化でき、著しい小型化を図ることができる。また、赤外光を透過させる積層光学膜が赤外光検出部を覆うように形成されているので、当該半導体装置を樹脂モールドする場合であっても、可視光検出部と赤外光検出部とで個別の樹脂モールド工程を要しない。さらに、積層光学膜は、半導体基板上に薄膜を形成する半導体プロセスによって形成できる。したがって、積層光学膜を形成するプロセスの追加は容易であり、半導体製造設備を利用できるので、生産コストを圧縮できる。さらに、可視光検出部または赤外光検出部を形成するための工程の一部と機能素子部を形成するための工程の一部とを同時に行うことによって、製造工程を簡素化し、一層のコスト削減を図ることができる。
前記積層光学膜は、赤外光域の波長の光のみを透過させる光学特性を有するように設計された光学膜であり、複数枚の膜を積層して構成されている。具体的には、積層光学膜は、複数膜の膜を周期的に積層して構成されている。さらに具体的には、積層光学膜は、第１膜と、第２膜とを交互に積層して構成されていてもよい。第１膜はたとえばＴｉＯ２膜であってもよく、この場合に、第２膜はたとえばＳｉＯ２膜であってもよい。必要な通過波長特性（通過波長ピーク）に合わせて、第１および第２膜の各膜厚を設定し、それらの積層繰り返し回数を設定することによって、目的とする光学特性の積層光学膜を得ることができる。たとえば、第１膜および第２膜は、スパッタ法によって形成されてもよい。
前記可視光検出部は、可視光を検出して照度を測定するための照度センサであってもよい。また、前記赤外光検出部は、赤外光を発生する発光素子から発生して被検出物から反射した反射光を検出するように構成されていてもよい。この場合、発光素子および赤外光検出部は、被検出物の近接を検出する近接センサを構成していてもよい。
前記機能素子部は、トランジスタ、ダイオード、キャパシタ、抵抗素子等の機能素子（能動素子または受動素子）が形成された部分である。前記機能素子部は、前述のような近接センサの発光素子を制御および駆動する回路を構成する機能素子を含んでいてもよい。前記機能素子部は、可視光検出部の出力信号を増幅する増幅回路を含んでいてもよい。同様に、前記機能素子部は、赤外光検出部の出力信号を増幅する増幅回路を含んでいてもよい。前記機能素子部は、可視光検出部が出力するアナログ信号をデジタル信号に変換するＡ／Ｄ変換部を構成する機能素子を含んでいてもよい。また、前記機能素子部は、赤外光検出部が出力するアナログ信号をデジタル信号に変換するＡ／Ｄ変換部を構成する機能素子を含んでいてもよい。前記機能素子部は、可視光検出部の出力信号および／または赤外光検出部の出力信号を保持するデータレジスタを構成する機能素子を含んでいてもよい。
請求項２記載の発明は、前記積層光学膜が、前記赤外光検出部および前記機能素子部を覆うように形成されている、請求項１に記載の半導体装置である。この構成によれば、積層光学膜が赤外光検出部だけでなく機能素子部をも覆っている。これにより、機能素子部への外乱光の入射を抑制できるので、外乱光に起因する機能素子部の誤動作を低減できる。
請求項３記載の発明は、前記機能素子部上に形成された金属膜をさらに含む、請求項１または２に記載の半導体装置である。この構成により、機能素子部への外乱光の入射をさらに抑制できるから、外乱光に起因する機能素子部の誤動作を一層低減できる。前記金属膜は、配線膜の一部であってもよい。
請求項４記載の発明は、前記積層光学膜が、前記可視光検出部が露出するように形成されている、請求項１〜３のいずれか一項に記載の半導体装置である。この構成によれば、積層光学膜が可視光検出部を覆わないので、可視光検出部への可視光域の光の入射が阻害されない。これにより、可視光検出部は、良好な感度で可視光を検出できる。
請求項５に記載されているように、前記赤外光検出部と前記積層光学膜とに間に設けられた保護膜をさらに含むことが好ましい。
請求項６に記載されているように、前記赤外光検出部と前記積層光学膜とに間に設けられ、前記可視光検出部上まで延びて形成された保護膜をさらに含むことが好ましい。
請求項７に記載されているように、前記赤外光検出部と前記積層光学膜とに間に設けられ、前記可視光検出部上および前記機能素子部上まで延びて形成された保護膜をさらに含むことが好ましい。
請求項８記載の発明は、前記半導体基板を見下ろす平面視において、前記積層光学膜が前記赤外光検出部よりも大きい、請求項１〜７のいずれか一項に記載の半導体装置である。
この構成によれば、積層光学膜は、平面視において赤外光検出部を完全に覆い、さらに、その外周の領域をも覆っている。これにより、赤外光検出部への赤外光域以外の波長の光の入射を確実に抑制または防止できるから、赤外光を正確に検出できる。
請求項９に記載されているように、前記積層光学膜が前記可視光検出部の外周まで延びており、前記可視光検出部を露出させるように形成されていることが好ましい。これにより、可視光検出部への可視光域の波長の光の入射を保証できる。
請求項１０に記載されているように、前記半導体装置は、前記半導体基板上に設けられ、前記半導体装置の電気的特性を調整するためのヒューズをさらに含んでいてもよい。
請求項１１に記載されているように、前記積層光学膜が前記ヒューズの外周まで延び、前記ヒューズを露出させるように形成されていることが好ましい。これにより、たとえば、レーザ加工その他の方法によってヒューズを溶断するときに、積層光学膜が邪魔にならない。
請求項１２に記載されているように、前記半導体装置は、前記半導体基板上に設けられ、当該半導体装置を外部に電気的に接続するためのパッドをさらに含んでいてもよい。
請求項１３に記載されているように、前記積層光学膜が前記パッドの外周まで延び、前記パッドを露出させるように形成されていることが好ましい。これにより、パッドを介する外部接続の際に、積層光学膜が邪魔にならない。パッドを介する外部接続は、パッドに一端がボンディングされるボンディングによって行われてもよい。
請求項１４に記載されているように、前記半導体装置は、前記半導体基板上に設けられ、基準位置を示すマーク部をさらに含んでいてもよい。マーク部は、たとえば、半導体基板上に薄膜パターンを形成するために使用されるマスクの位置合わせのためのマーク部を含んでいてもよい。また、マーク部は、形成されたマスクを検査するときの基準位置を示すマーク部を含んでいてもよい。さらに、マーク部は、チップ切り出し前の半導体ウエハ上においてチップエリア端の認識のためのマーク部を含んでいてもよい。また、マーク部は、ヒューズを溶断するときの基準位置を示すマーク部を含んでいてもよい。
請求項１５に記載されているように、前記積層光学膜が前記マーク部の外周まで延び、前記マーク部を露出させるように形成されていることが好ましい。これにより、マーク部を認識する際に積層光学膜が邪魔にならないので、半導体プロセスを高い位置合わせ精度で精密に実行できる。
請求項１６記載の発明は、半導体基板と、前記半導体基板上に設けられ、可視光を検出する可視光検出部と、前記半導体基板上に設けられ、赤外光を検出する赤外光検出部と、前記可視光検出部と前記赤外光検出部との間に設けられた絶縁分離層と、前記絶縁分離層の上部に設けられた配線層と、前記半導体基板上に設けられ、前記可視光検出部の出力信号および前記赤外光検出部の出力信号を保持するデータレジスタと、クロック信号を発生する発振器と、前記発振器が発生するクロック信号に同期して前記可視光検出部および前記赤外光検出部の各々の動作タイミングを制御するタイミングコントローラとを含み、前記可視光検出部の出力と前記赤外光検出部の出力とに対して演算を行う機能素子部と、前記赤外光検出部、前記絶縁分離層および前記配線層を覆うように設けられ、赤外光を透過させる第１積層光学膜と、前記可視光検出部を覆うように設けられ、可視光を透過させる第２積層光学膜とを含む、半導体装置である。
この構成によれば、可視光検出部および赤外光検出部ならびにそれらの出力に対して演算を行う機能素子部が同じ半導体基板上に設けられるから、可視光検出機能および赤外光検出機能ならびに可視光および赤外光の検出出力に対する演算機能を有する１チップの半導体装置を提供できる。これにより、可視光検出および赤外光検出のための構成を、簡素化でき、著しい小型化を図ることができる。また、赤外光を透過させる第１積層光学膜が赤外光検出部を覆うように形成されており、可視光を透過させる第２積層光学膜が可視光検出部を覆うように形成されているので、当該半導体装置を樹脂モールドする場合であっても、可視光検出部と赤外光検出部とで個別の樹脂モールド工程を要しない。さらに、第１および第２積層光学膜は、半導体基板上に薄膜を形成する半導体プロセスによって形成できる。したがって、それらの積層光学膜を形成するプロセスの追加は容易であり、半導体製造設備を利用できるので、生産コストを圧縮できる。さらに、可視光検出部または赤外光検出部を形成するための工程の一部と機能素子部を形成するための工程の一部とを同時に行うことによって、製造工程を簡素化し、一層のコスト削減を図ることができる。また、赤外光検出部だけでなく可視光検出部にも積層光学膜を設けてあるので、可視光検出部に可視光域外の波長の光が入射することを抑制または防止できる。これにより、可視光検出部の検出精度を向上できる。
前記第１積層光学膜は、赤外光域の波長の光のみを透過させる光学特性を有するように設計された光学膜であり、複数枚の膜を積層して構成されている。また、前記第２積層光学膜は、可視光域の波長の光のみを透過させる光学特性を有するように設計された光学膜であり、複数枚の膜を積層して構成されている。具体的には、第１および第２積層光学膜は、それぞれ、複数膜の膜を周期的に積層して構成されている。さらに具体的には、第１および第２積層光学膜は、それぞれ、第１膜と、第２膜とを交互に積層して構成されていてもよい。第１膜はたとえばＴｉＯ２膜であってもよく、この場合に、第２膜はたとえばＳｉＯ２膜であってもよい。必要な通過波長特性（通過波長ピーク）に合わせて、第１および第２膜の各膜厚を設定し、それらの積層繰り返し回数を設定することによって、目的とする光学特性の積層光学膜を得ることができる。たとえば、第１膜および第２膜は、スパッタ法（光学スパッタ）によって形成されてもよい。
前記可視光検出部は、周囲の可視光を検出して照度を測定するための照度センサであってもよい。また、前記赤外光検出部は、赤外光を発生する発光素子から発生して被検出物から反射した反射光を検出するように構成されていてもよい。この場合、発光素子および赤外光検出部は、被検出物の近接を検出する近接センサを構成していてもよい。この場合、第２積層光学膜は被検出物から反射して可視光検出部に向かう赤外光を遮光するから、可視光検出部の検出精度を高めることができる。
請求項１７記載の発明は、前記第２積層光学膜が、前記可視光検出部および前記機能素子部を覆うように形成されている、請求項１６に記載の半導体装置である。この構成によれば、可視光域の波長の光を選択的に透過させる第２積層光学膜が、可視光検出部だけでなく機能素子部をも覆っている。これにより、機能素子部への外乱光の入射を抑制できるので、外乱光に起因する機能素子部の誤動作を低減できる。半導体（とくにシリコン）は、赤外光域に強い感度特性を有している。そこで、第２積層光学膜によって赤外光をカットすることにより、機能素子部の誤動作を確実に低減できる。
請求項１８記載の発明は、前記機能素子部上に形成された金属膜をさらに含む、請求項１６または１７に記載の半導体装置である。この構成により、機能素子部への外乱光の入射をさらに抑制できるから、外乱光に起因する機能素子部の誤動作を一層低減できる。前記金属膜は、配線膜であってもよい。
請求項１９記載の発明は、前記第１積層光学膜が前記可視光検出部が露出するように形成されており、前記第２積層光学膜が前記赤外光検出部が露出するように形成されている、請求項１６〜１８のいずれか一項に記載の半導体装置である。この構成によれば、第１積層光学膜が可視光検出部を覆わないので、可視光検出部への可視光域の波長の光の入射が阻害されない。また、第２積層光学膜が赤外光検出部を覆わないので、赤外光検出部への赤外光域の波長の光の入射が阻害されない。これにより、可視光検出部および赤外光検出部は、良好な感度で可視光および赤外光をそれぞれ検出できる。
請求項２０に記載されているように、前記半導体装置は、前記赤外光検出部と前記第１積層光学膜とに間に設けられた保護膜をさらに含むことが好ましい。
請求項２１に記載されているように、前記半導体装置は、前記赤外光検出部と前記第２積層光学膜とに間に設けられた保護膜を含むことが好ましい。
請求項２２に記載されているように、前記保護膜が前記機能素子部上まで延びて形成されていることが好ましい。
請求項２３記載の発明は、前記半導体基板を見下ろす平面視において、前記第１積層光学膜が前記赤外光検出部よりも大きい、請求項１６〜２２のいずれか一項に記載の半導体装置である。この構成によれば、第１積層光学膜は、平面視において赤外光検出部を完全に覆い、さらに、その外周の領域をも覆っている。これにより、赤外光検出部への赤外光域以外の波長の光の入射を確実に抑制または防止できるから、赤外光を正確に検出できる。
請求項２４記載の発明は、前記第２積層光学膜が、前記第１積層光学膜よりも前記半導体基板上において大きな面積に渡って形成されている、請求項１６〜２３のいずれか一項に記載の半導体装置である。この構成により、半導体基板内への赤外光の入射を低減できる。半導体（とくにシリコン）は、赤外光に対する感度が高いので、赤外光域の波長の光を遮断する第２積層光学膜がより広い面積に渡って形成されていることによって、半導体基板内に形成された機能素子の誤動作を効果的に抑制できる。
請求項２５に記載されているように、前記第１積層光学膜が前記可視光検出部の外周まで延びており、前記可視光検出部を露出させるように形成されていることが好ましい。これにより、可視光検出部への可視光域の波長の光の入射を保証できる。
請求項２６に記載されているように、前記半導体装置は、前記半導体基板上に設けられ、前記半導体装置の電気的特性を調整するためのヒューズをさらに含んでいてもよい。
請求項２７に記載されているように、前記第２積層光学膜が前記ヒューズの外周まで延び、前記ヒューズを露出させるように形成されていることが好ましい。これにより、たとえば、レーザ加工その他の方法によってヒューズを溶断するときに、第２積層光学膜が邪魔にならない。
請求項２８に記載されているように、前記半導体装置は、前記半導体基板上に設けられ、当該半導体装置を外部に電気的に接続するためのパッドをさらに含んでいてもよい。
請求項２９に記載されているように、前記第２積層光学膜が前記パッドの外周まで延び、前記パッドを露出させるように形成されていることが好ましい。これにより、パッドを介する外部接続の際に、第２積層光学膜が邪魔にならない。パッドを介する外部接続は、パッドに一端がボンディングされるワイヤボンディングによって行われてもよい。
請求項３０に記載されているように、前記半導体装置は、前記半導体基板上に設けられ、基準位置を示すマーク部をさらに含んでいてもよい。マーク部の例は、前述のとおりである。
請求項３１に記載されているように、前記第２積層光学膜が前記マーク部の外周まで延び、前記マーク部を露出させるように形成されていることが好ましい。これにより、マーク部を認識する際に第２積層光学膜が邪魔にならないので、半導体プロセスを高い位置合わせ精度で精密に実行できる。
請求項３２記載の発明は、前記可視光検出部が前記半導体基板上の第１領域に配置されており、前記赤外光検出部が前記半導体基板上の前記第１領域とは異なる第２領域に配置されている、請求項１〜３１のいずれか一項に記載の半導体装置である。
この構成によれば、可視光検出部および赤外光検出部が半導体基板上の異なる領域に形成されている。そのため、赤外光域の光を選択的に透過させる積層光学膜で赤外光検出部を覆いながら、可視光検出部へは可視光域の光を入射させることができる。これにより、可視光の検出を犠牲にすることなく、赤外光を検出できる。
請求項３３記載の発明は、前記赤外光検出部が前記半導体基板の中央部に配置されている、請求項１〜３２のいずれか一項に記載の半導体装置である。この構成によれば、赤外光検出部が半導体基板の中央部に配置されていることによって、赤外光検出部への外乱光の入射を抑制または防止できる。
請求項３４記載の発明は、前記半導体基板の中央部に前記赤外光検出部が配置されており、前記半導体基板において前記中央部の外側の周縁領域に機能素子部、外部接続部、マーク部、ヒューズのうちの少なくとも一つが配置されている、請求項１〜３２のいずれか一項に記載の半導体装置である。この構成によれば、外乱光の影響を受けにくい機能素子部、外部接続部、マーク部、ヒューズのうちの少なくとも一つが半導体基板の周縁領域に配置されている一方で、赤外光検出部が半導体基板の中央部に配置されていることによって、赤外光検出部への外乱光の入射を抑制または防止できる。
図１は、この発明の第１の実施形態に係る半導体装置の平面図である。 図２は、図１の切断面線II−IIにおける断面を示す図解的な断面図である。 図３Ａおよび図３Ｂは、前記半導体装置に備えられた可視光検出部に関連する等価回路を示す電気回路図である。 図４は、前記半導体装置に備えられた赤外光検出部に関連する等価回路を示す電気回路図である。 図５Ａは、前記赤外光検出部を覆う積層光学膜の構造例を示す図解的な断面図であり、図５Ｂはその積層光学膜の透過波長特性を示す特性図である。 図６は、前記半導体装置の電気的構成を説明するためのブロック図である。 図７Ａ〜７Ｄは、前記半導体装置（半導体チップ）を含むセンサパッケージの外観を示す図である。 図８は、前記センサパッケージの使用方法を例示する図である。 図９は、携帯電話機に搭載されたセンサパッケージと赤外ＬＥＤとの配置を図解的に示す断面図である。 図１０は、前記携帯電話機の要部の電気的構成を示すブロック図である。 図１１Ａおよび１１Ｂは、前記携帯電話機のハンドジェスチャー検出機能を説明するためのセンサ検出波形例を示す図である。 図１２Ａは、半導体装置の製造工程途中の構成を示す断面図である。 図１２Ｂは、図１２Ａの次の工程における構成を示す断面図である。 図１２Ｃは、図１２Ｂの次の工程における構成を示す断面図である。 図１２Ｄは、図１２Ｃの次の工程における構成を示す断面図である。 図１２Ｅは、図１２Ｄの次の工程における構成を示す断面図である。 図１２Ｆは、図１２Ｅの次の工程における構成を示す断面図である。 図１２Ｇは、図１２Ｆの次の工程における構成を示す断面図である。 図１２Ｈは、図１２Ｇの次の工程における構成を示す断面図である。 図１２Ｉは、図１２Ｈの次の工程における構成を示す断面図である。 図１２Ｊは、図１２Ｉの次の工程における構成を示す断面図である。 図１２Ｋは、図１２Ｊの次の工程における構成を示す断面図である。 図１３は、この発明の第２の実施形態に係る半導体装置の平面図である。 図１４は、図１３の切断面線XIV−XIVにおける模式的な断面図である。 図１５Ａは第２の実施形態に係る半導体装置に備えられた可視光検出部を覆う積層光学膜の図解的な断面構造例を示す断面図であり、図１５Ｂはその積層光学膜の透過波長特性を示す特性図である。 図１６Ａは、第２の実施形態に係る半導体装置の製造工程途中の構成を示す断面図である。 図１６Ｂは、図１６Ａの次の工程における構成を示す断面図である。 図１６Ｃは、図１６Ｂの次の工程における構成を示す断面図である。 図１６Ｄは、図１６Ｃの次の工程における構成を示す断面図である。 図１６Ｅは、図１６Ｄの次の工程における構成を示す断面図である。
以下では、この発明の実施の形態を、添付図面を参照して詳細に説明する。
図１は、この発明の第１の実施形態に係る半導体装置の平面図である。半導体装置１は、半導体基板２と、半導体基板２上に設けられた可視光検出部３と、半導体基板２上に設けられた赤外光検出部４と、半導体基板２上に設けられた機能素子部５とを含む、半導体チップである。さらに、半導体装置１は、赤外光検出部４を覆うように設けられた積層光学膜６を含む。図１においては、積層光学膜６は、形成範囲を明確にするために斜線を付して表してある。
半導体基板２は、たとえば、シリコン基板である。この半導体基板２には、可視光検出部３、赤外光検出部４および機能素子部５を構成する半導体素子（機能素子の例）と、それらの電気的接続のための配線を内蔵した多層配線構造とが形成されている。半導体基板２は、この実施形態では、平面視においてほぼ矩形に形成されている。この半導体基板２の一辺に沿って、ほぼ長方形の機能素子部５Ａが配置されている。この機能素子部５Ａの長手方向中間部付近において、その一つの長辺の近傍に赤外光検出部４が配置されている。赤外光検出部４は、機能素子部５Ａよりも内側に配置されており、半導体基板１の表面のほぼ中央に位置している。この赤外光検出部４に隣接するように可視光検出部３が配置されている。すなわち、可視光検出部３も、半導体基板１の表面のほぼ中央に位置している。これらの赤外光検出部４および可視光検出部３の周囲は、機能素子が配置された機能素子部５Ｂとなっている。
半導体基板２の互いに対向する一対の辺に沿って、複数のパッド１０が半導体基板２上に配列されている。これらのパッド１０は、半導体装置１を外部に電気的に接続するためのパッドであり、この実施形態ではそれぞれ矩形（ほぼ正方形）の平面形状を有している。パッド１０は、それぞれボンディングワイヤの各一端が接合されるワイヤボンディングパッドであってもよい。この実施形態では、機能素子部５Ａと、可視光検出部３および赤外光検出部４を挟んで当該機能素子部５Ａに対向する半導体基板２の一辺との間の領域に、パッド１０が配置されている。
半導体基板２上には、さらに、ヒューズ１１およびマーク部１２が形成されている。この実施形態では、ヒューズ１１は、機能素子部５Ａの近傍において、１つのパッド１０と赤外光検出部４との間に配置されていて、機能素子部５Ｂの一長辺に沿って延びる長方形に形成されている。ヒューズ１１は、半導体装置１の電気的特性を調整するために、必要に応じて溶断される。マーク部１２は、半導体基板２上の複数の位置に配置されている。この実施形態では、半導体基板２の互いに対向する一対の対角付近にマーク部１２ａ，１２ｂが配置されており、さらに別の１つの対角部付近に別のマーク部１２ｃが形成されている。そして、１つのパッド１０の近傍にさらに別のマーク部１２ｄが形成されている。マーク部１２ａ，１２ｂは、たとえば、チップ切り出し前の半導体ウエハ上においてチップエリア端を認識するためのマーク部であってもよい。また、マーク部１２ｃは、ヒューズ１１を溶断するときの基準位置を示すマーク部であってもよい。さらに、マーク部１２ｄは、半導体基板上に薄膜パターンを形成するために使用されるマスクを検査するときの基準位置を示すマーク部であってもよい。
積層光学膜６は、赤外光検出部４を覆うように形成されている。積層光学膜６は、可視光検出部４を露出させる開口６ａと、ヒューズ１を露出させる開口６ｂとを有している。さらに、積層光学膜６は、その周縁部に、パッド１０、ヒューズ１１およびマーク部１２を露出させる切り欠き６ｃ〜６ｋを有している。より具体的には、積層光学膜６は、赤外光検出部４および機能素子部５を覆うように形成されており、可視光検出部３、パッド１０、ヒューズ１１およびマーク部１２を露出させるように形成されている。そして、積層光学膜１０は、平面視において、赤外光検出部４を完全に覆い、赤外光検出部４の外方の領域にはみ出して、赤外光検出部４よりも大きい領域に形成されている。また、積層光学膜６は、可視光検出部３の外周まで延びて形成されていて、開口６ａにおいて可視光検出部３を露出させている。さらに、積層光学膜６は、ヒューズ１１の外周まで延びて形成されており、開口６ｂにおいてヒューズ１１を露出させるように形成されている。また、積層光学膜６は、パッド１０およびマーク部１２の外周まで形成されており、切り欠き６ｃ〜６ｋにおいてパッド１０およびマーク部１２を露出させるように形成されている。さらに、積層光学膜６は、その周端縁が半導体基板２の周端縁（チップエッジ）から所定の間隔を開けて配置されるように形成されている。この配置は、積層光学膜６の剥がれ防止に効果的である。
可視光検出部３は、半導体基板２に形成された複数のフォトダイオードＰＤＡ１，ＰＤＡ２，ＰＤＡ３，ＰＤＢ１，ＰＤＢ２，ＰＤＢ３を含む。これらのフォトダイオードＰＤＡ１，ＰＤＡ２，ＰＤＡ３，ＰＤＢ１，ＰＤＢ２，ＰＤＢ３は、可視光域の波長の光を検出して、当該半導体装置１が置かれた位置の照度に相当する出力信号を生成するように構成されている。一対のフォトダイオードＰＤＡ１，ＰＤＢ１は、第１受光ユニット８１を構成している。別の一対のフォトダイオードＰＤＡ２，ＰＤＢ２は、第２受光ユニット８２を構成している。さらに別の一対のフォトダイオードＰＤＡ３，ＰＤＢ３は、第３受光ユニット８３を構成している。
図２は、図１の切断面線II−IIにおける断面を示す図解的な断面図である。半導体基板２は、この実施形態ではｐ型のシリコン基板である。この半導体基板２の表層部に、可視光検出部３、赤外光検出部４および機能素子部５を構成する半導体素子が作り込まれている。
可視光検出部３は、ｎ型埋め込み層１５と、ｐ型埋め込み層１６と、ｐ型ウェル１７と、ｎ型ウェル１８と、ｎ＋型拡散層１９Ａ，１９Ｂと、ｐ＋型拡散層２０Ａ，２０Ｂとを含む。ｎ型埋め込み層１５は、半導体基板２の表面から予め定める深さの位置に形成されている。このｎ型埋め込み層１５よりも浅い領域に、当該ｎ型埋め込み層１５に接するようにｐ型埋め込み層１６が形成されている。ｐ型ウェル１７は、ｐ型埋め込み層１６に接し、このｐ型埋め込み層１６よりも浅い領域に形成されている。ｎ型ウェル１８は、平面視においてｐ型ウェル１７を取り囲む枠状（たとえば矩形枠状）に形成されており、その下端縁がｎ型埋め込み層１５に接しており、その上端縁は半導体基板２の表面を形成している。ｎ＋型拡散層１９Ａは、ｐ型ウェル１７の中央領域に形成されていて、ｎ型ウェル１８からは一定の間隔が保たれている。ｎ型ウェル１８は、平面視においてほぼ矩形をなす枠状（たとえば矩形枠状）に形成されている。ｎ＋型拡散層１９Ｂは、ｎ型ウェル１８の表面に形成されている。ｐ＋型拡散層２０Ａは、ｎ型ウェル１８の外側において、半導体基板２の表面に形成されている。ｐ＋型拡散層２０Ｂは、ｎ型ウェル１８の内側において、ｐ型ウェル１７の表面に形成されている。ｐ＋型拡散層２０Ａ，２０Ｂは、ｎ型ウェル１８から間隔を開けて形成されており、平面視においてほぼ矩形をなす枠状（たとえば矩形枠状）に形成されている。
ｎ型ウェル１８に形成されたｎ＋型拡散層１９Ｂには、配線プラグ２１が接触している。配線プラグ２１は、ｎ型ウェル１８の平面形状に従うように、平面視において矩形の枠状に形成されており、ｎ＋型拡散層１９Ｂを介してｎ型ウェル１８に電気的に接続されている。枠状の配線プラグ２１の外側には、同様な枠状に形成された配線プラグ２２が配置されている。この配線プラグ２２はｐ＋型拡散層２０Ａに接しており、このｐ＋型拡散層２０Ａを介してｐ型半導体基板２に電気的に接続されている。配線プラグ２１の内側には、枠状の配線プラグ２３が配置されている。配線プラグ２３は、ｎ＋型拡散層１９とｎ型ウェル１８との間に形成されたｐ＋型拡散層２０Ｂに接しており、このｐ＋型拡散層２０Ｂを介してｐ型ウェル１７に接続されている。配線プラグ２３のさらに内側には、同様な枠状の配線プラグ２４が配置されている。この配線プラグ２４は、ｎ＋型拡散層１９Ａに接続されている。
ｐ型半導体基板２とｎ型埋め込み層１５との間にｐｎ接合が形成されており、このｐｎ接合は第１フォトダイオード２５を形成している。また、ｎ型埋め込み層１５とｐ型埋め込み層１６との間に別のｐｎ接合が形成されていて、このｐｎ接合が第２フォトダイオード２６を形成している。そして、ｐ型ウェル１７とｎ＋型拡散層１９との間にさらに別のｐｎ接合が形成されており、このｐｎ接合によって第３フォトダイオード２７が形成されている。
フォトダイオードの分光感度特性は、ｐｎ接合（受光面）の半導体表面からの深さに依存することが知られている。一般的には、ｐｎ接合面（受光面）が深いほど、分光感度特性のピークは長波長側にシフトする。つまり、可視光検出部３において、第１フォトダイオード２５は、第２および第３のフォトダイオード２６および２７よりも、長波長側に分光感度特性のピークを有する。逆に、第３フォトダイオード２７は、第１および第２フォトダイオード２５および２６よりも短波長側に分光感度特性のピークを有している。そして、第２フォトダイオード２６は、第１フォトダイオード２５および第３フォトダイオード２７における分光感度特性ピークの間に分光感度特性のピークを有している。
この実施形態では、第１フォトダイオード２５のｐｎ接合が赤外光域に整合し、第２フォトダイオード２６のｐｎ接合面の深さが可視光域に整合するように、各層の深さおよび厚さが設計されている。そこで、配線プラグ２３，２４の間を短絡し、ｎ型埋め込み層１５に電気的に接続された配線プラグ２１から出力信号を取り出すことにより、可視光の光量（照度）に対応した出力信号を取り出すことができる。つまり、紫外光域の光は第３フォトダイオード２７で光電変換されるが、第３フォトダイオード２７のアノード−カソード間が短絡されているから、第３フォトダイオード２７の検出電流は出力に寄与しない。したがって、第２フォトダイオード２６には、紫外光域の光が除去された光が到達する。この光が、第２フォトダイオード２６によって光電変換され、その出力が、配線プラグ２１から取り出されることになる。第２フォトダイオード２６の出力信号には、赤外光域の成分が含まれている。この成分の除去については、後述する。
赤外光検出部４は、ｎ型埋め込み層３５と、ｐ型埋め込み層３６と、ｐ型ウェル３７と、ｎ型ウェル３８と、ｎ＋型拡散層３９Ａ，３９Ｂと、ｐ＋型拡散層４０Ａ，４０Ｂとを含む。ｎ型埋め込み層３５は、半導体基板２の表面から予め定める深さの位置に形成されている。このｎ型埋め込み層３５よりも浅い領域に、当該ｎ型埋め込み層３５に接するようにｐ型埋め込み層３６が形成されている。ｐ型ウェル３７は、ｐ型埋め込み層３６に接し、このｐ型埋め込み層３６よりも浅い領域に形成されている。ｎ型ウェル３８は、平面視においてｐ型ウェル３７を取り囲む枠状（たとえば矩形枠状）に形成されており、その下端縁がｎ型埋め込み層３５に接しており、その上端縁は半導体基板２の表面を形成している。ｎ＋型拡散層３９Ａは、ｐ型ウェル３７の中央領域に形成されていて、ｎ型ウェル３８からは一定の間隔が保たれている。ｎ型ウェル３８は、平面視においてほぼ矩形をなす枠状（たとえば矩形枠状）に形成されている。ｎ＋型拡散層３９Ｂは、ｎ型ウェル３８の表面に形成されている。ｐ＋型拡散層４０Ａは、ｎ型ウェル３８の外側において、半導体基板２の表面に形成されている。ｐ＋型拡散層４０Ｂは、ｎ型ウェル３８の内側において、ｐ型ウェル３７の表面に形成されている。ｐ＋型拡散層４０Ａ，４０Ｂは、ｎ型ウェル３８から間隔を開けて形成されており、平面視においてほぼ矩形をなす枠状（たとえば矩形枠状）に形成されている。
ｎ型ウェル３８に形成されたｎ＋型拡散層３９Ｂには、配線プラグ４１が接触している。配線プラグ４１は、ｎ型ウェル３８の平面形状に従うように、平面視において矩形の枠状に形成されており、ｎ＋型拡散層３９Ｂを介してｎ型ウェル３８に電気的に接続されている。枠状の配線プラグ４１の外側には、同様な枠状に形成された配線プラグ４２が配置されている。この配線プラグ４２はｐ＋型拡散層４０Ａに接しており、このｐ＋型拡散層４０Ａを介してｐ型半導体基板２に電気的に接続されている。配線プラグ４１の内側には、枠状の配線プラグ４３が配置されている。配線プラグ４３は、ｎ＋型拡散層３９とｎ型ウェル３８との間に形成されたｐ＋型拡散層４０Ｂに接しており、このｐ＋型拡散層４０Ｂを介してｐ型ウェル３７に接続されている。配線プラグ４３のさらに内側には、同様な枠状の配線プラグ４４が配置されている。この配線プラグ４４は、ｎ＋型拡散層３９Ａに接続されている。
ｐ型半導体基板２とｎ型埋め込み層３５との間にｐｎ接合が形成されており、このｐｎ接合は第１フォトダイオード４５を形成している。また、ｎ型埋め込み層３５とｐ型埋め込み層３６との間に別のｐｎ接合が形成されていて、このｐｎ接合が第２フォトダイオード４６を形成している。そして、ｎ型ウェル３７とｎ＋型拡散層３９との間にさらに別のｐｎ接合が形成されており、このｐｎ接合によって第３フォトダイオード４７が形成されている。
フォトダイオードの分光感度特性が、ｐｎ接合（受光面）の半導体表面からの深さに依存することは前述のとおりである。したがって、赤外光検出部４において、第１フォトダイオード４５は、第２および第３のフォトダイオード４６および４７よりも、長波長側に分光感度特性のピークを有する。逆に、第３フォトダイオード４７は、第１および第２フォトダイオード４５および４６よりも短波長側に分光感度特性のピークを有している。そして、第２フォトダイオード４６は、第１フォトダイオード４５および第３フォトダイオード４７における分光感度特性ピークの間に分光感度特性のピークを有している。
この実施形態では、第１フォトダイオード４５のｐｎ接合が赤外光域に整合し、第２フォトダイオード４６のｐｎ接合面の深さが可視光域に整合するように、各層の深さおよび厚さが設計されている。そこで、配線プラグ４１，４３，４４の間を短絡し、ｐ型基板２に電気的に接続された配線プラグ４２から出力信号を取り出すことにより、赤外光の光量に対応した出力信号を取り出すことができる。つまり、第２および第３フォトダイオード４６，４７の検出電流は出力に寄与しない。
機能素子部５に形成された機能素子は、たとえば、ｎチャネル型ＭＯＳＦＥＴ（ＭＯＳ型電界効果トランジスタ）５１と、ｐチャネル型ＭＯＳＦＥＴ５２とを含む。
ｎチャネル型ＭＯＳＦＥＴ５１は、半導体基板２に形成されたｐ型ウェル５３と、ｐ型ウェル５３の表層部に間隔をあけて形成された一対のｎ＋型拡散層５４（ソース／ドレイン層）とを含む。ｐ型ウェル５３の下方には、ｐ型埋め込み層５５が形成されている。半導体基板２の表面には、ｐ型ウェル５３およびｎ＋型拡散層５４を覆うようにゲート絶縁膜５６が形成されている。このゲート絶縁膜５６を挟んでｐ型ウェル５３に対向するように、ゲート電極５７が配置されている。ゲート電極５７は、ｐ型ウェル５３の表面において一対のｎ＋型拡散層５４の間の領域に対向している。一対のｎ＋型拡散層５４には、それぞれ配線プラグ６３が接合されている。
ｐチャネル型ＭＯＳＦＥＴ５２も同様の構造を有している。具体的には、ｐチャネル型ＭＯＳＦＥＴ５２は、ｎ型ウェル５８と、ｎ型ウェル５８の表層部に間隔をあけて形成された一対のｐ＋型拡散層５９（ソース／ドレイン層）とを有している。ｎ型ウェル５８の下方にはｎ型埋め込み層６０が配置されている。ｎ型ウェル５８の表面はゲート絶縁膜５６によって覆われており、このゲート絶縁膜５６上に、ゲート電極６１が配置されている。ゲート電極６１は、ｎ型ウェル５８の表面において一対のｐ＋型拡散層５９の間の領域に対向している。一対のｐ＋型拡散層５９には、それぞれ配線プラグ６４が接合されている。
ｎ型ウェル５８とｐ型ウェル５３との間には、半導体基板２の表面付近にＬＯＣＯＳ層６２が配置されており、これによって、ｎチャネル型ＭＯＳＦＥＴ５１とｐチャネル型ＭＯＳＦＥＴ５２との間の素子分離が行われている。
半導体基板２の表面には、ゲート絶縁膜５６上に多層配線構造６５が設けられている。多層配線構造６５は、複数層の層間絶縁膜６６〜６９と、これらの層間絶縁膜６６〜６９によって互いに絶縁された複数層の配線層７１〜７３とを有している。より具体的には、ゲート絶縁膜５６上に第１層間絶縁膜６６が配置されており、この第１層間絶縁膜６６上に、予め定めるパターンで第１配線層７１が形成されている。第１配線層７１を覆うように第２層間絶縁膜６７が形成されている。この第２層間絶縁膜６７の表面に、第２配線層７２が予め定めるパターンで形成されている。第２配線層７２は、第３層間絶縁膜６８によって覆われている。この第３層間絶縁膜６８の表面に、第３配線層７３が予め定めるパターンで形成されている。第３配線層７３は、第４層間絶縁膜６９によって覆われている。
第４層間絶縁膜６９の表面は、その全域が保護膜（パッシベーション膜）７０によって覆われている。第１〜第４層間絶縁膜６６〜６９は、酸化シリコンからなっていてもよい。また、保護膜７０は、窒化シリコンからなっていてもよい。第１〜第３配線層７１〜７３は、アルミニウムを含む金属（アルミニウムまたはアルミニウム合金）または銅を含む金属（銅または銅合金）によって構成されていてもよい。
配線プラグ２１〜２４，４１〜４４は、少なくとも第１層間絶縁膜６６を貫通するように形成されており、第１〜第３配線層７１〜７３のいずれかに電気的に接続されている。第１〜第３配線層７１〜７３の間の接続は、図示は省略するけれども、第２または第３層間絶縁膜６７，６８を貫通する配線プラグによって、必要箇所で互いに接続されている。ｎチャネル型およびｐチャネル型ＭＯＳＦＥＴ５１，５２の配線プラグ６３，６４も同様に、少なくとも第１層間絶縁膜６６を貫通して形成されている。これらの配線プラグ６３，６４は、第１〜第３配線層７１〜７３のいずれかに電気的に接続されている。ゲート電極５７，６１も同様に、図示しない位置に形成された配線プラグによって第１〜第３配線層７１〜７３のいずれかに接続されている。
第３配線層７３は、たとえば、機能素子部５Ｂのほぼ全域を覆うパターンに形成されている。機能素子部５Ａ（図１参照）においては、第３配線層７３は、予め定める配線パターンに形成されている。機能素子部５Ａでは、平面視において第３配線層７３が形成されていない領域には、第１配線層７１または第２配線層７２が配置されるように、それらのパターンが設計されている。このような構成によって、機能素子部５（５Ａ，５Ｂ）においては、半導体基板２内への外乱光の到達が抑制または防止されている。
保護膜７０の表面には、積層光学膜６が形成されている。すなわち、保護膜７０は、赤外光検出部４と積層光学膜６との間に設けられており、さらに、可視光検出部３および機能素子部５上にまで延びており、これらと積層光学膜６との間に配置されている。積層光学膜６は、可視光検出部３に対応する領域に開口６ａを有しており、赤外光検出部４および機能素子部５を覆うように形成されている。可視光検出部３と赤外光検出部４との間は、半導体基板２の表面に形成されたＬＯＣＯＳ層５０（絶縁分離層）によって分離されている。積層光学膜６において開口６ａを規定する縁部は、ＬＯＣＯＳ層５０の可視光検出部３側のエッジ部付近に位置している。これにより、積層光学膜６は、赤外光検出部５を完全に覆っており、さらに、赤外光検出部４の外周の領域まで延びて、この領域を覆っている。これにより、積層光学膜６は、赤外光域以外の波長域の光が赤外光検出部４に到達することを確実に抑制または防止するように構成されている。配線層７１〜７３の一部は、ＬＯＣＯＳ層５０の上部に配置されている。積層光学膜６は、ＬＯＣＯＳ層５０の上部に配置された配線層７１−７３を覆っている。
さらに、前述のとおり、積層光学膜６は、その周端縁が半導体基板２の周端縁（チップエッジ）から所定の間隔を開けて配置されるように形成されている。これにより、積層光学膜６が周端縁から剥がれることを抑制または防止している。この実施形態では、保護膜７０は、半導体基板２の周端縁（チップエッジ）に至る領域に延びて形成されている。したがって、積層光学膜６は、保護膜７０の外周縁よりも内方にその外周縁を有し、保護膜７０よりも狭い範囲に形成されている。
図３Ａおよび図３Ｂは、可視光検出部３に関連する等価回路を示す電気回路図である。可視光検出部３は、それぞれ一対のフォトダイオードＰＤＡ１，ＰＤＢ１；ＰＤＡ２，ＰＤＢ２；ＰＤＡ３，ＰＤＢ３で構成された第１、第２および第３受光ユニット８１，８２，８３を含む。フォトダイオードＰＤＡ１，ＰＤＡ２，ＰＤＡ３（以下総称するときには「フォトダイオードＰＤＡ」という。）は、ｐ型埋め込み層１６とｎ型埋め込み層１５との間のｐｎ接合によって形成された第２フォトダイオード２６によって生成される光電流ＩＡを取り出すように構成されている。一方、フォトダイオードＰＤＢ１，ＰＤＢ２，ＰＤＢ３（以下総称するときには「フォトダイオードＰＤＢ」という。）は、ｎ型埋め込み層１５と半導体基板２との間のｐｎ接合によって形成された第１フォトダイオード２５が生成する光電流ＩＢを出力するように構成されている。
より具体的に説明すると、フォトダイオードＰＤＡにおいては、多層配線構造６５内の配線層によって、配線プラグ２３および２４の間が短絡されており、ｎ型ウェル１８に接続された配線プラグ２１が電源電位Ｖｃｃに接続されている。また、基板２に接続された配線プラグ２２は、接地電位に接続されている。そして、配線プラグ２３に現れる光電流ＩＡが出力されるようになっている。第２フォトダイオード２６のｐｎ接合面は、可視光域の光（たとえば波長が６００ｎｍの光）に対して感度が最大になるようにその深さが設計されている。よって、フォトダイオードＰＤＡが生成する光電流ＩＡは、入射した可視光域の光量に相当する。第３フォトダイオード２７のｐｎ接合面は半導体基板２の浅い領域に形成されており、紫外光域の光を光電変換する。よって、紫外光域の光は第３フォトダイオード２７によって吸収されるので、第２フォトダイオード２６のｐｎ接合面には、可視光域および赤外光域の波長の光のみが到達することになる。
一方、フォトダイオードＰＤＢは、対応するフォトダイオードＰＤＡの光電流ＩＡに含まれる赤外光成分をキャンセルするための赤外光成分補償素子である。このフォトダイオードＰＤＢにおいては、半導体基板２とｎ型埋め込み層１５との間のｐｎ接合面によって形成された第１フォトダイオード２５が生成する光電流ＩＢが取り出される。そのために、配線プラグ２１，２３，２４を短絡するように、多層配線構造６５内の配線が形成されている。配線プラグ２２には、接地電位が与えられる。これにより、フォトダイオードＰＤＢにおいては、第２および第３フォトダイオード２６，２７が生成する光電流は無効となり、第１フォトダイオード２５が生成する光電流ＩＢのみが配線プラグ２１に導出される。第３フォトダイオード２７は紫外光域の光を吸収して光電変換し、第２フォトダイオード２６は可視光域の光を吸収して光電変換するので、第１フォトダイオード２５は赤外光域の光のみを受光し、その光量に対応した光電流ＩＢを生成することになる。
フォトダイオードＰＤＡの配線プラグ２３とフォトダイオードＰＤＢの配線プラグ２１とは、多層配線構造６５内の配線によって互いに接続されている。これにより、フォトダイオード対ＰＤＡ，ＰＤＢで構成された受光ユニット（８１，８２，８３）が出力する光電流Ｉは、Ｉ＝ＩＡ−ＩＢとなる。すなわち、フォトダイオードＰＤＡの光電流ＩＡから、赤外光成分に相当する光電流ＩＢが減じられ、可視光域の光の受光光量に対応した光電流Ｉが得られる。
図３Ｂは、３対のフォトダイオードＰＤＡ１，ＰＤＢ１；ＰＤＡ２，ＰＤＢ２；ＰＤＡ３，ＰＤＢ３の接続状態を示す。フォトダイオードＰＤＡ１，ＰＤＢ１は、電源電位Ｖｃｃと接地電位との間に直列に接続されていて、それらの間のノードから光電流Ｉ１が取り出されるようになっている。同様に、フォトダイオードＰＤＡ２，ＰＤＢ２は電源電位Ｖｃｃと接地電位との間に直列に接続されていて、それらの間のノードの光電流Ｉ２が取り出されるようになっている。フォトダイオードＰＤＡ３，ＰＤＢ３は電源電位Ｖｃｃと接地電位との間に直列に接続されていて、それらの間のノードに現れる電流が光電流Ｉ３として取り出されるようになっている。
図１に図解的に示したように、たとえば、フォトダイオードＰＤＡ１とフォトダイオードＰＤＢ１とは、受光面の面積比が、３０．５：１．７に設定されている。また、フォトダイオードＰＤＡ２とフォトダイオードＰＤＢ２とは、受光面の面積比が２５．６：４．５に設定されている。さらに、フォトダイオードＰＤＡ３とフォトダイオードＰＤＢ３との受光面の面積比は、２５．６：１１．７に設定されている。
赤外光成分を多く含む光を発生するハロゲンランプを光源として用いる場合、第１受光ユニット８１（フォトダイオードＰＤＡ１，ＰＤＢ１）では、フォトダイオードＰＤＡ１の光電流ＩＡ１から赤外光成分である光電流ＩＢ１を差し引いた演算結果（ＩＡ１−ＩＢ１）が零よりも小さくなるため、検出電流Ｉ１は零になる。これに対して、第２受光ユニット８２（フォトダイオードＰＤＡ２，ＰＤＢ２）および第３受光ユニット８３（フォトダイオードＰＤＡ３，ＰＤＢ３）においては、赤外光成分の減算比率が第１受光ユニット８１よりも低いので、検出電流Ｉ２，Ｉ３は零にならない。また、さらに多くの赤外光成分を含む光を発生する白熱灯が光源である場合、第２受光ユニット８２の検出電流Ｉ２も零になってしまうが、赤外光成分の減算比率を最も低減してある第３受光ユニット８３の検出電流Ｉ３は零にならない。一方、赤外光成分をあまり含まない光を照射する蛍光灯や白色ＬＥＤが光源である場合には、第１〜第３受光ユニットの検出電流Ｉ１〜Ｉ３はいずれも正の値となる。よって、第１〜第３受光ユニット８１，８２，８３の検出電流Ｉ１，Ｉ２，Ｉ３の合計電流（Ｉ１＋Ｉ２＋Ｉ３）は、光源の種類によらずに、当該半導体装置１が配置された位置における照度を表わす。すなわち、その合計電流は、光源の種類によらずに、一定の照度に対して一定の値となる。
第１〜第３受光ユニットの出力電流Ｉ１〜Ｉ３は、電流増幅回路８０に入力され、この電流増幅回路８０において合算されて増幅される。電流増幅回路８０は、照度を表わす照度信号を生成する。
図４は、赤外光検出部４に関連する等価回路を示す電気回路図である。赤外光検出部４は、半導体基板２とｎ型埋め込み層３５との間のｐｎ接合面によって形成された第１フォトダイオード４５が生成する光電流が取り出される。そのために、配線プラグ４１，４３，４４を短絡するように、多層配線構造６５内の配線が形成されている。配線プラグ４２に表れる電流が出力として取り出される。したがって、第２および第３フォトダイオード４６，４７が生成する光電流は無効となり、第１フォトダイオード４５が生成する光電流ＩＢのみが配線プラグ４２に導出される。第３フォトダイオード４７は紫外光域の光を吸収して光電変換し、第２フォトダイオード４６は可視光域の光を吸収して光電変換するので、第１フォトダイオード４５は赤外光域の光のみを受光し、その光量に対応した光電流を生成することになる。この実施形態では、赤外光を選択的に透過させる積層光学膜６によって赤外光検出部４が覆われているので、第１フォトダイオード４５が生成する光電流は、赤外光の受光光量に一層正確に対応する。
第１フォトダイオード４５の出力電流は、電流増幅回路８５に入力され、この電流増幅回路８５において増幅される。電流増幅回路８５は、赤外光の受光光量を表す信号を生成する。
図５Ａは、積層光学膜６の構造例を示す図解的な断面図であり、図５Ｂは積層光学膜６の透過波長特性を示す特性図である。積層光学膜６は、たとえば、第１膜９１と第２膜９２とを交互に繰り返し積層した積層構造膜で構成されている。第１膜９１が保護膜７０に接している。第１膜９１は、たとえばＴｉＯ２膜からなっていてもよい。この場合、その膜厚は、たとえば５０μｍ〜１５０μｍとされることが好ましい。第２膜９２は、たとえばＳｉＯ２からなっていてもよい。この場合に、第２膜９２の膜厚は、たとえば１００μｍ〜２００μｍとされることが好ましい。さらに、第１および第２膜９１，９２の積層繰り返し回数は、たとえば、５０回〜６０回とされることが好ましい。このような構成により、図５Ｂに示すように、赤外光域のみに通過波長帯域を有する赤外光透過フィルタとしての積層光学膜６が実現される。
図６は、半導体装置１の電気的構成を説明するためのブロック図である。半導体装置（半導体チップ）１は、近接センサ１０２、照度センサ１１０、データレジスタ１２０、発振器（ＯＳＣ）１２１、タイミングコントローラ１２２、信号出力回路１２３、および信号入出力回路１２４を含む。半導体装置１のボンディングパッド１０（図１参照）は、後述する配線基板１００（図７Ａ〜７Ｄ参照）に配置された、駆動端子Ｔ１〜Ｔ３、信号出力端子Ｔ４、クロック入力端子Ｔ５、シリアルデータ入出力端子Ｔ６、電源端子Ｔ７、接地端子Ｔ８，Ｔ９、およびテスト端子Ｔ１０にそれぞれ接続される。
駆動端子Ｔ１〜Ｔ３には、それぞれ半導体装置１外の素子である赤外ＬＥＤ（Light Emitting Diode）１３１〜１３３のカソードが接続される。赤外ＬＥＤ１３１〜１３３のアノードは、ともに電源電圧ＶＤＤ１を受ける。近接センサ１０２は、制御回路１０３、パルス発生器１０４、ドライバ１０５、赤外光センサ１０６、増幅器１０７、Ａ／Ｄコンバータ１０８、および線形／対数変換器１０９を含む。赤外光センサ１０６は、前述の赤外光受光部４を含む。制御回路１０３、パルス発生器１０４、ドライバ１０５、増幅器１０７、Ａ／Ｄコンバータ１０８、および線形／対数変換器１０９は、前述の機能素子部５（とくに機能素子部５Ｂ）に配置された機能素子を含む電子回路で構成されている。制御回路１０３は、データレジスタ１２０に格納された制御信号に従って、近接センサ１０２全体を制御する。データレジスタ１２０は、前述の機能素子部５（とくに機能素子部５Ａ）に配置された機能素子を含む電子回路で構成されている。
パルス発生器１０４は、赤外ＬＥＤ１３１〜１３３を駆動するためのパルス信号を発生する。ドライバ１０５は、駆動端子Ｔ１〜Ｔ３の各々をハイ・インピーダンス状態に維持しておき、パルス発生器１０４によってパルス信号が生成されると、そのパルス信号に応答して、駆動端子Ｔ１〜Ｔ３のうちの当該パルス信号に対応する駆動端子を接地させる。赤外ＬＥＤ１３１〜１３３のうちのいずれの１個、２個、または３個の赤外ＬＥＤを使用するかを、データレジスタ１２０に格納する信号によって選択することが可能となっている。また、選択した各赤外ＬＥＤに流す電流値、選択した各赤外ＬＥＤを発光させる周期は、データレジスタ１２０に格納する信号によって設定することが可能となっている。
ドライバ１０５によって駆動端子Ｔ１〜Ｔ３のうちのいずれかの駆動端子が接地されると、その駆動端子に対応する赤外ＬＥＤに電流が流れ、その赤外ＬＥＤから赤外光が出射される。赤外ＬＥＤから出射された赤外光αは、反射物１３４で反射されて赤外光センサ１０６（赤外光検出部４）に入射する。積層光学膜６の働きにより、赤外光センサ１０６（赤外光検出部４）には、赤外光域の波長の光が選択的に入射する。赤外光センサ１０６は、入射した赤外光αの光強度に応じたレベルの光電流を発生する。この光電流は、赤外ＬＥＤ１３１〜１３３からの赤外光αに基づくパルス成分と、太陽からの赤外光に基づく直流成分とを含む。
増幅器１０７は、図４の電流増幅回路８５に相当し、赤外光センサ１０６で発生した光電流のうちのパルス成分のみを増幅して、赤外光センサ１０６に入射した赤外光αの光強度に応じたレベルのアナログ電圧を出力する。Ａ／Ｄコンバータ１０８は、増幅器１０７から出力されたアナログ電圧をデジタル信号に変換する。アナログ電圧のレベルとデジタル信号の数値は線形関係にある。線形／対数変換器１０９は、Ａ／Ｄコンバータ１０８で生成されたデジタル信号の数値の対数を求め、求めた対数を示す８ビットのデジタル信号をデータレジスタ１２０に格納する。
照度センサ１１０は、可視光センサ１１１、増幅器１１２、コンデンサ１１３、Ａ／Ｄコンバータ１１４、および制御回路１１５を備える。可視光センサ１１１は、前述の可視光受光部３を含む。増幅器１１２は、図３Ｂに示す電流増幅回路８０に相当する。増幅器１１２、コンデンサ１１３、Ａ／Ｄコンバータ１１４、および制御回路１１５は、機能素子部５（とくに機能素子部５Ｂ）に形成された機能素子を含む電子回路で構成されている。
半導体装置１の周辺の可視光源１３５で発生した可視光βは、可視光センサ１１１に入射される。可視光源１３５は、蛍光灯、白熱電球、太陽などである。可視光センサ１１は、入射した可視光βの光強度に応じたレベルの光電流を発生する。
増幅器１１２およびコンデンサ１１３は、光電流をアナログ電圧に変換する。Ａ／Ｄコンバータ１１４は、そのアナログ電圧を１６ビットのデジタル信号に変換して制御回路１１５に与える。制御回路１１５は、データレジスタ１２０に格納された制御信号に従って、照度センサ１１０全体を制御するとともに、Ａ／Ｄコンバータ１１４で生成されたデジタル信号をデータレジスタ１２０に格納する。
発振器１２１は、データレジスタ１２０に格納された制御信号に従って、クロック信号を発生する。タイミングコントローラ１２２は、発振器１２１からのクロック信号に同期して近接センサ１０２および照度センサ１１０の各々の動作タイミングを制御する。発振器１２１およびタイミングコントローラ１２２は、前述の機能素子部５（とくに機能素子部５Ｂ）に形成された機能素子を含む電子回路で構成されている。
信号出力端子Ｔ４は、信号線を介して、半導体装置１外のＭＰＵ（Micro Control Unit）１３６に接続されるとともに、抵抗素子１３７を介して電源電圧ＶＤＤ２のラインに接続される。出力回路１２３は、機能素子部５（とくに機能素子部５Ａ）に配置された機能素子を含む電子回路からなる。この出力回路１２３は、データレジスタ１２０に格納されたインタラプト信号ＩＮＴに従って、信号出力端子Ｔ４を接地状態またはフローティング状態にすることにより、インタラプト信号ＩＮＴをＭＣＵ１３６に与える。インタラプト信号ＩＮＴは、赤外光センサ１０６に入射した赤外光αの光強度が所定のしきい値を超えた場合、あるいは可視光センサ１１１に入射した可視光βの光強度が所定の範囲を超えた場合に活性化される。インタラプト信号ＩＮＴをどのような場合に活性化させるかは、データレジスタ１２０に格納する信号によって設定することが可能となっている。
クロック入力端子Ｔ５は、信号線を介してＭＰＵ１３６に接続されるとともに、抵抗素子１３９を介して電源電圧ＶＤＤ２のラインに接続される。シリアルデータ入出力端子Ｔ６は、信号線を介してＭＰＵ１３６に接続されるとともに、抵抗素子１３８を介して電源電圧ＶＤＤ２のラインに接続される。ＭＣＵ１３６は、クロック入力端子Ｔ５を接地状態またはフローティング状態にすることにより、クロック信号ＳＣＬを信号入出力回路１２４を介してデータレジスタ１２０に与える。また、ＭＣＵ１３６は、シリアルデータ入出力端子Ｔ６を接地状態またはフローティング状態にすることにより、シリアルデータ信号ＳＤＡを信号入出力回路１２４を介してデータレジスタ１２０に与える。信号入力回路１２４は、機能素子部５（とくに機能素子部５Ａ）に配置された機能素子を含む電子回路からなる。
データレジスタ１２０は、ＭＣＵ１３６から与えられるクロック信号ＳＣＬに同期して動作し、ＭＣＵ１３６から与えられるシリアルデータ信号ＳＤＡを選択されたアドレスに記憶する。また、データレジスタ１２０は、ＭＣＵ１３６から与えられるクロック信号ＳＣＬに同期して動作し、選択されたアドレスから記憶データを読み出し、読み出したデータをシリアルデータ信号ＳＤＡとして信号入出力回路１２４およびシリアルデータ入出力端子Ｔ６を介してＭＣＵ１３６に与える。
出力回路１２３は、データレジスタ１２０から出力されたインタラプト信号ＩＮＴを信号出力端子Ｔ４を介してＭＣＵ１３６に伝達する。出力回路１２３は、データレジスタ１２０から出力されたインタラプト信号ＩＮＴが「Ｈ」レベルの場合は信号出力端子Ｔ４をハイ・インピーダンス状態にし、データレジスタ１２０から出力されたインタラプト信号ＩＮＴが「Ｌ」レベルの場合は信号出力端子Ｔ４を「Ｌ」レベルにする。
信号入出力回路１２４は、ＭＣＵ１３６からクロック入力端子Ｔ５を介して与えられたクロック信号ＳＣＬをデータレジスタ１２０に伝達するとともに、ＭＣＵ３６からシリアルデータ入出力端子Ｔ６を介して与えられたシリアルデータ信号ＳＤＡをデータレジスタ１２０に伝達する。
また、信号入出力回路１２４は、データレジスタ１２０から出力されたシリアルデータ信号をシリアルデータ入出力端子Ｔ６を介してＭＣＵ１３６に伝達する。信号入出力回路１２４は、データレジスタ１２０から出力されたデータ信号が「Ｈ」レベルの場合はシリアルデータ入出力端子Ｔ６をハイ・インピーダンス状態にし、データレジスタ２０から出力されたデータ信号が「Ｌ」レベルの場合はシリアルデータ入出力端子Ｔ６を「Ｌ」レベルにする。パワー・オン・リセット（ＰＯＲ）回路１２５は、電源電圧ＶＤＤ３が投入されたことに応じて、データレジスタ１２０内のデータをリセットする。パワー・オン・リセット（ＰＯＲ）回路１２５は、機能素子部５（とくに機能素子部５Ａ）に配置された機能素子を含む電子回路で構成されている。
電源端子Ｔ７には、半導体装置１を駆動するための電源電圧ＶＤＤ３が印加される。また、電源端子Ｔ７には、電源電圧ＶＤＤ３を安定化させるためのコンデンサ１４０の一方電極が接続される。コンデンサ１４０の他方電極は接地される。接地端子Ｔ８は、ＬＥＤ１３１〜１３３の電流を流出させるための端子であり、接地される。接地端子Ｔ９は、半導体装置１の内部回路１０２〜１１５，１２０〜１２５に接地電圧ＧＮＤを与えるための端子である。テスト端子Ｔ１０は、テストモード時は「Ｈ」レベルにされ、通常動作時は接地される。
図７Ａ〜７Ｄは、半導体装置１（半導体チップ）を含むセンサパッケージ１０１の外観を示す図である。図７Ａはセンサパッケージ１０１の上面図であり、図７Ｂはその側面図であり、図７Ｃはその下面図であり、図７Ｄはセンサパッケージ１０１の上方から見た端子Ｔ１〜Ｔ１０の配置図である。センサパッケージ１０１は、配線基板１００（プリント配線基板）を含む。配線基板１００は、たとえば１辺の長さが２．８ｍｍの正方形に形成されている。図７Ａおよび図７Ｂでは、明確化のために、配線基板１００に斜線を付してある。
配線基板１００の表面には、半導体装置１（半導体チップ）が搭載されている。半導体装置１上のパッド１０には、複数のボンディングワイヤ１１７の各一端が接続されており、ボンディングワイヤ１１７の各他端は配線基板１００上の導体パターン（図示せず）に接続されている。これにより、半導体装置１は、ボンディングワイヤ１１７を介して、配線基板１００に電気的に接続されている。配線基板１００の表面には、透明樹脂１１８が配置されており、透明樹脂１１８は、半導体装置１およびボンディングワイヤ１１７を封止するように配置されている。センサパッケージ１０１の高さは、たとえば０．９ｍｍである。配線基板１００の裏面には、端子Ｔ１〜Ｔ１０が設けられている。端子Ｔ１〜Ｔ１０は、配線基板１００の四辺に沿って所定の順序で配置されている。端子Ｔ１〜Ｔ１０は、ＬＧＡ(Land grid array)の形態を有していてもよい。
図８は、センサパッケージ１０１の使用方法を例示する図である。この例では、センサパッケージ１０１は、３つの赤外ＬＥＤ１３１〜１３３とともに携帯電話機１５０に搭載されている。携帯電話機１５０は、縦長の長方形状に形成されている。携帯電話機１５０の中央部にはタッチパネル１５１が設けられ、タッチパネル１５１の上下にそれぞれスピーカ１５２およびマイク１５３が設けられている。赤外ＬＥＤ１３１は携帯電話機１５０の表面の右上の角に配置され、赤外ＬＥＤ１３２は赤外ＬＥＤ１３１から図中のＸ方向（左方向）に所定距離だけ離れた位置に配置され、赤外ＬＥＤ１３３は赤外ＬＥＤ１３１から図中のＹ方向（下方向）に所定距離だけ離れた位置に配置されている。センサパッケージ１０１は、赤外ＬＥＤ１３１に対してＸ方向に隣接して配置されている。
図９は、携帯電話機１５０に搭載されたセンサパッケージ１０１と赤外ＬＥＤ１３１との配置を図解的に示す断面図である。センサパッケージ１０１および赤外ＬＥＤ１３１は、プリント配線基板１５４の表面に隣接して配置される。センサパッケージ１０１の配線基板１００に搭載された半導体装置１は、そのチップ内に、近接センサ１０２（赤外光検出部４）と照度センサ１１０（可視光検出部３）とを有していて、半導体装置１は配線基板１００上において透明樹脂１１８で封止されている。プリント配線基板１５４の上には遮光性のスペーサ１５５を介して透明板１５６が配置されており、この透明板５６によってセンサパッケージ１０１および赤外ＬＥＤ１３１が保護されている。
赤外ＬＥＤ１３１から出射された赤外光αは、反射物１３４で反射して近接センサ１０２に入射する。近接センサ１０２は、入射した赤外光αの光強度に応じたレベルのＰＳ測定データをデータレジスタ１２０に格納する。反射物１３４は、たとえば、携帯電話機１５０の使用者の耳や手であってもよい。また、可視光源１３５から出射した可視光βは、照度センサ１１０に入射する。照度センサ１１０は、入射した可視光βの照度を示すＡＬＳ測定データをデータレジスタ１２０に格納する。
携帯電話機１５０内には、図１０に示すように、ＭＣＵ１３６、バックライト１５７、およびドライバＩＣ１５８が設けられている。バックライト１５７は、タッチパネル１５１に透過光を与える。ドライバＩＣ１５８は、ＭＣＵ１３６からの制御信号に従って、バックライト１５７を駆動する。ＭＣＵ１３６は、タッチパネル１５１からの信号に従って携帯電話機１５０全体を制御する。また、ＭＣＵ１３６は、半導体装置１からのデータ信号に従って、ドライバＩＣ１５８およびタッチパネル１５１を制御する。
すなわち、ＭＣＵ１３６は、半導体装置１からのデータ信号（ＡＬＳ測定データ）によって携帯電話機１５０が使用されている場所の照度を検出し、検出した照度に応じてバックライト１５７の明るさを制御する。これにより、タッチパネル１５１に表示される画像を鮮明に表示することができる。また、消費電力の低減化を図ることができる。
また、ＭＣＵ１３６は、携帯電話機１５０のタッチパネル１５１が携帯電話機１５０の使用者の耳に近付いたことを半導体装置１からのデータ信号（ＰＳ測定データ）によって検知した場合は、タッチパネル１５１の機能を停止させる。これにより、携帯電話機１５０の使用者の耳がタッチパネル１５１に接触したときの誤動作を防止することができる。
また、ＭＣＵ１３６は、赤外ＬＥＤ１３１〜１３３の反射光強度を示すＰＳ測定値に基づいて、携帯電話機１５０の使用者のハンドジェスチャーを検出し、検出結果に従ってタッチパネル１５１に表示される画像のスクロール操作を行う。すなわち、携帯電話機１５０の使用者が携帯電話機１５０の表面上で図８中のＸ方向に手を移動させた場合、まず赤外ＬＥＤ１３１，１３３が手で覆われ、次に赤外ＬＥＤ１３２が手で覆われる。この場合は図１１Ａに示すように、まず赤外ＬＥＤ１３１，１３３の反射光強度が大きくなり、次に赤外ＬＥＤ１３２の反射光強度が大きくなる。そこで、ＭＣＵ１３６は、赤外ＬＥＤ１３１〜１３３の反射光強度が図１１Ａに示すような態様で変化した場合は、使用者の手が横方向に移動したと判断し、たとえば、タッチパネル５１の画像を横方向にスクロールするための制御を実行する。
また、携帯電話機１５０の使用者が携帯電話機１５０の表面上で図８中のＹ方向に手を移動させた場合、まず赤外ＬＥＤ１３１，１３２が手で覆われ、次に赤外ＬＥＤ１３３が手で覆われる。この場合は図１１Ｂに示すように、まず赤外ＬＥＤ１３１，１３２の反射光強度が大きくなり、次に赤外ＬＥＤ１３３の反射光強度が大きくなる。そこで、ＭＣＵ１３６は、赤外ＬＥＤ１３１〜１３３の反射光強度が図１１Ｂに示すような態様で変化した場合は、使用者の手が縦方向に移動したと判断し、たとえば、タッチパネル１５１の画像を縦方向にスクロールするための制御を実行する。
図１２Ａ〜１２Ｋは、半導体装置１の製造工程を工程順に示す断面図である。半導体基板２ａ（シリコン基板）に対して、ｎ型埋め込み層１５，３５，６０等に対応した開口を有するマスク１７１（レジストマスク等）が形成され、このマスク１７１を介して、ｎ型不純物（たとえば砒素）が拡散されることによって、ｎ型埋め込み層１５，３５，６０が半導体基板２ａの表層部に形成される。
次に、図１２Ｂに示すように、マスク１７１を剥離し、ｐ型埋め込み層１６，３６，５５に対応する開口を有するマスク１７２（たとえばレジストマスク）が新たに形成される。このマスク１７２を介してｐ型不純物イオン（ホウ素イオン）が注入（インプランテーション）される。その後、図１２Ｃに示すように、マスク１７２を剥離して、半導体基板２ａの表面にｎ型エピタキシャル成長層２ｂが成長させられる。これにより、最初の半導体基板２ａとエピタキシャル成長層２ａとが合体した半導体基板２が得られる。このエピタキシャル成長の際に半導体基板２に加わる熱によって、注入されたｐ型不純物イオンが活性化され、最初の半導体基板２ａとエピタキシャル成長層２ｂとの界面付近にｐ型埋め込み層１６，３６，５５が形成される。
次いで、図１２Ｄに示す通り、ｐ型ウェル１７，３７，５３およびＬＯＣＯＳ層５０等に対応する領域に開口を有し、ｎ型ウェル１８，３８，５８に対応する領域を覆うマスク１７３（たとえばレジストマスク）が形成される。このマスク１７３を介してｐ型不純物イオン（たとえばホウ素イオン）が注入される。その後、図１２Ｅに示すように、注入されたイオンを活性化するための熱処理（ドライブ）が行われることによって、ｐ型ウェル１７等がエピタキシャル層２ｂ内に形成され、ｐ型不純物イオンが注入されなかった領域（マスク１７３で覆われていた領域）がｎ型ウェル１８等となる。その後、図１２Ｅに示すように、素子分離のためのＬＯＣＯＳ層５０，６２等が形成される。
次に、図１２Ｆに示すように、半導体基板２の表面に熱酸化膜からなるゲート酸化膜が形成され、その上にゲート電極５７，６１が形成される。さらに、図１２Ｇに示す通り、ｎ＋型拡散層１９Ａ，１９Ｂ，３９Ａ，３９Ｂ，５４に対応する開口を有するマスク１７４が形成され、このマスク１７４およびゲート電極５７をマスクとしてｎ型不純物イオン（たとえば砒素イオン）のイオン注入が行われる。さらに、図１２Ｈに示すように、ｐ＋型拡散層２０Ａ，２０Ｂ，４０Ａ，４０Ｂ，５９に対応する開口を有するマスク１７５（レジストマスク等）が形成されて、このマスク１７５およびゲート電極６１をマスクとしてｐ型不純物イオン（ホウ素イオン）のイオン注入が行われる。
その後、図１２Ｉに示すように、層間絶縁膜６６〜６９、配線層７１〜７３および配線プラグ２１〜２４，４１〜４４，６３，６４を含む多層配線構造６５が形成される。層間絶縁膜６６等をたとえばＣＶＤ（化学的気相成長）法によって形成するときに半導体基板２が同時に熱せられることによって、ｎ＋型拡散層１９Ａ，１９Ｂ，３９Ａ，３９Ｂ，５４およびｐ＋型拡散層２０Ａ，２０Ｂ，４０Ａ，４０Ｂ，５９に対応する領域に注入された不純物イオンが活性化され、それらの拡散層が形成される。多層配線構造６５の上には、たとえば、プラズマＣＶＤ法によって、保護膜７０が形成される。
次に、図１２Ｊに示すように、積層光学膜６を形成すべき領域以外の領域を覆うパターンでリフトオフ用のマスク１７６（たとえばレジストマスク）が形成される。このマスク１７６は、逆テーパ状の断面形状を有している。すなわち、マスク１７６のエッジ部は、半導体基板２から離れるほどマスク１７６の形成領域外へと張り出すテーパ面１７６ａを有している。
この状態で、図１２Ｋに示すように、たとえばスパッタリングによって、積層光学膜６が形成される。たとえば、積層光学膜６の総膜厚は４．１μｍとされてもよい。その後、レジスト１７６がリフトオフされることにより、図２に示す通り、必要領域にのみ積層光学膜６が残される。これによって、積層光学膜６は、赤外光検出部４および機能素子部５を覆うとともに、可視光検出部３を露出させる開口６ａ等を有するパターンに形成される。
この実施形態の半導体装置１は、１つの半導体基板２上に、可視光検出部３と、赤外光検出部４とを有しており、赤外光検出部４が積層光学膜６によって覆われている。この構成により、可視光検出機能および赤外光検出機能を有する１チップの半導体装置１を提供できるから、それらの機能を個別のチップで実現する場合に比較して、著しい小型化を図ることができる。また、赤外光を透過させる積層光学膜６が赤外光検出部４を覆うように形成されているので、半導体装置１を透明樹脂１１８でモールドするときに、可視光検出部３と赤外光検出部４とで個別の樹脂モールド工程を要しない。しかも、積層光学膜６は、半導体基板１上に薄膜を形成する半導体プロセスによって形成できる。したがって、積層光学膜６を形成するプロセスの追加は容易であり、半導体製造設備を利用できるので、生産コストを圧縮できる。
さらに、この実施形態では、半導体基板１上に、可視光検出部３の出力と赤外光検出部４の出力とに対して演算を行う機能素子部５が配置されている。すなわち、可視光検出部３および赤外光検出部４に加えて、それらの出力に対して演算を行う機能素子部５も１チップ化されている。これにより、可視光検出および赤外光検出のための構成を一層簡素化することができる。さらに、可視光検出部３または赤外光検出部４を形成するための工程の一部と機能素子部５を形成するための工程の一部とを同時に行うことができるので、製造工程を簡素化して、一層のコスト削減を図ることができる。
さらに、この実施形態では、積層光学膜６が、赤外光検出部４および機能素子部５を覆うように形成されている。この構成により、機能素子部５への外乱光の入射を抑制できるので、外乱光に起因する機能素子部５の誤動作を低減できる。しかも、機能素子部５の上方は、金属膜である配線層７１〜７３で覆われている。これにより、機能素子部５への外乱光の入射をさらに抑制できるから、外乱光に起因する機能素子部５の誤動作を一層低減できる。
また、積層光学膜６は、可視光検出部３を覆わないように形成されている。より具体的には、積層光学膜６は可視光検出部３の外周まで延びており、可視光検出部３を露出させるように形成されている。したがって、積層光学膜６は、可視光検出部３への可視光域の光の入射を阻害しない。これにより、可視光検出部３は、良好な感度で可視光を検出できる。
また、この実施形態では、半導体基板２を見下ろす平面視において、積層光学膜６が赤外光検出部４よりも大きく形成されている。すなわち、積層光学膜６は、平面視において赤外光検出部４を完全に覆い、さらに、その外周の領域をも覆っている。これにより、赤外光検出部４への赤外光域以外の波長の光の入射を確実に抑制または防止できるから、赤外光を正確に検出できる。
また、積層光学膜６は、パッド１０、ヒューズ１１およびマーク部１２を露出させる切り欠き６ｃ〜６ｋを有している。したがって、積層光学膜６は、パッド１０を介する外部接続（ワイヤボンディング）、ヒューズ１１の溶断のための加工、およびマーク部１２を観察しての位置合わせをいずれも阻害しない。
また、この実施形態では、可視光検出部３が半導体基板１上の第１領域に配置されており、赤外光検出部４が半導体基板１上の前記第１領域とは異なる第２領域に配置されている。つまり、可視光検出部３および赤外光検出部４が半導体基板２上の異なる領域に形成されている。そのため、赤外光域の光を選択的に透過させる積層光学膜６で赤外光検出部を覆いながら、可視光検出部３へは可視光域の光を入射させることができる。これにより、可視光の検出を犠牲にすることなく、赤外光を検出できる。
また、この実施形態では、赤外光検出部４が半導体基板２の中央部に配置されている。より具体的には、外乱光の影響を受けにくい機能素子部５、外部接続部（パッド１０）、マーク部１２、およびヒューズ１１が半導体基板２の周縁領域に配置されている一方で、赤外光検出部４が半導体基板２の中央部に配置されている。これによって、赤外光検出部への外乱光の入射を抑制または防止できるから、赤外光検出部４への外乱光の入射を抑制または防止できる。具体的には、図７Ａ等に示すようなセンサパッケージ１０１を作製したときに、透明樹脂１０７の側方からの外乱光が赤外光検出部４に入射しにくい。これにより、誤検出を抑制できる。
図１３は、この発明の第２の実施形態に係る半導体装置２００の平面図である。図１３において、前述の図１に示された各部に相当する部分には、図１と同一参照符号を付して説明を省略する。
半導体装置２００は、赤外光検出部４を覆うように設けられた第１積層光学膜２０１と、可視光検出部３を覆うように設けられた第２積層光学膜２０２とを有している。図１３においては、第１および第２積層光学膜２０２は、それぞれの形成範囲を明確にするために斜線を付して表してある。第１積層光学膜２０１は、可視光検出部３を覆わないように形成されており、第２積層光学膜２０２は赤外光検出部４を覆わないように形成されている。
第１積層光学膜２０１は、より具体的には、赤外光検出部４を完全に覆い、この赤外光検出部４の外周領域にまではみ出して形成されていて、赤外光検出部４への赤外光域以外の波長の光の入射を抑制または防止するように構成されている。第１積層光学膜２０１は、可視光検出部３の外周まで延びて形成されていて、可視光検出部３を露出させるように形成されている。
一方、第２積層光学膜２０２は、赤外光検出部４を露出させる開口２０２ａを有し、可視光検出部３および機能素子部５を覆うとともに、第１積層光学膜２０１よりも広い面積にわたって半導体基板２上に設けられている。第２積層光学膜２０２は、パッド１０、ヒューズ１１およびマーク部１２の外周まで延びて形成されていて、これらのパッド１０、ヒューズ１１およびマーク部１２を露出させる開口２０２ｂおよび切り欠き２０２ｃ〜２０２ｋを有している。
図１４は、図１３の切断面線XIV−XIVにおける模式的な断面図である。図１４において、図２に示された各部と同等の部分には同一の参照符号を付して説明を省略する。
第１積層光学膜２０１は、赤外光検出部４が形成された第１領域を覆い、さらに、その外周部まで延びて形成されていて、可視光検出部３との素子分離領域に形成されたＬＯＣＯＳ層５０の上方に外周縁が達している。第１積層光学膜２０１は、ＬＯＣＯＳ層５０の上部に配置された配線層７１−７３を覆っている。第２積層光学膜２０２は、可視光検出部３を覆い、さらに機能素子部５を覆っており、その外周縁は、可視光検出部４との素子分離領域に形成されたＬＯＣＯＳ層５０の上方に達している。
保護膜７０は、多層配線構造６５の表面全域を覆っていて、可視光検出部３と第２積層光学膜２０２との間、赤外光検出部４と第１積層光学膜２０１との間、および機能素子部５と第２積層光学膜２０２との間に延びて形成されている。機能素子部５Ｂのほぼ全域の上方に第３配線層７３が形成されていること、および機能素子部５Ａ（図１３参照）において第３配線層７３が所定の配線パターンに形成されていて、第３配線層７３の開口部には第１配線層７１または第２配線層７２が位置するように配線パターンが設計されていることなどは、第１の実施形態の場合と同様である。
赤外光検出部４を覆うように形成された第１積層光学膜２０１は、第１の実施形態における積層光学膜６と同様な光学特性を有するように設計されていてもよい。すなわち、第１積層光学膜２０１は、図５Ａに示すような膜構造を有し、図５Ｂに示すような透過波長特性を有していてもよい。
図１５Ａは第２積層光学膜２０２の図解的な断面構造例を示す断面図であり、図１５Ｂは第２積層光学膜の透過波長特性を示す特性図である。第２積層光学膜２０２は、たとえば、第１膜２０３および第２膜２０４を所定の積層繰り返し数だけ交互に積層して構成されている。第１膜２０３が保護膜７０に接している。第１膜２０３はＴｉＯ２膜であってもよく、第２膜２０４はＳｉＯ２膜であってもよい。第１膜２０３の膜厚は、たとえば１０μｍ〜３０μｍであってもよく、第２膜２０４の膜厚はたとえば５０μｍ〜６０μｍであってもよい。第１膜２０３および第２膜２０４の積層繰り返し回数は、たとえば３５回〜４５回であってもよい。第１膜２０３および第２膜２０４の材料および膜厚ならびに積層繰り返し回数を適切に設定することによって、第２積層光学膜２０２は、可視光域（視感度域）に属する波長の光を選択的に通過させる視感度フィルタとしての光学特性を有している。したがって、このような第２積層光学膜２０２によって覆われた可視光検出部３には、可視光域の波長の光のみが到達することになる。
前述の第１の実施形態では、受光面積の異なる６個のフォトダイオードによって可視光検出部３が構成されている（図１参照）。これは、可視光検出部３に赤外光域の光が到達するため、赤外光域の光電流をキャンセルするためである。そして、赤外光成分の割合が光源の種類によって異なるため、３対のフォトダイオードを用いて第１〜第３受光ユニット８１，８２，８３を構成している。これに対して、第２の実施形態では、赤外光域に属する波長の光が第２積層光学フィルタ２０２によって遮断されるので、可視光検出部３の構成を単純にすることができる。具体的には、可視光検出部３は、赤外光補償用のフォトダイオードを備えている必要がなく、さらに具体的には、必要な受光面積を有するただ１つのフォトダイオードを備えていてもよい。
図１６Ａ〜１６Ｅは、この第２の実施形態に係る半導体装置２００の製造工程を説明するための断面図である。図１６Ａ〜１６Ｅには、第１および第２積層光学膜２０１，２０２の製造工程を示す。これ以前の工程は、第１の実施形態の場合とほぼ同様であり、図１２Ａ〜図１２Ｉに示す工程によって、多層配線構造６５上に保護膜７０が形成された状態となる。
この状態から、図１６Ａに示すように、第１積層光学膜２０１の形成領域に開口を有するパターンのマスク２１０（たとえばレジストマスク）が形成される。すなわち、マスク２１０は、第１積層光学膜２０１を形成すべきでない領域を覆う。マスク２１０は、開口縁部付近の断面形状が逆テーパ状に形成されたマスクである。このマスク２１０が形成された状態で、図１６Ｂに示すように、たとえばスパッタリングによって、第１積層光学膜２０１が全面に形成される。その後、マスク２１０をリフトオフすることにより、マスク２１０とともにその上に形成された第１積層光学膜２０１が除去される。これによって、図１６Ｃに示すように、赤外光検出部４およびその外周の領域のみを覆うパターンの第１積層光学膜２０１が保護膜７０上に形成された状態となる。
次に、図１６Ｄに示すように、第２積層光学膜２０２を形成すべき領域に開口を有するマスク２１１（たとえばレジストマスク）が形成される。マスク２１１は、開口および外周縁部の断面形状が逆テーパ形状のマスクである。このマスク２１１は、第１積層光学膜２０１を覆い、さらにパッド１０、ヒューズ１１およびマーク部１２を覆うパターンに形成される。すなわち、マスク２１１は、第２積層光学膜２０２を形成すべきでない領域を覆う。
次に、図１６Ｅに示すように、たとえばスパッタリングによって、全面に第２積層光学膜２０２が形成される。その後、マスク２１１をその上に形成された第２積層光学膜２０２とともにリフトオフすることによって、図１４に示すように、所定の領域に形成された第２積層光学膜２０２が得られる。こうして、保護膜７０上に第１および第２積層光学膜２０１，２０２を有する半導体装置２００を得ることができる。
このように、この第２の実施形態に係る半導体装置２００は、１つの半導体基板２上に、可視光検出部３と、赤外光検出部４と、赤外光検出部４を覆うように設けられ、赤外光を透過させる第１積層光学膜２０１と、可視光検出部３を覆うように設けられ、可視光を透過させる第２積層光学膜２０２とを含む。この構成により、第１の実施形態と同様に、可視光検出機能および赤外光検出機能を有する１チップの半導体装置２００を提供できる。また、赤外光を透過させる第１積層光学膜２０１が赤外光検出部４を覆うように形成されており、可視光を透過させる第２積層光学膜２０２が可視光検出部３を覆うように形成されているので、図７Ａ等に示されたセンサパッケージ１０１に当該半導体装置２０２を適用して透明樹脂１１８でモールドする場合であっても、可視光検出部３と赤外光検出部４とで個別の樹脂モールド工程を要しない。さらに、第１および第２積層光学膜２０１，２０２は、半導体基板２上に薄膜を形成する半導体プロセスによって形成できる。したがって、それらの積層光学膜２０１，２０２を形成するプロセスの追加は容易であり、半導体製造設備を利用できるので、生産コストを圧縮できる。また、赤外光検出部４だけでなく可視光検出部３にも積層光学膜２０２を設けてあるので、可視光検出部３に可視光域外の波長の光が入射することを抑制または防止できる。これにより、可視光検出部３の検出精度を向上できる。
さらに、この実施形態では、半導体基板２上に機能素子部５が配置されており、第２積層光学膜２０２が機能素子部５をも覆っている。この構成により、機能素子部５への外乱光の入射を抑制できるので、外乱光に起因する機能素子部の誤動作を低減できる。半導体（とくにシリコン）は、赤外光域に強い感度特性を有している。そこで、第２積層光学膜２０２によって赤外光をカットすることにより、機能素子部５の誤動作を確実に低減できる。
また、第１積層光学膜２０１が可視光検出部３を覆わないように形成されており、第２積層光学膜２０２が赤外光検出部４を覆わないように形成されているから、可視光検出部３への可視光域の波長の光の入射が阻害されず、また、赤外光検出部４への赤外光域の波長の光の入射が阻害されない。これにより、可視光検出部３および赤外光検出部４は、良好な感度で可視光および赤外光をそれぞれ検出できる。
また、第１の実施形態の場合と同様に、半導体基板２を見下ろす平面視において、第１積層光学膜２０１が赤外光検出部４よりも大きく形成されている。すなわち、第１積層光学膜２０１は、平面視において赤外光検出部４を完全に覆い、さらに、その外周の領域をも覆っている。これにより、赤外光検出部４への赤外光域以外の波長の光の入射を確実に抑制または防止できるから、赤外光を正確に検出できる。第１積層光学膜２０１は、可視光検出部３の外周まで延びており、可視光検出部３を露出させるように形成されているから、可視光検出部３への可視光域の波長の光の入射を保証できる。
また、この実施形態では、第２積層光学膜２０２が、第１積層光学膜２０１よりも、半導体基板２上において大きな面積に渡って形成されている。この構成により、半導体基板２内への赤外光の入射を効果的に低減できる。前述のとおり、半導体（とくにシリコン）は、赤外光に対する感度が高いので、赤外光域の波長の光を遮断する第２積層光学膜２０２がより広い面積に渡って形成されていることによって、半導体基板３内に形成された機能素子の誤動作を効果的に抑制できる。
また、第２積層光学膜２０２は、パッド１０、ヒューズ１１およびマーク部１２を露出させる切り欠き２０２ｃ〜２０２ｋを有している。したがって、第２積層光学膜２０２は、パッド１０を介する外部接続（ワイヤボンディング）、ヒューズ１１の溶断のための加工、およびマーク部１２を観察しての位置合わせをいずれも阻害しない。
その他、この第２の実施形態においても、第１の実施形態に関連して説明した効果を同様に達成できる。
以上、この発明の２つの実施形態について説明したが、この発明はさらに他の形態で実施することもできる。たとえば、前述の実施形態では、積層光学膜６，２０１，２０２をスパッタリング（光学スパッタ）によって形成する例を示したが、蒸着法によってこれらの積層光学膜を形成してもよい。ただし、スパッタリングによる方が、膜質が優れている。
その他、特許請求の範囲に記載された事項の範囲で種々の設計変更を施すことが可能である。
この明細書および図面から抽出され得る特徴を以下に記す。
１．半導体基板と、
前記半導体基板上に設けられ、可視光を検出する可視光検出部と、
前記半導体基板上に設けられ、赤外光を検出する赤外光検出部と、
前記赤外光検出部を覆うように設けられ、赤外光を透過させる積層光学膜とを含む、
半導体装置。
２．半導体基板と、
前記半導体基板上に設けられ、可視光を検出する可視光検出部と、
前記半導体基板上に設けられ、赤外光を検出する赤外光検出部と、
前記半導体基板上に設けられ、前記可視光検出部の出力と前記赤外光検出部の出力とに対して演算を行う機能素子部と、
前記赤外光検出部を覆うように設けられ、赤外光を透過させる積層光学膜とを含む、
半導体装置。
３．前記積層光学膜が、前記赤外光検出部および前記機能素子部を覆うように形成されている、項２に記載の半導体装置。
４．前記機能素子部上に形成された金属膜をさらに含む、項２または３に記載の半導体装置。
５．前記積層光学膜が、前記可視光検出部が露出するように形成されている、項１〜４のいずれか一項に記載の半導体装置。
６．前記赤外光検出部と前記積層光学膜とに間に設けられた保護膜をさらに含む、項１〜５のいずれか一項に記載の半導体装置。
７．前記赤外光検出部と前記積層光学膜とに間に設けられ、前記可視光検出部上まで延びて形成された保護膜をさらに含む、項１〜５のいずれか一項に記載の半導体装置。
８．前記赤外光検出部と前記積層光学膜とに間に設けられ、前記可視光検出部上および前記機能素子部上まで延びて形成された保護膜をさらに含む、項２に係る項３〜５のいずれか一項に記載の半導体装置。
９．前記半導体基板を見下ろす平面視において、前記積層光学膜が前記赤外光検出部よりも大きい、項１〜８のいずれか一項に記載の半導体装置。
１０．前記積層光学膜が前記可視光検出部の外周まで延びており、前記可視光検出部を露出させるように形成されている、項１〜９のいずれか一項に記載の半導体装置。
１１．前記半導体基板上に設けられ、前記半導体装置の電気的特性を調整するためのヒューズをさらに含む、項１〜１０のいずれか一項に記載の半導体装置。
１２．前記積層光学膜が前記ヒューズの外周まで延び、前記ヒューズを露出させるように形成されている、項１１に記載の半導体装置。
１３．前記半導体基板上に設けられ、当該半導体装置を外部に電気的に接続するためのパッドをさらに含む、項１〜１２のいずれか一項に記載の半導体装置。
１４．前記積層光学膜が前記パッドの外周まで延び、前記パッドを露出させるように形成されている、項１３に記載の半導体装置。
１５．前記半導体基板上に設けられ、基準位置を示すマーク部をさらに含む、項１〜１４のいずれか一項に記載の半導体装置。
１６．前記積層光学膜が前記マーク部の外周まで延び、前記マーク部を露出させるように形成されている、項１５に記載の半導体装置。
１７．半導体基板と、
前記半導体基板上に設けられ、可視光を検出する可視光検出部と、
前記半導体基板上に設けられ、赤外光を検出する赤外光検出部と、
前記赤外光検出部を覆うように設けられ、赤外光を透過させる第１積層光学膜と、
前記可視光検出部を覆うように設けられ、可視光を透過させる第２積層光学膜と
を含む、
半導体装置。
１８．半導体基板と、
前記半導体基板上に設けられ、可視光を検出する可視光検出部と、
前記半導体基板上に設けられ、赤外光を検出する赤外光検出部と、
前記半導体基板上に設けられ、前記可視光検出部の出力と前記赤外光検出部の出力とに対して演算を行う機能素子部と、
前記赤外光検出部を覆うように設けられ、赤外光を透過させる第１積層光学膜と、
前記可視光検出部を覆うように設けられ、可視光を透過させる第２積層光学膜と
を含む、
半導体装置。
１９．前記第２積層光学膜が、前記可視光検出部および前記機能素子部を覆うように形成されている、項１８に記載の半導体装置。
２０．前記機能素子部上に形成された金属膜をさらに含む、項１８または１９に記載の半導体装置。
２１．前記第１積層光学膜が前記可視光検出部が露出するように形成されており、前記第２積層光学膜が前記赤外光検出部が露出するように形成されている、項１７〜２０のいずれか一項に記載の半導体装置。
２２．前記赤外光検出部と前記第１積層光学膜とに間に設けられた保護膜をさらに含む、項１７〜２１のいずれか一項に記載の半導体装置。
２３．前記赤外光検出部と前記第２積層光学膜とに間に設けられた保護膜を含む、項１７〜２２のいずれか一項に記載の半導体装置。
２４．前記保護膜が前記機能素子部上まで延びて形成されている、項１８に係る項２２または２３に記載の半導体装置。
２５．前記半導体基板を見下ろす平面視において、前記第１積層光学膜が前記赤外光検出部よりも大きい、項１７〜２４のいずれか一項に記載の半導体装置。
２６．前記第２積層光学膜が、前記第１積層光学膜よりも前記半導体基板上において大きな面積に渡って形成されている、項１７〜２５のいずれか一項に記載の半導体装置。
２７．前記第１積層光学膜が前記可視光検出部の外周まで延びており、前記可視光検出部を露出させるように形成されている、項１７〜２６のいずれか一項に記載の半導体装置。
２８．前記半導体基板上に設けられ、前記半導体装置の電気的特性を調整するためのヒューズをさらに含む、項１７〜２７のいずれか一項に記載の半導体装置。
２９．前記第２積層光学膜が前記ヒューズの外周まで延び、前記ヒューズを露出させるように形成されている、項２８に記載の半導体装置。
３０．前記半導体基板上に設けられ、当該半導体装置を外部に電気的に接続するためのパッドをさらに含む、項１７〜２９のいずれか一項に記載の半導体装置。
３１．前記第２積層光学膜が前記パッドの外周まで延び、前記パッドを露出させるように形成されている、項３０に記載の半導体装置。
３２．前記半導体基板上に設けられ、基準位置を示すマーク部をさらに含む、項１７〜３１のいずれか一項に記載の半導体装置。
３３．前記第２積層光学膜が前記マーク部の外周まで延び、前記マーク部を露出させるように形成されている、項３２に記載の半導体装置。
３４．前記可視光検出部が前記半導体基板上の第１領域に配置されており、
前記赤外光検出部が前記半導体基板上の前記第１領域とは異なる第２領域に配置されている、項１〜３３のいずれか一項に記載の半導体装置。
３５．前記赤外光検出部が前記半導体基板の中央部に配置されている、項１〜３４のいずれか一項に記載の半導体装置。
３６．前記半導体基板の中央部に前記赤外光検出部が配置されており、前記半導体基板において前記中央部の外側の周縁領域に機能素子部、外部接続部、マーク部、ヒューズのうちの少なくとも一つが配置されている、項１〜３４のいずれか一項に記載の半導体装置。
１ 半導体装置
２ 半導体基板
３ 可視光検出部
４ 赤外光検出部
５（５Ａ，５Ｂ） 機能素子部
６ 積層光学膜
１０ パッド
１１ ヒューズ
１２（１２ａ〜１２ｄ） マーク部
１５ ｎ型埋め込み層
１６ ｐ型埋め込み層
１７ ｐ型ウェル
１８ ｎ型ウェル
１９Ａ，１９Ｂ ｎ＋型拡散層
２０Ａ，２０Ｂ ｐ＋型拡散層
３５ ｎ型埋め込み層
３６ ｐ型埋め込み層
３７ ｐ型ウェル
３８ ｎ型ウェル
３９Ａ，３９Ｂ ｎ＋型拡散層
４０Ａ，４０Ｂ ｐ＋型拡散層
５１ ｎチャネル型ＭＯＳＦＥＴ
５２ ｐチャネル型ＭＯＳＦＥＴ
５３ ｐ型ウェル
５４ ｎ＋型拡散層
５５ ｐ型埋め込み層
５６ ゲート絶縁膜
５７ ゲート電極
５８ ｎ型ウェル
５９ ｐ＋型拡散層
６０ ｎ型埋め込み層
６１ ゲート電極
６５ 多層配線構造
６６〜６９ 層間絶縁膜
７０ 保護膜
７１〜７３ 配線層
８１ 第１受光ユニット
８２ 第２受光ユニット
８３ 第３受光ユニット
９１ 第１膜
９２ 第２膜
１００ 配線基板
１０１ センサパッケージ
１０２ 近接センサ
１１０ 照度センサ
１１７ ボンディングワイヤ
１１８ 透明樹脂
１２０ データレジスタ
１２１ 発振器
１２２ タイミングコントローラ
１２３ 信号出力回路
１２４ 信号入力回路
１３１〜１３３ 赤外ＬＥＤ
１５０ 携帯電話機
１５１ タッチパネル
２００ 半導体装置
２０１ 第１積層光学膜
２０２ 第２積層光学膜
２０３ 第１膜
２０４ 第２膜

Claims (34)

  1. 半導体基板と、
    前記半導体基板上に設けられ、可視光を検出する可視光検出部と、
    前記半導体基板上に設けられ、赤外光を検出する赤外光検出部と、
    前記可視光検出部と前記赤外光検出部との間に設けられた絶縁分離層と、
    前記絶縁分離層の上部に設けられた配線層と、
    前記半導体基板上に設けられ、前記可視光検出部の出力信号および前記赤外光検出部の出力信号を保持するデータレジスタと、クロック信号を発生する発振器と、前記発振器が発生するクロック信号に同期して前記可視光検出部および前記赤外光検出部の各々の動作タイミングを制御するタイミングコントローラとを含み、前記可視光検出部の出力と前記赤外光検出部の出力とに対して演算を行う機能素子部と、
    前記赤外光検出部、前記絶縁分離層および前記配線層を覆うように設けられ、赤外光を透過させる積層光学膜とを含む、
    半導体装置。
  2. 前記積層光学膜が、前記赤外光検出部および前記機能素子部を覆うように形成されている、請求項１に記載の半導体装置。
  3. 前記機能素子部上に形成された金属膜をさらに含む、請求項１または２に記載の半導体装置。
  4. 前記積層光学膜が、前記可視光検出部が露出するように形成されている、請求項１〜３のいずれか一項に記載の半導体装置。
  5. 前記赤外光検出部と前記積層光学膜とに間に設けられた保護膜をさらに含む、請求項１〜４のいずれか一項に記載の半導体装置。
  6. 前記赤外光検出部と前記積層光学膜とに間に設けられ、前記可視光検出部上まで延びて形成された保護膜をさらに含む、請求項１〜４のいずれか一項に記載の半導体装置。
  7. 前記赤外光検出部と前記積層光学膜とに間に設けられ、前記可視光検出部上および前記機能素子部上まで延びて形成された保護膜をさらに含む、請求項２〜４のいずれか一項に記載の半導体装置。
  8. 前記半導体基板を見下ろす平面視において、前記積層光学膜が前記赤外光検出部よりも大きい、請求項１〜７のいずれか一項に記載の半導体装置。
  9. 前記積層光学膜が前記可視光検出部の外周まで延びており、前記可視光検出部を露出させるように形成されている、請求項１〜８のいずれか一項に記載の半導体装置。
  10. 前記半導体基板上に設けられ、前記半導体装置の電気的特性を調整するためのヒューズをさらに含む、請求項１〜９のいずれか一項に記載の半導体装置。
  11. 前記積層光学膜が前記ヒューズの外周まで延び、前記ヒューズを露出させるように形成されている、請求項１０に記載の半導体装置。
  12. 前記半導体基板上に設けられ、当該半導体装置を外部に電気的に接続するためのパッドをさらに含む、請求項１〜１１のいずれか一項に記載の半導体装置。
  13. 前記積層光学膜が前記パッドの外周まで延び、前記パッドを露出させるように形成されている、請求項１２に記載の半導体装置。
  14. 前記半導体基板上に設けられ、基準位置を示すマーク部をさらに含む、請求項１〜１３のいずれか一項に記載の半導体装置。
  15. 前記積層光学膜が前記マーク部の外周まで延び、前記マーク部を露出させるように形成されている、請求項１４に記載の半導体装置。
  16. 半導体基板と、
    前記半導体基板上に設けられ、可視光を検出する可視光検出部と、
    前記半導体基板上に設けられ、赤外光を検出する赤外光検出部と、
    前記可視光検出部と前記赤外光検出部との間に設けられた絶縁分離層と、
    前記絶縁分離層の上部に設けられた配線層と、
    前記半導体基板上に設けられ、前記可視光検出部の出力信号および前記赤外光検出部の出力信号を保持するデータレジスタと、クロック信号を発生する発振器と、前記発振器が発生するクロック信号に同期して前記可視光検出部および前記赤外光検出部の各々の動作タイミングを制御するタイミングコントローラとを含み、前記可視光検出部の出力と前記赤外光検出部の出力とに対して演算を行う機能素子部と、
    前記赤外光検出部、前記絶縁分離層および前記配線層を覆うように設けられ、赤外光を透過させる第１積層光学膜と、
    前記可視光検出部を覆うように設けられ、可視光を透過させる第２積層光学膜と
    を含む、
    半導体装置。
  17. 前記第２積層光学膜が、前記可視光検出部および前記機能素子部を覆うように形成されている、請求項１６に記載の半導体装置。
  18. 前記機能素子部上に形成された金属膜をさらに含む、請求項１６または１７に記載の半導体装置。
  19. 前記第１積層光学膜が前記可視光検出部が露出するように形成されており、前記第２積層光学膜が前記赤外光検出部が露出するように形成されている、請求項１６〜１８のいずれか一項に記載の半導体装置。
  20. 前記赤外光検出部と前記第１積層光学膜とに間に設けられた保護膜をさらに含む、請求項１６〜１９のいずれか一項に記載の半導体装置。
  21. 前記赤外光検出部と前記第２積層光学膜とに間に設けられた保護膜を含む、請求項１６〜２０のいずれか一項に記載の半導体装置。
  22. 前記保護膜が前記機能素子部上まで延びて形成されている、請求項２０または２１に記載の半導体装置。
  23. 前記半導体基板を見下ろす平面視において、前記第１積層光学膜が前記赤外光検出部よりも大きい、請求項１６〜２２のいずれか一項に記載の半導体装置。
  24. 前記第２積層光学膜が、前記第１積層光学膜よりも前記半導体基板上において大きな面積に渡って形成されている、請求項１６〜２３のいずれか一項に記載の半導体装置。
  25. 前記第１積層光学膜が前記可視光検出部の外周まで延びており、前記可視光検出部を露出させるように形成されている、請求項１６〜２４のいずれか一項に記載の半導体装置。
  26. 前記半導体基板上に設けられ、前記半導体装置の電気的特性を調整するためのヒューズをさらに含む、請求項１６〜２５のいずれか一項に記載の半導体装置。
  27. 前記第２積層光学膜が前記ヒューズの外周まで延び、前記ヒューズを露出させるように形成されている、請求項２６に記載の半導体装置。
  28. 前記半導体基板上に設けられ、当該半導体装置を外部に電気的に接続するためのパッドをさらに含む、請求項１６〜２７のいずれか一項に記載の半導体装置。
  29. 前記第２積層光学膜が前記パッドの外周まで延び、前記パッドを露出させるように形成されている、請求項２８に記載の半導体装置。
  30. 前記半導体基板上に設けられ、基準位置を示すマーク部をさらに含む、請求項１６〜２９のいずれか一項に記載の半導体装置。
  31. 前記第２積層光学膜が前記マーク部の外周まで延び、前記マーク部を露出させるように形成されている、請求項３０に記載の半導体装置。
  32. 前記可視光検出部が前記半導体基板上の第１領域に配置されており、
    前記赤外光検出部が前記半導体基板上の前記第１領域とは異なる第２領域に配置されている、請求項１〜３１のいずれか一項に記載の半導体装置。
  33. 前記赤外光検出部が前記半導体基板の中央部に配置されている、請求項１〜３２のいずれか一項に記載の半導体装置。
  34. 前記半導体基板の中央部に前記赤外光検出部が配置されており、前記半導体基板において前記中央部の外側の周縁領域に機能素子部、外部接続部、マーク部、ヒューズのうちの少なくとも一つが配置されている、請求項１〜３２のいずれか一項に記載の半導体装置。
JP2010230827A 2010-10-13 2010-10-13 半導体装置 Active JP5754910B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010230827A JP5754910B2 (ja) 2010-10-13 2010-10-13 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010230827A JP5754910B2 (ja) 2010-10-13 2010-10-13 半導体装置

Publications (2)

Publication Number Publication Date
JP2012084745A JP2012084745A (ja) 2012-04-26
JP5754910B2 true JP5754910B2 (ja) 2015-07-29

Family

ID=46243306

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010230827A Active JP5754910B2 (ja) 2010-10-13 2010-10-13 半導体装置

Country Status (1)

Country Link
JP (1) JP5754910B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6403369B2 (ja) 2013-09-18 2018-10-10 ローム株式会社 光検出装置およびセンサパッケージ
JP2017168822A (ja) * 2016-02-12 2017-09-21 ヴァイアヴィ・ソリューションズ・インコーポレイテッドＶｉａｖｉ Ｓｏｌｕｔｉｏｎｓ Ｉｎｃ． センサデバイスの製造方法
JP6892745B2 (ja) 2016-08-08 2021-06-23 ローム株式会社 光検出装置および電子機器

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001094086A (ja) * 1999-09-22 2001-04-06 Canon Inc 光電変換装置及びその製造方法
JP4105440B2 (ja) * 2002-01-30 2008-06-25 浜松ホトニクス株式会社 半導体光検出装置
JP4448087B2 (ja) * 2004-12-30 2010-04-07 東部エレクトロニクス株式会社 Ｃｍｏｓイメージセンサーとその製造方法
JP2006332226A (ja) * 2005-05-25 2006-12-07 Toshiba Corp 半導体光センサ装置
JP2007234900A (ja) * 2006-03-01 2007-09-13 Sanyo Electric Co Ltd 半導体装置及び半導体装置の製造方法
JP4887915B2 (ja) * 2006-06-07 2012-02-29 ソニー株式会社 固体撮像装置
JP5318510B2 (ja) * 2008-09-22 2013-10-16 ラピスセミコンダクタ株式会社 可視域光測定装置及び可視域光測定装置の製造方法
JP2010103378A (ja) * 2008-10-24 2010-05-06 Omron Corp 光センサ

Also Published As

Publication number Publication date
JP2012084745A (ja) 2012-04-26

Similar Documents

Publication Publication Date Title
JP5249994B2 (ja) 半導体光検出素子および半導体装置
TWI651861B (zh) 用以從包括多個光檢測器感測器區域的晶圓製造多個光電子元件的方法
US11125609B2 (en) Photodetector and electronic apparatus
US10497728B2 (en) Fingerprint sensing chip packaging method and fingerprint sensing chip package
TW201715695A (zh) 晶圓級光電子器件封裝及其製造方法
US9041134B2 (en) Solid-state imaging device
US20040061152A1 (en) Semiconductor photosensor device
TW201639181A (zh) 具有串音屏障的晶圓級光電子器件封裝及其製造方法
JP5754910B2 (ja) 半導体装置
JP2011249419A (ja) 樹脂封止パッケージ
JP5379374B2 (ja) 赤外線検出器
US11668865B2 (en) Optical sensor and electronic apparatus
CN114556452B (zh) 芯片封装结构和电子设备
US10794760B2 (en) Optical sensor device
US20190165013A1 (en) Package for iris recognition imaging module and manufacturing method thereof
JP5044319B2 (ja) 半導体装置
JP2002324910A (ja) 光半導体装置
JPH10270742A (ja) フォトダイオード
JP2003008048A (ja) フォトダイオード
US20230187571A1 (en) Photosensor
JPH0369173A (ja) ホトカプラ
JP2023123924A (ja) 検出装置および測定装置
WO2014054082A1 (ja) 半導体デバイス、これを備えた近接センサーおよび半導体デバイスの製造方法
WO2014054085A1 (ja) 半導体デバイス、これを備えた近接センサーおよび半導体デバイスの製造方法
JP4036850B2 (ja) 受光モジュール

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20131011

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140326

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140403

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140528

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20141023

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141222

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150507

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150526

R150 Certificate of patent or registration of utility model

Ref document number: 5754910

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250