JP5743364B2 - パルス幅変調ドライブに対する共通モード・ヒステリシス - Google Patents

パルス幅変調ドライブに対する共通モード・ヒステリシス Download PDF

Info

Publication number
JP5743364B2
JP5743364B2 JP2014502624A JP2014502624A JP5743364B2 JP 5743364 B2 JP5743364 B2 JP 5743364B2 JP 2014502624 A JP2014502624 A JP 2014502624A JP 2014502624 A JP2014502624 A JP 2014502624A JP 5743364 B2 JP5743364 B2 JP 5743364B2
Authority
JP
Japan
Prior art keywords
phase
control
phases
voltage
control signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014502624A
Other languages
English (en)
Other versions
JP2014509830A (ja
Inventor
マノエル・ソアレス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Bose Corp
Original Assignee
Bose Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Bose Corp filed Critical Bose Corp
Publication of JP2014509830A publication Critical patent/JP2014509830A/ja
Application granted granted Critical
Publication of JP5743364B2 publication Critical patent/JP5743364B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
    • H02M7/5387—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration
    • H02M7/53871—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration with automatic control of output voltage or current
    • H02M7/53875—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration with automatic control of output voltage or current with analogue control of three-phase output
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02P—CONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
    • H02P27/00—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage
    • H02P27/04—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage
    • H02P27/06—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage using dc to ac converters or inverters
    • H02P27/08—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage using dc to ac converters or inverters with pulse width modulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Inverter Devices (AREA)
  • Control Of Ac Motors In General (AREA)
  • Control Of Stepping Motors (AREA)

Description

関連出願の記載
本出願は、２０１１年３月３０日出願の米国特許出願第１３／０７５、４５３号の優先権を主張し、その内容を本明細書に取り込む。
本発明は、パルス幅変調ドライブに対する共通モード・ヒステリシス（ｃｏｍｍｏｎ ｍｏｄｅ ｈｙｓｔｅｒｅｓｉｓ）に関する。
多くのモータ制御アプリケーションでは、パルス幅変調（ＰＷＭ）された電圧を利用してモータを様々な速度で駆動している。幾つかの例では、モータ制御アプリケーションは、ＰＷＭコントローラをＰＷＭインバータ（例えば、三相インバータ）とともに利用している。当該コントローラおよびインバータを使用して、モータを駆動するのに使用される信号の電圧レベルと周波数の両方を制御することができる。
パルス幅変調された電圧を三相インバータ・ブリッジで生成するための一般的な方法は、１組の指令電圧Ｖａ、ＶｂおよびＶｃに比例するデューティ・サイクルＤａ、Ｄｂ、およびＤｃを計算することである。次いで、当該デューティ・サイクルがインバータのスイッチを制御する回路に送信される。
周波数や電流の大きさのような因子がＰＷＭインバータの電力損失に直接的に影響を及ぼす。例えば、高電流位相における遷移では、オフ状態とオン状態の間の遷移中にスイッチング・デバイス（例えば、トランジスタ）で大量のエネルギが消失する可能性がある。
スイッチング周波数を減らすか、または、流れる電流を減らすことによって、スイッチング・ロスを低減させることができる。しかし、かかる低減方法は一部のアプリケーションでは十分でない可能性がある。したがって、スイッチング・ロスを低減するための他の方法が望まれている。
幾つかの例では、多相の制御電圧を使用してモータの速度、トルク、またはフィードバック・ループ内の位置を制御している。位相制御電圧における雑音により、ＰＷＭコントローラが何らかのＰＷＭアルゴリズムの結果として共通モード電圧の不要な高速スイッチングが発生するおそれがある。この不要なスイッチングは、モータの駆動に使用されるＰＷＭ信号の不要なスイッチングへと変化する可能性がある。かかる不要なスイッチングによる電力損失は大量となる可能性がある。したがって、システムの設計者は不要なスイッチングを減らそうと努力しているかもしれない。
１態様では、一般に、互いの近傍にある指令電圧を有する位相のデューティ・サイクルを不連続としないことにより、不要なスイッチングを抑制する。
１態様では、一般に、多相ドライブのパルス幅変調制御方法は、中間制御信号レベルの位相を候補位相の集合から排除し制御信号レベルの近接基準に従って位相を排除することを含めて、ドライブの複数の位相から少なくとも１つの位相から成る集合を複数の異常電源電圧のうち１つにクランプするのに適したものとして特定するステップを含む。位相は候補位相の集合から選択される。選択された位相の制御信号レベルと複数の異常電源電圧の１つに関連付けられた異常制御信号レベルとの差分として、第１のオフセット信号が決定される。位相ごとに第１のオフセット信号と制御信号レベルの組合せを生成して位相ごとの修正制御信号を決定することにより、修正制御信号がドライブの位相ごとに決定される。
諸態様には、以下の特徴のうち１つまたは複数を含めてもよい。
クランプに適した少なくとも１つのドライブの位相から成る集合を特定するステップが、複数の位相から最小絶対制御信号レベルを有する第１の位相を特定するステップと、複数の位相から中間絶対制御信号レベルを有する第２の位相を特定するステップと、複数の位相から最大絶対制御信号レベルを有する第３の位相を特定するステップとを含んでもよい。
クランプに適した少なくとも１つのドライブの位相から成る集合を近接基準に従って特定するステップが、第１の差分を第１の位相の制御信号レベルと第２の位相の制御信号レベルの差分として決定するステップと、第２の差分を第３の位相の制御信号レベルと第２の位相の制御信号レベルの差分として決定するステップとを含んでもよい。
第１の差分と第２の差分を決定する前に、ローパス・フィルタリング操作を第１の位相、第２の位相、および第３の位相の制御信号レベルに適用してもよい。クランプに適した少なくとも１つのドライブの位相から成る集合を近接基準に従って特定するステップが、第１の差分および第２の差分を複数のヒステリシス値と比較して制御領域を複数の制御領域から決定するステップを含んでもよい。
クランプに適した少なくとも１つのドライブの位相から成る集合を近接基準に従って特定するステップが、単一の候補位相を第２の位相の制御信号レベルから最も遠い制御信号レベルの位相として特定するステップと、残りの位相を少なくとも１つのドライブの位相から成る集合から排除するステップとを含んでもよい。クランプに適した少なくとも１つのドライブの位相から成る集合を特定するステップが、複数の制御領域のうち少なくとも幾つかに対して、クランプに適した位相を第１の相および第３の相として特定するステップと、第２の位相を排除するステップとを含んでもよい。
候補位相の集合から位相を選択するステップが、候補位相の集合が位相を１つだけしか含まない場合には単一の候補位相を選択し、候補位相の集合が複数の位相を含む場合には候補位相の集合のうち最大の駆動電流を有する位相を候補位相の集合から選択するステップを含んでもよい。候補位相の集合のうち最大の駆動電流を有する位相を候補位相の集合から選択するステップが、候補位相の集合に関連付けられた１組の駆動電流を互いと比較するステップと、最大の駆動電流を有する候補位相を当該１組の駆動電流の比較に基づいて決定するステップと、決定した候補位相を異常制御信号レベルの１つに設定するステップとを含んでもよい。
複数のパルス幅変調制御信号の各パルス幅変調制御信号を複数の位相の修正制御信号のうち対応するものに従って決定してもよい。位相ごとに第１のオフセット信号と制御信号レベルの組合せを生成するステップが、位相ごとに、第１のオフセット信号の変化率を制限して第２のオフセット信号を生成し第２のオフセット信号を制御信号レベルと組み合わせるステップとを含んでもよい。
別の態様では多相コントローラが制御信号修正器を備える。当該制御信号修正器は、複数の制御信号を受信するための入力、複数の駆動電流を受信するための入力、および複数の修正制御信号を提供するための出力を備える。当該制御信号修正器は、中間制御信号レベルの位相を候補位相の集合から排除し制御信号レベルの近接基準に従って位相を排除することを含めて、ドライブの複数の位相から少なくとも１つの位相から成る集合を複数の異常電源電圧のうち１つにクランプするのに適したものとして特定するように構成される。当該制御信号修正器はまた、位相を候補位相の集合から選択し、選択された位相の制御信号レベルと複数の異常電源電圧の１つに関連付けられた異常制御信号レベルとの差分として、第１のオフセット信号を決定し、位相ごとに第１のオフセット信号と制御信号レベルの組合せを生成して位相ごとの修正制御信号を決定することにより修正制御信号をドライブの位相ごとに決定するように構成される。
諸態様には、以下の特徴のうち１つまたは複数を含めてもよい。
複数の修正制御信号を受け取り、複数の修正制御信号のうち対応するものに従って複数のパルス幅変調制御信号の各パルス幅変調制御信号を決定するように、パルス幅変調器を構成してもよい。制御信号ジェネレータが、フィードバック信号を受信するための入力、指令信号を受信するための入力、複数の駆動電流を受信するための入力、および複数の制御信号を提供するための出力を備えてもよい。当該制御信号ジェネレータを、フィードバック信号、指令信号、および複数の駆動電流のうち少なくとも１つに応答して複数の制御信号を決定するように構成してもよい。
当該制御信号修正器を、複数の位相から最小絶対制御信号レベルを有する第１の位相を特定すること、複数の位相から中間絶対制御信号レベルを有する第２の位相を特定すること、および複数の位相から最大絶対制御信号レベルを有する第３の位相を特定することを含めて、クランプに適した少なくとも１つのドライブの位相から成る集合を特定するように構成してもよい。
当該制御信号修正器を、第１の差分を第１の位相の制御信号レベルと第２の位相の制御信号レベルの差分として決定すること、および、第２の差分を第３の位相の制御信号レベルと第２の位相の制御信号レベルの差分として決定することを含めて、クランプに適した少なくとも１つのドライブの位相から成る集合を近接基準に従って特定するように構成してもよい。当該制御信号修正器を、第１の差分および第２の差分を複数のヒステリシス値と比較して制御領域を複数の制御領域から決定することを含めて、クランプに適した少なくとも１つのドライブの位相から成る集合を近接基準に従って特定するように構成してもよい。
当該制御信号修正器を、少なくとも幾つかの複数の制御領域に対して、単一の候補位相を第２の位相の制御信号レベルから最も遠い制御信号レベルの位相として特定すること、および、残りの位相を少なくとも１つのドライブの位相から成る集合から排除することを含めて、クランプに適した少なくとも１つのドライブの位相から成る集合を近接基準に従って特定するように構成してもよい。当該制御信号修正器を、複数の制御領域のうち少なくとも幾つかに対して、クランプに適した位相を第１の位相および第３の位相として特定し、第２の位相を排除することを含めて、クランプに適した少なくとも１つのドライブの位相から成る集合を近接基準に従って特定するように構成してもよい。
当該制御信号修正器を、候補位相の集合が位相を１つだけしか含まない場合には単一の候補位相を選択し、候補位相の集合が複数の位相を含む場合には候補位相の集合のうち最大の駆動電流を有する位相を候補位相の集合から選択することを含めて、位相を候補位相の集合から選択するように構成してもよい。当該制御信号修正器を、候補位相の集合に関連付けられた１組の駆動電流を互いと比較することと、最大の駆動電流を有する候補位相を当該１組の駆動電流の比較に基づいて決定することと、決定した候補位相を異常制御信号レベルの１つに設定することとを含めて、候補位相の集合のうち最大の駆動電流を有する位相を候補位相の集合から選択するように構成してもよい。
位相ごとに第１のオフセット信号と制御信号レベルの組合せを生成するステップが、位相ごとに、第１のオフセット信号の変化率を制限して第２のオフセット信号を生成し第２のオフセット信号を制御信号レベルと組み合わせるステップとを含んでもよい。
１態様では、一般に、多相ドライブのパルス幅変調制御方法が、ドライブの複数の位相から少なくとも１つの位相から成る集合を複数の異常電源電圧のうち１つにクランプするのに適したものとして特定するステップと、候補位相の集合のうち最大の駆動電流を有する位相を候補位相の集合から選択するステップと、第１のオフセット信号を選択された位相の制御信号レベルと複数の異常電源電圧の１つに対応する異常制御信号レベルとの差分として決定するステップと、第１のオフセット信号の変化率を制限して第２のオフセット信号を生成するステップと、複数の位相の各々に対して、第２のオフセット信号と制御信号レベルの組合せを当該位相に対して生成して当該位相の修正制御信号を決定することを含めて、ドライブの位相ごとに修正制御信号を決定するステップと、を含む。
諸態様には、以下の特徴のうち１つまたは複数を含めてもよい。
ドライブの複数の位相から少なくとも１つの位相から成る集合を複数の異常電源電圧のうち１つにクランプするのに適したものとして特定するステップが、制御信号レベル・ベースのテストをドライブの複数の位相に対応する複数の制御信号レベルに適用して少なくとも１つの位相から成る集合から排除すべき１つまたは複数の位相を決定するステップを含んでもよい。当該制御信号レベル・ベースのテストが、最大の制御信号レベルと最小の制御信号レベルの間の信号レベルを有する１つまたは複数中間制御信号レベルを上記複数の制御信号レベルから特定するステップと、当該１つまたは複数中間制御信号レベルに対応する位相を少なくとも１つの位相から成る集合から排除するステップとを含んでもよい。
候補位相の集合のうち最大の駆動電流を有する位相を候補位相の集合から選択するステップが、候補位相の集合に関連付けられた１組の駆動電流を比較するステップと、最大の駆動電流を有する候補位相を選択された位相として当該１組の駆動電流の比較に基づいて決定するステップと、を含んでもよい。第１のオフセット信号の変化率を、複数の制御信号レベルから決定したパラメータに従って制限してもよい。当該パラメータを、複数の制御信号値から決定した制御信号ベクトルの大きさとして生成してもよい。
第１のオフセット信号の変化率を第１の変化率値と第２の変化率値の間の範囲に制限してもよい。第１のオフセット信号の変化率が当該パラメータの単調関数であってもよい。第１のオフセット信号の変化率を、制御信号レベルから決まるパラメータに従って制限してもよい。当該パラメータを、複数の制御信号値から決定した制御信号ベクトルの大きさとして生成してもよく、第１のオフセット信号の変化率が当該パラメータの単調関数であってもよい。複数のパルス幅変調制御信号の各パルス幅変調制御信号を、複数の位相の修正制御信号のうち対応するものに従って決定してもよい。
１態様では、一般に、多相コントローラが制御信号修正器を備える。当該制御信号修正器は、複数の制御信号を受信するための入力、複数の駆動電流を受信するための入力、および複数の修正制御信号を提供するための出力を備える。当該制御信号修正器は、複数の位相から少なくとも１つの位相から成る集合を複数の異常電源電圧のうち１つにクランプするのに適したものとして特定し、候補位相の集合のうち最大の駆動電流を有する位相を候補位相の集合から選択し、選択された位相の制御信号レベルと複数の異常電源電圧のうち１つに対応する異常制御信号レベルとの差分として第１のオフセット信号を決定し、第１のオフセット信号の変化率を制限して第２のオフセットを生成し、複数の修正制御信号を決定するように構成され、ドライブの位相の各々に対して、複数の位相の各々に対して当該位相に対して第２のオフセット信号と制御信号レベルの組合せを生成して当該位相に対する修正制御信号を決定することを含む。
諸態様には、以下の特徴のうち１つまたは複数を含めてもよい。
パルス幅変調器を、複数の修正制御信号を受け取り、複数の修正制御信号のうち対応するものに従って複数のパルス幅変調制御信号の各パルス幅変調制御信号を決定するように構成してもよい。制御信号ジェネレータが、フィードバック信号を受信するための入力、指令信号を受信するための入力、複数の駆動電流を受信するための入力、および複数の制御信号を提供するための出力を備えてもよい。当該制御信号ジェネレータを、フィードバック信号、指令信号、および複数の駆動電流のうち少なくとも１つに応答して複数の制御信号を決定するように構成してもよい。
当該制御信号修正器を、制御信号レベル・ベースのテストをドライブの複数の位相に対応する複数の制御信号レベルに適用して少なくとも１つの位相から成る集合から排除すべき１つまたは複数の位相を決定することを含めて、ドライブの複数の位相から少なくとも１つの位相から成る集合を複数の異常電源電圧のうち１つにクランプするのに適したものとして特定するように構成してもよい。当該制御信号レベル・ベースのテストが、最大の制御信号レベルと最小の制御信号レベルの間の信号レベルを有する１つまたは複数中間制御信号レベルを上記複数の制御信号レベルから特定するステップと、当該当該１つまたは複数中間制御信号レベルに対応する位相を少なくとも１つの位相から成る集合から排除するステップとを含んでもよい。
当該制御信号修正器を、候補位相の集合に関連付けられた１組の駆動電流を比較するステップと、最大の駆動電流を有する候補位相を選択された位相として当該１組の駆動電流の比較に基づいて決定することを含めて、候補位相の集合のうち最大の駆動電流を有する位相を候補位相の集合から選択するように構成してもよい。当該制御信号修正器は、複数の制御信号レベルから決定したパラメータを受け取り当該パラメータに従って第１のオフセット信号の変化率を制限するように構成したスルー・レート・リミッタを備えてもよい。当該パラメータを、複数の制御信号値から決定した制御信号ベクトルの大きさとして生成してもよい。
当該スルー・レート・リミッタを、第１のオフセット信号の変化率を第１の変化率値と第２の変化率値の間の範囲に制限するように構成してもよい。第１のオフセット信号の変化率が当該パラメータの単調関数であってもよい。
様々な例では、近接基準が、電圧の近接基準、電圧差分に基づく基準、信号レベル間の距離、電圧および／もしくは電流レベルの近接性に基づく基準、ならびに／または信号レベルの比較であってもよい。当該信号レベルは、電圧および／もしくは電流レベルであってもよい。
本発明の他の特徴と利点は下記の説明と特許請求の範囲から明らかである。
三相電気モータ制御システムのブロック図である。 三相電気モータ・コントローラのブロック図である。 １組の単純な入力に適用される不連続ＰＷＭを示す図である。 電圧テストが必要なケースに適用される不連続ＰＷＭを示す図である。 電圧テストを含むゼロ・シーケンス計算器のブロック図である。 レベル１ソリューション（即ち、電圧テスト）を用いた不連続ＰＷＭシステムにおける不要なスイッチングの例を示す図である。 スルー・レート・リミッタを含むゼロ・シーケンス計算器のブロック図である。 スルー・レートが制限された不連続ＰＷＭシステムの出力の例を示す図である。 十分なスルー・レート制限が適用されていない、スルー・レートが制限された不連続ＰＷＭシステムの出力の例を示す図である。 制御電圧ベクトルの大きさに従ってスルー・レート・リミッタがどのようにそのスロープを適合させるかを示すグラフの図である。 短縮されたクランプ時間を示す、スルー・レートが制限された不連続ＰＷＭシステムの出力の例を示す図である。 高度に動的なＰＭＬＳＭアプリケーションにおける典型的な制御電圧を示す図である。 レベル２ヒステリシス・アルゴリズムを含むゼロ・シーケンス計算器のブロック図である。 レベル２ヒステリシス・アルゴリズムを１組の例示的な入力に適用した結果を示す図である。 レベル２ヒステリシス・アルゴリズムの領域の例示的な表現を示す図である。 どのようにレベル２ヒステリシス・アルゴリズムが領域を特定するかを示す流れ図である。 どの位相電圧指令をクランプすべきかをレベル２ヒステリシス・アルゴリズムがどのように判定するかを示す流れ図である。 どの位相電圧指令をクランプすべきかをレベル２ヒステリシス・アルゴリズムがどのように判定するかを示すより詳細な流れ図である。 レベル１ソリューションとレベル２ソリューションを比較した例示的な実験結果を示す図である。
１．概要
図１および図２を参照すると、コントローラを備えた典型的な不連続パルス幅変調（ＤＰＷＭ）三相電気モータ制御システムが提供されている。
図１に示すように、三相電気モータ制御システム１００の１実施形態が、不要な高速スイッチングに起因するスイッチング・ロスを低減するように構成されている。一般に当該システムは、コントローラ１０４、インバータ１１０、および三相電気モータ１１２を備える。
幾つかの例では、コントローラ１０４が様々な入力を受信し３つのパルス幅変調された電圧指令１０６を生成する。当該指令の各々は、電気モータ１１２の位相入力の１つに対応する。コントローラ１０４は、ＰＷＭ電圧指令１０６の不要な高速遷移が抑制されるようにＰＷＭ電圧指令１０６を決定する。指令１０２（例えば、トルクまたは位置指令）が、外部制御システム（図示せず）からコントローラ１０４へ入力される。指令１０２は、電気モータ１１２の所望の出力を表す。また、位相入力（「位相電流」）１１４の各々に対する１組の測定電流と、検知フィードバック１１６（例えば、モータ１１２の検知位置）とがコントローラ１０４に入力される。様々な入力に基づいて、コントローラ１０４は２つの状態を表す１組のＰＷＭ出力（Ｖ＊ ａＰＷＭ、Ｖ＊ ｂＰＷＭ、Ｖ＊ ｃＰＷＭ）１０６を決定する。当該２つの状態は、一般性を失うことなく、１．０および０．０であると下記で説明される。ＰＷＭ出力１０６の各々は電気モータ１１２の３つの入力位相のうち１つに対応し、対応するＰＷＭ出力に従ってモータの様々な入力位相に出力が適用されたとき当該モータが指令入力に従う。
１組のＰＷＭ電圧出力１０６はコントローラ１０４からインバータ１１０に渡される。インバータ１１０では、１組のＰＷＭ電圧出力１０６を使用してスイッチ１１８を開閉し、電気モータ１１２の対応する入力位相を駆動する３つのＰＷＭ駆動信号へとＤＣ電圧１０８が変換されるようにする。具体的には、１のＰＷＭ出力の結果、正のＤＣ電源電圧レールが入力位相に適用され、０のＰＷＭ出力の結果、負のＤＣ電源電圧レールが入力位相に適用される。
電気モータ１１２の各入力位相に供給される位相電流１１４（即ち、図１のｉａ、ｉｂ、ｉｃ）が測定され、コントローラ１０４に戻される。検知フィードバック１１６もコントローラ１０４に戻される。
図２を参照すると、コントローラ１０４の１例が指令１０２、検知位相電流１１４、および検知フィードバック１１６を入力として受信する。当該入力は多相の制御信号ジェネレータ２２０に渡される。当該多相の制御信号ジェネレータ２２０は、指令入力１０２、検知電流１１４、および検知フィードバック１１６を処理し、三相制御電圧（Ｖａ、Ｖｂ、Ｖｃ）２２２を生成するように構成される。本例では、位相制御電圧２２２は−１．０と１．０の範囲内の正または負の値を表し、モータの入力位相に適用するためにＤＣ電源電圧に乗じられる係数に対応する。その入力に基づいて、多相の制御信号ジェネレータ２２０は、例えば磁界方向制御アルゴリズムまたはベクトル制御アルゴリズムを用いることによって、三相制御電圧２２２を決定する。
位相制御電圧２２２は、１組の検知位相電流２２４とともに制御信号修正器２２７に渡される。制御信号修正器２２７は、位相制御電圧２２２を修正してデューティ・サイクル信号２２６を生成するためのゼロ・シーケンス計算器２２４および加算モジュール２２９を備える。幾つかの例では、制御信号修正器２２７は、システム内の他のモジュールに対して機能的に透過である。制御信号修正器２２７の内部で、位相制御電圧２２２が１組の検知位相電流１１４とともにゼロ・シーケンス計算器２２４に渡される。ゼロ・シーケンス計算器２２４は、当該入力を使用して、共通モードの（即ち、−１．０から１．０の範囲の）位相制御電圧２２２を決定し、やはり−１．０から１．０の範囲のゼロ・シーケンス信号２３０、即ちＶｏを生成する。加算モジュール２２９を用いて、ゼロ・シーケンス信号２３０を位相制御電圧２２２と結合して、各々が０．０から１．０の範囲にある１組のデューティ・サイクル信号２２６を生成する。例えば、デューティ・サイクル信号
を、
を解くことによって計算することができる。ここで、ｘは３つの相ａ、ｂ、またはｃのうち１つを表す。このように、デューティ・サイクル信号２２６は事実上、ゼロ・シーケンス信号２３０によってレベルがシフトされ０から１の範囲に強制された位相制御電圧２２２である。結果のデューティ・サイクル信号
は、ＰＷＭ電圧指令１０６における不要なスイッチングを抑制する。
次いで、３つのデューティ・サイクル電圧２２６が、３つのＰＷＭ電圧出力１０６を決定するパルス幅変調器２２８に渡される。幾つかの例では、結果として得られたパルス幅変調された電圧出力１０６は、位相制御電圧２２２の各々により決まるかまたはスイッチングに利用されるデバイスの特性により決まるスイッチング周波数で高と低（即ち、１と０）の間を行き来する方形波である。パルス幅変調器２２８はデューティ・サイクル電圧２２６を搬送波信号（例えば、鋸波）と比較してＰＷＭ電圧出力１０６を生成することができる。デューティ・サイクルのレベルが当該搬送波信号のレベルより高い場合には、ＰＷＭ電圧出力値は「１」であり、そうでなければＰＷＭ電圧出力は「０」である。パルス幅変調のプロセスは周知であり、本明細書ではこれ以上説明しない。
２．ゼロ・シーケンス計算器
ゼロ・シーケンス計算器２２４は、測定した位相電流１１４（ｉａ、ｉｂ、およびｉｃ）と位相制御電圧２２２（Ｖａ、Ｖｂ、Ｖｃ）を利用してゼロ・シーケンス信号Ｖ０２３０を決定する。ゼロ・シーケンス信号２３０が位相制御電圧２２２と結合されたときに、位相（以下では一般的に「クランプ位相」と称する。「クランプ」という言葉はこの説明の文脈でのみ理解されるべきであり、それが他の文脈で使用される場合の性質を暗示するものではないことに留意されたい）の１つが意図的に異常電圧値
と等しいように設定されてその位相のスイッチングが不連続になるように、ゼロ・シーケンス信号２３０が決定される。常に位相の１つのスイッチングを排除することによって、スイッチングの回数を削減することができ、その結果、過度なスイッチングに起因する損失を低減することができる。このプロセスは一般に不連続パルス幅変調（ＤＰＷＭ）と呼ばれる。
以下の諸実施形態では、クランプ位相を決定するときに２つの条件を評価する。先ず、クランプに適した位相を決定し、次いで最大電流の候補位相をクランプする。最大電流の候補位相をクランプすることにより、スイッチング・ロスが最も低減されることが保証される。なぜならば、スイッチング・ロスは遷移中にスイッチ内に流れる電流に比例するからである。
クランプに適した位相を決定するプロセスは、位相制御電圧２２２の信号品質、測定した位相電流１１４と位相制御電圧２２２の間の位相整列といった要因に応じて異なる。
図３を参照すると、あるＤＰＷＭのケースにおいて、三相制御電圧３２２は対応する検知位相電流３１４と同位相である。この単純なケースでは、別々のテストを用いてどの位相がクランプに適しているかを判定する必要はない。単純に（位相電流グラフ３１４において丸で囲んだ）最大量の検知位相電流に対応する位相を検出し当該対応する位相をクランプすることにより、ゼロ・シーケンス信号３３０を決定することができる。位相制御電圧３２２および位相電流３１４は同位相であり事実上無雑音であるので、どの位相制御電圧をクランプすべきかに関して曖昧さは殆どまたは全くない。どの位相をクランプすべきかの判定が終了すると、ゼロ・シーケンス信号３３０が決定される。幾つかの例では、ゼロ・シーケンス信号３３０は、クランプ位相の位相制御電圧を最も近い異常位相指令電圧値（−１．０または１．０）から差し引くことにより決定される。
ゼロ・シーケンス信号３３０は共通モード電圧を表す。当該共通モード電圧は、三相制御電圧３２２との関係（例えば、差分および順序）を保ちつつ、三相制御電圧３２２と結合される。
３．電圧テストを伴うＤＰＷＭ
図４を参照すると、より複雑な例には、その対応する位相電流４１４に約９０度だけ先行する三相制御電圧４２２がある。単純に最大電流の位相を選択することによってクランプすべき位相を選択する前述の方法は、この場面では適切ではないかもしれない。特に、最大電流の位相に対応する位相制御電圧は位相電流が最大である期間において中間にある（即ち、最大の位相電流は、値が他の２つの位相制御電圧値の間にある対応する位相制御電圧をもつ）。したがって、中間の位相制御電圧をもつ位相をクランプする場合には、中間の位相制御電圧とクランプ最大値の間の位相制御電圧も同様にクランプする必要があり、位相間の関係を保存することができない。これは、デューティ・サイクル４２６を生成するとき、レベル関係が位相制御電圧４２２の間で保存されるという事実に起因するものである。
この問題に対する１つの解決策は、中間の位相制御電圧をもつ位相を特定する電圧テストを適用することである。特定された位相は、クランプすべき位相を選択するときの考慮から除外される。
例えば、０秒から０．０１秒の時間範囲を参照すると、最大位相電流の位相（即ち、位相Ａ）が、位相Ｂの位相制御電圧と位相Ｃの位相制御電圧の間にある位相制御電圧を有する。したがって、位相Ａはクランプに適さない。なぜならば、その位相制御電圧が中間にあるからである。クランプに適した残りの位相は位相Ｂと位相Ｃである。当該残りの候補位相に関連付けられた位相電流を比較し、上記時間範囲内の最大位相電流に関連付けられた候補位相（即ち、位相Ｃ）をクランプに選ぶ。同じ時間範囲において、ゼロ・シーケンス信号４３０を、全ての三相制御電圧４２２がそれに追加され位相Ｃがクランプ最大値に設定されるように決定する。
別の例では、．０１秒から．０２秒の時間範囲を参照すると、最大位相電流の位相（即ち、位相Ｃ）が中間の位相制御電圧を有し、したがって、当該位相はクランプに適さない。したがって、位相Ａと位相Ｂが残りの候補位相である。位相Ａと位相Ｂの位相電流を比較し、最大電流の位相（即ち、位相Ａ）をクランプに選ぶ。上記時間範囲において、ゼロ・シーケンス信号４３０を、全ての三相制御電圧４２２がそれに追加され位相Ａがクランプ最大値に設定されるように決定する。
図５を参照すると、ゼロ・シーケンス計算器５２４の１実施形態（図２のゼロ・シーケンス計算器２２８の代替版）が、前述の電圧テストを適用して中間の位相制御電圧を有する位相を除外することによって、クランプの候補位相を選択するように構成されている。特に、ゼロ・シーケンス計算器５２４が、位相制御電圧５２２と位相電流５１４を入力として受け取ってゼロ・シーケンス信号５３０を出力として生成する。中間電圧テスト５６０が位相制御電圧５２２を受け取り、クランプに適した位相を決定する。例えば、中間電圧テスト５６０が、中間値を有する位相制御電圧を決定することによって、中間にある位相制御電圧を特定する。決定された中間の位相制御電圧に関連付けられた位相を、どの位相をクランプすべきかを判定するときに潜在的なクランプされる位相として考慮することから除外する。残りの位相をクランプ可能位相５７２と称し、どの位相がクランプに適しているかを示す情報が最大電流テスト５６８に渡される。これは以下でより詳細に説明する。
別の信号経路では、絶対値モジュール５６２が位相電流５１４の絶対値を計算する。絶対値モジュール５６２の結果がクランプ位相選択器５６４に渡される。クランプ位相選択器５６４では、現在のクランプ位相に対応する位相電流が他の位相電流から分離される。クランプ位相選択器５６４は、どの位相が現在クランプされているかを示す入力とともに、位相電流の絶対値を入力として受け取る。当該クランプ位相選択器は、現在選択されている位相の電流の絶対値を他の位相の電流の絶対値から分離し、それらを別々の出力で提供する。
少量の正の電流値、即ちデルタ・ヒステリシス電流５６６が、現在のクランプ位相の分離位相電流５７８に加算される。この加算により、この時点で修正された現在のクランプ位相電流５７６の絶対値が、現在のクランプ位相５７８の位相電流の実際の絶対値よりも少なくともデルタ・ヒステリシス電流５６６と等しい量だけ大きくなる。上記クランプ位相電流５７６の絶対値は、最大電流テスト５６８に入力される。
クランプ可能位相５７２、デルタ・ヒステリシス電流５７４により修正されていない位相電流の絶対値、およびデルタ・ヒステリシス電流５７６により修正された位相電流の絶対値が最大電流テスト５６８に渡される。最大電流テスト５６８は、クランプ可能位相５７２から最大位相電流の位相を選択することによって、クランプすべき位相を決定する。少量のヒステリシス値を現在のクランプ位相の電流に加算することによって、クランプすべき位相の不要な高速スイッチングを、特定のケースにおいて、例えばクランプ可能位相の電流がその大きさにおいて互いと近接し最大電流の位相がその時々で高速に変化するようなノイズがあるときに、回避することができる。
クランプ位相の特定結果をゼロ・シーケンス計算モジュール５８０に渡し、ゼロ・シーケンス計算モジュール５８０でゼロ・シーケンス信号５３０が決定される。ゼロ・シーケンス計算器５８０はまた、位相制御電圧５２２を入力として受け取り、クランプに関して現在選択されている位相の位相電圧を最も近傍の電源レール電圧（ｓｕｐｐｌｙ ｒａｉｌ ｖｏｌｔａｇｅ）から差し引くことにより、ゼロ・シーケンス信号を計算する。
３．１．１ 不要なスイッチングの例
図４に示すような良く動作するシステムでは、どの位相をクランプすべきかを判定するには前述の電圧テストで十分である。しかし、図６を参照すると、雑音または他の高速な変動が位相制御電圧５２２に存在するときに問題が生じうる。例えば、サンプル電流に及ぼすスイッチング・ノイズの影響に起因する電圧振動５２５により、電圧テストの結果が高速に変化し、その結果、クランプされる位相が高速に変化するおそれがある。これらの不要な遷移により、インバータ側でスイッチング・ロスが生じうる。幾つかの例では、電圧振動５２５は共通モード電圧の急激な変化に寄与する検知電流信号の摂動により生じうる。かかる急激な変化により、閉ループ制御システムが振動的に反応するおそれがある。
３．１．２ レベル１ソリューション
図７を参照すると、ゼロ・シーケンス計算器７２４（図２のゼロ・シーケンス計算器２２４の別の例）が、図６に示す高速なスイッチングを抑制するように構成される。ゼロ・シーケンス計算器７２４は上述の（即ち、図５に関して説明した）電圧テストを用いてクランプ位相を決定する。次いで、ゼロ・シーケンス信号７３０を生成するゼロ・シーケンス計算器７８０にクランプ位相が渡される。次いで、ゼロ・シーケンス信号７３０における許容可能な変化率を制限するスルー・レート・リミッタ７３４にゼロ・シーケンス信号７３０が渡される。スルー・レート・リミッタ７３４は、ゼロ・シーケンス信号７３０の高速な遷移を抑制することによりスイッチング・ロスを低減させる。
図８を参照すると、結果として得られた変化率制限（ｒａｔｅ ｌｉｍｉｔｅｄ）されたデューティ・サイクル信号８２６には不要なスイッチングが殆どまたは全く存在しない。しかし、デューティ・サイクル信号８２６における遷移のスロープが悪化している（即ち、遷移の上下回数は多くなり、位相がクランプされている期間が短くなっている）。位相がクランプされている時間が短くなると、得られた少ないスイッチング・ロスの利益が減ることとなる。
図９を参照すると、幾つかの例では、例えば位相制御電圧が低いとき、位相制御電圧９２２の信号対雑音比が低いことがある。ゼロ・シーケンスのスルー・レートが位相制御電圧の信号対雑音比が高い場合と同様に保持された場合、振動（およびそれに伴う不要なスイッチング）が図９のデューティ・サイクル９２６に示すように再現するおそれがある。
図１０を参照すると、幾つかの例では、位相制御電圧９２２から得られたベクトルＶ＊の大きさに従ってスルー・レートを調節することができる。スルー・レート・リミッタ８００は、電圧ベクトルの大きさ｜Ｖ＊｜に従ってそのスルー・レートを調節している。例えば、スルー・レート・リミッタ８００のスロープは次式に従って調節される。
ここで、｜Ｖ＊｜は位相制御電圧に関連付けられたベクトルの大きさであり、s（｜Ｖ＊｜）は図１０のグラフにより定義される。Ｖ＊の複素数表現とその対応する大きさ｜Ｖ＊｜を次式に従って位相制御電圧Ｖａ、ＶｂおよびＶｃから計算することができる。
図１０の例示的なスルー・レート・リミッタでは、指令電圧ベクトル｜Ｖ＊｜が｜Ｖｍｉｎ＊｜以下の値であるとき（例えば、｜Ｖ＊｜が４Ｖ以下であるとき）、スルー・レートは一定値（例えば、０．１Ｖ／μｓ）に保たれる。｜Ｖ＊｜が｜Ｖｍｉｎ＊｜より大きく｜Ｖｍａｘ＊｜より小さいとき（例えば、｜Ｖ＊｜が４Ｖから６５Ｖの範囲にあるとき）、スルー・レートは関数ｓ（｜Ｖ＊｜）に従って線形に増大する。｜Ｖ＊｜が｜Ｖｍａｘ＊｜より大きいときは、スルー・レートは一定のスルー・レート値ｍａｘ（例えば、ｍａｘ＝１．３Ｖ／μｓ）に保たれる。
図１１を参照すると、図１０に示す適合的なスルー・レートを用いることにより不要な遷移が低減されている。図１０に示す適合的なスルー・レートの副作用は、デューティ・サイクルのクランプ時間と変化率が大幅に減少しうることであり、これは、位相のクランプにより得られるスイッチング・ロス低減の利益を減少させうる。
一般に低レベル信号では、ＳＮＲが、振動低減と最大クランプ時間の間の適切な妥協点に至ることがもはや不可能である点まで減少する可能性がある。したがってレベル２ソリューションが好ましい。
３．１．３ レベル２ソリューション
前述の例には、単一の基本周波数と雑音により支配された電流信号と電圧信号が含まれていた。図１２を参照すると、幾つかのより動的なモータ・ドライブの例（例えば、ＰＭＬＳＭ（Ｐｅｒｍａｎｅｎｔ Ｍａｇｎｅｔ Ｌｉｎｅａｒ Ｓｙｎｃｈｒｏｎｏｕｓ Ｍｏｔｏｒ）を用いたアクティブ・サスペンション制御）が、雑音とＤＣ成分をも含む複数の周波数を含む信号を含むことができる。図１２の円領域で示したように、時々、複数の位相のうち２つがほぼ同一レベルの制御電圧を有することがある。
位相制御電圧が円領域１１０２で頻繁に交差すると、電圧テストがクランプ位相を高速に遷移させることになりうる。かかる多数回の遷移の結果、インバータに不要なスイッチングが生ずる可能性がある。
図１３を参照すると、ゼロ・シーケンス計算器１２２４が、ヒステリシス・アルゴリズムを利用したレベル２の中間電圧テスト１１４６を備えることができる。不要な遷移を回避するために、中間電圧テストが、中間の位相制御電圧とその隣接する位相制御電圧の間の近接性に関する情報を含む。
３．１．３．１ ヒステリシスの概要
図１４を参照すると、どの位相をクランプすべきかを判定する目的で、ヒステリシス・アルゴリズムが１組の例示的な位相制御電圧１３２２と位相電流１３１４に適用される。
当該アルゴリズムの最初のステップでは、どの位相がクランプに適しているかを判定する。先ず互いに近接する位相制御電圧１３２２を決定することによって、候補位相を決定する。例えば、位相制御電圧グラフ１３２２の円部分１３７０が、互いに近接すると判定される。位相制御電圧１３２２が近接する時間部分１３７０が、図１４では垂直の網掛けした灰色の棒で示されている。この網掛けした灰色の部分では、１つの位相のみがクランプに適している。例えば、最初の網掛けした灰色の部分では、位相制御電圧ＶａおよびＶｃが互いに近接しており、したがって、それらの対応する位相はクランプに適していない。クランプに適した唯一の位相は、（クランプ可能位相グラフ１３７２で示したように）Ｖｂに関連付けられた位相である。
幾つかの時間部分では、（図１４の陰影なし領域で示すように）どの位相制御電圧も互いに近接していない。これらの時間部分では、上記アルゴリズムでは前述の中間電圧テストを適用して、クランプに適した位相を決定する。例えば、最初の陰影なし部分では、Ｖａが中間電圧である（即ち、その値がＶｃの値より小さくＶｂの値より大きい）。したがって、クランプに適した位相は、（クランプ可能位相グラフ１３７２で示すように）ＶｂおよびＶｃに関連付けられた位相である。
次に、クランプすべき位相を決定する。クランプに適した位相が１つしかない場合には、当該アルゴリズムは単純にその位相をクランプする。しかし、クランプに適した位相が複数ある場合には、最大の対応する位相電流を有する位相をクランプする。
幾つかの例では、最大の対応する位相電流を有する位相制御電圧が、所与の期間内（例えば、電流グラフ１３１４の円領域１３７４）に変化することがある。かかるケースでは、決定されたクランプ位相がそれに応じて変化する。
クランプ位相の決定に続いて、ゼロ・シーケンス信号１３２３およびデューティ・サイクル信号１３２６を２．３節で上述したのと同様に決定する。
３．１．３．２ 詳細なヒステリシス・アルゴリズム
図１５を参照すると、幾つかの電圧動作領域１４４８、即ち、領域０から領域Ｎをその接続ヒステリシス帯１４５０とともに定義することができる。
幾つかの例では、各位相制御電圧１４２２Ｖａ、ＶｂおよびＶｃをＶｌｏ＜＝Ｖｍｉｄ＜＝Ｖｈｉとなるように可変集合Ｖｌｏ、Ｖｍｉｄ、またはＶｈｉに関連付けることができる。同様に、各位相電流１４１４Ｉａ、ＩｂおよびＩｃをＩｌｏ＜＝Ｉｍｉｄ＜＝Ｉｈｉとなるように可変集合Ｉｌｏ、Ｉｍｉｄ、またはＩｈｉに関連付けることができる。以下の定義が適用される。
Ｐｈａｓｅ＿Ｌｏ＝ＶｌｏまたはＩｌｏに対応する位相
Ｐｈａｓｅ＿Ｈｉ＝ＶｈｉまたはＩｈｉに対応する位相
Ｖｌｉｎｅ＿Ｌｏ＝｜ＬＰＦ（Ｖｍｉｄ−Ｖｌｏ）｜＝ローパス・フィルタされた、中間電圧と低電圧の絶対電圧差分
Ｖｌｉｎｅ＿Ｈｉ＝｜ＬＰＦ（Ｖｈｉ−Ｖｍｉｄ）｜＝ローパス・フィルタされた、中間電圧と高電圧の絶対電圧差分
Ｖｌｉｎｅ＿Ｈｙｓｔ＿０１＝領域０から領域１への遷移でチェックされる電圧閾値
Ｖｌｉｎｅ＿Ｈｙｓｔ＿１０＝領域１から領域０への遷移でチェックされる電圧閾値
Ｖｌｉｎｅ＿Ｈｙｓｔ＿１２＝領域１から領域２への遷移でチェックされる電圧閾値
Ｖｌｉｎｅ＿Ｈｙｓｔ＿２１＝領域２から領域１への遷移でチェックされる電圧閾値
引き続き図１５を参照すると、領域０は、Ｖｌｉｎｅ＿ＬｏとＶｌｉｎｅ＿ＨｉがＶｌｉｎｅ＿Ｈｙｓｔ＿１０より小さいことを満たす位相制御電圧１４２２を包含する。
領域１は、Ｖｌｉｎｅ＿ＬｏまたはＶｌｉｎｅ＿ＨｉがＶｌｉｎｅ＿Ｈｙｓｔ＿０１より大きく、Ｖｌｉｎｅ＿ＬｏまたはＶｌｉｎｅ＿ＨｉがＶｌｉｎｅ＿Ｈｙｓｔ＿２１より小さいことを満たす位相制御電圧１４２２を包含する。
領域２は、Ｖｌｉｎｅ＿ＬｏとＶｌｉｎｅ＿ＨｉがＶｌｉｎｅ＿Ｈｙｓｔ＿１２より大きいことを満たす位相制御電圧１４２２を包含する。
図１６、図１７、および図１８は、当該ヒステリシス・アルゴリズムを流れ図の形で示す。
図１６を参照すると、当該ヒステリシス・アルゴリズムの流れ図は電圧動作領域を決定するためのステップを表す。当該アルゴリズムは先ず、位相制御電圧のうち最小、中間、最大の値（Ｖｌｏ、Ｖｍｉｄ、Ｖｈｉ）を見つける。次に、次式を用いてＶｌｉｎｅ＿ＬｏとＶｌｉｎｅ＿Ｈｉを計算する。
Ｖｌｉｎｅ＿Ｌｏ＝｜ＬＰＦ（Ｖｍｉｄ−Ｖｌｏ）｜
Ｖｌｉｎｅ＿Ｈｉ＝｜ＬＰＦ（Ｖｈｉ−Ｖｍｉｄ）｜
ここで、ＬＰＦはローパス・フィルタリング操作を表す。
現在の領域が０でありＶｌｉｎｅ＿ＬｏまたはＶｌｉｎｅ＿ＨｉがＶｌｉｎｅ＿Ｈｙｓｔ＿０１より大きい場合は、当該領域を１に変更する。そうでなければ、当該領域は０に留まる。
現在の領域が１でありＶｌｉｎｅ＿ＬｏとＶｌｉｎｅ＿ＨｉがＶｌｉｎｅ＿Ｈｙｓｔ＿１０より小さい場合は、当該領域を０に変更し、そうでなければ、ｉｆＶｌｉｎｅ＿ＬｏとＶｌｉｎｅ＿ＨｉがＶｌｉｎｅ＿Ｈｙｓｔ＿１２より大きい場合は、当該領域を２に変更する。何れの条件も満たされない場合には、当該領域は１に留まる。
現在の領域が２でありＶｌｉｎｅ＿ＬｏまたはＶｌｉｎｅ＿ＨｉがＶｌｉｎｅ＿Ｈｙｓｔ＿２１より小さい場合は、当該領域を１に変更する。そうでなければ、当該領域は２に留まる。
図１７を参照すると、流れ図が、クランプすべき位相を選択するために適用できる、電圧動作領域に基づく基準を表す。図１６で決定した電圧動作領域の値を読み取り、どの位相制御電圧がクランプされるかを判定する条件文に渡す。
当該領域が０である場合、最大絶対電流に対応する位相が、Ｖｍｉｄに対応する位相を除いてクランプされる。当該領域が１である場合、Ｖｍｉｄからの最大絶対電圧差分に対応する位相をクランプする。当該領域が２である場合、最大絶対電流に対応する位相が、Ｖｍｉｄに対応する電圧指令を除いてクランプされる。どの条件も満たされない場合は、クランプ位相は変化しない。
図１８を参照すると、流れ図が、クランプすべき位相を選択するために適用できる基準のより詳細な図を表す。先ず、図１６で決定した領域の値を読み取り、どの位相がクランプされるかを判定する条件文に渡す。
当該領域が０でありＩ＿Ｐｈａｓｅ＿ＬｏがＩ＿Ｐｈａｓｅ＿ＨｉとＩ＿Ｐｈａｓｅ＿Ｈｙｓｔの和より大きい場合には、クランプ位相はＰｈａｓｅ＿Ｌｏであり、Ｉ＿Ｐｈａｓｅ＿ＨｙｓｔはＩ＿Ｐｈａｓｅ＿Ｈｙｓｔ＿Ｌｏである。そうでなければ、クランプ位相はＰｈａｓｅ＿Ｈｉであり、Ｉ＿Ｐｈａｓｅ＿ＨｙｓｔはＩ＿Ｐｈａｓｅ＿Ｈｙｓｔ＿Ｈｉである。
当該領域が１でありＶｌｉｎｅ＿ＬｏがＶｌｉｎｅ＿ＨｉとＶｌｉｎｅ＿Ｈｙｓｔの和より大きい場合には、クランプ位相はＰｈａｓｅ＿Ｌｏであり、Ｖｌｉｎｅ＿ＨｙｓｔはＶｌｉｎｅ＿Ｈｙｓｔ＿Ｌｏである。そうでなければ、クランプ位相はＰｈａｓｅ＿Ｈｉであり、Ｖｌｉｎｅ＿ＨｙｓｔはＶｌｉｎｅ＿Ｈｙｓｔ＿Ｈｉである。
当該領域が２でありＩ＿Ｐｈａｓｅ＿ＬｏがＩ＿Ｐｈａｓｅ＿ＨｉとＩ＿Ｐｈａｓｅ＿Ｈｙｓｔの和より大きい場合には、クランプ位相はＰｈａｓｅ＿Ｌｏであり、Ｉ＿Ｐｈａｓｅ＿ＨｙｓｔはＩ＿Ｐｈａｓｅ＿Ｈｙｓｔ＿Ｌｏである。そうでなければ、クランプ位相はＰｈａｓｅ＿Ｈｉであり、Ｉ＿Ｐｈａｓｅ＿ＨｙｓｔはＩ＿Ｐｈａｓｅ＿Ｈｙｓｔ＿Ｈｉである。
当該領域が未知である場合には、クランプ位相、Ｖｌｉｎｅ＿Ｈｙｓｔ、およびＩ＿Ｐｈａｓｅ＿Ｈｙｓｔは不変のままである。
３．１．３．３ 実験結果
図１９を参照すると、レベル１ソリューション１８８０（即ち、変化率制限）とレベル２ソリューション１８８２（即ち、ヒステリシス）の間の不要なスイッチングの低減を示す実験結果が示されている。特に、レベル１ソリューションのデューティ・サイクル１８８０において丸で囲った不要なスイッチング１８８４の事例が、レベル２ソリューションのデューティ・サイクル１８８２においては現れていない。
以上の説明は本発明の範囲を例示しようとするものであって本発明の範囲を制限しようとするものではなく、本発明の範囲は添付の特許請求の範囲によって定義あれることは理解される。他の諸実施形態は、添付の特許請求の範囲内にある。
１０２ 指令入力
１０４ コントローラ
１１０ インバータ
１１２ モータ
１１６ 検知フィードバック
２２０ 多相制御信号ジェネレータ
２２４ ゼロ・シーケンス計算器
２２８ パルス幅変調器

Claims (20)

  1. 多相ドライブのパルス幅変調制御方法であって、
    値がその他の位相制御電圧の間にある位相制御電圧の位相を候補位相の集合から排除し、位相制御電圧値が互いに近接する位相を判定するための近接基準に従って位相を排除するステップを含めて、複数の異常電源電圧の１つにクランプするのに適したものとして少なくとも１つの位相から成る集合を前記多相ドライブの複数の位相から特定するステップであって、複数の位相制御電圧が互いに近接する場合には、クランプに適した位相は、前記位相制御電圧に対応する位相をクランプの候補から排除した後に決定され、どの前記位相制御電圧も互いに近接しない場合には、中間電圧テストを適用することによって、クランプに適した位相が決定される、ステップと、
    位相を前記候補位相の集合から選択するステップと、
    選択された位相の位相制御電圧レベルと前記複数の異常電源電圧の１つに関連付けられた異常制御電圧レベルとの差分として第１のオフセット信号を決定するステップと、
    位相ごとに前記第１のオフセット信号と位相制御電圧レベルとから成る組合せを生成して位相ごとに修正制御信号を決定することにより、前記多相ドライブの位相の各々に対して前記修正制御信号を決定するステップと、
    を含み、
    前記異常制御電圧は、前記選択された位相に対する制御電圧として適用された場合に、前記選択された位相の電圧の出力が前記位相に関連付けられた前記異常電源電圧になるようにし、前記異常電源電圧は、前記選択された位相に関連付けられた電源の最大電源電圧である、
    方法。
  2. クランプに適した少なくとも１つのドライブの位相から成る集合を特定するステップは、
    前記複数の位相から最小絶対位相制御電圧レベルを有する第１の位相を特定するステップと、
    前記複数の位相から中間絶対位相制御電圧レベルを有する第２の位相を特定するステップと、
    前記複数の位相から最大絶対位相制御電圧レベルを有する第３の位相を特定するステップと、
    前記第１の位相の制御信号レベルと前記第２の位相の制御信号レベルの差分を第１の差分として決定するステップと、
    前記第３の位相の制御信号レベルと前記第２の位相の制御信号レベルの差分を第２の差分として決定するステップと、
    を含む、請求項１に記載の方法。
  3. 前記第１の差分と前記第２の差分を決定する前に、前記第１の位相、前記第２の位相、および前記第３の位相の前記位相制御電圧にローパス・フィルタリング操作を適用するステップをさらに含む、請求項２に記載の方法。
  4. クランプに適した少なくとも１つのドライブの位相から成る集合を近接基準に従って特定するステップは、前記第１の差分と前記第２の差分を複数のヒステリシス値と比較して制御領域を複数の制御領域から決定するステップをさらに含み、前記制御領域はクランプすべき位相を選択するためのものであり、前記制御領域の各々は、高電圧と中間電圧の差分および前記中間電圧と低電圧の差分に対する異なる閾値に関連付けられている、請求項２に記載の方法。
  5. クランプに適した少なくとも１つのドライブの位相から成る集合を近接基準に従って特定するステップは、少なくとも幾つかの複数の制御領域に対して、単一の候補位相を前記第２の位相の位相制御電圧レベルから最も遠い位相制御電圧レベルの位相として特定し、その他の位相を前記少なくとも１つのドライブの位相から成る集合から排除するステップをさらに含む、請求項４に記載の方法。
  6. クランプに適した少なくとも１つのドライブの位相から成る集合を特定するステップは、複数の制御領域のうち少なくとも幾つかに対して、前記クランプに適した位相を前記第１の位相および前記第３の位相として特定し、前記第２の位相を排除するステップをさらに含む、請求項４に記載の方法。
  7. 前記位相を候補位相の集合から選択するステップは、
    前記候補位相の集合が１つの位相しか含まない場合には、単一の候補位相を選択するステップと、
    前記候補位相の集合が複数の位相を含む場合には、前記候補位相の集合のうち最大の駆動電流を有する位相を前記候補位相の集合から選択するステップと、
    を含む、請求項１に記載の方法。
  8. 候補位相の集合のうち最大の駆動電流を有する位相を候補位相の集合から選択するステップは、
    前記候補位相の集合に関連付けられた１組の駆動電流を互いと比較するステップと、
    最大の駆動電流を有する候補位相を前記１組の駆動電流の比較に基づいて決定するステップと、
    決定した候補位相を異常制御信号レベルの１つに設定するステップと、
    を含む、請求項７に記載の方法。
  9. 複数のパルス幅変調制御信号の各パルス幅変調制御信号が複数の位相の修正制御信号のうち対応するものに従って決定される、請求項１に記載の方法。
  10. 位相ごとに前記第１のオフセット信号と前記位相制御電圧レベルの前記組合せを生成するステップは、位相ごとに、前記第１のオフセット信号の変化率を制限して第２のオフセット信号を生成し第２のオフセット信号を前記位相制御電圧レベルと結合するステップを含む、請求項１に記載の方法。
  11. 複数の制御信号を受信するための入力と、
    複数の駆動電流を受信するための入力と、
    複数の修正制御信号を提供するための出力と、
    を備えた制御信号修正器を備える多相コントローラであって、
    前記制御信号修正器は、
    値がその他の位相制御電圧の間にある位相制御電圧の位相を候補位相の集合から排除し、位相制御電圧値が互いに近接する位相を判定するための近接基準に従って位相を排除することを含めて、複数の異常電源電圧の１つにクランプするのに適したものとして少なくとも１つの位相から成る集合をドライブの複数の位相から特定し、
    位相を前記候補位相の集合から選択し、
    選択された位相の位相制御電圧レベルと前記複数の異常電源電圧の１つに関連付けられた異常制御電圧レベルとの差分として第１のオフセット信号を決定し、
    位相ごとに前記第１のオフセット信号と位相制御電圧レベルとから成る組合せを生成して位相ごとに修正制御信号を決定することにより、ドライブの位相ごと複数の修正制御信号を決定する
    ように構成され、
    複数の位相制御電圧が互いに近接する場合には、クランプに適した位相は、前記位相制御電圧に対応する位相をクランプの候補から排除した後に決定され、どの前記位相制御電圧も互いに近接しない場合には、中間電圧テストを適用することによって、クランプに適した位相が決定され、
    前記異常制御電圧は、前記選択された位相に対する制御電圧として適用された場合に、前記選択された位相の電圧の出力が前記位相に関連付けられた前記異常電源電圧になるようにし、前記異常電源電圧は、前記選択された位相に関連付けられた電源の最大電源電圧である、
    多相コントローラ。
  12. 前記複数の修正制御信号を受け取り複数のパルス幅変調制御信号の各パルス幅変調制御信号を前記複数の修正制御信号のうち対応するものに従って決定するように構成されたパルス幅変調器をさらに備える、請求項１１に記載の多相コントローラ。
  13. フィードバック信号を受信するための入力と、
    指令信号を受信するための入力と、
    複数の駆動電流を受信するための入力と、
    複数の制御信号を提供するための出力と、
    を備えた制御信号ジェネレータをさらに備え、
    前記制御信号ジェネレータは、前記フィードバック信号、前記指令信号、および前記複数の駆動電流のうち少なくとも１つに応答して前記複数の制御信号を決定するように構成された、請求項１１に記載の多相コントローラ。
  14. 前記制御信号修正器は、
    前記複数の位相から最小絶対制御信号レベルを有する第１の位相を特定することと、
    前記複数の位相から中間絶対制御信号レベルを有する第２の位相を特定することと、
    前記複数の位相から最大絶対制御信号レベルを有する第３の位相を特定することと
    前記第１の位相の制御信号レベルと前記第２の位相の制御信号レベルの差分として第１の差分を決定することと、
    前記第３の位相の制御信号レベルと前記第２の位相の制御信号レベルの差分として第２の差分を決定することと、
    を含めて、クランプに適した少なくとも１つのドライブの位相から成る集合を特定するように構成された、請求項１１に記載の多相コントローラ。
  15. 前記制御信号修正器は、前記第１の差分と前記第２の差分を複数のヒステリシス値と比較して制御領域を複数の制御領域から決定することをさらに含めて、クランプに適した少なくとも１つのドライブの位相から成る集合を近接基準に従って特定するように構成され、前記制御領域はクランプすべき位相を選択するためのものであり、前記制御領域の各々は、高電圧と中間電圧の差分および前記中間電圧と低電圧の差分に対する異なる閾値に関連付けられている、請求項１４に記載の多相コントローラ。
  16. 前記制御信号修正器は、少なくとも幾つかの複数の制御領域に対して、単一の候補位相を前記第２の位相の制御電圧レベルから最も遠い制御電圧レベルの位相として特定し、その他の位相を少なくとも１つのドライブの位相から成る集合から排除することをさらに含めて、クランプに適した少なくとも１つのドライブの位相から成る集合を近接基準に従って特定するように構成された、請求項１５に記載の多相コントローラ。
  17. 前記制御信号修正器は、複数の制御領域のうち少なくとも幾つかに対して、前記クランプに適した位相を前記第１の位相および前記第３の位相として特定し、前記第２の位相を排除することをさらに含めて、クランプに適した少なくとも１つのドライブの位相から成る集合を近接基準に従って特定するように構成された、請求項１５に記載の多相コントローラ。
  18. 前記制御信号修正器は、
    前記候補位相の集合が１つの位相しか含まない場合には、単一の候補位相を選択することと、
    前記候補位相の集合が複数の位相を含む場合には、前記候補位相の集合のうち最大の駆動電流を有する位相を候補位相の集合から選択することと、
    を含めて、位相を前記候補位相の集合から選択するように構成された、請求項１１に記載の多相コントローラ。
  19. 前記制御信号修正器は、
    前記候補位相の集合に関連付けられた１組の駆動電流を互いと比較することと、
    最大の駆動電流を有する候補位相を前記１組の駆動電流の比較に基づいて決定することと、
    決定した候補位相を異常制御信号レベルの１つに設定することと、
    を含めて、前記候補位相の集合のうち最大の駆動電流を有する位相を前記候補位相の集合から選択するように構成された、請求項１８に記載の多相コントローラ。
  20. 位相ごとに前記第１のオフセット信号と前記位相制御電圧レベルの前記組合せを生成することは、位相ごとに、第１のオフセット信号の変化率を制限して第２のオフセット信号を生成し第２のオフセット信号を前記位相制御電圧レベルと結合することを含む、請求項１１に記載の多相コントローラ。
JP2014502624A 2011-03-30 2012-03-19 パルス幅変調ドライブに対する共通モード・ヒステリシス Active JP5743364B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/075,453 US8760106B2 (en) 2011-03-30 2011-03-30 Common mode hysteresis for pulse-width modulation drives
US13/075,453 2011-03-30
PCT/US2012/029639 WO2012134856A2 (en) 2011-03-30 2012-03-19 Common mode hysteresis for pulse-width modulation drives

Publications (2)

Publication Number Publication Date
JP2014509830A JP2014509830A (ja) 2014-04-21
JP5743364B2 true JP5743364B2 (ja) 2015-07-01

Family

ID=45998658

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014502624A Active JP5743364B2 (ja) 2011-03-30 2012-03-19 パルス幅変調ドライブに対する共通モード・ヒステリシス

Country Status (6)

Country Link
US (1) US8760106B2 (ja)
EP (1) EP2692050B1 (ja)
JP (1) JP5743364B2 (ja)
CN (1) CN103563235B (ja)
CA (1) CA2830064C (ja)
WO (1) WO2012134856A2 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8760106B2 (en) * 2011-03-30 2014-06-24 Bose Corporation Common mode hysteresis for pulse-width modulation drives
US8766588B2 (en) * 2011-03-30 2014-07-01 Bose Corporation Rate limited common mode control for pulse-width modulation drives
CN104253552B (zh) * 2013-06-28 2019-10-29 伊顿智能动力有限公司 变频器的脉宽调制方法和装置
KR102009509B1 (ko) * 2015-04-14 2019-08-13 엘에스산전 주식회사 3상 인버터의 옵셋 전압 생성 장치 및 방법
KR102009512B1 (ko) * 2015-04-14 2019-08-13 엘에스산전 주식회사 3상 인버터의 옵셋 전압 생성 장치 및 방법
EP3297151A1 (de) * 2016-09-15 2018-03-21 Siemens Aktiengesellschaft Regelung von phasenströmen eines wechselrichters
JP6710810B2 (ja) * 2016-09-30 2020-06-17 華為技術有限公司Ｈｕａｗｅｉ Ｔｅｃｈｎｏｌｏｇｉｅｓ Ｃｏ．，Ｌｔｄ． 三相コンバータ及び三相コンバータ制御方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3250329B2 (ja) * 1993-08-02 2002-01-28 トヨタ自動車株式会社 インバータの二相ｐｗｍ制御装置
US5757636A (en) 1994-12-08 1998-05-26 Pwm Drives Limited Multi-phase inverters utilizing discontinuous PWM with dead bands
JPH08340691A (ja) 1995-06-08 1996-12-24 Nippondenso Co Ltd インバータ制御装置
JP3259626B2 (ja) 1996-02-29 2002-02-25 株式会社日立製作所 インバータ装置および電気車制御装置
US5706186A (en) 1996-09-23 1998-01-06 Allen-Bradley Company, Inc. Hybrid pulse width modulation method and apparatus
US6084378A (en) 1997-05-30 2000-07-04 Stmicroelectronics, Inc. Variable slew rate pulse width modulation system
US6023417A (en) * 1998-02-20 2000-02-08 Allen-Bradley Company, Llc Generalized discontinuous pulse width modulator
JP2000134987A (ja) * 1998-10-19 2000-05-12 Denso Corp 三相交流モータのインバータ制御装置
US6324085B2 (en) 1999-12-27 2001-11-27 Denso Corporation Power converter apparatus and related method
JP4092098B2 (ja) 2000-11-09 2008-05-28 松下電器産業株式会社 ディスク装置とモータ
US7061195B2 (en) 2002-07-25 2006-06-13 International Rectifier Corporation Global closed loop control system with dv/dt control and EMI/switching loss reduction
US7053587B2 (en) * 2004-02-10 2006-05-30 Denso Corporation Apparatus for controlling three-phase AC motor on two-phase modulation technique
JP4062260B2 (ja) * 2004-02-10 2008-03-19 株式会社デンソー ２相変調モータ制御装置
JP4048438B2 (ja) * 2004-02-12 2008-02-20 株式会社デンソー ２相変調モータ制御装置
US7629764B2 (en) * 2006-02-03 2009-12-08 Bae Systems Land & Armaments L.P. Nonlinear motor control techniques
US7391181B2 (en) 2006-03-16 2008-06-24 General Motors Corporation Loss minimized PWM for voltage source inverters taking into account inverter non-linearity
US7432683B2 (en) 2006-11-20 2008-10-07 Gm Global Technology Operations, Inc. PWM pattern sequence to reduce losses in voltage source inverters
US7471526B2 (en) 2007-02-20 2008-12-30 Gm Global Technology Operations, Inc. Method and apparatus to reduce PWM voltage distortion in electric drives
TWI347737B (en) * 2008-02-27 2011-08-21 Prolific Technology Inc Method and pwm system of adjusting the width of pulses through collecting information of a three-phase current
US8760106B2 (en) * 2011-03-30 2014-06-24 Bose Corporation Common mode hysteresis for pulse-width modulation drives

Also Published As

Publication number Publication date
EP2692050A2 (en) 2014-02-05
CN103563235A (zh) 2014-02-05
US8760106B2 (en) 2014-06-24
US20120249043A1 (en) 2012-10-04
WO2012134856A2 (en) 2012-10-04
WO2012134856A3 (en) 2012-12-20
CA2830064C (en) 2016-05-24
EP2692050B1 (en) 2018-06-27
CA2830064A1 (en) 2012-10-04
JP2014509830A (ja) 2014-04-21
CN103563235B (zh) 2016-01-20

Similar Documents

Publication Publication Date Title
JP5743364B2 (ja) パルス幅変調ドライブに対する共通モード・ヒステリシス
JP4345015B2 (ja) インバータ制御方式
KR101993379B1 (ko) 전동기를 구동하는 인버터의 출력전압을 제어하는 방법 및 장치.
US20110241583A1 (en) Control device of motor driving apparatus
EP2827492B1 (en) Device for controlling electric motor and method for controlling electric motor
US20110241584A1 (en) Control device of motor driving apparatus
JP5126550B2 (ja) マトリクスコンバータ
EP2068438A1 (en) Permanent magnet synchronization motor vector control device
US8362727B2 (en) Control device for synchronous motor
US8766588B2 (en) Rate limited common mode control for pulse-width modulation drives
Chen et al. Band-based multi-step predictive torque control strategy for PMSM drives
Zhang et al. Multimode model predictive control for PMSM drive system
JP2008220106A (ja) Ｐｗｍ制御装置
KR101693426B1 (ko) 매입형 영구자석 동기 전동기용 제어 장치
US7800333B2 (en) Audible noise reduction for single current shunt platform
Lang et al. A novel direct predictive speed and current controller for PMSM drive
JP2013141345A (ja) モータ制御装置及び空気調和機
JP3677804B2 (ja) インバータ制御装置
JP2017205017A (ja) 空気調和機のモータ制御装置及び空気調和機
Yunus et al. Performance analysis of direct torque control of induction machines
US11777428B2 (en) Power conversion system and method for controlling power conversion system
Sola et al. Improved Direct Torque Control of Induction Motor for Torque Ripple Minimization
WO2023067798A1 (ja) モータ制御装置、およびモータ制御方法
Faiz et al. Performance improvement of permanent magnet linear synchronous motor drive using space vector modulated-direct thrust force control
JP2023176997A (ja) モータ制御方法及びモータ制御装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140724

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140729

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20141029

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20141106

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141128

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150401

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150427

R150 Certificate of patent or registration of utility model

Ref document number: 5743364

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250