JP5732948B2 - Manufacturing method of semiconductor device - Google Patents

Manufacturing method of semiconductor device Download PDF

Info

Publication number
JP5732948B2
JP5732948B2 JP2011064566A JP2011064566A JP5732948B2 JP 5732948 B2 JP5732948 B2 JP 5732948B2 JP 2011064566 A JP2011064566 A JP 2011064566A JP 2011064566 A JP2011064566 A JP 2011064566A JP 5732948 B2 JP5732948 B2 JP 5732948B2
Authority
JP
Japan
Prior art keywords
conductor
resin
substrate
semiconductor element
resin sheet
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2011064566A
Other languages
Japanese (ja)
Other versions
JP2012204368A (en
Inventor
一文 瀬尾
一文 瀬尾
靖典 川岡
靖典 川岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Semiconductor Ltd
Original Assignee
Fujitsu Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Semiconductor Ltd filed Critical Fujitsu Semiconductor Ltd
Priority to JP2011064566A priority Critical patent/JP5732948B2/en
Publication of JP2012204368A publication Critical patent/JP2012204368A/en
Application granted granted Critical
Publication of JP5732948B2 publication Critical patent/JP5732948B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Description

本発明は、半導体装置の製造方法に関する。 The present invention relates to a method of manufacturing a semiconductor device.

半導体チップ等の半導体素子を樹脂封止した半導体装置が用いられている。半導体装置において用いられるクロック周波数が高くなるにつれ、ＥＭＩ（Electro Magnetic Interface）対策が重要になる。半導体素子から外部への電磁波の放射を抑制するため、半導体素子を封止する樹脂内に金属板等の電磁波を遮蔽するためのシールド導体を設けることが知られている。   A semiconductor device in which a semiconductor element such as a semiconductor chip is sealed with a resin is used. As the clock frequency used in semiconductor devices increases, EMI (Electro Magnetic Interface) countermeasures become important. In order to suppress the radiation of electromagnetic waves from the semiconductor element to the outside, it is known to provide a shield conductor for shielding electromagnetic waves such as a metal plate in a resin that seals the semiconductor element.

特開平０５−６２０７２号公報Japanese Patent Laid-Open No. 05-62072 特開平０４−７４８７０号公報Japanese Patent Laid-Open No. 04-74870 特開２００１−４４３０５号公報JP 2001-44305 A 特開２００５−３５３７１３号公報JP 2005-353713 A 特開平０７−３２１２５４号公報JP 07-32254 A

しかしながら、樹脂内にシールド導体を設けるためには、シールド導体を設ける工程やシールド導体を樹脂で囲う工程など工程が複雑化する。本半導体装置の製造方法は、簡単な製造工程を用い樹脂内にシールドのための導電体を設けることを目的とする。 However, in order to provide the shield conductor in the resin, processes such as a process of providing the shield conductor and a process of surrounding the shield conductor with the resin are complicated. An object of the manufacturing method of the semiconductor device is to provide a conductor for shielding in a resin using a simple manufacturing process.

例えば、基板上に半導体素子を搭載する工程と、前記基板上に、孔を備える導電体と、前記導電体の上に位置する樹脂シートとを、前記導電体が前記半導体素子に対向するように配置する工程と、前記樹脂シートを加熱して、前記樹脂シートの樹脂が前記基板と前記導電体との間に位置するように前記孔を介して流れ込み、前記樹脂シートを前記基板に貼り付けることにより、前記導電体が前記半導体素子を囲むように、前記半導体素子を前記樹脂を用い封止する工程と、を含むことを特徴とする半導体装置の製造方法を用いる。 For example, mounting a semiconductor element on a substrate, on the substrate, a conductor with a hole, and a resin sheet which is located on the conductor, as the conductor is opposed to the semiconductor element And placing the resin sheet on the substrate by heating the resin sheet and flowing through the holes so that the resin of the resin sheet is positioned between the substrate and the conductor. Accordingly, as the conductor surrounds the semiconductor element, using the method of manufacturing a semiconductor device characterized in that it comprises a and a step of sealing with the resin the semiconductor device.

本半導体装置の製造方法によれば、簡単な製造工程を用い樹脂内にシールドのための導電体を設けることができる。
According to the method for manufacturing the semiconductor device , a conductor for shielding can be provided in the resin using a simple manufacturing process.

図１（ａ）から図１（ｄ）は、実施例１に係る半導体装置の製造方法を示す断面図である。FIG. 1A to FIG. 1D are cross-sectional views illustrating a method for manufacturing a semiconductor device according to the first embodiment. 図２（ａ）および図２（ｂ）は、実施例２に係る半導体装置の製造工程を示す図である。FIG. 2A and FIG. 2B are diagrams illustrating the manufacturing process of the semiconductor device according to the second embodiment. 図３（ａ）および図３（ｂ）は、実施例２に用いる樹脂シートを示す図である。3A and 3B are views showing a resin sheet used in Example 2. FIG. 図４は、実施例２に係る半導体装置の製造工程を示す断面図（その１）である。FIG. 4 is a cross-sectional view (part 1) illustrating the manufacturing process of the semiconductor device according to the second embodiment. 図５は、実施例２に係る半導体装置の製造工程を示す断面図（その２）である。FIG. 5 is a cross-sectional view (part 2) illustrating the manufacturing process of the semiconductor device according to the second embodiment. 図６（ａ）は、実施例２に係る半導体装置の平面図、図６（ｂ）はＡ−Ａ断面図である。FIG. 6A is a plan view of the semiconductor device according to the second embodiment, and FIG. 6B is a cross-sectional view taken along the line AA. 図７は、実施例３に係る半導体装置の断面図である。FIG. 7 is a cross-sectional view of the semiconductor device according to the third embodiment. 図８（ａ）および図８（ｂ）は、実施例４に用いる樹脂シートの断面図である。8A and 8B are cross-sectional views of the resin sheet used in Example 4. FIG. 図９は、実施例４に係る半導体装置の断面図である。FIG. 9 is a cross-sectional view of the semiconductor device according to the fourth embodiment.

以下、図面を参照し、実施例について説明する。   Embodiments will be described below with reference to the drawings.

図１（ａ）から図１（ｄ）は、実施例１に係る半導体装置の製造方法を示す断面図である。図１（ａ）のように、絶縁性の基板１０上に、半導体素子２０をバンプ２２を介しフリップチップ搭載する。半導体素子２０間の領域が後に樹脂と基板１０とを切断する領域３８である。図１（ｂ）のように、片面に樹脂シート５０が形成された支持シート５２を準備する。基板１０に樹脂シート５０を貼り付ける前において、樹脂シート５０に凹凸が形成された導電体４０が設けられている。以下の実施例では、導電体４０として、金属線を網の目状としたメッシュ状導電体を例に説明する。導電体４０の凸部４１は、例えばドーム状の形状である。凸部４１が半導体素子２０の上に、凹部４３が領域３８上に配置されるように、樹脂シート５０を、基板１０上に配置する。   FIG. 1A to FIG. 1D are cross-sectional views illustrating a method for manufacturing a semiconductor device according to the first embodiment. As shown in FIG. 1A, the semiconductor element 20 is flip-chip mounted on the insulating substrate 10 via the bumps 22. A region between the semiconductor elements 20 is a region 38 where the resin and the substrate 10 are cut later. As shown in FIG. 1B, a support sheet 52 having a resin sheet 50 formed on one side is prepared. Before the resin sheet 50 is attached to the substrate 10, the conductor 40 having irregularities formed on the resin sheet 50 is provided. In the following embodiments, a description will be given of a mesh-like conductor having a metal wire mesh as the conductor 40 as an example. The convex portion 41 of the conductor 40 has, for example, a dome shape. The resin sheet 50 is disposed on the substrate 10 such that the convex portion 41 is disposed on the semiconductor element 20 and the concave portion 43 is disposed on the region 38.

図１（ｃ）のように、樹脂シート５０を加熱し基板１０と貼り合わせる。このとき。樹脂シート５０の樹脂５５が軟化し導電体４０の網の目の孔を介し半導体素子２０側に流れ込む。これにより、半導体素子２０は、樹脂５５により封止される。導電体４０の凸部４１は半導体素子２０の上に配置される。樹脂５５および基板１０を切断する領域３８上には、導電体４０の凹部４３が配置される。図１（ｄ）のように、例えばダイシング法を用い、樹脂５５および基板１０を切断する。以上により、半導体素子２０が樹脂５５により封止された半導体装置１００が完成する。   The resin sheet 50 is heated and bonded to the substrate 10 as shown in FIG. At this time. The resin 55 of the resin sheet 50 is softened and flows into the semiconductor element 20 through the mesh holes of the conductor 40. Thereby, the semiconductor element 20 is sealed with the resin 55. The convex portion 41 of the conductor 40 is disposed on the semiconductor element 20. A recess 43 of the conductor 40 is disposed on the region 38 where the resin 55 and the substrate 10 are cut. As shown in FIG. 1D, the resin 55 and the substrate 10 are cut using, for example, a dicing method. Thus, the semiconductor device 100 in which the semiconductor element 20 is sealed with the resin 55 is completed.

実施例１によれば、図１（ｂ）および図１（ｃ）のように、基板１０上に導電体４０を含む樹脂シート５０を貼り付けることにより、導電体４０が半導体素子２０を囲うように、半導体素子２０を樹脂５５を用い封止する。これにより、図１（ｄ）のように、半導体素子２０を封止する樹脂５５内に、半導体素子２０を覆う導電体４０を形成することができる。このように、簡単に、電磁波の遮蔽のための導電体４０を形成することができる。また、電磁波の遮蔽のための導電体４０が樹脂５５内に含まれるため、樹脂５５の外側に導電体を設けるのに比べパッケージの体積を削減できる。   According to the first embodiment, as shown in FIGS. 1B and 1C, the conductor 40 surrounds the semiconductor element 20 by sticking the resin sheet 50 including the conductor 40 on the substrate 10. In addition, the semiconductor element 20 is sealed with a resin 55. Thereby, as shown in FIG. 1D, the conductor 40 covering the semiconductor element 20 can be formed in the resin 55 that seals the semiconductor element 20. Thus, the conductor 40 for shielding electromagnetic waves can be easily formed. In addition, since the conductor 40 for shielding electromagnetic waves is included in the resin 55, the volume of the package can be reduced as compared with the case where the conductor is provided outside the resin 55.

また、図１（ｂ）および図１（ｃ）のように、導電体４０は、半導体素子２０を樹脂５５を用い封止する際に、樹脂５５および基板１０が切断される領域３８に導電体４０の凹部４３が配置されるように、樹脂シート５０を貼り付ける。これにより、半導体装置１００において、樹脂５５の端面における導電体４０の位置（例えば高さＨ１）が半導体素子２０上の導電体４０の位置（例えば高さＨ２）より低い。半導体素子２０から放射される電磁波は、樹脂５５の端面の導電体４０の下の部分３９から外部に放出される。多くの電磁波は、樹脂５５内の導電体４０により遮蔽される。よって、導電体４０が平面状に樹脂５５内に設けられる場合に比べ、導電体４０がドーム状に樹脂５５内に設けられることにより、導電体４０による電磁波の遮蔽効果が大きくなる。なお、樹脂５５の端面における導電体４０の高さＨ１は、半導体素子２０から放射される電磁波を遮断する程度であることが好ましい。さらに、導電体４０は基板１０に接していることが好ましい。   Further, as shown in FIGS. 1B and 1C, the conductor 40 is formed in a region 38 where the resin 55 and the substrate 10 are cut when the semiconductor element 20 is sealed with the resin 55. The resin sheet 50 is affixed so that the 40 recessed parts 43 may be arrange | positioned. Thereby, in the semiconductor device 100, the position of the conductor 40 (for example, the height H1) on the end face of the resin 55 is lower than the position of the conductor 40 on the semiconductor element 20 (for example, the height H2). The electromagnetic wave radiated from the semiconductor element 20 is emitted to the outside from the portion 39 below the conductor 40 on the end face of the resin 55. Many electromagnetic waves are shielded by the conductor 40 in the resin 55. Therefore, compared with the case where the conductor 40 is provided in the resin 55 in a planar shape, the electromagnetic wave shielding effect by the conductor 40 is increased by providing the conductor 40 in the resin 55 in a dome shape. Note that the height H1 of the conductor 40 at the end face of the resin 55 is preferably such that the electromagnetic wave radiated from the semiconductor element 20 is blocked. Furthermore, the conductor 40 is preferably in contact with the substrate 10.

樹脂５５の端面における導電体４０の位置が半導体素子２０上の導電体４０の位置より低いのは、４つの樹脂５５の端面のうち少なくとも一部でもよいが、全ての端面であることが好ましい。   The position of the conductor 40 on the end face of the resin 55 may be lower than the position of the conductor 40 on the semiconductor element 20, but it may be at least a part of the end faces of the four resins 55, but is preferably all of the end faces.

導電体４０は、例えば導電膜であり、膜厚方向に貫通する孔を複数備えてもよい。しかしながら、図１（ｃ）において、導電体４０の孔を樹脂５５が通過し易くし、かつ導電体４０を変形し易くするためには、導電体４０は、金属線を用いた網の目状（メッシュ状）の導電体であることが好ましい。また、柔らかく導電性の高い金属線としてＣｕ線を用いることが好ましい。例えば、半導体素子２０から放射される電磁波の周波数が２ＧＨｚの場合、シールドの効果を高めるため導電体４０の孔の大きさ（例えば、網の目の金属線の間隔）は１ｍｍ以下であることが好ましい。導電体４０の孔の大きさは、半導体素子２０から放射される周波数に反比例するように設定することができる。なお、導電体４０は、外部からの電磁波が半導体素子２０に影響するＥＭＳ（Electro Magnetic Susceptibility）を抑制する機能もある。   The conductor 40 is, for example, a conductive film, and may include a plurality of holes penetrating in the film thickness direction. However, in FIG. 1C, in order to make it easy for the resin 55 to pass through the holes of the conductor 40 and to easily deform the conductor 40, the conductor 40 has a mesh shape using a metal wire. A (mesh) conductor is preferable. Moreover, it is preferable to use Cu wire as a soft and highly conductive metal wire. For example, when the frequency of the electromagnetic wave radiated from the semiconductor element 20 is 2 GHz, the size of the hole of the conductor 40 (for example, the interval between the metal lines of the mesh) may be 1 mm or less in order to enhance the shielding effect. preferable. The size of the hole of the conductor 40 can be set so as to be inversely proportional to the frequency radiated from the semiconductor element 20. The conductor 40 also has a function of suppressing EMS (Electro Magnetic Susceptibility) in which an external electromagnetic wave affects the semiconductor element 20.

半導体装置の小型化のため、半導体素子２０は、基板１０にフリップチップ法を用い搭載されることが好ましいが、フェースアップ法を用い搭載されていてもよい。   In order to reduce the size of the semiconductor device, the semiconductor element 20 is preferably mounted on the substrate 10 using a flip chip method, but may be mounted using a face-up method.

実施例２は、半導体素子と受動部品とを封止する半導体装置の例である。図２（ａ）および図２（ｂ）は、実施例２に係る半導体装置の製造工程を示す図である。図２（ａ）は平面図、図２（ｂ）は、Ａ−Ａ断面図である。図２（ａ）および図２（ｂ）においては、４個の半導体装置を製造する工程を示しているが、１つの基板から４個以外の複数の半導体装置を製造してもよい。図２（ａ）および図２（ｂ）を参照し、基板１０は、例えばガラスエポキシ等の絶縁体により形成されている。基板１０の膜厚は、例えば０．３ｍｍである。基板１０の下面には、例えばＣｕ等の金属膜１２が形成されている。半田ボール用のパッドおよび配線は金属膜１２により形成されている。また、基板１０の下面には、半田による配線等の短絡を抑制するためのソルダーレジスト１６が形成されている。   Example 2 is an example of a semiconductor device that seals a semiconductor element and a passive component. FIG. 2A and FIG. 2B are diagrams illustrating the manufacturing process of the semiconductor device according to the second embodiment. 2A is a plan view, and FIG. 2B is a cross-sectional view taken along the line AA. 2A and 2B show a process of manufacturing four semiconductor devices, a plurality of semiconductor devices other than four may be manufactured from one substrate. With reference to FIG. 2A and FIG. 2B, the substrate 10 is formed of an insulator such as glass epoxy. The film thickness of the substrate 10 is, for example, 0.3 mm. A metal film 12 such as Cu is formed on the lower surface of the substrate 10. Solder ball pads and wiring are formed of a metal film 12. Further, a solder resist 16 is formed on the lower surface of the substrate 10 in order to suppress short circuits such as wiring caused by solder.

基板１０の上面には、例えばＣｕ等の金属膜１４が形成されている。バンプ２２用のパッド、受動部品３０を実装するパッド、および配線等は金属膜１４により形成されている。基板１０の上面には、半田による配線等の短絡を抑制するためのソルダーレジスト１８が形成されている。ソルダーレジスト１６および１８は、例えばエポキシ樹脂等の樹脂から形成されている。   A metal film 14 such as Cu is formed on the upper surface of the substrate 10. A pad for the bump 22, a pad for mounting the passive component 30, a wiring, and the like are formed of the metal film 14. A solder resist 18 is formed on the upper surface of the substrate 10 to suppress a short circuit such as wiring caused by solder. The solder resists 16 and 18 are made of a resin such as an epoxy resin, for example.

基板１０の上面のパッドには、半田またはＡｕ等のバンプ２２を介し半導体素子２０がフリップチップ実装されている。半導体素子２０と基板１０との間には、異物の混入等を抑制するためのアンダーフィル材２４が設けられている。アンダーフィル材２４は、例えばエポキシ樹脂等の樹脂から形成されている。半導体素子２０は、例えばシリコン基板に形成されている。半導体素子２０の下面には、メモリ回路、ロジック回路またはメモリ回路とロジック回路との混成回路等の電子回路が形成されている。半導体素子２０の厚さは例えば１００μｍである。   A semiconductor element 20 is flip-chip mounted on pads on the upper surface of the substrate 10 via bumps 22 such as solder or Au. An underfill material 24 is provided between the semiconductor element 20 and the substrate 10 to prevent foreign matters from entering. The underfill material 24 is made of a resin such as an epoxy resin, for example. The semiconductor element 20 is formed on a silicon substrate, for example. An electronic circuit such as a memory circuit, a logic circuit, or a hybrid circuit of the memory circuit and the logic circuit is formed on the lower surface of the semiconductor element 20. The thickness of the semiconductor element 20 is, for example, 100 μm.

基板１０内には基板１０を上下に貫通し金属が埋め込まれたバイアホール１５が形成されている。バイアホール１５により、基板１０の上面の金属膜１４と下面の金属膜１２とが電気的に接続される。基板１０上のパッドには、受動部品３０が半田ペースト３２等のロウ材を介し実装されている。半田ペースト３２はエポキシ樹脂等の絶縁体にて補強されている。例えば、エポキシ樹脂が半田ペースト３２を覆っている。受動部品３０の高さは例えば２００μｍである。受動部品３０としては、例えば、チップ抵抗、チップコンデンサまたはチップインダクタを用いることができる。   A via hole 15 is formed in the substrate 10 so as to penetrate the substrate 10 vertically and have a metal embedded therein. Via hole 15, metal film 14 on the upper surface of substrate 10 and metal film 12 on the lower surface are electrically connected. A passive component 30 is mounted on a pad on the substrate 10 via a brazing material such as a solder paste 32. The solder paste 32 is reinforced with an insulator such as an epoxy resin. For example, an epoxy resin covers the solder paste 32. The height of the passive component 30 is, for example, 200 μm. As the passive component 30, for example, a chip resistor, a chip capacitor, or a chip inductor can be used.

基板１０の上面の金属膜１４上にはＣｕ等の金属から形成される導電性のポスト３４が形成されている。ポスト３４の高さは、例えば３００μｍである。ポスト３４は、金属膜１４、バイアホール１５および金属膜１２を介し、後に設けられる接地用の半田ボールと電気的に接続される。   A conductive post 34 made of a metal such as Cu is formed on the metal film 14 on the upper surface of the substrate 10. The height of the post 34 is, for example, 300 μm. The post 34 is electrically connected to a grounding solder ball provided later through the metal film 14, the via hole 15, and the metal film 12.

図３（ａ）および図３（ｂ）は、実施例２に用いる樹脂シートを示す図である。図３（ａ）は平面図、図３（ｂ）は断面図である。図３（ａ）において、樹脂シートは図示を省略している。図３（ａ）のように、支持シート５２の片面上に樹脂シート５０が形成されている。樹脂シート５０の膜厚は、例えば０．５ｍｍから１．５ｍｍ程度である。樹脂シート５０の膜厚は、後にポスト３４等が封止できる厚さであることが好ましい。導電体４０は、樹脂シート５０に一部が埋め込まれている。導電体４０には凹凸が形成されている。凸部４１（図３（ｂ）では凹状の部分）はお碗状の形状をしている。凸部４１は、図３（ａ）のように、４箇所に設けられている。凹部４３（図３（ｂ）では凸状の部分）は、図３（ａ）のように格子状に形成されている。導電体４０としては、例えば２５μｍφのＣｕ線を網の目状とした膜である。図１（ｂ）においては、導電体４０は、一部が樹脂シート５０内に埋め込まれているが、全部が埋め込まれていてもよい。また、導電体４０は、樹脂シート５０に埋め込まれておらず、樹脂シート５０の表面に接していてもよい。   3A and 3B are views showing a resin sheet used in Example 2. FIG. 3A is a plan view, and FIG. 3B is a cross-sectional view. In FIG. 3A, the resin sheet is not shown. As shown in FIG. 3A, the resin sheet 50 is formed on one side of the support sheet 52. The film thickness of the resin sheet 50 is, for example, about 0.5 mm to 1.5 mm. The film thickness of the resin sheet 50 is preferably such that the post 34 and the like can be sealed later. The conductor 40 is partially embedded in the resin sheet 50. Concavities and convexities are formed on the conductor 40. The convex portion 41 (the concave portion in FIG. 3B) has a bowl shape. The convex part 41 is provided in four places like Fig.3 (a). The concave portions 43 (the convex portions in FIG. 3B) are formed in a lattice shape as shown in FIG. The conductor 40 is, for example, a film in which a 25 μmφ Cu wire is formed in a mesh shape. In FIG.1 (b), although the conductor 40 is partially embedded in the resin sheet 50, all may be embedded. The conductor 40 may not be embedded in the resin sheet 50 and may be in contact with the surface of the resin sheet 50.

支持シート５２の材料としては、例えばＰＥＴ（polyethylene terephthalate）を用いることができる。支持シート５２は、樹脂シート５０を基板１０に貼り付ける際の温度で溶融しないことが好ましく、柔軟性があることが好ましい。樹脂以外にも、金属等を用いることもできる。樹脂シート５０は、例えば熱硬化型エポキシ樹脂等の樹脂から形成されている。   As a material of the support sheet 52, for example, PET (polyethylene terephthalate) can be used. The support sheet 52 is preferably not melted at a temperature when the resin sheet 50 is attached to the substrate 10 and preferably has flexibility. In addition to the resin, a metal or the like can also be used. The resin sheet 50 is made of a resin such as a thermosetting epoxy resin, for example.

図４は、実施例２に係る半導体装置の製造工程を示す断面図である。基板１０をローラ用シート６２上に配置する。導電体４０を含む樹脂シート５０を基板１０上に配置する。樹脂シート５０を、例えば１７５℃に加熱し、２つのローラ６０を回転させることにより加圧しながら、樹脂シート５０を基板１０に端から順次貼り付けていく。このとき、導電体４０の凹部４３が領域３８と重なるように樹脂シート５０を基板１０に貼り付ける。このように、樹脂シート５０をローララミネート法を用い基板１０に貼り付ける。ポスト３４の先端領域７０が導電体４０に当り、ポスト３４により、導電体４０が支持されるため、導電体４０の凹凸の形状を保ちつつ、樹脂５５が導電体４０の孔を通過し半導体素子２０および受動部品３０を囲う。樹脂５５が硬化することにより、半導体素子２０および受動部品３０樹脂封止される。   FIG. 4 is a cross-sectional view illustrating the manufacturing process of the semiconductor device according to the second embodiment. The substrate 10 is disposed on the roller sheet 62. A resin sheet 50 including the conductor 40 is disposed on the substrate 10. While the resin sheet 50 is heated to, for example, 175 ° C. and pressed by rotating the two rollers 60, the resin sheet 50 is sequentially attached to the substrate 10 from the end. At this time, the resin sheet 50 is attached to the substrate 10 so that the concave portion 43 of the conductor 40 overlaps the region 38. Thus, the resin sheet 50 is affixed on the board | substrate 10 using a roller lamination method. Since the tip region 70 of the post 34 hits the conductor 40 and the conductor 40 is supported by the post 34, the resin 55 passes through the hole of the conductor 40 while maintaining the uneven shape of the conductor 40. 20 and the passive component 30 are enclosed. As the resin 55 is cured, the semiconductor element 20 and the passive component 30 are sealed with resin.

ローララミネート法を用いる代わりに、支持シート５２を金属等の硬い材質とし、加熱した樹脂シート５０に平面状に圧力を加え、樹脂シート５０を基板１０に貼り付けてもよい。   Instead of using the roller laminating method, the support sheet 52 may be made of a hard material such as metal, and the resin sheet 50 may be attached to the substrate 10 by applying a flat pressure to the heated resin sheet 50.

図５は、実施例２に係る半導体装置の製造工程を示す断面図である。図５のように、支持シート５２を除去する。導電体４０は、図３（ｂ）の形状をほぼ維持し、基板１０の領域３８上に導電体４０の凹部４３が位置している。ポスト３４の先端領域７０において、導電体４０とポスト３４とが電気的に接続している。領域７２において、半田ペースト３２が導電体４０と接触しているが、半田ペースト３２はエポキシ樹脂にて補強されているため、導電体４０と受動部品３０とが電気的に短絡することはない。領域３８を、一点鎖線のように、例えばダイシング法を用い切断する。   FIG. 5 is a cross-sectional view illustrating the manufacturing process of the semiconductor device according to the second embodiment. As shown in FIG. 5, the support sheet 52 is removed. The conductor 40 substantially maintains the shape of FIG. 3B, and the recess 43 of the conductor 40 is located on the region 38 of the substrate 10. In the tip region 70 of the post 34, the conductor 40 and the post 34 are electrically connected. In the region 72, the solder paste 32 is in contact with the conductor 40. However, since the solder paste 32 is reinforced with an epoxy resin, the conductor 40 and the passive component 30 are not electrically short-circuited. The region 38 is cut using, for example, a dicing method, as indicated by a dashed line.

図６（ａ）は、実施例２に係る半導体装置の平面図、図６（ｂ）はＡ−Ａ断面図である。図６（ａ）において、樹脂５５および導電体４０は図示を省略している。半導体装置１００は、例えば１０ｍｍ×１０ｍｍの大きさである。図６（ｂ）のように、切断した基板１０の下面に半田ボール４５を形成する。半田ボール４５は、金属膜１２により形成されたパッドに形成される。これにより、半導体素子２０と半田ボール４５とは、バンプ２２、金属膜１４、バイアホール１５および金属膜１２を介し電気的に接続される。図６（ｂ）においては、半田ボール４５を模式的に図示しており、ソルダーレジスト１６の開口を介した半田ボール４５と金属膜１２との接続は図示を省略している。なお、半田ボール４５は、樹脂５５および基板１０を切断する前に形成してもよい。   FIG. 6A is a plan view of the semiconductor device according to the second embodiment, and FIG. 6B is a cross-sectional view taken along the line AA. In FIG. 6A, the resin 55 and the conductor 40 are not shown. The semiconductor device 100 has a size of, for example, 10 mm × 10 mm. As shown in FIG. 6B, solder balls 45 are formed on the lower surface of the cut substrate 10. The solder ball 45 is formed on a pad formed of the metal film 12. Thereby, the semiconductor element 20 and the solder ball 45 are electrically connected through the bump 22, the metal film 14, the via hole 15, and the metal film 12. In FIG. 6B, the solder ball 45 is schematically shown, and the connection between the solder ball 45 and the metal film 12 through the opening of the solder resist 16 is omitted. The solder balls 45 may be formed before the resin 55 and the substrate 10 are cut.

実施例２によれば、樹脂５５が半導体素子２０と受動部品３０とを封止する半導体装置を製造することができる。なお、樹脂５５に封止される部品は、複数の積層された半導体素子、複数の平面方向に実装された半導体素子等を含んでもよい。   According to the second embodiment, a semiconductor device in which the resin 55 seals the semiconductor element 20 and the passive component 30 can be manufactured. The component sealed with the resin 55 may include a plurality of stacked semiconductor elements, a plurality of semiconductor elements mounted in a planar direction, and the like.

また、図４のように、樹脂シート５０を、基板１０にローラを用い加圧することにより貼り付ける。これにより、簡単に、半導体素子２０および受動部品３０を樹脂封止することができる。   Also, as shown in FIG. 4, the resin sheet 50 is attached to the substrate 10 by applying pressure using a roller. Thereby, the semiconductor element 20 and the passive component 30 can be easily resin-sealed.

さらに、図３（ｂ）のように、導電体４０は、複数の半導体装置となるべき領域を覆い、図５のように、樹脂５５、導電体４０および基板１０を切断する。これにより、樹脂５５の全面に導電体を形成することができる。   Further, as shown in FIG. 3B, the conductor 40 covers regions to be a plurality of semiconductor devices, and the resin 55, the conductor 40, and the substrate 10 are cut as shown in FIG. Thereby, a conductor can be formed on the entire surface of the resin 55.

さらに、図５のように、半導体素子２０を樹脂５５を用い封止する際に、導電体４０を基板１０上に形成され接地された接地体に電気的に接触させることが好ましい。これにより、導電体４０を接地することができ、電磁波の遮蔽効果を高めることができる。接地体として、導電性のポスト３４を用いることができる。ポスト３４の高さを基板１０に実装された他の部品（例えば、半導体素子２０および受動部品３０）より高くする。これにより、ポスト３４を確実に導電体４０に接触させることができる。また、他の部品と導電体４０との接触を抑制することができる。ポスト３４の断面は、導電体４０の孔より大きいことが好ましい。これにより、ポスト３４と導電体４０とをより確実に電気的に接続させることができる。   Further, as shown in FIG. 5, when the semiconductor element 20 is sealed with the resin 55, it is preferable that the conductor 40 is in electrical contact with a grounded body formed on the substrate 10 and grounded. Thereby, the conductor 40 can be earth | grounded and the shielding effect of electromagnetic waves can be improved. As the grounding body, a conductive post 34 can be used. The height of the post 34 is made higher than other components (for example, the semiconductor element 20 and the passive component 30) mounted on the substrate 10. Thereby, the post 34 can be reliably brought into contact with the conductor 40. Further, the contact between the other components and the conductor 40 can be suppressed. The cross section of the post 34 is preferably larger than the hole of the conductor 40. Thereby, the post 34 and the conductor 40 can be more reliably electrically connected.

実施例３は、接地体が半導体素子の例である。図７は、実施例３に係る半導体装置の断面図である。図７のように、図６（ｂ）に比べ、ポスト３４が設けられていない。また、半導体素子２０が厚い（例えば２００μｍ）。半導体素子２０の裏面（図７においては上面）には、金属膜２９が形成されている。半導体素子２０を上下に貫通し金属が埋め込まれたバイアホール２８が形成されている。バイアホール２８は、例えばＴＳＶ（Though Silicon Via）である。半導体素子２０の表面（図７においては下面）には、金属膜２６が形成されている。金属膜２６はバンプ２２が形成されるパッドである。金属膜２９は、バイアホール２８、金属膜２６、バンプ２２、金属膜１４、バイアホール１５および金属膜１２を介し接地用の半田ボール４５に電気的に接続されている。これにより、金属膜２９は、接地される。   Example 3 is an example in which the grounding body is a semiconductor element. FIG. 7 is a cross-sectional view of the semiconductor device according to the third embodiment. As shown in FIG. 7, the post 34 is not provided as compared with FIG. Further, the semiconductor element 20 is thick (for example, 200 μm). A metal film 29 is formed on the back surface (upper surface in FIG. 7) of the semiconductor element 20. A via hole 28 penetrating the semiconductor element 20 in the vertical direction and embedded with metal is formed. The via hole 28 is, for example, a TSV (Though Silicon Via). A metal film 26 is formed on the surface (lower surface in FIG. 7) of the semiconductor element 20. The metal film 26 is a pad on which the bump 22 is formed. The metal film 29 is electrically connected to the grounding solder ball 45 through the via hole 28, the metal film 26, the bump 22, the metal film 14, the via hole 15, and the metal film 12. Thereby, the metal film 29 is grounded.

実施例３においては、半導体素子２０が厚く、ポスト３４が形成されていないため、金属膜２６と導電体４０とが電気的に接触する。これにより、導電体４０を接地することができる。   In Example 3, since the semiconductor element 20 is thick and the post 34 is not formed, the metal film 26 and the conductor 40 are in electrical contact. Thereby, the conductor 40 can be grounded.

実施例３によれば、接地体として、半導体素子２０の上面を用いる。これにより、導電体４０が接地され遮蔽効果が高まる。また、ポスト３４を形成しなくともよいため、半導体装置１００を小型化することができる。さらに、導電体４０を介し半導体素子２０において発生する熱を放熱できるため熱抵抗を下げることができる。   According to the third embodiment, the upper surface of the semiconductor element 20 is used as the grounding body. Thereby, the conductor 40 is grounded and the shielding effect is enhanced. Further, since the post 34 need not be formed, the semiconductor device 100 can be reduced in size. Furthermore, since heat generated in the semiconductor element 20 can be radiated through the conductor 40, the thermal resistance can be lowered.

なお、金属膜２９は、ボンディングワイヤを用い金属膜１４と電気的に接続することにより接地することもできる。また、金属膜２９は、他の導電性材料を用い接地することもできる。   The metal film 29 can also be grounded by electrically connecting to the metal film 14 using a bonding wire. The metal film 29 can also be grounded using another conductive material.

実施例４は、導電体４０が平面状の例である。図８（ａ）および図８（ｂ）は、実施例４に用いる樹脂シートの断面図である。図８（ａ）のように、実施例４では、樹脂シート５０内に平面状の導電体４０が埋め込まれている。樹脂シート５０は、複数の薄い樹脂シートを張り合わせて作製する。よって、樹脂シート５０の作製の際に、樹脂シート５０内に平面状の導電体４０を埋め込むのは容易である。図８（ｂ）のように、実施例４の別の例においては、樹脂シート５０の最上面に導電体４０が配置されている。   Example 4 is an example in which the conductor 40 is planar. 8A and 8B are cross-sectional views of the resin sheet used in Example 4. FIG. As shown in FIG. 8A, in Example 4, a planar conductor 40 is embedded in the resin sheet 50. The resin sheet 50 is produced by bonding a plurality of thin resin sheets. Therefore, it is easy to embed the planar conductor 40 in the resin sheet 50 when the resin sheet 50 is manufactured. As illustrated in FIG. 8B, in another example of the fourth embodiment, the conductor 40 is disposed on the uppermost surface of the resin sheet 50.

図９は、実施例４に係る半導体装置の断面図であり、図８（ａ）または図８（ｂ）の樹脂シート５０を用い作製した半導体装置の断面図である。図９のように、導電体４０は、領域７０、７２および７４のように、ポスト３４、半田ペースト３２または半導体素子２０に接触し変形する。結果的に、導電体４０は、半導体素子２０等を囲う形状となる。   FIG. 9 is a cross-sectional view of a semiconductor device according to Example 4, and is a cross-sectional view of a semiconductor device manufactured using the resin sheet 50 of FIG. 8A or FIG. 8B. As shown in FIG. 9, the conductor 40 contacts and deforms the post 34, the solder paste 32, or the semiconductor element 20, as in the regions 70, 72, and 74. As a result, the conductor 40 has a shape surrounding the semiconductor element 20 and the like.

実施例４の図８（ａ）のように、基板１０に樹脂シート５０を貼り付ける前において、導電体４０は、樹脂シート５０に含まれ、かつ平坦であってもよい。また、図８（ｂ）のように、基板１０に樹脂シート５０を貼り付ける前において、導電体４０は、樹脂シート５０の基板１０側の表面（図８（ｂ）においては、上面）に設けられていてもよい。このように、導電体４０が平坦なため、導電体４０を含む樹脂シート５０を簡単に作製することができる。   As shown in FIG. 8A of the fourth embodiment, before the resin sheet 50 is attached to the substrate 10, the conductor 40 may be included in the resin sheet 50 and flat. Further, as shown in FIG. 8B, before the resin sheet 50 is attached to the substrate 10, the conductor 40 is provided on the surface of the resin sheet 50 on the substrate 10 side (the upper surface in FIG. 8B). It may be done. Thus, since the conductor 40 is flat, the resin sheet 50 containing the conductor 40 can be produced easily.

なお、ポスト３４等と導電体４０との電気的接触をより確実に行なうためには、図８（ｂ）のように、樹脂シート５０の表面に導電体４０が露出していることが好ましい。これにより、樹脂シート５０を基板１０に貼り合わせる際に、最初に、導電体４０とポスト３４等が接触するため、導電体４０とポスト３４等とを確実に電気的に接触させることができる。   In order to make electrical contact between the post 34 and the conductor 40 more reliably, it is preferable that the conductor 40 is exposed on the surface of the resin sheet 50 as shown in FIG. Thereby, when the resin sheet 50 is bonded to the substrate 10, the conductor 40 and the post 34 first come into contact with each other, so that the conductor 40 and the post 34 etc. can be reliably brought into electrical contact.

実施例４のように、平坦な導電体４０を用いる場合、導電体４０をポスト３４、受動部品３０および半導体素子２０等により変形させる。このため、導電体４０は、比較的変形容易であることが好ましい。また、導電体４０を変形させるため、ローラを用い樹脂シート５０を基板１０に貼り付けることが好ましい。一方。実施例２のように、凹凸状の導電体４０を用いる場合、導電体４０はあまり変形しなくてもよい。このため、導電体４０は、比較的変形し難くてもよい。また、平面的に樹脂シート５０を基板１０に貼り付けることもできる。   When the flat conductor 40 is used as in the fourth embodiment, the conductor 40 is deformed by the post 34, the passive component 30, the semiconductor element 20, and the like. For this reason, it is preferable that the conductor 40 is relatively easily deformable. Further, in order to deform the conductor 40, it is preferable to attach the resin sheet 50 to the substrate 10 using a roller. on the other hand. When the uneven conductor 40 is used as in the second embodiment, the conductor 40 may not be deformed so much. For this reason, the conductor 40 may be relatively difficult to deform. Also, the resin sheet 50 can be affixed to the substrate 10 in a planar manner.

導電体４０は平坦な状態で半導体素子２０を囲んでもよい。これにより、少なくとも半導体素子２０の上方への電磁波の放射を遮蔽することができる。このように、導電体４０は半導体装置２０の少なくとも一部（例えば上面）を囲めばよい。   The conductor 40 may surround the semiconductor element 20 in a flat state. Thereby, at least radiation of the electromagnetic wave above the semiconductor element 20 can be shielded. Thus, the conductor 40 may surround at least a part (for example, the upper surface) of the semiconductor device 20.

以上、本発明の実施例について詳述したが、本発明は係る特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。   Although the embodiments of the present invention have been described in detail above, the present invention is not limited to such specific embodiments, and various modifications and changes can be made within the scope of the gist of the present invention described in the claims. It can be changed.

実施例１〜４を含む実施形態に関し、さらに以下の付記を開示する。
付記１：基板上に半導体素子を搭載する工程と、前記基板上に、孔を備える導電体を含む樹脂シートを貼り付けることにより、前記導電体が前記半導体素子を囲むように、前記半導体素子を樹脂を用い封止する工程と、を含むことを特徴とする半導体装置の製造方法。
付記２：前記樹脂および前記基板を切断する工程を含み、前記基板に前記樹脂シートを貼り付ける前において、前記導電体には凹凸が形成されており、前記半導体素子を前記樹脂を用い封止する工程は、前記樹脂および前記基板が切断される領域に前記導電体の凹部が配置されるように、前記樹脂シートを貼り付ける工程を含むことを特徴とする付記１記載の半導体装置の製造方法。
付記３：前記半導体素子を前記樹脂を用い封止する工程は、前記樹脂シートを、前記基板にローラを用い加圧する工程を含むことを特徴とする請求項１または２記載の半導体装置の製造方法。
付記４：前記半導体素子を前記樹脂を用い封止する工程は、前記基板上に形成され接地された接地体に、前記導電体を、電気的に接触させる工程を含むことを特徴とする付記１から３のいずれか一項に記載の半導体装置の製造方法。
付記５：前記導電体は、金属線が網の目状に形成されていることを特徴とする付記１から４のいずれか一項記載の半導体装置の製造方法。
付記６：前記接地体は、前記半導体素子の上面であることを特徴とする付記４記載の半導体装置の製造方法。
付記７：前記接地体は、前記基板上に形成された金属ポストであることを特徴とする付記４記載の半導体装置の製造方法。
付記８：前記基板に前記樹脂シートを貼り付ける前において、前記導電体は、前記樹脂シートに含まれ、かつ平坦であることを特徴とする付記１記載の半導体装置の製造方法。
付記９：前記基板に前記樹脂シートを貼り付ける前において、前記導電体は、前記樹脂シートの前記基板側の表面に設けられていることを特徴とする付記１記載の半導体装置の製造方法。
付記１０：基板と、前記基板上に搭載された半導体素子と、前記基板上に設けられ前記半導体素子を封止する樹脂と、前記樹脂に含まれ、前記半導体素子を囲み、前記樹脂の端面での位置が前記半導体素子上の位置より低く、孔を備える導電体と、を具備することを特徴とする半導体装置。 The following additional remarks are disclosed regarding the embodiment including Examples 1 to 4.
APPENDIX 1: A step of mounting a semiconductor element on a substrate, and a resin sheet including a conductor having holes provided on the substrate, so that the conductor surrounds the semiconductor element. And a step of sealing using a resin.
Supplementary Note 2: Including a step of cutting the resin and the substrate, and before the resin sheet is attached to the substrate, the conductor is uneven, and the semiconductor element is sealed with the resin. 2. The method of manufacturing a semiconductor device according to appendix 1, wherein the step includes a step of attaching the resin sheet so that a concave portion of the conductor is disposed in a region where the resin and the substrate are cut.
The method for manufacturing a semiconductor device according to claim 1 or 2, wherein the step of sealing the semiconductor element with the resin includes a step of pressing the resin sheet with a roller on the substrate. .
Appendix 4: The step of sealing the semiconductor element with the resin includes the step of bringing the conductor into electrical contact with a grounded body formed on the substrate and grounded. 4. A method for manufacturing a semiconductor device according to any one of items 1 to 3.
Supplementary Note 5: The method of manufacturing a semiconductor device according to any one of Supplementary notes 1 to 4, wherein the conductor has a metal wire formed in a mesh shape.
Appendix 6: The method of manufacturing a semiconductor device according to Appendix 4, wherein the grounding body is an upper surface of the semiconductor element.
Appendix 7: The method for manufacturing a semiconductor device according to Appendix 4, wherein the grounding body is a metal post formed on the substrate.
Appendix 8: The method of manufacturing a semiconductor device according to Appendix 1, wherein the conductor is included in the resin sheet and is flat before the resin sheet is attached to the substrate.
Appendix 9: The method for manufacturing a semiconductor device according to Appendix 1, wherein the conductor is provided on a surface of the resin sheet on the substrate side before the resin sheet is attached to the substrate.
Supplementary Note 10: A substrate, a semiconductor element mounted on the substrate, a resin that is provided on the substrate and seals the semiconductor element, and is included in the resin, surrounds the semiconductor element, And a conductor having a hole which is lower than the position on the semiconductor element.

１０ 基板
２０ 半導体素子
２９ 金属膜
３０ 受動部品
３４ ポスト
４０ 導電体
４１ 凸部
４３ 凹部
５０ 樹脂シート
５５ 樹脂
６０ ローラ DESCRIPTION OF SYMBOLS 10 Board | substrate 20 Semiconductor element 29 Metal film 30 Passive component 34 Post 40 Conductor 41 Convex part 43 Concave part 50 Resin sheet 55 Resin 60 Roller

Claims (5)

基板上に半導体素子を搭載する工程と、
前記基板上に、孔を備える導電体と、前記導電体の上に位置する樹脂シートとを、前記導電体が前記半導体素子に対向するように配置する工程と、
前記樹脂シートを加熱して、前記樹脂シートの樹脂が前記基板と前記導電体との間に位置するように前記孔を介して流れ込み、前記樹脂シートを前記基板に貼り付けることにより、前記導電体が前記半導体素子を囲むように、前記半導体素子を前記樹脂を用い封止する工程と、
を含むことを特徴とする半導体装置の製造方法。 Mounting a semiconductor element on a substrate;
On the substrate, a step of a conductor with a hole, and a resin sheet which is located on the conductor, arranged so that the conductor facing the semiconductor element,
By heating the resin sheet, the resin of the resin sheet flows through the holes so that the resin is positioned between the substrate and the conductor, and the resin sheet is attached to the substrate , whereby the conductor so it surrounds the semiconductor element, a step of sealing with the semiconductor element and the resin,
A method for manufacturing a semiconductor device, comprising: 前記樹脂および前記基板を切断する工程を含み、
前記基板に前記樹脂シートを貼り付ける前において、前記導電体には凹凸が形成されており、
前記半導体素子を前記樹脂を用い封止する工程は、前記樹脂および前記基板が切断される領域に前記導電体の凹部が配置されるように、前記樹脂シートを貼り付ける工程を含むことを特徴とする請求項１記載の半導体装置の製造方法。 Cutting the resin and the substrate,
Before attaching the resin sheet to the substrate, the conductor is uneven,
The step of sealing the semiconductor element with the resin includes a step of attaching the resin sheet so that a concave portion of the conductor is disposed in a region where the resin and the substrate are cut. A method for manufacturing a semiconductor device according to claim 1. 前記半導体素子を前記樹脂を用い封止する工程は、前記樹脂シートを、前記基板にローラを用い加圧する工程を含むことを特徴とする請求項１または２記載の半導体装置の製造方法。   3. The method of manufacturing a semiconductor device according to claim 1, wherein the step of sealing the semiconductor element using the resin includes a step of pressing the resin sheet using a roller on the substrate. 前記半導体素子を前記樹脂を用い封止する工程は、前記基板上に形成され接地された接地体に、前記導電体を、電気的に接触させる工程を含むことを特徴とする請求項１から３のいずれか一項に記載の半導体装置の製造方法。   The step of sealing the semiconductor element with the resin includes a step of bringing the conductor into electrical contact with a grounded body formed on the substrate and grounded. The manufacturing method of the semiconductor device as described in any one of these. 前記導電体は、金属線が網の目状に形成されていることを特徴とする請求項１から４のいずれか一項記載の半導体装置の製造方法。   5. The method of manufacturing a semiconductor device according to claim 1, wherein the conductor has a metal wire formed in a mesh shape. 6.
JP2011064566A 2011-03-23 2011-03-23 Manufacturing method of semiconductor device Expired - Fee Related JP5732948B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011064566A JP5732948B2 (en) 2011-03-23 2011-03-23 Manufacturing method of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011064566A JP5732948B2 (en) 2011-03-23 2011-03-23 Manufacturing method of semiconductor device

Publications (2)

Publication Number Publication Date
JP2012204368A JP2012204368A (en) 2012-10-22
JP5732948B2 true JP5732948B2 (en) 2015-06-10

Family

ID=47185099

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011064566A Expired - Fee Related JP5732948B2 (en) 2011-03-23 2011-03-23 Manufacturing method of semiconductor device

Country Status (1)

Country Link
JP (1) JP5732948B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024018798A1 (en) * 2022-07-22 2024-01-25 ローム株式会社 Semiconductor device

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3190702B2 (en) * 1990-10-08 2001-07-23 株式会社東芝 Method for manufacturing semiconductor device
JP2000223647A (en) * 1999-02-03 2000-08-11 Murata Mfg Co Ltd Manufacture of high frequency module
JP3912324B2 (en) * 2003-05-15 2007-05-09 エプソントヨコム株式会社 Manufacturing method of surface acoustic wave device
FR2940588B1 (en) * 2008-12-19 2011-01-07 St Microelectronics Grenoble SURFACE ASSEMBLED MULTICOMPONENT ASSEMBLY

Also Published As

Publication number Publication date
JP2012204368A (en) 2012-10-22

Similar Documents

Publication Publication Date Title
CN106449556B (en) Semiconductor package with heat dissipation structure and electromagnetic interference shielding
TWI491018B (en) Semiconductor package and manufacturing method thereof
JP3082905B2 (en) Chip-on-board shielding structure and method of manufacturing the same
US20150115433A1 (en) Semiconducor device and method of manufacturing the same
KR20080014004A (en) Interposer and semiconductor device
TW201630084A (en) Semiconductor package structure and semiconductor process
TWI500130B (en) Package substrate, semiconductor package and methods of manufacturing the same
CN103811428A (en) Methods and apparatus for flip chip substrate with guard rings outside of a die attach region
JP2019075578A (en) Semiconductor package and method of manufacturing the same
CN103858227A (en) Wafer level applied RF shields
US9412703B1 (en) Chip package structure having a shielded molding compound
KR101301782B1 (en) Semiconductor package and fabricating method of thereof
JP5732948B2 (en) Manufacturing method of semiconductor device
KR20140079204A (en) Semiconductor package substrate, semiconductor package and the method for fabricating same of
TWI620356B (en) Package structure and manufacturing method thereof
JP5150553B2 (en) Wiring board and manufacturing method thereof
CN103354228A (en) Semiconductor packaging part and manufacturing method thereof
KR101011888B1 (en) Semiconductor package
JP2010287859A (en) Semiconductor chip with through electrode and semiconductor device using the same
JP4235092B2 (en) Wiring substrate and semiconductor device using the same
KR101795228B1 (en) Semiconductor Device and Manufacturing Method Thereof
JP2020088373A (en) Semiconductor package and fabrication method thereof
JP2009176895A (en) Semiconductor device and manufacturing method therefor
JP2012199283A (en) Semiconductor device
KR101024761B1 (en) Semiconductor package

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20131126

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20141226

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150127

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150227

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150317

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150330

R150 Certificate of patent or registration of utility model

Ref document number: 5732948

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees