JP5731104B2

JP5731104B2 - ひずみ層の製造方法

Info

Publication number: JP5731104B2
Application number: JP2009080291A
Authority: JP
Inventors: クリステル・デグー; フランク・フルネル
Original assignee: コミッサリアアレネルジーアトミークエオゼネルジザルタナテイヴ
Priority date: 2008-03-28
Filing date: 2009-03-27
Publication date: 2015-06-10
Anticipated expiration: 2029-03-27
Also published as: US7863156B2; JP2009246366A; ATE515795T1; EP2105958B1; FR2929447A1; FR2929447B1; EP2105958A1; US20090246933A1

Description

本発明は、ひずみ層を提供する方法に関しており、特に、単位セルまたは格子パラメータの適応を必要とするタイプのひずみ層に関している。

特に、ｓＳＯＩ（ひずみシリコンオンインシュレータ）のようなマイクロ電子工学のためのひずみ層の製造に適している。

ｓＳＯＩは、単位セルパラメータが適合できるバッファ層のできる限りの利用によってシリコン基板上に伸ばされたＳｉ_１−ｘＧｅ_ｘ（たいていｘ＝０．２）の層を成長することによって得られることが知られている。

次に、ＳｉＧｅの単位セルパラメータを保持するために、シリコンの非常に細かい層が成長される。Ｓｉ_０．８Ｇｅ_０．２の場合、シリコンはそれから、０．７％の不整合パラメータで約１．４ＧＰａにひずまされる。このひずみＳｉ層はそれから、ｓＳＯＩ（ひずみシリコンオンインシュレータ）を製造するために酸化ケイ素基板の上に遷移されうる。

他のｓＳＯＩを製造する方法は存在する。しかしながら、一般的にそれらは予想以上に高価な技術であるエピタキシを利用する。さらに、ひずみシリコン層内に高い割合（１０４／ｃｍ^２以上）で常に転移が存在している。

Ｂ．ＡｓｐａｒａｎｄＡ．Ｊ．Ａｕｂｅｒｔｏｎ−Ｈｅｒｖｅ "ＳｉｌｉｃｏｎＷａｆｅｒＢｏｎｄｉｎｇＴｅｃｈｎｏｌｏｇｙｆｏｒＶＬＳＩａｎｄＭＥＭＳａｐｐｌｉｃａｔｉｏｎ" Ｓ．Ｓ．ＩｙｅｒａｎｄＡ．Ｊ．Ａｕｂｅｒｔｏｎ‐Ｈｅｒｖｅ，２００２，ＩＮＳＰＥＣ，Ｌｏｎｄｏｎ，Ｃｈａｐｔｅｒ３，ｐａｇｅｓ３５−５２Ｑ．Ｙ．Ｔｏｎｇｉｎ "ＳｉｌｉｃｏｎＷａｆｅｒＢｏｎｄｉｎｇＴｅｃｈｎｏｌｏｇｙｆｏｒＶＬＳＩａｎｄＭＥＭＳａｐｐｌｉｃａｔｉｏｎｓ"，Ｓ．Ｓ．ＩｙｅｒｅｔＡ．Ｊ．Ａｕｂｅｒｔｏｎ−Ｈｅｒｖｅ，２００２，ＩＮＳＰＥＣ，Ｌｏｎｄｏｎ，Ｃｈａｐｔｅｒ１，ｐａｇｅｓ１−２０Ｋ．Ｓａｔａｇｕｃｈｉｅｔａｌ． "ＥＬＴＲＡＮｂｙＳｐｌｉｔｔｉｎｇＰｏｒｏｕｓＳｉｌａｙｅｒｓ"，Ｐｒｏｃｅｅｄｉｎｇｓｏｆｔｈｅ９ｔｈＩｎｔｅｒｎａｔｉｏｎａｌＳｙｍｐｏｓｉｕｍｏｎＳｉｌｉｃｏｎ‐ｏｎ‐ＩｎｓｕｌａｔｏｒＴｅｃｈ．ａｎｄＤｅｖｉｃｅ，９９‐３，ＴｈｅＥｌｅｃｔｒｏｃｈｅｍｉｃａｌＳｏｃｉｅｔｙ，Ｓｅａｔｔｌｅ，ｐ．１１７‐１２１（１９９９）

本発明は、例えば半導体から作られた層においてひずみを生み出すための方法に関しており、
ａ）電場または磁場または光束の影響の下、平面内で変形することのできる少なくとも一つの基板を備えているひずみの第１の構造、または手段を有しているこの層を集結する段階と、
ｂ）変形可能な構造、または層に適用された電場または磁場または光束を修正することによって前記基板、または前記層をひずませる段階と、
を備えている。

本発明は、ヘテロエピタキシの段階も無く実行することができ、これは、ひずみ層内での転移の数を制限し、及び／またはひずみ材料の選択の制限を解放する。

本発明によると、ひずみ層は、変形可能な材料の構造または層の圧電、または電歪、または磁歪、または光歪性能を利用することによって製造される。

圧電、または電歪材料を有するひずみに対する構造の場合、二つの電極が基板、または圧電層、または電歪層の両側面上に配置される。

基板または変形可能な層に適用された電歪、または磁歪、または光歪の修正は、適用された前記場、または前記束の増加（または発生）、または減少（または消去）、または反転を含みうる。

前記ひずみ層は、最初は基板の一部となりうる。この基板は、段階ａ）の間に第１のひずみ構造と集結される。

前記層はそれから、例えば、機械タイプの薄化操作によって、または（例えば、気体種の埋め込みを経て）この基板内で作られた脆化領域に沿った基板の破砕によって、基板の残りから個別化されるか、または分離される。

あるいは、本来の基板は、埋め込まれたエッチング停止層を備えうる。この場合、本来の基板の薄化は、機械的、及び／または化学的タイプであり、この停止層に達するまで実行される。それから、残ったひずみ層を放すために、それから化学的に除去される。

本発明による方法は、
段階ａ）に先立って、ひずみ層に適用されるものと反対符号を有する事前のひずみを有して、第１のひずみ構造のひずみを経る事前のひずみの段階と、
段階ａ）の後で、ひずみ層をひずませるために、事前のひずみを解放する段階と、
を備えている。

前記基板または変形可能な層の予備のひずみは、ひずんでいるか、またはひずまされる層のひずみを生み出すか、または増大させることを可能にする。

追加のひずみは、変形可能な層に適用される電場、または磁場、または光束の修正によって、このようにしてひずみ層に有利的に適用される。

ひずみ層は有利的に、基板または遷移層と共に集結されうる。本文のいたるところで、二つの表現「基板」及び「層」が、考慮される要素の厚さに関係なく、等価に用いられる。

最終基板との集結に先立って、層をひずませることがこのように可能である。

例えば、このようにしてｓＳＯＩ型基板の製造をすることが可能である。

集結の段階は、分子結合のタイプでありうるが、結合の他のタイプも可能である（例えば、糊またはポリマーの利用）。

ひずみ層が遷移基板に結合された後、ひずみ構造は完全にまたは部分的に取り除かれる。

ひずみ層を有する前記ひずまされる層の集結に対するエネルギーは、前記遷移基板と共にひずみ層を集結するためのエネルギーより低い。前記薄膜はこのように、遷移基板上の遷移の間に、容易に取り外されうる。

第２の構造は、第２のひずみ構造でありうるか、またはその部分を形成する。前記遷移基板との集結の後、第１の、または第２のひずみ構造を経て、前記ひずみ層の追加のひずみを実行することが可能である。

あるいは、第２の基板との集結の段階の後で、本発明による方法は、
ａ’）前記遷移基板から第１の、または第２のひずみ構造に向かって、前記ひずみ層を集結する段階と、
ｂ’）第１の、または第２のひずみ構造を経て前記ひずみ層に追加のひずみを行う段階と、
を備えうる。

段階ａ’の間に、前記ひずみ層の前記集結は、一時的なハンドルを有する前記ひずみ層の第１の集結を備え、及びそれから前記ひずみ構造上にひずみ層の第２の集結を備えうる。この場合、ひずみ構造は、段階ａ）及びｂ）においてすでに用いられたものでありうる。

より一般的に言うと、本発明による方法は、
ａ’）段階ａ）及びｂ）を適用することによる第１のひずみの後で、第１のひずみ構造から第２のひずみ構造に向かって前記ひずみ層を集結する段階と、
ｂ’）この第２のひずみ構造を経て、前記ひずみ層に追加のひずみを行う段階と、
を備えうる。

ここで再び、他の集結基板を経て、前記ひずみ層の集結があってもよい。

前記第２のひずみ構造は、電場、または磁場、または光束の影響下で、平面内で変形することのできる少なくとも一つの構造、または一つの層を備えうる。段階ｂ’の場合において、後者はそれから、第２のひずみ構造の前記変形可能な基板、または変形可能な層に適用された、電場、または磁場、または光束の修正を経て、前記層のひずみを備えうる。

このように、本発明による方法の実施形態に関わらず、この方法は繰り返される。

前記基板、または変形可能な層は厚く、一般的に、２００μｍより大きな厚さ、または２００μｍと５００μｍまたは１ｍｍの間の厚さを有しうる。

それは同様に、２００μｍより小さい厚さ、または５０μｍより小さい厚さ、または１μｍと５０μｍまたは２００μｍの間の厚さでさえ有しうる。

（変形可能な層を有している）ひずみ構造は同様に、前記ひずみ層の前記結合、及び／または前記変形可能な層の前記ひずみの適用を補助するフィルムを備えうる。

ひずみ構造とのひずみ層の分子結合は、前記変形可能な層上、または電極上で直接実行されうる。

あるいは、分子結合、及び／またはひずみの適用を容易にするために、フィルムが変形可能な層上、または電極上、及び／またはひずみ層上に配置されうる。このフィルムは、例えば（例えば、窒化物または酸化ケイ素の）誘電層である。

中間層、例えば、ＳｉＯ_２またはＧｅ、またはＳｉ_３Ｎ_４またはＨｆＯ_２の厚い層がそれと共に電極上に、または、ひずみ層が集結される前記基板または前記層上に形成されうる。前記中間層は、ひずみ層と集結する面上に荒さを有しうる。

圧電材料を備えている基板上でひずみ層の集結の方法を示している。圧電材料を備えている基板上でひずみ層の集結の方法を示している。圧電材料を備えている基板上でひずみ層の集結の方法を示している。電位差が印加される圧電材料を備えており、平面内で材料、及びそれ故ひずみ層の変形、を含んでいる基板上のひずみ層を示している。遷移基板上のひずみ層を遷移させる段階を示している。エネルギーが与えられた圧電材料の層上でのひずみ層を示している。本発明による方法を実行するための段階を示している。本発明による方法を実行するための段階を示している。本発明による方法を実行するための段階を示している。停止層を有する基板から運ばれた、ひずみ層を集結する方法を示している。停止層を有する基板から運ばれた、ひずみ層を集結する方法を示している。停止層を有する基板から運ばれた、ひずみ層を集結する方法を示している。本発明による方法の他の実施形態を示している。本発明による方法の他の実施形態を示している。

本発明による方法は、圧電性、または電歪性、または磁気歪性、または光歪性物質から作られる基板を実装する。本発明は圧電性基板の場合で以下に説明する。

続いて、基準は「ＳｍａｒｔＣｕｔ（登録商標）」基板破砕法でなされる。この方法は、例えば非特許文献１において述べられている。

続いて、基準は同様に、直接結合とも呼ばれる分子結合によってなされる。これはより具体的に、ひずみを受ける層に由来する基板とひずみ構造との接合の場合である。この接合技術は特に非特許文献２によって述べられている。

このような集結に先立って、制御された結合エネルギーを有する結合を可能にするために、結合層の堆積、及び／または研磨、及び／または洗浄、及び／またはプラズマ工程、のような集結される表面の準備のための段階が実行される。

結合されている面は、特にそれらを親水性、または疎水性にさせるために、平坦化され、及び分子結合のための準備がなされうる。

加熱処理が結合エネルギーを増加させる目的で次に適用される。存在する基板の性質に依存して、同様に、層の互換性に依存して、過熱処理は２０℃から１２００℃の間で数十分から数時間の間実行されうる。

図１Ａで示された第一実施形態において、二つの面２’，２’’を有する圧電性材料からなる基板２を備えており、及びこれらの各面の上に金属電極４，６が提供されている構造が提供される。圧電性材料は例えば、ベルリン石（ＡｌＰＯ_４），酸化亜鉛（ＺｎＯ），石英，トパーズ、オルトリン酸ガリウム（結晶ＧａＰＯ４），ランガサイト（Ｌａ_３Ｇａ_５ＳｉＯ_１４），チタン酸バリウム（結晶ＢａＴｉＯ_３），またはチタン酸鉛（ＰｂＴｉＯ_３），またはチタン酸ジルコン酸鉛（Ｐｂ（ＺｒＴｉ）Ｏ_３）（ＰＺＴ），またはニオブ酸カリウム（ＫＮｂＯ_３），またはニオブ酸リチウム（ＬｉＮｂＯ_３），またはタンタル酸リチウム（ＬｉＴａＯ_３），またはタングステン酸ナトリウム（Ｎａ_ｘＷＯ_３），またはＢａ_２ＮａＮｂ_５Ｏ_５，またはＰｂ_２ＫＮｂ_５Ｏ_１５，の間から選ばれる。

初期基板１００は、圧電性材料に結びついた二つの電極のうちの一つ、この場合は電極６の自由表面に、直接または結合層、例えばＳｉＯ_２またはＳｉ_３Ｎ_４の薄い層、のどちらかによって接触して配置され、及び例えば分子結合によって集結される。

この集結の後で、前記基板１００は例えば機械的化学的研磨を経て薄くされる。基板材料１００の層１０がそれから得られ、この同様の電極６の上に転移される（図１Ｃ）。

あるいは（図１Ｂ）、前記薄化は、基板１００の脆弱な組込み領域、例えば多孔性領域または一つ以上の気体種類の注入（Ｓｍａｒｔｃｕｔ（登録商標）技術）によって得られた領域に沿って破砕することによって得られうる。多孔性層の獲得は、例えば非特許文献３に述べられている。

注入の場合、（場合によって誘電層、例えばＳｉＯ_２で覆われている）基板１００は、遷移される材料の薄層１０に対して、所望された深さに近い平均深さｐまで、鉄及び／または原子で事前注入されている。それから脆化領域１０４が形成される。電極６の自由表面での集結後に、電極６上に残っている基板材料１００の薄層１０を残すために、この脆化領域１０４の位置で、例えば、熱的または機械的効果を経て、破砕が実行される。

さらにあるいは、本来の基板１００は組み込まれた停止層１０５を備えうる（図８Ａ）。圧電材料に関する二つの電極の一つの自由表面との分子結合を経た集結の後で、基板は第１に機械的に、それから化学的に、この停止層１０５に到達するまで薄化される（図８Ｂ）。後者は次いで、選択的にひずまれる層１０に関して化学的に除去される（図８Ｃ）。この停止層は、例えばシリコン表面フィルムがひずまれる層を備えている一方で、ＳＯＩ基板の酸化物の薄層となりうる。

上で述べられた三つの場合において、ひずまれる材料の微細層１０は圧電材料に関する電極の一つ、この場合は電極６と集結される。この集結は、好ましくは分子結合によって実行されるが、結合のその他のタイプも可能である（例えば糊またはポリマーを利用）。集結または結合は、フィルム１０のひずみの間、集結または結合の完全性を保証するのに十分な強さのエネルギーの程度を有している。

前記集結または結合エネルギーは、層１０がこの集結または結合インターフェイスの位置で容易に取り外せるように提供されうる。

あるいは、中間層、例えばＳｉＯ２，またはＧｅ，またはＳｉ_３Ｎ_４，またはＨｆＯ_２よりなる厚い層は、例えば選択的エッチングによって、この層とこの電極の後の取り外しを容易にするために、ひずみ材料の層１０と電極６の間に提供されうる。

図２は、二つの電極４，６によって電位差がＺ軸に沿って印加されたとき、図１の集結で得られた効果を示している。印加された電圧は、それに関して、印加された電位差を基に、例えば層１０がストレスを受けることをもたらす平面内での圧電材料２の変形を提供することを可能にしている。

後者はそれから、例えば、分子結合を経て遷移基板２０と集結されうる（図３）。層１０は、基板２０に直接集結されるか、または図３で示されるような、例えば酸化物の層２２によっても集結され、または糊によって集結されうる。

この集結の後で、（少なくとも一つの圧電性基板、及び二つの電極を備えている）構造は少なくとも部分的に（例えば、前記構造と層１０の間のインターフェイスの位置で取り外すことによって）分離されうる。

電極４，６によって圧電基板２に印加された電位差は、最終基板２０の上に層１０を遷移させる全体の工程の間、維持されうる。あるいは、最終基板に集結する段階の間だけに印加することもできる。この方法で、材料の層１０が得られ、これはホスト基板に集結されており、及びひずみを有している。例えば、それが（基板２０の表面酸化を経て得られる）酸化ケイ素の層２２で提供されるシリコンホスト基板２０を考慮する場合、シリコンのひずみ薄層の遷移は、ｓＳＯＩ型の基板を得ることを可能にしている。

それによって圧電性材料より作られた基板２上の単一のひずみ操作の後で、及び基板２０の単一の集結の後で、ひずみ薄層フィルム１０を得ることが可能である。

しかしながら、基板２０の層１０に、第１のひずみ操作の間の同様な方法でひずみ構造を、または、電場または磁場または、光子束の影響の下にある平面内で形成されることが可能な材料より作られた他の層を備えている異なる構造を、再度集結することによって、前記方法を繰り返すことも同様に可能である（これらの変形モードは後で述べられる）。

あるいは、ひずみ層１０は、第１のひずみ構造から第２のひずみ構造へ直接遷移しうる。この第２のひずみ構造は、上で既に述べられたか、または以下で述べられるような本発明による構造の一つのタイプでありうる。特に、第２のひずみ構造は、前記第１の構造に似ているか、一致している。

第１のサイクルの間で得られた第１のひずみ値（ｓｔｒａｉｎｖａｌｕｅ）はそれから、例えば、第１の値より大きな第２の値を得るために増加されうる。このようなサイクルは、任意の所定のひずみの状態を達成するために任意の回数だけ繰り返されうる。

この方法の繰り返しは、以下でより詳細に説明されるように、層２に予備の変形を適用することによって、事前ひずみ、または事前変形の適用と結び付けられるか、または結び付けなくてもよく、これはひずみ材料の層に適用されるものとは反対である。

この方法で、本発明が繰り返されるとき、ひずみ材料との集結に先立って、第２の圧電性、または電歪性、または磁歪性または光歪性材料が事前変形され、この事前変形は、ひずみ材料が受けるものとは反対である。いったんひずみ層が遷移されると、応力は緩和され、二回目にひずみ材料を既にひずませる。次に、反対の応力が適用され、三回目にひずみ材料をひずませる。

例えば、圧電性材料の場合、２０ＭＶ／ｍの場が、２００ｐｍ／Ｖの圧電係数ｄ_３．１を有するＰＺＴ基板を備えており、薄いシリコンフィルムが遷移される構造の電極の終端に適用される。これは、このフィルムを０．４％ひずませる。第２の構造がそれから得られ、これは−２０ＭＶ／ｍの場を受けた巨大なＰＺＴ材料を備えており、及びそれからシリコンフィルムが、この第２のＰＺＴ基板に関する電極上に遷移される。電圧が消され、これはこの第２の構造を消去し、及びさらにシリコンの単位セルパラメータを０．４％まで増加させる。次に、２０ＭＶ／ｍの場が印加され、これはさらに前記シリコンの単位セルパラメータを０．４％増大させる。シリコンはそれから酸化ケイ素基板の上に遷移され、そしてｓＳＯＩがそれから得られ、これは１．２％の応力の下の単位セルパラメータを有している。

一般的に言うと、圧電材料２の変形は以下の関係式で与えられる。

ここで、ｄ_ｉ，ｊは材料の圧電係数であり、ＥはＶｍ^−１で印加された場であり、及び／またはＬ_０は初期変形である。

変形は以下の条件下で計算されうる。基板２は、５００μｍの厚さを有し、２００ｐｍ／Ｖのオーダの係数ｄ_３．１を有する圧電材料ＰＺＴから作られていると考慮し、及びＰＺＴ材料基板の二つの電極４，６の間に１０，０００Ｖの電圧が印加される。

電場は２０ＭＶ／ｍである。この値は、６３ＭＶ／ｍより大きいＰＺＴのブレイクダウン電圧より低い。

これは、ＳｉＧｅに関する周知の技術において、ＳｉＧｅ上のｓＳｉの実質的に等量に相当する０．４％のオーダの変形をもたらす。

他の例となる実施形態によると、圧電材料は石英である。

基板２はこのようにして、２００ｍｍの直径と、５００μｍの厚さを有すると考慮される。二つの電極４，６は次に、石英基板の両面上に導電材料（例えばＡｕまたは導電性酸化物より作られる）を堆積することによって作られる。酸化物が同様に堆積される。例えば、ＳｉＯ_２の５００ｎｍがＰＥＣＶＤ（プラズマ強化化学気相蒸着）を経て堆積される。酸化物堆積の温度は、電極の集積を保証するためにそれほど高くない温度で選ばれる。

前記酸化物は、取り外し可能な結合を提供するために、（化学的またはプラズマ工程を経て）任意でわずかに粗面化される。

例えばシリコンから作られ、そして酸化物、例えば熱酸化物の薄い層で被覆されうるひずみ層１０は、次にこの酸化物層に集結される。例えば、ＳＯＩ基板から始め、酸化物の薄い層で被覆されうるこのＳＯＩのシリコン表面層は、電極上に堆積された酸化物層と集結及び結合される。このＳＯＩ基板はそれから、圧電基板の電極上で、酸化物層上のシリコン層のみを離すために、薄化される。

任意的に、遷移または集結された層の薄化が実行されてもよい。

一度、例えば２０ｎｍ、または一般的に５ｎｍと１００ｎｍの間の厚さを有するシリコンＳｉの層１０は、このようにして酸化物層に集結され、電圧が二つの電極４，６の間に印加され、応力下でのこのシリコン層１０を配置させる効果を有する。

この場合の係数ｄ_３．１は、３ｐｍ／Ｖのオーダであり、及び４０００Ｖの電圧が材料２の終端（二つの電極４，６の間）に印加される。

これは、８ＭＶ／ｍの電場（石英内でのブレイクダウン電圧限界に非常に近い）と、０．００２％のオーダの変形をもたらす。

結果の変形値は低い。しかしながら、石英は２００ｎｍで利用できる非常に大きな材料であるという利点を有している。さらに、すでに上で述べたように、シリコンを次第にひずませるために、ひずみサイクルを繰り返すことが可能である。

最後に、応力が加えられたシリコンは、ひずみシリコン表面層と共に、ＳＯＩ構造を得るために表面酸化シリコン基板２０と集結される。

ひずんでいるか、または圧電性材料でひずまされた層１０の集結または結合に先立って、それがひずんでいるか、またはひずまされた材料に適用することを望むものとは反対の変形をそこへ加えることによって、層２の事前変形を実行することが有利的に可能である。層１０の圧電性材料との集結の後で、適用される応力をキャンセルするか修正することによって後者の上のひずみは完全にまたは部分的に解放される。層１０はそれからひずまされる。このようにしてひずまされた層は、最終、または遷移基板と集結されうる。

あるいは、層２は、この材料上での応力をさらに増加させるために、そこに、ひずまされる材料に適用することを望むようなものと同様の信号である変形を適用することによって再度変形される。

一般的に、応力を与える間、３ＭＶ／ｍのオーダである空気の絶縁破壊電圧は問題ではない。しかしながら、これが、その場合でない場合、圧力を修正することによって、または周囲の気圧を備えるガスの性質を修正することによって、または真空下でシステムを配置することによって空気の絶縁破壊電圧の値を増加することが可能でない。

上で述べられた実施形態は不利点を有している。それは非常に大きな圧電材料２を実装し、及び比較的高い電圧を必要とする。それ故、前記方法の他の実施形態によると、非常に大きな基板は使用されないが、しかし、例えば、サポート基板の上の堆積または遷移を経て得られた一つ以上の圧電材料の薄い層が用いられる。このような薄い層、または一連の薄い層は、例えば、２００μｍより小さいか、１μｍから１００μｍの間の厚さである。

この層は、ひずみ層が結合される基板を形成するために、サポート基板上に堆積されうる。この場合、十分に柔軟なサポート基板は、変形可能な層を変形されうるようにするために、選ばれる。必要なら、中間層がこの目的のために提供されてもよい。

電極４，６のスタックと共に、圧電材料は、圧電材料の変形を可能にし、及びそれ故上部層１０の歪みを可能にするため、延性層、または例えばポリマータイプ（特に、これはＰＤＭＳまたはポリビニリデンフッ化物（ＰＶＤＦ））のサポート基板２６上に堆積または遷移されている。この延性層は、圧電性材料が変形されることを可能にしている。参照番号２８は、サポート基板を指している。

この場合、ひずみの大きさのオーダは以下のようである。

圧電材料の変形は、上ですでに示されたような同様の形態によって与えられる。同一のＰＺＴ材料は２００ｐｍ／Ｖのオーダの同一の係数ｄ_３．１と共に考慮される。

１００μｍの厚さを有する層２の両側面上に適用された４０００Ｖの電圧に対して、４０ＭＶ／ｍの電場がある。

これは、２０％のＧｅを有するＳｉＧｅ上のｓＳｉの等量に実質的に一致する０．８％のオーダの変形をもたらす。

このひずみ値は、圧電材料の層２の厚さ、または適用される電圧のどちらかによって調節されうる。他の係数ｄ_３．１を有する他の圧電材料を選択することも同様に可能である。

結果として、この実施形態により、非常に大きな圧電材料の基板は実装されず、むしろ厚さが例えば１μｍと１００μｍの間にあるそのような材料の薄い層が実装される。

このような圧電材料の薄い層は、有利的に実装され、及び最終的な受信基板２０は、電圧が最後の結合操作の後に解放された場合に破壊しないように厚くなっている（例えば、１００μｍと１μｍの間の厚さを有している）。

ひずみの下で薄い圧電材料を配置する事実は、電圧が消去され、及びそれ故薄い圧電材料の歪みが解放されるとき、ひずみフィルムを取り外すことの手助けとなりうる。これは、このフィルムの結合インターフェイスで機械的歪みを適用することによりなされる。

以下の実施例のそれぞれは、非常に大きな基板ではなく、例えば１０μｍの厚さを有する圧電材料の細かい層を有する実施形態の実装に関している。

第１の例となる実施形態において、石英が利用され、圧電材料は２００ｍｍで利用できる利点を有している。初期構造は図４にある。

層２６はＰＤＭＳ（例えば２時間で２００℃の緻密アニール）の堆積を経て得られ、及び基板２８はシリコンより作られる。電極４，６は導電性材料の堆積に起因する（例えば、Ａｕ、または導電性酸化物よりなる）。

石英は次に、例えば、擦り合わせ及び研磨によって、１０μｍの厚さまで薄くされる。金属材料の低温堆積（＜２００℃）が第２の電極を形成するために実行される。後者は、低温で任意に酸化物で被覆される（例えば、２００℃未満の温度でＳｉＯ_２の堆積）。

任意的に、前記酸化物は、取り外し可能な結合を作り出すために（化学的またはプラズマ工程を経て）わずかに荒くされてもよい。

（例えばシリコンで作られた）ひずみ層は、次にこの酸化物の上に遷移される。これを達成するために、ＳＯＩ３１からはじめ（図５）、それから結合／薄化を経てシリコンの層１０を遷移させることが可能である。非常に大きな基板から始めて、それから結合及び薄化を進めること、またはこのタイプの薄化を可能にしている温度が、ポリマー層と合っている場合は、ＳｍａｒｔＣｕｔ（登録商標）法で進めることも可能である。

全ての場合において、図６の構造が得られる。

一度Ｓｉ層の表面が薄くされると、Ｓｉ層に応力を与える効果を有する電圧が二つの電極の間に印加される。

石英に対する係数ｄ_３．１は３ｐｍ／Ｖのオーダであり、８０Ｖの電圧が電極４，６の間に、１０μｍの厚さを有する材料２の端部で印加される。これは、８ＭＶ／ｍの電場、０．００２％のオーダの変形をもたらす。これは、２０％のオーダのＧｅの濃度を有するＳｉＧｅで得られた応力に相当する。

Ｓｉのこの応力の加えられた層は次に、ｓＳＯＩを得るために応力を維持すると同時に、酸化シリコン基板２０の上に遷移される（図７）。

上で既に述べられたようにひずみを増加することが望ましい場合、結合‐ひずみ‐ストリッピングの操作は、任意に何度か実行されてもよい。

第２の実施形態において、ＰＺＴは圧電材料として使用される。前の例となる実施形態に対して、１０μｍの厚さまでＰＺＴの堆積を経て得られる層２の形成を除く上で述べられた段階が繰り返される。

ここで再び、取り外し可能な結合を作り出すために、前記酸化物は（化学的またはプラズマ工程を経て）任意的にわずかに荒くされてもよい。

（例えばシリコンで作られた）ひずみ層は、次にこの酸化物に集結される。これを達成するために、前例において述べられた技術の一つを実装することで、ＳＯＩ３０（図５）、または大きな基板で始めることは可能である。

全ての場合において、図６の構造が得られる。

Ｓｉの層は次にひずまされる。ＰＺＴに対する係数ｄ_３．１は、２００ｐｍ／Ｖのオーダであり、４００Ｖの電圧が電極４，６の間に、１０μｍの厚さを有する材料２の終端で印加される。これは４０ＭＶ／ｍの電場と、０．８％のオーダの変形をもたらす。これは、２０％のオーダのＧｅ濃度でのＳｉＧｅを有するｓＳｉフィルムにおいて得られたひずみに相当する。

上で述べられた実施例は、電場の影響下で変形することが可能である圧電材料の層に関連している。

同様の記述は、同様に電場の影響下で変形するようになる電歪材料の層に対して適用できる。

後者は、電歪材料の層の両側面に位置された二つの電極を経て印加される。それ故、ひずみ構造は上で既に述べたものと同一か同様である。上で既に述べられたような薄層を有する実施形態は、このタイプの材料に対して有効なままである。厚さの範囲は有効なままである。このような薄層、または一連の薄層は例えば２００μｍ未満か、または１μｍから１００μｍの間の厚さである。

一つのひずみの方法は、上で既に述べられたものと同一であるか同様である。

層１０は、図１Ａ，１Ｂ，５‐６，８Ａ‐８Ｃに関連して上で述べられた方法で、基板の電極、または電歪材料の層と、例えば、分子結合を経て、終結される。

以下の材料が電歪材料の例として参照されうる。
‐ニオブ酸鉛マグネシウム（ＰＭＮ）型の化合物
‐ニオブ酸鉛マグネシウム‐チタン酸鉛（ＰＭＮ‐ＰＴ）型の化合物
‐チタン酸鉛マグネシウムジルコニウム（ＰＬＺＴ）型の化合物

本発明、及び上で述べられたそれに関する代替となる全ては磁歪材料から作られる層にも適用できる。

この場合、電場の印加のために電極が提供される必要はない。このとき、それは順に集結された層のひずみをもたらす磁場の印加である。磁歪材料の間で、参照はコバルト及びＴｂ_ｘＤｙ_１−ｘＦｅ_２の形態のＴｅｒＦｅＮｏｌ−Ｄ（Ｔｅｒはテルビウム、Ｆｅは鉄、ＮＯＬは米海軍兵站研究所、Ｄはジプロシウム）よりなされうる。

図９は、例えば分子結合を経て、磁歪材料の層２００、及びひずまされる層１０の集結を示している。後者は、図１Ａ，１Ｂ，５‐６，８Ａ‐８Ｃに関連して上で述べられた方法の一つで得られうる。磁場Ｂは、そのような場を生み出すための手段の補助と共に適用される。これらの手段は図に示されていない。層２００の材料を有するこの場Ｂの相互作用は後者を変形させる。上で既に述べられた薄い層を有する実施形態は、このタイプの材料に対して有効なままである。厚さの範囲は有効なままであり、このような薄膜、または一連の薄膜は、例えば２００μｍ未満か、または１μｍと１００μｍの間の厚さである。

一つの例となる実施形態によると、磁歪材料はテフロン（登録商標）‐Ｄである（Ｔｂ_０．３Ｄｙ_０．７Ｆｅ_１．９）。

これによって、直径が２００ｍｍであり厚さが５００μｍであるテフロン（登録商標）‐Ｄより作られた基板２に対して考慮される。結合層として働くために酸化物が任意に堆積される。前記酸化物は、取り外し可能な結合を作り出すために（化学的またはプラズマ工程を経て）わずかに荒くされうる。

例えばシリコンで作られたひずみ層は、次にこの酸化物層に集結される。例えば、ＳＯＩ基板から始まり、このＳＯＩのシリコン表面層は酸化物層に集結され及び結合される。このＳＯＩ基板は、磁歪基板の酸化物層上のシリコン層（及びあるいは酸化物層）のみを離すために、それから薄化される。

任意的に、遷移された層の薄化が実行されてもよい。

例えば２０ｎｍの厚さ（５ｎｍと１００ｎｍの間、好ましくはおおよそ２０ｎｍ）を有するシリコンＳｉの層は酸化物層に集結されており、（テフロン（登録商標）‐Ｄウェーハと垂直に）磁場が構造全体に印加され、これは、ウェーハの平面内でテフロン（登録商標）‐Ｄを収縮させる効果を有し、及びそれ故、圧縮応力の下でシリコン層の配置の効果を有している。５×１０^−４のΔＬ／Ｌと共に、０．０５％の変形が得られる。

この操作を繰り返すこと、及び／または同様に、分子結合に先立って磁歪材料を事前にひずませることも可能である。

本発明、及びそれに関して上で述べられた代替となる全ては図１０で示されるような光歪材料より作られる層２２０にも適用できる。

この場合も、電極は電場を印加するために提供される必要は無い。

このとき、それは、この材料への光束２２２の印加であり、これはそれ故層２２０の平面内での変形をもたらし、順に、分子結合を経て基板２２０と集結された層１０のひずみをもたらす。

後者が透明な場合（図１０の場合）、または基板２００の対抗面の傍にある場合、図には示されていない放射源から入射する光束２２２は、ひずみ層１０を通って指向される（ビーム２２３；透明光歪または半透明材料から作られたサポート基板２２０が用いられる）。この層１０は図１Ａ、１Ｂ、５‐６，８Ａ‐８Ｃに関連する上で述べられた方法の一つにおいて得られうる。

光歪材料の間で、参照はセラミックＰＬＴＺ（上で既に述べられた組成）、またはタングステンでドープされた（上で既に述べられた組成の）結晶のＰＭＮ‐ＰＴ型、またはニオブ酸鉛ジルコニウム、及びチタン酸鉛型（ＰＺＮ‐ＰＴ）である。

上ですでに述べられた薄層を有する実施形態は、このタイプの材料に対して有効なままである。厚さの範囲は有効なままである。このような薄層、または一連の薄層は、例えば２００μｍ未満、または１μｍと１００μｍの間の厚さである。

光歪材料を備えたひずみシステムを有する一つのひずみの方法は上で既に述べられた方法と同一、または同様である。

上で述べられた三つの他の例において（電歪、または磁歪、または光歪）、圧電材料の場合で既に説明されたような、ひずみの一連の応用であってもよい。さらに、基板は最初に事前にひずまされ（ひずみ層に適用されるひずみとは反対符号のひずみの応用）、一方で事前のひずみはそれから基板に層１０の集結の後で解放される。

磁歪または光歪の場合において、他の材料の場合において、反対符号の事前のひずみが適用される。

例えば、場、または光子の印加は収縮を作る。ひずみの応用に先立って、層が基板またはこの材料の層に集積される場合、圧縮が作り出される。結合または集結がひずみの後で実行される場合、応力がひずみの解放の間に作り出される。

２基板
２’，２’’ 面
４，６金属電極
１０層
２０遷移基板
２２層
２６，２８サポート基板
３０ＳＯＩ
１００初期基板
１０４脆化領域
１０５停止層
２００，２２０層
２２２光束
２２３ビーム

Claims

基板上のひずみ層を製造する方法であって、以下の一連の段階、
ａ）電場または磁場または光束の影響の下で、平面内で変形することのできる少なくとも一つの変形可能な基板を備えている第１のひずみ構造と、ひずみを受ける層とを接合させる段階と、
ｂ）前記変形可能な基板に適用された電場または磁場または光束を修正することにより、前記変形可能な基板をひずませて、前記層から前記ひずみ層を得る段階と、
ｃ）前記ひずみ層を遷移基板と接合させる段階と、
ｄ）前記ひずみ層及び前記遷移基板の接合体から前記第１のひずみ構造を全てまたは部分的に除去する段階と、
を備えた方法。
前記第１のひずみ構造と前記ひずみを受ける層とを接合させる段階ａ）は、基板と前記第１のひずみ構造とを接合する段階、及びそれから前記基板を薄化する段階を備えている請求項１に記載の方法。
前記薄化は機械的なタイプであるか、または脆化領域に沿った基板の破砕を実行することによるか、または停止層まで機械的及び／または化学的な薄化によることである請求項２に記載の方法。
前記薄化される基板はＳＯＩ型基板である請求項２または３に記載の方法。
段階ａ）に先立って、前記ひずみを受ける層に適用されるものと反対の符号を有する事前のひずみで、前記第１のひずみ構造をひずませる段階を備えた事前ひずみの段階と、
段階ａ）の後、且つ段階ｂ）の前に、前記事前ひずみを解放して、その結果前記ひずみを受ける層をひずませる段階と、
を備えた請求項１から４のいずれか一項に記載の方法。
前記接合させる段階ａ）及びｃ）の少なくとも一つは、分子結合を経て実行される請求項１から５のいずれか１項に記載の方法。
前記第１のひずみ構造と前記ひずみを受ける層との接合は、前記ひずみ層と前記遷移基板との間の接合より弱い請求項１から６のいずれか一項に記載の方法。
前記遷移基板は、酸化物表面層を備えている請求項１から７のいずれか一項に記載の方法。
前記遷移基板は、シリコンから作られ、及びシリコン酸化物表面層を備えており、前記ひずみを受ける層はシリコンから作られている請求項１から８のいずれか一項に記載の方法。
前記第１のひずみ構造は圧電、または電歪、または磁歪、または光歪材料の変形可能な基板または変形可能な層を実装しており、１μｍと１ｍｍの間の厚さを有している請求項１から９のいずれか一項に記載の方法。
前記ひずみを受ける層が接合される前記変形可能な基板上に中間層が形成されている請求項１から１０のいずれか一項に記載の方法。
前記中間層は、ＳｉＯ_２またはＧｅまたはＳｉ_３Ｎ_４またはＨｆＯ_２の厚い層である請求項１１に記載の方法。
前記中間層は、前記ひずみを受ける層に接合される面上に荒さを有している請求項１１または１２に記載の方法。
前記ひずみを受ける層は半導体材料から作られている請求項１から１３のいずれか一項に記載の方法。
前記第１のひずみ構造は、圧電材料から作られた変形可能な基板または変形可能な層、及びこの変形可能な基板またはこの変形可能な層の両側面上に配置された電極を備えている請求項１から１４のいずれか一項に記載の方法。
中間層が前記電極のうちの一つの上に形成されている請求項１５に記載の方法。
段階ｄ）の後で、
ａ’）前記第１のひずみ構造または第２のひずみ構造と、前記ひずみ層とを接合させる段階と、
ｂ’）前記第１のひずみ構造または前記第２のひずみ構造をひずませることにより、前記ひずみ層をさらにひずませる段階と、
をさらに備えている請求項１から１６のいずれか一項に記載の方法。
前記遷移基板は第３のひずみ構造を形成しているか、または備えており、前記方法はさらに、この第３のひずみ構造によって前記ひずみ層をさらにひずませる段階を備えている請求項１から１７のいずれか一項に記載の方法。
前記第２及び／または第３のひずみ構造は、電場または磁場、または光束の影響下において、平面内で変形を起こすことが可能である少なくとも一つの変形可能な基板、または一つの変形可能な層を備えており、前記ひずみ層をさらにひずませる段階は、前記変形可能な基板または変形可能な層に適用される電場または磁場または光束を修正することによって実行される請求項１７または１８に記載の方法。
前記第２及び／または第３のひずみ構造は圧電、または電歪、または磁歪、または光歪材料の変形可能な基板または変形可能な層を実装しており、１μｍと１ｍｍの間の厚さを有している請求項１７から１９のいずれか一項に記載の方法。
前記第２及び／または第３のひずみ構造は、圧電材料から作られた変形可能な基板または変形可能な層、及びこの変形可能な基板またはこの変形可能な層の両側面上に配置された電極を備えている請求項１７から２０のいずれか一項に記載の方法。
前記圧電材料は、ベルリン石（ＡｌＰＯ_４），酸化亜鉛（ＺｎＯ），石英，トパーズ，リン酸ガリウム（結晶ＧａＰＯ_４），ランガサイト（Ｌａ_３Ｇａ_５ＳｉＯ_１４），チタン酸バリウム（結晶ＢａＴｉＯ_３），またはチタン酸鉛（ＰｂＴｉＯ_３），またはジルコン酸チタン酸鉛（Ｐｂ（ＺｒＴｉ）Ｏ_３）（ＰＺＴ），またはニオブ酸カリウム（ＫＮｂＯ_３），またはニオブ酸リチウム（ＬｉＮｂＯ_３），またはタンタル酸リチウム（ＬｉＴａＯ_３），またはタングステン酸ナトリウム（Ｎａ_ｘＷＯ_３），またはＢａ_２ＮａＮｂ_５Ｏ_５，またはＰｂ_２ＫＮｂ_５Ｏ_１５の間から選ばれる請求項１５、１６、及び２１のいずれか一項に記載の方法。
前記第１のひずみ構造は、電歪材料から作られた変形可能な基板、及びこの変形可能な基板の両側面上に配置された電極を備えている請求項１から１４のいずれか一項に記載の方法。
前記電歪材料は、
‐ニオブ酸鉛マグネシウム（ＰＭＮ）型の化合物
‐ニオブ酸鉛マグネシウムチタン酸鉛（ＰＭＮ‐ＰＴ）型の化合物
‐チタン酸鉛マグネシウムジルコニウム（ＰＬＺＴ）型の化合物
の材料から選ばれる請求項２３に記載の方法。
前記第１のひずみ構造は、磁歪材料から作られた変形可能な基板を備えている請求項１から１４のいずれか一項に記載の方法。
前記磁歪材料は、コバルト及び化学式Ｔｂ_ｘＤｙ_１−ｘＦｅ_２のＴｅｒＦｅＮｏｌ‐Ｄ
の間から選ばれる請求項２５に記載の方法。
前記第１のひずみ構造は、光歪材料から作られた変形可能な基板を備えている請求項１から１４のいずれか一項に記載の方法。
前記光歪材料は、ＰＬＺＴ‐型セラミック（チタン酸鉛マグネシウムジルコニウムタイプの化合物），またはタングステンがドープされたＰＭＮ‐ＰＴ型の結晶（ニオブ酸鉛マグネシウム及びチタン酸鉛タイプの化合物），またはニオブ酸鉛ジルコニウム及びチタン酸鉛タイプの結晶（ＰＺＮ‐ＰＴ）の間から選ばれる請求項２７に記載の方法。