JP5719134B2 - スイッチングレギュレータ、表示装置、及び駆動制御回路 - Google Patents

Description

本発明は、スイッチングレギュレータ、これを用いた表示装置、及びスイッチングレギュレータの駆動制御回路に関する。

スイッチングレギュレータは、パワーＭＯＳＦＥＴなどの半導体スイッチをオン／オフすることで入力電力をスイッチングして出力電圧を調整する。スイッチングレギュレータは、回路方式によって降圧型、昇圧型、昇降圧型、反転型などに分けられる。こうしたスイッチングレギュレータは、たとえば携帯電話、携帯ゲーム機、個人情報端末（ＰＤＡ；Personal Digital Assistant）、電子ブック、カーナビゲーションシステム等の表示装置に用いられる。表示装置としてはたとえば液晶パネルを挙げることができる。

特許文献１（特開平９−３１２８２２号公報）は、映像機器におけるスイッチングレギュレータを開示する。その目的は、スイッチング素子から放出されるノイズによる録画・再生信号への妨害発生を防止するとしている。

特許文献２（特開２００６−１４０８４３号公報）は、マトリクス状に配された複数の画素を備えた液晶表示装置を開示する。また、段落００３４を参照すると、特許文献２に開示する表示装置は、ソースシェアドドライビング（ＳＳＤ；Source Shared Driving）方式で各画素を駆動させるものでもあってもよいとしている。なお、ソースシェアドドライビング方式とは、画像表示の１水平期間（１本の操作信号線に接続された各画素に書き込む期間）に、複数の映像信号線からデータ信号線駆動回路に入力される各映像信号を、映像信号線より多い本数のデータ信号線に振り分け、各映像信号に対応するデータ信号線ごとに、選択状態の操作信号線に接続された各画素に書き込む駆動方法であると記述する。

特許文献３（特開２００８−１０７５４８号公報）、段落００２６〜００２７には実施例４を開示する。これによると、ＴＦＴ方式の液晶表示モジュールでは、液晶駆動用電源にノイズがあると、表示画面にちらつきが発生する等の問題が発生する場合がある旨示唆する。また、チャージポンプ方式の昇圧回路、およびスイッチングレギュレータ方式の昇圧回路どちらでも、クロックを用いて昇圧をしているのは同じで、クロック周期に応じたリップルが重畳される恐れがある旨示唆する。

図７は、従来の昇圧型スイッチングレギュレータを用いた表示装置を模式的に示し、とりわけ表示装置は液晶表示装置を表している。昇圧型スイッチングレギュレータは、１次側電圧すなわち入力ＩＮの入力電圧Ｖｉｎをより高い２次側電圧すなわち出力ＯＵＴに出力電圧Ｖｏｕｔを出力する。

表示装置７０は、駆動制御回路７１０、スイッチングトランジスタ７２０、及び平滑回路７３０を備える。駆動制御回路７１０には外部端子７１２，７１４，７１６，及び７１８が用意されている。

駆動制御回路７１０は、ＰＷＭ回路７４０、ロジック回路７５０を有する。ＰＷＭ回路７４０には、たとえば三角波信号生成回路７４２、誤差増幅器７４４が用意され、三角波信号生成回路７４２で生成された三角波信号は信号導出線７４６を介して誤差増幅器７４４の一方の入力に供給される。誤差増幅器７４４の他方の入力にはＰＷＭ信号がＰＷＭ信号入力端子７４８を介して入力される。

外部端子７１２は駆動制御回路７１０に電源電圧ＶＣＣを供給するために用意されている。電源電圧ＶＣＣは、スイッチングレギュレータの入力ＩＮに供給される入力電圧Ｖｉｎと同じものを利用している。電源電圧ＶＣＣはたとえば２．８Ｖの大きさに設定される。

外部端子７１４は、駆動制御回路７１０の出力端子であり、たとえばスイッチングＰＷＭ信号Ｓｐｗｍをスイッチングトランジスタ７２０に供給するために用意されている。

外部端子７１６は、スイッチングレギュレータの出力ＯＵＴに生成された出力電圧ＶｏｕｔをＰＷＭ回路７４０に負帰還するために用意されている。負帰還されることで、出力ＯＵＴに生成される出力電圧Ｖｏｕｔは所定の大きさに調整される。

外部端子７１８は、ロジック回路７５０で生成された各種の表示信号、各種制御信号によってたとえば液晶パネルを駆動するために用意されている。ロジック回路７５０の中には後述する図１０に示す制御信号生成回路１、サンプリングスイッチ制御回路５１、サンプリング回路５２、バッファ回路５３、及びバッファ駆動回路５４のような回路を内蔵させることができる。

スイッチングトランジスタ７２０のゲートＧには駆動制御回路７１０からスイッチングＰＷＭ信号Ｓｐｗｍが供給される。トランジスタ７２０のソースＳは基準電位ＧＮＤに接続され、そのドレインＤは平滑回路７３０に接続される。平滑回路７３０は、インダクタ７３２、ダイオード７３４、及びコンデンサ７３６を備えている。インダクタ７３２の一端は入力ＩＮにその他端はスイッチングトランジスタ７２０のドレインＤとダイオード７３４のアノードＡとの共通接続点Ｐに接続される。コンデンサ７３６の一端はダイオード７３４のカソードＫに、その他端は基準電位ＧＮＤにそれぞれ接続されている。

図７に示す表示装置７０に用いられるスイッチングレギュレータは、ＰＷＭ回路７４０、スイッチングトランジスタ７２０、及び平滑回路７３０によって構成される。言い換えれば、表示装置７０において、ロジック回路７５０及びそれに接続される液晶パネルを除いた回路部がスイッチングレギュレータに相当することになる。

なお、図７に示す従来の表示装置７０は、三角波信号生成回路７４２を含むＰＷＭ回路７４０とロジック回路７５０とは互いに独立して動作するように構成されている。

また、図７に示すスイッチングレギュレータは昇圧型と称されるものであるが、昇圧型スイッチングレギュレータは、入力ＩＮと基準電位ＧＮＤとの間にインダクタ７３２、ダイオード７３４、及びコンデンサ７３６がこの順で直列に接続される。スイッチングトランジスタ７２０は、インダクタ７３２の他端を接地電位ＧＮＤ側に短絡する形式で構成される。

図８は、図７に示す従来の表示装置７０に用いる三角波信号生成回路７４２の一例を示す。三角波信号生成回路７４２は、コンデンサＣ１、第１定電流源ＣＣ１、第２定電流源ＣＣ２、スイッチＳＷ１及びコンパレータＣＭＰ１を備えている。第１定電流源ＣＣ１は電圧源ＶＤＤ側に、第２定電流源ＣＣ２は基準電位ＧＮＤ側にそれぞれ接続されている。第１定電流源ＣＣ１、及び第２定電流源ＣＣ２は共にスイッチＳＷを介してコンデンサＣ１の一端に、コンデンサＣ１の他端は基準電位ＧＮＤにそれぞれ接続されている。コンデンサＣ１の一端には三角波信号Ｖｓａｗ１が生成される。

三角波信号生成回路７４２の出力に取り出される三角波信号Ｖｓａｗ１は、コンパレータＣＭＰ１に供給され、基準電圧Ｖｆと比較され、矩形波に変換される。変換された矩形波によって、スイッチＳＷのオン・オフ動作が切り替えられ、スイッチＳＷのオン・オフ動作が繰り返されることによって、三角波信号Ｖｓａｗ１が連続して生成されることになる。

図９は、特許文献１、図１に示された安定化電源装置を示す。安定化電源装置９０は、バッテリー１１、入力端子１２、スイッチングトランジスタ１３、インダクタ１４、コンデンサ１５、比較器１６、誤差増幅器１７、三角波発生器１８、位相同期ループ器１９、映像信号処理器２０、及び出力端子２１を備えている。特許文献１の特徴は、要約すれば、映像信号処理器２０と位相同期ループ器１９と三角波発生器１８を接続するというものである。言い換えれば、位相同期ループ器１９を介して、スイッチング電源の基準となる三角波発生器１８と、映像信号処理器２０から取り出された水平同期信号ｆＨの１／２の整数倍の周波数を同期させるというものである。たとえば、水平同期周波数を１５．７ＫＨｚとし、整数倍を６４倍とすると、三角波発生器１８は、（１５．７／２）×６４＝５０２ＫＨｚの周波数をもった三角波を発生するように制御される。これによって、映像信号の無信号部にスイッチングノイズを位置させることができるので大がかりな妨害対策をすることなく、小型・軽量ですぐれた安定化電源装置を実現できるとしている。

図１０は、特許文献２、図２に示された液晶表示装置１００の構成を示す。液晶表示装置１００は、制御信号生成回路１、データ信号生成回路２、ゲートドライバ（走査信号線駆動回路）４、ソースドライバ（データ信号線駆動回路）５、バッファ電源制御回路６、ｎ本の走査信号線（ゲートライン）ＧＬ１〜ＧＬｎ、ｍ本のデータ信号線（ソースライン）ＳＬ１〜ＳＬｍ、多数の画素ＰＩＸを備えている。なお、各画素ＰＩＸは、走査信号線ＧＬ１〜ＧＬｎ及びデータ信号線ＳＬ１〜ＳＬｍによって区画されて成るマトリクス状の各領域にそれぞれ配置される。

制御信号生成回路１は、ゲートドライバ４及びソースドライバ５に、各画素ＰＩＸへの表示に必要な各種の信号を供給する。すなわち、制御信号生成回路１は、ゲートドライバ４にクロック信号ＧＣＫ、スタートパルスＧＳＰ、イネーブル信号ＧＥＮを供給し、ソースドライバ５にはスタートパルスＳＰ、クロック信号ＣＫを供給する。

データ信号生成回路２は、各画素ＰＩＸに表示させる映像信号（映像データ）に応じた映像信号ＤＡＴを生成し、ソースドライバ５に供給する。すなわち、データ信号生成回路２は、表示したい映像のデジタルデータ（映像デジタルデータ）を生成し、デジタルアナログ（ＤＡ）変換して、ソースドライバ５内のバッファ回路５４に供給する。また、データ信号生成回路２は、映像用のデジタルデータが確定すると、そのデジタルデータをバッファ電源駆動回路６に出力する。

特開平９−３１２８２２号公報 特開２００６−１４０８４３号公報 特開２００８−１０７５４８号公報

特許文献１には、録音再生信号への妨害の発生を防止するために、スイッチングレギュレータを構成する三角波発生器を自走させるのではなく、また、水平同期周波数そのものでもなく、その１／２の周波数の整数倍の周波数に同期させる、という技術的思想を開示する。しかし、水平同期信号の期間、スイッチングレギュレータの回路動作を停止させるという技術的思想は何ら示唆していない。

特許文献２は、液晶表示装置を開示するも、そこに用いるスイッチングレギュレータについては何ら開示も示唆もしていない。

特許文献３は、表示装置とりわけ液晶表示装置及び電源回路を備える。また、電源回路はスイッチングレギュレータ方式の昇圧回路と、制御回路とを有し、制御回路は、スイッチング素子がオンとなる期間を制御するものであって、制御回路は水平同期信号によりリセットされるというものである。しかし、特許文献３は特許文献１，２と同様に、水平同期信号の期間、スイッチングレギュレータの回路動作を停止させるという技術的思想は何ら示唆していない。

本発明のスイッチングレギュレータ及び表示装置は、スイッチングレギュレータに用いられる三角波信号生成回路をそのスイッチングレギュレータが適用される表示装置側に用意される表示用信号に同期させ、かつ、表示信号の期間、スイッチングレギュレータの回路動作を停止させることによって表示信号の周波数成分がたとえば液晶パネル上に現れるという不具合を防止するというものである。

本発明の第１の態様は、表示信号によって制御される表示装置に用いるスイッチングレギュレータであり、前記スイッチングレギュレータは、三角波信号生成回路と、前記三角波信号生成回路で生成された三角波信号に同期してスイッチングされるスイッチングトランジスタと、インダクタ、ダイオード、コンデンサを有し前記スイッチングトランジスタで駆動される平滑回路とを備え、前記スイッチングトランジスタは、前記三角波信号に同期しかつ前記表示信号に基づき生成されたマスキング信号によって前記表示信号の所定の期間、動作が遮断されるものである。

また、本発明の第２の態様は、第１の態様のスイッチングレギュレータにおいて、制御信号は表示装置の１つの表示信号であり水平画像を表示するための水平同期信号を元に生成される。

また、本発明の第３の態様は、第２の態様のスイッチングレギュレータにおいて、水平同期信号の全期間または一部の期間、制御信号によってスイッチングトランジスタへの三角波信号の供給を停止させるものである。

また、本発明の別の発明である第１の態様の表示装置は、制御信号を生成するロジック回路と、第１〜第３の態様のいずれか１つのスイッチングレギュレータと、ロジック回路で生成される表示信号によって駆動される複数の画素を有する液晶パネルとを備える。

また、本発明の第２の態様の表示装置は、第１の態様の表示装置において、複数の画素はソースシェアドドライビング方式で駆動される。

本発明のスイッチングレギュレータ及びこれを用いた表示装置は、画像を表示するために用意される表示信号の１つである水平同期信号の１周期の全期間または一部の期間スイッチングレギュレータの回路動作を停止または低下させるので、水平同期信号の周波数成分が表示装置側に現れるという不具合を排除することができる。

本発明にかかる表示装置の第１の実施形態を模式的に示す回路図である。 本発明の第１の実施形態にかかるタイミングチャートである。 本発明にかかる表示装置の第２の実施形態を模式的に示す回路図である。 本発明にかかるソースシェアドドライビング方式に用いられる液晶パネルを模式的に示す回路図である。 本発明にかかるソースシェアドドライブ（ＳＳＤ）信号を説明するためのタイミングチャートである。 本発明にかかる三角波信号をソースシェアドドライブ制御信号でマスキングする状態を模式的に示す図である。 本発明にかかる三角波信号を水平同期信号で生成したマスキング信号によってマスキングする状態を模式的に示す図である。 本発明にかかる三角波信号生成回路示す回路図である。 従来の表示装置を模式的に示す回路図である。 従来の三角波信号生成回路を示す回路図である。 従来の安定化電源装置の一例を示し、特許文献１、図１に示されたものとほぼ等価である。 従来の液晶表示装置の一例を示し、特許文献２、図２に示されたものとほぼ等価である。

（第１の実施形態）
図１は本発明にかかる表示装置１０を示す。表示装置１０としては、たとえば液晶パネルを示している。表示装置１０は、駆動制御回路１１０、スイッチングトランジスタ７２０、及び平滑回路７３０を備える。駆動制御回路１１０には外部端子１１２，１１４，１１６，及び１１８が用意されている。

駆動制御回路１１０は、ＰＷＭ回路１４０、ロジック回路７５０を有する。ＰＷＭ回路１４０には三角波信号生成回路７４２が用意されている。

ＰＷＭ回路１４０としては、従前よく知られたものを用いることができる。なお、一般的にＰＷＭ回路にはコンパレータ、ソフトスタート回路、位相補償回路等が内蔵されていることが多く、図１に示すように比較的簡易な回路構成ではないことが多い。しかし、本発明では説明の簡略化を図るためにも、三角波信号生成回路７４２及び誤差増幅器１４４の２つのみを示している。

ＰＷＭ回路１４０の一構成を成す三角波信号生成回路７４２で生成された三角波信号は信号導出線１４を介して誤差増幅器１４６の一方の入力側に供給される。ＰＷＭ信号入力端子１４８にはＰＷＭ信号が印加されており、このＰＷＭ信号は誤差増幅器１４４の他方の入力側に供給される。

外部端子１１２は駆動制御回路１１０に電源電圧ＶＣＣを供給するために用意されている。第１の実施形態では、電源電圧ＶＣＣは、スイッチングレギュレータの入力ＩＮに入力される入力電圧Ｖｉｎと同じものとして示している。電源電圧ＶＣＣはたとえば２．８Ｖの大きさに設定される。

外部端子１１４は、駆動制御回路１１０の出力端子であり、駆動制御回路１１０から取り出された、たとえばスイッチングＰＷＭ信号Ｓｍｐをスイッチングトランジスタ７２０に供給するために用意されている。

外部端子１１６は、スイッチングレギュレータの出力ＯＵＴに生成された出力電圧ＶｏｕｔをＰＷＭ回路１４０に負帰還するために用意されている。出力ＯＵＴがＰＷＭ回路１４０に負帰還されることで、出力ＯＵＴに生成される出力電圧Ｖｏｕｔは所定の大きさに調整される。

外部端子１１８は、ロジック回路７５０で生成された各種の表示信号、制御信号をたとえば液晶パネルを駆動するために用意されている。液晶パネルには図１０で説明したようにゲートドライバ４及びやソースドライバ５に各画素ＰＩＸへの表示に必要な各種の信号を供給するために制御信号生成回路１が用意されている。ロジック回路７５０は図１０に示した制御信号生成回路１、サンプリングスイッチ制御回路５１、サンプリング回路５２、バッファ回路５３、バッファ駆動回路５４のような回路を内蔵させることができる。

スイッチングトランジスタ７２０のゲートＧには駆動制御回路１１０からたとえばスイッチングＰＷＭ信号Ｓｍｐが供給される。スイッチングＰＷＭ信号は、周波数は一定でありデューティ比が時間の経過とともに変化するものである。しかし、本発明においては、パルス信号のデューティ比が一定であり周波数が時間の経過とともに変化するいわゆる周波数変調型のＰＦＭ（Pulse Frequency Modulation）信号をスイッチングトランジスタ７２０のゲートＧに供給することもできる。

スイッチングトランジスタ７２０のソースＳは基準電位ＧＮＤに接続され、そのドレインＤは平滑回路７３０に接続される。平滑回路７３０は、インダクタ７３２、ダイオード７３４、及びコンデンサ７３６を備えている。インダクタ７３２の一端は入力ＩＮにその他端はスイッチングトランジスタ７２０のドレインＤとダイオード７３４のアノードＡとの共通接続点Ｐに接続される。コンデンサ７３６の一端はダイオード７３４のカソードＫに、その他端は接地電位ＧＮＤにそれぞれ接続されている。

スイッチングレギュレータは、ＰＷＭ回１４０、スイッチングトランジスタ７２０、及び平滑回路７３０によって構成される。言い換えれば、表示装置１０において、ロジック回路７５０及びそれに接続される液晶パネルを除いた回路部がスイッチングレギュレータに相当する。

なお、図１に示すスイッチングレギュレータは昇圧型と称されるものであるが、昇圧型スイッチングレギュレータは、入力ＩＮと基準電位ＧＮＤとの間にインダクタ７３２、ダイオード７３４、及びコンデンサ７３６がこの順で直列に接続される。スイッチングトランジスタ７２０は、インダクタ７３２の他端を接地電位ＧＮＤ側に短絡する形式で構成される。コンデンサ７３６は出力電圧Ｖｏｕｔが大きく変動しないように、すなわちリップル成分を除去するために用意されている。ダイオード７３４はスイッチングトランジスタ７２０がオフのとき出力ＯＵＴ側から電流が逆流しないように設けられている。スイッチングトランジスタ７２０がオフのときにインダクタ７３２に流れる電流は素子の特性上急激に変わることができないのでダイオード７３４を介して出力ＯＵＴ側に流れる。

図１に示す昇圧型スイッチングレギュレータにおいて、入力ＩＮにたとえば２．８Ｖの入力電圧Ｖｉｎを入力したときに、出力ＯＵＴには５．８Ｖの出力電圧Ｖｏｕｔが出力される。出力電圧Ｖｏｕｔは液晶パネルを駆動、制御するための各種駆動回路や各種制御回路等の電圧源として利用される。

なお、本発明は昇圧型のスイチングレギュレータだけではなく、降圧型、昇降圧型、及び反転型のいずれにも適用することができる。

図１に示す表示装置１０は、従来の図７のものと比較すると、マスキング回路１３０を備えている点で相違する。

マスキング回路１３０はたとえば論理積回路で構成される。マスキング回路１３０には、ＰＷＭ回路１４０側からパルス幅変調されたＰＷＭ信号Ｓｐｗｍが、ロジック回路７５０側からマスキング信号Ｓｍが各別に供給される。この２つの入力信号がマスキング回路１３０で論理積演算されると、その出力信号としてスイッチングＰＷＭ信号Ｓｍｐが取り出される。取り出されたスイッチングＰＷＭ信号Ｓｍｐはスイッチングトランジスタ７２０のゲートＧに供給される。

図１に示す駆動制御回路１１０は、ＰＷＭ回路１４０で生成されたＰＷＭ信号Ｓｐｗｍを直接スイッチングトランジスタ７２０に供給するのではなく、マスキング信号Ｓｍによって所定の期間マスキングされたスイッチングＰＷＭ信号Ｓｍｐに整形されてスイッチングトランジスタ７２０に供給される。

マスキング信号Ｓｍはロジック回路７５０から印加される。マスキング信号Ｓｍは表示装置の表示信号の１つである水平同期信号に同期しかつ、所定のパルス幅に調整された信号であり、詳細については後述によって明らかになる。

図２は、本発明の第１の実施形態にかかるタイミングチャートであり、マスキング回路１３０でＰＷＭ信号Ｓｐｗｍが所定の制御信号すなわちマスキング信号Ｓｍによってマスキングされる状態を説明するために用意される。

図２（ａ）は、図１、誤差増幅器１４４から取り出されたＰＷＭ信号Ｓｐｗｍを示し、マスキング回路１３０の１つの入力信号として用意される。ＰＷＭ信号Ｓｐｗｍはパルス幅が時間の経過とともに変化するが、作図及び説明の便宜上、デューティ比が５０％の状態、すなわち、ハイレベルとローレベルの時間幅が等しいものを示している。ＰＷＭ信号Ｓｐｗｍの周波数はたとえば２００ＫＨｚ〜１ＭＨｚの範囲で選ばれ、本発明の実施形態ではその大きさは８００ＫＨｚである。

図２（ｂ）は、ロジック回路７５０からマスキング回路１３０に印加されるマスキング信号Ｓｍを示す。マスキング信号Ｓｍは、三角波信号生成回路７４２で生成した、三角波信号に同期している。マスキング信号Ｓｍは、三角波信号を基準にして所定のパルス幅に調整してもよいが、本発明では水平同期信号またはＳＳＤ制御信号などの表示信号をロジック回路７５０側から取り出し、これらの信号を所定のパルス幅まで広げた状態を示している。なお、ＳＳＤ制御信号とは特許文献２の説明でも触れたように、ソースシェアドドライブ制御信号のことである。本書において、ＳＳＤ制御信号は、画像表示の１水平期間（１本の操作信号線に接続された各画素に書き込む期間）に、複数の映像信号線からデータ信号線駆動回路に入力される各映像信号を、映像信号線より多い本数のデータ信号線に振り分けるときに用いるいわゆるスイッチ信号であるとして定義される。

図２（ｂ）に示すマスキング信号Ｓｍはハイレベル及びローレベルを有するがローレベルはマスキング期間Ｔｓｍであるとして示している。マスキング信号Ｓｍは、たとえば液晶パネルの水平画像を表示する水平同期信号に基づいて生成した制御信号である。マスキング信号Ｓｍのマスキング期間Ｔｓｍは水平同期信号の１周期の全期間またはその一部の期間の大きさに選ばれている。

図２（ｃ）は、マスキング回路１３０の出力側から取り出される、すなわちスイッチングＰＷＭ信号Ｓｍｐを示す。スイッチングＰＷＭ信号Ｓｍｐは、スイッチングトランジスタ７２０のゲートＧに供給される。スイッチングＰＷＭ信号Ｓｍｐは、ＰＷＭ信号Ｓｐｗｍとマスキング信号Ｓｍとを論理積演算して生成したものであり、マスキング信号Ｓｍのマスキング期間Ｔｓｍの間、ＰＷＭ信号Ｓｐｗｍが間引きされた状態で取り出される。このため、スイッチングトランジスタ７２０の回路動作はマスキング期間Ｔｓｍの間、すなわち、マスキング信号Ｓｍのローレベルの間、停止される。すなわち、表示信号すなわち水平同期信号の所定の期間、スイッチングレギュレータの動作は停止され、スイッチングレギュレータに水平同期信号またはＳＳＤ信号の周波数成分が伝達されるという不具合を排除することができる。これによって、液晶パネルなどの表示装置側に水平同期信号成分やＳＳＤ信号成分が現われるという不具合を排除することができる。

スイッチングレギュレータの回路動作を停止させるということは必ずしも好ましいこととは言えない。しかし、本発明者の知見によれば、数十μｓの期間であれば実用上不具合に遭遇するまでには至らなかった。なお、水平同期信号の１周期をたとえば４０μｓに設定したとき、マスキング期間Ｔｓｍをこの期間と同じ４０μｓ程度まで設定しても不具合を見出すまでには至らなかった。推察するにマスキング期間が水平同期信号の周期ではなく、垂直同期信号の周期のオーダー、すなわち十数ｍｓ〜数十ｍｓになるとスイッチングレギュレータの回路動作とりわけ昇圧または降圧された電源電圧の平滑化に支障をきたすものと思われる。

（第２の実施形態）
図３は本発明にかかる第２の実施形態を示すスイッチングレギュレータ及びそれを用いた表示装置を示す。

表示装置３０は、図１に示す表示装置１０と類似する。図１との違いはロジック回路７５０からマスキング信号Ｓｍを三角波信号生成回路７４２側に印加するようにしたことである。したがって、図３では図１で用いたマスキング回路１３０そのものは採用していない。

図１に示す三角波信号生成回路７４２では三角波信号が連続して生成されている。これに対して図３に示す三角波信号生成回路７４２の出力側、すなわち信号導出線３４６に取り出される三角波信号は不連続状態で出力される。これはロジック回路７５０から取り出したマスキング信号Ｓｍによって、三角波信号が所定の期間マスキングまたは間引きされるようしているからである。

図４Ａは、ＳＳＤ方式の液晶パネルの一部をごく簡単に示している。表示装置４０は、オペアンプＡＭＰ１、スイッチ制御回路ＳＣ、ゲートドライバＧＤ、複数の画素ＰＩＸ、及びスイッチＳＷ１〜ＳＷ３を備える。オペアンプＡＭＰ１の非反転入力端子（＋）には映像信号ＤＡＴ１が入力される。なお、説明及び作図の便宜上映像信号ＤＡＴ１のみ示したが実際は複数個の映像信号が用意されている。オペアンプＡＭＰ１の反転入力端子（−）と出力は共通接続される。したがって、オペアンプＡＭＰ１はボルテージフォロワを成している。スイッチＳＷ１〜ＳＷ３は各別に第１接点及び第２接点を有する。スイッチＳＷ１〜ＳＷ３の第１接点は共通接続されてオペアンプＡＭＰ１の出力及びその反転入力端子（−）に接続される。スイッチＳＷ１〜ＳＷ３の第２接点は各別に複数の画素ＰＩＸに接続される。また、複数の画素ＰＩＸはゲートドライバＧＤに接続に接続されている。

ここで表示装置のＳＳＤ方式について再度述べる。既に図１０でも説明したように、表示装置のＳＳＤ方式とは、画像の表示の１水平期間、すなわち、１本の走査信号線に接続された各画素に書き込む期間に、各映像信号を映像信号線より多い本数のデータ信号線に振り分け、各映像信号に対応するデータ信号線ごとに選択状態の走査信号線に接続された各画素に書き込む駆動方法であると定義される。

上記の定義を図４Ａに当てはめると、１本の走査信号線とは、ゲートドライバＧＤから取り出される走査信号線ＧＬ１に相当する。なお、説明及び作図の便宜上、図４Ａには走査信号線ＧＬ１のみ示したが実際は複数個存在する。また、各映像信号を映像信号線より多い本数のデータ信号線に振り分けるとは、映像信号ＤＡＴ１の信号線または信号線ＳＬ０で示された１本の信号線を３本のデータ信号線ＳＬ１，ＳＬ２，ＳＬ３に振り分けることに相当する。そして、各映像信号に対応するデータ信号線ごとに選択状態の走査信号線に接続された各画素に書き込む駆動方法とは、たとえば、走査信号線ＧＬ１が選択状態であるときデータ信号線ＳＬ１，ＳＬ２，ＳＬ３それぞれに接続された画素ＰＩＸごとにデータを書き込むことに相当する。

図４Ｂは、図４Ａに示した表示装置４０から出力されるＳＳＤ信号を示す。ＳＳＤ信号すなわち、ソースシェアドドライブ制御信号ＳＳＤ１〜ＳＳＤ３は、スイッチＳＷ１〜ＳＷ３を各別に制御するために生成される。

図４Ｂには、ソースシェアドドライブ制御信号ＳＳＤ１〜ＳＳＤ３を生成するための基準信号となる水平同期信号Ｈｓｙｎｃが示され、その１周期が１Ｈであることを示す。

ソースシェアドドライブ制御信号ＳＳＤ１〜ＳＳＤ３は、水平同期信号Ｈｓｙｎｃに同期し、かつ１周期１Ｈ内に所定の数だけ生成される。図４Ｂには水平同期信号Ｈｓｙｎｃの１周期１Ｈ内に３本のソースシェアドドライブ制御信号ＳＳＤ１〜ＳＳＤ３を生成したものを例示した。ソースシェアドドライブ制御信号は３本に限定されることはなく、２本であってもよく、４本、５本であってもかまわない。本発明の一実施形態ではソースシェアドドライブ制御信号を１２本用意したものを試作してみた。

図５Ａは、ＳＳＤ方式の表示装置を駆動するに不可欠なソースシェアドドライブ制御信号を本発明のスイッチングレギュレータに適用する一例を示す。図５Ａ（ａ），（ｂ），及び（ｃ）は、図４Ｂに示すＳＳＤ方式の表示装置に用いたソースシェアドドライブ制御信号ＳＳＤ１，ＳＳＤ２，及びＳＳＤ３それぞれに対応する。

図５Ａ（ｄ）はＳＳＤ信号が発生する期間に三角波信号を１回出力させる状態を、図５Ａ（ｅ）は三角波信号を２回出力させる状態をそれぞれ模式的に示す。なお、１回のＳＳＤ信号の期間に三角波信号を３回以上生成させることも可能である。

三角波信号が存在しない期間は本来のＰＷＭ回路は正規に実行されない。このため、スイッチングレギュレータの回路動作は停止される。なお、ソースシェアドドライブ制御信号ＳＳＤ１〜ＳＳＤ３が発生する期間において、三角波信号を１回も生成しないようにすることも可能である。こうした場合はソースシェアドドライブ制御信号ＳＳＤ１〜ＳＳＤ３の期間、完全にスイッチングレギュレータの回路動作を停止させるということに相当し、実質的には図１に示した第１実施形態と等価となる。いずれにしても第２の実施形態では、第１の実施形態とは異なり、三角波信号は、ソースシェアドドライブ制御信号ＳＳＤ１〜ＳＳＤ３または水平同期信号の１周期内で少なくとも１回は生成することができるので、スイッチングレギュレータの回路動作を低下させる場合に好適である。

すなわち、図５Ａに示すマスキング方法は、マスキング信号Ｓｍの全期間に亘って、スイッチングギュレータの回路動作を停止させることも可能であり、これらの期間の一部の期間にのみ回路動作をさせることも可能となる。したがって、第２の実施形態は、第１の実施形態でのスイッチングレギュレータの回路動作に何らかの不具合が生じた場合の代替案として有効である。

図５Ｂは、表示装置に用いられる表示信号の１つである水平同期信号Ｈｓｙｎｃに基づいて信号ＨＳＹＮＣを生成し、それをマスキング信号Ｓｍとして利用する例を示す。水平同期信号Ｈｓｙｎｃに基づいて制御信号すなわちマスキング信号ＨＳＹＮＣを生成するならばそのパルス幅Ｔｈをソースシェアドドライブ制御信号ＳＳＤ１〜ＳＳＤ３のパルス幅Ｔｓよりも広く設定することができる。なぜならば、一般的にソースシェアドドライブ制御信号は水平同期信号の１周期内に生成するものであり、その本数が増えるほど１本あたりのソースシェアドドライブ制御信号のパルス幅は狭くなるからである。本発明の一実施形態ではソースシェアドドライブ制御信号ＳＳＤ１〜ＳＳＤ３が３本である場合、１本あたりのパルス幅は水平同期信号の１周期１Ｈの１／３までしか広げることができない。しかし、水平同期信号Ｈｓｙｎｃに基づいてマスキング信号Ｓｍを生成するようにすれば最大のパルス幅は、最大１周期１Ｈと等しくできるからパルス幅を３倍まで広げることができる。

すなわち、マスキング信号Ｓｍを水平同期信号Ｈｓｙｎｃに基づき生成するならば、図５（ｂ），（ｃ），及び（ｄ）に示すように三角波信号の出力を１回出力、２回出力、４回出力という具合に生成する回数の選択肢を広げることができる。

図６は、図５Ａ及び図５Ｂに示すようにソースシェアドドライブ制御信号ＳＳＤ１〜ＳＳＤ３が供給されている期間または水平同期信号の１周期の所定の期間、三角波信号が出力されるのを間引きするのに好適な三角波信号生成回路３４２を示す。なお、三角波信号を間引きするということは、言い換えれば、水平同期信号の１周期内で生成される三角波信号の数を正規の数よりも少なくするということにほかならない。三角波信号の数を正規の数よりも少なくすることにより、スイッチングレギュレータの回路動作を低下させ、スイッチングトランジスタ７２０から放出される不要なノイズ信号を減衰または除去することができる。これによってたとえば液晶パネルにスイッチングトランジスタから放出されるノイズによる画像妨害発生を防止することができる。

三角波信号生成回路３４２は、コンデンサＣ１、第１定電流源ＣＣ１、第２定電流源ＣＣ２、スイッチＳＷ及びコンパレータＣＭＰ１を備えている。第１定電流源ＣＣ１は電圧源ＶＤＤ側に、第２定電流源ＣＣ２は基準電位ＧＮＤ側にそれぞれ接続されている。第１定電流源ＣＣ１、及び第２定電流源ＣＣ２は共にスイッチＳＷを介してコンデンサＣ１の一端に、コンデンサＣ１の他端は基準電位ＧＮＤにそれぞれ接続されている。コンデンサＣ１の一端には三角波信号Ｖｓａｗ２が生成される。三角波信号Ｖｓａｗ２の立上り時間と立下り時間はそれぞれ第１定電流源ＣＣ１及び第２定電流源ＣＣ２の大きさに依存する。いま、第１定電流源ＣＣ１及び第２定電流源ＣＣ２の電流の大きさをそれぞれｉｃ１及びｉｃ２とし、ｉｃ１＝１０μＡ、ｉｃ２＝５０μＡとすると、立上り時間と立下り時間の比は５対１となる。すなわち、立上り時間は立下り時間の５倍の大きさとなる。なお、電流ｉｃ１，ｉｃ２の大きさの関係を逆転させ、ｉｃ１＝５０μＡ、ｉｃ２＝１０μＡとすると、立下り時間は立上り時間の５倍の大きさとなる。いずれにしても。三角波信号Ｖｓａｗ１の周波数は、その振幅、電流ｉｃ１，ｉｃ２の大きさ及びコンデンサＣ１の容量の大きさに決定される。なお、三角波信号生成回路３４２は、定電流源を用いて構成せずに抵抗とコンデンサとの組み合わせで構成することもできる。

三角波信号生成回路３４２の出力に取り出される三角波信号Ｖｓａｗ２は、コンパレータＣＭＰ１に供給され、基準電圧Ｖｆと比較され、矩形波に変換される。

コンパレータＣＭＰ１から出力される帰還出力信号Ｓｆは、論理積回路１３０ａの第１入力端子に入力される。論理積回路１３０ａの第２入力端子にはロジック回路７５０からマスキング信号Ｓｍが入力される。マスキング信号Ｓｍは、図５Ａに示したソースシェアドドライブ制御信号ＳＳＤ１〜ＳＳＤ３または図５Ｂに示した制御信号すなわちマスキング信号ＨＳＹＮＣの少なくとも１つを選ぶことができる。

なお、図６に示した三角波信号生成回路３４２は、定電流源ＣＣ１と定電流源ＣＣ２とを切り替えるスイッチＳＷを制御するようにしてマスキングパルスＳｍの期間内に所定の三角波信号を所定の数だけ生成するものを示している。すなわち、スイッチＳＷは、ロジック回路７５０から印加されるマスキングパルスＳｍに応動してオン・オフし、それによってマスキングパルスＳｍの期間に間引きされた所定の三角波信号をコンデンサＣ１に生成されるようにしている。

しかし、ロジック回路７５０及び論理積回路１３０ａを、コンデンサＣ１の後段側に接続して、マスキングパルスＳｍの期間内で間引きされた三角波信号を生成するようにしてもよい。

本発明のスイッチングレギュレータ、表示装置、及び駆動制御回路は、水平同期信号またはソースシェアドドライブ制御信号などの表示信号の全期間または所定の期間、スイッチングレギュレータの動作を停止または弱めるようにするものである。これによって、表示信号によって表示装置の画面に縞模様やノイズなどが現れるという不具合を排除することができるのでその産業上の利用可能性は高い。

１０，３０ 表示装置
１１０ 駆動制御回路
１１２，１１４，１１６，１１８，３１２，３１４，３１６，３１８ 外部端子
１３０ マスキング回路
１３０ａ 論理積回路
１３２，１３４，１４６，３３４，３４６ 信号導出線
１４０，３４０ ＰＷＭ回路
１４４，３４４ 誤差増幅器
１４８，３４８ ＰＷＭ信号入力端子
７２０ スイッチングトランジスタ
７３０ 平滑回路
７３２ インダクタ
７３４ ダイオード
７３６，Ｃ１ コンデンサ
７４２ 三角波信号生成回路
７５０ ロジック回路
ＡＭＰ１ オペアンプ
ＣＣ１，ＣＣ２ 定電流源
ＣＭＰ１ コンパレータ
ＧＤ ゲートドライバ
Ｈｓｙｎｃ 水平同期信号
Ｈｓｙｎｃ 水平同期信号
ＨＳＹＮＣ 制御信号（マスキング信号）
ＰＩＸ 画素
ＳＣ スイッチ制御回路
Ｓｐｗｍ ＰＷＭ信号
Ｓｍ マスキング信号
Ｓｍｐ スイッチングＰＷＭ信号
ＳＳＤ１，ＳＳＤ２，ＳＳＤ３ ソースシェアドドライブ制御信号
Ｔｓｍ マスキング期間

Claims (17)

1. 表示信号によって制御される表示装置に用いるスイッチングレギュレータであり、前記スイッチングレギュレータは、三角波信号生成回路と、前記三角波信号生成回路で生成された三角波信号に同期してスイッチングされるスイッチングトランジスタと、インダクタ、ダイオード、コンデンサを有し前記スイッチングトランジスタで駆動される平滑回路とを備え、前記スイッチングトランジスタは、前記三角波信号同期しかつ前記表示信号に基づき生成されたマスキング信号によって前記表示信号の所定の期間、動作が遮断されるスイッチングレギュレータ。
2. 前記マスキング信号は前記表示装置の水平画像を表示するための水平同期信号に基づき生成される請求項１に記載のスイッチングレギュレータ。
3. 前記水平同期信号の全期間または一部の期間、前記マスキング信号によって前記スイッチングトランジスタへの前記三角波信号の供給を停止させる請求項２に記載のスイッチングレギュレータ。
4. 前記マスキング信号は前記表示装置に用いるソースシェアドドライブ制御信号である請求項１に記載のスイッチングレギュレータ。
5. 前記ソースシェアドドライブ制御信号の全期間または一部の期間、前記マスキング信号によって前記スイッチングトランジスタへの前記三角波信号の供給を停止させる請求項４に記載のスイッチングレギュレータ。
6. 前記ソースシェアドドライブ制御信号は複数個用意され、前記複数個の前記ソースシェアドドライブ制御信号すべてにおいて前記三角波信号の停止が行われる請求項５に記載のスイッチングレギュレータ。
7. 前記マスキング信号は前記水平同期信号の１周期内で少なくとも１回生成される請求項３または４に記載のスイッチングレギュレータ。
8. 前記三角波信号生成回路は、スイッチ、第１の定電流源、第２の定電流源、及びコンデンサを有し、前記スイッチは前記第１の定電流源または前記第２の定電流源を前記コンデンサに所定の期間接続されるように前記マスキング信号に応動して切り替えられる請求項１に記載のスイッチングレギュレータ。
9. 前記三角波信号生成回路と前記スイッチングされるスイッチングトランジスタとの導電路間にマスキング回路を設け、前記マスキング信号は前記マスキング回路のオンオフを制御する信号であり、前記マスキング信号のオンまたはオフの期間、前記スイッチングトランジスタの回路動作を停止させる請求項１に記載のスイッチングレギュレータ。
10. 前記マスキング信号を生成するロジック回路と、請求項１〜９のいずれか１項のスイッチングレギュレータと、前記ロジック回路で生成される前記表示信号によって制御または駆動される複数の画素を有する液晶パネルとを備えた表示装置。
11. 前記複数の画素はソースシェアドドライビング方式で駆動される請求項１０に記載の表示装置。
12. 表示信号によって制御される表示装置に用いるスイッチングレギュレータであり、前記スイッチングレギュレータは、駆動制御回路から供給される信号に同期してスイッチングされるスイッチングトランジスタと、前記スイッチングトランジスタで駆動される平滑回路とを備え、前記スイッチングトランジスタは、前記表示信号に同期して生成されたマスキング信号によって前記表示信号の一部の期間、動作が遮断されるスイッチングレギュレータ。
13. 前記マスキング信号は前記表示装置の水平画像を表示するための水平同期信号に基づき生成される請求項１２に記載のスイッチングレギュレータ。
14. 前記マスキング信号は前記表示装置に用いるソースシェアドドライブ制御信号である請求項１２に記載のスイッチングレギュレータ。
15. 請求項１２〜１４のいずれか１項に記載のスイッチングレギュレータは、昇圧型、降圧型、昇降圧型、又は反転型のいずれか１つであるスイッチングレギュレータ。
16. マスキング信号を生成する前記ロジック回路と、請求項１２〜１５のいずれか１項のスイッチングレギュレータと、前記ロジック回路で生成される前記表示信号によって制御または駆動される複数の画素を有する液晶パネルとを備えた表示装置。
17. 表示信号によって制御される表示装置に用いるスイッチングレギュレータの駆動制御回路であって、前記スイッチングレギュレータは前記駆動制御回路から供給される信号に同期してスイッチングされるスイッチングトランジスタと、前記スイッチングトランジスタで駆動される平滑回路とを備えているものにおいて、前記駆動制御回路は、前記表示信号に同期して生成されるマスキング信号を出力することによって前記表示信号の一部の期間、前記スイッチングトランジスタの動作を遮断する駆動制御回路。