JP5701818B2 - Defect inspection apparatus, defect inspection method, defect inspection program, and recording medium - Google Patents

Defect inspection apparatus, defect inspection method, defect inspection program, and recording medium Download PDF

Info

Publication number
JP5701818B2
JP5701818B2 JP2012122474A JP2012122474A JP5701818B2 JP 5701818 B2 JP5701818 B2 JP 5701818B2 JP 2012122474 A JP2012122474 A JP 2012122474A JP 2012122474 A JP2012122474 A JP 2012122474A JP 5701818 B2 JP5701818 B2 JP 5701818B2
Authority
JP
Japan
Prior art keywords
voltage
substrate
defect
inspection
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2012122474A
Other languages
Japanese (ja)
Other versions
JP2013246158A (en
Inventor
直樹 吉元
直樹 吉元
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2012122474A priority Critical patent/JP5701818B2/en
Publication of JP2013246158A publication Critical patent/JP2013246158A/en
Application granted granted Critical
Publication of JP5701818B2 publication Critical patent/JP5701818B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Investigating Or Analyzing Materials Using Thermal Means (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Description

本発明は、基板に形成された配線の欠陥を検査する欠陥検査装置に関するものである。   The present invention relates to a defect inspection apparatus for inspecting defects in wiring formed on a substrate.

従来、液晶パネル等の製造プロセスでは、TFT(薄膜トランジスタ)等の半導体素子、配線、回路等を透明基板上に形成した後、半導体素子や配線における短絡や断線による欠陥の有無を検査するアレイ検査が行われている。   Conventionally, in a manufacturing process of a liquid crystal panel or the like, after a semiconductor element such as a TFT (thin film transistor), a wiring, a circuit, etc. are formed on a transparent substrate, an array inspection for inspecting the semiconductor element or the wiring for a defect due to a short circuit or disconnection Has been done.

通常、アレイ検査では、配線の端部にプローブを接触させ、配線両端における電気抵抗、または隣接する配線間の電気抵抗および電気容量を測定する導通検査を行うことにより短絡の有無が検査される。しかしながら、このような導通検査だけでは、配線等の欠陥の有無を特定できても、その欠陥の位置を特定することができない場合がある。こめため、欠陥の有無だけでなく欠陥の位置を特定する技術が求められている。   Usually, in the array inspection, a probe is brought into contact with an end portion of a wiring, and the presence or absence of a short circuit is inspected by conducting a continuity test that measures the electrical resistance at both ends of the wiring or between the adjacent wirings. However, even if such a continuity test alone can identify the presence or absence of a defect such as a wiring, the position of the defect may not be identified. For this reason, there is a need for a technique for identifying not only the presence / absence of a defect but also the position of the defect.

これに対し、例えば特許文献1には、基板の欠陥箇所が通電によって発熱することを利用して、基板を撮像した赤外線画像において現れる発熱箇所を欠陥箇所として特定する検査装置が開示されている。   On the other hand, for example, Patent Document 1 discloses an inspection apparatus that uses a fact that a defective portion of a substrate generates heat by energization to identify a heat generating portion appearing in an infrared image obtained by imaging the substrate as a defective portion.

特開平6−207914号公報(1994年7月26日公開)JP-A-6-207914 (published July 26, 1994)

上記のような赤外線画像に基づく検査では、欠陥箇所の特定が可能となるが、前述の導通検査において、電圧が基板に正常に印加されていることを監視できない。このため、欠陥があるにも関わらず、電源系の異常等の何らかの事情によって、電圧が基板に正常に印加されていない場合、欠陥箇所で発熱が生じないので、赤外線画像によっても発熱箇所を検出することができない。   In the inspection based on the infrared image as described above, it is possible to identify the defective portion, but it is impossible to monitor that the voltage is normally applied to the substrate in the above-described conduction inspection. For this reason, even if there is a defect, if the voltage is not normally applied to the substrate due to an abnormality in the power supply system etc., heat will not be generated at the defective part, so the heat generating part will also be detected by infrared image Can not do it.

そもそも、上記ような欠陥の発生頻度が高くないことから、大多数の基板に欠陥が存在しないといえる。しかしながら、上記のような場合も想定されるので、欠陥が特定されないことが不具合のないことに直結するとは限らない。また、基板への電圧の印加が正常であるか否かに関わらず、基板に欠陥が存在しない限り発熱箇所が生じないことから、赤外線画像を見ただけでは欠陥の有無が判別できない。   In the first place, since the frequency of occurrence of such defects is not high, it can be said that there are no defects on the majority of substrates. However, since the case as described above is also assumed, the fact that the defect is not specified does not always directly relate to the fact that there is no defect. In addition, regardless of whether or not voltage application to the substrate is normal, no heat generation occurs unless there is a defect on the substrate. Therefore, the presence or absence of a defect cannot be determined only by looking at the infrared image.

例えば、図11(a)は、検査対象となる基板201において薄膜トランジスタが形成されているアクティブエリア202の欠陥を検査する場合の基板201の状態を示している。この基板201において、電圧が基板201に正常に印加されていると、赤外線画像では、アクティブエリア202における欠陥箇所が発熱箇所Fとして現れる。また、図11(b)に示すように、欠陥箇所が基板201に存在しない場合、電圧が基板201に正常に印加されていると、発熱を生じる箇所がないので、図11(a)に示すような発熱箇所Fは検出されない。さらに、電圧が基板201に印加されていない場合、図11(c)に示すように、欠陥箇所の有無に関わらず、図11(a)に示すような発熱箇所Fが検出されない。   For example, FIG. 11A shows a state of the substrate 201 when inspecting a defect in the active area 202 where the thin film transistor is formed in the substrate 201 to be inspected. In the substrate 201, when a voltage is normally applied to the substrate 201, a defective portion in the active area 202 appears as a heat generation portion F in the infrared image. Further, as shown in FIG. 11B, when there is no defective portion on the substrate 201, there is no portion that generates heat when the voltage is normally applied to the substrate 201. Such a heat generation point F is not detected. Further, when no voltage is applied to the substrate 201, as shown in FIG. 11C, the heat generation point F as shown in FIG. 11A is not detected regardless of the presence or absence of a defective portion.

したがって、電圧が印加されていない場合、欠陥箇所を含む基板は、実質的に検査をされていないことになる。このように実質的に検査をされていない状態で欠陥箇所を含む基板が良品として使用されると、当該基板が組み込まれた製品は結果として不良品となるので、直行率を低下させるおそれがあった。よって、赤外線画像による基板の欠陥検査においては、信頼性の向上が求められていた。   Therefore, when no voltage is applied, the substrate including the defective portion is not substantially inspected. If a substrate including a defective part is used as a non-defective product in a state where it has not been substantially inspected in this way, the product in which the substrate is incorporated becomes a defective product as a result. It was. Therefore, in the defect inspection of the board | substrate by an infrared image, the improvement of reliability was calculated | required.

本発明は、上記問題点に鑑みてなされたものであり、その目的は、信頼性の高い欠陥検査装置を提供することにある。   The present invention has been made in view of the above problems, and an object thereof is to provide a highly reliable defect inspection apparatus.

本発明に係る欠陥検査装置は、上記の課題を解決するために、複数の配線を有する被検査領域を含む基板を撮像する赤外線カメラと、前記基板の前記配線に電圧を印加する電圧印加手段と、前記赤外線カメラによる撮像で得られた赤外線画像における、前記基板に設けられて前記電圧の印加によって発熱する発熱部の発熱の有無に基づいて、前記被検査領域への前記電圧の印加の有無を判定する電圧印加判定手段と、前記電圧印加判定手段によって前記被検査領域への通電が判定されたときに、前記赤外線画像に基づいて前記被検査領域における発熱箇所を欠陥として検出する欠陥検出手段とを備えていることを特徴としている。   In order to solve the above-described problem, the defect inspection apparatus according to the present invention is an infrared camera that images a substrate including a region to be inspected having a plurality of wirings, and a voltage applying unit that applies a voltage to the wirings of the substrate. In the infrared image obtained by imaging with the infrared camera, the presence or absence of the application of the voltage to the inspection area is determined based on the presence or absence of heat generation of the heat generating portion provided on the substrate and generating heat by the application of the voltage. Voltage application determination means for determining, and defect detection means for detecting, as a defect, a heat generation location in the inspection area based on the infrared image, when energization to the inspection area is determined by the voltage application determination means. It is characterized by having.

本発明に係る欠陥検査方法は、上記の課題を解決するために、複数の配線を有する被検査領域を含む基板の前記配線に電圧を印加する電圧印加処理と、赤外線カメラを用いて前記基板を撮像する基板撮像処理と、前記赤外線カメラによる撮像で得られた赤外線画像における、前記基板に設けられて前記基板に対する電圧の印加によって発熱する発熱部の発熱の有無に基づいて、前記被検査領域への前記電圧の印加の有無を判定する電圧印加判定処理と、前記電圧印加判定処理によって前記被検査領域への通電が判定されたときに、前記赤外線画像に基づいて前記被検査領域における発熱箇所を欠陥として検出する欠陥検出処理とを備えていることを特徴としている。   In order to solve the above-described problem, a defect inspection method according to the present invention applies a voltage application process for applying a voltage to the wiring of a substrate including a region to be inspected having a plurality of wirings, and the substrate using an infrared camera. Based on the presence / absence of heat generation of a heat generating portion provided on the substrate and generating heat by applying a voltage to the substrate in an infrared image obtained by imaging with a substrate imaging process and imaging by the infrared camera, to the inspection area A voltage application determination process for determining the presence or absence of the application of the voltage, and when the energization to the inspection area is determined by the voltage application determination process, a heat generation location in the inspection area is determined based on the infrared image. And a defect detection process for detecting as a defect.

上記の構成では、電圧印加手段(電圧印加処理)によって、電圧が基板に正しく印加されている場合、発熱部が発熱する。この状態では、赤外線カメラ(基板撮像処理)によって撮像された赤外線画像には発熱部が発熱箇所として現れるので、電圧印加判定手段(電圧印加判定処理)によって、電圧が被検査領域に印加されていることが判定される。すると、被検査領域に短絡等の欠陥が生じている場合、欠陥検出手段(欠陥検出処理)によって、赤外線画像に基づいて被検査領域の発熱箇所が欠陥として検出される。   In the above configuration, when the voltage is correctly applied to the substrate by the voltage applying means (voltage applying process), the heat generating portion generates heat. In this state, since the heat generating portion appears as a heat generation location in the infrared image captured by the infrared camera (substrate imaging process), the voltage is applied to the inspection area by the voltage application determining means (voltage application determining process). Is determined. Then, when a defect such as a short circuit has occurred in the inspection region, the heat generation location in the inspection region is detected as a defect based on the infrared image by the defect detection means (defect detection processing).

一方、基板に正しく電圧が印加されていない場合、発熱部が発熱しない。この状態では、赤外線画像には発熱部が発熱箇所として現れないので、電圧印加判定手段(電圧印加判定処理)によって、電圧が被検査領域に印加されていないことが判定される。   On the other hand, when the voltage is not correctly applied to the substrate, the heat generating portion does not generate heat. In this state, since the heat generating portion does not appear as a heat generating portion in the infrared image, it is determined by the voltage application determination means (voltage application determination processing) that no voltage is applied to the inspection region.

このように、被検査領域への電圧の印加の有無を判定することにより、電圧が被検査領域へ印加された状態で、赤外線画像を用いた被検査領域における欠陥の検査を適正に行うことができる。したがって、電圧が被検査領域に印加されていないにも関わらず欠陥の検査が行われることによって、正しい検査結果が得られなくなるという不都合を回避することができる。   In this way, by determining whether or not a voltage is applied to the inspection region, it is possible to appropriately inspect the inspection region using the infrared image in a state where the voltage is applied to the inspection region. it can. Therefore, it is possible to avoid the inconvenience that a correct inspection result cannot be obtained by performing the defect inspection even though the voltage is not applied to the inspection region.

前記欠陥検査装置において、前記発熱部は前記配線を保護する保護回路であることが好ましい。また、前記保護回路は、隣り合う2つの前記配線の間に接続された、ダイオードリング構造をなす2つのスイッチング素子からなることが好ましい。   In the defect inspection apparatus, it is preferable that the heat generating portion is a protection circuit that protects the wiring. Moreover, it is preferable that the said protection circuit consists of two switching elements which make a diode ring structure connected between the two said adjacent wiring.

上記の構成では、基板に発熱部となる回路等を新たに設ける必要がない。これにより、基板を作製するマスクとして既存のマスクを用いることができる。それゆえ、上記のような新規の回路を含むマスクを新たに用意する必要がないので、コストを抑えて被検査領域の通電検査を行うことができる。   In the configuration described above, it is not necessary to newly provide a circuit or the like serving as a heat generating portion on the substrate. Thus, an existing mask can be used as a mask for manufacturing the substrate. Therefore, since it is not necessary to prepare a new mask including the new circuit as described above, it is possible to perform an energization inspection of the region to be inspected at a reduced cost.

あるいは、前記欠陥検査装置において、複数の前記基板がマザー基板に形成されており、前記発熱部は、前記マザー基板における前記基板が形成されていない非基板領域に設けられ、前記電圧の印加によって発熱する発熱配線であることが好ましい。また、前記発熱配線は、金または銅によって形成されていることが好ましい。   Alternatively, in the defect inspection apparatus, the plurality of substrates are formed on a mother substrate, and the heat generating portion is provided in a non-substrate region of the mother substrate where the substrate is not formed, and generates heat by applying the voltage. It is preferable that the heat generating wiring be used. The heating wiring is preferably made of gold or copper.

上記の構成では、非基板領域に設けられた発熱配線を発熱部として用いることにより、基板に発熱部として利用される回路等を別途設ける必要がない。また、発熱配線が非基板領域に形成されるので、基板がマザー基板から分断されるときには、発熱配線を含む非基板領域が切り離される。それゆえ、発熱配線が分断後の基板に影響を及ぼすことはない。   In the above configuration, by using the heat generating wiring provided in the non-substrate region as the heat generating portion, it is not necessary to separately provide a circuit or the like used as the heat generating portion on the substrate. Further, since the heat generating wiring is formed in the non-substrate region, when the substrate is separated from the mother substrate, the non-substrate region including the heat generating wiring is separated. Therefore, the heat generation wiring does not affect the divided substrate.

本発明の欠陥検査プログラムは、コンピュータを前記欠陥検査方法における各処理として機能させるためのプログラムである。また、本発明の記録媒体は、前記欠陥検査プログラムを記録したコンピュータ読み取り可能な記録媒体である。これらの欠陥検査プログラムおよび記録媒体も本発明の技術的範囲に含まれる。   The defect inspection program of the present invention is a program for causing a computer to function as each process in the defect inspection method. The recording medium of the present invention is a computer-readable recording medium on which the defect inspection program is recorded. These defect inspection programs and recording media are also included in the technical scope of the present invention.

本発明に係る欠陥検査装置は、上記のように構成されることにより、赤外線画像による欠陥の検査対象となる基板への電圧の印加をより確実に確認することができるという効果を奏する。   By being configured as described above, the defect inspection apparatus according to the present invention has an effect that it is possible to more reliably confirm the application of a voltage to a substrate to be inspected for defects by an infrared image.

本発明の実施形態1〜3に係る欠陥検査装置の外観の構成を示す斜視図である。It is a perspective view which shows the structure of the external appearance of the defect inspection apparatus which concerns on Embodiments 1-3 of this invention. (a)は上記欠陥検査装置が検査対象とするTFT基板の構成を示す平面図であり、(b)は上記TFT基板における配線の構成の一部を拡大して示す平面図である。(A) is a top view which shows the structure of the TFT substrate which the said defect inspection apparatus inspects, and (b) is a top view which expands and shows a part of structure of the wiring in the said TFT substrate. 上記TFT基板に設けられる保護回路の構成を示す回路図である。It is a circuit diagram which shows the structure of the protection circuit provided in the said TFT substrate. 上記欠陥検査装置が備えるプローブフレームの構成を示す平面明図である。It is a clear plan view showing a configuration of a probe frame provided in the defect inspection apparatus. 上記欠陥検査装置における制御系の構成を示すブロック図である。It is a block diagram which shows the structure of the control system in the said defect inspection apparatus. 上記欠陥検査装置の動作の手順を示すフローチャートである。It is a flowchart which shows the procedure of operation | movement of the said defect inspection apparatus. (a)〜(c)は本発明の実施形態2に係るTFT基板の通電検査方法による検査結果を示す図である。(A)-(c) is a figure which shows the test result by the electricity supply test method of the TFT substrate which concerns on Embodiment 2 of this invention. (a),(b)は本発明の実施形態2に係るTFT基板の通電検査方法による他の検査結果を示す図である。(A), (b) is a figure which shows the other test result by the electricity supply test method of the TFT substrate which concerns on Embodiment 2 of this invention. (a)は本発明の実施形態3に係る通電検査方法に用いられるマザー基板の構成を示す平面図であり、(b)は当該マザー基板の一部を拡大して示す平面図である。(A) is a top view which shows the structure of the mother board | substrate used for the electricity supply inspection method which concerns on Embodiment 3 of this invention, (b) is a top view which expands and shows a part of the said mother board | substrate. (a),(b)は実施形態3に係る通電検査方法による検査結果を示す図である。(A), (b) is a figure which shows the test result by the electricity supply test method which concerns on Embodiment 3. FIG. (a)〜(c)は従来の欠陥検査装置による検査結果を示す図である。(A)-(c) is a figure which shows the test result by the conventional defect inspection apparatus.

本発明に係る実施形態について、図1〜図10を参照して以下に説明する。   Embodiments according to the present invention will be described below with reference to FIGS.

[実施形態1]
〔欠陥検査装置の機構系の構成〕
図1は、本発明の実施形態1〜3に共通する欠陥検査装置100の構成を模式的に示した斜視図である。
[Embodiment 1]
[Mechanical structure of defect inspection system]
FIG. 1 is a perspective view schematically showing a configuration of a defect inspection apparatus 100 common to the first to third embodiments of the present invention.

なお、以降の説明では、方向を示すために、X方向、Y方向およびZ方向を用いている。Z方向は上下の方向であり、X方向、Y方向およびZ方向は他の2方向と互いに直交している。   In the following description, the X direction, the Y direction, and the Z direction are used to indicate directions. The Z direction is a vertical direction, and the X direction, the Y direction, and the Z direction are orthogonal to the other two directions.

図1に示すように、欠陥検査装置100は、マザー基板1に形成された複数のTFT基板2(基板)における配線等の欠陥を検査する装置である。この欠陥検査装置100は、プローブフレーム3、第1赤外線カメラ4、第2赤外線カメラ5、光学カメラ6、基台7、アライメントステージ8、カメラ移動装置9、プローブ移動装置10およびマウント11〜14を備えている。   As shown in FIG. 1, the defect inspection apparatus 100 is an apparatus for inspecting defects such as wiring in a plurality of TFT substrates 2 (substrates) formed on a mother substrate 1. The defect inspection apparatus 100 includes a probe frame 3, a first infrared camera 4, a second infrared camera 5, an optical camera 6, a base 7, an alignment stage 8, a camera moving device 9, a probe moving device 10, and mounts 11 to 14. I have.

基台7上には、アライメントステージ8が設置されている。マザー基板1は、このアライメントステージ8上に載置される。また、基台7は、アライメントステージ8の両側に設けられたガイドレール7a,7bを有している。ガイドレール7aは、アライメントステージ8の両側に1つずつ、それぞれの長手方向がX方向に沿うように配置されている。また、ガイドレール7bは、アライメントステージ8の両側に1つずつ、ガイドレール7aよりも外側にガイドレール7aと平行に配置されている。   An alignment stage 8 is installed on the base 7. The mother substrate 1 is placed on the alignment stage 8. The base 7 has guide rails 7 a and 7 b provided on both sides of the alignment stage 8. One guide rail 7 a is arranged on each side of the alignment stage 8 so that each longitudinal direction is along the X direction. Further, one guide rail 7b is disposed on both sides of the alignment stage 8 and on the outer side of the guide rail 7a in parallel with the guide rail 7a.

ガイドレール7aは、プローブ移動装置10をX方向に案内するための軌道として設けられている。また、ガイドレール7bは、カメラ移動装置9をX方向に案内するための軌道として設けられている。   The guide rail 7a is provided as a track for guiding the probe moving device 10 in the X direction. The guide rail 7b is provided as a track for guiding the camera moving device 9 in the X direction.

アライメントステージ8には、図示しない位置調整装置が設けられており、この位置調整装置により、当該アライメントステージ8上に載置されたマザー基板1の配線形成面がX方向およびY方向に平行になるように、マザー基板1の位置が調整される。マザー基板1は、液晶パネルに用いられるTFT基板2を複数含んでいる。本実施形態では、1枚のマザー基板1が、4(X方向)×2(Y方向)のマトリクス状に配置された8枚のTFT基板2を含んでいる。   The alignment stage 8 is provided with a position adjusting device (not shown). With this position adjusting device, the wiring forming surface of the mother substrate 1 placed on the alignment stage 8 is parallel to the X direction and the Y direction. As described above, the position of the mother substrate 1 is adjusted. The mother substrate 1 includes a plurality of TFT substrates 2 used for liquid crystal panels. In the present embodiment, one mother substrate 1 includes eight TFT substrates 2 arranged in a matrix of 4 (X direction) × 2 (Y direction).

カメラ移動装置9は、ガイドレール7b上を移動自在となるように設置されている。このカメラ移動装置9は、1対の脚部9aと、梁部9bと、ガイドレール9cとを有している。   The camera moving device 9 is installed so as to be movable on the guide rail 7b. The camera moving device 9 has a pair of leg portions 9a, a beam portion 9b, and a guide rail 9c.

脚部9aは、アライメントステージ8の両側に互いに対向するようにガイドレール7b上に配置されている。梁部9bは、その両端が脚部9aの上端に接続されている。脚部9aおよび梁部9bはガントリーを構成している。   The leg portions 9 a are disposed on the guide rail 7 b so as to face each other on both sides of the alignment stage 8. Both ends of the beam portion 9b are connected to the upper end of the leg portion 9a. The leg portion 9a and the beam portion 9b constitute a gantry.

ガイドレール9cは、梁部9bの側面に、その長手方向がY方向に沿うように配置されている。このガイドレール9cには、マウント11〜13がY方向に移動自在に取り付けられている。   The guide rail 9c is arrange | positioned so that the longitudinal direction may follow the Y direction on the side surface of the beam part 9b. Mounts 11 to 13 are attached to the guide rail 9c so as to be movable in the Y direction.

マウント11は、フレーム11aを有しており、このフレーム11aに第1赤外線カメラ4を4台搭載している。各第1赤外線カメラ4は、カメラ移動装置9によって移動するマウント11に搭載されることにより、TFT基板2との距離を一定に保ったままX方向およびY方向に移動することができる。   The mount 11 has a frame 11a, and four first infrared cameras 4 are mounted on the frame 11a. Each first infrared camera 4 is mounted on a mount 11 that is moved by a camera moving device 9, so that the first infrared camera 4 can move in the X direction and the Y direction while maintaining a constant distance from the TFT substrate 2.

マウント12は、第2赤外線カメラ5を1台搭載しており、第2赤外線カメラ5をZ方向(上下方向)に移動させる。マウント13は、光学カメラ6を1台搭載しており、光学カメラ6をZ方向に移動させる。第2赤外線カメラ5および光学カメラ6は、それぞれカメラ移動装置9によって移動するマウント12,13に搭載されることにより、X方向、Y方向およびZ方向に移動することができる。   The mount 12 has one second infrared camera 5 mounted thereon, and moves the second infrared camera 5 in the Z direction (vertical direction). The mount 13 carries one optical camera 6 and moves the optical camera 6 in the Z direction. The second infrared camera 5 and the optical camera 6 can be moved in the X direction, the Y direction, and the Z direction by being mounted on the mounts 12 and 13 that are moved by the camera moving device 9, respectively.

第1赤外線カメラ4は、マザー基板1における各TFT基板2の発熱状態を検出するために赤外線にて撮影を行うカメラ(サーモビューワ)である。この第1赤外線カメラ4は、マクロ計測用に設けられており、視野が520mm×405mm程度まで広げられている。   The first infrared camera 4 is a camera (thermo viewer) that performs imaging with infrared rays in order to detect the heat generation state of each TFT substrate 2 on the mother substrate 1. The first infrared camera 4 is provided for macro measurement, and the field of view is expanded to about 520 mm × 405 mm.

第2赤外線カメラ5は、第1赤外線カメラ4と同様、各TFT基板2の発熱状態を検出するために赤外線にて撮影を行うカメラ(サーモビューワ)である。この第2赤外線カメラ2は、ミクロ計測用に設けられており、視野が32mm×24mmと小さく、高分解能の撮影を行うことができる。   Similar to the first infrared camera 4, the second infrared camera 5 is a camera (thermo viewer) that performs imaging with infrared rays in order to detect the heat generation state of each TFT substrate 2. The second infrared camera 2 is provided for micro measurement, has a small field of view of 32 mm × 24 mm, and can perform high-resolution imaging.

光学カメラ6は、プローブフレーム3を検査対象となるTFT基板2の周囲に配置するときの位置調整を行うために、当該TFT基板2およびプローブフレーム3の画像を撮影するカメラである。また、光学カメラ6は、それ以外に、TFT基板2の状態を監視するためにTFT基板2を撮影する目的で利用されてもよい。   The optical camera 6 is a camera that takes images of the TFT substrate 2 and the probe frame 3 in order to adjust the position when the probe frame 3 is arranged around the TFT substrate 2 to be inspected. In addition, the optical camera 6 may be used for the purpose of photographing the TFT substrate 2 in order to monitor the state of the TFT substrate 2.

プローブ移動装置10は、ガイドレール7a上を移動自在となるように設置されている。このプローブ移動装置10は、1対の脚部10aと、スライドレール10bと、ガイドレール10cとを有している。   The probe moving device 10 is installed so as to be movable on the guide rail 7a. The probe moving device 10 has a pair of leg portions 10a, a slide rail 10b, and a guide rail 10c.

脚部10aは、アライメントステージ8の両側に互いに対向するようにガイドレール7a上に配置されている。この脚部10aは、ガイドレール7aによって、移動方向が規定されており、ガイドレール7a上を移動することができるように構成されている。また、脚部10aは、図示はしないが、TFT基板2に印加する電圧を発生する電源装置を搭載している。   The leg portions 10a are arranged on the guide rail 7a so as to face each other on both sides of the alignment stage 8. The leg portion 10a has a moving direction defined by the guide rail 7a, and is configured to be able to move on the guide rail 7a. Further, although not shown, the leg portion 10a is equipped with a power supply device that generates a voltage to be applied to the TFT substrate 2.

スライドレール10bは、Y方向に伸びる2本のレール部と、脚部10aに支持される支持部とを有している。レール部は、平行に配置されており、プローブフレーム3を搭載するマウント14をY方向にスライド移動できるように両側で保持している。   The slide rail 10b has two rail portions extending in the Y direction and a support portion supported by the leg portion 10a. The rail portions are arranged in parallel and hold the mount 14 on which the probe frame 3 is mounted on both sides so as to be slidable in the Y direction.

ガイドレール10cは、脚部10aのアライメントステージ8側の側面に、その長手方向がZ方向に沿うように2つずつ設けられている。このガイドレール10cは、スライドレール10bをZ方向に移動させるように、スライドレール10bを支持部で支持している。   Two guide rails 10c are provided on the side surface of the leg portion 10a on the alignment stage 8 side so that the longitudinal direction thereof is along the Z direction. The guide rail 10c supports the slide rail 10b with a support portion so as to move the slide rail 10b in the Z direction.

プローブフレーム3は、脚部10aによるX方向への移動、スライドレール10bによるY方向への移動、およびガイドレール10cによるZ方向の移動が可能となる。   The probe frame 3 can be moved in the X direction by the leg 10a, moved in the Y direction by the slide rail 10b, and moved in the Z direction by the guide rail 10c.

〔TFT基板の構成〕
図2(a)は、TFT基板2の構成を示す平面図であり、図2(b)はTFT基板2における配線の構成の一部を拡大して示す平面明図である。図3は、TFT基板2に設けられる保護回路の構成を示す回路図である。
[Configuration of TFT substrate]
FIG. 2A is a plan view showing the configuration of the TFT substrate 2, and FIG. 2B is an enlarged plan view showing a part of the configuration of the wiring in the TFT substrate 2. As shown in FIG. FIG. 3 is a circuit diagram showing a configuration of a protection circuit provided on the TFT substrate 2.

図2(a)に示すように、TFT基板2は、アクティブエリア21、周辺回路部22および端子部23,24が設けられている。   As shown in FIG. 2A, the TFT substrate 2 is provided with an active area 21, a peripheral circuit portion 22, and terminal portions 23 and 24.

アクティブエリア21(被検査領域)は、画像を表示する領域であり、図2(b)に示すように、マトリクス状に配置された複数の画素部211によって構成されている。画素部211は、画素部211の周囲に設けられた複数の走査線212(配線)と複数の信号線213(配線)とが互いに交差するように設けられている。この画素部21は、走査線212と信号線213との各交点に図示しないTFT(薄膜トランジスタ)からなるスイッチング素子が形成されおり、マトリクス状に配置されている。   The active area 21 (inspected area) is an area for displaying an image, and is composed of a plurality of pixel portions 211 arranged in a matrix as shown in FIG. The pixel portion 211 is provided such that a plurality of scanning lines 212 (wiring) and a plurality of signal lines 213 (wiring) provided around the pixel portion 211 intersect each other. In the pixel portion 21, switching elements made of TFTs (thin film transistors) (not shown) are formed at respective intersections of the scanning lines 212 and the signal lines 213, and are arranged in a matrix.

図2(b)に示すように、周辺回路部22は、液晶パネルの駆動を行うための周辺回路221(ソースドライバ、ゲートドライバ等)と、保護回路222、各回路を接続する配線等が形成されている。図2(b)には、周辺回路221として、走査線212が接続されるゲートドライバと、信号線213が接続されるソースドライバとを示している。   As shown in FIG. 2B, the peripheral circuit unit 22 is formed with a peripheral circuit 221 (source driver, gate driver, etc.) for driving the liquid crystal panel, a protection circuit 222, wiring for connecting each circuit, and the like. Has been. FIG. 2B shows a gate driver to which the scanning line 212 is connected and a source driver to which the signal line 213 is connected as the peripheral circuit 221.

保護回路222は、TFT基板2に、隣り合う各走査線212の間、および隣り合う各信号線213の間に設けられる。全ての保護回路222は、同様に構成されている。   The protection circuit 222 is provided on the TFT substrate 2 between the adjacent scanning lines 212 and between the adjacent signal lines 213. All the protection circuits 222 are similarly configured.

図3に示すように、保護回路222は、ダイオード接続された2つのスイッチング素子(半導体素子)222a,222bが、互いに逆方向に、かつ並列に接続されたダイオードリング構造を有している。   As shown in FIG. 3, the protection circuit 222 has a diode ring structure in which two diode-connected switching elements (semiconductor elements) 222a and 222b are connected in opposite directions and in parallel.

保護回路222のスイッチング素子222aは、ソースとゲートとが短絡している。スイッチング素子222aは、ソースとゲートとが短絡されているので、ダイオードとして機能する。スイッチング素子222aのソースおよびゲートは、スイッチング素子222bのドレインおよび走査線212または信号線213のいずれか1本の配線と電気的に接続されている。また、スイッチング素子222aのドレインは、ソースおよびゲートが接続されている上記の配線に隣接する配線と電気的に接続され、かつスイッチング素子222bのソースおよびゲートに接続されている。一方、スイッチング素子222bは、ソースとゲートとが短絡している。スイッチング素子222bは、ソースとゲートとが短絡されているので、ダイオードとして機能する。   In the switching element 222a of the protection circuit 222, the source and the gate are short-circuited. The switching element 222a functions as a diode because the source and the gate are short-circuited. The source and gate of the switching element 222a are electrically connected to the drain of the switching element 222b and one of the wirings of the scanning line 212 and the signal line 213. The drain of the switching element 222a is electrically connected to a wiring adjacent to the wiring to which the source and gate are connected, and is connected to the source and gate of the switching element 222b. On the other hand, the switching element 222b is short-circuited between the source and the gate. The switching element 222b functions as a diode because the source and the gate are short-circuited.

上記のように構成される保護回路222は、走査線212に電荷が発生した場合には、その電荷をスイッチング素子222aまたはスイッチング素子222bを介して隣接する走査線212に逃がす。同様に、保護回路222は、信号線213に電荷が発生した場合には、その電荷をスイッチング素子222aまたはスイッチング素子222bを介して隣接する信号線213に逃がす。   When the charge is generated in the scanning line 212, the protection circuit 222 configured as described above releases the charge to the adjacent scanning line 212 via the switching element 222a or the switching element 222b. Similarly, when a charge is generated in the signal line 213, the protection circuit 222 releases the charge to the adjacent signal line 213 through the switching element 222a or the switching element 222b.

このように、走査線212および信号線213のいずれかの配線に静電気による高電圧が印加された場合、保護回路222によって隣接する他の配線へ電荷が流入し、特定の配線に電界が集中するのを回避することができる。そのため、静電破壊によるTFT基板2の不良の発生を防止することができる。   As described above, when a high voltage due to static electricity is applied to one of the scan line 212 and the signal line 213, the protective circuit 222 causes charge to flow into another adjacent line, and the electric field concentrates on the specific line. Can be avoided. Therefore, it is possible to prevent the occurrence of defects in the TFT substrate 2 due to electrostatic breakdown.

端子部23は、TFT基板2のソースドライバ側の対向する2つの周縁部に設けられている。端子部24は、TFT基板2のゲートドライバ側の対向する2つの周縁部に設けられている。図2(b)に示すように、端子部23は、複数のゲートドライバ側入力端子や各種の接続端子を含む端子231からなる。一方、端子部24は、複数のソースドライバ側入力端子や各種の接続端子を含む端子241からなる。ソースドライバ側入力端子は、周辺回路221のうち、信号線213にデータを出力するためのソースドライバに各種の信号を入力するための端子である。ゲートドライバ側入力端子は、周辺回路221のうち、走査線212に走査信号を出力するためのゲートドライバに各種の信号を入力するための端子である。   The terminal portion 23 is provided at two opposing peripheral portions on the source driver side of the TFT substrate 2. The terminal portion 24 is provided at two opposing peripheral portions on the gate driver side of the TFT substrate 2. As shown in FIG. 2B, the terminal portion 23 includes a terminal 231 including a plurality of gate driver side input terminals and various connection terminals. On the other hand, the terminal unit 24 includes a terminal 241 including a plurality of source driver side input terminals and various connection terminals. The source driver side input terminal is a terminal for inputting various signals to the source driver for outputting data to the signal line 213 in the peripheral circuit 221. The gate driver side input terminal is a terminal for inputting various signals to the gate driver for outputting the scanning signal to the scanning line 212 in the peripheral circuit 221.

〔プローブフレームの構成〕
図4は、プローブフレーム3の構成を示す平面図である。図5は、欠陥制御装置100の制御系の構成を示すブロック図である。
[Configuration of probe frame]
FIG. 4 is a plan view showing the configuration of the probe frame 3. FIG. 5 is a block diagram illustrating a configuration of a control system of the defect control apparatus 100.

図4および図5に示すように、プローブフレーム3は、枠部31、複数のプローブ針32および電圧印加部33を有している。   As shown in FIGS. 4 and 5, the probe frame 3 includes a frame portion 31, a plurality of probe needles 32, and a voltage application portion 33.

枠部31は、内縁部の形状が図2(a)に示すTFT基板2を取り囲むようにTFT基板2の外周縁部に応じた形状をなしている。この枠部31は、その内側に開口した領域に、検査対象のTFT基板2が位置するように配置される。また、枠部31は、図5に示す電圧印加部33を内蔵している。   The frame portion 31 has a shape corresponding to the outer peripheral edge portion of the TFT substrate 2 so that the shape of the inner edge portion surrounds the TFT substrate 2 shown in FIG. The frame portion 31 is arranged so that the TFT substrate 2 to be inspected is located in a region opened inside thereof. Moreover, the frame part 31 incorporates the voltage application part 33 shown in FIG.

各プローブ針32は、枠部31の内縁部に内側に向けて突出するように設けられている。また、各プローブ針32は、TFT基板2に設置された端子部23,24の各端子に対応する位置に配置されている。   Each probe needle 32 is provided on the inner edge portion of the frame portion 31 so as to protrude inward. Each probe needle 32 is arranged at a position corresponding to each terminal of the terminal portions 23 and 24 installed on the TFT substrate 2.

これにより、検査対象のTFT基板2が枠部31の内側の領域に位置するようにプローブフレーム3を移動させると、各プローブ針32とTFT基板2の端子部23,24の各端子231,241とが接触する。また、TFT基板2が枠部31の内側の領域に位置することにより各プローブ針32と各端子231,241とが接触した状態では、アクティブエリア21および周辺回路部22がプローブフレーム3で覆われることなく露出する。   Accordingly, when the probe frame 3 is moved so that the TFT substrate 2 to be inspected is located in the region inside the frame portion 31, the terminals 231 and 241 of the probe needles 32 and the terminal portions 23 and 24 of the TFT substrate 2 are detected. And contact. Further, the active area 21 and the peripheral circuit portion 22 are covered with the probe frame 3 in a state where the probe needles 32 and the terminals 231 and 241 are in contact with each other because the TFT substrate 2 is located in the region inside the frame portion 31. It exposes without.

電圧印加部33(電圧印加手段)は、各プローブ針32に接続されている1または複数の配線に前述の電源装置から得られた電圧を印加する。この電圧印加部33は、各プローブ針32に対してスイッチングリレー(図示せず)を介して個別に接続されている。これにより、電圧印加部33は、各プローブ針32に接続されている配線のうちの所望の1または複数の配線に選択的に電圧を印加することができる。   The voltage application unit 33 (voltage application means) applies the voltage obtained from the power supply device described above to one or a plurality of wires connected to each probe needle 32. The voltage application unit 33 is individually connected to each probe needle 32 via a switching relay (not shown). Thereby, the voltage application unit 33 can selectively apply a voltage to one or more desired wirings among the wirings connected to each probe needle 32.

〔欠陥検査装置の制御系の構成〕
図5は、欠陥検査装置100の制御系の構成を示すブロック図である。
[Configuration of control system for defect inspection system]
FIG. 5 is a block diagram showing the configuration of the control system of the defect inspection apparatus 100.

図5に示すように、欠陥検査装置100は、制御系として、制御を行うために設けられる制御部51およびデータ記憶部52を備えている。また、欠陥検査装置100は、制御の対象として、ガントリー移動機構53、プローブ移動機構54、カメラ移動機構55、プローブフレーム3および赤外線カメラ4を備えている。   As shown in FIG. 5, the defect inspection apparatus 100 includes a control unit 51 and a data storage unit 52 that are provided for performing control as a control system. Further, the defect inspection apparatus 100 includes a gantry moving mechanism 53, a probe moving mechanism 54, a camera moving mechanism 55, a probe frame 3, and an infrared camera 4 as control targets.

ガントリー移動機構53は、モータやギア等(図示せず)によって構成されており、カメラ移動装置9の脚部9aおよび梁部9bからなるガントリーをガイドレール7bに沿ってX方向に平行移動させる機構である。このガントリー移動機構53は脚部9aに内蔵されている。   The gantry moving mechanism 53 is configured by a motor, a gear, or the like (not shown), and moves the gantry composed of the leg portion 9a and the beam portion 9b of the camera moving device 9 in the X direction along the guide rail 7b. It is. The gantry moving mechanism 53 is built in the leg portion 9a.

プローブ移動機構54は、モータやギア等(図示せず)によって構成されている機構である。このプローブ移動機構54は、プローブ移動装置10をガイドレール7aに沿ってX方向に移動させる。また、プローブ移動機構54は、プローブフレーム3をスライドレール10bに沿ってY方向に移動させる。さらに、プローブ移動機構54は、プローブフレーム3をガイドレール10cに沿ってZ方向に移動させる。プローブ移動機構54のうち、プローブ移動装置10をX方向に移動させる部分は、プローブ移動装置10の脚部10aに内蔵されている。   The probe moving mechanism 54 is a mechanism configured by a motor, a gear, or the like (not shown). The probe moving mechanism 54 moves the probe moving device 10 in the X direction along the guide rail 7a. The probe moving mechanism 54 moves the probe frame 3 in the Y direction along the slide rail 10b. Further, the probe moving mechanism 54 moves the probe frame 3 in the Z direction along the guide rail 10c. A portion of the probe moving mechanism 54 that moves the probe moving device 10 in the X direction is built in the leg 10 a of the probe moving device 10.

カメラ移動機構55は、モータやギア等(図示せず)によって構成されており、マウント11〜13をガイドレール9cに沿ってY方向に移動させる。また、カメラ移動機構55は、マウント12に取り付けられた第2赤外線カメラ5をZ方向に移動させるとともに、マウント13に取り付けられた光学カメラ6をZ方向に移動させる。カメラ移動機構55は、マウント11〜13を移動させる部分がカメラ移動装置9の梁部9bに内蔵され、第2赤外線カメラ5を移動させる部分がマウント12に内蔵され、光学カメラ6を移動させる部分がマウント13に内蔵されている。   The camera moving mechanism 55 is configured by a motor, a gear, or the like (not shown), and moves the mounts 11 to 13 along the guide rail 9c in the Y direction. Further, the camera moving mechanism 55 moves the second infrared camera 5 attached to the mount 12 in the Z direction and moves the optical camera 6 attached to the mount 13 in the Z direction. In the camera moving mechanism 55, a portion for moving the mounts 11 to 13 is built in the beam portion 9 b of the camera moving device 9, a portion for moving the second infrared camera 5 is built in the mount 12, and a portion for moving the optical camera 6. Is built in the mount 13.

制御部51は、ガントリー移動機構53、プローブ移動機構54、カメラ移動機構55、電圧印加部33、第1および第2赤外線カメラ4,5ならびに光学カメラ6の動作を制御する。また、制御部51は、第1赤外線カメラ4および第2赤外線カメラ5からの赤外線画像のデータに基づいて、TFT基板2への電圧印加の有無および欠陥の判定や欠陥位置の特定を行う。このため、制御部51は、位置制御部511、電圧制御部512、撮像制御部513、電圧印加判定部514および欠陥位置特定部515を有している。   The control unit 51 controls operations of the gantry moving mechanism 53, the probe moving mechanism 54, the camera moving mechanism 55, the voltage applying unit 33, the first and second infrared cameras 4 and 5, and the optical camera 6. Further, the control unit 51 determines the presence / absence of voltage application to the TFT substrate 2, the determination of the defect, and the specification of the defect position based on the infrared image data from the first infrared camera 4 and the second infrared camera 5. Therefore, the control unit 51 includes a position control unit 511, a voltage control unit 512, an imaging control unit 513, a voltage application determination unit 514, and a defect position specifying unit 515.

位置制御部511は、ガントリー移動機構53、プローブ移動機構54およびカメラ移動機構55の動作を制御する。位置制御部511は、各機構53〜55の動作を制御することで、第1および第2赤外線カメラ4,5、光学カメラ6およびプローブフレーム3のX方向およびY方向の移動を制御する。また、位置制御部511は、プローブフレーム3、第2赤外線カメラ5および光学カメラ6のZ方向の移動を制御する。   The position control unit 511 controls operations of the gantry moving mechanism 53, the probe moving mechanism 54, and the camera moving mechanism 55. The position controller 511 controls the movement of the first and second infrared cameras 4 and 5, the optical camera 6 and the probe frame 3 in the X direction and the Y direction by controlling the operations of the mechanisms 53 to 55. Further, the position control unit 511 controls the movement of the probe frame 3, the second infrared camera 5, and the optical camera 6 in the Z direction.

電圧制御部512は、電圧印加部33と、前述の電源装置およびスイッチングリレーの動作を制御する。これにより、前述のように、各プローブ針32に接続されている配線のうちの所望の1または複数の配線に所望の電圧を選択的に印加させる。   The voltage control unit 512 controls the operation of the voltage application unit 33 and the above-described power supply device and switching relay. Thereby, as described above, a desired voltage is selectively applied to one or a plurality of desired wirings among the wirings connected to each probe needle 32.

撮像制御部513は、第1赤外線カメラ4および第2赤外線カメラ5の動作を制御してTFT基板2の赤外線画像(サーモビューワ画像)を撮像させる。また、撮像制御部513は、第1赤外線カメラ4および第2赤外線カメラ5からの赤外線画像のデータをデータ記憶部52に与えて記憶させる。   The imaging control unit 513 controls the operations of the first infrared camera 4 and the second infrared camera 5 to capture an infrared image (thermo viewer image) of the TFT substrate 2. In addition, the imaging control unit 513 gives the data of the infrared image from the first infrared camera 4 and the second infrared camera 5 to the data storage unit 52 for storage.

電圧印加判定部514(電圧印加判定手段)は、電圧印加部33による電圧印加が正しく行われているか否かを、データ記憶部52に記憶されている上記の赤外線画像のデータに基づいて判定する。具体的には、電圧印加判定部514は、TFT基板2における電圧印加判定のために利用される配線または回路(通電検査部)に電圧印加部33からの電圧が印加されたときに、この通電検査部の発熱の有無によって、電圧印加の有無を判定する。   The voltage application determination unit 514 (voltage application determination unit) determines whether or not the voltage application by the voltage application unit 33 is correctly performed based on the data of the infrared image stored in the data storage unit 52. . Specifically, the voltage application determination unit 514 applies this energization when a voltage from the voltage application unit 33 is applied to a wiring or circuit (energization inspection unit) used for voltage application determination in the TFT substrate 2. The presence / absence of voltage application is determined based on the presence / absence of heat generation in the inspection unit.

上記の通電検査部(発熱部)は、前述の端子231,241に接続されており、電圧印加部33から電圧が印加されると発熱するように構成されている。したがって、電圧印加判定部514は、上記の通電検査部が発熱していれば、正常に電圧が印加されていると判定する。また、電圧印加判定部514は、上記の通電検査部が発熱していなければ、電圧の印加がないと判定するとともに、そのことを表示等の手段を用いて検査オペレータに報知する。また、電圧印加判定部514は、この判定結果をデータ記憶部52に記憶させる。   The energization inspection unit (heat generation unit) is connected to the terminals 231 and 241 described above, and is configured to generate heat when a voltage is applied from the voltage application unit 33. Therefore, the voltage application determination unit 514 determines that the voltage is normally applied if the above-described energization inspection unit generates heat. Further, the voltage application determination unit 514 determines that no voltage is applied if the above-described energization inspection unit is not generating heat, and informs the inspection operator of this using means such as a display. Further, the voltage application determination unit 514 stores the determination result in the data storage unit 52.

なお、電圧印加判定部514による電圧印加の判定については、後述する実施形態1および2において詳しく説明する。   The determination of voltage application by the voltage application determination unit 514 will be described in detail in Embodiments 1 and 2 described later.

欠陥位置特定部515(欠陥検出手段)は、データ記憶部32に記憶されている赤外線画像のデータに基づいて、TFT基板2のアクティブエリア21における欠陥の有無を判定するとともに、欠陥がある場合に当該欠陥を検出する。具体的には、欠陥位置特定部515は、赤外線画像データのアクティブエリア21に相当する部分のデータに基づいて、アクティブエリア21の発熱箇所の有無を判定し、発熱箇所がある場合に当該発熱箇所の位置を特定する。また、欠陥位置特定部515は、特定した欠陥の位置についてのデータ(欠陥位置データ)をデータ記憶部52に記憶させる。   The defect position specifying unit 515 (defect detection means) determines whether or not there is a defect in the active area 21 of the TFT substrate 2 based on the infrared image data stored in the data storage unit 32, and if there is a defect. The defect is detected. Specifically, the defect position specifying unit 515 determines the presence / absence of a heat generation point in the active area 21 based on data of a portion corresponding to the active area 21 of the infrared image data, and if there is a heat generation point, the heat generation point Specify the position of. Further, the defect position specifying unit 515 causes the data storage unit 52 to store data (defect position data) regarding the position of the specified defect.

なお、欠陥位置特定部515は、電圧印加判定部514による正常な電圧印加の判定が得られている場合にのみ、上記の特定処理を行う。   The defect position specifying unit 515 performs the specifying process only when the voltage application determining unit 514 has determined that normal voltage application has been obtained.

データ記憶部52は、制御部51の制御処理に必要なデータおよび制御処理を行う過程で生じたデータを記憶する。また、データ記憶部52は、電圧印加判定部514および欠陥位置特定部515による判定処理のために必要となる赤外線画像のデータを制御部51を介して取得して記憶する。さらに、データ記憶部52は、欠陥位置特定部515による特定処理の結果として得られた欠陥の位置についてのデータをTFT基板2ごとに記憶する。   The data storage unit 52 stores data necessary for the control process of the control unit 51 and data generated in the process of performing the control process. In addition, the data storage unit 52 acquires and stores infrared image data necessary for determination processing by the voltage application determination unit 514 and the defect position specification unit 515 via the control unit 51. Further, the data storage unit 52 stores data about the position of the defect obtained as a result of the specifying process by the defect position specifying unit 515 for each TFT substrate 2.

制御部51の各ブロックは、以下のようにCPUを用いてソフトウェア(欠陥検査プログラム)によって実現される。つまり、この欠陥検査プログラムは、コンピュータを上記の各ブロックとして機能させることにより、後述する欠陥検査方法における各処理を実行させる。あるいは、上記の各ブロックは、DSP(Digital Signal Processor)を用いたプログラムによる処理で実現されてもよい。あるいは、制御部51の各ブロックは、ハードウェアロジックによって構成されてもよい。   Each block of the control unit 51 is realized by software (defect inspection program) using a CPU as follows. That is, this defect inspection program causes the computer to function as each of the above blocks, thereby executing each process in the defect inspection method described later. Or each said block may be implement | achieved by the process by the program using DSP (Digital Signal Processor). Alternatively, each block of the control unit 51 may be configured by hardware logic.

上記のソフトウェアのプログラムコード(実行形式プログラム、中間コードプログラム、ソースプログラム)は、コンピュータで読み取り可能に記録した記録媒体に記録されてもよい。本発明の目的は、当該記録媒体を欠陥検査装置100に供給し、CPUが記録媒体に記録されているプログラムコードを読み出して実行することによっても達成することが可能である。   The program code (execution format program, intermediate code program, source program) of the above software may be recorded on a recording medium recorded so as to be readable by a computer. The object of the present invention can also be achieved by supplying the recording medium to the defect inspection apparatus 100 and reading and executing the program code recorded on the recording medium by the CPU.

上記の記録媒体としては、例えば、磁気テープやカセットテープ等のテープ系、フロッピー(登録商標)ディスク/ハードディスク等の磁気ディスクやCD−ROM/MO/MD/BD/DVD/CD−R等の光ディスクを含むディスク系を用いることができる。その他、上記の記録媒体としては、ICカード(メモリカードを含む)/光カード等のカード系、あるいはマスクROM/EPROM/EEPROM(登録商標)/フラッシュROM等の半導体メモリ系などを用いることもできる。   Examples of the recording medium include magnetic tapes such as magnetic tapes and cassette tapes, magnetic disks such as floppy (registered trademark) disks / hard disks, and optical disks such as CD-ROM / MO / MD / BD / DVD / CD-R. Can be used. In addition, as the recording medium, a card system such as an IC card (including a memory card) / optical card or a semiconductor memory system such as a mask ROM / EPROM / EEPROM (registered trademark) / flash ROM can be used. .

また、欠陥検査装置100を通信ネットワークと接続可能に構成し、通信ネットワークを介して上記のプログラムコードを供給してもよい。この通信ネットワークとしては、例えば、インターネット、イントラネット、エキストラネット、LAN、ISDN、VAN、CATV通信網、仮想専用網(virtual private network)、電話回線網、移動体通信網、衛星通信網等が利用可能である。また、通信ネットワークを構成する伝送媒体としては、有線媒体または無線媒体の利用が可能である。有線媒体としては、例えば、IEEE1394、USB、電力線搬送、ケーブルTV回線、電話線、ADSL回線等が挙げられる。無線媒体としては、IrDAやリモコンのような赤外線、Bluetooth(登録商標)、802.11無線、HDR、携帯電話網、衛星回線、地上波デジタル網等が挙げられる。   Moreover, the defect inspection apparatus 100 may be configured to be connectable to a communication network, and the program code may be supplied via the communication network. As this communication network, for example, the Internet, intranet, extranet, LAN, ISDN, VAN, CATV communication network, virtual private network, telephone line network, mobile communication network, satellite communication network, etc. can be used. It is. In addition, a wired medium or a wireless medium can be used as a transmission medium constituting the communication network. Examples of the wired medium include IEEE 1394, USB, power line carrier, cable TV line, telephone line, ADSL line, and the like. Examples of the wireless medium include infrared rays such as IrDA and remote control, Bluetooth (registered trademark), 802.11 wireless, HDR, mobile phone network, satellite line, terrestrial digital network, and the like.

なお、本発明は、上記プログラムコードが電子的な伝送で具現化された、搬送波に埋め込まれたコンピュータデータ信号の形態でも実現され得る。   The present invention can also be realized in the form of a computer data signal embedded in a carrier wave in which the program code is embodied by electronic transmission.

〔欠陥検査装置の動作〕
ここで、欠陥検査装置100による欠陥検出処理時の動作(欠陥検査方法)について説明する。
[Operation of defect inspection system]
Here, an operation (defect inspection method) at the time of defect detection processing by the defect inspection apparatus 100 will be described.

図6は、欠陥検査装置100の動作の手術を示すフローチャートである。   FIG. 6 is a flowchart showing an operation of the operation of the defect inspection apparatus 100.

まず、アライメントステージ8上で、所定の位置に載置されたマザー基板1の位置調整(アライメント)が行われ、この状態で検査が開始する。   First, the position adjustment (alignment) of the mother substrate 1 placed at a predetermined position is performed on the alignment stage 8, and the inspection starts in this state.

プローブ移動装置10が、プローブフレーム3を検査対象とするTFT基板2に対応する位置に移動させるとともに、カメラ移動装置9が、第1赤外線カメラ4、第2赤外線カメラ5および光学カメラ6をプローブフレーム3と同様に移動させる(ステップS1)。このとき、位置制御部511が、ガントリー移動機構53、プローブ移動機構54およびカメラ移動機構55の動作を制御する。これにより、プローブフレーム3が、検査対象のTFT基板2にまで移動して、当該TFT基板2の周囲に配置されると、プローブフレーム3のプローブ針32がTFT基板2の端子部23,24における端子231,241と接触する。   The probe moving device 10 moves the probe frame 3 to a position corresponding to the TFT substrate 2 to be inspected, and the camera moving device 9 moves the first infrared camera 4, the second infrared camera 5, and the optical camera 6 to the probe frame. It moves like 3 (step S1). At this time, the position control unit 511 controls the operations of the gantry moving mechanism 53, the probe moving mechanism 54, and the camera moving mechanism 55. Thereby, when the probe frame 3 moves to the TFT substrate 2 to be inspected and is arranged around the TFT substrate 2, the probe needle 32 of the probe frame 3 is in the terminal portions 23 and 24 of the TFT substrate 2. Contact the terminals 231 and 241.

次に、電圧印加部33が、当該TFT基板2に電圧を印加する(ステップS2,電圧印加処理)。このとき、電圧制御部512が電圧印加部33の動作を制御することにより、電圧印加部33が、TFT基板2における端子部23,24の各端子231,241に電圧を印加する。   Next, the voltage application unit 33 applies a voltage to the TFT substrate 2 (step S2, voltage application process). At this time, the voltage control unit 512 controls the operation of the voltage application unit 33 so that the voltage application unit 33 applies a voltage to the terminals 231 and 241 of the terminal units 23 and 24 in the TFT substrate 2.

この状態で、第1赤外線カメラ4および第2赤外線カメラ5が、TFT基板2の全体を撮像する(ステップS3,基板撮像処理)。このとき、撮像制御部514が第1赤外線カメラ4および第2赤外線カメラ5の動作を制御する。これにより、第1赤外線カメラ4および第2赤外線カメラ5は、当該TFT基板2のアクティブエリア21および周辺回路部22を含む検査対象領域の全域を1度の撮像処理によって撮像する。この撮像によって得られた第1赤外線カメラ4および第2赤外線カメラ5からの赤外線画像データは、データ記憶部52に記憶される。   In this state, the first infrared camera 4 and the second infrared camera 5 image the entire TFT substrate 2 (step S3, substrate imaging process). At this time, the imaging control unit 514 controls the operations of the first infrared camera 4 and the second infrared camera 5. Thereby, the first infrared camera 4 and the second infrared camera 5 capture the entire area of the inspection target area including the active area 21 and the peripheral circuit portion 22 of the TFT substrate 2 by one imaging process. The infrared image data from the first infrared camera 4 and the second infrared camera 5 obtained by this imaging is stored in the data storage unit 52.

すると、電圧印加判定部514が、上記の赤外線画像データに基づいて、TFT基板2において電圧印加判定のために利用される通電検査部の発熱の有無を確認する(ステップS4,電圧印加判定処理)。このとき、電圧印加部33からの電圧が正常にTFT基板2に印加されている状態では、端子部23,24の各端子231,241を介して通電検査部にも電圧が印加されるので、通電検査部が発熱する。また、電源装置、電圧印加部33、電圧印加配線等の電源系の異常によって、電圧印加部33からの電圧が、正常にTFT基板2に印加されない状態では、電圧が通電検査部に印加されないので、通電検査部が発熱しない。   Then, the voltage application determination unit 514 confirms the presence / absence of heat generation in the energization inspection unit used for voltage application determination in the TFT substrate 2 based on the infrared image data (step S4, voltage application determination processing). . At this time, in the state where the voltage from the voltage application unit 33 is normally applied to the TFT substrate 2, the voltage is also applied to the current inspecting unit via the terminals 231 and 241 of the terminal units 23 and 24. The energization inspection unit generates heat. In addition, since the voltage from the voltage application unit 33 is not normally applied to the TFT substrate 2 due to an abnormality in the power supply system such as the power supply device, the voltage application unit 33, and the voltage application wiring, the voltage is not applied to the conduction inspection unit. The energization inspection part does not generate heat.

ステップS4において、電圧印加判定部514が通電検査部の発熱を確認すると(YES)、電圧印加部33が、ステップS2と同様にして、検査対象のTFT基板2に電圧を印加する(ステップS5)。この状態で、第1赤外線カメラ4および第2赤外線カメラ5が、ステップS3と同様にして、TFT基板2の全体を撮像する(ステップS6)。この撮像によって得られた第1赤外線カメラ4および第2赤外線カメラ5からの赤外線画像データは、データ記憶部52に記憶される。   In step S4, when the voltage application determination unit 514 confirms the heat generation of the energization inspection unit (YES), the voltage application unit 33 applies a voltage to the TFT substrate 2 to be inspected in the same manner as in step S2 (step S5). . In this state, the first infrared camera 4 and the second infrared camera 5 image the entire TFT substrate 2 in the same manner as in step S3 (step S6). The infrared image data from the first infrared camera 4 and the second infrared camera 5 obtained by this imaging is stored in the data storage unit 52.

その後、欠陥位置特定部515が、データ記憶部52に記憶されている赤外線画像データに基づいて、TFT基板2のアクティブエリア21における発熱箇所の有無を確認する(ステップS7)。このとき、電圧印加部33からの電圧が、正常にTFT基板2に印加されているので、端子部23,24の各端子231,241を介してアクティブエリア21に電圧が印加される。アクティブエリア21における走査線212、信号線213、隣接する走査線212間および隣接する信号線213間のいずれかに短絡等の欠陥が生じている場合、この欠陥部分が電圧の印加によって発熱する。また、アクティブエリア21において欠陥が生じていない場合、発熱は生じない。   Thereafter, the defect position specifying unit 515 confirms the presence or absence of a heat generation location in the active area 21 of the TFT substrate 2 based on the infrared image data stored in the data storage unit 52 (step S7). At this time, since the voltage from the voltage application unit 33 is normally applied to the TFT substrate 2, the voltage is applied to the active area 21 via the terminals 231 and 241 of the terminal units 23 and 24. When a defect such as a short circuit occurs in any one of the scanning lines 212, the signal lines 213, the adjacent scanning lines 212, and the adjacent signal lines 213 in the active area 21, the defective portion generates heat by application of a voltage. Further, when no defect occurs in the active area 21, no heat is generated.

ステップS7において、欠陥位置特定部515は、アクティブエリア21における発熱を確認すると(YES)、その発熱箇所を欠陥箇所として検出し、当該欠陥箇所の位置を特定する(ステップS8,欠陥検出処理)。そして、欠陥位置特定部515は、特定した欠陥の位置についての情報をデータ記憶部32に記憶させる(ステップS9)。   In step S7, when the defect position specifying unit 515 confirms the heat generation in the active area 21 (YES), the defect position specifying unit 515 detects the heat generation point as a defect point and specifies the position of the defect point (step S8, defect detection process). And the defect position specific | specification part 515 memorize | stores the information about the position of the specified defect in the data storage part 32 (step S9).

さらに、制御部51が、検査中のマザー基板1における全てのTFT基板2について検査が完了したか否かを判定する(ステップS10)。ここで、制御部51は、未検査のTFT基板2があると判断した場合、ステップS1の処理に戻って次のTFT基板2の検査を行う。また、制御部51は、未検査のTFT基板2があると判断した場合、マザー基板1に対する検査処理を終える。   Further, the control unit 51 determines whether or not the inspection has been completed for all the TFT substrates 2 in the mother substrate 1 being inspected (step S10). Here, when it is determined that there is an uninspected TFT substrate 2, the control unit 51 returns to the process of Step S1 and inspects the next TFT substrate 2. If the control unit 51 determines that there is an uninspected TFT substrate 2, the inspection process for the mother substrate 1 is finished.

ステップS4において、電圧印加判定部514が通電検査部の発熱を確認しないと(NO)、電圧印加判定部514が、TFT基板2に正常に電圧が印加されていないことを検査オペレータに報知して(ステップS11)、検査処理を終える。   In step S4, if the voltage application determination unit 514 does not confirm the heat generation of the energization inspection unit (NO), the voltage application determination unit 514 notifies the inspection operator that the voltage is not normally applied to the TFT substrate 2. (Step S11), the inspection process ends.

これにより、検査オペレータは、電源系の異常を確認して、異常が発見できれば、電源系の復旧に対処することができる。ここで、赤外線画像において通電検査部の発熱がないことで電圧非印加を容易に確認することができるが、報知することによって、より確実に電圧非印加を確認することができる。   Thus, the inspection operator can confirm the abnormality of the power supply system, and if the abnormality is found, can cope with the recovery of the power supply system. Here, in the infrared image, voltage non-application can be easily confirmed because there is no heat generation in the energization inspection unit, but by notifying, voltage non-application can be more reliably confirmed.

また、ステップS7において、欠陥位置特定部515がアクティブエリア21における発熱を確認しないと(NO)、処理をステップS10に移行させる。   In step S7, if the defect position specifying unit 515 does not confirm heat generation in the active area 21 (NO), the process proceeds to step S10.

〔欠陥検査装置による効果〕
以上のように、本実施形態に係る欠陥検査装置100は、TFT基板2が通電検査部を有している。通電検査部は、アクティブエリア21と同時に電圧が印加される部分であり、電圧印加によって発熱する。これにより、通電検査部が電圧印加によって発熱すると、アクティブエリア21に正しく電圧が印加されていることを確認できる。また、電圧印加によっても通電検査部の発熱が生じない場合は、電圧が印加されていないことを確認でき、電源装置から通電検査部に至る電源系に何らかの異常が生じていることが考えられる。
[Effects of defect inspection equipment]
As described above, in the defect inspection apparatus 100 according to the present embodiment, the TFT substrate 2 has the conduction inspection unit. The energization inspection unit is a portion to which a voltage is applied simultaneously with the active area 21, and generates heat when the voltage is applied. As a result, when the energization inspection unit generates heat by voltage application, it can be confirmed that the voltage is correctly applied to the active area 21. In addition, when the voltage application does not generate heat in the energization inspection unit, it can be confirmed that no voltage is applied, and it is considered that some abnormality has occurred in the power supply system from the power supply device to the energization inspection unit.

このように、アクティブエリア21における通電の有無を確認することにより、アクティブエリア21への通電が確保された状態で、赤外線画像を用いたアクティブエリア21における欠陥の検査を適正に行うことができる。したがって、アクティブエリア21が非通電状態であるにも関わらず、欠陥の検査が行われることによって正しい検査結果が得られなくなるという不都合を回避することができる。よって、検査の信頼性を向上させて、直行率の向上を図ることができる。   As described above, by checking the presence / absence of energization in the active area 21, it is possible to appropriately inspect the defect in the active area 21 using the infrared image in a state where the energization to the active area 21 is ensured. Therefore, it is possible to avoid the inconvenience that a correct inspection result cannot be obtained by performing a defect inspection even though the active area 21 is in a non-energized state. Therefore, it is possible to improve the reliability of the inspection and improve the direct rate.

[実現形態2]
本発明の実施形態2として、前述の通電検査部を具体的に特定して説明する。
[Realization 2]
As the second embodiment of the present invention, the above-described energization inspection unit will be specifically specified and described.

図7(a)〜(c)は、実施形態2に係るTFT基板2の通電検査方法による検査結果を示す図である。図8(a),(b)は、TFT基板2の通電検査方法による他の検査結果を示す図である。   FIGS. 7A to 7C are diagrams showing the inspection results obtained by the current inspection method for the TFT substrate 2 according to the second embodiment. FIGS. 8A and 8B are diagrams illustrating other inspection results obtained by the current-carrying inspection method for the TFT substrate 2.

本実施形態では、通電検査部として、前述の周辺回路部22における保護回路222(ダイオードリング構造)を用いる。前述のように構成される保護回路222(発熱部)は、高電圧の印加によって電流が流れると発熱する。従来、このような発熱は、本来の欠陥でないにも関わらず、欠陥として検出されることから、通電により常時発熱する保護回路222のような部分は検査対象から除外されていた。   In the present embodiment, the protection circuit 222 (diode ring structure) in the peripheral circuit unit 22 described above is used as the energization inspection unit. The protection circuit 222 (heating unit) configured as described above generates heat when a current flows by applying a high voltage. Conventionally, since such heat generation is detected as a defect even though it is not an original defect, a portion such as the protection circuit 222 that constantly generates heat when energized has been excluded from the inspection target.

本実施形態では、このような保護回路222を通電検査部として用いている。これにより、図7(a)に示すように、TFT基板2に電圧が印加されたときには、周辺回路部22における保護回路222が発熱する。これが、赤外線画像においては、発熱箇所F1として現れる。したがって、この状態では、電圧がアクティブエリア21にも正常に印加されていることがわかる。   In the present embodiment, such a protection circuit 222 is used as an energization inspection unit. As a result, as shown in FIG. 7A, when a voltage is applied to the TFT substrate 2, the protection circuit 222 in the peripheral circuit section 22 generates heat. This appears as a heat generation point F1 in the infrared image. Therefore, it can be seen that in this state, the voltage is normally applied also to the active area 21.

TFT基板2のアクティブエリア21に欠陥が存在する場合、その箇所が発熱するので、図7(b)に示すように、赤外線画像には発熱箇所F2が現れる。一方、TFT基板2のアクティブエリア21に欠陥が存在しない場合、その箇所が発熱しないので、図7(c)に示すように、赤外線画像には上記のような発熱箇所F2が現れない。   When there is a defect in the active area 21 of the TFT substrate 2, the portion generates heat, so that a heat generation portion F2 appears in the infrared image as shown in FIG. 7B. On the other hand, when there is no defect in the active area 21 of the TFT substrate 2, the portion does not generate heat, so that the heat generation portion F2 as described above does not appear in the infrared image as shown in FIG. 7C.

何らかの異常によって電圧がTFT基板2に印加されない場合、図8(a)に示すように、保護回路222が発熱しない。このため、電圧の印加に異常が生じていることがわかる。この場合は、図8(b)に示すように、アクティブエリア21において欠陥が存在しているか否かに関わらず、赤外線画像には上記のような発熱箇所F2が現れない。したがって、図8(a)に示すような状態が確認できた時点で検査を中断して、電源系の異常に対する措置を講じることができる。   When no voltage is applied to the TFT substrate 2 due to some abnormality, the protection circuit 222 does not generate heat as shown in FIG. For this reason, it turns out that abnormality has arisen in the application of a voltage. In this case, as shown in FIG. 8B, regardless of whether or not there is a defect in the active area 21, the heat generation point F2 as described above does not appear in the infrared image. Therefore, when the state shown in FIG. 8A can be confirmed, the inspection can be interrupted to take measures against the abnormality of the power supply system.

このように、保護回路222を通電検査部として用いることにより、TFT基板2に通電検査部となる回路等を新たに設ける必要がない。これにより、TFT基板2を作製するマスクとして既存のマスクを用いることができる。それゆえ、上記のような新規の回路を含むマスクを新たに用意する必要がないので、コストを抑えてTFT基板2(アクティブエリア21)の通電検査を行うことができる。   As described above, by using the protection circuit 222 as the energization inspection unit, it is not necessary to newly provide a circuit or the like serving as the energization inspection unit on the TFT substrate 2. Thereby, an existing mask can be used as a mask for manufacturing the TFT substrate 2. Therefore, since it is not necessary to prepare a new mask including the new circuit as described above, it is possible to perform an energization inspection of the TFT substrate 2 (active area 21) at a reduced cost.

[実現形態3]
続いて、本発明の実施形態3として、前述の通電検査部を具体的に特定して説明する。
[Realization 3]
Subsequently, as the third embodiment of the present invention, the above-described energization inspection unit will be specifically specified and described.

図9(a)は、本発明の実施形態3に係るTFT基板2の通電検査方法に用いられるマザー基板1の構成を示す平面図であり、(b)は当該マザー基板1の一部を拡大して示す平面図である。図10(a),(b)は、実施形態3に係るTFT基板2の通電検査方法による検査結果を示す図である。   FIG. 9A is a plan view showing the configuration of the mother substrate 1 used in the method for inspecting the current of the TFT substrate 2 according to Embodiment 3 of the present invention, and FIG. 9B is an enlarged view of a part of the mother substrate 1. It is a top view shown. FIGS. 10A and 10B are diagrams showing the inspection results obtained by the energization inspection method for the TFT substrate 2 according to the third embodiment.

なお、図9(a)においては、便宜上、マザー基板1が2つのTFT基板2を有するように描いている。   In FIG. 9A, the mother substrate 1 is depicted as having two TFT substrates 2 for the sake of convenience.

本実施形態では、図9(a)および(b)に示すように、マザー基板1における非基板領域1aに設けられたチェックパッド101,102と、発熱配線103とを通電検査部として用いる。   In the present embodiment, as shown in FIGS. 9A and 9B, check pads 101 and 102 provided in the non-substrate region 1a of the mother substrate 1 and the heat generation wiring 103 are used as a current inspecting unit.

非基板領域1aは、マザー基板1におけるTFT基板2が形成されていない領域であり、TFT基板2を分断するためのマージンとして設けられている。チェックパッド101,102は、この非基板領域1aにおいて、分断ライン(TFT基板2の外形線)の外側に間隔をおいて配置されている。チェックパッド101は電圧が印加される一方、チェックパッド102はグランドに接続される。発熱配線103は、その両端がそれぞれチェックパッド101,102に接続されるように直線状に形成されている。発熱配線103を形成する材料としては、電流が流れることにより発熱する導電性の材料であればよく、例えばAu(金)やCu(銅)が好適である。   The non-substrate region 1 a is a region where the TFT substrate 2 is not formed on the mother substrate 1 and is provided as a margin for dividing the TFT substrate 2. The check pads 101 and 102 are arranged outside the dividing line (outline of the TFT substrate 2) at an interval in the non-substrate region 1a. While voltage is applied to the check pad 101, the check pad 102 is connected to ground. The heat generation wiring 103 is formed in a straight line so that both ends thereof are connected to the check pads 101 and 102, respectively. The material for forming the heat generating wiring 103 may be any conductive material that generates heat when a current flows. For example, Au (gold) or Cu (copper) is suitable.

ここで、TFT基板2に電圧が印加されるときに、チェックパッド101にも同様に電圧が印加されるように、プローブフレーム3は、チェックパッド101に電圧を印加するためのプローブ針32を別途有している。あるいは、マザー基板1は、TFT基板2の端子部23,24から非基板領域1aのチェックパッド101にまで延設された配線を有してしてもよい。   Here, the probe frame 3 separately includes a probe needle 32 for applying a voltage to the check pad 101 so that the voltage is also applied to the check pad 101 when a voltage is applied to the TFT substrate 2. Have. Alternatively, the mother substrate 1 may have wiring extending from the terminal portions 23 and 24 of the TFT substrate 2 to the check pad 101 in the non-substrate region 1a.

ここで、前述の第1赤外線カメラ4および第2赤外線カメラ5は、検査対象となるTFT基板2に対応する非基板領域1aも併せて撮像する。   Here, the first infrared camera 4 and the second infrared camera 5 described above also capture the non-substrate region 1a corresponding to the TFT substrate 2 to be inspected.

上記の構成において、電源系が正常に機能している場合、電圧がTFT基板2に印加されると、チェックパッド101,102間の発熱配線103にも電圧が印加される。この場合は、図10(a)に示すように、発熱配線103(発熱部)が発熱するので、赤外線画像においては、非基板領域1aに発熱配線103が発熱箇所として直線状に現れる。   In the above configuration, when the power supply system is functioning normally, when a voltage is applied to the TFT substrate 2, the voltage is also applied to the heat generation wiring 103 between the check pads 101 and 102. In this case, as shown in FIG. 10A, the heat generation wiring 103 (heat generation portion) generates heat, and therefore, in the infrared image, the heat generation wiring 103 appears linearly as a heat generation portion in the non-substrate region 1a.

一方、電源系が正常に機能していない場合、電圧がTFT基板2に印加さないので、発熱配線103にも同様に電圧が印加されない。この場合は、図10(b)に示すように、発熱配線103が発熱しないので、赤外線画像においては非基板領域1aに発熱箇所が現れない。   On the other hand, when the power supply system is not functioning normally, no voltage is applied to the TFT substrate 2, and thus no voltage is applied to the heat generation wiring 103. In this case, as shown in FIG. 10B, the heat generation wiring 103 does not generate heat, so that no heat generation portion appears in the non-substrate region 1a in the infrared image.

このように、非基板領域1aに設けられたチェックパッド101,102および発熱配線103を通電検査部として用いることにより、TFT基板2に通電検査部として利用される回路等を別途設ける必要がない。   As described above, by using the check pads 101 and 102 and the heat generation wiring 103 provided in the non-substrate region 1a as the conduction inspection unit, it is not necessary to separately provide a circuit or the like used as the conduction inspection unit on the TFT substrate 2.

また、チェックパッド101,102および発熱配線103が、分断ラインの外側となる非基板領域1aに形成されるので、非基板領域1aは、TFT基板2がマザー基板1から分断されるときには切り離される。それゆえ、チェックパッド101,102および発熱配線103が分断後のTFT基板2に影響を及ぼすことはない。   In addition, since the check pads 101 and 102 and the heat generation wiring 103 are formed in the non-substrate region 1a outside the dividing line, the non-substrate region 1a is disconnected when the TFT substrate 2 is divided from the mother substrate 1. Therefore, the check pads 101 and 102 and the heat generation wiring 103 do not affect the TFT substrate 2 after the division.

[付記事項]
本発明は上述した実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能である。すなわち、請求項に示した範囲で適宜変更した技術的手段を組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。
[Additional Notes]
The present invention is not limited to the above-described embodiments, and various modifications can be made within the scope shown in the claims. That is, embodiments obtained by combining technical means appropriately modified within the scope of the claims are also included in the technical scope of the present invention.

本発明に係る欠陥検査装置は、液晶パネル等の表示パネルに用いられる基板や太陽電池パネル等の基板に形成された配線等の欠陥を検査する欠陥検査装置に好適に利用できる。   The defect inspection apparatus according to the present invention can be suitably used for a defect inspection apparatus that inspects defects such as wiring formed on a substrate used in a display panel such as a liquid crystal panel or a substrate such as a solar battery panel.

1 マザー基板
1a 非基板領域
2 TFT基板(基板)
3 プローブフレーム
4 第1赤外線カメラ(赤外線カメラ)
5 第2赤外線カメラ(赤外線カメラ)
21 アクティブエリア(被検査領域)
22 周辺回路部
23 端子部
24 端子部
32 プローブ針
33 電圧印加部(電圧印加手段)
212 走査線(配線)
213 信号線(配線)
222 保護回路(発熱部)
222a スイッチング素子
222b スイッチング素子
512 電圧制御部
514 電圧印加判定部(電圧印加判定手段)
515 欠陥位置特定部(欠陥検出手段)
100 欠陥検査装置
101 チェックパッド
102 チェックパッド
103 発熱配線(発熱部)
231 端子
241 端子
1 Mother substrate 1a Non-substrate region 2 TFT substrate (substrate)
3 Probe frame 4 First infrared camera (infrared camera)
5 Second infrared camera (infrared camera)
21 Active area (inspected area)
22 peripheral circuit part 23 terminal part 24 terminal part 32 probe needle 33 voltage application part (voltage application means)
212 Scan lines (wiring)
213 Signal line (wiring)
222 Protection circuit (heat generating part)
222a Switching element 222b Switching element 512 Voltage control unit 514 Voltage application determination unit (voltage application determination means)
515 Defect position specifying part (defect detection means)
100 Defect inspection apparatus 101 Check pad 102 Check pad 103 Heat generation wiring (heat generation part)
231 terminal 241 terminal

Claims (5)

複数の配線を有する被検査領域を含む基板を撮像する赤外線カメラと、
前記基板の前記配線に電圧を印加する電圧印加手段と、
前記赤外線カメラによる撮像で得られた赤外線画像における、前記基板に設けられて前記電圧の印加によって発熱する発熱部の発熱の有無に基づいて、前記被検査領域への前記電圧の印加の有無を判定する電圧印加判定手段と、
前記電圧印加判定手段によって前記被検査領域への通電が判定されたときに、前記赤外線画像に基づいて前記被検査領域における発熱箇所を欠陥として検出する欠陥検出手段とを備え
前記発熱部は、前記配線を保護する保護回路であることを特徴とする欠陥検査装置。
An infrared camera for imaging a substrate including a region to be inspected having a plurality of wirings;
Voltage applying means for applying a voltage to the wiring of the substrate;
In the infrared image obtained by imaging with the infrared camera, the presence or absence of the application of the voltage to the inspection area is determined based on the presence or absence of heat generation of the heating part provided on the substrate and generating heat by the application of the voltage. Voltage application determination means for
When the energization to the inspection area is determined by the voltage application determination means, the defect detection means for detecting a heat generation location in the inspection area as a defect based on the infrared image ,
The defect inspecting apparatus , wherein the heat generating part is a protection circuit for protecting the wiring .
前記保護回路は、隣り合う2つの前記配線の間に接続された、ダイオードリング構造をなす2つのスイッチング素子からなることを特徴とする請求項に記載の欠陥検査装置。 The defect inspection apparatus according to claim 1 , wherein the protection circuit includes two switching elements having a diode ring structure connected between two adjacent wirings. 複数の配線を有する被検査領域を含む基板の前記配線に電圧を印加する電圧印加処理と、
赤外線カメラを用いて前記基板を撮像する基板撮像処理と、
前記赤外線カメラによる撮像で得られた赤外線画像における、前記基板に設けられて前記基板に対する電圧の印加によって発熱する発熱部の発熱の有無に基づいて、前記被検査領域への前記電圧の印加の有無を判定する電圧印加判定処理と、
前記電圧印加判定処理によって前記被検査領域への通電が判定されたときに、前記赤外線画像に基づいて前記被検査領域における発熱箇所を欠陥として検出する欠陥検出処理とを備え
前記発熱部は、前記配線を保護する保護回路であることを特徴とする欠陥検査方法。
A voltage application process for applying a voltage to the wiring of the substrate including a region to be inspected having a plurality of wirings;
A substrate imaging process for imaging the substrate using an infrared camera;
Presence / absence of application of the voltage to the region to be inspected based on presence / absence of heat generation of a heat generating part provided on the substrate and generating heat by applying voltage to the substrate in an infrared image obtained by imaging by the infrared camera Voltage application determination processing for determining
A defect detection process for detecting a heat generation location in the inspection area as a defect based on the infrared image when the energization to the inspection area is determined by the voltage application determination process ,
The defect inspecting method , wherein the heat generating part is a protection circuit for protecting the wiring .
コンピュータに請求項に記載の欠陥検査方法における各処理を実行させることを特徴とする欠陥検査プログラム。 A defect inspection program for causing a computer to execute each process in the defect inspection method according to claim 3 . 請求項に記載の欠陥検査プログラムが記録されたコンピュータ読み取り可能な記録媒体。 A computer-readable recording medium on which the defect inspection program according to claim 4 is recorded.
JP2012122474A 2012-05-29 2012-05-29 Defect inspection apparatus, defect inspection method, defect inspection program, and recording medium Expired - Fee Related JP5701818B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012122474A JP5701818B2 (en) 2012-05-29 2012-05-29 Defect inspection apparatus, defect inspection method, defect inspection program, and recording medium

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012122474A JP5701818B2 (en) 2012-05-29 2012-05-29 Defect inspection apparatus, defect inspection method, defect inspection program, and recording medium

Publications (2)

Publication Number Publication Date
JP2013246158A JP2013246158A (en) 2013-12-09
JP5701818B2 true JP5701818B2 (en) 2015-04-15

Family

ID=49846027

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012122474A Expired - Fee Related JP5701818B2 (en) 2012-05-29 2012-05-29 Defect inspection apparatus, defect inspection method, defect inspection program, and recording medium

Country Status (1)

Country Link
JP (1) JP5701818B2 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109187342B (en) * 2018-07-18 2022-04-19 惠州市广工大物联网协同创新研究院有限公司 Edge detection system suitable for PC touch pad
KR102188448B1 (en) * 2019-09-11 2020-12-08 (주)디이엔티 Apparatus for testing display panel
CN111948078A (en) * 2020-07-31 2020-11-17 南京国绿能源有限公司 Abrasion experiment equipment for photovoltaic system installation solar panel and experiment method thereof
CN117388316B (en) * 2023-12-11 2024-03-15 瑞金市金联机械有限公司 Raw material defect detection and marking equipment on aluminum film balloon machine

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3229411B2 (en) * 1993-01-11 2001-11-19 株式会社日立製作所 Method of detecting defects in thin film transistor substrate and method of repairing the same

Also Published As

Publication number Publication date
JP2013246158A (en) 2013-12-09

Similar Documents

Publication Publication Date Title
JP5261540B2 (en) Defect inspection apparatus and defect inspection method
JP7085042B2 (en) Probe system
JP5628410B2 (en) Defect inspection method, defect inspection apparatus, and substrate manufacturing method
JP5701818B2 (en) Defect inspection apparatus, defect inspection method, defect inspection program, and recording medium
JP5323906B2 (en) Wiring defect detection method and wiring defect detection apparatus
US20040239364A1 (en) Method and apparatus for inspecting and repairing liquid crystal display device
WO2013145839A1 (en) Defect detection apparatus
TW201317571A (en) Wiring defect detecting method, wiring defect detecting apparatus, wiring defect detecting program, and wiring defect detecting program recording medium
JP6422672B2 (en) Display device
WO2013128738A1 (en) Defect detection method, defect detection device, and method for producing semiconductor substrate
JP5832909B2 (en) WIRING DEFECT DETECTION DEVICE HAVING INFRARED CAMERA AND ABNORMALITY DETECTING METHOD FOR DETECTING ABNORMALITY OF THE IR
JP5826690B2 (en) Wiring defect detection apparatus, wiring defect detection method, wiring defect detection program, and wiring defect detection program recording medium
US10663815B2 (en) Inspection method and inspection system for wiring path of substrate
JP2020531874A (en) Array board manufacturing method, array board intermediate products, and array board
JP6370057B2 (en) Array substrate and array substrate inspection method
JP7149209B2 (en) Display device and inspection method
JP2014025902A (en) Method and apparatus for detecting defects, and method of manufacturing semiconductor substrates
JP2006267787A (en) Display panel and its manufacturing method
KR20210152748A (en) Inspection device and inspection method using the same
JP5893436B2 (en) Tip position specifying method and tip position specifying device for specifying the tip position of a line area displayed as an image, and position specifying method and position specifying device for specifying the position of a short-circuit defect
JP2018197885A (en) Display
JP4966564B2 (en) Semiconductor device inspection system and inspection method
JP5726512B2 (en) Contact device, measurement system and inspection system
CN115985918A (en) Array substrate and repairing method thereof
JP2009008572A (en) Substrate inspecting apparatus and substrate inspection method

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140307

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20141007

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20141125

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141219

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150120

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150218

R150 Certificate of patent or registration of utility model

Ref document number: 5701818

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees