JP5697144B2

JP5697144B2 - Voltage amplification device and voltage amplification method

Info

Publication number: JP5697144B2
Application number: JP2011001662A
Authority: JP
Inventors: 聖上村
Original assignee: Renesas Electronics Corp
Current assignee: Renesas Electronics Corp
Priority date: 2011-01-07
Filing date: 2011-01-07
Publication date: 2015-04-08
Anticipated expiration: 2031-01-07
Also published as: JP2012147066A

Description

本発明は、電圧増幅装置に関する。 The present invention relates to a voltage amplification device.

非反転増幅回路及び反転増幅回路は、オフセット電圧を決定するために入力端子へ基準電圧を入力する。電圧増幅装置が複数の増幅段を備える場合、各増幅段に基準電圧を印加する必要がある。この各増幅段に印加される基準電圧を生成する電源として、異なる電源が使用されていた。一般に、電源電圧にはリップル成分（電圧の揺らぎ成分）が含まれる。異なる電源を用いた場合、各電源電圧に含まれるリップル成分が各増幅段それぞれ増幅される。増幅されたリップル成分は出力信号に重畳されて影響を及ぼす。これを抑制する対策として、バンドギャップリファレンス回路で基準電圧を生成する方法が存在する。しかし、バンドギャップリファレンス回路は、回路規模が大きくなるという課題や、生成可能な電圧範囲に制限があるという課題がある。そのため、単一の電源の電源電圧から基準電圧を生成して、出力信号に重畳されるリップル成分を抑制することが検討されている。関連する技術が以下の通り開示されている。 The non-inverting amplifier circuit and the inverting amplifier circuit input a reference voltage to the input terminal in order to determine an offset voltage. When the voltage amplification device includes a plurality of amplification stages, it is necessary to apply a reference voltage to each amplification stage. A different power source has been used as a power source for generating a reference voltage applied to each amplification stage. In general, a power supply voltage includes a ripple component (voltage fluctuation component). When different power supplies are used, ripple components included in each power supply voltage are amplified for each amplification stage. The amplified ripple component is superimposed on the output signal and has an effect. As a countermeasure for suppressing this, there is a method of generating a reference voltage with a band gap reference circuit. However, the band gap reference circuit has a problem that the circuit scale becomes large and a voltage range that can be generated is limited. Therefore, it has been studied to generate a reference voltage from a power supply voltage of a single power supply and suppress a ripple component superimposed on an output signal. Related techniques are disclosed as follows.

特許文献１は、差動入力音響増幅回路を開示している。特許文献１の差動入力音響増幅回路は、非反転入力端に加わる電源リップル信号とほぼ同相で同レベルの信号を差動入力音響増幅器の反転入力端にも加える。このことにより電源リップルによる出力信号への影響を大幅に減少させている。 Patent Document 1 discloses a differential input acoustic amplifier circuit. The differential input acoustic amplifier circuit of Patent Document 1 applies a signal having substantially the same phase and the same level as the power supply ripple signal applied to the non-inverting input terminal to the inverting input terminal of the differential input acoustic amplifier. This greatly reduces the influence of the power supply ripple on the output signal.

図１は、特許文献１の音響増幅回路の構成を示す図である。差動増幅器１４の非反転入力端１のバイアスは、ブリーダ回路と抵抗９によって決定される。ブリーダ回路は、電源端子５と接地端子６との間に接続された抵抗７、８を備える。抵抗７と抵抗８との接続点２は、抵抗９を介して非反転入力端１と接続される。 FIG. 1 is a diagram illustrating a configuration of an acoustic amplifier circuit disclosed in Patent Document 1. In FIG. The bias of the non-inverting input terminal 1 of the differential amplifier 14 is determined by the bleeder circuit and the resistor 9. The bleeder circuit includes resistors 7 and 8 connected between the power supply terminal 5 and the ground terminal 6. A connection point 2 between the resistor 7 and the resistor 8 is connected to the non-inverting input terminal 1 through the resistor 9.

コンデンサ１３は、一般に用いられるリップルフィルタ用コンデンサである。コンデンサ１３は、電源変動（電源リップル）が入力に対して与える影響を少なくするために設けられる。反転入力端３は、負帰還回路を形成している。負帰還回路は、出力端４から抵抗１０、１１とコンデンサ１２によって形成される。 The capacitor 13 is a commonly used ripple filter capacitor. The capacitor 13 is provided to reduce the influence of power supply fluctuation (power supply ripple) on the input. The inverting input terminal 3 forms a negative feedback circuit. The negative feedback circuit is formed by the resistors 10 and 11 and the capacitor 12 from the output terminal 4.

コンデンサ１２の一端は、同相増幅器１４’の出力端１５に接続される。同相増幅器は、電源端子５’と接地端子６と接続される。同相増幅器１４’の非反転入力端は、コンデンサ１３の一端に接続される。同相増幅器１４’は、交流利得Ａ_０を１倍に設定されている。同相増幅器１４’は、入力端２に生じるリップル信号に等しい信号を出力端１５に発生する。このように構成された音響増幅回路において、抵抗１０、１１の抵抗値、コンデンサ１２のインピーダンス、同相増幅器１４’の交流利得Ａ_０を調整することで、出力信号に重畳される電源リップルを減少させることが可能となる。 One end of the capacitor 12 is connected to the output end 15 of the in-phase amplifier 14 '. The in-phase amplifier is connected to the power supply terminal 5 ′ and the ground terminal 6. The non-inverting input terminal of the in-phase amplifier 14 ′ is connected to one end of the capacitor 13. Phase amplifier 14 'is set to the AC gain A ₀ to 1 times. The in-phase amplifier 14 ′ generates a signal at the output end 15 that is equal to the ripple signal generated at the input end 2. In acoustic amplifier circuit thus configured, the resistance values of the resistors 10 and 11, by adjusting the impedance of the capacitor 12, the AC gain A _0-phase amplifier 14 'to reduce the supply ripple superimposed on the output signal It becomes possible.

特開昭５４−０５９８６１号公報JP-A-54-059861

しかしながら、特許文献１の音響増幅回路は、回路の規模が大きくなるという課題がある。一般に、増幅回路は、高い利得を得るために複数段の差動増幅器を用いて構成される。特許文献１の音響増幅回路を複数段用いて増幅回路を構成する場合、各作動段の差動増幅器１４の出力において電源リップルが除去されるように回路内の調整を行わなければならない。それには各作動段の差動増幅器１４の反転入力端及び非反転入力端に入力される信号のリップル成分を整合させる必要がある。このため、回路構成が複雑になり、回路規模が大きくなるという課題がある。 However, the acoustic amplifier circuit of Patent Document 1 has a problem that the circuit scale becomes large. In general, an amplifier circuit is configured using a plurality of stages of differential amplifiers in order to obtain a high gain. When an amplifier circuit is configured using a plurality of stages of the acoustic amplifier circuit of Patent Document 1, adjustment in the circuit must be performed so that power supply ripple is removed at the output of the differential amplifier 14 at each operation stage. For this purpose, it is necessary to match the ripple components of the signals input to the inverting input terminal and the non-inverting input terminal of the differential amplifier 14 of each operation stage. For this reason, there is a problem that the circuit configuration becomes complicated and the circuit scale increases.

以下に、（発明を実施するための形態）で使用される番号を用いて、課題を解決するための手段を説明する。これらの番号は、（特許請求の範囲）の記載と（発明を実施するための形態）との対応関係を明らかにするために付加されたものである。ただし、それらの番号を、（特許請求の範囲）に記載されている発明の技術的範囲の解釈に用いてはならない。 The means for solving the problem will be described below using the numbers used in the (DETAILED DESCRIPTION). These numbers are added to clarify the correspondence between the description of (Claims) and (Mode for Carrying Out the Invention). However, these numbers should not be used to interpret the technical scope of the invention described in (Claims).

本発明の一つの観点として電圧増幅装置が提供される。本発明の電圧増幅装置は、一の電源電圧（ＶＤＤ）から第一、第二基準電圧（Ｖ１、Ｖ２）を生成するバイアス回路（２００）と、第一基準電圧（Ｖ１）を用いて入力信号（Ｖｉｎ）を増幅して第一出力信号（Ｖｏｕｔ１）を出力する第一増幅器（１０１）と、第二基準電圧（Ｖ２）を用いて第一出力信号（Ｖｏｕｔ１）を増幅して第二出力信号（Ｖｏｕｔ２）を出力する第二増幅器（１０２）とを備える。第一、第二基準電圧（Ｖ１、Ｖ２）は、電源電圧（ＶＤＤ）のリップル成分を含む。第二増幅器（１０２）は、第一出力信号（Ｖｏｕｔ１）が含むリップル成分と第二基準電圧（Ｖ２）が含むリップル成分とが互いに同相になるように入力される。これにより、第二増幅器（１０２）は、第二基準電圧（Ｖ２）が含むリップル成分を第一出力信号（Ｖｏｕｔ１）が含むリップル成分により抑制する。 A voltage amplification device is provided as one aspect of the present invention. The voltage amplifying device of the present invention uses a bias circuit (200) for generating first and second reference voltages (V1, V2) from one power supply voltage (VDD) and an input signal using the first reference voltage (V1). A first amplifier (101) that amplifies (Vin) and outputs a first output signal (Vout1), and a second output signal by amplifying the first output signal (Vout1) using a second reference voltage (V2). And a second amplifier (102) that outputs (Vout2). The first and second reference voltages (V1, V2) include a ripple component of the power supply voltage (VDD). The second amplifier (102) is input so that the ripple component included in the first output signal (Vout1) and the ripple component included in the second reference voltage (V2) are in phase with each other. Thereby, the second amplifier (102) suppresses the ripple component included in the second reference voltage (V2) by the ripple component included in the first output signal (Vout1).

本発明の他の観点として電圧増幅方法が提供される。本発明の電圧増幅方法は、電圧増幅装置における電圧増幅方法である。電圧増幅装置は、バイアス回路（２００）と、第一増幅器（１０１）と、第二増幅器（１０２）とを備える。電圧増幅方法は、一の電源電圧（ＶＤＤ）から第一、第二基準電圧（Ｖ１、Ｖ２）を生成するステップと、第一基準電圧（Ｖ１）を用いて入力信号（Ｖｉｎ）を増幅して第一出力信号（Ｖｏｕｔ１）を出力するステップと、第二基準電圧（Ｖ２）を用いて第一出力信号（Ｖｏｕｔ１）を増幅して第二出力信号（Ｖｏｕｔ２）を出力するステップとを備える。第一、第二基準電圧（Ｖ１、Ｖ２）は、電源電圧（ＶＤＤ）のリップル成分を含む。第一出力信号（Ｖｏｕｔ１）は、第一基準電圧（Ｖ１）が含むリップル成分に依存したリップル成分を含む。第二出力信号（Ｖｏｕｔ２）を出力するステップは、第一出力信号（Ｖｏｕｔ１）が含むリップル成分と第二基準電圧（Ｖ２）が含むリップル成分とが、互いに同相となるように入力される。 As another aspect of the present invention, a voltage amplification method is provided. The voltage amplification method of the present invention is a voltage amplification method in a voltage amplification device. The voltage amplification device includes a bias circuit (200), a first amplifier (101), and a second amplifier (102). The voltage amplification method includes a step of generating first and second reference voltages (V1, V2) from one power supply voltage (VDD) and amplifying an input signal (Vin) using the first reference voltage (V1). The method includes a step of outputting a first output signal (Vout1) and a step of amplifying the first output signal (Vout1) using the second reference voltage (V2) and outputting a second output signal (Vout2). The first and second reference voltages (V1, V2) include a ripple component of the power supply voltage (VDD). The first output signal (Vout1) includes a ripple component that depends on the ripple component included in the first reference voltage (V1). In the step of outputting the second output signal (Vout2), the ripple component included in the first output signal (Vout1) and the ripple component included in the second reference voltage (V2) are input in phase with each other.

本発明の電圧増幅装置によれば、複数の増幅段で構成される電圧増幅装置において、回路規模を抑えつつ、出力信号に重畳される電源電圧のリップル成分を抑制することが可能な電圧増幅装置を提供することができる。回路規模が抑えられるため、回路面積を縮小することが可能であり、また設計が容易になるという効果もある。 According to the voltage amplifying device of the present invention, in the voltage amplifying device constituted by a plurality of amplifying stages, the voltage amplifying device capable of suppressing the ripple component of the power supply voltage superimposed on the output signal while suppressing the circuit scale. Can be provided. Since the circuit scale can be suppressed, the circuit area can be reduced and the design can be facilitated.

図１は、特許文献１の音響増幅回路の構成を示す図である。FIG. 1 is a diagram illustrating a configuration of an acoustic amplifier circuit disclosed in Patent Document 1. In FIG. 図２は、本発明の第１の実施形態における電圧増幅装置の構成を示す図である。FIG. 2 is a diagram illustrating a configuration of the voltage amplifying device according to the first embodiment of the present invention. 図３は、本発明の第１の実施形態における電圧増幅装置の動作を示すタイミングチャートである。FIG. 3 is a timing chart showing the operation of the voltage amplification device according to the first embodiment of the present invention. 図４は、本発明の第２の実施形態における電圧増幅装置の構成を示す図である。FIG. 4 is a diagram showing the configuration of the voltage amplifying device according to the second embodiment of the present invention. 図５は、本発明の第２の実施形態におけるクランプパルス信号ＣＬＰ２と入力信号Ｖｉｎ３との関係を示す図である。FIG. 5 is a diagram showing the relationship between the clamp pulse signal CLP2 and the input signal Vin3 in the second embodiment of the present invention. 図６は、本発明の第３の実施形態における電圧増幅装置の構成を示す図である。FIG. 6 is a diagram showing the configuration of the voltage amplifying device according to the third embodiment of the present invention.

添付図面を参照して、本発明による電圧増幅装置を以下に説明する。 A voltage amplification device according to the present invention will be described below with reference to the accompanying drawings.

（第１の実施形態）
はじめに、本発明の第１の実施形態における電圧増幅装置の説明を行う。図２は、本実施形態における電圧増幅装置の構成を示す図である。本実施形態の電圧増幅装置は、増幅回路１００とバイアス回路２００とを備える。 (First embodiment)
First, the voltage amplification device according to the first embodiment of the present invention will be described. FIG. 2 is a diagram illustrating the configuration of the voltage amplification device according to the present embodiment. The voltage amplification apparatus according to the present embodiment includes an amplification circuit 100 and a bias circuit 200.

バイアス回路２００は、電源電圧ＶＤＤが印加される電源端子と接地端子ＧＮＤとの間に抵抗２０１、２０２、２０３が直列に接続されて構成される。抵抗２０１、２０２、２０３により基準電圧Ｖ１、Ｖ２は分圧される。なお、バイアス回路２００は、トランジスタが直列に接続された構成でもよい。 The bias circuit 200 is configured by connecting resistors 201, 202, and 203 in series between a power supply terminal to which a power supply voltage VDD is applied and a ground terminal GND. The reference voltages V1, V2 are divided by the resistors 201, 202, 203. Note that the bias circuit 200 may have a configuration in which transistors are connected in series.

抵抗２０１と抵抗２０２との接続点２２０は、バッファ２１０の入力端子と接続される。バッファ２１０は、ボルテージフォロアである。バッファ２１０の出力端子は、後述する増幅回路１００の反転増幅器１０２の非反転入力端子と接続される。バッファ２１０は、基準電圧Ｖ２が、例えばクロストークのような外来ノイズで揺らいだとき、その外来ノイズが接続点２２０の電位に影響を与えないようにするために設けられる。そのため、必ずしもバッファ２１０が設けられなくとも良い。 A connection point 220 between the resistor 201 and the resistor 202 is connected to an input terminal of the buffer 210. The buffer 210 is a voltage follower. The output terminal of the buffer 210 is connected to the non-inverting input terminal of the inverting amplifier 102 of the amplifier circuit 100 described later. The buffer 210 is provided to prevent the external noise from affecting the potential at the connection point 220 when the reference voltage V2 fluctuates due to external noise such as crosstalk. Therefore, the buffer 210 is not necessarily provided.

基準電圧Ｖ２は、接続点２２０から分圧される。基準電圧Ｖ２は、電源電圧ＶＤＤ、抵抗２０１、抵抗２０２、抵抗２０３の抵抗値をそれぞれＲ３、Ｒ２、Ｒ１として、次式（１）で表される
Ｖ２＝ＶＤＤ×（Ｒ１＋Ｒ２）／（Ｒ１＋Ｒ２＋Ｒ３）・・・（１） The reference voltage V2 is divided from the connection point 220. The reference voltage V2 is represented by the following equation (1), assuming that the power supply voltage VDD, the resistance 201, the resistance 202, and the resistance 203 are R3, R2, and R1, respectively. V2 = VDD × (R1 + R2) / (R1 + R2 + R3) (1)

抵抗２０２と抵抗２０３の接続点２２１は、バッファ２１１の入力端子と接続される。バッファ２１１は、ボルテージフォロアである。バッファ２１１の出力端子は、増幅回路１００の反転増幅器１０１の非反転入力端子と接続される。バッファ２１１は、基準電圧Ｖ１が、例えばクロストークのような外来ノイズで揺らいだとき、その外来ノイズが接続点２２１の電位に影響を与えないようにするために設けられる。そのため、必ずしもバッファ２１１が設けられなくとも良い。 A connection point 221 between the resistor 202 and the resistor 203 is connected to an input terminal of the buffer 211. The buffer 211 is a voltage follower. The output terminal of the buffer 211 is connected to the non-inverting input terminal of the inverting amplifier 101 of the amplifier circuit 100. The buffer 211 is provided to prevent the external noise from affecting the potential at the connection point 221 when the reference voltage V1 fluctuates due to external noise such as crosstalk. Therefore, the buffer 211 is not necessarily provided.

基準電圧Ｖ１は、接続点２２１から分圧される。基準電圧Ｖ１は、電源電圧ＶＤＤ、抵抗２０１、抵抗２０２、抵抗２０３の抵抗値をそれぞれＲ３、Ｒ２、Ｒ１として、次式（２）で表される。
Ｖ１＝ＶＤＤ×Ｒ１／（Ｒ１＋Ｒ２＋Ｒ３）・・・（２） The reference voltage V1 is divided from the connection point 221. The reference voltage V1 is expressed by the following equation (2), with the resistance values of the power supply voltage VDD, the resistor 201, the resistor 202, and the resistor 203 being R3, R2, and R1, respectively.
V1 = VDD × R1 / (R1 + R2 + R3) (2)

次に、増幅回路１００は、増幅器１０１、１０２を備える。増幅器１０１、１０２は、反転増幅器である。増幅器１０１は、反転入力端子１３０と、非反転入力端子と、出力端子１３１とを備える。増幅器１０１は、出力端子１３１と反転入力端子１３０との間にキャパシタ１２１を備える。また、増幅器１０１の反転入力端子１３０は、バッファ１１０とキャパシタ１２０とを介して入力端子と接続される。増幅器１０１の非反転入力端子は、バイアス回路２００のバッファ２１１の出力端子と接続される。なお、バッファ１１０は、必ずしも設けられなくとも良い。 Next, the amplifier circuit 100 includes amplifiers 101 and 102. The amplifiers 101 and 102 are inverting amplifiers. The amplifier 101 includes an inverting input terminal 130, a non-inverting input terminal, and an output terminal 131. The amplifier 101 includes a capacitor 121 between the output terminal 131 and the inverting input terminal 130. The inverting input terminal 130 of the amplifier 101 is connected to the input terminal via the buffer 110 and the capacitor 120. The non-inverting input terminal of the amplifier 101 is connected to the output terminal of the buffer 211 of the bias circuit 200. Note that the buffer 110 is not necessarily provided.

増幅器１０１の利得は、キャパシタ１２０とキャパシタ１２１の容量比で決定される。増幅器１０１は、反転入力端子１３０と出力端子１３１との間に初期電位設定パルス信号ＣＬＰが印加される。増幅器１０１は、初期電位設定パルス信号ＣＬＰにより初期電位が決定される。 The gain of the amplifier 101 is determined by the capacitance ratio of the capacitor 120 and the capacitor 121. In the amplifier 101, an initial potential setting pulse signal CLP is applied between the inverting input terminal 130 and the output terminal 131. The initial potential of the amplifier 101 is determined by the initial potential setting pulse signal CLP.

増幅器１０１は、非反転入力端子に基準電圧Ｖ１を入力し、反転入力端子に入力信号Ｖｉｎ１を入力する。増幅器１０１は、利得に応じて入力信号Ｖｉｎ１を増幅し、基準電圧Ｖ１を加えて出力信号Ｖｏｕｔ１を出力する。出力信号Ｖｏｕｔ１は、入力信号Ｖｉｎ１、キャパシタ１２０の容量Ｃ１、キャパシタ１２１の容量Ｃ２、基準電圧Ｖ１を用いて次式（３）で表される。
Ｖｏｕｔ１＝Ｖ１−Ｃ１／Ｃ２×（Ｖｉｎ１のＡＣ成分）・・・（３） The amplifier 101 inputs the reference voltage V1 to the non-inverting input terminal and inputs the input signal Vin1 to the inverting input terminal. The amplifier 101 amplifies the input signal Vin1 according to the gain, adds the reference voltage V1, and outputs the output signal Vout1. The output signal Vout1 is expressed by the following equation (3) using the input signal Vin1, the capacitance C1 of the capacitor 120, the capacitance C2 of the capacitor 121, and the reference voltage V1.
Vout1 = V1-C1 / C2 × (AC component of Vin1) (3)

増幅器１０２は、反転入力端子１３２と、非反転入力端子と、出力端子１３３とを備える。増幅器１０２の反転入力端子１３２は、キャパシタ１２２を介して増幅器１０１の出力端子１３１と接続される。増幅器１０２は、出力端子１３３と反転入力端子１３２との間にキャパシタ１２３を備える。増幅器１０２の非反転入力端子は、バイアス回路２００のバッファ２１０の出力端子と接続される。増幅器１０２の出力は、バッファ１１１を介して出力端子と接続される。なお、バッファ１１１は、必ずしも設けられなくとも良い。 The amplifier 102 includes an inverting input terminal 132, a non-inverting input terminal, and an output terminal 133. The inverting input terminal 132 of the amplifier 102 is connected to the output terminal 131 of the amplifier 101 via the capacitor 122. The amplifier 102 includes a capacitor 123 between the output terminal 133 and the inverting input terminal 132. The non-inverting input terminal of the amplifier 102 is connected to the output terminal of the buffer 210 of the bias circuit 200. The output of the amplifier 102 is connected to the output terminal via the buffer 111. Note that the buffer 111 is not necessarily provided.

増幅器１０２の利得は、キャパシタ１２２とキャパシタ１２３の容量比で決定される。増幅器１０２は、反転入力端子１３２と出力端子１３３との間に初期電位設定パルス信号ＣＬＰが印加される。増幅器１０２は、初期電位設定パルス信号ＣＬＰにより初期電位を決定される。 The gain of the amplifier 102 is determined by the capacitance ratio of the capacitor 122 and the capacitor 123. In the amplifier 102, an initial potential setting pulse signal CLP is applied between the inverting input terminal 132 and the output terminal 133. The amplifier 102 has an initial potential determined by the initial potential setting pulse signal CLP.

増幅器１０２は、非反転入力端子に基準電圧Ｖ２を入力し、反転入力端子１３２に入力信号Ｖｉｎ２を入力する。なお、出力信号Ｖｏｕｔ１＝入力信号Ｖｉｎ２である。増幅器１０２は、利得に応じて入力信号Ｖｉｎ２を増幅し、基準電圧Ｖ２を加えて出力信号Ｖｏｕｔ２を出力する。出力信号Ｖｏｕｔ２は、入力信号Ｖｉｎ２、キャパシタ１２２の容量Ｃ３、キャパシタ１２３の容量Ｃ４、基準電圧Ｖ２を用いて次式（４）で表される。
Ｖｏｕｔ２＝Ｖ２−Ｃ３／Ｃ４×（Ｖｉｎ２のＡＣ成分）・・・（４） The amplifier 102 inputs the reference voltage V2 to the non-inverting input terminal and inputs the input signal Vin2 to the inverting input terminal 132. Note that the output signal Vout1 = the input signal Vin2. The amplifier 102 amplifies the input signal Vin2 according to the gain, adds the reference voltage V2, and outputs the output signal Vout2. The output signal Vout2 is expressed by the following equation (4) using the input signal Vin2, the capacitance C3 of the capacitor 122, the capacitance C4 of the capacitor 123, and the reference voltage V2.
Vout2 = V2-C3 / C4 × (AC component of Vin2) (4)

このような構成による本実施形態の電圧増幅装置の動作を説明する。図３は、本実施形態における電圧増幅装置の動作を示すタイミングチャートである。図３は、初期電力設定パルス信号ＣＬＰ、入力信号Ｖｉｎ１、電源電圧ＶＤＤ、基準電圧Ｖ１及びＶ２、増幅器１０１のＶｏｕｔ１（出力端子１３１）、Ｖｏｕｔ１のＡＣ（交流）成分及びＤＣ（直流）成分、増幅器１０２のＶｏｕｔ２（出力端子１３３）、Ｖｏｕｔ２のＡＣ成分及びＤＣ成分を示している。 The operation of the voltage amplifying apparatus of the present embodiment having such a configuration will be described. FIG. 3 is a timing chart showing the operation of the voltage amplifying apparatus in the present embodiment. FIG. 3 shows the initial power setting pulse signal CLP, the input signal Vin1, the power supply voltage VDD, the reference voltages V1 and V2, the Vout1 (output terminal 131) of the amplifier 101, the AC (alternating current) component and the DC (direct current) component of Vout1, and the amplifier. Vout2 (output terminal 133) 102, AC component and DC component of Vout2.

増幅器１０１、１０２は、ハイレベルの初期電位設定パルス信号ＣＬＰにより初期電位が設定された後に信号期間となり動作を開始する。 The amplifiers 101 and 102 start to operate in a signal period after the initial potential is set by the high-level initial potential setting pulse signal CLP.

電源電圧ＶＤＤは、リップル成分を含んでいる。図３に示すように、電源電圧ＶＤＤから分圧される基準電圧Ｖ１、Ｖ２にも、分圧された比率に応じたリップル成分が含まれる。基準電圧Ｖ１に含まれるリップル成分Ｖ１_{ｒｉｐｐｌｅ}は、電源電圧ＶＤＤのリップル成分をＶＤＤ_{ｒｉｐｐｌｅ}とし、数式（２）を考慮して次式（５）で表される。
Ｖ１_{ｒｉｐｐｌｅ} ＝ＶＤＤ_{ｒｉｐｐｌｅ}×Ｒ１／（Ｒ１＋Ｒ２＋Ｒ３）・・・（５） The power supply voltage VDD includes a ripple component. As shown in FIG. 3, the reference voltages V1 and V2 divided from the power supply voltage VDD also include a ripple component corresponding to the divided ratio. The ripple component V1 _ripple included in the reference voltage V1 is expressed by the following equation (5) in consideration of the equation (2), where the ripple component of the power supply voltage VDD is VDD _ripple .
V1 _ripple = VDD _ripple × R1 / (R1 + R2 + R3) (5)

増幅器１０１は、基準電圧Ｖ１を用いて入力信号Ｖｉｎ１を増幅して出力信号Ｖｏｕｔ１を出力する。そのため、図３に示すように、基準電圧Ｖ１に含まれるＶ１_{ｒｉｐｐｌｅ}は、増幅器１０１の利得倍に増幅されて、増幅器１０１の出力信号Ｖｏｕｔ１のＤＣ成分に現れる。出力信号Ｖｏｕｔ１は、入力信号Ｖｉｎ２である。出力信号Ｖｏｕｔ１に重畳されたリップル成分Ｖｏｕｔ１_{ｒｉｐｐｌｅ}は、入力信号Ｖｉｎ２に含まれるＶｉｎ２_{ｒｉｐｐｌｅ}として増幅器１０２の反転入力端子１３２へ入力される。 The amplifier 101 amplifies the input signal Vin1 using the reference voltage V1 and outputs an output signal Vout1. Therefore, as shown in FIG. 3, V1 _ripple included in the reference voltage V1 is amplified by a gain of the amplifier 101 and appears in the DC component of the output signal Vout1 of the amplifier 101. The output signal Vout1 is the input signal Vin2. The ripple component Vout1 _ripple superimposed on the output signal Vout1 is input to the inverting input terminal 132 of the amplifier 102 as Vin2 _ripple included in the input signal Vin2.

一方、増幅器１０２は、非反転入力端子に、基準電圧Ｖ２を入力する。この基準電圧Ｖ２に含まれるリップル成分Ｖ２_{ｒｉｐｐｌｅ}は、電源電圧ＶＤＤのリップル成分をＶＤＤ_{ｒｉｐｐｌｅ}とし、数式（１）を考慮して次式（６）で表される。
Ｖ２_{ｒｉｐｐｌｅ} ＝ＶＤＤ_{ｒｉｐｐｌｅ}×（Ｒ１＋Ｒ２）／（Ｒ１＋Ｒ２＋Ｒ３）・・・（６） On the other hand, the amplifier 102 inputs the reference voltage V2 to the non-inverting input terminal. The ripple component V2 _ripple included in the reference voltage V2 is expressed by the following equation (6) in consideration of the equation (1), where the ripple component of the power supply voltage VDD is VDD _ripple .
V2 _ripple = VDD _ripple × (R1 + R2) / (R1 + R2 + R3) (6)

増幅器１０２は、基準電圧Ｖ２を用いて入力信号Ｖｉｎ２を増幅して出力信号Ｖｏｕｔ２を出力する。増幅器１０２の出力信号Ｖｏｕｔ２に含まれるリップル成分Ｖｏｕｔ２_{ｒｉｐｐｌｅ}は、数式（４）及び数式（６）を考慮して、次式（７）で表される。
Ｖｏｕｔ２_{ｒｉｐｐｌｅ}
＝（１＋Ｃ３／Ｃ４）×Ｖ２_{ｒｉｐｐｌｅ}−Ｃ３／Ｃ４×Ｖｏｕｔ１_{ｒｉｐｐｌｅ}
＝（１＋Ｃ３／Ｃ４）×ＶＤＤ_{ｒｉｐｐｌｅ}×（Ｒ１＋Ｒ２）／（Ｒ１＋Ｒ２＋Ｒ３）−Ｃ３／Ｃ４×Ｖｏｕｔ１_{ｒｉｐｐｌｅ} ・・・（７） The amplifier 102 amplifies the input signal Vin2 using the reference voltage V2 and outputs an output signal Vout2. The ripple component Vout2 _ripple included in the output signal Vout2 of the amplifier 102 is expressed by the following equation (7) in consideration of the equations (4) and (6).
Vout2 _ripple
= (1 + C3 / C4) × V2 _ripple −C3 / C4 × Vout1 _ripple
= (1 + C3 / C4) × VDD _ripple × (R1 + R2) / (R1 + R2 + R3) −C3 / C4 × Vout1 _ripple (7)

数式（７）は、増幅器１０２の出力信号に重畳されるリップル成分Ｖｏｕｒ２_{ｒｉｐｐｌｅ}は、増幅器１０２に入力される基準電圧Ｖ２のリップル成分と増幅器１０１の出力信号Ｖｏｕｔ１のリップル成分とにより抑制できることを示している。増幅器１０２に入力される出力信号Ｖｏｕｔ１のリップル成分Ｖｏｕｔ１_{ｒｉｐｐｌｅ}と基準電圧Ｖ２が含むリップル成分Ｖ２_{ｒｉｐｐｌｅ}とが同相になるように回路素子や配線のパラメータを調整すれば、増幅器１０２は、増幅器１０１の出力信号Ｖｏｕｔ１に含まれるリップル成分Ｖｏｕｔ１_{ｒｉｐｐｌｅ}により、増幅器１０２の基準電圧Ｖ２に含まれるリップル成分Ｖ２_{ｒｉｐｐｌｅ}を抑制することができる。 Equation (7) shows that the ripple component Vour2 _ripple superimposed on the output signal of the amplifier 102 can be suppressed by the ripple component of the reference voltage V2 input to the amplifier 102 and the ripple component of the output signal Vout1 of the amplifier 101. Yes. If the parameters of the circuit elements and the wiring are adjusted so that the ripple component Vout1 _ripple of the output signal Vout1 input to the amplifier 102 and the ripple component V2 _ripple included in the reference voltage V2 are in phase, the amplifier 102 outputs the output of the amplifier 101. The ripple component Vout1 _ripple included in the signal Vout1 can suppress the ripple component V2 _ripple included in the reference voltage V2 of the amplifier 102.

基準電圧Ｖ２のリップル成分及び増幅器１０１の出力信号Ｖｏｕｔ１のリップル成分は、増幅器１０１及び１０２の増幅率と基準電圧Ｖ１及びＶ２に基づいて決定される。つまり、バイアス回路２００の抵抗２０１、２０２、２０３の抵抗値Ｒ１、Ｒ２、Ｒ３、及び増幅回路１００のキャパシタ１２０、１２１、１２２、１２３の容量Ｃ１、Ｃ２、Ｃ３、Ｃ４を適切に設定することにより、出力信号Ｖｏｕｔ２のリップル成分を抑制することができる。図３は、リップル成分Ｖ２_{ｒｉｐｐｌｅ}によりリップル成分Ｖｏｕｔ１_{ｒｉｐｐｌｅ}が抑制されたＶｏｕｔ２のＤＣ成分を示している。 The ripple component of the reference voltage V2 and the ripple component of the output signal Vout1 of the amplifier 101 are determined based on the amplification factors of the amplifiers 101 and 102 and the reference voltages V1 and V2. That is, by appropriately setting the resistance values R1, R2, and R3 of the resistors 201, 202, and 203 of the bias circuit 200 and the capacitors C1, C2, C3, and C4 of the capacitors 120, 121, 122, and 123 of the amplifier circuit 100, respectively. The ripple component of the output signal Vout2 can be suppressed. FIG. 3 shows the DC component of Vout2 in which the ripple component Vout1 _ripple is suppressed by the ripple component V2 _ripple .

特に、増幅器１０１の出力信号Ｖｏｕｔ１のリップル成分Ｖｏｕｔ１_{ｒｉｐｐｌｅ}が、次式（８）となるように増幅器１０１を設定することにより、出力信号Ｖｏｕｔ２のリップル成分Ｖｏｕｔ２_{ｒｉｐｐｌｅ}を最小限に抑制することができる。
Ｖｏｕｔ１_{ｒｉｐｐｌｅ}＝（１＋Ｃ４／Ｃ３）×（ＶＤＤ_{ｒｉｐｐｌｅ}×（Ｒ１＋Ｒ２）／（Ｒ１＋Ｒ２＋Ｒ３）・・・（８） In particular, the ripple component Vout2 _ripple of the output signal Vout2 can be minimized by setting the amplifier 101 so that the ripple component Vout1 _ripple of the output signal Vout1 of the amplifier 101 becomes the following equation (8).
Vout1 _ripple = (1 + C4 / C3) × (VDD _ripple × (R1 + R2) / (R1 + R2 + R3) (8)

本実施形態の電圧増幅装置では、増幅器１０１及び１０２が、単一の電源電圧ＶＤＤから分圧された基準電圧を用いて入力信号を増幅する。増幅器１０１の出力信号Ｖｏｕｔ１は、リップル成分Ｖｏｕｔ１_{ｒｉｐｐｌｅ}を含んでいる。増幅器１０２の反転入力端子１３２に印加されるリップル成分Ｖｏｕｔ１_{ｒｉｐｐｌｅ}と非反転入力端子に印加される基準電圧Ｖ２が含むリップル成分Ｖ２_{ｒｉｐｐｌｅ}とが、同相になるように回路素子や配線のパラメータを調整する。増幅器１０２は、増幅器１０１の出力信号Ｖｏｕｔ１に含まれるリップル成分Ｖｏｕｔ１_{ｒｉｐｐｌｅ}により、増幅器１０２の基準電圧Ｖ２に含まれるリップル成分Ｖ２_{ｒｉｐｐｌｅ}を抑制することができる。このように、初段の増幅器１０１では出力信号Ｖｏｕｔ１にリップル成分Ｖｏｕｔ１_{ｒｉｐｐｌｅ}が重畳されており、後段の増幅器１０２にリップル成分Ｖｏｕｔ１_{ｒｉｐｐｌｅ}とリップル成分Ｖ２_{ｒｉｐｐｌｅ}とが重畳された信号を入力して増幅することにより、電圧増幅装置の出力段である増幅器１０２の出力信号Ｖｏｕｔ２においてリップル成分が抑制された出力信号Ｖｏｕｔ２を出力する。各増幅段の出力信号においてリップル成分を抑制する必要がないため、使用する素子の数が少なくなる。そのため、回路規模を抑えることが可能となり、回路面積の縮小を可能にし、また、回路設計に係るパラメータ調整の複雑さや労力を削減することが可能である。 In the voltage amplifying apparatus of this embodiment, the amplifiers 101 and 102 amplify the input signal using a reference voltage divided from a single power supply voltage VDD. The output signal Vout1 of the amplifier 101 includes a ripple component Vout1 _ripple . The circuit elements and wiring parameters are adjusted so that the ripple component Vout1 _ripple applied to the inverting input terminal 132 of the amplifier 102 and the ripple component V2 _ripple included in the reference voltage V2 applied to the non-inverting input terminal are in phase. . The amplifier 102 can suppress the ripple component V2 _ripple included in the reference voltage V2 of the amplifier 102 by the ripple component Vout1 _ripple included in the output signal Vout1 of the amplifier 101. In this way, in the first-stage amplifier 101, the ripple component Vout1 _ripple is superimposed on the output signal Vout1, and the signal in which the ripple component Vout1 _ripple and the ripple component V2 _ripple are superimposed is input to the _subsequent amplifier 102 and amplified. Thus, the output signal Vout2 in which the ripple component is suppressed in the output signal Vout2 of the amplifier 102 which is the output stage of the voltage amplification device is output. Since it is not necessary to suppress the ripple component in the output signal of each amplification stage, the number of elements used is reduced. Therefore, the circuit scale can be reduced, the circuit area can be reduced, and the complexity and labor of parameter adjustment for circuit design can be reduced.

なお、本実施形態において、増幅器１０１の基準電圧Ｖ１と増幅器１０２の基準電圧Ｖ２とは電位が異なる。また、基準電圧Ｖ１は基準電圧Ｖ２より電位が低い。これは、増幅器１０１が、基準電圧Ｖ１のリップル成分を増幅して増幅器１０２へ出力するためである。しかし、必ずしも、増幅器１０１の基準電圧Ｖ１が増幅器１０２の基準電圧Ｖ２より電位が低い必要はない。増幅回路１００のキャパシタの容量やバイアス回路２００の抵抗の抵抗値を適切に設定することにより、増幅器１０１と増幅器１０２の基準電位が逆転したとしても、増幅器１０２の出力信号Ｖｏｕｔ２のリップル成分を抑制することは可能である。 In the present embodiment, the reference voltage V1 of the amplifier 101 and the reference voltage V2 of the amplifier 102 have different potentials. The reference voltage V1 is lower in potential than the reference voltage V2. This is because the amplifier 101 amplifies the ripple component of the reference voltage V1 and outputs it to the amplifier 102. However, the reference voltage V1 of the amplifier 101 is not necessarily lower than the reference voltage V2 of the amplifier 102. Even if the reference potentials of the amplifier 101 and the amplifier 102 are reversed by appropriately setting the capacitance of the capacitor of the amplifier circuit 100 and the resistance value of the resistor of the bias circuit 200, the ripple component of the output signal Vout2 of the amplifier 102 is suppressed. It is possible.

（第２の実施形態）
次に、本発明の第２の実施形態における電圧増幅装置の説明を行う。 (Second Embodiment)
Next, a voltage amplifying apparatus according to the second embodiment of the present invention will be described.

図４は、本実施形態における電圧増幅装置の構成を示す図である。本実施形態の電圧増幅装置は、増幅回路１００ａとバイアス回路２００ａとを備える。本実施形態の電圧増幅装置は、第１の実施形態の電圧増幅装置と同様の構成を含む。そのため、構成が異なる部分を中心に説明を行い、同様の構成については説明を省略する。 FIG. 4 is a diagram illustrating a configuration of the voltage amplifying device according to the present embodiment. The voltage amplification device according to the present embodiment includes an amplification circuit 100a and a bias circuit 200a. The voltage amplification device of the present embodiment includes the same configuration as that of the voltage amplification device of the first embodiment. For this reason, description will be made mainly on parts having different configurations, and description of similar configurations will be omitted.

本実施形態のバイアス回路２００ａは、第１の実施形態の構成に加えて、抵抗２０４とバッファ２１２とをさらに備える。バイアス回路２００ａは、電源電圧ＶＤＤが印加される電源端子と接地端子ＧＮＤとの間に抵抗２０１、２０２、２０３、２０４が直列に接続された構成である。抵抗２０１、２０２、２０３、２０４により基準電圧Ｖ１、Ｖ２に加えてさらにＶ３が分圧される。 The bias circuit 200a of this embodiment further includes a resistor 204 and a buffer 212 in addition to the configuration of the first embodiment. The bias circuit 200a has a configuration in which resistors 201, 202, 203, and 204 are connected in series between a power supply terminal to which a power supply voltage VDD is applied and a ground terminal GND. In addition to the reference voltages V1 and V2, V3 is further divided by the resistors 201, 202, 203, and 204.

抵抗２０３と抵抗２０４との接続点２２２は、バッファ２１２の入力端子と接続される。バッファ２１２は、ボルテージフォロアである。バッファ２１２の出力端子は、増幅回路１００ａの非反転増幅器１０３の非反転入力端子１３６と接続される。バッファ２１２は、位相調整用に設けられる。そのため、必ずしもバッファ２１２が設けられなくとも良い。 A connection point 222 between the resistor 203 and the resistor 204 is connected to an input terminal of the buffer 212. The buffer 212 is a voltage follower. The output terminal of the buffer 212 is connected to the non-inverting input terminal 136 of the non-inverting amplifier 103 of the amplifier circuit 100a. The buffer 212 is provided for phase adjustment. Therefore, the buffer 212 is not necessarily provided.

基準電圧Ｖ３は、接続点２２２から分圧される。基準電圧Ｖ３は、電源電圧ＶＤＤ、抵抗２０１、抵抗２０２、抵抗２０３、抵抗２０４の抵抗値をそれぞれＲ３、Ｒ２、Ｒ１、Ｒ４として、次式（９）で表される。
Ｖ３＝ＶＤＤ×Ｒ４／（Ｒ１＋Ｒ２＋Ｒ３＋Ｒ４）・・・（９） The reference voltage V3 is divided from the connection point 222. The reference voltage V3 is expressed by the following equation (9), where R3, R2, R1, and R4 are the resistance values of the power supply voltage VDD, the resistor 201, the resistor 202, the resistor 203, and the resistor 204, respectively.
V3 = VDD × R4 / (R1 + R2 + R3 + R4) (9)

本実施形態の増幅回路１００ａは、第１の実施形態の構成に加え、増幅器１０３をさらに備える。増幅器１０３は、非反転増幅器である。増幅器１０３は、反転入力端子１３４と、非反転入力端子１３６と、出力端子１３５とを備える。増幅器１０３は、出力端子１３５と反転入力端子１３４との間にキャパシタ１２５を備える。増幅器１０３の反転入力端子１３４は、キャパシタ１２６を介して接地電位と接続される。増幅器１０３の非反転入力端子１３６は、さらに、バッファ１１０とキャパシタ１２４とを介して入力端子と接続される。増幅器１０３の非反転入力端子１３６は、スイッチＳＷ４を介して、バイアス回路２００ａのバッファ２１２の出力端子と接続される。スイッチＳＷ４には、クランプパルス信号ＣＬＰ２が印加される。 The amplifier circuit 100a of this embodiment further includes an amplifier 103 in addition to the configuration of the first embodiment. The amplifier 103 is a non-inverting amplifier. The amplifier 103 includes an inverting input terminal 134, a non-inverting input terminal 136, and an output terminal 135. The amplifier 103 includes a capacitor 125 between the output terminal 135 and the inverting input terminal 134. The inverting input terminal 134 of the amplifier 103 is connected to the ground potential via the capacitor 126. The non-inverting input terminal 136 of the amplifier 103 is further connected to the input terminal via the buffer 110 and the capacitor 124. The non-inverting input terminal 136 of the amplifier 103 is connected to the output terminal of the buffer 212 of the bias circuit 200a through the switch SW4. A clamp pulse signal CLP2 is applied to the switch SW4.

増幅器１０３は、反転入力端子１３４と出力端子１３５との間に初期電位設定パルス信号ＣＬＰを印加される。増幅器１０３は、初期電位設定パルス信号ＣＬＰにより初期電位を決定される。増幅器１０３の利得は、キャパシタ１２６とキャパシタ１２５の容量比で決定される。 The amplifier 103 receives the initial potential setting pulse signal CLP between the inverting input terminal 134 and the output terminal 135. The amplifier 103 has an initial potential determined by the initial potential setting pulse signal CLP. The gain of the amplifier 103 is determined by the capacitance ratio of the capacitor 126 and the capacitor 125.

このような構成による本実施形態における電圧増幅装置の動作を説明する。図５は、本実施形態におけるクランプパルス信号ＣＬＰ２と入力信号Ｖｉｎ３との関係を示す図である。 The operation of the voltage amplifying apparatus according to this embodiment having such a configuration will be described. FIG. 5 is a diagram illustrating a relationship between the clamp pulse signal CLP2 and the input signal Vin3 in the present embodiment.

基準電圧Ｖ３は、電源電圧ＶＤＤから分圧されているため、電源電圧ＶＤＤの含むリップル成分を分圧された比率に応じて含んでいる。基準電圧Ｖ３に含まれるリップル成分Ｖ３_{ｒｉｐｐｌｅ}は、電源電圧ＶＤＤのリップル成分をＶＤＤ_{ｒｉｐｐｌｅ}として次式（１０）で表される。
Ｖ３_{ｒｉｐｐｌｅ} ＝ＶＤＤ_{ｒｉｐｐｌｅ}×Ｒ４／（Ｒ１＋Ｒ２＋Ｒ３＋Ｒ４）・・・（１０） Since the reference voltage V3 is divided from the power supply voltage VDD, the reference voltage V3 includes a ripple component included in the power supply voltage VDD in accordance with the divided ratio. The ripple component V3 _ripple included in the reference voltage V3 is expressed by the following equation (10), where the ripple component of the power supply voltage VDD is VDD _ripple .
V3 _ripple = VDD _ripple × R4 / (R1 + R2 + R3 + R4) (10)

スイッチＳＷ４は、クランプパルス信号ＣＬＰ２により制御される。クランプパルス信号ＣＬＰ２は、入力信号の１ビットに同期している。入力信号Ｖｉｎ３は、クランプパルス信号ＣＬＰ２により、１ビット毎に基準電圧Ｖ３にクランプされて、非反転入力端子１３６へ入力される。 The switch SW4 is controlled by a clamp pulse signal CLP2. The clamp pulse signal CLP2 is synchronized with one bit of the input signal. The input signal Vin3 is clamped to the reference voltage V3 bit by bit by the clamp pulse signal CLP2 and input to the non-inverting input terminal 136.

増幅器１０３は、基準電圧Ｖ３にクランプされた入力信号Ｖｉｎ３を利得に応じて増幅して、出力信号Ｖｏｕｔ３として出力端子１３５へ出力する。本実施形態において、出力信号Ｖｏｕｔ３＝入力信号Ｖｉｎ１である。本実施形態における増幅器１０１の反転入力端子１３０への入力信号は、増幅された基準電圧Ｖ３のリップル成分が重畳された信号となる。 The amplifier 103 amplifies the input signal Vin3 clamped to the reference voltage V3 according to the gain, and outputs the amplified signal to the output terminal 135 as the output signal Vout3. In the present embodiment, the output signal Vout3 = the input signal Vin1. The input signal to the inverting input terminal 130 of the amplifier 101 in this embodiment is a signal on which the ripple component of the amplified reference voltage V3 is superimposed.

増幅器１０１は、基準電圧Ｖ１を用いて入力信号Ｖｉｎ１を増幅する。本実施形態における基準電圧Ｖ１に含まれるリップル成分Ｖ１_{ｒｉｐｐｌｅ}は、電源電圧ＶＤＤのリップル成分をＶＤＤ_{ｒｉｐｐｌｅ}として次式（１１）で表される。
Ｖ１_{ｒｉｐｐｌｅ} ＝ＶＤＤ_{ｒｉｐｐｌｅ}×（Ｒ１＋Ｒ４）／（Ｒ１＋Ｒ２＋Ｒ３＋Ｒ４）・・・（１１）
増幅器１０１の出力信号Ｖｏｕｔ１は、基準電圧Ｖ１に含まれるリップル成分Ｖ１_{ｒｉｐｐｌｅ}とＶｉｎ１（＝Ｖｏｕｔ３）に重畳された基準電圧Ｖ３のリップル成分Ｖ３_{ｒｉｐｐｌｅ}とによるリップル成分が重畳された信号となる。また、出力信号Ｖｏｕｔ１＝入力信号Ｖｉｎ２である。そのため、出力信号Ｖｏｕｔ１に重畳されたリップル成分Ｖｏｕｔ１_{ｒｉｐｐｌｅ}が、入力信号Ｖｉｎ２に含まれるＶｉｎ２_{ｒｉｐｐｌｅ}として増幅器１０２の反転入力端子１３２へ入力される。 The amplifier 101 amplifies the input signal Vin1 using the reference voltage V1. The ripple component V1 _ripple included in the reference voltage V1 in the present embodiment is expressed by the following equation (11), where the ripple component of the power supply voltage VDD is VDD _ripple .
V1 _ripple = VDD _ripple × (R1 + R4) / (R1 + R2 + R3 + R4) (11)
The output signal Vout1 of the amplifier 101 is a signal in which the ripple component V1 _ripple and the ripple component V3 _ripple of the reference voltage V3 superimposed on Vin1 (= Vout3) included in the reference voltage V1 are superimposed. Further, the output signal Vout1 = the input signal Vin2. Therefore, the ripple component Vout1 _ripple superimposed on the output signal Vout1 is input to the inverting input terminal 132 of the amplifier 102 as the Vin2 _ripple included in the input signal Vin2.

増幅器１０２は、非反転入力端子に基準電圧Ｖ２を入力する。本実施形態において基準電圧Ｖ２に含まれるリップル成分Ｖ２_{ｒｉｐｐｌｅ}は、電源電圧ＶＤＤのリップル成分をＶＤＤ_{ｒｉｐｐｌｅ}とし、次式（１２）で表される。
Ｖ２_{ｒｉｐｐｌｅ} ＝ＶＤＤ_{ｒｉｐｐｌｅ}×（Ｒ１＋Ｒ２＋Ｒ４）／（Ｒ１＋Ｒ２＋Ｒ３＋Ｒ４）・・・（１２） The amplifier 102 inputs the reference voltage V2 to the non-inverting input terminal. In this embodiment, the ripple component V2 _ripple included in the reference voltage V2 is expressed by the following formula (12), where the ripple component of the power supply voltage VDD is VDD _ripple .
V2 _ripple = VDD _ripple × (R1 + R2 + R4) / (R1 + R2 + R3 + R4) (12)

増幅器１０２は、基準電圧Ｖ２を用いて入力信号Ｖｉｎ２を増幅する。増幅器１０２の出力信号Ｖｏｕｔ２に含まれるリップル成分Ｖｏｕｔ２_{ｒｉｐｐｌｅ}は、次式（１３）で表される。
Ｖｏｕｔ２_{ｒｉｐｐｌｅ}
＝（１＋Ｃ３／Ｃ４）×Ｖ２_{ｒｉｐｐｌｅ}−Ｃ３／Ｃ４×Ｖｏｕｔ１_{ｒｉｐｐｌｅ}
＝（１＋Ｃ３／Ｃ４）×ＶＤＤ_{ｒｉｐｐｌｅ}×（Ｒ１＋Ｒ２＋Ｒ４）／（Ｒ１＋Ｒ２＋Ｒ３＋Ｒ４）−Ｃ３／Ｃ４×Ｖｏｕｔ１_{ｒｉｐｐｌｅ} ・・・（１３） The amplifier 102 amplifies the input signal Vin2 using the reference voltage V2. The ripple component Vout2 _ripple included in the output signal Vout2 of the amplifier 102 is expressed by the following equation (13).
Vout2 _ripple
= (1 + C3 / C4) × V2 _ripple −C3 / C4 × Vout1 _ripple
= (1 + C3 / C4) * VDD _ripple * (R1 + R2 + R4) / (R1 + R2 + R3 + R4) -C3 / C4 * Vout1 _ripple (13)

数式（１３）は、第１の実施形態の数式（７）と同様に、増幅器１０２の出力信号Ｖｏｕｔ２に重畳されるリップル成分Ｖｏｕｔ２_{ｒｉｐｐｌｅ}は、増幅器１０２に入力される基準電圧Ｖ２のリップル成分Ｖ２_{ｒｉｐｐｌｅ}と増幅器１０１の出力信号Ｖｏｕｔ１のリップル成分Ｖｏｕｔ１_{ｒｉｐｐｌｅ}により抑制できることを示している。つまり、バイアス回路２００ａの抵抗の抵抗値と、増幅回路１００ａのキャパシタの容量を適切に設定することにより、出力信号Ｖｏｕｔ２のリップル成分Ｖｏｕｔ２_{ｒｉｐｐｌｅ}を抑制することができる。なお、数式（１３）において、基準電圧Ｖ２のリップル成分Ｖ２_{ｒｉｐｐｌｅ}と出力信号Ｖｏｕｔ１のリップル成分Ｖｏｕｔ１_{ｒｉｐｐｌｅ}とは同相である。 As with Equation (7) in the first embodiment, Equation (13) is a ripple component Vout2 _ripple superimposed on the output signal Vout2 of the amplifier 102, and a ripple component V2 _{ripple of the} reference voltage V2 input to the amplifier 102. It can be suppressed by the ripple component Vout1 _ripple of the output signal Vout1 of the amplifier 101. That is, the ripple component Vout2 _ripple of the output signal Vout2 can be suppressed by appropriately setting the resistance value of the resistor of the bias circuit 200a and the capacitance of the capacitor of the amplifier circuit 100a. Note that in equation (13), a ripple component _{V2 Ripplestart} reference voltage V2 ripple component _{Vout1 Ripplestart} output signal Vout1 are in phase.

特に、増幅器１０１の出力信号Ｖｏｕｔ１（＝入力信号Ｖｉｎ２）のリップル成分Ｖｏｕｔ１_{ｒｉｐｐｌｅ}が、次式（１４）となるように増幅器１０１を設定することにより、出力信号Ｖｏｕｔ２のリップル成分Ｖｏｕｔ２_{ｒｉｐｐｌｅ}をより効果的に抑制することができる。
Ｖｏｕｔ１_{ｒｉｐｐｌｅ}＝（１＋Ｃ４／Ｃ３）×ＶＤＤ_{ｒｉｐｐｌｅ}×（Ｒ１＋Ｒ２＋Ｒ４）／（Ｒ１＋Ｒ２＋Ｒ３＋Ｒ４）・・・（１４） In particular, the ripple component Vout2 _ripple of the output signal Vout2 is made more effective by setting the amplifier 101 so that the ripple component Vout1 _ripple of the output signal Vout1 (= input signal Vin2) of the amplifier 101 becomes the following equation (14). Can be suppressed.
Vout1 _ripple = (1 + C4 / C3) × VDD _ripple × (R1 + R2 + R4) / (R1 + R2 + R3 + R4) (14)

本実施形態の電圧増幅装置は、より高いゲイン設定を行いたい場合に、さらに多数の増幅段で構成した場合でも、増幅器１０２に入力される基準電圧Ｖ２のリップル成分と増幅器１０１の出力信号Ｖｏｕｔ１のリップル成分とを調整することにより、増幅器１０２の出力信号Ｖｏｕｔ２のリップル成分を抑制することができる。増幅器１０３や増幅器１０１のような各増幅段の出力信号においてリップル成分を抑制しないため使用する素子の数が少なく、回路規模を抑えることができる。そのため、回路面積の縮小が可能であり、また、回路設計に係る労力を削減することも可能である。 The voltage amplifying apparatus according to the present embodiment, when it is desired to set a higher gain, even when it is configured with a larger number of amplification stages, the ripple component of the reference voltage V2 input to the amplifier 102 and the output signal Vout1 of the amplifier 101 By adjusting the ripple component, the ripple component of the output signal Vout2 of the amplifier 102 can be suppressed. Since the ripple component is not suppressed in the output signal of each amplification stage such as the amplifier 103 and the amplifier 101, the number of elements used is small, and the circuit scale can be suppressed. Therefore, the circuit area can be reduced, and the labor involved in circuit design can be reduced.

本実施形態では、増幅器１０３を追加した場合を説明している。しかし、さらに多段の増幅段を追加した場合についても同様である。つまり、少なくとも一つの増幅器を備えた増幅回路部が追加されたと考えることができる。その場合、各増幅段の増幅器は、増幅器１０１〜１０３と同じ電源であるバイアス回路２００の電源電圧ＶＤＤから基準電圧を分圧する。また、増幅器１０１は、電源電圧のリップル成分が重畳された信号を入力信号として入力することとなる。なお、本実施形態のように非反転増幅回路を適用する場合には、非反転入力端子のクランプパルス信号ＣＬＰ２が電源電圧ＶＤＤのリップル成分の周期と比べて十分に短い周期であることが必要である。本実施の形態においては、途中の増幅段の増幅器１０１の入力においては、入力信号のリップル成分Ｖｏｕｔ３_{ｒｉｐｐｌｅ}と基準電圧Ｖ１のリップル成分Ｖ１_{ｒｉｐｐｌｅ}とは、同相かどうかは不問である。必要なことは、最終増幅段の増幅器１０２の入力において、入力信号のリップル成分Ｖｏｕｔ１_{ｒｉｐｐｌｅ}と基準電圧Ｖ２のリップル成分Ｖ２_{ｒｉｐｐｌｅ}とが同相であることである。途中の増幅段の増幅器において、電源電圧のリップル成分に依存したリップル成分を含む出力信号が生成され、最終段の増幅器の入力において、入力信号（前段の出力信号）のリップル成分と電源電圧のリップル成分に依存した基準電圧のリップル成分とが同相となるように入力することで、最終段の増幅器から出力される出力信号に含まれるリップル成分（電源電圧のリップル成分に依存したリップル成分）を抑制することができる。 In the present embodiment, a case where the amplifier 103 is added is described. However, the same applies to the case where more stages of amplification are added. That is, it can be considered that an amplifier circuit unit including at least one amplifier is added. In that case, the amplifier of each amplification stage divides the reference voltage from the power supply voltage VDD of the bias circuit 200 which is the same power supply as the amplifiers 101 to 103. The amplifier 101 inputs a signal on which a ripple component of the power supply voltage is superimposed as an input signal. When the non-inverting amplifier circuit is applied as in the present embodiment, the clamp pulse signal CLP2 at the non-inverting input terminal needs to have a period that is sufficiently shorter than the period of the ripple component of the power supply voltage VDD. is there. In the present embodiment, in the input of the amplifier 101 in the middle of the amplifier stage, and the ripple component _{V1 Ripplestart} of the ripple component _{Vout3 Ripplestart} and the reference voltage V1 of the input signal, whether in phase is unquestioned. What is needed, at the input of the amplifier 102 of the final amplification stage, the ripple component _{V2 Ripplestart} of the ripple component _{Vout1 Ripplestart} the reference voltage V2 of the input signal is to be in phase. An output signal including a ripple component depending on the ripple component of the power supply voltage is generated in the amplifier at the amplification stage in the middle, and the ripple component of the input signal (previous output signal) and the ripple of the power supply voltage at the input of the final stage amplifier. The ripple component of the output signal output from the final stage amplifier (the ripple component depending on the ripple component of the power supply voltage) is suppressed by inputting so that the ripple component of the reference voltage depending on the component is in phase. can do.

（第３の実施形態）
次に、本発明の第３の実施形態における電圧増幅装置の説明を行う。 (Third embodiment)
Next, a voltage amplification device according to a third embodiment of the present invention will be described.

図６は、本実施形態における電圧増幅装置の構成を示す図である。本発明の電圧増幅装置は、第１の実施形態と同様に、増幅回路１００ｂとバイアス回路２００とを備え、さらに位相調整回路３００を備える。本実施形態の増幅回路１００ｂとバイアス回路２００は、第１の実施形態の電圧増幅装置とほぼ同様である。そのため、構成が異なる部分を中心に説明を行う。 FIG. 6 is a diagram illustrating a configuration of the voltage amplifying device in the present embodiment. As in the first embodiment, the voltage amplification device of the present invention includes an amplification circuit 100b and a bias circuit 200, and further includes a phase adjustment circuit 300. The amplifier circuit 100b and the bias circuit 200 of the present embodiment are almost the same as the voltage amplifier device of the first embodiment. For this reason, the description will focus on the parts with different configurations.

本発明の電圧増幅装置では、第１の実施形態の数式（７）で説明を行ったように、増幅器１０１の出力信号Ｖｏｕｔ１のリップル成分の位相と基準電圧Ｖ２のリップル成分の位相とが同相であることが好ましい。しかし、回路の設計上の理由等により、増幅回路１００ｂを構成する増幅器１０１と増幅器１０２との位置が、離れて設けられたような場合がある。このような場合には、図６に示すように、配線の寄生容量及び寄生抵抗１５０が無視できないレベルとなる場合がある。 In the voltage amplifying device of the present invention, the phase of the ripple component of the output signal Vout1 of the amplifier 101 and the phase of the ripple component of the reference voltage V2 are in phase, as described in Equation (7) of the first embodiment. Preferably there is. However, there may be a case where the positions of the amplifier 101 and the amplifier 102 constituting the amplifier circuit 100b are provided apart from each other for reasons of circuit design. In such a case, as shown in FIG. 6, the parasitic capacitance of the wiring and the parasitic resistance 150 may be at a level that cannot be ignored.

そのため、本実施形態では、位相調整回路３００を設けて、出力信号Ｖｏｕｔ１のリップル成分の位相と基準電圧Ｖ２のリップル成分の位相とが同相となるように構成される。位相調整回路３００は、バイアス回路２００と増幅器１０２との間に限らず、バイアス回路２００と増幅器１０１との間、あるいは第１の実施形態で示したように、入力端子と増幅器１０１との間に設けられても良い。位相調整回路３００は、バッファ３０１、３０２を備える。また、図４に示した電圧増幅装置においても、位置調整回路３００を設けた構成としてもよい。しかし、これはあくまで一例であり、両信号の位相を調整することができればこの構成に限定はしない。 For this reason, in the present embodiment, the phase adjustment circuit 300 is provided so that the phase of the ripple component of the output signal Vout1 and the phase of the ripple component of the reference voltage V2 are in phase. The phase adjustment circuit 300 is not limited to between the bias circuit 200 and the amplifier 102, but between the bias circuit 200 and the amplifier 101, or between the input terminal and the amplifier 101 as shown in the first embodiment. It may be provided. The phase adjustment circuit 300 includes buffers 301 and 302. 4 may be provided with the position adjustment circuit 300. However, this is only an example, and the configuration is not limited as long as the phases of both signals can be adjusted.

以上、実施の形態を参照して本願発明を説明したが、本願発明は上記実施の形態に限定されるものではない。本願発明の構成や詳細には、本願発明のスコープ内で当業者が理解し得る様々な変更を行うことができる。 Although the present invention has been described with reference to the embodiments, the present invention is not limited to the above embodiments. Various changes that can be understood by those skilled in the art can be made to the configuration and details of the present invention within the scope of the present invention.

１非反転入力端子
２入力バイアス端
３反転入力端
４出力端
５５’ 電源端
６共通端子
７、８、９、１０、１１抵抗
１２、１３コンデンサ
１４差動増幅器
１４’ 同相増幅器
１００、１００ａ、１００ｂ電圧増幅回路
１０１、１０２反転増幅器
１０３非反転増幅器
１１０、１１１バッファ
１２０、１２１、１２２、１２３、１２４、１２５、１２６キャパシタ
１３０、１３２、１３４反転入力端子
１３１、１３３、１３５出力端子
１３６非反転入力端子
１５０寄生抵抗及び寄生容量
２００、２００ａバイアス回路
２０１、２０２、２０３、２０４抵抗
２１０、２１１、２１２バッファ
２２０、２２１、２２２接続点
３００位相調整回路
３０１、３０２バッファ DESCRIPTION OF SYMBOLS 1 Non-inverting input terminal 2 Input bias terminal 3 Inverting input terminal 4 Output terminal 5 5 'Power supply terminal 6 Common terminal 7, 8, 9, 10, 11 Resistor 12, 13 Capacitor 14 Differential amplifier 14' In-phase amplifier 100, 100a, 100b Voltage amplification circuit 101, 102 Inverting amplifier 103 Non-inverting amplifier 110, 111 Buffer 120, 121, 122, 123, 124, 125, 126 Capacitor 130, 132, 134 Inverting input terminal 131, 133, 135 Output terminal 136 Non-inverting input Terminal 150 Parasitic resistance and parasitic capacitance 200, 200a Bias circuit 201, 202, 203, 204 Resistance 210, 211, 212 Buffer 220, 221, 222 Connection point 300 Phase adjustment circuit 301, 302 Buffer

Claims

A bias circuit for generating first and second reference voltages each including a ripple component of the power supply voltage from one power supply voltage;
A first amplifier for amplifying an input signal using the first reference voltage and outputting a first output signal;
A second amplifier for amplifying the first output signal using the second reference voltage and outputting a second output signal ;
A first capacitor connected between the output of the first amplifier and the inverting input of the second amplifier;
A second capacitor connected between the output of the second amplifier and the inverting input of the second amplifier ;
Before Symbol first reference voltage is input to the non-inverting input of the first amplifier,
The amplification factor of the second amplifier is determined by the capacitance ratio of the first and second capacitors.
Electric pressure increasing width devices.

The voltage amplification device according to claim 1,
The ripple component included in the first output signal and the ripple component included in the second reference voltage are determined based on the amplification factors of the first and second amplifiers and the first and second reference voltages. apparatus.

The voltage amplifying device according to claim 1 or 2,
A voltage amplifying apparatus in which the first reference voltage and the second reference voltage have different potentials.

The voltage amplification device according to claim 3,
The first reference voltage has a lower potential than the second reference voltage.

A voltage amplifying device according to any one of claims 1 to 4,
The bias circuit has a configuration in which a plurality of voltage dividing elements are connected in series between terminals to which the power supply voltage is applied,
The first and second reference voltages are extracted from two different points between the terminals.

The voltage amplification device according to claim 5,
The plurality of voltage dividing elements are first to third resistors,
The first reference voltage is taken from the connection point of the first and second resistors,
The second reference voltage is extracted from a connection point of the second and third resistors.

A bias circuit for generating first and second reference voltages each including a ripple component of the power supply voltage from one power supply voltage;
A first amplifier for amplifying an input signal using the first reference voltage and outputting a first output signal;
A second amplifier for amplifying the first output signal using the second reference voltage and outputting a second output signal;
A first capacitor connected between the output of the first amplifier and the inverting input of the second amplifier;
A second capacitor connected between the output of the second amplifier and the inverting input of the second amplifier ;
The first and second amplifiers are inverting amplifiers,
The amplification factor of the second amplifier is determined by the capacitance ratio of the first and second capacitors,
The second amplifier inputs a ripple component included in the first output signal that is in phase with each other and a ripple component included in the second reference voltage, and the ripple component included in the second reference voltage is input to the first output signal. Voltage amplifying device that suppresses by ripple component contained in

A bias circuit for generating first and second reference voltages each including a ripple component of the power supply voltage from one power supply voltage;
A first amplifier for amplifying an input signal using the first reference voltage and outputting a first output signal;
A second amplifier that amplifies the first output signal using the second reference voltage and outputs a second output signal;
The second amplifier inputs a ripple component included in the first output signal that is in phase with each other and a ripple component included in the second reference voltage, and the ripple component included in the second reference voltage is input to the first output signal. Is suppressed by the ripple component contained in
The first amplifier comprises:
A first capacitor provided between the output terminal and the inverting input terminal;
A second capacitor provided between the input of the input signal and the inverting input terminal of the first amplifier,
The amplification factor of the first amplifier is determined by the capacitance ratio of the first and second capacitors,
The second amplifier is
A third capacitor provided between the output terminal and the inverting input terminal;
A fourth capacitor provided between the output terminal of the first amplifier and the inverting input terminal of the second amplifier;
The amplification factor of the second amplifier is determined by a capacitance ratio of the third and fourth capacitors.

A bias circuit for generating first and second reference voltages each including a ripple component of the power supply voltage from one power supply voltage;
A first amplifier for amplifying an input signal using the first reference voltage and outputting a first output signal;
A second amplifier that amplifies the first output signal using the second reference voltage and outputs a second output signal;
The second amplifier inputs a ripple component included in the first output signal that is in phase with each other and a ripple component included in the second reference voltage, and the ripple component included in the second reference voltage is input to the first output signal. Is suppressed by the ripple component contained in
A voltage amplification device, wherein a buffer for adjusting a phase is provided between at least one of the bias circuit and the first amplifier and between the bias circuit and the second amplifier.

A voltage amplification device according to any one of claims 1 to 9,
The first amplifier inputs a third output signal on which a ripple component of the power supply voltage is superimposed as the input signal.

A bias circuit for generating first and second reference voltages each including a ripple component of the power supply voltage from one power supply voltage;
An amplifier circuit section for inputting an input signal and outputting a third output signal on which a ripple component of the power supply voltage is superimposed;
A first amplifier that amplifies the third output signal using the first reference voltage and outputs a first output signal;
A second amplifier for amplifying the first output signal using the second reference voltage and outputting a second output signal ;
A first capacitor connected between the output of the first amplifier and the inverting input of the second amplifier;
A second capacitor connected between the output of the second amplifier and the inverting input of the second amplifier ;
The amplification factor of the second amplifier is determined by the capacitance ratio of the first and second capacitors,
The second amplifier inputs a ripple component included in the first output signal that is in phase with each other and a ripple component included in the second reference voltage, and the ripple component included in the second reference voltage is input to the first output signal. Is suppressed by the ripple component contained in
The amplification circuit unit includes at least one amplifier,
The at least one amplifier is connected so that an output of an amplifier provided in the previous stage becomes an input,
The bias circuit further divides at least one reference voltage corresponding to the at least one amplifier from the power supply voltage,
The at least one reference voltage includes a ripple component of the power supply voltage;
The at least one amplifier amplifies the output signal of the previous stage using the corresponding at least one reference voltage.

A voltage amplification method in a voltage amplification device,
The voltage amplification device includes a bias circuit, a first amplifier, and a second amplifier,
The first amplifier includes a differential amplifier;
The voltage amplification method includes:
The bias circuit generating, from one power supply voltage, first and second reference voltages each including a ripple component of the power supply voltage;
The first amplifier receives the first reference voltage at a non-inverting input of the differential amplifier, amplifies an input signal using the received first reference voltage, and outputs a first output signal;
The second amplifier amplifies the first output signal using the second reference voltage and outputs a second output signal; and
The amplification factor of the second amplifier includes a first capacitor connected between an output of the first amplifier and an inverting input of the second amplifier, an output of the second amplifier, and an inverting input of the second amplifier. Determined by the capacitance ratio of the second capacitor connected between
The first output signal includes a ripple component depending on a ripple component included in the first reference voltage,
In the step of outputting the second output signal, a ripple component included in the first output signal and a ripple component included in the second reference voltage are input so as to be in phase with each other.