JP5695766B2 - マルチコアシステムエネルギー消費最適化 - Google Patents
マルチコアシステムエネルギー消費最適化 Download PDFInfo
- Publication number
- JP5695766B2 JP5695766B2 JP2013550738A JP2013550738A JP5695766B2 JP 5695766 B2 JP5695766 B2 JP 5695766B2 JP 2013550738 A JP2013550738 A JP 2013550738A JP 2013550738 A JP2013550738 A JP 2013550738A JP 5695766 B2 JP5695766 B2 JP 5695766B2
- Authority
- JP
- Japan
- Prior art keywords
- energy
- system component
- cpu
- utilization
- instructions
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000005265 energy consumption Methods 0.000 title claims description 26
- 238000005457 optimization Methods 0.000 title description 4
- 230000015654 memory Effects 0.000 claims description 44
- 238000000034 method Methods 0.000 claims description 44
- 238000012545 processing Methods 0.000 claims description 16
- 238000007726 management method Methods 0.000 description 82
- 238000004891 communication Methods 0.000 description 36
- 230000006870 function Effects 0.000 description 11
- 238000010586 diagram Methods 0.000 description 8
- 238000004590 computer program Methods 0.000 description 7
- 230000011664 signaling Effects 0.000 description 7
- 230000008569 process Effects 0.000 description 6
- 230000009471 action Effects 0.000 description 5
- 238000012544 monitoring process Methods 0.000 description 4
- 230000003287 optical effect Effects 0.000 description 3
- 230000002093 peripheral effect Effects 0.000 description 3
- 230000008054 signal transmission Effects 0.000 description 3
- 238000013500 data storage Methods 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000000835 fiber Substances 0.000 description 2
- 238000013459 approach Methods 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 230000003139 buffering effect Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 238000007667 floating Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000002452 interceptive effect Effects 0.000 description 1
- 238000013507 mapping Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000003607 modifier Substances 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 230000007723 transport mechanism Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/3243—Power saving in microcontroller unit
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Debugging And Monitoring (AREA)
- Power Sources (AREA)
Description
Claims (17)
- コンピュータシステム内のエネルギー消費を改善する方法であって、
前記コンピュータシステムのシステムコンポーネントに関するエネルギー使用ベンチマークを、前記システムコンポーネントの複数のエネルギー設定および複数の利用率の下で前記システムコンポーネントの性能レベルおよびエネルギー使用を測定することによって確立することと、
前記コンピュータシステム上の少なくとも第1の複数の命令の実行に基づいて、前記システムコンポーネントの利用率を決定することと、
前記システムコンポーネントの動作に関するエネルギー設定を前記複数のエネルギー設定から選択することによって、前記第1の複数の命令の前記実行の後で、前記コンピュータシステム上の第2の複数の命令を実行するように前記システムコンポーネントを構成することとを含み、
前記エネルギー設定が前記エネルギー使用ベンチマークおよび前記決定された利用率に基づいて選択され、
前記システムコンポーネントが前記選択されたエネルギー設定の下で前記第2の複数の命令の前記実行のためのしきい性能レベルを満たすように決定される、
方法。 - 前記コンピュータシステムの前記システムコンポーネントに関する前記エネルギー使用ベンチマークを前記確立することが、
前記複数のエネルギー設定から選択された特定のエネルギー設定で動作するように前記システムコンポーネントを設定することと、
前記複数の利用率から選択された、前記システムコンポーネントの特定の利用率を用いてベンチマークプログラムを選択することと、
前記ベンチマークプログラムの実行の間に前記システムコンポーネントから特定の性能レベルおよび特定のエネルギー使用値を収集することと、
前記特定のエネルギー設定、前記特定の利用率、前記特定の性能レベル、および前記特定のエネルギー使用値を前記エネルギー使用ベンチマーク内に記憶することと
を含む、請求項1に記載の方法。 - 前記決定された利用率が前記第1の複数の命令の前記実行の間に前記システムコンポーネントを主に利用する命令の割合に基づく、請求項1に記載の方法。
- スケジュールされた命令の実行の間に使用されるべき前記システムコンポーネントを識別することと、
前記スケジュールされた命令の前記実行の際に前記しきい性能レベルを満たしながら、より少ないエネルギーを消費するためのエネルギー効率の高いシステムコンポーネントを前記システムコンポーネントおよび他のシステムコンポーネントから選択することと、
前記スケジュールされた命令の前記実行の間に前記動作に関して前記エネルギー効率の高いシステムコンポーネントを利用することと
をさらに含む、請求項1に記載の方法。 - スケジュールされた命令を実行するために、他のシステムコンポーネントの動作に関する他の利用率を予測することであって、前記予測することが前記他のシステムコンポーネントに関する他のエネルギー使用ベンチマーク内の履歴データまたは前記スケジュールされた命令の解析に基づいている、予測することと、
前記他のシステムコンポーネントに関する、前記予測された他の利用率および前記他のエネルギー使用ベンチマークに基づいて、前記他のシステムコンポーネントの前記動作に関する他のエネルギー設定を他の複数のエネルギー設定から選択することと
をさらに含む、請求項1に記載の方法。 - 別個のオペレーティングシステムを実行するための別個の仮想マシンを提示することであって、
それぞれ、その独自のメインメモリを用いて、別個の中央処理装置上で前記オペレーティングシステムを実行すること、および
前記システムコンポーネントを含めて、前記コンピュータシステム内のシステムコンポーネントを前記オペレーティングシステムに割り当てること
を含む、提示することと、
前記エネルギー使用ベンチマークを前記確立すること、前記利用率を前記決定すること、および前記コンピュータシステム内の各割り振られたシステムコンポーネントに関して前記システムコンポーネントを前記構成すること、を繰り返すことと
をさらに含む、請求項1に記載の方法。 - 前記システムコンポーネントを前記割り当てることが、各中央処理装置に関して、前記中央処理装置に物理的に近接する前記システムコンポーネントのグループを割り当てることを含む、請求項6に記載の方法。
- 前記第2の複数の命令の前記実行の間に前記システムコンポーネントの前記動作を、前記システムコンポーネントの前記選択されたエネルギー設定および前記決定された利用率の下で前記システムコンポーネントの前記性能レベルおよび前記エネルギー使用の追加の値を測定することによって評価することと、
前記性能レベルおよび前記エネルギー使用の前記追加の値、前記選択されたエネルギー設定、および前記システムコンポーネントの前記決定された利用率に基づいて、前記エネルギー使用ベンチマークを更新することと、
前記コンピュータシステム上の前記第2の複数の命令の前記実行に基づいて、前記システムコンポーネントの他の利用率を決定することと、
前記システムコンポーネントの前記動作に関する他のエネルギー設定を前記複数のエネルギー設定から選択することによって、前記コンピュータシステム上の前記第2の複数の命令の前記実行の後で第3の複数の命令を実行するように前記システムコンポーネントを構成することであって、前記他のエネルギー設定が前記エネルギー使用ベンチマークおよび前記他の利用率に基づいて選択され、前記システムコンポーネントが前記選択された他のエネルギー設定の下で前記第3の複数の命令の前記実行のための前記しきい性能レベルを満たすように決定される、構成することと
をさらに含む、請求項1に記載の方法。 - 前記システムコンポーネントが、CPU、キャッシュ、メモリ、ハードドライブ、グラフィックカード、またはネットワークカードを含む、請求項1に記載の方法。
- コンピュータシステム内のエネルギー消費を改善するように構成されたシステムであって、
仮想マシンモニタを備え、前記仮想マシンモニタが、
システムコンポーネントに関するエネルギー使用ベンチマークを、前記システムコンポーネントの複数のエネルギー設定および複数の利用率の下で前記システムコンポーネントの性能レベルおよびエネルギー使用の測定によって確立することと、
前記コンピュータシステム上の少なくとも第1の複数の命令の実行に基づいて、前記システムコンポーネントの利用率を決定することと、
前記第1の複数の命令の前記実行の後で、前記コンピュータシステム上の第2の複数の命令を実行するために、前記システムコンポーネントの動作に関するエネルギー設定を前記複数のエネルギー設定から選択することと
を行うように構成され、
前記エネルギー設定が前記エネルギー使用ベンチマークおよび前記決定された利用率に基づいて選択され、
前記システムコンポーネントが前記選択されたエネルギー設定の下で前記第2の複数の命令の前記実行のためのしきい性能レベルを満たすように決定される、
システム。 - 前記仮想マシンモニタが、
スケジュールされた命令を実行する際に使用されるべき前記システムコンポーネントを識別することと、
前記スケジュールされた命令の前記実行の際に前記しきい性能レベルを満たしながら、より少ないエネルギーを消費するためのエネルギー効率の高いシステムコンポーネントを前記システムコンポーネントまたは他のシステムコンポーネントのいずれかから選択することと、
前記スケジュールされた命令の前記実行の間に動作に関して前記エネルギー効率の高いシステムコンポーネントを利用することと
を行うようにさらに構成される、請求項10に記載のシステム。 - 前記仮想マシンモニタが、
スケジュールされた命令を実行するために、他のシステムコンポーネントの動作に関する他の利用率を予測することであって、前記予測することが前記他のシステムコンポーネントに関する他のエネルギー使用ベンチマーク内の履歴データまたは前記スケジュールされた命令の解析に基づいている、予測することと、
前記他のシステムコンポーネントに関する、前記予測された他の利用率および前記他のエネルギー使用ベンチマークに基づいて、前記他のシステムコンポーネントの前記動作に関する他のエネルギー設定を他の複数のエネルギー設定から選択することと
を行うようにさらに構成される、請求項10に記載のシステム。 - 前記仮想マシンモニタが、
別個のオペレーティングシステムを実行するための別個の仮想マシンを提示することであって、
それぞれ、その独自のメインメモリを用いて、別個の中央処理装置上で前記オペレーティングシステムを実行すること、および
前記システムコンポーネントを含めて、前記コンピュータシステム内のシステムコンポーネントを前記オペレーティングシステムに割り当てること
を含む提示することと、
前記エネルギー使用ベンチマークを前記確立すること、前記利用率を前記決定すること、および前記コンピュータシステム内の各割り振られたシステムコンポーネントに関して前記システムコンポーネントを前記構成すること、を繰り返すことと
を行うように構成される、請求項10に記載のシステム。 - 前記システムコンポーネントを前記割り当てることが、各中央処理装置に関して、前記中央処理装置に物理的に近接する前記システムコンポーネントのグループを割り当てることを含む、請求項13に記載のシステム。
- 前記仮想マシンモニタが、
前記第2の複数の命令の前記実行の間に前記システムコンポーネントの前記選択されたエネルギー設定および前記決定された利用率の下で前記システムコンポーネントの前記性能レベルおよび前記エネルギー使用の追加の値を測定することと、
前記性能レベルおよび前記エネルギー使用の前記追加の値、前記システムコンポーネントの前記選択されたエネルギー設定および前記決定された利用率に基づいて、前記エネルギー使用ベンチマークを更新することと
を行うようにさらに構成される、請求項10に記載のシステム。 - 前記仮想マシンモニタが、
命令の実行に基づいて、前記コンピュータシステムのCPU上の命令負荷を決定すること、ならびに
前記CPU上の前記命令負荷がCPU負荷しきい値を上回るとき、
前記命令の前記実行の間に前記CPUによって利用されるキャッシュのキャッシュミス率を決定すること、および
前記キャッシュミス率がキャッシュミス率しきい値より大きいとき、前記CPUのクロック速度を低下させること
を行うようにさらに構成される、請求項10に記載のシステム。 - 前記仮想マシンモニタが、
前記CPU上の前記命令負荷が前記CPU負荷しきい値を上回り、前記キャッシュミス率が他のキャッシュミス率しきい値未満であるとき、前記CPUのクロック速度を上昇させることと、
前記CPU上の前記命令負荷が前記CPU負荷しきい値を上回り、前記キャッシュミス率がキャッシュミス率しきい値範囲内であるとき、前記CPUのクロック速度を維持することと
を行うようにさらに構成される、請求項16に記載のシステム。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/CN2011/079930 WO2013040762A1 (en) | 2011-09-21 | 2011-09-21 | Multi-core system energy consumption optimization |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014507719A JP2014507719A (ja) | 2014-03-27 |
JP5695766B2 true JP5695766B2 (ja) | 2015-04-08 |
Family
ID=47913759
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013550738A Expired - Fee Related JP5695766B2 (ja) | 2011-09-21 | 2011-09-21 | マルチコアシステムエネルギー消費最適化 |
Country Status (5)
Country | Link |
---|---|
US (1) | US8671293B2 (ja) |
JP (1) | JP5695766B2 (ja) |
KR (1) | KR101529016B1 (ja) |
CN (1) | CN103270470B (ja) |
WO (1) | WO2013040762A1 (ja) |
Families Citing this family (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6291966B2 (ja) * | 2014-03-31 | 2018-03-14 | 日本電気株式会社 | 初期化処理高速化システム、初期化処理高速化装置、初期化処理高速化方法及び初期化処理高速化プログラム |
US20150355700A1 (en) * | 2014-06-10 | 2015-12-10 | Qualcomm Incorporated | Systems and methods of managing processor device power consumption |
US20150363116A1 (en) * | 2014-06-12 | 2015-12-17 | Advanced Micro Devices, Inc. | Memory controller power management based on latency |
JP6330526B2 (ja) * | 2014-07-02 | 2018-05-30 | 富士通株式会社 | センシング制御プログラム及び携帯端末装置 |
US10928882B2 (en) * | 2014-10-16 | 2021-02-23 | Futurewei Technologies, Inc. | Low cost, low power high performance SMP/ASMP multiple-processor system |
US9952650B2 (en) * | 2014-10-16 | 2018-04-24 | Futurewei Technologies, Inc. | Hardware apparatus and method for multiple processors dynamic asymmetric and symmetric mode switching |
US10248180B2 (en) | 2014-10-16 | 2019-04-02 | Futurewei Technologies, Inc. | Fast SMP/ASMP mode-switching hardware apparatus for a low-cost low-power high performance multiple processor system |
WO2016118162A1 (en) * | 2015-01-23 | 2016-07-28 | Hewlett Packard Enterprise Development Lp | Non-uniform memory access aware monitoring |
CN104765633A (zh) * | 2015-04-22 | 2015-07-08 | 浪潮电子信息产业股份有限公司 | 服务器操作系统的安装方法、装置及可移动存储设备 |
US9804849B2 (en) * | 2015-10-20 | 2017-10-31 | International Business Machines Corporation | Space reduction in processor stressmark generation |
CN106059940B (zh) * | 2016-05-25 | 2019-07-09 | 新华三信息技术有限公司 | 一种流量控制方法及装置 |
US10503238B2 (en) * | 2016-11-01 | 2019-12-10 | Microsoft Technology Licensing, Llc | Thread importance based processor core parking and frequency selection |
US10372494B2 (en) | 2016-11-04 | 2019-08-06 | Microsoft Technology Licensing, Llc | Thread importance based processor core partitioning |
US10892971B2 (en) | 2019-03-12 | 2021-01-12 | Arch Systems Inc. | System and method for network communication monitoring |
WO2021126216A1 (en) * | 2019-12-19 | 2021-06-24 | Google Llc | Resource management unit for capturing operating system configuration states and offloading tasks |
CN112947737A (zh) * | 2021-02-20 | 2021-06-11 | 山东云海国创云计算装备产业创新中心有限公司 | 一种芯片功耗调整方法、装置、电子设备和存储介质 |
Family Cites Families (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3573957B2 (ja) * | 1998-05-20 | 2004-10-06 | インターナショナル・ビジネス・マシーンズ・コーポレーション | コンピュータ内のプロセッサの動作速度制御方法及びコンピュータ |
US7003441B2 (en) * | 2001-07-31 | 2006-02-21 | Hewlett-Packard Development Company, L.P. | Method for deriving the benchmark program for estimating the maximum power consumed in a microprocessor |
US7634668B2 (en) * | 2002-08-22 | 2009-12-15 | Nvidia Corporation | Method and apparatus for adaptive power consumption |
US7051227B2 (en) * | 2002-09-30 | 2006-05-23 | Intel Corporation | Method and apparatus for reducing clock frequency during low workload periods |
JP4860104B2 (ja) * | 2003-10-09 | 2012-01-25 | 日本電気株式会社 | 情報処理装置 |
JP2005196430A (ja) * | 2004-01-07 | 2005-07-21 | Hiroshi Nakamura | 半導体装置および半導体装置の電源電圧/クロック周波数制御方法 |
US7334143B2 (en) * | 2004-04-19 | 2008-02-19 | Hewlett-Packard Development Company, L.P. | Computer power conservation apparatus and method that enables less speculative execution during light processor load based on a branch confidence threshold value |
US7861099B2 (en) | 2006-06-30 | 2010-12-28 | Intel Corporation | Method and apparatus for user-activity-based dynamic power management and policy creation for mobile platforms |
JP4837456B2 (ja) * | 2006-06-28 | 2011-12-14 | パナソニック株式会社 | 情報処理装置 |
US7840825B2 (en) * | 2006-10-24 | 2010-11-23 | International Business Machines Corporation | Method for autonomous dynamic voltage and frequency scaling of microprocessors |
US7856549B2 (en) * | 2007-01-24 | 2010-12-21 | Hewlett-Packard Development Company, L.P. | Regulating power consumption |
JP4839328B2 (ja) * | 2008-01-21 | 2011-12-21 | 株式会社日立製作所 | サーバの消費電力制御装置、サーバの消費電力制御方法及びコンピュータプログラム |
JP5344190B2 (ja) * | 2008-03-04 | 2013-11-20 | 日本電気株式会社 | 半導体デバイス |
US8397097B2 (en) * | 2008-04-09 | 2013-03-12 | Nec Corporation | Computer system and operating method thereof |
CN101739113B (zh) * | 2008-11-20 | 2013-04-10 | 国际商业机器公司 | 在虚拟化集群系统中进行能效管理的方法及装置 |
US8397088B1 (en) * | 2009-07-21 | 2013-03-12 | The Research Foundation Of State University Of New York | Apparatus and method for efficient estimation of the energy dissipation of processor based systems |
JP2011044072A (ja) * | 2009-08-24 | 2011-03-03 | Panasonic Corp | アイドル状態検出回路、半導体集積回路、信号処理装置、アイドル状態検出方法 |
US20110209160A1 (en) | 2010-02-22 | 2011-08-25 | Vasanth Venkatachalam | Managed Code State Indicator |
US9170916B2 (en) * | 2010-07-09 | 2015-10-27 | Damian Dalton | Power profiling and auditing consumption systems and methods |
-
2011
- 2011-09-21 JP JP2013550738A patent/JP5695766B2/ja not_active Expired - Fee Related
- 2011-09-21 KR KR1020147007447A patent/KR101529016B1/ko not_active IP Right Cessation
- 2011-09-21 WO PCT/CN2011/079930 patent/WO2013040762A1/en active Application Filing
- 2011-09-21 US US13/878,238 patent/US8671293B2/en active Active
- 2011-09-21 CN CN201180062034.8A patent/CN103270470B/zh not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US8671293B2 (en) | 2014-03-11 |
KR20140064900A (ko) | 2014-05-28 |
KR101529016B1 (ko) | 2015-06-15 |
JP2014507719A (ja) | 2014-03-27 |
CN103270470A (zh) | 2013-08-28 |
WO2013040762A1 (en) | 2013-03-28 |
CN103270470B (zh) | 2016-02-17 |
US20130246781A1 (en) | 2013-09-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5695766B2 (ja) | マルチコアシステムエネルギー消費最適化 | |
US10775873B2 (en) | Performing power management in a multicore processor | |
TWI550518B (zh) | 用於包括執行緒合併之能源效率及能源節約的方法、裝置及系統 | |
US10339023B2 (en) | Cache-aware adaptive thread scheduling and migration | |
TWI575370B (zh) | 在多核心處理器中執行電源管理 | |
JP6289444B2 (ja) | 利用可能な並列性の量に従って1命令当たりのエネルギーを変化させるための方法及び装置 | |
TWI656479B (zh) | 在多核心處理器中的非對稱核心之間遷移執行緒 | |
US9626295B2 (en) | Systems and methods for scheduling tasks in a heterogeneous processor cluster architecture using cache demand monitoring | |
JP6249953B2 (ja) | ヘテロジニアスマルチプロセッサシステムオンチップにおける熱駆動作業負荷スケジューリング | |
JP5583837B2 (ja) | コンピュータ・システム内でタスクを開始するためのコンピュータ実装方法、システム及びコンピュータ・プログラム | |
KR20190109408A (ko) | 적응적 전력 제어 루프 | |
KR20130061747A (ko) | 코어 마다의 전압 및 주파수 제어 제공 | |
CN105493053A (zh) | 多核处理器中的高速缓存划分 | |
US10445131B2 (en) | Core prioritization for heterogeneous on-chip networks | |
JP6409218B2 (ja) | 電力効率の優れたプロセッサアーキテクチャ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140401 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140701 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20141113 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20141224 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150128 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150206 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5695766 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |