JP5684089B2 - デプスエンジンの動的な再配置を用いたグラフィックシステム - Google Patents
デプスエンジンの動的な再配置を用いたグラフィックシステム Download PDFInfo
- Publication number
- JP5684089B2 JP5684089B2 JP2011231781A JP2011231781A JP5684089B2 JP 5684089 B2 JP5684089 B2 JP 5684089B2 JP 2011231781 A JP2011231781 A JP 2011231781A JP 2011231781 A JP2011231781 A JP 2011231781A JP 5684089 B2 JP5684089 B2 JP 5684089B2
- Authority
- JP
- Japan
- Prior art keywords
- pixel
- engine
- depth
- fragment shader
- test
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T15/00—3D [Three Dimensional] image rendering
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T15/00—3D [Three Dimensional] image rendering
- G06T15/005—General purpose rendering architectures
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T15/00—3D [Three Dimensional] image rendering
- G06T15/10—Geometric effects
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T15/00—3D [Three Dimensional] image rendering
- G06T15/10—Geometric effects
- G06T15/40—Hidden part removal
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Graphics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Geometry (AREA)
- Image Generation (AREA)
Description
以下に本願発明の当初の特許請求の範囲に記載された発明を付記する。
[C1]
グラフィック画像を処理するように構成された複数のユニットと、
選択値に基づいて、2つのユニットのうちの1つから選択されたデータを受け取り、処理するように構成されたデプスエンジンと
を備える装置。
[C2]
C1に記載の装置において、
前記デプスエンジンは、各画素を破棄するかを判定するために、前記各画素にステンシルテストを実行するように構成され、前記ステンシルテストは、各画素の格納されたステンシル値を基準値と比較することを備える装置。
[C3]
C1に記載の装置において、
前記デプスエンジンは、アルファテスト結果とフラグメントシェーダテスト結果とのうちの少なくとも1つを受け取り、各画素にステンシルテストを実行し、前記画素を表示するかを判定するように構成された装置。
[C4]
C1に記載の装置において、
前記デプスエンジンは、各画素を破棄するかを判定するために、前記画素にデプステストを実行するように構成され、前記デプステストは、各画素のカレントz値をバッファ内に格納された対応するz値と比較し、前記デプスエンジンは、前記比較に基づいて、前記画素を破棄するかを判定するように構成された装置。
[C5]
C1に記載の装置において、
前記デプスエンジンは、アルファテスト結果とフラグメントシェーダテスト結果とのうちの少なくとも1つを受け取り、各画素にデプステストを実行し、前記画素を表示するかを判定するように構成され、前記デプステストは、各画素のカレントz値を、バッファ内に格納された対応するz値と比較することを備える装置。
[C6]
C1に記載の装置において、
前記複数のユニットは、コマンドエンジンと、三角形位置及びzセットアップユニットと、ラスタリゼーションエンジンと、属性セットアップエンジンと、画素補間エンジンと、テクスチャエンジンと、フラグメントシェーダとのうちの少なくとも2つを備える装置。
[C7]
C1に記載の装置において、
前記2つのユニットが、ラスタリゼーションエンジンとフラグメントシェーダとを備える装置。
[C8]
C1に記載の装置において、
前記フラグメントシェーダは、z値を修正することと、画素を破棄することとのうちの少なくとも1つを実行するように構成された装置。
[C9]
C1に記載の装置において、
前記選択値を受け取り、第1のユニット又は第2のユニットから前記デプスエンジンへデータを選択的に渡す交換手段を更に備える装置。
[C10]
モバイル電話であるC1に記載の装置。
[C11]
いくつかのグラフィック処理モジュールを用いてグラフィック画像を処理することと、
選択値に基づいて、2つのユニットのうちの1つからデプスエンジンへ入力されるデータを選択的に切り替えることと
を備える命令セットを格納する機械読取可能記憶媒体。
[C12]
C11に記載の機械読取可能記憶媒体であって、
前記2つのユニットが、ラスタリゼーションエンジンとフラグメントシェーダとを備える機械読取可能記憶媒体。
[C13]
グラフィック画像を処理する複数の手段と、
選択値に基づいて、2つのユニットのうちの1つから選択されたデータを受け取り、処理するデプステスト手段と
を備える装置。
[C14]
C13に記載の装置において、
前記2つのユニットが、ラスタリゼーションエンジンとフラグメントシェーダとを備える装置。
[C15]
いくつかのグラフィック処理モジュールを用いてグラフィック画像を処理することと、
選択値を受け取ることと、
前記選択値に基づいて、2つのユニットのうちの1つからデプスエンジンへ入力されるデータを選択的に切り替えることと
を備える方法。
[C16]
C15に記載の方法において、
各画素を破棄するかを判定するために、前記画素にステンシルテストを実行することを更に備え、前記ステンシルテストは、各画素の格納されたステンシル値を基準値と比較することを備える方法。
[C17]
C15に記載の方法において、
アルファテスト結果とフラグメントシェーダテスト結果とのうちの少なくとも1つを受け取ることと、
各画素にステンシルテストを実行することと、
前記画素を表示するかを判定することと
を更に備える方法。
[C18]
C15に記載の方法において、
各画素を破棄するかを判定するために、前記画素にデプステストを実行することを更に備え、前記デプステストは、各画素のカレントz値を、バッファ内に格納された対応するz値と比較することを備える方法。
[C19]
C15に記載の方法において、
アルファテスト結果とフラグメントシェーダテスト結果とのうちの少なくとも1つを受け取ることと、
各画素にデプステストを実行することであって、前記デプステストは、各画素のカレントz値を、バッファ内に格納された対応するz値と比較することを備えることと、
前記デプステストに基づいて、前記画素を表示するかを判定することと
を更に備える方法。
[C20]
C15に記載の方法において、
前記モジュールが、コマンドエンジンと、三角形位置及びzセットアップユニットと、ラスタリゼーションエンジンと、属性セットアップエンジンと、画素補間エンジンと、テクスチャエンジンと、フラグメントシェーダとのうちの少なくとも2つを備える方法。
[C21]
C15に記載の方法において、
前記2つのユニットが、ラスタリゼーションエンジンとフラグメントシェーダとを備える方法。
[C22]
C15に記載の方法において、
前記フラグメントシェーダは、z値を修正することと、画素を破棄することとのうちの少なくとも1つを実行するように構成された方法。
Claims (18)
- z値を含む画素から成るグラフィック画像をレンダリングするように構成されたパイプライン内に位置される複数のユニットを備え、
前記パイプライン内の複数のユニットは、少なくともフラグメントシェーダと単一のステンシルおよびデプスエンジンとを含み、前記単一のステンシルおよびデプスエンジンは、指定されている場合には、前記フラグメントシェーダの前に画素を処理するように構成され、前記フラグメントシェーダの前に画素を処理するように構成された前記単一のステンシルおよびデプスエンジンはまた、指定されていない場合には、前記フラグメントシェーダの後で画素を処理するように構成され、
前記単一のステンシルおよびデプスエンジンは、アルファテスト結果とフラグメントシェーダテスト結果とのうちの少なくとも1つを受け取り、各画素にデプステストを実行し、前記画素を表示するかを判定するように構成され、前記デプステストは、各画素のカレントz値を、バッファ内に格納された対応するz値と比較することを備え、
前記フラグメントシェーダは、z値を修正することと、画素を破棄するかを判定することとのうちの少なくとも1つを実行するように構成された、装置。 - 請求項1に記載の装置において、
前記単一のステンシルおよびデプスエンジンは、各画素を破棄するかを判定するために、前記各画素にステンシルテストを実行するように構成され、前記ステンシルテストは、各画素の格納されたステンシル値を基準値と比較することを備える装置。 - 請求項1に記載の装置において、
前記単一のステンシルおよびデプスエンジンは、アルファテスト結果とフラグメントシェーダテスト結果とのうちの少なくとも1つを受け取り、各画素にステンシルテストを実行し、前記画素を表示するかを判定するように構成された装置。 - 請求項1に記載の装置において、
前記単一のステンシルおよびデプスエンジンは、各画素を破棄するかを判定するために、前記各画素にデプステストを実行するように構成され、前記デプステストは、各画素のカレントz値をバッファ内に格納された対応するz値と比較することを備え、前記単一のステンシルおよびデプスエンジンは、前記比較に基づいて、前記画素を破棄するかを判定するように構成された装置。 - 請求項1に記載の装置において、
前記複数のユニットは、コマンドエンジンと、三角形位置及びzセットアップユニットと、ラスタリゼーションエンジンと、属性セットアップエンジンと、画素補間エンジンと、テクスチャエンジンと、のうちの少なくとも1つを更に備える装置。 - 請求項1に記載の装置において、
前記複数のユニットが、ラスタリゼーションエンジンを含む、装置。 - 請求項1に記載の装置において、
選択値を受け取り、第1のユニット又は第2のユニットから前記単一のステンシルおよびデプスエンジンへデータを選択的に渡す交換手段を更に備える装置。 - 前記装置はモバイル電話である、請求項1に記載の装置。
- パイプライン内に位置されるいくつかのグラフィック処理モジュールを用いてz値を含む画素から成るグラフィック画像をレンダリングする手順を機械に実行させるプログラムを記憶した機械読取可能記憶媒体であって、
前記パイプライン内のグラフィック処理モジュールは、少なくともフラグメントシェーダと単一のステンシルおよびデプスエンジンとを含み、前記プログラムは、前記機械に対し、
前記単一のステンシルおよびデプスエンジンに、指定されている場合には前記フラグメントシェーダの前に画素を処理させ、指定されていない場合には前記フラグメントシェーダの後で画素を処理させ、
前記単一のステンシルおよびデプスエンジンに、アルファテスト結果とフラグメントシェーダテスト結果とのうちの少なくとも1つを受け取らせ、
前記単一のステンシルおよびデプスエンジンに、各画素のカレントz値を、バッファ内に格納された対応するz値と比較することを備えるデプステストを各画素に実行させ、
前記単一のステンシルおよびデプスエンジンに、前記デプステストに基づいて、前記画素を表示するかを判定させる
手順を実行させ、
前記プログラムは、前記フラグメントシェーダに対して、z値を修正することと、画素を破棄するかを判定することとのうちの少なくとも1つを実行させる機械読取可能記憶媒体。 - 請求項9に記載の機械読取可能記憶媒体であって、
前記グラフィック処理モジュールが、ラスタリゼーションエンジンを含む、機械読取可能記憶媒体。 - z値を含む画素から成るグラフィック画像をレンダリングする複数の手段を備え、
前記グラフィック画像をレンダリングする複数の手段は、少なくともフラグメントシェーダ手段と単一のステンシルおよびデプステスト手段とを含み、前記単一のステンシルおよびデプステスト手段は、指定されている場合には、前記フラグメントシェーダ手段の前に画素を処理するように構成され、前記フラグメントシェーダ手段の前に画素を処理するように構成された前記単一のステンシルおよびデプステスト手段はまた、指定されていない場合には、前記フラグメントシェーダ手段の後で画素を処理するように構成され、前記単一のステンシルおよびデプステスト手段は、
アルファテスト結果とフラグメントシェーダテスト結果とのうちの少なくとも1つを受け取り、
各画素のカレントz値を、バッファ内に格納された対応するz値と比較することを備えるデプステストを各画素に実行し、
前記デプステストに基づいて、前記画素を表示するかを判定する
ように構成され、
前記フラグメントシェーダ手段は、z値を修正することと、画素を破棄するかを判定することとのうちの少なくとも1つを実行するように構成された、装置。 - 請求項11に記載の装置において、
前記グラフィック画像をレンダリングする複数の手段が、ラスタリゼーションエンジンを含む、装置。 - パイプライン内に位置されるいくつかのグラフィック処理モジュールを用いてz値を含む画素から成るグラフィック画像をレンダリングすることを備え、
前記パイプライン内の処理モジュールは、少なくともフラグメントシェーダと単一のステンシルおよびデプスエンジンとを含み、前記単一のステンシルおよびデプスエンジンは、指定されている場合には、前記フラグメントシェーダの前に画素を処理するように構成され、前記フラグメントシェーダの前に画素を処理するように構成された前記単一のステンシルおよびデプスエンジンはまた、指定されていない場合には、前記フラグメントシェーダの後で画素を処理するように構成され、前記単一のステンシルおよびデプスエンジンは、
アルファテスト結果とフラグメントシェーダテスト結果とのうちの少なくとも1つを受け取り、
各画素のカレントz値を、バッファ内に格納された対応するz値と比較することを備えるデプステストを各画素に実行し、
前記デプステストに基づいて、前記画素を表示するかを判定する
ように構成され、
前記フラグメントシェーダは、z値を修正することと、画素を破棄するかを判定することとのうちの少なくとも1つを実行するように構成された、方法。 - 請求項13に記載の方法において、
各画素を破棄するかを判定するために、前記各画素にステンシルテストを実行することを更に備え、前記ステンシルテストは、各画素の格納されたステンシル値を基準値と比較することを備える方法。 - 請求項13に記載の方法において、
アルファテスト結果とフラグメントシェーダテスト結果とのうちの少なくとも1つを受け取ることと、
各画素にステンシルテストを実行することと、
前記画素を表示するかを判定することと
を更に備える方法。 - 請求項13に記載の方法において、
各画素を破棄するかを判定するために、前記各画素にデプステストを実行することを更に備え、前記デプステストは、各画素のカレントz値を、バッファ内に格納された対応するz値と比較することを備える方法。 - 請求項13に記載の方法において、
前記モジュールが、コマンドエンジンと、三角形位置及びzセットアップユニットと、ラスタリゼーションエンジンと、属性セットアップエンジンと、画素補間エンジンと、テクスチャエンジンとのうちの少なくとも1つをさらに備える方法。 - 請求項13に記載の方法において、
前記グラフィック処理モジュールが、ラスタリゼーションエンジンを含む、方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US11/435,454 | 2006-05-16 | ||
US11/435,454 US20070268289A1 (en) | 2006-05-16 | 2006-05-16 | Graphics system with dynamic reposition of depth engine |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009511215A Division JP2009537910A (ja) | 2006-05-16 | 2007-05-15 | デプスエンジンの動的な再配置を用いたグラフィックシステム |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013253672A Division JP2014089727A (ja) | 2006-05-16 | 2013-12-06 | デプスエンジンの動的な再配置を用いたグラフィックシステム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012053895A JP2012053895A (ja) | 2012-03-15 |
JP5684089B2 true JP5684089B2 (ja) | 2015-03-11 |
Family
ID=38711549
Family Applications (3)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009511215A Withdrawn JP2009537910A (ja) | 2006-05-16 | 2007-05-15 | デプスエンジンの動的な再配置を用いたグラフィックシステム |
JP2011231781A Expired - Fee Related JP5684089B2 (ja) | 2006-05-16 | 2011-10-21 | デプスエンジンの動的な再配置を用いたグラフィックシステム |
JP2013253672A Withdrawn JP2014089727A (ja) | 2006-05-16 | 2013-12-06 | デプスエンジンの動的な再配置を用いたグラフィックシステム |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009511215A Withdrawn JP2009537910A (ja) | 2006-05-16 | 2007-05-15 | デプスエンジンの動的な再配置を用いたグラフィックシステム |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013253672A Withdrawn JP2014089727A (ja) | 2006-05-16 | 2013-12-06 | デプスエンジンの動的な再配置を用いたグラフィックシステム |
Country Status (6)
Country | Link |
---|---|
US (1) | US20070268289A1 (ja) |
EP (1) | EP2022011A2 (ja) |
JP (3) | JP2009537910A (ja) |
KR (1) | KR101004973B1 (ja) |
CN (1) | CN101443818B (ja) |
WO (1) | WO2007137048A2 (ja) |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8766995B2 (en) | 2006-04-26 | 2014-07-01 | Qualcomm Incorporated | Graphics system with configurable caches |
US8207975B1 (en) * | 2006-05-08 | 2012-06-26 | Nvidia Corporation | Graphics rendering pipeline that supports early-Z and late-Z virtual machines |
US8933933B2 (en) * | 2006-05-08 | 2015-01-13 | Nvidia Corporation | Optimizing a graphics rendering pipeline using early Z-mode |
US8884972B2 (en) | 2006-05-25 | 2014-11-11 | Qualcomm Incorporated | Graphics processor with arithmetic and elementary function units |
US8869147B2 (en) | 2006-05-31 | 2014-10-21 | Qualcomm Incorporated | Multi-threaded processor with deferred thread output control |
US8644643B2 (en) * | 2006-06-14 | 2014-02-04 | Qualcomm Incorporated | Convolution filtering in a graphics processor |
US8766996B2 (en) | 2006-06-21 | 2014-07-01 | Qualcomm Incorporated | Unified virtual addressed register file |
US8736624B1 (en) * | 2007-08-15 | 2014-05-27 | Nvidia Corporation | Conditional execution flag in graphics applications |
US9087409B2 (en) * | 2012-03-01 | 2015-07-21 | Qualcomm Incorporated | Techniques for reducing memory access bandwidth in a graphics processing system based on destination alpha values |
KR102116708B1 (ko) | 2013-05-24 | 2020-05-29 | 삼성전자 주식회사 | 그래픽스 프로세싱 유닛 |
US9721381B2 (en) * | 2013-10-11 | 2017-08-01 | Nvidia Corporation | System, method, and computer program product for discarding pixel samples |
GB2534567B (en) | 2015-01-27 | 2017-04-19 | Imagination Tech Ltd | Processing primitives which have unresolved fragments in a graphics processing system |
GB2537137B (en) * | 2015-04-08 | 2021-02-17 | Advanced Risc Mach Ltd | Graphics processing systems |
Family Cites Families (101)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3304418A (en) * | 1964-03-02 | 1967-02-14 | Olivetti & Co Spa | Binary-coded decimal adder with radix correction |
US4079452A (en) * | 1976-06-15 | 1978-03-14 | Bunker Ramo Corporation | Programmable controller with modular firmware for communication control |
NL7807314A (nl) * | 1978-07-06 | 1980-01-08 | Philips Nv | Inrichting voor het vergroten van de lengte van een logisch computeradres. |
EP0627682B1 (en) * | 1993-06-04 | 1999-05-26 | Sun Microsystems, Inc. | Floating-point processor for a high performance three dimensional graphics accelerator |
JPH0784851A (ja) * | 1993-09-13 | 1995-03-31 | Toshiba Corp | 共有データ管理方法 |
JP3579461B2 (ja) * | 1993-10-15 | 2004-10-20 | 株式会社ルネサステクノロジ | データ処理システム及びデータ処理装置 |
US5509129A (en) * | 1993-11-30 | 1996-04-16 | Guttag; Karl M. | Long instruction word controlling plural independent processor operations |
US6279099B1 (en) * | 1994-04-29 | 2001-08-21 | Sun Microsystems, Inc. | Central processing unit with integrated graphics functions |
US5598546A (en) * | 1994-08-31 | 1997-01-28 | Exponential Technology, Inc. | Dual-architecture super-scalar pipeline |
US5777629A (en) * | 1995-03-24 | 1998-07-07 | 3Dlabs Inc. Ltd. | Graphics subsystem with smart direct-memory-access operation |
US5798770A (en) * | 1995-03-24 | 1998-08-25 | 3Dlabs Inc. Ltd. | Graphics rendering system with reconfigurable pipeline sequence |
US5872729A (en) * | 1995-11-27 | 1999-02-16 | Sun Microsystems, Inc. | Accumulation buffer method and apparatus for graphical image processing |
US5794016A (en) * | 1995-12-11 | 1998-08-11 | Dynamic Pictures, Inc. | Parallel-processor graphics architecture |
US5793385A (en) * | 1996-06-12 | 1998-08-11 | Chips And Technologies, Inc. | Address translator for a shared memory computing system |
US6226604B1 (en) * | 1996-08-02 | 2001-05-01 | Matsushita Electric Industrial Co., Ltd. | Voice encoder, voice decoder, recording medium on which program for realizing voice encoding/decoding is recorded and mobile communication apparatus |
US5949920A (en) * | 1996-08-13 | 1999-09-07 | Hewlett-Packard Co. | Reconfigurable convolver circuit |
JP2970553B2 (ja) * | 1996-08-30 | 1999-11-02 | 日本電気株式会社 | マルチスレッド実行方法 |
TW360823B (en) * | 1996-09-30 | 1999-06-11 | Hitachi Ltd | Data processor and graphic processor |
US6614847B1 (en) * | 1996-10-25 | 2003-09-02 | Texas Instruments Incorporated | Content-based video compression |
US5831640A (en) * | 1996-12-20 | 1998-11-03 | Cirrus Logic, Inc. | Enhanced texture map data fetching circuit and method |
US5991865A (en) * | 1996-12-31 | 1999-11-23 | Compaq Computer Corporation | MPEG motion compensation using operand routing and performing add and divide in a single instruction |
US6697063B1 (en) * | 1997-01-03 | 2004-02-24 | Nvidia U.S. Investment Company | Rendering pipeline |
US6549209B1 (en) * | 1997-05-22 | 2003-04-15 | Kabushiki Kaisha Sega Enterprises | Image processing device and image processing method |
US5958041A (en) * | 1997-06-26 | 1999-09-28 | Sun Microsystems, Inc. | Latency prediction in a pipelined microarchitecture |
US6195734B1 (en) * | 1997-07-02 | 2001-02-27 | Micron Technology, Inc. | System for implementing a graphic address remapping table as a virtual register file in system memory |
US6654428B1 (en) * | 1998-01-13 | 2003-11-25 | Massachusetts Institute Of Technology | Systems and methods for wireless communications |
US6092175A (en) * | 1998-04-02 | 2000-07-18 | University Of Washington | Shared register storage mechanisms for multithreaded computer systems with out-of-order execution |
US6188411B1 (en) * | 1998-07-02 | 2001-02-13 | Neomagic Corp. | Closed-loop reading of index registers using wide read and narrow write for multi-threaded system |
US7068272B1 (en) * | 2000-05-31 | 2006-06-27 | Nvidia Corporation | System, method and article of manufacture for Z-value and stencil culling prior to rendering in a computer graphics processing pipeline |
JP3869947B2 (ja) * | 1998-08-04 | 2007-01-17 | 株式会社日立製作所 | 並列処理プロセッサ、および、並列処理方法 |
US6771264B1 (en) * | 1998-08-20 | 2004-08-03 | Apple Computer, Inc. | Method and apparatus for performing tangent space lighting and bump mapping in a deferred shading graphics processor |
US6693719B1 (en) * | 1998-09-16 | 2004-02-17 | Texas Instruments Incorporated | Path to trapezoid decomposition of polygons for printing files in a page description language |
US6163839A (en) * | 1998-09-30 | 2000-12-19 | Intel Corporation | Non-stalling circular counterflow pipeline processor with reorder buffer |
GB2343601B (en) * | 1998-11-06 | 2002-11-27 | Videologic Ltd | Shading and texturing 3-dimensional computer generated images |
US6480941B1 (en) * | 1999-02-23 | 2002-11-12 | International Business Machines Corporation | Secure partitioning of shared memory based multiprocessor system |
US6493741B1 (en) * | 1999-10-01 | 2002-12-10 | Compaq Information Technologies Group, L.P. | Method and apparatus to quiesce a portion of a simultaneous multithreaded central processing unit |
US6964009B2 (en) * | 1999-10-21 | 2005-11-08 | Automated Media Processing Solutions, Inc. | Automated media delivery system |
US6577762B1 (en) * | 1999-10-26 | 2003-06-10 | Xerox Corporation | Background surface thresholding |
US6574725B1 (en) * | 1999-11-01 | 2003-06-03 | Advanced Micro Devices, Inc. | Method and mechanism for speculatively executing threads of instructions |
US6417851B1 (en) * | 1999-12-06 | 2002-07-09 | Nvidia Corporation | Method and apparatus for lighting module in a graphics processor |
JP3485052B2 (ja) * | 1999-12-16 | 2004-01-13 | 日本電気株式会社 | 参照画像作成方法、パターン検査装置及び参照画像作成プログラムを記録した記録媒体 |
US6516443B1 (en) * | 2000-02-08 | 2003-02-04 | Cirrus Logic, Incorporated | Error detection convolution code and post processor for correcting dominant error events of a trellis sequence detector in a sampled amplitude read channel for disk storage systems |
JP2001222712A (ja) * | 2000-02-08 | 2001-08-17 | Sega Corp | 画像処理装置、畳み込み積分回路及びその方法 |
US6807620B1 (en) * | 2000-02-11 | 2004-10-19 | Sony Computer Entertainment Inc. | Game system with graphics processor |
US6738510B2 (en) * | 2000-02-22 | 2004-05-18 | Olympus Optical Co., Ltd. | Image processing apparatus |
US6940545B1 (en) * | 2000-02-28 | 2005-09-06 | Eastman Kodak Company | Face detecting camera and method |
US6891533B1 (en) * | 2000-04-11 | 2005-05-10 | Hewlett-Packard Development Company, L.P. | Compositing separately-generated three-dimensional images |
US6952440B1 (en) * | 2000-04-18 | 2005-10-04 | Sirf Technology, Inc. | Signal detector employing a Doppler phase correction system |
US6636214B1 (en) * | 2000-08-23 | 2003-10-21 | Nintendo Co., Ltd. | Method and apparatus for dynamically reconfiguring the order of hidden surface processing based on rendering mode |
US7034828B1 (en) * | 2000-08-23 | 2006-04-25 | Nintendo Co., Ltd. | Recirculating shade tree blender for a graphics system |
JP3580789B2 (ja) * | 2000-10-10 | 2004-10-27 | 株式会社ソニー・コンピュータエンタテインメント | データ通信システム及び方法、コンピュータプログラム、記録媒体 |
GB2369016B (en) * | 2000-11-09 | 2004-06-09 | Sony Uk Ltd | Receiver |
US6907520B2 (en) * | 2001-01-11 | 2005-06-14 | Sun Microsystems, Inc. | Threshold-based load address prediction and new thread identification in a multithreaded microprocessor |
US6950927B1 (en) * | 2001-04-13 | 2005-09-27 | The United States Of America As Represented By The Secretary Of The Navy | System and method for instruction-level parallelism in a programmable multiple network processor environment |
CN1381814A (zh) * | 2001-04-17 | 2002-11-27 | 矽统科技股份有限公司 | 三维绘图方法及其装置 |
US6515443B2 (en) * | 2001-05-21 | 2003-02-04 | Agere Systems Inc. | Programmable pulse width modulated waveform generator for a spindle motor controller |
US6744433B1 (en) * | 2001-08-31 | 2004-06-01 | Nvidia Corporation | System and method for using and collecting information from a plurality of depth layers |
US20030063087A1 (en) * | 2001-09-28 | 2003-04-03 | Doyle Peter L. | Variable-formatable width buffer and method of use |
US6999076B2 (en) * | 2001-10-29 | 2006-02-14 | Ati Technologies, Inc. | System, method, and apparatus for early culling |
US20030167379A1 (en) * | 2002-03-01 | 2003-09-04 | Soltis Donald Charles | Apparatus and methods for interfacing with cache memory |
US6871264B2 (en) * | 2002-03-06 | 2005-03-22 | Hewlett-Packard Development Company, L.P. | System and method for dynamic processor core and cache partitioning on large-scale multithreaded, multiprocessor integrated circuits |
US6825843B2 (en) * | 2002-07-18 | 2004-11-30 | Nvidia Corporation | Method and apparatus for loop and branch instructions in a programmable graphics pipeline |
US6931489B2 (en) * | 2002-08-12 | 2005-08-16 | Hewlett-Packard Development Company, L.P. | Apparatus and methods for sharing cache among processors |
US6930684B2 (en) * | 2002-09-27 | 2005-08-16 | Broadizon, Inc. | Method and apparatus for accelerating occlusion culling in a graphics computer |
US7268785B1 (en) * | 2002-12-19 | 2007-09-11 | Nvidia Corporation | System and method for interfacing graphics program modules |
US7268779B2 (en) * | 2002-12-24 | 2007-09-11 | Intel Corporation | Z-buffering techniques for graphics rendering |
US7145565B2 (en) * | 2003-02-27 | 2006-12-05 | Nvidia Corporation | Depth bounds testing |
US7612803B2 (en) * | 2003-06-10 | 2009-11-03 | Zoran Corporation | Digital camera with reduced image buffer memory and minimal processing for recycling through a service center |
US7372484B2 (en) * | 2003-06-26 | 2008-05-13 | Micron Technology, Inc. | Method and apparatus for reducing effects of dark current and defective pixels in an imaging device |
US7088371B2 (en) * | 2003-06-27 | 2006-08-08 | Intel Corporation | Memory command handler for use in an image signal processor having a data driven architecture |
US7239322B2 (en) * | 2003-09-29 | 2007-07-03 | Ati Technologies Inc | Multi-thread graphic processing system |
US7702817B2 (en) * | 2003-10-28 | 2010-04-20 | Microsoft Corporation | Wireless network access technologies for retrieving a virtual resource via a plurality of wireless network interfaces |
GB2409061B (en) * | 2003-12-09 | 2006-09-13 | Advanced Risc Mach Ltd | Table lookup operation within a data processing system |
US7015914B1 (en) * | 2003-12-10 | 2006-03-21 | Nvidia Corporation | Multiple data buffers for processing graphics data |
KR100519779B1 (ko) * | 2004-02-10 | 2005-10-07 | 삼성전자주식회사 | 깊이영상기반 3차원 그래픽 데이터의 고속 시각화 방법 및장치 |
US7027062B2 (en) * | 2004-02-27 | 2006-04-11 | Nvidia Corporation | Register based queuing for texture requests |
US7978194B2 (en) * | 2004-03-02 | 2011-07-12 | Ati Technologies Ulc | Method and apparatus for hierarchical Z buffering and stenciling |
US20050195198A1 (en) * | 2004-03-03 | 2005-09-08 | Anderson Michael H. | Graphics pipeline and method having early depth detection |
US7030878B2 (en) * | 2004-03-19 | 2006-04-18 | Via Technologies, Inc. | Method and apparatus for generating a shadow effect using shadow volumes |
US7196708B2 (en) * | 2004-03-31 | 2007-03-27 | Sony Corporation | Parallel vector processing |
US7873776B2 (en) * | 2004-06-30 | 2011-01-18 | Oracle America, Inc. | Multiple-core processor with support for multiple virtual processors |
US7330988B2 (en) * | 2004-06-30 | 2008-02-12 | Sun Microsystems, Inc. | Method and apparatus for power throttling in a multi-thread processor |
US7339592B2 (en) * | 2004-07-13 | 2008-03-04 | Nvidia Corporation | Simulating multiported memories using lower port count memories |
US7355603B2 (en) * | 2004-08-04 | 2008-04-08 | Nvidia Corporation | Filtering unit for floating-point texture data |
US7538765B2 (en) * | 2004-08-10 | 2009-05-26 | Ati International Srl | Method and apparatus for generating hierarchical depth culling characteristics |
US7388588B2 (en) * | 2004-09-09 | 2008-06-17 | International Business Machines Corporation | Programmable graphics processing engine |
US7576737B2 (en) * | 2004-09-24 | 2009-08-18 | Konica Minolta Medical & Graphic, Inc. | Image processing device and program |
US7684079B2 (en) * | 2004-12-02 | 2010-03-23 | Canon Kabushiki Kaisha | Image forming apparatus and its control method |
US7358502B1 (en) * | 2005-05-06 | 2008-04-15 | David Appleby | Devices, systems, and methods for imaging |
US20070030280A1 (en) * | 2005-08-08 | 2007-02-08 | Via Technologies, Inc. | Global spreader and method for a parallel graphics processor |
US7557832B2 (en) * | 2005-08-12 | 2009-07-07 | Volker Lindenstruth | Method and apparatus for electronically stabilizing digital images |
US7508396B2 (en) * | 2005-09-28 | 2009-03-24 | Silicon Integrated Systems Corp. | Register-collecting mechanism, method for performing the same and pixel processing system employing the same |
US7447873B1 (en) * | 2005-11-29 | 2008-11-04 | Nvidia Corporation | Multithreaded SIMD parallel processor with loading of groups of threads |
JP4920966B2 (ja) * | 2005-12-21 | 2012-04-18 | キヤノン株式会社 | 画像形成装置 |
CN101359284B (zh) * | 2006-02-06 | 2011-05-11 | 威盛电子股份有限公司 | 处理数个不同数据格式的乘法累加单元及其方法 |
US8860721B2 (en) * | 2006-03-28 | 2014-10-14 | Ati Technologies Ulc | Method and apparatus for processing pixel depth information |
US8766995B2 (en) * | 2006-04-26 | 2014-07-01 | Qualcomm Incorporated | Graphics system with configurable caches |
US8933933B2 (en) * | 2006-05-08 | 2015-01-13 | Nvidia Corporation | Optimizing a graphics rendering pipeline using early Z-mode |
US8884972B2 (en) * | 2006-05-25 | 2014-11-11 | Qualcomm Incorporated | Graphics processor with arithmetic and elementary function units |
JP4675854B2 (ja) * | 2006-07-25 | 2011-04-27 | 株式会社東芝 | パターン評価方法と評価装置及びパターン評価プログラム |
US7683962B2 (en) * | 2007-03-09 | 2010-03-23 | Eastman Kodak Company | Camera using multiple lenses and image sensors in a rangefinder configuration to provide a range map |
-
2006
- 2006-05-16 US US11/435,454 patent/US20070268289A1/en not_active Abandoned
-
2007
- 2007-05-15 JP JP2009511215A patent/JP2009537910A/ja not_active Withdrawn
- 2007-05-15 CN CN2007800171696A patent/CN101443818B/zh not_active Expired - Fee Related
- 2007-05-15 KR KR1020087030646A patent/KR101004973B1/ko active IP Right Grant
- 2007-05-15 WO PCT/US2007/068993 patent/WO2007137048A2/en active Application Filing
- 2007-05-15 EP EP07762205A patent/EP2022011A2/en not_active Ceased
-
2011
- 2011-10-21 JP JP2011231781A patent/JP5684089B2/ja not_active Expired - Fee Related
-
2013
- 2013-12-06 JP JP2013253672A patent/JP2014089727A/ja not_active Withdrawn
Also Published As
Publication number | Publication date |
---|---|
CN101443818A (zh) | 2009-05-27 |
JP2012053895A (ja) | 2012-03-15 |
JP2014089727A (ja) | 2014-05-15 |
WO2007137048A3 (en) | 2008-10-16 |
WO2007137048A2 (en) | 2007-11-29 |
CN101443818B (zh) | 2013-01-02 |
EP2022011A2 (en) | 2009-02-11 |
US20070268289A1 (en) | 2007-11-22 |
KR20090018135A (ko) | 2009-02-19 |
KR101004973B1 (ko) | 2011-01-04 |
JP2009537910A (ja) | 2009-10-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5684089B2 (ja) | デプスエンジンの動的な再配置を用いたグラフィックシステム | |
JP5855743B2 (ja) | グラフィックス処理ユニットにおけるレンダリングモード選択 | |
EP3559914B1 (en) | Foveated rendering in tiled architectures | |
KR101980990B1 (ko) | 중간-분류 아키텍처에서 프레임 대 프레임 일관성의 활용 | |
US9092906B2 (en) | Graphic processor and method of early testing visibility of pixels | |
US8269792B2 (en) | Efficient scissoring for graphics application | |
US8009172B2 (en) | Graphics processing unit with shared arithmetic logic unit | |
JP4977712B2 (ja) | ディスプレースクリーン上に立体画像をレンダリングするコンピュータグラフィックスプロセッサならびにその方法 | |
US20150097857A1 (en) | Selective Rasterization | |
US7616202B1 (en) | Compaction of z-only samples | |
KR20170088687A (ko) | 컴퓨팅 시스템 및 컴퓨팅 시스템에서 타일-기반 렌더링의 그래픽스 파이프라인을 수행하는 방법 | |
US9569882B2 (en) | Four corner high performance depth test | |
US11783527B2 (en) | Apparatus and method for generating a light intensity image | |
KR100806345B1 (ko) | 3차원 그래픽 가속기 그리고 텍스쳐 데이터 독출 방법 | |
US7167183B1 (en) | Reorganized anisotropic sampling order | |
KR101337558B1 (ko) | 고해상도 영상 또는 입체 영상의 허브기능을 구비한 모바일단말기 및 그 모바일단말기를 이용하여 고해상도 영상 또는 입체 영상 제공 방법 | |
US20240212257A1 (en) | Workload packing in graphics texture pipeline | |
KR20130030915A (ko) | 동적 재위치결정을 이용하는 그래픽 시스템 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121126 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121218 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130305 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130409 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130709 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20130806 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131206 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20131216 |
|
A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20140131 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150114 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5684089 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |