JP5673554B2 - オンチップ並列処理システム及び通信方法 - Google Patents
オンチップ並列処理システム及び通信方法 Download PDFInfo
- Publication number
- JP5673554B2 JP5673554B2 JP2011545164A JP2011545164A JP5673554B2 JP 5673554 B2 JP5673554 B2 JP 5673554B2 JP 2011545164 A JP2011545164 A JP 2011545164A JP 2011545164 A JP2011545164 A JP 2011545164A JP 5673554 B2 JP5673554 B2 JP 5673554B2
- Authority
- JP
- Japan
- Prior art keywords
- packet
- node
- data
- nodes
- router
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
- G06F15/163—Interprocessor communication
- G06F15/173—Interprocessor communication using an interconnection network, e.g. matrix, shuffle, pyramid, star, snowflake
- G06F15/17356—Indirect interconnection networks
- G06F15/17368—Indirect interconnection networks non hierarchical topologies
- G06F15/17381—Two dimensional, e.g. mesh, torus
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Mathematical Physics (AREA)
- Software Systems (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
- Multi Processors (AREA)
Description
複数のルータと複数のノードとがチップ上に配置され、前記複数のノードのそれぞれが、前記チップを複数の領域に分割した複数のパーティションのいずれかに属し、前記複数のノードのそれぞれが前記複数のルータのいずれかと、また、前記複数のルータのそれぞれが当該ルータに隣接するルータと通信媒体を介して接続され、前記複数のルータが、前記複数のノード間における通信で送受信されるデータを含むパケットを中継するオンチップ並列処理システムであって、
前記通信媒体には、第1及び第2の通信チャネルが設定され、
前記複数のルータのそれぞれ及び前記複数のノードのそれぞれは、同一の前記パーティションに属するノード間における通信では、前記第1の通信チャネルでパケットを送受信し、相互に異なる前記パーティションに属するノード間の通信では、前記第2の通信チャネルでパケットを送受信する。
複数のルータと複数のノードとがチップ上に配置され、前記複数のノードのそれぞれが、前記チップを複数の領域に分割した複数のパーティションのいずれかに属し、前記複数のノードのそれぞれが前記複数のルータのいずれかと、また、前記複数のルータのそれぞれが当該ルータに隣接するルータと通信媒体を介して接続され、前記複数のルータが、前記複数のノード間における通信で送受信されるデータを含むパケットを中継するオンチップ並列処理システムにおける通信方法であって、
前記複数のルータのそれぞれ及び前記複数のノードのそれぞれが、同一の前記パーティションに属するノード間における通信では、前記通信媒体に設定された第1及び第2の通信チャネルのうち、前記第1の通信チャネルでパケットを送受信し、相互に異なる前記パーティションに属するノード間の通信では、前記第2の通信チャネルでパケットを送受信する送受信処理を有する。
Claims (6)
- 複数のルータと複数のノードとがチップ上に配置され、前記複数のノードのそれぞれが、前記チップを複数の領域に分割した複数のパーティションのいずれかに属し、前記複数のノードのそれぞれが前記複数のルータのいずれかと、また、前記複数のルータのそれぞれが当該ルータに隣接するルータと通信媒体を介して接続され、前記複数のルータが、前記複数のノード間における通信で送受信されるデータを含むパケットを中継するオンチップ並列処理システムであって、
前記通信媒体には、第1及び第2の通信チャネルが設定され、
前記複数のルータのそれぞれ及び前記複数のノードのそれぞれは、同一の前記パーティションに属するノード間における通信では、前記第1の通信チャネルでパケットを送受信し、相互に異なる前記パーティションに属するノード間の通信では、前記第2の通信チャネルでパケットを送受信し、
前記複数のノードのそれぞれは、
データを生成し、該生成したデータを出力するブロック部と、
前記ブロック部から出力されたデータを受け付け、該受け付けたデータの宛先が、当該ノードと同一の前記パーティションに属するパーティション内ノードであるかどうかを判定する第1の判定を行い、該第1の判定の結果、当該データの宛先が前記パーティション内ノードである場合、当該データを含むパケットを、当該ノードと接続された前記ルータへ前記第1の通信チャネルで送信し、前記第1の判定の結果、当該データの宛先が前記パーティション内ノードでない場合、当該データの宛先が、当該ノードからのデータの送信が許可された送信許可ノードであるかどうかを判定する第2の判定を行い、該第2の判定の結果、当該データの宛先が前記送信許可ノードである場合、当該データを含むパケットを、当該ノードと接続された前記ルータへ前記第2の通信チャネルで送信するネットワークインターフェース部と、
を有し、
前記複数のルータのそれぞれは、
当該ルータと接続された前記ルータまたは前記ノードから送信されたパケットを受信するパケット入力部と、
前記パケット入力部にて受信されたパケットのうち、前記第1の通信チャネルで送信されてきたパケットを記憶する第1のバッファと、
前記パケット入力部にて受信されたパケットのうち、前記第2の通信チャネルで送信されてきたパケットを記憶する第2のバッファと、
前記第1のバッファに記憶されたパケットを、該パケットの宛先に応じ、当該ルータと接続された前記ルータまたは前記ノードへ前記第1の通信チャネルで送信し、前記第2のバッファに記憶されたパケットを、該パケットの宛先に応じ、当該ルータに接続された前記ルータまたは前記ノードへ前記第2の通信チャネルで送信するパケット出力スイッチと、
を有するオンチップ並列処理システム。 - 請求項1に記載のオンチップ並列処理システムにおいて、
前記ネットワークインターフェース部は、前記第2の判定の結果、当該データの宛先が前記送信許可ノードでない場合、当該データを破棄するオンチップ並列処理システム。 - 請求項2に記載のオンチップ並列処理システムにおいて、
前記ネットワークインターフェース部は、当該データを破棄した場合、前記複数のノードのうち予め決められたノードへその旨を通知するオンチップ並列処理システム。 - 請求項1乃至3のいずれか1項に記載のオンチップ並列処理システムにおいて、
前記ネットワークインターフェース部は、前記複数のノードのうち予め決められたノードから送信され、前記第1及び第2の判定を行うための情報を含むパーティション定義情報を受信し、該受信したパーティション定義情報に基づいて前記第1及び第2の判定を行うオンチップ並列処理システム。 - 請求項1乃至4のいずれか1項に記載のオンチップ並列処理システムにおいて、
前記第1及び第2の通信チャネルは、論理的な仮想チャネルであるオンチップ並列処理システム。 - 複数のルータと複数のノードとがチップ上に配置され、前記複数のノードのそれぞれが、前記チップを複数の領域に分割した複数のパーティションのいずれかに属し、前記複数のノードのそれぞれが前記複数のルータのいずれかと、また、前記複数のルータのそれぞれが当該ルータに隣接するルータと通信媒体を介して接続され、前記複数のルータが、前記複数のノード間における通信で送受信されるデータを含むパケットを中継するオンチップ並列処理システムにおける通信方法であって、
前記複数のルータのそれぞれ及び前記複数のノードのそれぞれが、同一の前記パーティションに属するノード間における通信では、前記通信媒体に設定された第1及び第2の通信チャネルのうち、前記第1の通信チャネルでパケットを送受信し、相互に異なる前記パーティションに属するノード間の通信では、前記第2の通信チャネルでパケットを送受信する送受信処理を有し、
前記送受信処理は、
前記複数のノードのそれぞれが、データを生成する処理と、
前記複数のノードのそれぞれが、前記生成されたデータの宛先が、当該ノードと同一の前記パーティションに属するパーティション内ノードであるかどうかを判定する第1の判定処理と、
前記複数のノードのそれぞれが、前記第1の判定処理の結果、当該データの宛先が前記パーティション内ノードである場合、当該データを含むパケットを、当該ノードと接続された前記ルータへ前記第1の通信チャネルで送信する処理と、
前記複数のノードのそれぞれが、前記第1の判定処理の結果、当該データの宛先が前記パーティション内ノードでない場合、当該データの宛先が、当該ノードからのデータの送信が許可された送信許可ノードであるかどうかを判定する第2の判定処理と、
前記複数のノードのそれぞれが、前記第2の判定処理の結果、当該データの宛先が前記送信許可ノードである場合、当該データを含むパケットを、当該ノードと接続された前記ルータへ前記第2の通信チャネルで送信する処理と、
前記複数のルータのそれぞれが、当該ルータと接続された前記ルータまたは前記ノードから送信されたパケットを受信する処理と、
前記複数のルータのそれぞれが、前記受信されたパケットのうち前記第1の通信チャネルで送信されてきたパケットを、当該ルータに備えられた第1及び第2のバッファのうち前記第1のバッファにて記憶する処理と、
前記複数のルータのそれぞれが、前記受信されたパケットのうち前記第2の通信チャネルで送信されてきたパケットを前記第2のバッファにて記憶する処理と、
前記複数のルータのそれぞれが、前記第1のバッファに記憶されたパケットを、該パケットの宛先に応じ、当該ルータと接続された前記ルータまたは前記ノードへ前記第1の通信チャネルで送信する処理と、
前記複数のルータのそれぞれが、前記第2のバッファに記憶されたパケットを、該パケットの宛先に応じ、当該ルータに接続された前記ルータまたは前記ノードへ前記第2の通信チャネルで送信する処理と、を含む通信方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011545164A JP5673554B2 (ja) | 2009-12-07 | 2010-11-25 | オンチップ並列処理システム及び通信方法 |
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009277406 | 2009-12-07 | ||
JP2009277406 | 2009-12-07 | ||
PCT/JP2010/070957 WO2011070913A1 (ja) | 2009-12-07 | 2010-11-25 | オンチップ並列処理システム及び通信方法 |
JP2011545164A JP5673554B2 (ja) | 2009-12-07 | 2010-11-25 | オンチップ並列処理システム及び通信方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2011070913A1 JPWO2011070913A1 (ja) | 2013-04-22 |
JP5673554B2 true JP5673554B2 (ja) | 2015-02-18 |
Family
ID=44145460
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011545164A Active JP5673554B2 (ja) | 2009-12-07 | 2010-11-25 | オンチップ並列処理システム及び通信方法 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP5673554B2 (ja) |
WO (1) | WO2011070913A1 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101373778B1 (ko) | 2012-02-13 | 2014-03-14 | 한양대학교 산학협력단 | 시스템 온 칩의 내부 통신을 위한 네트워크 온 칩 및 데이터 전송 방법, 그리고 그 방법을 컴퓨터에서 실행시키기 위한 프로그램을 기록한 기록매체 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0887480A (ja) * | 1994-09-17 | 1996-04-02 | Toshiba Corp | プロセッサ間ルーティング方式 |
JPH08185380A (ja) * | 1994-12-28 | 1996-07-16 | Hitachi Ltd | 並列計算機 |
JPH1021208A (ja) * | 1996-06-28 | 1998-01-23 | Fujitsu Ltd | チャネルの決定方法 |
JPH1049507A (ja) * | 1996-07-31 | 1998-02-20 | Fujitsu Ltd | 並列計算機 |
JP2009116872A (ja) * | 2007-11-08 | 2009-05-28 | Internatl Business Mach Corp <Ibm> | ネットワーク・オン・チップ(noc)上のソフトウェア・パイプライン化の方法、プログラムおよび装置 |
JP2009129447A (ja) * | 2007-11-27 | 2009-06-11 | Internatl Business Mach Corp <Ibm> | デザイン構造、ネットワーク・オン・チップ(‘noc’)でのデータ処理方法、ネットワーク・オン・チップ、およびネットワーク・オン・チップでのデータ処理のためのコンピュータ・プログラム(パーティションを有するネットワーク・オン・チップのためのデザイン構造) |
-
2010
- 2010-11-25 WO PCT/JP2010/070957 patent/WO2011070913A1/ja active Application Filing
- 2010-11-25 JP JP2011545164A patent/JP5673554B2/ja active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0887480A (ja) * | 1994-09-17 | 1996-04-02 | Toshiba Corp | プロセッサ間ルーティング方式 |
JPH08185380A (ja) * | 1994-12-28 | 1996-07-16 | Hitachi Ltd | 並列計算機 |
JPH1021208A (ja) * | 1996-06-28 | 1998-01-23 | Fujitsu Ltd | チャネルの決定方法 |
JPH1049507A (ja) * | 1996-07-31 | 1998-02-20 | Fujitsu Ltd | 並列計算機 |
JP2009116872A (ja) * | 2007-11-08 | 2009-05-28 | Internatl Business Mach Corp <Ibm> | ネットワーク・オン・チップ(noc)上のソフトウェア・パイプライン化の方法、プログラムおよび装置 |
JP2009129447A (ja) * | 2007-11-27 | 2009-06-11 | Internatl Business Mach Corp <Ibm> | デザイン構造、ネットワーク・オン・チップ(‘noc’)でのデータ処理方法、ネットワーク・オン・チップ、およびネットワーク・オン・チップでのデータ処理のためのコンピュータ・プログラム(パーティションを有するネットワーク・オン・チップのためのデザイン構造) |
Also Published As
Publication number | Publication date |
---|---|
WO2011070913A1 (ja) | 2011-06-16 |
JPWO2011070913A1 (ja) | 2013-04-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP2613479B1 (en) | Relay device | |
EP1552669B1 (en) | Integrated circuit and method for establishing transactions | |
US8848703B2 (en) | On-chip router and multi-core system using the same | |
US10104006B2 (en) | Bus interface apparatus, router, and bus system including them | |
US20080043757A1 (en) | Integrated Circuit And Method For Packet Switching Control | |
JP2009246524A (ja) | 信号伝送装置 | |
JP2008546298A (ja) | 電子装置及び通信リソース割り当ての方法 | |
JP4509175B2 (ja) | 集積回路及びパケット交換制御方法 | |
CN103684953A (zh) | 避免多连接到vpls传输网的以太网环路中流量损失方法、装置 | |
KR20120003869A (ko) | 네트워크 내 제어 장치, 네트워크, 및 네트워크 내에서의 메시지 라우팅 방법 | |
JP5754504B2 (ja) | 管理装置、情報処理装置、情報処理システム及びデータ転送方法 | |
JP5673554B2 (ja) | オンチップ並列処理システム及び通信方法 | |
US8412867B2 (en) | Semiconductor integrated circuit and filter and informational delivery method using same | |
Neishaburi et al. | NISHA: A fault-tolerant NoC router enabling deadlock-free Interconnection of Subnets in Hierarchical Architectures | |
US10841221B2 (en) | Stage one cache lookup for network node of mesh network | |
Pasricha et al. | Electronic, wireless, and photonic network-on-chip security: Challenges and countermeasures | |
KR100903130B1 (ko) | 메쉬 타입 온 칩 네트워크의 스위치 및 스위칭 방법 | |
JP2020005017A (ja) | 動的可変容量メモリ装置及び記憶容量動的可変方法 | |
CN111903097B (zh) | 传输装置、传输方法和计算机可读取的存储介质 | |
JP2009188479A (ja) | ネットワーク・プロセッサ | |
JP2004120642A (ja) | ルータ装置、及び転送制御方法 | |
JP2009130891A (ja) | 情報処理装置及びフレーム中継方法 | |
Hu | MiniCAR: Minimal Congestion-Aware Routing Method in Fine-Grained Circuit-Switched Networks for Parallel Computing Systems | |
CN118041847A (en) | On-chip routing method, device, electronic equipment and storage medium | |
JP2007067885A (ja) | データフレーム処理装置および方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20131008 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20140425 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140922 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20141106 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20141202 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20141215 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5673554 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |