JP5672769B2 - Semiconductor device and manufacturing method thereof - Google Patents
Semiconductor device and manufacturing method thereof Download PDFInfo
- Publication number
- JP5672769B2 JP5672769B2 JP2010114605A JP2010114605A JP5672769B2 JP 5672769 B2 JP5672769 B2 JP 5672769B2 JP 2010114605 A JP2010114605 A JP 2010114605A JP 2010114605 A JP2010114605 A JP 2010114605A JP 5672769 B2 JP5672769 B2 JP 5672769B2
- Authority
- JP
- Japan
- Prior art keywords
- mold
- electrode
- heat
- semiconductor package
- solder
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
Description
本発明は、半導体装置とその製造方法に関する。 The present invention relates to a semiconductor device and a manufacturing method thereof.
微細加工技術の進歩によりLSI(Large Scale Integrated Circuit)の高集積化が進み、一つのパッケージに多くの機能を持ったLSIを搭載できるようになった。その結果一つのパッケージに要求される電極端子の数がより増大した。これに対応する実装技術としてフリップチップ接合があり、現在多くの電子機器に適用されている。 Advances in microfabrication technology have led to higher integration of LSIs (Large Scale Integrated Circuits), and it has become possible to mount LSIs with many functions in one package. As a result, the number of electrode terminals required for one package has increased. As a mounting technique corresponding to this, there is flip chip bonding, which is currently applied to many electronic devices.
フリップチップ接合の特徴として、半導体パッケージの自重等によりはんだバンプの形状が太鼓型になることが挙げられる。この形状変化により以下の問題が生じる。 A feature of flip chip bonding is that the shape of solder bumps becomes a drum shape due to the weight of the semiconductor package. This shape change causes the following problems.
1つ目に、実装密度に限界が生じることである。太鼓型の形状では、必然的に電極径よりもはんだ径の方が大きくなるため、電極間に十分な距離を保たなければはんだバンプ同士がブリッジすることが懸念される。近年では1つのパッケージに搭載される半導体素子のコア数が増大する傾向にあり、それに伴って電極端子数も増大している。現在行われているように、パッケージサイズを大きくすることで電極端子数を増やそうとすると、はんだ接合部にかかる応力も増大してしまい信頼性が低下する要因になる。そのため、パッケージサイズを大きくせずに電極端子数を増大させることが求められている。 First, the packaging density is limited. In the drum shape, the solder diameter is inevitably larger than the electrode diameter. Therefore, there is a concern that the solder bumps may be bridged unless a sufficient distance is maintained between the electrodes. In recent years, the number of cores of semiconductor elements mounted on one package tends to increase, and the number of electrode terminals also increases accordingly. As is currently done, if the number of electrode terminals is increased by increasing the package size, the stress applied to the solder joints also increases, leading to a decrease in reliability. Therefore, it is required to increase the number of electrode terminals without increasing the package size.
2つ目に、太鼓型形状では電極に近い部分に極めて大きな応力が生じるため、電子機器の故障が早くなることである。フリップチップ接合では、はんだバンプが太鼓形状になると接合部に応力が集中する。応力集中部分からクラックが成長してしまい、電子機器の故障を早める現象が起きている。このため、一部分のみに応力が集中することを防止する必要がある。 Secondly, in the drum-shaped shape, an extremely large stress is generated in a portion close to the electrode, so that the failure of the electronic device is accelerated. In flip chip bonding, when the solder bumps are in a drum shape, stress concentrates on the bonding portion. Cracks grow from stress-concentrated parts, causing a phenomenon that accelerates the failure of electronic devices. For this reason, it is necessary to prevent stress from concentrating on only a part.
半導体パッケージのバンプ電極間の短絡を防止する方法として、図1に示すように、はんだバンプ112を有する半導体パッケージ111と配線基板121の間に、絶縁フィルム123を挟む方法が知られている(たとえば、特許文献1及び特許文献2参照)。絶縁フィルム123には、半導体パッケージ111のはんだバンプ112に対応する位置に穴122が形成されている。穴122を介して半導体パッケージ111を配線基板121にBGA接合することで、はんだバンプ112の形状をほぼ円柱状に維持する。しかしこの方法では、絶縁フィルム123が半導体パッケージ111と配線基板121の間に隙間なく挿入されているためリワークができず、不具合時における半導体装置の修理が不可能である。そのため、接合部での応力集中によるクラック発生や電極間の短絡防止という上記の課題を解決しつつ、リワークが可能な実装構造が必要とされる。
As a method for preventing a short circuit between bump electrodes of a semiconductor package, a method of sandwiching an
本発明は、半導体パッケージを配線基板にフリップチップ接合する構成において、接合部における電極間の短絡と応力集中を防止しつつ、リワークが可能となる半導体装置及びその製造方法を提供することを課題とする。 SUMMARY OF THE INVENTION An object of the present invention is to provide a semiconductor device and a manufacturing method thereof capable of reworking while preventing a short circuit and stress concentration between electrodes in a joint portion in a configuration in which a semiconductor package is flip-chip bonded to a wiring board. To do.
上記の課題を解決するために、半導体パッケージと配線基板の接合部に熱収縮モールドを用いて、はんだバンプ等の接続電極の形状を所定の形状に維持したままフリップチップ接合を可能にする。 In order to solve the above-described problems, a heat shrink mold is used at the joint between the semiconductor package and the wiring board to enable flip chip bonding while maintaining the shape of the connection electrodes such as solder bumps in a predetermined shape.
具体的には、本発明のひとつの側面では、半導体パッケージを配線基板にフリップチップ接合した半導体装置において、
前記半導体パッケージと前記配線基板を接合する突起電極を有し、
前記突起電極は、はんだ電極と、前記はんだ電極を被覆する熱収縮モールドを含む。
Specifically, in one aspect of the present invention, in a semiconductor device in which a semiconductor package is flip-chip bonded to a wiring board,
A protruding electrode for bonding the semiconductor package and the wiring board;
The protruding electrode includes a solder electrode and a heat shrink mold that covers the solder electrode.
本発明の別の側面では、半導体装置の製造方法において、
熱収縮モールド内にはんだ材料が充填されたモールド電極を形成し、
前記モールド電極を半導体パッケージ上の接続電極上に配置し、
リフローにより前記熱収縮モールドを径方向に収縮させるとともに、前記モールド電極を前記半導体パッケージの接続電極に接合し、
前記モールド電極が接合された半導体パッケージを、配線基板にフリップチップ接合する。
In another aspect of the present invention, in a method for manufacturing a semiconductor device,
Form a mold electrode filled with solder material in a heat shrink mold,
Placing the mold electrode on the connection electrode on the semiconductor package;
While shrinking the heat shrink mold in the radial direction by reflow, the mold electrode is joined to the connection electrode of the semiconductor package,
The semiconductor package to which the mold electrode is bonded is flip-chip bonded to the wiring board.
本発明のさらに別の側面では、半導体装置の製造方法において、
接続電極を有する半導体パッケージ上に、前記接続電極に対応する位置に開口を有するマスクを配置し、
前記マスクの前記開口内に両端が開口する空洞の熱収縮モールドを挿入して、前記熱収縮モールドの開口内に前記接続電極を露出させ、
前記熱収縮モールド内にはんだ材料を充填し、
リフロー処理により前記熱収縮モールドを径方向に収縮させるとともに、前記はんだ材料を前記接続電極に溶融接合して突起電極を形成し、
前記マスクを前記半導体パッケージから除去する。
In still another aspect of the present invention, in a method for manufacturing a semiconductor device,
A mask having an opening at a position corresponding to the connection electrode is disposed on the semiconductor package having the connection electrode,
Inserting a hollow heat-shrinkable mold having both ends opened in the opening of the mask, exposing the connection electrode in the opening of the heat-shrinkable mold,
Filling the heat shrink mold with a solder material,
While shrinking the heat shrinkable mold in the radial direction by a reflow process, the solder material is melt bonded to the connection electrode to form a protruding electrode,
The mask is removed from the semiconductor package.
上記の構成および手法により、半導体パッケージを配線基板にフリップチップ接合する半導体装置において、接合部での電極間の短絡と応力集中を防止しつつ、電極端子の高密度化とリワークを容易にすることが可能となる。 With the above configuration and method, in a semiconductor device in which a semiconductor package is flip-chip bonded to a wiring board, it is possible to increase the density of electrode terminals and facilitate reworking while preventing short-circuiting and stress concentration between electrodes at the bonding portion. Is possible.
図2は、本発明の一実施例による半導体装置1の概略構成図である。半導体装置1において、半導体パッケージ11は突起電極30を介して配線基板21にフリップチップ接合されている。突起電極30は、熱収縮モールド31と、この熱収縮モールド31によって所定の形状に保持されたはんだ電極32を含む。半導体パッケージ11の接続電極12と配線基板21の接続電極22は、はんだ電極32によって電気的に接続されている。配線基板21は、図示は省略するが、たとえばガラスエポキシ基板上に絶縁層と配線層が交互に積層された多層配線基板である。配線基板21上の接続電極22以外の表面領域は、樹脂フィルム等の絶縁層23で覆われている。
FIG. 2 is a schematic configuration diagram of a
図2の例では、はんだ電極32は熱収縮モールド31によって円柱形の形状に保持されている。熱収縮モールドとは、熱によりあらかじめ記憶された形状に収縮する材料でできた金型成形品である。モールド材料としては、熱可塑性樹脂、シリコンエラストマー(シリコン系樹脂)、フッ素系樹脂、塩ビ系樹脂、ポリオレフィン系樹脂などが挙げられ、材料によって収縮率が異なる。実施例で用いる熱収縮モールド31は、フリップチップ接合のリフロー温度で耐熱性を有し、一定以上の温度を加えると径方向の中心に向かって収縮し、かつ軸方向には熱収縮及び熱膨張しない性質を有するものを選択する。リフロー温度は、はんだ電極32の材料によって異なるが、150℃〜240℃の範囲である。リフロー温度が250℃以下の場合は、たとえばシリコンゴムの熱収縮モールド31を使用することができる。シリコンゴムの収縮温度は80℃〜200℃であり、250℃まで耐熱性を示す。収縮率は50%である。リフロー温度が250℃を超える場合は、熱収縮モールド31として、たとえばTFEなどのフッ素系樹脂(耐熱温度が250〜330℃)を用いるのが望ましい。この場合も熱による収縮率は50%である。
In the example of FIG. 2, the solder electrode 32 is held in a cylindrical shape by a
はんだ電極32は、たとえば、Sn−Bi系、Sn−Ag系、Sn−Ag−Cu系、Sn−Cu系、Sn−Zn系、Sn−In系、Sn−Pb系、Sn-Pb-Ag系、Sn−Pb−Bi系、Sn−Pb−Sb系、In−Cu系、Sn−Sb系のはんだ材料で形成されている。Sn−Bi系、Sn−In系のはんだ材料を用いる場合はリフロー温度が比較的低温になるので、シリコンモールド31と組み合わせるのが望ましい。また、導電性ペーストを用いることでも同様に柱状のはんだバンプを形成することが出来る。この場合、硬化温度は120℃ほどである。
The solder electrode 32 is, for example, Sn—Bi, Sn—Ag, Sn—Ag—Cu, Sn—Cu, Sn—Zn, Sn—In, Sn—Pb, Sn—Pb—Ag. , Sn—Pb—Bi, Sn—Pb—Sb, In—Cu, and Sn—Sb solder materials. When using a Sn—Bi-based or Sn-In-based solder material, the reflow temperature is relatively low, and therefore it is desirable to combine it with the
熱収縮モールド31がはんだ電極32を所定の形状に保持するので、はんだ電極31の変形に起因する部分的な応力集中を防止することができる。その結果、半導体装置1を適用した電子機器の寿命を長くすることができる。また、はんだ電極32の表面が熱収縮モールド31により絶縁されているため、突起電極30を互いに近接して配置することが可能になり、高密度実装が実現する。さらに、図1の従来例のように、はんだ電極32の隙間をもれなく樹脂等で埋め込む構成と異なり、各突起電極30は空気により隔てられている。したがって、製品完成後にリワークが必要になった場合でも、半導体パッケージ11を配線基板21から容易に分離し、再接合することができる。突起電極30は、上述のように熱収縮モールド31に所定形状に保持されることから、以下の説明では、適宜「モールド電極」と称することとする。
Since the heat shrink
図3は、モールド電極30の作製例を示す図である。図3(A)に示すように、一定の長さLを有する熱収縮モールド41に、はんだ材料を充填する。はんだ材料は、粉末状のはんだ材料42a、棒状のはんだ材料42b、球状のはんだ材料42c等、その形状は任意である。熱収縮モールド41の内径D1は、リフロー処理後に半導体パッケージ11の接続電極12、及び配線基板21の接続電極22の径とほぼ一致するサイズになるように選択されている。収縮後の熱収縮モールド41の内径をD2とすると、棒状のはんだ材料42bの直径もD2に設定されているので、熱処理前の熱収縮モールド41の中に容易に挿入することができる。粉末はんだ材料42aや球状はんだ材料42cを用いる場合は、溶融、凝固後のはんだ材料の体積が、収縮後の熱収縮モールド41の内部容積とほぼ一致するように充填する量が設定されている。
FIG. 3 is a diagram illustrating an example of manufacturing the
熱収縮モールド41にはんだ材料42a〜42cを充填した後、全体を加熱して熱収縮モールド41は内径方向(中心に向かう径方向)に収縮させる。熱収縮モールド41を収縮させる温度は、耐熱性のある範囲で任意であるが、半導体パッケージへ接合する際のリフローでさらに若干収縮する余地を残す温度であることが望ましい。その結果、図3(B)に示すように、はんだ電極材料42が熱収縮モールド41で被覆された状態のモールド電極材料40Lが得られる。モールド電極材料40Lにおいて、熱収縮モールド41の内径はD2に収縮しているが、軸方向の長さLは変化していない。図3(C)に示すように、モールド電極材料40Lを半導体パッケージ11と配線基板21との間の距離dに合わせて切断することにより、個々のモールド電極40が得られる。円柱形のモールド電極40の高さdは、たとえば500μmである。
After the heat shrink
図4から図9は、図3で作製したモールド電極40を用いた半導体装置1の作製工程を示す図である。まず、図4に示すように、半導体パッケージ11の接続電極12上に、接着材料としてはんだペースト14又はフラックス14を塗布する。はんだペースト又はフラックスの塗布は、たとえば、半導体パッケージ11上に印刷用メタルマスク(不図示)を配置して、スキージ等を用いてはんだペースト14を印刷する。印刷用メタルマスク(不図示)は、半導体パッケージ11の接続電極14と対応する位置に開口を有し、開口内にはんだペースト11を充填し、その後メタルマスクを除去する。これにより、図4のように、半導体パッケージ11の接続電極12上にはんだペースト14が塗布された状態になる。
4 to 9 are diagrams showing a manufacturing process of the
次に、図5に示すように、半導体パッケージ11上に、所定の開口52を有する接合用マスク51を配置する。接合用マスク51の開口52の径は、半導体パッケージ11上の接続電極12の径よりもやや大きく、モールド電極40の外径とほぼ等しくなるように選択されている。開口52内で、はんだペースト14が塗布された半接続電極12が露出している。接合用のマスク51はリフロー温度に対する耐熱性を有し、モールド電極30の高さに相当する厚さを有する。
Next, as shown in FIG. 5, a
次に、図6に示すように、開口52内にモールド電極40を挿入し、接合用マスク51ごとリフローを行う。リフローにより、図7に示すようにはんだペースト14とはんだ電極材料42とが溶融してはんだ電極42Bとなるとともに、半導体パッケージ11の接続電極12に接合された状態となる。また、熱収縮モールド41は内径方向に収縮するのでリフロー後のモールド電極40Bの径は、接合用マスク51の開口52の径よりも若干小さくなっている。したがって、接合用マスク51を容易に除去することができる。これにより、モールド電極40を半導体パッケージ11に接合して突起電極40とすることができる。
Next, as shown in FIG. 6, the
一方、図8に示すように、配線基板21の接続電極22上にはんだペースト又はフラックス24を塗布しておく。この場合も、配線基板21上にたとえばスクリーン印刷用のメタルマスク(不図示)を配置してスキージ等ではんだペーストを印刷し、その後メタルマスクを除去する。接続電極22上にはんだペースト24が塗布されている配線基板21に対して、たとえばマウンタを用いて、半導体パッケージ11を位置合わせする。
On the other hand, as shown in FIG. 8, a solder paste or
次に、図9に示すように、半導体パッケージ11のモールド電極40Bを配線基板21上の接続電極22に位置合わせした状態でリフローを行う。リフローにより、はんだ電極42Bとはんだペースト24とが溶融してはんだ電極42Cとなり、配線基板21上の接続電極22に接合される。熱収縮モールド41は、一度加熱すると一定の内径まで収縮する一方、軸方向すなわち突起電極40Bの高さ方向には収縮しない性質を有するので、はんだが過不足する懸念はない。したがって、電極上に塗布されたはんだペースト12、24とモールド内に充填されたはんだ電極材料42とが溶融する場合でも、余分なはんだが電極上からパッケージ基板11や配線基板21にしみ広がるおそれはない。
Next, as shown in FIG. 9, reflow is performed in a state where the
図10は、別の種類の熱収縮モールド材料を用いたモールド電極の例を示す。図10(A)のモールド電極60Aは、加熱により軸方向の中央部分がくびれた形状(鼓形)に収縮する熱収縮モールド61aを用いた例である。このようなモールド材料として、たとえば、フルオロポリマーなどがある。図10(B)は、軸に対して垂直な断面形状が矩形の熱収縮モールド61bを用いたモールド電極60Bを示す。この場合も同様に、高さは変化せずに内径方向にモールドが収縮する。図10(B)のモールド電極60Bは、断面形状が四角形のものを用いているが、六角形、八角形など多角形の断面形状を有するものを用いてもよい。いずれの場合も、加熱により中心へ向かう方向(便宜上「内径方向」という)に収縮するが、軸方向(高さ方向)への収縮は生じない。
FIG. 10 shows an example of a mold electrode using another type of heat-shrinkable mold material. A
図11〜14は、別の実施形態における半導体装置の製造工程を示す図である。まず、図11に示すように、たとえば印刷用のメタルマスク(不図示)を用いて、半導体パッケージの接続電極12上にはんだペースト又はフラックスを印刷し、その後メタルマスク(不図示)を除去して、接続電極12上にはんだペースト14を配置する。
11 to 14 are diagrams showing a manufacturing process of a semiconductor device in another embodiment. First, as shown in FIG. 11, using a printing metal mask (not shown), for example, solder paste or flux is printed on the
次に、図12に示すように、熱収縮前のモールド径と同様の大きさ、形状の開口52を有する耐熱性のマスク51を半導体パッケージ上に配置する。開口52内に、はんだペースト14が塗布された電極12が露出している。マスク51の開口52内に、両端が開口した空洞の熱収縮性モールド71を挿入する。熱収縮モールド71は、あらかじめモールド電極の高さ(すなわち半導体パッケージ11と配線基板21(図2参照)との間の距離)に合わせて切断されている。開口52内の熱収縮モールド71内に、はんだ材料72cを充填する。図12では球状のはんだ材料を例示しているが、図3の粉末状のはんだ材料42a、棒状のはんだ材料42b等を用いてもかまわない。はんだ材料72cを熱収縮モールド71内に充填した状態でリフローを行う。
Next, as shown in FIG. 12, a heat-
リフローの結果、図13に示すように、はんだ材料72cとはんだペースト14が溶融して半導体パッケージ11の接続電極12にはんだ電極72が接合される。リフロー処理により熱収縮モールド71は内径方向に収縮するが、軸方向の長さ、すなわち熱収縮モールド71の高さに変化はない。はんだ電極72と収縮後の熱収縮モールド72でモールド電極70を構成する。
As a result of the reflow, as shown in FIG. 13, the solder material 72 c and the
次に、半導体パッケージ11上から耐熱性マスク51を除去する。リフローによりモールド電極70の径は耐熱性マスク51の開口52よりも小さくなっているので、耐熱性マスク51は、容易に除去することができる。このように形成された半導体パッケージ11を、図8に示すようにあらかじめ電極22上にはんだペースト24が塗布された配線基板21に対向させ、モールド電極(突起電極)70を配線基板21の電極22に接合する。これにより、半導体装置は完成する。
Next, the heat
この方法によっても、はんだ電極の形状がリフロー後も維持されるので局所的な応力集中を防止することができる。また、絶縁性のモールド内にはんだ電極が保持されているので電極間の短絡を防止することができる。さらに、半導体装置の完成後にリワークが必要になった場合でも、半導体パッケージを容易に取り外すことができる。 Also by this method, since the shape of the solder electrode is maintained after reflow, local stress concentration can be prevented. Further, since the solder electrodes are held in the insulating mold, a short circuit between the electrodes can be prevented. Furthermore, even when rework is required after the completion of the semiconductor device, the semiconductor package can be easily removed.
以上の説明に対し、以下の付記を提示する。
(付記1)
半導体パッケージを配線基板にフリップチップ接合した半導体装置において、
前記半導体パッケージと前記配線基板を接合する突起電極を有し、
前記突起電極は、はんだ電極と、前記はんだ電極を被覆する熱収縮モールドを含むことを特徴とする半導体装置。
(付記2)
前記熱収縮モールドは、前記はんだ電極のリフロー温度で耐熱性を有することを特徴とする付記1に記載の半導体装置。
(付記3)
前記熱収縮モールドは、軸に対して垂直な断面形状が、円形または多角形の柱状であることを特徴とする付記1又は2に記載の半導体装置。
(付記4)
前記熱収縮モールドは、軸に沿った中央部分がくびれた形状の柱状であることを特徴とする付記1〜3のいずれかに記載の半導体装置。
(付記5)
前記はんだ材料は、Sn−Ag系、Sn−Ag−Cu系、Sn−Bi系、Sn−Zn系、Sn−In系、Sn−Pb系、Sn−Pb−Ag系、Sn−Pb−Bi系、Sn−Pb−Sb系、In−Cu系、Sn−Sb系のはんだ又は導電性ペーストであることを特徴とする付記1〜4のいずれかに記載の半導体装置。
(付記6)
前記熱収縮モールド材料は、熱可塑性樹脂、シリコン系樹脂、フッ素系樹脂、塩ビ系樹脂、ポリオレフィン系樹脂を含むことを特徴とする付記1〜5のいずれかに記載の半導体装置。
(付記7)
熱収縮モールド内にはんだ材料が充填されたモールド電極を形成し、
前記モールド電極を半導体パッケージ上の接続電極上に配置し、
リフローにより前記熱収縮モールドを径方向に収縮させるとともに、前記モールド電極を前記半導体パッケージの接続電極に接合し、
前記モールド電極が接合された半導体パッケージを配線基板にフリップチップ接合する、ことを特徴とする半導体装置の製造方法。
(付記8)
前記モールド電極を前記接続電極上に配置する工程は、
前記半導体パッケージの上に、前記接続電極と対応する位置に開口を有するマスクを配置して前記開口内に前記接続電極を露出させ、
前記マスクの開口内に前記モールド電極を挿入する、
工程を含むことを特徴とする付記7に記載の半導体装置の製造方法。
(付記9)
前記マスクは耐熱性を有するマスクであり、前記リフローは、前記マスクを前記半導体パッケージ上に置いたまま行うことを特徴とする付記8に記載の半導体装置の製造方法。
(付記10)
接続電極を有する半導体パッケージ上に、前記接続電極に対応する位置に開口を有するマスクを配置し、
前記マスクの前記開口内に両端が開口する空洞の熱収縮モールドを挿入して、前記熱収縮モールドの開口内に前記接続電極を露出させ、
前記熱収縮モールド内にはんだ材料を充填し、
リフロー処理により前記熱収縮モールドを径方向に収縮させるとともに、前記はんだ材料を前記接続電極に溶融接合して突起電極を形成し、
前記マスクを前記半導体パッケージから除去する、
ことを特徴とする半導体装置の製造方法。
(付記11)
前記マスクの開口の大きさと、前記収縮前の熱収縮モールドの外径はほぼ等しいことを特徴とする付記10に記載の半導体装置の製造方法。
(付記12)
前記半導体パッケージの接続電極上にはんだペースト又はフラックスを塗布する工程、をさらに含むことを特徴とする付記10又は11に記載の半導体装置の製造方法。
The following notes are presented for the above explanation.
(Appendix 1)
In a semiconductor device in which a semiconductor package is flip-chip bonded to a wiring board,
A protruding electrode for bonding the semiconductor package and the wiring board;
The protruding electrode includes a solder electrode and a heat shrink mold that covers the solder electrode.
(Appendix 2)
The semiconductor device according to
(Appendix 3)
The semiconductor device according to
(Appendix 4)
The semiconductor device according to any one of
(Appendix 5)
The solder material is Sn-Ag, Sn-Ag-Cu, Sn-Bi, Sn-Zn, Sn-In, Sn-Pb, Sn-Pb-Ag, Sn-Pb-Bi. The semiconductor device according to any one of
(Appendix 6)
The semiconductor device according to any one of
(Appendix 7)
Form a mold electrode filled with solder material in a heat shrink mold,
Placing the mold electrode on the connection electrode on the semiconductor package;
While shrinking the heat shrink mold in the radial direction by reflow, the mold electrode is joined to the connection electrode of the semiconductor package,
A method for manufacturing a semiconductor device, comprising: flip chip bonding a semiconductor package to which the mold electrode is bonded to a wiring board.
(Appendix 8)
The step of disposing the mold electrode on the connection electrode includes:
A mask having an opening at a position corresponding to the connection electrode is disposed on the semiconductor package to expose the connection electrode in the opening.
Inserting the mold electrode into the opening of the mask;
The method for manufacturing a semiconductor device according to appendix 7, which includes a step.
(Appendix 9)
9. The method of manufacturing a semiconductor device according to appendix 8, wherein the mask is a mask having heat resistance, and the reflow is performed while the mask is placed on the semiconductor package.
(Appendix 10)
A mask having an opening at a position corresponding to the connection electrode is disposed on the semiconductor package having the connection electrode,
Inserting a hollow heat-shrinkable mold having both ends opened in the opening of the mask, exposing the connection electrode in the opening of the heat-shrinkable mold,
Filling the heat shrink mold with a solder material,
While shrinking the heat shrinkable mold in the radial direction by a reflow process, the solder material is melt bonded to the connection electrode to form a protruding electrode,
Removing the mask from the semiconductor package;
A method for manufacturing a semiconductor device.
(Appendix 11)
The method of manufacturing a semiconductor device according to appendix 10, wherein the size of the opening of the mask is substantially equal to the outer diameter of the heat shrink mold before shrinkage.
(Appendix 12)
The method of manufacturing a semiconductor device according to
半導体装置の実装構成及びプロセスに適用することができる。 The present invention can be applied to a semiconductor device mounting configuration and process.
1 半導体装置
11 半導体パッケージ
12 接続電極(パッケージ側)
21 配線基板
22 接続電極(配線基板側)
23 絶縁層
30、40、60A,60B、70 突起電極(モールド電極)
31、41、61a、61b、71 熱収縮モールド
32、42、72 はんだ電極
42a、42b、42c はんだ材料
DESCRIPTION OF
21
23 Insulating
31, 41, 61a, 61b, 71 Heat
Claims (6)
前記半導体パッケージと前記配線基板を接合する突起電極を有し、
前記突起電極は、はんだ電極と、前記はんだ電極を被覆する熱収縮モールドを含み、
前記熱収縮モールドは、前記はんだ電極のリフロー温度で耐熱性を有し、前記リフロー温度で前記突起電極の径方向に収縮するが、前記突起電極の軸方向の長さは変化しない
ことを特徴とする半導体装置。 In a semiconductor device in which a semiconductor package is flip-chip bonded to a wiring board,
A protruding electrode for bonding the semiconductor package and the wiring board;
The protruding electrode includes a solder electrode and a heat shrink mold that covers the solder electrode,
The heat shrinkable mold has heat resistance at the reflow temperature of the solder electrode and shrinks in the radial direction of the protruding electrode at the reflow temperature, but the axial length of the protruding electrode does not change. Semiconductor device.
前記モールド電極を前記半導体パッケージ上の接続電極上に配置し、
リフローにより前記熱収縮モールドを径方向に収縮させるとともに、前記モールド電極を前記半導体パッケージの接続電極に接合し、
前記モールド電極が接合された半導体パッケージを配線基板にフリップチップ接合する工程を含み、前記熱収縮モールドは前記リフロー温度で軸方向の長さが変化しないことを特徴とする半導体装置の製造方法。 A mold electrode filled with a solder material in a heat shrink mold having heat resistance at a reflow temperature is formed separately from the semiconductor package,
The mold electrode is disposed on a connection electrode on the semiconductor package;
While shrinking the heat shrink mold in the radial direction by reflow, the mold electrode is joined to the connection electrode of the semiconductor package,
A method of manufacturing a semiconductor device , comprising: flip chip bonding a semiconductor package to which the mold electrode is bonded to a wiring board , wherein the heat shrinkable mold does not change its axial length at the reflow temperature .
前記半導体パッケージの上に、前記接続電極と対応する位置に開口を有するマスクを配置して前記開口内に前記接続電極を露出させ、
前記マスクの開口内に前記モールド電極を挿入する、
工程を含むことを特徴とする請求項4に記載の半導体装置の製造方法。 The step of disposing the mold electrode on the connection electrode includes:
A mask having an opening at a position corresponding to the connection electrode is disposed on the semiconductor package to expose the connection electrode in the opening.
Inserting the mold electrode into the opening of the mask;
The method of manufacturing a semiconductor device according to claim 4, further comprising a step.
前記マスクの前記開口内に両端が開口する空洞の熱収縮モールドを挿入して、前記熱収縮モールドの開口内に前記接続電極を露出させ、
前記熱収縮モールド内にはんだ材料を充填し、
リフロー処理により前記熱収縮モールドを径方向に収縮させるとともに、前記はんだ材料を前記接続電極に溶融接合して突起電極を形成し、
前記マスクを前記半導体パッケージから除去する
工程を含み、前記熱収縮モールドはリフロー温度で耐熱性を有し、前記リフロー処理で軸方向の長さは変化しないことを特徴とする半導体装置の製造方法。 A mask having an opening at a position corresponding to the connection electrode is disposed on the semiconductor package having the connection electrode,
Inserting a hollow heat-shrinkable mold having both ends opened in the opening of the mask, exposing the connection electrode in the opening of the heat-shrinkable mold,
Filling the heat shrink mold with a solder material,
While shrinking the heat shrinkable mold in the radial direction by a reflow process, the solder material is melt bonded to the connection electrode to form a protruding electrode,
Removing the mask from the semiconductor package;
A method of manufacturing a semiconductor device , comprising: a step, wherein the heat shrinkable mold has heat resistance at a reflow temperature, and the axial length is not changed by the reflow treatment .
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010114605A JP5672769B2 (en) | 2010-05-18 | 2010-05-18 | Semiconductor device and manufacturing method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010114605A JP5672769B2 (en) | 2010-05-18 | 2010-05-18 | Semiconductor device and manufacturing method thereof |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011243744A JP2011243744A (en) | 2011-12-01 |
JP5672769B2 true JP5672769B2 (en) | 2015-02-18 |
Family
ID=45410109
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010114605A Expired - Fee Related JP5672769B2 (en) | 2010-05-18 | 2010-05-18 | Semiconductor device and manufacturing method thereof |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5672769B2 (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5633356B2 (en) * | 2010-12-15 | 2014-12-03 | 富士通株式会社 | Semiconductor device and manufacturing method of semiconductor device |
CN112968109A (en) * | 2020-11-27 | 2021-06-15 | 重庆康佳光电技术研究院有限公司 | Driving back plate and manufacturing method thereof |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2897368B2 (en) * | 1990-08-10 | 1999-05-31 | 富士ゼロックス株式会社 | Method for forming bump structure of semiconductor device |
JP4211100B2 (en) * | 1998-11-12 | 2009-01-21 | 日立化成工業株式会社 | Circuit connection member and manufacturing method thereof |
JP2000232119A (en) * | 1999-02-10 | 2000-08-22 | Shinko Electric Ind Co Ltd | Connecting member for semiconductor chip, its manufacture and connecting method for semiconductor chip using the same |
JP2002313832A (en) * | 2001-04-17 | 2002-10-25 | Nagase & Co Ltd | Bump electrode and its manufacturing method |
JP4596946B2 (en) * | 2005-03-25 | 2010-12-15 | パナソニック株式会社 | Semiconductor mounting method |
-
2010
- 2010-05-18 JP JP2010114605A patent/JP5672769B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2011243744A (en) | 2011-12-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4137112B2 (en) | Manufacturing method of electronic parts | |
KR20090103886A (en) | Electrical interconnect structure and method of forming the same | |
JP5897584B2 (en) | Lead-free structure in semiconductor devices | |
JP5870303B2 (en) | Circuit board and manufacturing method thereof | |
US9390988B2 (en) | Method for soldering a cap to a support layer | |
JP2005095977A (en) | Circuit device | |
JP5881829B2 (en) | Method for packaging quad flat no-lead package body and package body | |
JP5354200B2 (en) | Resin substrate with built-in electronic components and electronic circuit module | |
JP5672769B2 (en) | Semiconductor device and manufacturing method thereof | |
TW201429328A (en) | Printed circuit board and method for manufacturing the same | |
WO2018084143A1 (en) | Electronic component package, circuit module, and method for producing electronic component package | |
WO2011071111A1 (en) | Resin substrate with built-in electronic component and electronic circuit module | |
JP5061668B2 (en) | Hybrid substrate having two types of wiring boards, electronic device having the same, and method for manufacturing hybrid substrate | |
JP2011146510A (en) | In-component board, and electronic circuit module | |
JP5108253B2 (en) | Component mounting module | |
JP5369875B2 (en) | Component built-in wiring board, method of manufacturing component built-in wiring board | |
JP2011249457A (en) | Wiring board having embedded component, and manufacturing method for the same | |
JP2004327743A (en) | Wiring board with solder bump and its producing process | |
JP5246038B2 (en) | Circuit board | |
JP2008218552A (en) | Mounting substrate and mounting method for electronic part | |
JP2008010616A (en) | Wiring board having built-in component | |
JP5709386B2 (en) | Manufacturing method of semiconductor device and manufacturing method of stacked semiconductor device | |
WO2023095447A1 (en) | Electronic component package, circuit module and method for producing electronic component package | |
JP2008071792A (en) | Method of manufacturing semiconductor device | |
WO2016098531A1 (en) | Electronic circuit module and manufacturing method therefor |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130403 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140127 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140212 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140407 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140805 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20141003 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20141202 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20141215 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5672769 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |