JP5668370B2 - Ceramic electronic component and manufacturing method thereof - Google Patents
Ceramic electronic component and manufacturing method thereof Download PDFInfo
- Publication number
- JP5668370B2 JP5668370B2 JP2010190916A JP2010190916A JP5668370B2 JP 5668370 B2 JP5668370 B2 JP 5668370B2 JP 2010190916 A JP2010190916 A JP 2010190916A JP 2010190916 A JP2010190916 A JP 2010190916A JP 5668370 B2 JP5668370 B2 JP 5668370B2
- Authority
- JP
- Japan
- Prior art keywords
- main surface
- ceramic
- electrode
- electronic component
- ceramic electronic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Description
本発明は、セラミック電子部品、及びその製造方法に関する。 The present invention relates to a ceramic electronic component and a manufacturing method thereof.
電子部品を搭載する電子デバイスの高性能化及び小型化に伴って、電子部品を小型化するのみならず、実装面積を小さくすることが求められている。このような要請に伴って、電子部品の実装には、端子電極をLGA(Land Grid Array)タイプにする手法が採用されている。LGAタイプを採用する場合、隣接する端子電極間にブリッジが発生しないように留意する必要がある。また、はんだのボイドによるチップ立ちや接合信頼性の低下が発生しないように留意する必要がある。 With the improvement in performance and miniaturization of electronic devices on which electronic components are mounted, not only miniaturization of electronic components but also reduction of the mounting area is required. In accordance with such a request, a technique of adopting an LGA (Land Grid Array) type terminal electrode is employed for mounting electronic components. When adopting the LGA type, it is necessary to take care not to generate a bridge between adjacent terminal electrodes. Also, care must be taken not to cause chip standing due to solder voids or deterioration of bonding reliability.
LGAタイプの端子電極を有するチップ状のセラミック電子部品は、次のような手順で製造することができる。まず、複数のセラミック層と複数の内部電極とを積層したマザー基板の主面に切り込みを入れて溝を形成する。そして、マザー基板の主面の上に、溝を横断するようにして端子電極を形成する。その後、ダイシング等によって溝に沿ってマザー基板を分割することによって、チップ状のセラミック電子部品を得ることができる。このように、分割する前に端子電極を形成することによって、特性測定を行う前にセラミック電子部品を配列させる工程を省くことが可能となり、製造プロセスの簡素化を図ることができる。 A chip-shaped ceramic electronic component having an LGA type terminal electrode can be manufactured by the following procedure. First, a groove is formed by cutting a main surface of a mother substrate in which a plurality of ceramic layers and a plurality of internal electrodes are stacked. Then, a terminal electrode is formed on the main surface of the mother substrate so as to cross the groove. Then, a chip-like ceramic electronic component can be obtained by dividing the mother substrate along the groove by dicing or the like. As described above, by forming the terminal electrodes before the division, it is possible to omit the step of arranging the ceramic electronic components before performing the characteristic measurement, and to simplify the manufacturing process.
このようなセラミック電子部品に設けられる端子電極は、電極ペースト等を印刷して焼付けを行ったり、マスクスパッタ法を行ったりして電極層を形成し、その後、電極層の上にめっき層を形成することによって得られる。例えば、特許文献1では、マスクスパッタ法によって電極を形成した後、バレルめっきによって、ニッケルめっき皮膜を形成することが提案されている。 The terminal electrodes provided on such ceramic electronic components are formed by printing electrode paste, etc., baking or mask sputtering, and then forming a plating layer on the electrode layer It is obtained by doing. For example, Patent Document 1 proposes forming a nickel plating film by barrel plating after forming an electrode by mask sputtering.
上述のように、マザー基板の上において溝を横断するようにして端子電極を形成した場合、溝に沿ってダイシングを行ってマザー基板を切断すると、めっき延びが発生してバリが生じる場合がある。このようなバリがあると、実装時にブリッジ等の不具合が発生する可能性があるため、バリを除去する工程を別途行う必要があり、生産性低下の要因となっていた。また、LGAタイプでは、はんだのボイド抜け性が悪いために、実装時にチップ立ちや接合信頼性が低下するといった不具合が発生する。このため、セラミック電子部品の実装面積を小さくするとともに信頼性を向上することが可能な技術を確立することが求められている。 As described above, when the terminal electrode is formed so as to cross the groove on the mother substrate, if the mother substrate is cut by dicing along the groove, the plating may be extended to generate burrs. . If such burrs exist, problems such as bridging may occur at the time of mounting. Therefore, it is necessary to perform a process of removing the burrs separately, which causes a reduction in productivity. In addition, in the LGA type, since the voiding property of the solder is poor, there is a problem that the chip standing and the bonding reliability are lowered at the time of mounting. For this reason, it is required to establish a technique capable of reducing the mounting area of the ceramic electronic component and improving the reliability.
本発明は、上記事情に鑑みてなされたものであり、実装面積が小さいセラミック電子部品を容易に製造することが可能なセラミック電子部品の製造方法を提供することを目的とする。また、実装面積を小さくすることが可能であり、優れた信頼性を有するセラミック電子部品を提供することを目的とする。 This invention is made | formed in view of the said situation, and it aims at providing the manufacturing method of the ceramic electronic component which can manufacture the ceramic electronic component with a small mounting area easily. It is another object of the present invention to provide a ceramic electronic component that can reduce the mounting area and has excellent reliability.
上記目的を達成するため、本発明では、第1の側面において、複数のセラミック層と、隣接するセラミック層の間に埋設された内部電極と、を有するセラミック素体と、該セラミック素体の主面上に内部電極と電気的に接続された端子電極と、を備えるセラミック電子部品の製造方法であって、
複数のセラミックグリーンシートと、隣接するセラミックグリーンシートの間に埋設された導体と、を有するグリーン積層体の一方の主面に切り込みを入れて、主面に対して傾斜した斜面を有する溝を形成する工程と、
溝の斜面の主面側の部分と主面の一部とを連続して覆うように、グリーン積層体上に電極パターンを形成する工程と、
グリーン積層体及び電極パターンを焼成して、セラミック素体と該セラミック素体の上に電極層と、を有するマザー基板を得る工程と、
電極層の上にめっき層を設けて、電極層とめっき層とを有する端子電極を形成する工程と、
マザー基板を、溝に沿って切断して、セラミック素体と、該セラミック素体の主面の一部とともに、該主面に垂直なセラミック素体の側面の延長線を越えないように斜面の主面側の部分を覆う端子電極と、を備える、セラミック電子部品を得る工程と、を有する、セラミック電子部品の製造方法を提供する。
In order to achieve the above object, according to the first aspect of the present invention, a ceramic body having a plurality of ceramic layers and internal electrodes embedded between adjacent ceramic layers, and a main body of the ceramic body. A method of manufacturing a ceramic electronic component comprising a terminal electrode electrically connected to an internal electrode on a surface,
A notch is formed in one main surface of a green laminate having a plurality of ceramic green sheets and a conductor embedded between adjacent ceramic green sheets to form a groove having an inclined surface with respect to the main surface. And a process of
Forming an electrode pattern on the green laminate so as to continuously cover a part of the main surface side of the slope of the groove and a part of the main surface;
Firing a green laminate and an electrode pattern to obtain a mother substrate having a ceramic body and an electrode layer on the ceramic body;
Providing a plating layer on the electrode layer and forming a terminal electrode having the electrode layer and the plating layer;
The mother substrate is cut along the groove so that the slope of the ceramic body and a part of the main surface of the ceramic body together with the extension of the side surface of the ceramic body perpendicular to the main surface are not exceeded. A method for producing a ceramic electronic component comprising: a step of obtaining a ceramic electronic component comprising a terminal electrode that covers a portion on a main surface side.
上述のセラミック電子部品の製造方法では、電極パターンを、溝の斜面のうち、主面側の部分のみを覆うようにして形成している。このため、溝の底部に端子電極が形成されないことから、マザー基板を切断する際に、端子電極を切断することなくマザー基板を切り離すことができる。したがって、切断に伴うめっき延びによるバリの発生が抑制され、バリを除去する工程を省略することが可能となり、優れた信頼性を有するセラミック電子部品を容易に製造することができる。また、バリの発生が抑制されていることから、実装時においてブリッジの発生を抑制することができる。斜面にはんだが形成されているためはんだのボイド抜けが良好となり、チップ立ちの発生が抑制でき、接合信頼性も向上することができる。さらに、セラミック素体上に設けられた端子電極が、セラミック素体の主面に垂直な側面の延長線を越えないように形成されていることから、セラミック電子部品の実装面積を小さくすることができる。 In the above-described method for manufacturing a ceramic electronic component, the electrode pattern is formed so as to cover only the portion on the main surface side of the slope of the groove. For this reason, since the terminal electrode is not formed at the bottom of the groove, the mother substrate can be separated without cutting the terminal electrode when the mother substrate is cut. Therefore, the generation of burrs due to the extension of plating due to cutting is suppressed, the step of removing burrs can be omitted, and a ceramic electronic component having excellent reliability can be easily manufactured. Further, since the generation of burrs is suppressed, the generation of bridges can be suppressed during mounting. Since the solder is formed on the slope, the void of the solder becomes good, the occurrence of chip standing can be suppressed, and the joining reliability can be improved. Furthermore, since the terminal electrode provided on the ceramic body is formed so as not to exceed the extension line of the side surface perpendicular to the main surface of the ceramic body, the mounting area of the ceramic electronic component can be reduced. it can.
また、上述のセラミック電子部品の製造方法では、グリーン積層体と電極パターンとを同時に焼成してマザー基板と電極層とを形成している。したがって、グリーン積層体と電極パターンとを別々に焼成する場合に比べて、製造プロセスを簡素化することができる。 In the above-described method for manufacturing a ceramic electronic component, the green laminate and the electrode pattern are simultaneously fired to form the mother substrate and the electrode layer. Therefore, a manufacturing process can be simplified compared with the case where a green laminated body and an electrode pattern are baked separately.
本発明では、第2の側面において、複数のセラミック層と、隣接するセラミック層の間に埋設された内部電極と、を有するセラミック素体と、セラミック素体の主面上に内部電極と電気的に接続された端子電極と、を備えるセラミック電子部品の製造方法であって、
複数のセラミックグリーンシートと、隣接するセラミックグリーンシートの間に埋設された導体と、を有するグリーン積層体の一方の主面に切り込みを入れて、主面に対して傾斜した斜面を有する溝を形成する工程と、
グリーン積層体を焼成して、セラミック素体を有するマザー基板を得る工程と、
溝の斜面の主面側の部分と主面の一部とを連続して覆うように、マザー基板上に電極層を形成する工程と、
電極層の上にめっき層を設けて、電極層とめっき層とを有する端子電極を形成する工程と、
マザー基板を、溝に沿って切断して、セラミック素体と、該セラミック素体の主面の一部とともに、該主面に垂直なセラミック素体の側面の延長線を越えないように斜面の主面側の部分を覆う端子電極と、を備える、セラミック電子部品を得る工程と、を有する、セラミック電子部品の製造方法を提供する。
According to the present invention, in the second aspect, the ceramic body having a plurality of ceramic layers and internal electrodes embedded between adjacent ceramic layers, and the internal electrodes and the electrical electrodes on the main surface of the ceramic body. A terminal electrode connected to a ceramic electronic component comprising:
A notch is formed in one main surface of a green laminate having a plurality of ceramic green sheets and a conductor embedded between adjacent ceramic green sheets to form a groove having an inclined surface with respect to the main surface. And a process of
Firing the green laminate to obtain a mother substrate having a ceramic body;
Forming an electrode layer on the mother substrate so as to continuously cover a part of the main surface side of the slope of the groove and a part of the main surface;
Providing a plating layer on the electrode layer and forming a terminal electrode having the electrode layer and the plating layer;
The mother substrate is cut along the groove so that the slope of the ceramic body and a part of the main surface of the ceramic body together with the extension of the side surface of the ceramic body perpendicular to the main surface are not exceeded. A method for producing a ceramic electronic component comprising: a step of obtaining a ceramic electronic component comprising a terminal electrode that covers a portion on a main surface side.
このセラミック電子部品の製造方法では、電極パターンを、溝の斜面のうち、主面側の部分のみを覆うようにして形成している。このため、溝の底部に端子電極が形成されないことから、マザー基板を切断する際に、端子電極を切断することなくマザー基板を切り離すことができる。したがって、切断に伴うめっき延びによるバリの発生が抑制され、バリを除去する工程を省略することが可能となり、優れた信頼性を有するセラミック電子部品を容易に製造することができる。また、バリの発生が抑制されていることから、実装時においてブリッジの発生を抑制することができる。斜面にはんだが形成されているためはんだのボイド抜けが良好となり、チップ立ちの発生が抑制でき、接合信頼性も向上することができる。さらに、セラミック素体上に設けられた端子電極が、セラミック素体の主面に垂直な側面の延長線を越えないように形成されていることから、セラミック電子部品の実装面積を小さくすることができる。 In this method of manufacturing a ceramic electronic component, the electrode pattern is formed so as to cover only the main surface side portion of the inclined surface of the groove. For this reason, since the terminal electrode is not formed at the bottom of the groove, the mother substrate can be separated without cutting the terminal electrode when the mother substrate is cut. Therefore, the generation of burrs due to the extension of plating due to cutting is suppressed, the step of removing burrs can be omitted, and a ceramic electronic component having excellent reliability can be easily manufactured. Further, since the generation of burrs is suppressed, the generation of bridges can be suppressed during mounting. Since the solder is formed on the slope, the void of the solder becomes good, the occurrence of chip standing can be suppressed, and the joining reliability can be improved. Furthermore, since the terminal electrode provided on the ceramic body is formed so as not to exceed the extension line of the side surface perpendicular to the main surface of the ceramic body, the mounting area of the ceramic electronic component can be reduced. it can.
本発明では、第3の側面において、複数のセラミック層と、隣接するセラミック層の間に埋設された内部電極と、を有するセラミック素体と、セラミック素体の主面上に内部電極と電気的に接続された端子電極と、を備えるセラミック電子部品であって、セラミック素体は、主面及び主面に垂直な側面の間に主面に対して傾斜した斜面を有しており、端子電極は、主面の一部とともに側面の延長線を越えないように斜面の主面側の部分、を覆うセラミック電子部品を提供する。 According to the present invention, in the third aspect, a ceramic body having a plurality of ceramic layers and internal electrodes embedded between adjacent ceramic layers, and the internal electrodes and the electrical electrodes on the main surface of the ceramic body. A ceramic body having a slope inclined with respect to the main surface between the main surface and a side surface perpendicular to the main surface, and the terminal electrode Provides a ceramic electronic component that covers a part of the main surface side of the slope so as not to exceed the extension line of the side surface together with a part of the main surface.
このセラミック電子部品は、端子電極がセラミック素体の側面の延長線を越えないように、セラミック素体の斜面の主面側の部分を覆うように形成されているため、実装面積を小さくしつつチップ立ちおよびブリッジの発生を抑制することができる。また、斜面の側面側の部分にまで端子電極が形成されたセラミック電子部品に比べて、切断時にめっき延びが発生せずバリの発生を抑制することができる。これによって、バリを除去する工程を省略することが可能となり、生産性が向上する。また、通常のLGA端子に比べて、はんだのボイド抜けが向上する。これによって、信頼性の高いセラミック電子部品を得ることができる。 Since this ceramic electronic component is formed so as to cover the main surface side portion of the slope of the ceramic body so that the terminal electrode does not exceed the extension line of the side surface of the ceramic body, the mounting area is reduced. The occurrence of chip standing and bridging can be suppressed. Further, as compared with the ceramic electronic component in which the terminal electrode is formed even on the side surface side of the inclined surface, the plating does not extend at the time of cutting, and the generation of burrs can be suppressed. As a result, the step of removing burrs can be omitted, and productivity is improved. Further, void void of the solder is improved as compared with a normal LGA terminal. Thereby, a highly reliable ceramic electronic component can be obtained.
本発明によれば、実装面積が小さいセラミック電子部品を容易に製造することが可能なセラミック電子部品の製造方法を提供することができる。また、実装面積を小さくすることが可能であり、信頼性の高いセラミック電子部品を提供することができる。 ADVANTAGE OF THE INVENTION According to this invention, the manufacturing method of the ceramic electronic component which can manufacture the ceramic electronic component with a small mounting area easily can be provided. In addition, the mounting area can be reduced, and a highly reliable ceramic electronic component can be provided.
以下、場合により図面を参照して、本発明の好適な実施形態について説明する。なお、各図面において、同一又は同等の要素には同一の符号を付与し、重複する説明を省略する。また、特に断らない限り、上下左右等の位置関係は、図面の位置関係に基づくものとする。 In the following, preferred embodiments of the present invention will be described with reference to the drawings as the case may be. In the drawings, the same or equivalent elements are denoted by the same reference numerals, and redundant description is omitted. Unless otherwise specified, the positional relationship such as up / down / left / right is based on the positional relationship of the drawings.
<第1実施形態>
図1は、本発明のセラミック電子部品の第1実施形態を模式的に示す斜視図である。セラミック電子部品100は、セラミック素体10と、セラミック素体10の主面12上に帯状の端子電極21,25,29と、を備える。本明細書において、端子電極を備えるセラミック素体10の面、及び当該面に対向する面を「主面」といい、主面に垂直な面を「側面」という。セラミック素体10の主面12上に配置された端子電極21,25,29は、互いに平行で且つ隔てられており、この順に配置されている。
<First Embodiment>
FIG. 1 is a perspective view schematically showing a first embodiment of a ceramic electronic component of the present invention. The ceramic
セラミック素体10は、主面12と主面12に垂直な側面13との間に、主面12及び側面13に対して傾斜した斜面16を有する。また、セラミック素体10は、主面12と主面12に垂直な側面14との間に、主面12及び側面14に対して傾斜した斜面18を有する。すなわち、セラミック素体10は、直方体の一面における周囲の稜部が削り取られたような形状を有している。
The
帯状の端子電極29は、主面12の斜面16側の端部に設けられており、斜面16から主面12を通って、主面12によって斜面16と隔てられた別の斜面、すなわち、側面13と対向する側面の側に設けられた斜面(図示せず)に向けて延在している。帯状の端子電極29の一端は、斜面16の主面12側の部分を覆っており、端子電極29の他端は上記別の斜面の主面12側の部分を覆っている。さらに、端子電極29の側部は、斜面18の主面12側の部分を覆っている。
The band-shaped
帯状の端子電極21は、主面12の端子電極29とは反対側の端部に設けられており、端子電極29と同様に、斜面16から主面12を通って、主面12によって斜面16と隔てられた別の斜面、すなわち、側面13と対向する側面の側に設けられた斜面(図示せず)に向けて延在している。帯状の端子電極21の一端は、斜面16の主面12側の部分を覆っており、端子電極21の他端は上記別の斜面の主面12側の部分を覆っている。さらに、端子電極21の側部は、主面12を挟んで斜面18とは逆側にある斜面(図示せず)の主面12側の部分を覆っている。図1では、端子電極25を1個設けているが、複数個設けてもよい。
The band-shaped
帯状の端子電極25は、端子電極21,29の間に配置しており、斜面16から主面12の中央部を横断し、主面12によって斜面16と隔てられた別の斜面、すなわち、側面13と対向する側面の側に設けられた斜面(図示せず)に向けて延在している。帯状の端子電極25の一端は、斜面16の主面12側の部分を覆っており、端子電極25の他端は上記別の斜面の主面12側の部分を覆っている。
The band-shaped
図2は、図1のセラミック電子部品100のII−II線に沿った断面の一部を模式的に示す拡大断面図である。セラミック素体10は、積層体であり、複数のセラミック層40と、隣接するセラミック層40の間に埋設された内部電極42と、を備える。すなわち、セラミック素体10は、複数のセラミック層40と複数の内部電極42とが交互に積層されて構成されている。
FIG. 2 is an enlarged cross-sectional view schematically showing a part of a cross section taken along line II-II of the ceramic
図2では、セラミック層40及び内部電極42の積層数を図面上で容易に視認できる程度の数としているが、所望の電気特性に応じて、セラミック層40及び内部電極42の積層数を適宜変更してもよい。積層数は、例えば、セラミック層40及び内部電極42を、それぞれ数十層としてもよく、100〜500層程度としてもよい。また、セラミック層40は、互いの間の境界が視認できない程度に一体化されていてもよい。
In FIG. 2, the number of laminated
端子電極29は、図2に示すように、斜面18の主面12側の部分を覆っている。一方、斜面18の側面14側の部分には、端子電極29は設けられていない。端子電極29は、図2に示すようなセラミック素体10の主面12及び側面14に垂直な断面において、側面14の延長線L1を越えないように、すなわち、側面14の延長線L1からセラミック素体10とは反対側にはみ出さないように設けられている。
As shown in FIG. 2, the
端子電極29は、セラミック素体10の主面12及び側面13に垂直な断面において、側面13の延長線からセラミック素体10とは反対側にはみ出さないように設けられている。他の端子電極21,25も、端子電極29と同様に、主面12及び側面に垂直な断面において、当該側面の延長線からセラミック素体10とは反対側にはみ出さないように設けられている。端子電極21,25,29(以下、場合により、纏めて「端子電極20」という。)が、斜面の主面側の部分のみを覆うとともに、側面の延長線を越えない構造とすることによって、セラミック電子部品100の実装面積(=セラミック素体10それ自身の投影面積と等しい)を小さくするとともに信頼性を向上することができる。
The
上述の形状を有する端子電極は、セラミック電子部品100を実装のためにはんだ接続する際、はんだ中のボイドを円滑に排除できるため、セラミック電子部品100の信頼性を向上することができる。また、セラミック電子部品100に個品化する際に、端子電極20を切断する必要がなくなり、めっき延びの発生を抑制することができる。したがって、ブリッジの発生が抑制され、セラミック電子部品100の信頼性を向上することができる。
Since the terminal electrode having the above-described shape can smoothly eliminate voids in the solder when the ceramic
端子電極20は、内部電極42とスルーホール電極41を介して電気的に接続されている。スルーホール電極41は、主面12に露出するように形成されており、端子電極20は、スルーホール電極41と直接接触することによって、内部電極20と導通している。
The
図2に示す断面において、主面12の延長線L3と斜面18とがなす角度θは、好ましくは10〜80°であり、より好ましくは30〜60°である。角度θが10°未満又は80°を超えると、セラミック電子部品100をはんだ接続する際に、はんだ中のボイドの排除が円滑に進み難くなる傾向にある。また、角度θが10°未満であると、マザー基板の切断が困難になる傾向にあり、角度θが80°を超えると、セラミック素体10の側面14の延長線L1を越えないように端子電極29を形成することが困難となる。
In the cross section shown in FIG. 2, the angle θ formed by the extension line L3 of the
図2に示す断面において、セラミック素体10の斜面18の長さL4に対する、端子電極20の斜面18上における長さL2の比(L2/L4)は、好ましくは0.1〜0.8であり、より好ましくは0.2〜0.7である。上記比が0.1未満であると、端子電極20やセラミック素体10の組成によって、端子電極20とセラミック素体10との固着力が損なわれたり、はんだのボイド抜けが低下したりする傾向にある。上記比が0.8を超えると、延長線L1を越えないような構造とするために端子電極20の厚みを小さくする必要があり、製造が困難となる傾向にある。端子電極20の厚みは、例えば10〜50μmである。
In the cross section shown in FIG. 2, the ratio (L2 / L4) of the length L2 on the
端子電極20は、セラミック素体10側から、金属成分を含有する導電ペーストを焼付けて形成する電極層と、めっき処理によって形成されるめっき層と、が順次積層された積層構造を有することが好ましい。電極層は、金属成分として、Cu,Ag,Pd,Au,Pt,Fe,Zn,Al、Sn及びNiから選ばれる少なくとも一種を含有する金属又は合金を含有することが好ましい。また、電極層は、金属成分の他に、ガラス成分を含有することが好ましい。これによって、一層信頼性の高いセラミック電子部品とすることができる。
The
上記電極層の上に設けられるめっき層は、例えば、Pd,Au,Ni及びSnから選ばれる少なくとも一種を含む金属又は合金を含有する。めっき層としては、Ni層(ニッケル層)及びSn層(スズ層)が順次積層したものが好適である。めっき層は、通常のめっき液を用いて形成することができる。 The plating layer provided on the electrode layer contains, for example, a metal or alloy containing at least one selected from Pd, Au, Ni, and Sn. As the plating layer, a layer in which a Ni layer (nickel layer) and a Sn layer (tin layer) are sequentially laminated is preferable. The plating layer can be formed using a normal plating solution.
内部電極42は、金属成分として、Cu,Ag,Pd,Au,Pt,Fe,Zn,Al、Sn及びNiから選ばれる少なくとも一種を含有する金属又は合金を含有することが好ましい。内部電極42は、ガラス成分を含有していてもよい。
The
セラミック電子部品100は、例えば、チップ状の積層型セラミックコンデンサである。この場合、セラミック素体10は、セラミック層40として誘電体層を有する。誘電体層は、例えば、主成分としてチタン酸バリウムを含有する。セラミック電子部品100は、チップ状のバリスタであってもよい。この場合、セラミック素体10は、セラミック層40としてバリスタ層を有する。バリスタ層は、例えば、主成分として酸化亜鉛を含有する。
The ceramic
次に、本発明のセラミック電子部品の製造方法の好適な実施形態を説明する。本実施形態のセラミック電子部品の製造方法(第1の製造方法)は、
(i)複数のセラミックグリーンシートと、隣接するセラミックグリーンシートの間に埋設された導体と、を有するグリーン積層体を形成する第1工程、
(ii)グリーン積層体の主面に切り込みを入れて、主面に対して傾斜した斜面を有する溝を形成する第2工程、
(iii)溝の斜面の主面側の部分と主面の一部とを連続して覆うように、グリーン積層体上に電極パターンを形成する第3工程、
(iv)グリーン積層体及び電極パターンを焼成して、セラミック素体とセラミック素体の上に電極層と、を有するマザー基板を得る第4工程、
(v)電極層の上にめっき層を設けて、電極層とめっき層とを有する端子電極を形成する第5工程、及び
(vi)マザー基板を、溝に沿って切断して、セラミック素体と、該セラミック素体の主面の一部とともに、当該主面に垂直な側面の延長線を越えないように斜面の主面側の部分を覆う端子電極と、を備える、セラミック電子部品を得る第6工程、を有する。以下、各工程の詳細を説明する。
Next, a preferred embodiment of the method for producing a ceramic electronic component of the present invention will be described. The method for manufacturing a ceramic electronic component of the present embodiment (first manufacturing method) is as follows:
(I) a first step of forming a green laminate having a plurality of ceramic green sheets and a conductor embedded between adjacent ceramic green sheets;
(Ii) a second step of forming a groove having a slope inclined with respect to the main surface by cutting into the main surface of the green laminate;
(Iii) a third step of forming an electrode pattern on the green laminate so as to continuously cover the main surface side portion of the slope of the groove and a part of the main surface;
(Iv) a fourth step of firing the green laminate and the electrode pattern to obtain a mother substrate having the ceramic body and the electrode layer on the ceramic body;
(V) a fifth step in which a plating layer is provided on the electrode layer to form a terminal electrode having the electrode layer and the plating layer; and (vi) the mother substrate is cut along the groove to obtain a ceramic body. And a terminal electrode that covers a part of the main surface side of the inclined surface so as not to exceed an extension of the side surface perpendicular to the main surface together with a part of the main surface of the ceramic body. 6th process. Hereinafter, details of each process will be described.
第1工程は、グリーン積層体を形成する工程である。バリスタを作製する場合、例えば、酸化亜鉛、希土類金属の酸化物、カルシウム酸化物、ケイ素酸化物、及びその他の成分を各々秤量した後、各成分を混合してバリスタ原料を調製する。このバリスタ原料と、有機ビヒクルとを混練して、バリスタ層形成用のスラリーを得る。有機ビヒクルとは、有機バインダを有機溶剤中に溶解したものである。有機バインダとしては、エチルセルロース及びポリビニルブチラール等が挙げられる。有機溶剤としては、テルピネオール、ブチルカルビトール、アセトン、及びトルエン等が挙げられる。 The first step is a step of forming a green laminate. When producing a varistor, for example, zinc oxide, rare earth metal oxide, calcium oxide, silicon oxide, and other components are weighed, and then each component is mixed to prepare a varistor raw material. The varistor raw material and the organic vehicle are kneaded to obtain a varistor layer forming slurry. An organic vehicle is obtained by dissolving an organic binder in an organic solvent. Examples of the organic binder include ethyl cellulose and polyvinyl butyral. Examples of the organic solvent include terpineol, butyl carbitol, acetone, and toluene.
上述のスラリーを、ドクターブレード法等の公知の方法により、例えばポリエチレンテレフタレートからなるフィルム上に塗布した後、乾燥して厚さ30μm程度の膜を形成する。こうして得られた膜をフィルムから剥離してセラミックグリーンシートを得る。得られたセラミックグリーンシートの所定の位置に、レーザー加工等によってスルーホールを形成する。 The above slurry is applied on a film made of, for example, polyethylene terephthalate by a known method such as a doctor blade method, and then dried to form a film having a thickness of about 30 μm. The film thus obtained is peeled from the film to obtain a ceramic green sheet. Through holes are formed at predetermined positions of the obtained ceramic green sheet by laser processing or the like.
次に、セラミックグリーンシートに、セラミック素体10(バリスタ素体)内に埋設される内部電極42に対応する電極パターン(導体)を形成する。この電極パターンは、例えば、各種金属粉末、ガラスフリット、酸化物粉末、有機バインダ及び有機溶剤を混合した導電ペーストをスクリーン印刷法によって塗布し、乾燥させることにより形成する。有機バインダとしては、エチルセルロース及びポリビニルブチラール等が挙げられる。有機溶剤としては、テルピネオール、ブチルカルビトール、アセトン、及びトルエン等が挙げられる。
Next, an electrode pattern (conductor) corresponding to the
次に、所望の各種電極パターンが形成されたセラミックグリーンシートを所定の順序で重ねる。また、電極パターンが形成されていないセラミックグリーンシートを適宜挿入して重ねてもよい。このようにして、複数のセラミックグリーンシートと、隣接するセラミックグリーンシートの間に埋設された導体と、を有するグリーン積層体を得ることができる。 Next, ceramic green sheets on which various desired electrode patterns are formed are stacked in a predetermined order. Further, a ceramic green sheet on which no electrode pattern is formed may be appropriately inserted and stacked. In this way, a green laminate having a plurality of ceramic green sheets and a conductor embedded between adjacent ceramic green sheets can be obtained.
第2工程は、切断刃等を用いて、グリーン積層体の主面に切り込みを入れて、主面に対して傾斜した斜面を有する溝を形成する工程である。なお、ここでいう「主面」とは、セラミックグリーンシートの積層方向に直交するグリーン積層体の面である。 The second step is a step of forming a groove having an inclined surface with respect to the main surface by cutting into the main surface of the green laminate using a cutting blade or the like. Here, the “main surface” is a surface of the green laminate that is orthogonal to the lamination direction of the ceramic green sheets.
図3は、対向する一対の主面に溝が形成されたグリーン積層体の模式図である。図3では、グリーン積層体50の内部構造を説明するために、グリーン積層体50を厚さ方向に切断したときの側面の断面構造が示されている。グリーン積層体50は、セラミック層となるセラミックグリーンシート55と内部電極となる導体54とが交互に積層された積層体である。グリーン積層体50の主面50aには、格子状に縦断面形状がV字型である溝52が形成されている。図3では、溝52は、グリーン積層体50の一方の主面50a側にのみ形成したが、グリーン積層体50の両方の主面50a,50bに形成してもよい。これによって、マザー基板の反りを抑制することができる。
FIG. 3 is a schematic diagram of a green laminated body in which grooves are formed on a pair of opposed main surfaces. In FIG. 3, in order to explain the internal structure of the green
溝52の深さは、得られるマザー基板の高い剛性を維持する観点から、好ましくはグリーン積層体50の厚みの半分以下である。溝52の縦断面形状はV字型に限定されるものではなく、例えば、台形型であってもよい。
The depth of the
第3工程は、溝52の斜面の主面50a側の部分と主面50aの部分とを連続して覆うように、グリーン積層体50の上に電極パターンを形成する工程である。
The third step is a step of forming an electrode pattern on the
電極パターンは、例えば、導電ペーストをスクリーン印刷法で塗布した後、乾燥して形成することができる。導電ペーストは、金属粉末、ガラスフリット、酸化物粉末、有機バインダ及び有機溶剤を混合して調製することができる。有機溶剤及び有機バインダは、内部電極形成用の導電ペーストの調製に用いたものと同様のものを用いることができる。 The electrode pattern can be formed, for example, by applying a conductive paste by screen printing and then drying. The conductive paste can be prepared by mixing metal powder, glass frit, oxide powder, organic binder and organic solvent. The organic solvent and the organic binder can be the same as those used for preparing the conductive paste for forming the internal electrode.
導電ペーストは、グリーン積層体50の主面50a上に形成された互いに平行で、且つ、所定間隔を隔てて帯状に塗布する。このとき、溝52の底部には、導電ペーストを塗布せず、溝52の斜面16の上部のみに導電ペーストを塗布する。このようにして塗布した電極ペーストを乾燥することによって電極パターンを形成することができる。
The conductive paste is applied in a strip shape in parallel to each other and on the
図4は、電極パターンが形成されたグリーン積層体50の一部を拡大して示す側面図である。電極パターン56はグリーン積層体50の主面50aの溝52側の部分と、斜面16の溝52の上縁側の部分とを覆うように形成される。また、電極パターン56は、溝52の底部17を通る主面50aに垂直な延長線L1を越えないように形成される。電極パターンをこのような形状とすることによって、後の工程で溝52に沿ってマザー基板を切断する際に、めっき延びの発生を抑制することができる。電極パターン58は、主面50aの一部と、図示しない斜面の溝の上縁側の部分とを覆うように形成される。
FIG. 4 is an enlarged side view showing a part of the green
第4工程は、グリーン積層体50及び電極パターンを焼成して、セラミック素体とセラミック素体の上に電極層と、を有するマザー基板を得る工程である。焼成条件は、例えば、焼成温度を850〜1300℃、焼成時間を0.5〜24時間とする。電極パターンが主成分として銅等の卑金属を含む場合、窒素雰囲気中で焼成することが好ましい。一方、電極パターンが主成分としてパラジウム又は銀等の貴金属を含む場合、大気中で焼成することが好ましい。なお、焼成の前に、180〜400℃で0.5〜24時間加熱する、脱バインダを行うことが好ましい。
The fourth step is a step of firing the
マザー基板は、図4に示すグリーン積層体50及び電極パターン56,58と同様の形状を有する。マザー基板は、両主面に、溝を有することから、反りの発生が十分に抑制されている。マザー基板は、複数のセラミック素体10を一体的に有する。また、それぞれのセラミック素体10の主面上には、電極層が形成されている。
The mother substrate has the same shape as the
第5工程は、セラミック素体10の上に形成された電極層の上にめっき層を設けて、電極層とめっき層とを有する端子電極を形成する工程である。めっき層は、電解めっき法、無電解めっき法等によって形成することができる。
The fifth step is a step of forming a terminal electrode having an electrode layer and a plating layer by providing a plating layer on the electrode layer formed on the
第6工程は、マザー基板を、溝52に沿って切断して、セラミック素体10と、該セラミック素体10の主面12上に帯状の端子電極20と、を備える、セラミック電子部品100を得る工程である。具体的には、切断刃(ブレード)を用いて、マザー基板を、マザー基板の主面上に形成された溝52にて切断する。これによって、個品化された複数のセラミック電子部品100を得ることができる。切断時には、切断刃が図4に示す延長線L1に沿って、溝52に挿入されて、マザー基板が切断される。本実施形態のマザー基板では、端子電極20が、延長線L1から越えないように設けられているため、切断刃で端子電極20を切断することなく、マザー基板を切断することができる。したがって、めっき延びの発生を回避することが可能となる。その結果、めっき延びに伴って発生するバリを排除する工程を行う必要がなくなるため、製造プロセスを簡素化することができる。また、セラミック電子部品100の信頼性も向上することができる。
In the sixth step, the mother substrate is cut along the
次に、本発明のセラミック電子部品の製造方法の別の実施形態を説明する。本実施形態のセラミック電子部品の製造方法(第2の製造方法)は、
(i)複数のセラミックグリーンシートと、隣接するセラミックグリーンシートの間に埋設された導体と、を有するグリーン積層体を形成する第1工程、
(ii)グリーン積層体の主面に切り込みを入れて、主面に対して傾斜した斜面を有する溝を形成する第2工程、
(iii)グリーン積層体を焼成して、セラミック素体を有するマザー基板を得る第3工程、
(iv)溝の斜面の主面側の部分と主面の一部とを連続して覆うように、マザー基板上に電極層を形成する第4工程、
(v)電極層の上にめっき層を設けて、電極層とめっき層とを有する端子電極を形成する第5工程、及び
(vi)マザー基板を、溝に沿って切断して、セラミック素体と、該セラミック素体の主面の一部とともに、該主面に垂直な側面の延長線を越えないように斜面の主面側の部分を覆う端子電極と、を備える、セラミック電子部品を得る第6工程、を有する。
Next, another embodiment of the method for producing a ceramic electronic component of the present invention will be described. The method for manufacturing a ceramic electronic component of the present embodiment (second manufacturing method)
(I) a first step of forming a green laminate having a plurality of ceramic green sheets and a conductor embedded between adjacent ceramic green sheets;
(Ii) a second step of forming a groove having a slope inclined with respect to the main surface by cutting into the main surface of the green laminate;
(Iii) a third step of firing the green laminate to obtain a mother substrate having a ceramic body;
(Iv) a fourth step of forming an electrode layer on the mother substrate so as to continuously cover the main surface side portion of the slope of the groove and a part of the main surface;
(V) a fifth step in which a plating layer is provided on the electrode layer to form a terminal electrode having the electrode layer and the plating layer; and (vi) the mother substrate is cut along the groove to obtain a ceramic body. And a terminal electrode that covers a part of the main surface side of the slope so as not to exceed an extension line of a side surface perpendicular to the main surface together with a part of the main surface of the ceramic body. 6th process.
上述の第2の製造方法のうち、第1工程、第2工程、第5工程及び第6工程は、上述の第1の製造方法と同様である。したがって、ここでは、第2の製造方法の第3工程及び第4工程について説明する。 Of the above-described second manufacturing method, the first step, the second step, the fifth step, and the sixth step are the same as the above-described first manufacturing method. Therefore, here, the third step and the fourth step of the second manufacturing method will be described.
第3工程は、第2工程で得られたグリーン積層体50を焼成して、複数のセラミック素体を有するマザー基板を得る工程である。図3に示すグリーン積層体50の焼成条件は、例えば、焼成温度を850〜1300℃、焼成時間を0.5〜24時間とする。焼成は、グリーン積層体50に埋設された導体54が主成分としてパラジウム又は銀等の貴金属を含む場合、大気中で行うことが好ましい。一方、導体54が主成分としてニッケル又は銅等の卑金属を含む場合、不活性雰囲気中で行うことが好ましい。焼成の前に、グリーン積層体50を180〜400℃で0.5〜24時間加熱する、脱バインダを行うことが好ましい。
The third step is a step of firing the
第4工程は、マザー基板に設けられた溝の斜面の主面側の部分と主面の一部とを連続して覆うように、マザー基板上に電極層を形成する工程である。電極層の形成は以下の手順で行うことができる。まず、導電ペーストを調製する。導電ペーストは、金属粉末、ガラスフリット、酸化物粉末、有機バインダ及び有機溶剤を混合して調製することができる。有機溶剤及び有機バインダは、内部電極形成用の導電ペーストの調製に用いたものと同様のものを用いることができる。 The fourth step is a step of forming an electrode layer on the mother substrate so as to continuously cover the main surface side portion of the slope of the groove provided on the mother substrate and a part of the main surface. The electrode layer can be formed by the following procedure. First, a conductive paste is prepared. The conductive paste can be prepared by mixing metal powder, glass frit, oxide powder, organic binder and organic solvent. The organic solvent and the organic binder can be the same as those used for preparing the conductive paste for forming the internal electrode.
導電ペーストは、マザー基板の主面上に形成された溝52の斜面に掛かるように塗布する。このとき、溝52の底部17には、導電ペーストを塗布せず、溝52の斜面16の上部のみに導電ペーストを塗布する。導電ペーストの塗布は、スクリーン印刷法によって行うことができる。このようにして塗布した電極ペーストを乾燥することによって電極パターンを形成することができる。
The conductive paste is applied so as to be applied to the slope of the
図4は、電極パターンが形成されたマザー基板60の一部を拡大して示す側面図である。電極パターン56はマザー基板60の主面60aの溝52側の部分と、斜面16の溝52の上縁側の部分とを覆うように形成される。また、電極パターン56は、溝52の底部17を通って主面60aに垂直な延長線L1を越えないように形成される。電極パターンをこのような形状とすることによって、後の工程で溝52に沿ってマザー基板60を切断する際に、めっき延びの発生を抑制することができる。電極パターン58は、主面60aの一部と、図示しない斜面の溝の上縁側の部分とを覆うように形成される。
FIG. 4 is an enlarged side view showing a part of the
このようにして形成した電極パターン56,58を500〜1300℃で焼き付けて、マザー基板60の主面60a上に、互いに平行に配列した帯状の電極層を形成する。
The
電極層の形成方法は、上述の方法に限定されず、例えば、マスクスパッタ法によって形成してもよい。この場合、所定形状のスリットを有するマスクを用いて電極層を形成することができる。ここで用いるマスクは、溝52の底部17に電極層が形成されないような形状のスリットを有する。
The method for forming the electrode layer is not limited to the above-described method, and for example, the electrode layer may be formed by a mask sputtering method. In this case, the electrode layer can be formed using a mask having a slit having a predetermined shape. The mask used here has a slit shaped so that no electrode layer is formed on the bottom 17 of the
第5工程では、電極層の上にめっき層を設けて、電極層とめっき層とを有する端子電極を形成する。また、第6工程では、マザー基板60を、溝52に沿って切断して、セラミック素体10と、セラミック素体10の主面12に垂直な側面13、14の延長線を越えないように斜面の主面側の部分を覆う端子電極20と、を備える、セラミック電子部品を得る。第5工程及び第6工程は、上述の実施形態と同様である。
In the fifth step, a plating layer is provided on the electrode layer to form a terminal electrode having the electrode layer and the plating layer. Further, in the sixth step, the
本実施形態の製造方法では、グリーン積層体50を焼成してマザー基板60を得た後に、電極層を形成している。このため、端子電極の材料選択の自由度が向上する。また、低温焼成可能な導電材や樹脂電極等を使用することも可能となる。
In the manufacturing method of this embodiment, after the green
なお、上述の第1及び第2の製造方法は、バリスタの製造方法に限定されるものではなく、積層型セラミックコンデンサの製造方法にも適用可能である。積層型セラミックコンデンサを作製する場合は、バリスタ層形成用のスラリーに変えて、誘電体層形成用のスラリーを用いる。誘電体層形成用のスラリーは、チタン酸バリウムを主成分とする誘電体材料に、有機溶剤及び可塑剤を加え、混合することによって調製することができる。 The first and second manufacturing methods described above are not limited to the varistor manufacturing method, and can also be applied to a multilayer ceramic capacitor manufacturing method. When producing a multilayer ceramic capacitor, a slurry for forming a dielectric layer is used instead of the slurry for forming a varistor layer. The slurry for forming the dielectric layer can be prepared by adding and mixing an organic solvent and a plasticizer to a dielectric material mainly composed of barium titanate.
<第2実施形態>
図5は、本発明のセラミック電子部品の第2実施形態を模式的に示す斜視図である。セラミック電子部品110は、セラミック素体10と、セラミック素体10の主面12上に6個の端子電極20と、を備える。本実施形態のセラミック電子部品110は、セラミック素体10の主面12上に、6個の端子電極22,23,24,26,27,28を備える点で、第1実施形態のセラミック電子部品100と異なっている。
Second Embodiment
FIG. 5 is a perspective view schematically showing a second embodiment of the ceramic electronic component of the present invention. The ceramic
6個の端子電極のうち、端子電極22,24,26,28は、主面12の4隅に設けられている。端子電極22,26は、主面12の一端部(側面14に対向する側面側)に、側面13に垂直な方向に対向配置されている。端子電極24,28は、主面12の他端部(側面14側)に、側面13に垂直な方向に対向配置されている。また、端子電極23,27は、主面12の側面14に垂直な方向における中央部に、側面13に垂直な方向に対向配置されている。
Of the six terminal electrodes, the
端子電極24は、主面12の一部とともに、主面12と側面13との間にある斜面16の主面12側の部分、及び主面12と側面14との間にある斜面18の主面12側の部分を覆うように設けられている。主面12の隅に設けられる端子電極22,26,28は、端子電極24と同様に、隣り合う2つの斜面の主面12側の部分を覆うように設けられている。
The
端子電極23は、主面12の一部とともに、主面12と側面13との間にある斜面16の主面12側の部分を覆うように設けられている。端子電極27は、端子電極23と同様に、主面12と主面12を挟んで斜面16とは反対側にある斜面(図示せず)の主面12側の部分を覆うように設けられている。
The
セラミック電子部品110におけるセラミック素体10は、第1実施形態におけるセラミック電子部品100と同様の構成を有する。また、セラミック電子部品110は、第1実施形態におけるセラミック電子部品100と同様にして製造することができる。
The
上記第1及び第2実施形態のセラミック電子部品100,110は、端子電極20がセラミック素体10の側面14(側面13)の延長線L1を越えないように、セラミック素体10の斜面18(斜面16)の主面12側の部分を覆うように形成されているため、実装面積を小さくすることができる。また、切断時におけるめっき延びが発生せず、バリの発生を抑制することができる。これによって、バリを除去する工程を省略することが可能となり生産性が向上する。また、通常のLGA端子に比べて、はんだのボイド抜けが向上する。したがって、セラミック電子部品100,110は、優れた信頼性を有する。
In the ceramic
以上、本発明の好適な実施形態について説明したが、本発明は上記実施形態に何ら限定されるものではない。本発明のセラミック電子部品は、セラミック素体10の主面12の反対側の面上に抵抗体やガラス層を有していてもよい。また、上記実施形態では、セラミック電子部品100をバリスタ又は積層型セラミックコンデンサとして説明したが、本発明はこれらに限定されるものではない。本発明のセラミック電子部品は、インダクタ、又はLCR(インダクタ、コンデンサ、抵抗の複合電子部品)であってもよい。また、セラミック素体10は、セラミック層としてバリスタ層又は誘電体層の代わりに磁性体層を有するものであってもよい。
The preferred embodiment of the present invention has been described above, but the present invention is not limited to the above embodiment. The ceramic electronic component of the present invention may have a resistor and a glass layer on the surface opposite to the
本発明によれば、実装面積が小さいセラミック電子部品を容易に製造することが可能なセラミック電子部品の製造方法を提供することができる。また、実装面積を小さくすることが可能であり、信頼性の高いセラミック電子部品を提供することができる。 ADVANTAGE OF THE INVENTION According to this invention, the manufacturing method of the ceramic electronic component which can manufacture the ceramic electronic component with a small mounting area easily can be provided. In addition, the mounting area can be reduced, and a highly reliable ceramic electronic component can be provided.
10…セラミック素体、12…面(主面)、13,14…側面、16,18…斜面、17…底部、20,21,22,23,24,25,26,27,28,29…端子電極、40セラミック層、41…スルーホール電極、42…内部電極、50…グリーン積層体、50a,50b…主面、52…溝、54…導体、55…セラミックグリーンシート、56,58…電極パターン、60…マザー基板、60a,60b…主面、100,110…セラミック電子部品。
DESCRIPTION OF
Claims (1)
前記セラミック素体は、前記主面及び前記主面に垂直な側面の間に前記主面に対して傾斜した斜面を有しており、 The ceramic body has a slope inclined with respect to the main surface between the main surface and a side surface perpendicular to the main surface;
前記端子電極は、前記主面の一部とともに、前記側面の延長線を越えないように前記斜面の前記主面側の部分を覆うセラミック電子部品。 The said terminal electrode is a ceramic electronic component which covers the part by the side of the said main surface of the said slope so that it may not exceed the extended line of the said side surface with a part of said main surface.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010190916A JP5668370B2 (en) | 2010-08-27 | 2010-08-27 | Ceramic electronic component and manufacturing method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010190916A JP5668370B2 (en) | 2010-08-27 | 2010-08-27 | Ceramic electronic component and manufacturing method thereof |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012049371A JP2012049371A (en) | 2012-03-08 |
JP5668370B2 true JP5668370B2 (en) | 2015-02-12 |
Family
ID=45903898
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010190916A Active JP5668370B2 (en) | 2010-08-27 | 2010-08-27 | Ceramic electronic component and manufacturing method thereof |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5668370B2 (en) |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2870371B2 (en) * | 1993-08-05 | 1999-03-17 | 株式会社村田製作所 | LAMINATED ELECTRONIC COMPONENT, ITS MANUFACTURING METHOD AND ITS CHARACTERISTIC MEASUREMENT METHOD |
JPH1146061A (en) * | 1997-07-28 | 1999-02-16 | Matsushita Electric Works Ltd | Manufacture of printed-wiring board |
JP4215300B2 (en) * | 1998-07-30 | 2009-01-28 | 三洋電機株式会社 | Manufacturing method of semiconductor device |
JP4651152B2 (en) * | 2000-03-27 | 2011-03-16 | 京セラ株式会社 | Multi-cavity ceramic wiring board |
JP2007165477A (en) * | 2005-12-12 | 2007-06-28 | Tdk Corp | Manufacturing method for electronic component |
-
2010
- 2010-08-27 JP JP2010190916A patent/JP5668370B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2012049371A (en) | 2012-03-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5206440B2 (en) | Ceramic electronic components | |
US9781828B2 (en) | Module substrate and method for manufacturing module substrate | |
JP4636180B2 (en) | Multilayer ceramic electronic components | |
US10121593B2 (en) | Composite electronic component | |
JP2010003891A (en) | Multilayer ceramic electronic component, and manufacturing method thereof | |
KR102477887B1 (en) | Multilayer ceramic capacitor | |
JP5852321B2 (en) | Multilayer ceramic capacitor | |
JP2004259991A (en) | Laminated ceramic component | |
KR100709914B1 (en) | Multilayer chip varistor | |
JP2012009679A (en) | Ceramic electronic component and method of manufacturing the same | |
US8004819B2 (en) | Capacitor array and method for manufacturing the same | |
JP2003022929A (en) | Laminated ceramic capacitor | |
JP2016076582A (en) | Ceramic electronic component | |
KR101452127B1 (en) | Multi-layered ceramic electronic part, manufacturing method thereof and board for mounting the same | |
KR20140046301A (en) | Multi-layered ceramic electronic parts and method of manufacturing the same | |
JP2000340448A (en) | Laminated ceramic capacitor | |
JP5668370B2 (en) | Ceramic electronic component and manufacturing method thereof | |
JP6110927B2 (en) | Multilayer ceramic capacitor | |
JP7055588B2 (en) | Electronic components | |
JP2012009680A (en) | Ceramic electronic component | |
JP6984688B2 (en) | Composite electronic components | |
JP2006041319A (en) | Surface-mounted multiple capacitor and mounting structure thereof | |
JP4797362B2 (en) | Multilayer electronic components | |
JP2000114100A (en) | Multiple electronic part | |
JPH11340082A (en) | Multilayer chip component and its manufacture |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130418 |
|
RD05 | Notification of revocation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7425 Effective date: 20130424 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140123 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140128 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140310 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20141118 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20141201 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5668370 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |