JP5661216B1 - Esd検証装置、esd検証方法、およびコンピュータをesd検証装置として機能させるプログラム - Google Patents
Esd検証装置、esd検証方法、およびコンピュータをesd検証装置として機能させるプログラム Download PDFInfo
- Publication number
- JP5661216B1 JP5661216B1 JP2014202014A JP2014202014A JP5661216B1 JP 5661216 B1 JP5661216 B1 JP 5661216B1 JP 2014202014 A JP2014202014 A JP 2014202014A JP 2014202014 A JP2014202014 A JP 2014202014A JP 5661216 B1 JP5661216 B1 JP 5661216B1
- Authority
- JP
- Japan
- Prior art keywords
- terminals
- esd
- circuit
- connection data
- analysis
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
Description
即ち、設計された集積回路の2端子間のESD特性を出力するESD検証装置であって、
前記集積回路の全体回路接続データに含まれる外部端子から、定められた2端子に対し、前記2端子の間の全ての素子を抽出し、第1外部端子間回路縮約接続データを作成する第1縮約手段と、
前記第1外部端子間回路縮約接続データに対し、設定された追跡終了素子により、前記2端子のおのおのから前記追跡終了素子までの間に含まれる素子のみを抽出し、第2外部端子間回路縮約接続データを作成する第2縮約手段と、
前記第2外部端子間回路縮約接続データに対し、MOSトランジスタ、バイポーラトランジスタおよび容量素子を定められたESDデバイスモデルに変換し、第3外部端子間回路縮約接続データを作成する第3縮約手段と、
前記第3外部端子間回路縮約接続データに対し、前記2端子間にサージ電流を印加したときの過渡解析を行い、前記2端子間のESD特性を出力する解析手段と、
を有するESD検証装置とする。
図1は本発明の実施の形態によるESD検証装置の構成を示すブロック図である。ESD検証装置は、主として、それぞれ破線で囲まれたコンピュータプログラムとしての4つの部分から構成される。図で上から順に、第1縮約手段21、第2縮約手段22、第3縮約手段23、および解析手段24である。
(1)A − B (2)A − C (3)A − D
(4)B − C (5)B − D (6)C − D
これらの6パターンについてESD解析を実施することになる。
第1外部端子間回路縮約接続データ6は、端子間接続抽出処理部5によって全体回路接続データ2から外部端子間組み合わせ選択部4で設定した2端子間の組み合わせの数だけ用意された回路シミュレーションのための回路接続データである。
図6は(a)がPNPバイポーラトランジスタ、(b)がNPNバイポーラトランジスタ、(c)が容量素子のESDデバイスモデルの等価回路をそれぞれ示している。図6(c)の容量素子においては、容量素子の酸化膜耐圧を規定するためにダイオードが並列に配置されている。
2 全体回路接続データ
3 全外部端子抽出処理部
4 外部端子間組合せ選択部
5 端子間接続追跡処理部
6 第1外部端子間回路縮約接続データ
7 追跡終了素子テーブル
8 端子間接続追跡処理部
9 第2外部端子間回路縮約接続データ
10 ESDデバイスモデル
11 ESDデバイスモデル変換処理部
12 第3外部端子間回路縮約接続データ
13 シミュレーション実行部
14 解析結果処理部
15 解析結果表示部
Claims (8)
- 設計された集積回路の2端子間のESD特性を出力するESD検証装置であって、
前記集積回路の全体回路接続データに含まれる外部端子から、2端子を設定し、前記2端子の間の全ての素子を抽出し、第1外部端子間回路縮約接続データを作成する第1縮約手段と、
前記第1外部端子間回路縮約接続データに対し、設定された追跡終了素子により、前記2端子のおのおのから前記追跡終了素子までの間に含まれる素子のみを抽出し、第2外部端子間回路縮約接続データを作成する第2縮約手段と、
前記第2外部端子間回路縮約接続データに対し、MOSトランジスタ、バイポーラトランジスタおよび容量素子を定められたESDデバイスモデルに変換し、第3外部端子間回路縮約接続データを作成する第3縮約手段と、
前記第3外部端子間回路縮約接続データに対し、前記2端子間にサージ電流を印加したときの過渡解析を行い、前記2端子間のESD特性を出力する解析手段と、
を有するESD検証装置。 - 前記ESD特性はダイオードを流れる電流値により代表される請求項1記載のESD検証装置。
- 前記第1縮約手段は、
前記全体回路接続データから前記外部端子を抽出する全外部端子抽出処理部と、
抽出された前記外部端子から2端子を選択する外部端子間組合せ選択部と、
選択された前記2端子の間に接続されている全ての素子を前記全体回路接続データから抽出して、前記第1外部端子間回路縮約接続データを作成する端子間接続抽出処理部と、
を有する請求項1または2に記載のESD検証装置。 - 前記第2縮約手段は、
追跡終了素子を設定する追跡終了素子テーブルと、
前記第1外部端子間回路縮約接続データより、前記追跡終了素子テーブルで設定される前記追跡終了素子までを抽出し、前記追跡終了素子を超えた領域の素子は省くことで、前記第2外部端子間回路縮約接続データを作成する端子間接続追跡処理部と、
を有する請求項3記載のESD検証装置。 - 前記第3縮約手段は、
ESDデバイスモデルと、
前記ESDデバイスモデルを用いて、前記第2外部端子間回路縮約接続データに含まれるMOSトランジスタ、バイポーラトランジスタ、および容量素子を容量とダイオードの組み合わせにより置き換え、第3外部端子間回路縮約接続データを作成するESDデバイスモデル変換処理部と、
を有する請求項4記載のESD検証装置。 - 前記解析手段は、
前記第3外部端子間回路縮約接続データに対し、前記2端子の間の過渡解析を行うシミュレーション実行部と、
前記シミュレーション実行部で得られたシミュレーション結果より、ESDデバイスモデルにより置換されたダイオードに流れる電流値を抽出し、リストアップする解析結果処理部と、
前記解析結果処理部でリストアップされた前記ダイオードに流れる電流をリスト表示する解析結果表示部と、
を有する請求項5記載のESD検証装置。 - 第1縮約手段、第2縮約手段、第3縮約手段、および解析手段を備えるコンピュータによる2端子間のESD検証方法であって、
前記第1縮約手段が、記憶部に記憶された集積回路の全体回路接続データに含まれる外部端子から、2端子を設定し、前記2端子の間の全ての素子を抽出することと、
前記第2縮約手段が、抽出された前記2端子の間の全ての素子から、設定された追跡終了素子により、前記2端子のおのおのから前記追跡終了素子までの間に含まれる素子のみを抽出することと、
前記第3縮約手段が、前記2端子のおのおのから前記追跡終了素子までの間に含まれる前記素子のうち、MOSトランジスタ、バイポーラトランジスタおよび容量素子を定められたESDデバイスモデルに変換することと、
前記解析手段が、前記ESDデバイスモデルに変換された前記2端子のおのおのから前記追跡終了素子までの間に含まれる前記素子に対し、前記2端子間にサージ電流を印加したときの過渡解析を行い、前記2端子間のESD特性を出力することと、
を有する2端子間のESD検証方法。 - コンピュータを請求項1乃至6のいずれか1項に記載のESD検証装置として機能させるプログラム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014202014A JP5661216B1 (ja) | 2014-09-30 | 2014-09-30 | Esd検証装置、esd検証方法、およびコンピュータをesd検証装置として機能させるプログラム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014202014A JP5661216B1 (ja) | 2014-09-30 | 2014-09-30 | Esd検証装置、esd検証方法、およびコンピュータをesd検証装置として機能させるプログラム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP5661216B1 true JP5661216B1 (ja) | 2015-01-28 |
JP2016071727A JP2016071727A (ja) | 2016-05-09 |
Family
ID=52437549
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014202014A Active JP5661216B1 (ja) | 2014-09-30 | 2014-09-30 | Esd検証装置、esd検証方法、およびコンピュータをesd検証装置として機能させるプログラム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5661216B1 (ja) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005141512A (ja) * | 2003-11-07 | 2005-06-02 | Matsushita Electric Ind Co Ltd | 半導体集積回路検証装置 |
JP2012068798A (ja) * | 2010-09-22 | 2012-04-05 | Toshiba Corp | Esd検証装置、esd検証方法およびesd検証プログラム |
JP2013097682A (ja) * | 2011-11-02 | 2013-05-20 | Sharp Corp | Esd耐量検証方法及びesd耐量検証装置 |
-
2014
- 2014-09-30 JP JP2014202014A patent/JP5661216B1/ja active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005141512A (ja) * | 2003-11-07 | 2005-06-02 | Matsushita Electric Ind Co Ltd | 半導体集積回路検証装置 |
JP2012068798A (ja) * | 2010-09-22 | 2012-04-05 | Toshiba Corp | Esd検証装置、esd検証方法およびesd検証プログラム |
JP2013097682A (ja) * | 2011-11-02 | 2013-05-20 | Sharp Corp | Esd耐量検証方法及びesd耐量検証装置 |
Also Published As
Publication number | Publication date |
---|---|
JP2016071727A (ja) | 2016-05-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7243317B2 (en) | Parameter checking method for on-chip ESD protection circuit physical design layout verification | |
US11663387B2 (en) | Fault diagnostics | |
CN102096743B (zh) | 基于网络s参数提取的rficesd防护电路优化方法 | |
US9000524B2 (en) | Method and apparatus for modeling multi-terminal MOS device for LVS and PDK | |
CN102306210A (zh) | 用于版图原理图一致性验证的mos晶体管建模方法 | |
Zhang et al. | A full-chip ESD protection circuit simulation and fast dynamic checking method using SPICE and ESD behavior models | |
Lin et al. | Whole-chip ESD protection design verification by CAD | |
Lescot et al. | Static low power verification at transistor level for SoC design | |
Li et al. | A scalable Verilog-A modeling method for ESD protection devices | |
JP5661216B1 (ja) | Esd検証装置、esd検証方法、およびコンピュータをesd検証装置として機能させるプログラム | |
US8954306B2 (en) | Component behavior modeling using separate behavior model | |
Li et al. | Predictive full circuit ESD simulation and analysis using extended ESD compact models: Methodology and tool implementation | |
US10403643B2 (en) | Inverter circuitry | |
Etherton et al. | A new full-chip verification methodology to prevent CDM oxide failures | |
Poon et al. | A full-chip ESD simulation flow | |
Khazhinsky et al. | Electronic design automation (EDA) solutions for ESD-robust design and verification | |
CN105808811A (zh) | 电路仿真设备、电路仿真方法和电路仿真程序 | |
Tong et al. | HBM failure diagnosis on a high-frequency analog design with full-chip dynamic ESD simulation | |
Zhan et al. | ESDZapper: A new layout-level verification tool for finding critical discharging path under ESD stress | |
Secareanu et al. | An automated tool for minimizing product failures due to parasitic BJTs and SCRs | |
US20140068535A1 (en) | System and method for configuring a transistor device using rx tuck | |
CN105428350B (zh) | 静电放电保护元件的模拟等效电路及其模拟方法 | |
JP2006148029A (ja) | 回路シミュレーション装置 | |
US11907635B2 (en) | Modeling circuit of field effect transistor for symmetric modeling of electrostatic discharge characteristic, method of designing integrated circuit using the same and method of manufacturing integrated circuit using the same | |
Tian et al. | A predictive full chip dynamic ESD simulation and analysis tool for analog and mixed-signal ICs |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20141104 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20141111 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20141202 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5661216 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |