JP5661137B2 - Printed circuit board and optical transmission device - Google Patents
Printed circuit board and optical transmission device Download PDFInfo
- Publication number
- JP5661137B2 JP5661137B2 JP2013083343A JP2013083343A JP5661137B2 JP 5661137 B2 JP5661137 B2 JP 5661137B2 JP 2013083343 A JP2013083343 A JP 2013083343A JP 2013083343 A JP2013083343 A JP 2013083343A JP 5661137 B2 JP5661137 B2 JP 5661137B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- power supply
- substrate
- clock signal
- inner layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000003287 optical effect Effects 0.000 title claims description 37
- 230000005540 biological transmission Effects 0.000 title claims description 23
- 239000000758 substrate Substances 0.000 claims description 52
- 230000002238 attenuated effect Effects 0.000 claims description 9
- 239000002184 metal Substances 0.000 claims description 9
- 229910052751 metal Inorganic materials 0.000 claims description 9
- 239000010410 layer Substances 0.000 description 38
- 230000000694 effects Effects 0.000 description 20
- 230000005684 electric field Effects 0.000 description 17
- 238000010586 diagram Methods 0.000 description 12
- 239000003990 capacitor Substances 0.000 description 10
- 239000002344 surface layer Substances 0.000 description 8
- 230000005284 excitation Effects 0.000 description 7
- 238000004458 analytical method Methods 0.000 description 6
- 238000007796 conventional method Methods 0.000 description 5
- 238000000034 method Methods 0.000 description 4
- 238000004088 simulation Methods 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- 230000005672 electromagnetic field Effects 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 229910000679 solder Inorganic materials 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 230000009977 dual effect Effects 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- 238000004364 calculation method Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 239000011889 copper foil Substances 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 230000005670 electromagnetic radiation Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 239000004744 fabric Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- RGNPBRKPHBKNKX-UHFFFAOYSA-N hexaflumuron Chemical compound C1=C(Cl)C(OC(F)(F)C(F)F)=C(Cl)C=C1NC(=O)NC(=O)C1=C(F)C=CC=C1F RGNPBRKPHBKNKX-UHFFFAOYSA-N 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
Images
Landscapes
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
- Structure Of Printed Boards (AREA)
Description
本発明は、プリント基板及び光伝送装置に関する。 The present invention relates to a printed circuit board and an optical transmission device.
光伝送装置から発生される不要電磁波の強度を所定値以下に抑えることが要求されている。光伝送装置では内蔵するICから放射される電磁波が多いため、ICから放射される電磁波を効果的に抑制する技術が重要となる。 It is required to suppress the intensity of unnecessary electromagnetic waves generated from the optical transmission apparatus to a predetermined value or less. In an optical transmission device, since there are many electromagnetic waves radiated | emitted from built-in IC, the technique which suppresses effectively the electromagnetic waves radiated | emitted from IC becomes important.
そこで、特許文献1には、ICの電源端子とプリント基板の電源供給回路との間に2つのチップコンデンサを適切な配置間隔で設けることで、ICのスイッチングノイズによる不要電磁波の放射を抑制する技術が提案されている。
Therefore,
しかしながら、上記の従来技術では、30MHz〜1GHz程度の周波数範囲においては、不要電磁波を好適に抑制することができるが、高ビットレートで伝送を行う場合に用いられる、例えば20GHz以上の高周波数の信号を扱う際に発生する高周波のノイズ成分に対しては、十分な低減効果が得られなかった。その理由として考えられるのは、以下の2つの要因である。 However, in the above prior art, in the frequency range of about 30 MHz to 1 GHz, unnecessary electromagnetic waves can be suitably suppressed. However, a high-frequency signal of, for example, 20 GHz or more used for transmission at a high bit rate. A sufficient reduction effect could not be obtained with respect to high-frequency noise components generated during handling. The following two factors can be considered as the reason.
まず第1の要因としては、2つのチップコンデンサの有する直列インダクタンスにより低インピーダンス化が困難になっているということが考えられる。そして、第2の要因としては、たとえチップコンデンサによる直列インダクタンスを理想的に低インピーダンス化できたとしても、ループ電流により大きな不要電磁波放射を生じてしまうことが考えられる。電磁波放射の正確な算出には三次元電磁界構造解析ツールによるシミュレーションが必要であるが、ここでは簡単のため以下の式(1)により表される単純な形状モデルによる遠方界での最大電界強度式(Michel Mardiguian著、小林岳彦訳、“EMI設計の実際−放射妨害波の制御”、27ページ、式(2.20)より)を用いて説明する。E=(0.013・V・A・fMHz 2)/D・ZC[V/m] ・・・式(1)なお、式(1)において、fMHzはMHz単位で表した周波数、Aは閉じた電流経路が描くループの面積、Vはノイズとなる励振源の(周波数fMHzにおける)電圧、Zcは励振源の内部インピーダンスを含めた回路インピーダンス、Dは観測位置までの距離を示す。一例として、ICの電源端子における励振源の電流を10mA(すなわちV/Zc=10mA)、ICの電源端子から4.0mm離れた位置で理想的なデカップリング容量で短絡してプリント回路基板の表層配線層−グラウンド配線層間の厚さを0.25mm(すなわちA=1.0mm^2)と仮定し、デカップリング容量より外側の電源配線は無い(すなわち電源配線を介した伝導によるノイズの伝搬、その後のノイズ放射が無い)ものと仮定する。この場合の距離3mの位置で観測される最大電界強度を上記式(1)により算出すると、周波数1GHzの場合には33dB(μV/m)であるのに対し、周波数が高くなった場合、例えば周波数20GHzの場合には、その400倍(+52dB)に増大し、85dB(μV/m)となる。すなわち、周波数1GHz以下の範囲で効果のあった上記の従来技術を理想的にした場合にも、周波数20GHzにおいては強い不要電磁波が容易に放射されてしまうことが示される。 First, as a first factor, it can be considered that it is difficult to reduce the impedance due to the series inductance of the two chip capacitors. As a second factor, even if the series inductance by the chip capacitor can be ideally reduced in impedance, it is considered that large unnecessary electromagnetic wave radiation is generated by the loop current. For accurate calculation of electromagnetic radiation, simulation with a three-dimensional electromagnetic structure analysis tool is required, but here, for simplicity, the maximum electric field strength in the far field using a simple shape model expressed by the following equation (1) This will be described using an equation (from Michel Mardigian, translated by Takehiko Kobayashi, “Practice of EMI Design—Control of Radiated Disturbance Waves”, page 27, Equation (2.20)). E = (0.013 · V · A · f MHz 2 ) / D · Z C [V / m] (Equation (1) In Equation (1), f MHz is a frequency expressed in MHz, A is the area of the loop drawn by the closed current path, V is the voltage (at frequency f MHz ) of the excitation source that becomes noise, Z c is the circuit impedance including the internal impedance of the excitation source, D is the distance to the observation position Show. As an example, the current of the excitation source at the power supply terminal of the IC is 10 mA (that is, V / Z c = 10 mA), and is short-circuited with an ideal decoupling capacitance at a position 4.0 mm away from the power supply terminal of the IC. Assuming that the thickness between the surface wiring layer and the ground wiring layer is 0.25 mm (that is, A = 1.0 mm ^ 2), there is no power wiring outside the decoupling capacitance (that is, noise propagation due to conduction through the power wiring) , And no subsequent noise emission). In this case, when the maximum electric field strength observed at a position of a distance of 3 m is calculated by the above formula (1), it is 33 dB (μV / m) in the case of a frequency of 1 GHz. In the case of a frequency of 20 GHz, the frequency is increased 400 times (+52 dB) to 85 dB (μV / m). That is, even when the above conventional technique that is effective in a frequency range of 1 GHz or less is idealized, it is shown that a strong unnecessary electromagnetic wave is easily radiated at a frequency of 20 GHz.
本発明の目的の一つは、出力されるクロック信号の周波数が高くなっても不要電磁波の放出を抑制できるプリント基板及び光伝送装置を提供することにある。 An object of the present invention is to provide a printed circuit board and an optical transmission device that can suppress the emission of unnecessary electromagnetic waves even when the frequency of an output clock signal is increased.
(1)本発明に係るプリント基板は、基板と、前記基板の一方の表面上に配置された、クロック信号を出力する信号出力回路と、前記クロック信号を増幅するドライバICと、前記ドライバICを含む、前記基板の一方の表面上の一部の領域を被覆する金属製のシールドと、前記基板の内層の接地配線と、前記ドライバICと電源を接続する第1電源配線と、前記第1電源配線に設けられた、前記クロック信号のクロック動作周波数を含む周波数帯域を減衰させる第1トラップフィルタと、を含み、前記シールドは、前記接地配線に接続され、前記第1トラップフィルタは、前記シールドと前記接地配線とに囲まれる空間内に設けられることを特徴とする。 (1) A printed circuit board according to the present invention includes a circuit board, a signal output circuit that outputs a clock signal, a driver IC that amplifies the clock signal, and the driver IC that are arranged on one surface of the circuit board. A metal shield that covers a partial region on one surface of the substrate, a ground wiring on an inner layer of the substrate, a first power supply wiring that connects the driver IC and a power source, and the first power supply A first trap filter for attenuating a frequency band including a clock operating frequency of the clock signal provided in a wiring, wherein the shield is connected to the ground wiring, and the first trap filter is connected to the shield. It is provided in a space surrounded by the ground wiring.
(2)(1)に記載のプリント基板において、前記信号出力回路に電源を接続する第2電源配線と、前記第2電源配線に設けられた、前記クロック信号のクロック動作周波数を含む周波数帯域を減衰させる第2トラップフィルタと、をさらに備え、前記シールドは、前記信号出力回路と前記第2トラップフィルタを被覆することを特徴としてもよい。 (2) In the printed circuit board according to (1), a frequency band including a second power supply wiring for connecting a power supply to the signal output circuit and a clock operating frequency of the clock signal provided in the second power supply wiring. A second trap filter for attenuation; and the shield covers the signal output circuit and the second trap filter.
(3)(1)又は(2)に記載のプリント基板において、前記第1トラップフィルタは、前記第1電源配線の一部と、前記第1電源配線の一部の下方に配置される前記基板の内層配線と、前記内層配線の下方に配置される前記基板の内層の接地配線と、前記内層配線と前記接地配線とを接続するバイアホールと、を含む共振回路であることを特徴としてもよい。 (3) In the printed circuit board according to (1) or (2), the first trap filter is disposed on a part of the first power supply line and below the part of the first power supply line. And a via hole that connects the inner layer wiring and the ground wiring, and a resonance circuit including the inner layer wiring, the ground wiring of the inner layer of the substrate disposed below the inner layer wiring, and a via hole that connects the inner layer wiring and the ground wiring. .
(4)(1)に記載のプリント基板において、前記第1トラップフィルタは、前記第1電源配線の一部と、前記第1電源配線の一部の下方に配置される前記基板の内層配線と、前記内層配線の下方に配置される前記基板の内層の接地配線と、前記第1電源配線の一部と前記内層配線とを接続するバイアホールと、を含む共振回路であることを特徴としてもよい。 (4) In the printed circuit board according to (1), the first trap filter includes a part of the first power supply wiring and an inner layer wiring of the substrate disposed below a part of the first power supply wiring. And a resonance circuit including a ground wiring in the inner layer of the substrate disposed below the inner wiring, and a via hole that connects a part of the first power supply wiring and the inner wiring. Good.
(5)(1)乃至(4)のいずれかに記載のプリント基板において、前記第1電源配線に前記第1トラップフィルタを直列に複数設けたことを特徴としてもよい。 (5) In the printed circuit board according to any one of (1) to (4), a plurality of the first trap filters may be provided in series with the first power supply wiring.
(6)(5)に記載のプリント基板において、前記複数の各第1トラップフィルタのバイアホールの中心間の距離を、前記クロック信号の波長の1/4以下とすることを特徴としてもよい。 (6) In the printed circuit board according to (5), the distance between the centers of the via holes of each of the plurality of first trap filters may be ¼ or less of the wavelength of the clock signal.
(7)(5)又は(6)に記載のプリント基板において、前記複数の各第1トラップフィルタのバイアホールの中心間の距離を、3mm以下とすることを特徴としてもよい。 (7) In the printed circuit board according to (5) or (6), the distance between the centers of the via holes of each of the plurality of first trap filters may be 3 mm or less.
(8)(5)乃至(7)のいずれかに記載のプリント基板において、前記複数の各第1トラップフィルタ毎に減衰させる周波数成分が異なることを特徴としてもよい。 (8) In the printed circuit board according to any one of (5) to (7), the frequency component to be attenuated may be different for each of the plurality of first trap filters.
(9)(1)乃至(8)のいずれかに記載のプリント基板において、前記第1電源配線に設けられたコンデンサを含むことを特徴としてもよい。 (9) The printed circuit board according to any one of (1) to (8), further including a capacitor provided in the first power supply wiring.
(10)本発明に係る光伝送装置は、基板と、前記基板の一方の表面上に配置された、クロック信号を出力する信号出力回路と、前記クロック信号を増幅するドライバICと、前記ドライバICを含む、前記基板の一方の表面上の一部の領域を被覆する金属製のシールドと、前記基板の内層の接地配線と、前記ドライバICと電源とを接続する電源配線と、前記電源配線に設けられた、前記クロック信号のクロック動作周波数を含む周波数帯域を減衰させるトラップフィルタと、前記ドライバICによる増幅されたクロック信号を受けて、光信号を変調して送信する光送信部と、を含み、前記トラップフィルタは、前記基板の表層配線、内層配線、及びバイアホールを含み構成され、前記シールドは、前記接地配線に接続され、前記トラップフィルタは、前記シールドと前記接地配線とに囲まれる空間内に設けられることを特徴とする。 (10) An optical transmission device according to the present invention includes a substrate, a signal output circuit that outputs a clock signal, the driver IC that amplifies the clock signal, and the driver IC, which are disposed on one surface of the substrate. Including a metal shield covering a partial region on one surface of the substrate, a ground wiring of an inner layer of the substrate, a power supply wiring connecting the driver IC and a power supply, and the power supply wiring A trap filter for attenuating a frequency band including a clock operating frequency of the clock signal, and an optical transmission unit that receives the clock signal amplified by the driver IC and modulates and transmits the optical signal. The trap filter includes a surface layer wiring, an inner layer wiring, and a via hole of the substrate, the shield is connected to the ground wiring, and the trap Filter is characterized in that it is provided in a space surrounded by said ground line and the shield.
(11)(10)に記載の光伝送装置において、前記光送信部は、RZ変調用の光変調器を有していることを特徴としてもよい。 (11) In the optical transmission device according to (10), the optical transmission unit may include an optical modulator for RZ modulation.
(12)本発明に係る光伝送装置は、基板と、前記基板の一方の表面上に配置された、クロック信号を出力する信号出力回路と、前記クロック信号の位相を制御するフェーズシフタICと、前記フェーズシフタICを含む、前記基板の一方の表面上の一部の領域を被覆する金属製のシールドと、前記基板の内層の接地配線と、前記フェーズシフタICと電源とを接続する電源配線と、前記電源配線に設けられた、前記クロック信号のクロック動作周波数を含む周波数帯域を減衰させるトラップフィルタと、前記フェーズシフタICにより位相制御されたクロック信号を受けて、光信号を変調して送信する光送信部と、を含み、前記トラップフィルタは、前記基板の表層配線、内層配線、及びバイアホールを含み構成され、前記シールドは、前記接地配線に接続され、前記トラップフィルタは、前記シールドと前記接地配線とに囲まれる空間内に設けられることを特徴とする。 (12) An optical transmission device according to the present invention includes a substrate, a signal output circuit that outputs a clock signal, disposed on one surface of the substrate, a phase shifter IC that controls the phase of the clock signal, A metal shield that covers a part of the surface of the substrate including the phase shifter IC, a ground wiring on the inner layer of the substrate, and a power supply wiring that connects the phase shifter IC and the power source Receiving a clock signal provided in the power supply line for attenuating a frequency band including a clock operating frequency of the clock signal and a clock signal phase-controlled by the phase shifter IC, and modulating and transmitting an optical signal. The trap filter is configured to include a surface layer wiring, an inner layer wiring, and a via hole of the substrate, and the shield includes a front Is connected to the ground line, the trap filter is characterized in that it is provided in a space surrounded by said ground line and the shield.
本発明の一態様によれば、クロック信号に応じた周波数成分のスイッチングノイズの伝搬を抑制できる。 According to one embodiment of the present invention, it is possible to suppress the propagation of switching noise of frequency components corresponding to a clock signal.
本発明の一態様によれば、スイッチングノイズを減衰させるトラップフィルタを簡易な構成で実現できる。 According to one embodiment of the present invention, a trap filter that attenuates switching noise can be realized with a simple configuration.
本発明の一態様によれば、複数のトラップフィルタを用いることで1つのトラップフィルタを用いる場合よりも効果的にスイッチングノイズを減衰させることができる。 According to one embodiment of the present invention, switching noise can be attenuated more effectively by using a plurality of trap filters than when using a single trap filter.
本発明の一態様によれば、クロック信号の波長のノイズを効果的に減衰できる。 According to one embodiment of the present invention, noise at a wavelength of a clock signal can be effectively attenuated.
本発明の一態様によれば、20GHz以上の動作周波数のクロック信号によるノイズを効果的に減衰できる。 According to one embodiment of the present invention, noise due to a clock signal having an operating frequency of 20 GHz or more can be effectively attenuated.
本発明の一態様によれば、クロック信号の周波数を含む周波数帯域のノイズを減衰できる。 According to one embodiment of the present invention, noise in a frequency band including the frequency of a clock signal can be attenuated.
本発明の一態様によれば、スイッチングノイズを発生する各回路についてノイズの伝達を抑えられる。 According to one embodiment of the present invention, transmission of noise can be suppressed for each circuit that generates switching noise.
本発明の一態様によれば、コンデンサによりクロック信号の周波数よりも低い周波数のノイズを抑制できる。 According to one embodiment of the present invention, noise having a frequency lower than that of a clock signal can be suppressed by a capacitor.
本発明の一態様によれば、クロック信号の周波数成分に応じたスイッチングノイズの伝搬を抑制して、伝送する光信号へ重畳されるノイズを低減できる。 According to one embodiment of the present invention, it is possible to suppress noise superimposed on an optical signal to be transmitted by suppressing the propagation of switching noise according to the frequency component of the clock signal.
以下、本発明を実施するための好適な実施の形態(以下、実施形態という)を、図面に従って説明する。 DESCRIPTION OF EXEMPLARY EMBODIMENTS Hereinafter, preferred embodiments (hereinafter referred to as embodiments) for carrying out the invention will be described with reference to the drawings.
図1は、本実施形態に係るプリント基板10の構成図を示す。プリント基板10は、光送受信装置の送信回路の一部分を構成するものである。プリント基板10の基板101上には、クロック出力機能を有するマルチプレクサIC102と、マルチプレクサIC102から出力されるクロック信号を増幅してRZ変調用の光変調器を駆動するドライバIC103とが形成されており、各ICはシールド板104により覆われている。105,106は各ICの電源端子であり、基板101上の電源パッドに接続している。また、107,108は共振回路で構成されたトラップフィルタであり、基板101上に伸びる電源配線109,110の途中にそれぞれ配置されている。本実施形態では、トラップフィルタ107,108はともにシールド板104の内側に配置することとしている。電源配線109,110にはデカップリング容量としてチップコンデンサ112,113をシャント接続し、その一端は接地接続パッド114,115およびバイアホールを介して基板101の内部のグラウンド配線層に接続する。116はクロック出力端子、117はドライバ出力端子である。
FIG. 1 is a configuration diagram of a printed
本実施形態では、マルチプレクサIC102およびドライバIC103が出力するクロック信号の動作周波数は21.5GHzとする。シールド板104には、例えば板金加工により形成した金属板等の導電体を用いることとしてよい。シールド板104の電位は接地電位とし、基板101の内部のグラウンド配線層に接続する。チップコンデンサ112,113は例えば容量値を0.1μFとし、低い周波数領域(1GHz以下)での電源配線のインピーダンスを低減する。チップコンデンサ112,113の位置は共通の電源配線111から電源配線109,110が分岐した箇所からそれぞれのICの電源パッド間に配置すれば良く、シールド板104の内側に配置してもよい。
In the present embodiment, the operating frequency of the clock signal output from the
以下、電源配線109,110に設けられるトラップフィルタ107,108の具体的構成として第1乃至第5の実施形態について説明する。第1乃至第3の実施形態は、トラップフィルタをLC共振型の共振回路として構成したものであり、第4及び第5の実施形態はトラップフィルタをオープンスタブ型の共振回路として構成したものである。
Hereinafter, first to fifth embodiments will be described as specific configurations of the trap filters 107 and 108 provided in the
まず、図2には、第1の実施形態に係るトラップフィルタの構成図を示す。図2においては、トラップフィルタ108についての構造を示したが、トラップフィルタ107についても同様の構造を有するものである。そして、図2(A)は、トラップフィルタ108が形成された基板101を上側から見た図を示し、図2(B)は、X−Xにおける断面図を示したものである。
First, FIG. 2 shows a configuration diagram of the trap filter according to the first embodiment. Although FIG. 2 shows the structure of the
図2に示されるように、トラップフィルタ108は、電源配線110に直列に2個配置された共振回路から成る。第1の共振回路108Aは、基板101の表面に設けられた表層配線からなる電源配線110の一領域と、その一領域の下部に配置された第1の内層配線からなる微小孤立パタン122と、その微小孤立パタン122と第2の内層配線からなるグラウンド配線層126とを接続するバイアホール124とを含み構成される。
As shown in FIG. 2, the
第2の共振回路は、表層配線からなる電源配線110の一領域と、その一領域の下部に配置された第1の内層配線からなる微小孤立パタン123と、その微小孤立パタン123と第2の内層配線からなるグラウンド配線層126とを接続するバイアホール125とを含み構成される。120は電源パッドであり、ICの電源端子106に接続している。121は隣接するIC端子を接続するパッド、127はグラウンド配線層、128,129はハンダレジスト、130A〜Fは誘電体層である。ここで、トラップフィルタ108の中心周波数は、クロック動作周波数である21.5GHzの近傍に設定する。以下、具体的な構成例を説明する。
The second resonance circuit includes a region of the
まず、誘電体層130A〜Fとしては、ガラス布基材とエポキシ樹脂から成る材料を用い、その比誘電率は3.6とする。誘電体層130Aの厚さH1は、60μm、誘電体層130Bの厚さH2は200μmとし、配線パタンには銅箔を用いる。電源配線110の幅Wは0.5mmとする。微小孤立パタン122と123の形状はともに矩形とし、そのサイズに差を持たせる。微小孤立パタン122の幅W1は1.5mm、微小孤立パタン123の幅W2は1.0mmとし、それぞれ電源配線110の幅より大きくする。微小孤立パタン122の長さL1および微小孤立パタン123の長さL2はともに1.5mmとする。バイアホール124,125は銅メッキにより形成する。バイアホール124,125の直径は0.2mmとし、各々微小孤立パタン122,123の中央位置に配置する。バイアホール124,125の中心位置の間隔(バイアピッチ)P1は、例えば2.25mmとなるように第1の共振回路108Aと第2の共振回路108Bを配置する。このバイアピッチP1は、電源配線110の電気長に換算して、周波数21.5GHzにおいて90°、すなわち1/4波長となるように選択したものである。
First, as the
微小孤立パタン122,123を矩形にしてそれらの幅を電源配線の幅より大きくすることにより、表層配線に対して第1の内層配線のパタンがずれることにより共振回路の特性が変動してしまうのを抑えることができる。図2ではバイアホール124,125を微小孤立パタン122,123からグラウンド配線層127まで達するドリルで穴あけを行なうインナーバイアホールとしたが、これをグラウンド配線層126までのレーザバイアホールとしても構わない。
By making the minute isolated
もちろん本発明は、上述した材料特性や厚さ、パタン寸法等に限定されるものではなく、所望の特性を有するように三次元電磁界解析ツール等を用いて設計した他の数値を用いてもよい。 Of course, the present invention is not limited to the above-mentioned material characteristics, thickness, pattern dimensions, etc., and other numerical values designed using a three-dimensional electromagnetic field analysis tool or the like to have desired characteristics may be used. Good.
次に、第2の実施形態に係るトラップフィルタについて説明する。図3には、第2の実施形態に係るトラップフィルタ131の構成図を示す。図3(A)は、トラップフィルタ131が形成された基板101を上側から見た図を示し、図3(B)は、X−Xにおける断面図を示したものである。図3に示すように、第2の実施形態のトラップフィルタ131と、第1の実施形態のトラップフィルタ108との違いは、第2の実施形態においては、トラップフィルタ131を同一形状すなわち同一の共振周波数を持つ2個の共振回路を用いて構成した点であり、その他の点については第1の実施形態と同様である。図3において、微小孤立パタン142および143の幅W3は1.25mm、長さL3は1.5mmとする。
Next, a trap filter according to a second embodiment will be described. FIG. 3 shows a configuration diagram of the
次に、第3の実施形態に係るトラップフィルタについて説明する。図4には、第3の実施形態に係るトラップフィルタ141の構成図を示す。図4(A)は、トラップフィルタ131が形成された基板101を上側から見た図を示し、図4(B)は、X−Xにおける断面図を示したものである。図4に示すように、第3の本実施形態のトラップフィルタ141と第2の実施形態のトラップフィルタ108との違いは、第3の実施形態においては、トラップフィルタ141を1個の共振回路で構成した点であり、その他の点については第2の実施形態と同様である。図4において、微小孤立パタン142幅W3は1.25mm、長さL3は1.5mmとする。
Next, a trap filter according to a third embodiment will be described. FIG. 4 shows a configuration diagram of the
次に図5を参照しながら、第1乃至第3の実施形態に係るトラップフィルタの小信号通過特性(S21)を説明する。図5に示した各トラップフィルタの小信号通過特性は、トラップフィルタの設けられた電源配線110の両端に50Ωポートを配置した場合の三次元電磁界解析ツールを用いて得た結果である。なお、電源配線110のトラップフィルタ以外の領域は、特性インピーダンスが50Ωのマイクロストリップ線路をなしていることとしており、図5に示す小信号通過特性はほぼトラップフィルタ自体の特性を反映している。図5において、(1)は第1の実施形態、(2)は第2の実施形態、(3)は第3の実施形態におけるトラップフィルタの特性を表している。
Next, the small signal pass characteristic (S21) of the trap filter according to the first to third embodiments will be described with reference to FIG. The small signal passing characteristic of each trap filter shown in FIG. 5 is a result obtained by using a three-dimensional electromagnetic field analysis tool when 50Ω ports are arranged at both ends of the
図5に示されるように、第1の実施形態に係るトラップフィルタ108では、2個の共振回路のサイズに差を持たせたことにより20.6GHzと23.4GHzの2つの谷を持つ小信号通過特性が得られ、中心周波数はほぼ22GHzとなる。そのトラップ帯域は、減衰量が30dB以上となる領域で定義すると、周波数19.2GHzから周波数24.6GHzまでの領域であり、帯域幅が5.4GHzと比較的大きな値が実現できる。
As shown in FIG. 5, in the
次に、第2の実施形態に係るトラップフィルタ131は、中心周波数が21から22GHzの谷を持つ特性を有する。そのトラップ帯域は、減衰量が30dB以上となる領域で定義すると、周波数19.7GHzから周波数23.7GHzの領域である。帯域幅は4GHzと、第1の実施形態での値には至らないものの比較的大きな値が実現できる。
Next, the
そして、第3の実施形態に係るトラップフィルタ141は、中心周波数が22GHzの鋭い谷を持つ特性を有する。そのトラップ帯域は、減衰量が30dB以上となる領域で定義すると、周波数21.7GHzから周波数22.6GHzの領域である。帯域幅は0.9GHzであり、第1の実施形態および第2の実施形態に比べると狭くなっている。
The
次に図6乃至図8を参照しながら、第1乃至第3の実施形態に係るトラップフィルタによる不要電磁波の低減効果について説明する。図6乃至図8に示されたグラフは、三次元電界解析ツールを用いたシミュレーション結果であり、シミュレーションは単純化のため、図1に示されたプリント基板10において、ノイズ源をドライバ出力端子117の1箇所のみとし、電源配線110をシールド板104の外側に長さ10mmまで延長した形状として、その先は無いものと仮定して行った。ドライバ出力端子117の位置に励振源を配置し、全ての周波数において励振電流値を10mAとした。
Next, the effect of reducing unnecessary electromagnetic waves by the trap filter according to the first to third embodiments will be described with reference to FIGS. The graphs shown in FIGS. 6 to 8 are simulation results using a three-dimensional electric field analysis tool. For simplification of simulation, the noise source is connected to the
図6は、横軸を周波数軸、縦軸を距離3mにおける不要電磁波の最大電界強度としたグラフである。図6において、(1)は第1の実施形態、(2)は第2の実施形態、(3)は第3の実施形態、(4)はトラップフィルタを設けない従来技術を表している。なお、電源配線110の先端のインピーダンスを一例として50Ωに終端(term)している。
FIG. 6 is a graph in which the horizontal axis represents the frequency axis and the vertical axis represents the maximum electric field strength of unnecessary electromagnetic waves at a distance of 3 m. In FIG. 6, (1) represents the first embodiment, (2) represents the second embodiment, (3) represents the third embodiment, and (4) represents the prior art in which no trap filter is provided. Note that the impedance at the tip of the
図6に示されるように、トラップフィルタを設けない従来技術(4)では、周波数17.5GHzから21.8GHzまでの周波数範囲において、最大電界強度は90dB(μV/m)以上を示しているのに対して、第1の実施形態(1)では同周波数範囲において不要電磁波の最大電界強度を70dB(μV/m)以下に抑えている。すなわち、第1の実施形態に係るトラップフィルタを含むプリント基板では、クロック動作周波数である21.5GHzを含む、周波数幅4.3GHzの領域において不要電磁波を20dB以上と大幅に改善する効果があることが示された。また、第1の実施形態の場合不要電磁波の低減効果が最も高いのは20.6GHzとトラップフィルタ108の中心周波数22GHzより若干低い周波数にあり、最大28dBの低減効果が得られる。
As shown in FIG. 6, in the prior art (4) in which no trap filter is provided, the maximum electric field strength is 90 dB (μV / m) or more in the frequency range from 17.5 GHz to 21.8 GHz. On the other hand, in the first embodiment (1), the maximum electric field strength of unnecessary electromagnetic waves is suppressed to 70 dB (μV / m) or less in the same frequency range. That is, the printed circuit board including the trap filter according to the first embodiment has an effect of significantly improving unnecessary electromagnetic waves to 20 dB or more in a frequency range of 4.3 GHz including 21.5 GHz which is a clock operating frequency. It has been shown. In the case of the first embodiment, the highest effect of reducing unnecessary electromagnetic waves is at 20.6 GHz and a frequency slightly lower than the
次に、図6に示すように、トラップフィルタを設けない従来技術(4)では、周波数19GHzから21.6GHzまでの周波数範囲において、最大電界強度は90dB(μV/m)以上を示しているのに対して、第2の実施形態(2)では同周波数範囲において不要電磁波の最大電界強度を70dB(μV/m)以下に抑えることができている。すなわち、第2の実施形態は、クロック動作周波数である21.5GHzを含む、周波数幅2.6GHzの領域において不要電磁波を20dB以上と大幅に改善する効果があることが示された。 Next, as shown in FIG. 6, in the prior art (4) in which no trap filter is provided, the maximum electric field strength is 90 dB (μV / m) or more in the frequency range from 19 GHz to 21.6 GHz. On the other hand, in the second embodiment (2), the maximum electric field strength of unnecessary electromagnetic waves can be suppressed to 70 dB (μV / m) or less in the same frequency range. That is, it was shown that the second embodiment has an effect of significantly improving unnecessary electromagnetic waves to 20 dB or more in a frequency band of 2.6 GHz including 21.5 GHz which is a clock operating frequency.
そして、図6に示すように、第3の実施形態(3)では、周波数20.6GHzにて不要電磁波の最大電界強度を70dB(μV/m)以下に抑えることができている。 As shown in FIG. 6, in the third embodiment (3), the maximum electric field strength of unnecessary electromagnetic waves can be suppressed to 70 dB (μV / m) or less at a frequency of 20.6 GHz.
電源配線110の先端のインピーダンスは、回路レイアウトや周波数により0Ω(short:短絡)から無限大(open:開放)まで変わり得るものであり、その全ての場合において不要電磁波を抑制する必要がある。そこで、図7には、図6において最大の低減効果が得られた周波数20.6GHzにおいて、電源配線110の先端インピーダンスを変化させた場合の不要電磁波強度の変化を示す。図7において、(1)は第1の実施形態、(2)は第2の実施形態、(3)は第3の実施形態、(4)はトラップフィルタを設けない従来技術を表している。
The impedance at the tip of the
図7に示されるように、第1の実施形態(1)では、電源配線110の先端のインピーダンスを変化させた場合にも、従来技術(4)に比して、不要電磁波の低減効果が22dB以上と高い効果が得られる。また、第2の実施形態(2)においても、従来技術(4)と比して、不要電磁波の低減効果が19dB以上と比較的高い効果が得られる。そして、第3の実施形態(3)においても、従来技術(4)に比して、不要電磁波の低減効果が24dB以上と高い効果が得られる。
As shown in FIG. 7, in the first embodiment (1), even when the impedance of the tip of the
なお、例えば第1の実施形態のトラップフィルタ108においてはバイアピッチP1を2.25mmとしたが、この値は多少変化しても不要電磁波の低減効果を得ることができる。そこで、図8には、バイアピッチP1を1.5mmから4mmまでの範囲で変化させた場合に算出された不要電磁波の最大電界強度を示す。図8の(1)は20.6GHz、(2)は21.6GHz、(3)は22.7GHzを示し、(4)は従来技術における20.6GHz〜22.7GHzの不要電磁波の最大電界強度の値の範囲を示す。
For example, in the
図8に示されるように、クロック動作周波数である21.5GHzを含む、周波数20.6GHzから周波数22.6GHzの範囲において、バイアピッチ3mm以下の場合に不要電磁波の低減効果が従来技術に比して得られている。なお、バイアピッチ1.5mmの場合には微小孤立パタン122と123が接続してしまうため不要電磁波を低減する効果が失われている。
As shown in FIG. 8, in the frequency range of 20.6 GHz including the clock operating frequency of 21.5 GHz to the frequency of 22.6 GHz, the effect of reducing unnecessary electromagnetic waves is lower than the conventional technology when the via pitch is 3 mm or less. Has been obtained. When the via pitch is 1.5 mm, the minute isolated
以上のように第1乃至第3の実施形態に係るトラップフィルタを電源配線に設けることでコストの増加を伴わず、クロック出力端子を持つICやそのクロック信号を増幅するICの電源端子から発生する不要電磁波の放射を抑制するプリント基板を得ることができ、不要電磁波の低減と低コスト化を両立した光送受信装置および光伝送装置を実現することができる。また、第1乃至第3の実施形態によれば、20GHz付近に中心周波数を持つトラップフィルタを幅1.5mmと非常に小型サイズでプリント基板に内蔵することができ、光送受信装置および光伝送装置の小型化に好適なトラップフィルタを実現することができる。 As described above, the trap filter according to the first to third embodiments is provided in the power supply wiring so that the cost is not increased, and the IC is generated from the power supply terminal of the IC having the clock output terminal or the IC that amplifies the clock signal. A printed circuit board that suppresses emission of unnecessary electromagnetic waves can be obtained, and an optical transmission / reception device and optical transmission device that achieve both reduction of unnecessary electromagnetic waves and cost reduction can be realized. Further, according to the first to third embodiments, a trap filter having a center frequency near 20 GHz can be built into a printed circuit board with a very small size of 1.5 mm, and an optical transmitter / receiver and an optical transmitter A trap filter suitable for downsizing can be realized.
次に、第4及び第5の実施形態に係るオープンスタブ型の共振回路として構成したトラップフィルタについて説明する。第4及び第5の実施形態に係るトラップフィルタも、図1に示す電源配線109,110に設けられるものであり、以下では電源配線110に設けられるトラップフィルタについて説明するが、電源配線109に設けられるトラップフィルタも同様の構成を有するものである。
Next, trap filters configured as open stub type resonance circuits according to the fourth and fifth embodiments will be described. The trap filters according to the fourth and fifth embodiments are also provided in the
図9には、第4の実施形態に係るトラップフィルタ208の構成図を示す。図9(A)は、トラップフィルタ208が形成された基板101を上側から見た図を示し、図9(B)は、X−Xにおける断面図を示したものである。図9に示されるように、このトラップフィルタ208は直列に2個配置されたオープンスタブ型の共振回路から構成されている。第1の共振回路208Aは表層配線からなる電源配線110の一領域と、その一領域の下部に配置された第1の内層配線からなるオープンスタブパタン222と、そのオープンスタブパタン222と電源配線110とを接続するバイアホール224とを含み構成される。第2の共振回路208Bは表層配線からなる電源配線110の一領域と、その一領域の下部に配置された第1の内層配線からなるオープンスタブパタン223と、そのオープンスタブパタン223と電源配線110とを接続するバイアホール225とを含み構成される。120は電源パッドであり、ICの電源端子106に接続する。121は隣接するIC端子を接続するパッド、126,127はグラウンド配線層、128,129はハンダレジスト、130A〜Fは誘電体層である。ここで、トラップフィルタ208の中心周波数はクロック動作周波数である21.5GHzの近傍に設定する。以下、具体的な構成例を説明する。
FIG. 9 shows a configuration diagram of the
まず、誘電体層130A〜Fとしては第1の実施形態におけるものと同様の構成としてよい。そして、オープンスタブパタン222と223の形状はともに矩形とし、そのサイズに差を持たせることとし、一例としてオープンスタブパタン222の幅W4およびオープンスタブパタン223の幅W5は共に1.0mmとし、電源配線の幅より大きくする。オープンスタブパタン222の長さL4は2.15mm、オープンスタブパタン223の長さL5はともに2.25mmとする。バイアホール224,225はレーザ穴に銅メッキにより形成する。バイアホール224,225の直径は0.2mmとする。バイアホール124,125の中心位置の間隔(バイアピッチ)P4は、例えば2.25mmとなるように第1の共振回路と第2の共振回路の電極間間隔S4を0.75mmとする。このバイアピッチP4は電源配線110の電気長に換算して、周波数21.5GHzにおいて90°、すなわち1/4波長となるように選択したものである。上述したプリント基板及びトラップフィルタの構成は一例であり、他の構成を用いてもよい。
First, the
オープンスタブパタン222、223を矩形にしてそれらの幅を電源配線の幅より大きな値とすることにより、表層配線に対して第1の内層配線のパタンがずれることによる共振回路の特性が変動することを抑制できる。
By making the
次に、図10には第5の実施形態に係るトラップフィルタ231の構成図を示す。図10(A)は、トラップフィルタ231が形成された基板101を上側から見た図を示し、図10(B)は、X−Xにおける断面図を示したものである。図10に示すように、第5の実施形態に係るトラップフィルタ231と第4の実施形態に係るトラップフィルタ131との違いは、第5の実施形態においては、トラップフィルタ231を同一形状すなわち同一の共振周波数を持つ2個の共振回路で構成したことにある。なお、図10において、オープンスタブパタン232および233の幅W6は1.0mm、長さL6は2.15mmとする。
Next, FIG. 10 shows a configuration diagram of a
次に図11を参照しながら、第4及び第5の実施形態に係るトラップフィルタの小信号通過特性(S21)を説明する。図11に示した各トラップフィルタの小信号通過特性は、トラップフィルタの設けられた電源配線110の両端に50Ωポートを配置した場合の三次元電磁界解析ツールを用いて得た結果である。
Next, the small signal pass characteristic (S21) of the trap filter according to the fourth and fifth embodiments will be described with reference to FIG. The small signal passing characteristics of each trap filter shown in FIG. 11 are results obtained by using a three-dimensional electromagnetic field analysis tool in the case where 50Ω ports are arranged at both ends of the
図11に示されるように、第4の実施形態に係るトラップフィルタでは、2個の共振回路のサイズに差を持たせたことにより21.5GHzと22.7GHzの2つの谷を持つ小信号通過特性(1)が得られ、中心周波数はほぼ22GHzとなる。そのトラップ帯域は、減衰量が30dB以上となる領域で定義すると、周波数19.8GHzから周波数23.1GHzまでの領域であり、帯域幅にして3.3GHzを実現できる。 As shown in FIG. 11, in the trap filter according to the fourth embodiment, a small signal passing having two valleys of 21.5 GHz and 22.7 GHz is obtained by making a difference between the sizes of the two resonance circuits. Characteristic (1) is obtained, and the center frequency is approximately 22 GHz. When the trap band is defined in a region where the attenuation is 30 dB or more, it is a region from a frequency of 19.8 GHz to a frequency of 23.1 GHz, and a bandwidth of 3.3 GHz can be realized.
また、図11に示されるように、第5の実施形態のトラップフィルタ231の小信号特性(2)は、中心周波数が22GHzの谷を持つ特性を有する。そのトラップ帯域は、減衰量が30dB以上となる領域で定義すると、周波数20.6GHzから周波数23.2GHzの領域である。帯域幅は2.6GHzと、第4の実施形態による値には至らないもののある程度大きな値が得られる。
Further, as shown in FIG. 11, the small signal characteristic (2) of the
次に図12および図13を参照しながら、第4及び第5の実施形態に係るトラップフィルタによる不要電磁波の低減効果について説明する。図12及び図13に示されたグラフは、三次元電界解析ツールを用いたシミュレーション結果であり、シミュレーションは単純化のため、図1に示されたプリント基板10において、ノイズ源をドライバ出力端子117の1箇所のみとし、電源配線110をシールド板104の外側に長さ10mmまで延長した形状として、その先は無いものと仮定して行った。ドライバ出力端子117の位置に励振源を配置し、全ての周波数において励振電流値を10mAとした。
Next, the effect of reducing unnecessary electromagnetic waves by the trap filter according to the fourth and fifth embodiments will be described with reference to FIGS. The graphs shown in FIG. 12 and FIG. 13 are simulation results using a three-dimensional electric field analysis tool. For simplification, the noise source in the printed
図12において、(1)は第4の実施形態、(2)は第5の実施形態、(3)はトラップフィルタを設けない従来技術を表している。図12に示されるように、第4の実施形態では周波数19.0GHzから22.7GHzまで不要電磁波の最大電界強度を70dB(μV/m)以下に抑えることができている。すなわち、第4の実施形態では、トラップフィルタを設けない従来技術に対して、クロック動作周波数である21.5GHzを含む、周波数幅3.7GHzの領域において不要電磁波を20dB以上と大幅に改善する効果がある。また、第4の実施形態の場合、不要電磁波の低減効果が最も高いのは21.5GHzとトラップフィルタ208の中心周波数22GHzより若干低い周波数にあり、最大42dBの低減効果が得られる。
In FIG. 12, (1) represents the fourth embodiment, (2) represents the fifth embodiment, and (3) represents the prior art in which no trap filter is provided. As shown in FIG. 12, in the fourth embodiment, the maximum electric field strength of unnecessary electromagnetic waves can be suppressed to 70 dB (μV / m) or less from a frequency of 19.0 GHz to 22.7 GHz. That is, in the fourth embodiment, compared with the conventional technique in which no trap filter is provided, the effect of significantly improving unnecessary electromagnetic waves to 20 dB or more in a frequency band of 3.7 GHz including 21.5 GHz that is a clock operating frequency. There is. In the case of the fourth embodiment, the highest effect of reducing unnecessary electromagnetic waves is at 21.5 GHz and a frequency slightly lower than the
また、図12に示されるように、第5の実施形態では周波数20.2GHzから23.6GHzまで不要電磁波の最大電界強度を70dB(μV/m)以下に抑えることができている。すなわち、第5の実施形態では、トラップフィルタを設けない従来技術に対して、クロック動作周波数である21.5GHzを含む、周波数幅3.4GHzの領域において不要電磁波を20dB以上と大幅に改善する効果がある。 Further, as shown in FIG. 12, in the fifth embodiment, the maximum electric field strength of unnecessary electromagnetic waves can be suppressed to 70 dB (μV / m) or less from a frequency of 20.2 GHz to 23.6 GHz. That is, in the fifth embodiment, compared with the conventional technique in which no trap filter is provided, the effect of significantly improving unnecessary electromagnetic waves to 20 dB or more in a frequency band of 3.4 GHz including 21.5 GHz which is a clock operating frequency. There is.
電源配線110の先端のインピーダンスは、回路レイアウトや周波数により0Ω(short:短絡)から無限大(open:開放)まで変わり得るものであり、その全ての場合において不要電磁波を抑制する必要がある。そこで、図13には、クロック周波数である21.5GHzにおいて、電源配線110の先端インピーダンスを変化させた場合の不要電磁波強度の変化を示す。図13において、(1)は第4の実施形態、(2)は第5の実施形態、(3)はトラップフィルタを設けない従来技術を表している。
The impedance at the tip of the
図13に示されるように、第4の実施形態及び第5の実施形態に係るトラップフィルタを電源配線に設けたプリント基板では、不要電磁波の低減効果が26dB以上と高い値を実現することができる。 As shown in FIG. 13, in the printed circuit board in which the trap filter according to the fourth and fifth embodiments is provided in the power supply wiring, the effect of reducing unnecessary electromagnetic waves can be as high as 26 dB or more. .
なお、上記の実施形態においては、102をクロック出力機能を有するマルチプレクサICとしたが、これはクロック生成ICであってもよい。また103をドライバICとしたが、これはクロック信号を入力してその位相を制御するフェーズシフタICであっても良い。
In the above-described embodiment, the
また、上記の実施形態では、ビットレート43Gbit/sで動作するRZ−DQPSK方式の光送受信装置に本発明を適用した例を示したが、比較的広い周波数幅で不要電磁波を20dB以上低減できるという特性を有することにより、これをビットレート43Gbit/sと44.6Gbit/sのデュアルレートで動作するRZ−DQPSK方式の光送受信装置としてもよい。クロック動作周波数はそれぞれ21.5GHzと22.3GHzであるが、上記実施形態においてトラップフィルタの中心周波数を高めに設計変更することにより、両者を十分カバーすることができる。このことにより不要電磁波の低減と低コスト化を両立し、かつ一台でSONET/SDH(Synchronous Optical Network/Synchronous Digital Hierarchy)方式とGigabit Ethernet(登録商標)方式の両方に対応する43Gbit/s、44.6Gbit/sデュアルレート光送受信装置を実現することができる。 In the above embodiment, an example in which the present invention is applied to an RZ-DQPSK optical transceiver that operates at a bit rate of 43 Gbit / s has been described. However, unnecessary electromagnetic waves can be reduced by 20 dB or more with a relatively wide frequency width. By having characteristics, this may be an RZ-DQPSK optical transceiver that operates at a dual rate of bit rates 43 Gbit / s and 44.6 Gbit / s. The clock operating frequencies are 21.5 GHz and 22.3 GHz, respectively. However, by changing the design to increase the center frequency of the trap filter in the above embodiment, both can be sufficiently covered. This makes it possible to achieve both reduction of unnecessary electromagnetic waves and cost reduction, and 43 Gbit / s corresponding to both the SONET / SDH (Synchronous Optical Network / Synchronous Digital Hierarchy) method and the Gigabit Ethernet (registered trademark) method. A 6 Gbit / s dual rate optical transceiver can be realized.
また、上記の実施形態においては、本発明を光送受信装置、たとえば300pin MSA規格に準拠した光送受信トランシーバモジュール等に適用することを想定して説明したが、光送受信装置をモジュール化せずに装置内に送信回路と受信回路を実装した光伝送装置に本発明を適用してもよい。その場合には、光伝送装置を覆う筐体に電磁漏洩に対する強固なシールド機能を持たせる必要がなくなり、装置コストを低減することできる。 In the above embodiments, the present invention has been described on the assumption that the present invention is applied to an optical transceiver, for example, an optical transceiver transceiver module conforming to the 300 pin MSA standard, but the optical transceiver is not modularized. The present invention may be applied to an optical transmission device in which a transmission circuit and a reception circuit are mounted. In that case, it is not necessary to provide the casing that covers the optical transmission device with a strong shielding function against electromagnetic leakage, and the device cost can be reduced.
10 プリント基板、101 基板、102 マルチプレクサIC、103 ドライバIC、104 シールド板、105,106 電源端子、107,108 トラップフィルタ、108A,108B 共振回路、109,110,111 電源配線、112,113 チップコンデンサ、114,115 接地接続パッド,116 クロック出力端子、117 ドライバ出力端子、120 電源パッド、121 パッド、122,123 微小孤立パタン、124,125 バイアホール、126,127 グラウンド配線層、128,129 ハンダレジスト、130A〜F 誘電体層、131 トラップフィルタ、132,133 微小孤立パタン、141 トラップフィルタ、142,143 微小孤立パタン、207,208 トラップフィルタ、222,223 オープンスタブパタン、224,225 バイアホール、231 トラップフィルタ、232,233 オープンスタブパタン。
10 printed circuit board, 101 circuit board, 102 multiplexer IC, 103 driver IC, 104 shield plate, 105, 106 power supply terminal, 107, 108 trap filter, 108A, 108B resonance circuit, 109, 110, 111 power supply wiring, 112, 113 chip capacitor , 114, 115 Ground connection pad, 116 Clock output terminal, 117 Driver output terminal, 120 Power supply pad, 121 pad, 122, 123 Minute isolated pattern, 124, 125 Via hole, 126, 127 Ground wiring layer, 128, 129 Solder resist , 130A to F Dielectric layer, 131 Trap filter, 132, 133 Minute isolated pattern, 141 Trap filter, 142, 143 Minute isolated pattern, 207, 208 Trap filter 222,223 open stub patterns, 224 and 225 via
Claims (8)
前記基板の一方の表面上に配置された、クロック信号を出力する信号出力回路と、
前記クロック信号を増幅するドライバICと、
前記ドライバICを含む、前記基板の一方の表面上の一部の領域を被覆する金属製のシールドと、
前記基板の内層の接地配線と、
前記ドライバICと電源を接続する第1電源配線と、
前記第1電源配線の途中に直列に設けられた、第1および第2のトラップフィルタと、を含み、
前記第1および第2のトラップフィルタは、前記第1電源配線の一部と、前記第1電源配線の一部の下方に配置される前記基板の内層配線と、前記内層配線の下方に配置される前記基板の内層の接地配線と、前記内層配線と前記接地配線とを接続するバイアホールと、を含む共振回路であり、
前記第1および第2のトラップフィルタの共振周波数はともに前記クロック信号の動作周波数の近傍であり、
前記第1および第2のトラップフィルタは前記クロック信号の周波数に応じた周波数成分を減衰できる周波数範囲を広げる働きを有し、
前記シールドは、前記接地配線に接続され、
前記第1および第2のトラップフィルタと前記ドライバICとは、前記シールドと前記接地配線とに囲まれる空間内に設けられ、
前記第1電源配線は、前記シールドと前記接地配線とに囲まれる空間内からその外部に延伸するように配置される
ことを特徴とするプリント基板。 A substrate,
A signal output circuit for outputting a clock signal, disposed on one surface of the substrate;
A driver IC for amplifying the clock signal;
A metal shield that covers a region on one surface of the substrate including the driver IC;
Ground wiring on the inner layer of the substrate;
A first power supply wiring for connecting the driver IC and a power supply;
Provided in series in the middle of the first power supply wiring includes a first and second trap filters, and
The first and second trap filters are disposed below a part of the first power supply wiring, an inner layer wiring of the substrate disposed below the first power supply wiring, and a lower part of the inner layer wiring. A resonance circuit including a ground wiring on the inner layer of the substrate, and a via hole connecting the inner layer wiring and the ground wiring,
The resonant frequencies of the first and second trap filters are both close to the operating frequency of the clock signal,
The first and second trap filters have a function of expanding a frequency range in which a frequency component corresponding to the frequency of the clock signal can be attenuated,
The shield is connected to the ground wiring;
The first and second trap filters and the driver IC are provided in a space surrounded by the shield and the ground wiring,
The printed circuit board according to claim 1, wherein the first power supply wiring is disposed so as to extend to the outside from a space surrounded by the shield and the ground wiring .
前記基板の一方の表面上に配置された、クロック信号を出力する信号出力回路と、
前記クロック信号を増幅するドライバICと、
前記ドライバICを含む、前記基板の一方の表面上の一部の領域を被覆する金属製のシールドと、
前記基板の内層の接地配線と、
前記ドライバICと電源を接続する第1電源配線と、
前記第1電源配線の途中に直列に設けられた、第1および第2のトラップフィルタと、を含み、
前記第1および第2のトラップフィルタは、前記第1電源配線の一部と、前記第1電源配線の一部の下方に配置される前記基板の内層配線と、前記内層配線の下方に配置される前記基板の内層の接地配線と、前記第1電源配線の一部と前記内層配線とを接続するバイアホールと、を含む共振回路であり、
前記第1および第2のトラップフィルタの共振周波数はともに前記クロック信号の動作周波数の近傍であり、
前記第1および第2のトラップフィルタは前記クロック信号の周波数に応じた周波数成分を減衰できる周波数範囲を広げる働きを有し、
前記シールドは、前記接地配線に接続され、
前記第1および第2のトラップフィルタと前記ドライバICとは、前記シールドと前記接地配線とに囲まれる空間内に設けられ、
前記第1電源配線は、前記シールドと前記接地配線とに囲まれる空間内からその外部に延伸するように配置される
ことを特徴とするプリント基板。 A substrate,
A signal output circuit for outputting a clock signal, disposed on one surface of the substrate;
A driver IC for amplifying the clock signal;
A metal shield that covers a region on one surface of the substrate including the driver IC;
Ground wiring on the inner layer of the substrate;
A first power supply wiring for connecting the driver IC and a power supply;
First and second trap filters provided in series in the middle of the first power supply wiring,
The first and second trap filters are disposed below a part of the first power supply wiring, an inner layer wiring of the substrate disposed below the first power supply wiring, and a lower part of the inner layer wiring. that the inner layer of the ground wiring of the substrate, Ri resonant circuit der including a via hole for connecting a portion of said first power wiring and said inner wiring,
The resonant frequencies of the first and second trap filters are both close to the operating frequency of the clock signal,
The first and second trap filters have a function of expanding a frequency range in which a frequency component corresponding to the frequency of the clock signal can be attenuated,
The shield is connected to the ground wiring;
The first and second trap filters and the driver IC are provided in a space surrounded by the shield and the ground wiring,
The printed circuit board according to claim 1, wherein the first power supply wiring is disposed so as to extend to the outside from a space surrounded by the shield and the ground wiring .
前記第1トラップフィルタと前記第2トラップフィルタのバイアホールの中心間の距離を、前記クロック信号の波長の1/4以下とする
ことを特徴とするプリント基板。 The printed circuit board according to claim 1 or 2 ,
A printed circuit board, wherein a distance between centers of via holes of the first trap filter and the second trap filter is set to ¼ or less of a wavelength of the clock signal.
前記第1トラップフィルタと前記第2トラップフィルタのバイアホールの中心間の距離を、3mm以下とする
ことを特徴とするプリント基板。 A printed circuit board according to any one of claims 1 to 3 ,
Before SL PCB the distance between the centers of the via-hole of the first trap filter second trap filter, characterized by a 3mm or less.
前記第1トラップフィルタと前記第2トラップフィルタの共振周波数が異なる
ことを特徴とするプリント基板。 A printed circuit board according to any one of claims 1 to 4,
PCB before Symbol resonance frequency of the first trap filter and said second trap filter are different from each other.
前記基板の一方の表面上に配置された、クロック信号を出力する信号出力回路と、
前記クロック信号を増幅するドライバICと、
前記ドライバICを含む、前記基板の一方の表面上の一部の領域を被覆する金属製のシールドと、
前記基板の内層の接地配線と、
前記ドライバICと電源とを接続する電源配線と、
前記電源配線の途中に直列に設けられた、第1および第2のトラップフィルタと、
前記ドライバICによる増幅されたクロック信号を受けて、光信号を変調して送信する光送信部と、を含み、
前記第1および第2のトラップフィルタは、前記基板の前記電源配線の一部と、前記電源配線の一部の下方に配置される前記基板の内層配線と、前記内層配線の下方に配置される前記基板の内層の接地配線と、前記電源配線の一部と前記内層配線とを接続するバイアホールと、を含む共振回路であり、
前記第1および第2のトラップフィルタの共振周波数はともに前記クロック信号の動作周波数の近傍であり、
前記第1および第2のトラップフィルタは前記クロック信号の周波数に応じた周波数成分を減衰できる周波数範囲を広げる働きを有し、
前記シールドは、前記接地配線に接続され、
前記第1および第2のトラップフィルタと前記ドライバICとは、前記シールドと前記接地配線とに囲まれる空間内に設けられ、
前記電源配線は、前記シールドと前記接地配線とに囲まれる空間内からその外部に延伸するように配置される
ことを特徴とする光伝送装置。 A substrate,
A signal output circuit for outputting a clock signal, disposed on one surface of the substrate;
A driver IC for amplifying the clock signal;
A metal shield that covers a region on one surface of the substrate including the driver IC;
Ground wiring on the inner layer of the substrate;
Power supply wiring for connecting the driver IC and a power supply;
First and second trap filters provided in series in the middle of the power supply wiring;
Receiving a clock signal amplified by the driver IC and modulating and transmitting an optical signal; and
The first and second trap filters are disposed below a part of the power supply wiring of the substrate, an inner layer wiring of the substrate disposed below the power supply wiring, and a lower part of the inner layer wiring. A resonance circuit including a ground wiring on the inner layer of the substrate, and a via hole connecting a part of the power supply wiring and the inner layer wiring;
The resonant frequencies of the first and second trap filters are both close to the operating frequency of the clock signal,
The first and second trap filters have a function of expanding a frequency range in which a frequency component corresponding to the frequency of the clock signal can be attenuated,
The shield is connected to the ground wiring;
The first and second trap filters and the driver IC are provided in a space surrounded by the shield and the ground wiring,
It said power supply wiring, the optical transmission device, characterized in that the space surrounded by said ground line and the shield Ru are arranged to extend in its outside.
前記光送信部は、RZ変調用の光変調器を有していることを特徴とする光伝送装置。 The optical transmission device according to claim 6 ,
The optical transmission device, wherein the optical transmission unit includes an optical modulator for RZ modulation.
前記基板の一方の表面上に配置された、クロック信号を出力する信号出力回路と、
前記クロック信号の位相を制御するフェーズシフタICと、
前記フェーズシフタICを含む、前記基板の一方の表面上の一部の領域を被覆する金属製のシールドと、
前記基板の内層の接地配線と、
前記フェーズシフタICと電源とを接続する電源配線と、
前記電源配線の途中に直列に設けられた、第1および第2のトラップフィルタと、
前記フェーズシフタICにより位相制御されたクロック信号を受けて、光信号を変調して送信する光送信部と、を含み、
前記第1および第2のトラップフィルタは、前記基板の前記電源配線の一部と、前記電源配線の一部の下方に配置される前記基板の内層配線と、前記内層配線の下方に配置される前記基板の内層の接地配線と、前記電源配線の一部と前記内層配線とを接続するバイアホールと、を含む共振回路であり、
前記第1および第2のトラップフィルタの共振周波数はともに前記クロック信号の動作周波数の近傍であり、
前記第1および第2のトラップフィルタは前記クロック信号の周波数に応じた周波数成分を減衰できる周波数範囲を広げる働きを有し、
前記シールドは、前記接地配線に接続され、
前記第1および第2のトラップフィルタと前記フェーズシフタICとは、前記シールドと前記接地配線とに囲まれる空間内に設けられ、
前記電源配線は、前記シールドと前記接地配線とに囲まれる空間内からその外部に延伸するように配置される
ことを特徴とする光伝送装置。 A substrate,
A signal output circuit for outputting a clock signal, disposed on one surface of the substrate;
A phase shifter IC for controlling the phase of the clock signal;
A metal shield that covers a region on one surface of the substrate, including the phase shifter IC;
Ground wiring on the inner layer of the substrate;
Power supply wiring for connecting the phase shifter IC and a power supply;
First and second trap filters provided in series in the middle of the power supply wiring;
Receiving a clock signal phase-controlled by the phase shifter IC, and modulating and transmitting an optical signal, and
The first and second trap filters are disposed below a part of the power supply wiring of the substrate, an inner layer wiring of the substrate disposed below the power supply wiring, and a lower part of the inner layer wiring. A resonance circuit including a ground wiring on the inner layer of the substrate, and a via hole connecting a part of the power supply wiring and the inner layer wiring;
The resonant frequencies of the first and second trap filters are both close to the operating frequency of the clock signal,
The first and second trap filters have a function of expanding a frequency range in which a frequency component corresponding to the frequency of the clock signal can be attenuated,
The shield is connected to the ground wiring;
The first and second trap filters and the phase shifter IC are provided in a space surrounded by the shield and the ground wiring,
The optical transmission apparatus , wherein the power supply wiring is arranged to extend from the space surrounded by the shield and the ground wiring to the outside thereof .
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013083343A JP5661137B2 (en) | 2013-04-11 | 2013-04-11 | Printed circuit board and optical transmission device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013083343A JP5661137B2 (en) | 2013-04-11 | 2013-04-11 | Printed circuit board and optical transmission device |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008293947A Division JP2010123640A (en) | 2008-11-17 | 2008-11-17 | Printed circuit board and optical transmitting apparatus |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013153213A JP2013153213A (en) | 2013-08-08 |
JP5661137B2 true JP5661137B2 (en) | 2015-01-28 |
Family
ID=49049274
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013083343A Active JP5661137B2 (en) | 2013-04-11 | 2013-04-11 | Printed circuit board and optical transmission device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5661137B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20200099686A (en) | 2019-02-15 | 2020-08-25 | 엘지이노텍 주식회사 | Circuit board |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6442601U (en) * | 1987-09-09 | 1989-03-14 | ||
JPH03198402A (en) * | 1989-12-26 | 1991-08-29 | Matsushita Electric Ind Co Ltd | Microwave circuit, bias circuit, and band stop filter |
JPH09260522A (en) * | 1996-03-21 | 1997-10-03 | Toshiba Corp | Semiconductor device |
JP2000100992A (en) * | 1998-09-28 | 2000-04-07 | Sharp Corp | High frequency package |
JP3893252B2 (en) * | 2001-03-30 | 2007-03-14 | 株式会社日立製作所 | Optical transmitter / receiver module and manufacturing method thereof |
JP3086133U (en) * | 2001-11-20 | 2002-06-07 | フェイタ,チェン ポール | Low electromagnetic interference clock oscillator module |
JP2006314046A (en) * | 2005-05-09 | 2006-11-16 | Mitsubishi Electric Corp | Print wiring board |
JP4787651B2 (en) * | 2006-03-31 | 2011-10-05 | 日本電波工業株式会社 | Clock distribution circuit for digital processing equipment |
JP4598024B2 (en) * | 2006-06-14 | 2010-12-15 | 三菱電機株式会社 | Band stop filter |
JP5675122B2 (en) * | 2010-01-29 | 2015-02-25 | 日本オクラロ株式会社 | Optical module |
-
2013
- 2013-04-11 JP JP2013083343A patent/JP5661137B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2013153213A (en) | 2013-08-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8385748B2 (en) | Printed circuit board and optical transmission device | |
US8994470B2 (en) | Circuit substrate having noise suppression structure | |
JP2009182277A (en) | High-frequency module | |
JP6973667B2 (en) | Circuit boards and electronic devices | |
JP4492708B2 (en) | High frequency module | |
JP5674363B2 (en) | Circuit board having noise suppression structure | |
US11509345B2 (en) | Wireless communication module | |
JP5661137B2 (en) | Printed circuit board and optical transmission device | |
JP5333017B2 (en) | Electronic devices and printed wiring boards | |
JP2005303551A (en) | Dc cut-out structure | |
JP5082250B2 (en) | High frequency circuit board | |
JP2007266948A (en) | Even-order harmonic mixer, and band pass filter thereof | |
US8467118B2 (en) | Optical module | |
JP2005183410A (en) | Wireless circuit module and wireless circuit board | |
KR20080102961A (en) | Improvement in the offset footprint of a connector on a printed board | |
JP6238605B2 (en) | Printed circuit board and electronic device | |
JP6867036B2 (en) | Wireless communication device and noise suppression method | |
EP3937596A1 (en) | Common mode suppression packaging apparatus, and printed circuit board | |
JP6395638B2 (en) | Wireless device | |
JP7072563B2 (en) | High-frequency transmission line, radar device and wireless device equipped with the high-frequency transmission line | |
WO2011105193A1 (en) | Circuit substrate having a noise-suppression structure | |
JP4329702B2 (en) | High frequency device equipment | |
JP2016208345A (en) | Antenna built-in module mounting board and antenna module unit | |
JP2006129215A (en) | Wiring board and electronic device | |
JP2016021457A (en) | Printed circuit board |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20131218 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131224 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140902 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20141104 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20141125 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20141202 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5661137 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |