JP6395638B2 - Wireless device - Google Patents

Wireless device Download PDF

Info

Publication number
JP6395638B2
JP6395638B2 JP2015034625A JP2015034625A JP6395638B2 JP 6395638 B2 JP6395638 B2 JP 6395638B2 JP 2015034625 A JP2015034625 A JP 2015034625A JP 2015034625 A JP2015034625 A JP 2015034625A JP 6395638 B2 JP6395638 B2 JP 6395638B2
Authority
JP
Japan
Prior art keywords
multilayer substrate
transmission line
type
layer
holes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015034625A
Other languages
Japanese (ja)
Other versions
JP2016158112A (en
Inventor
高橋 慶
慶 高橋
禎央 松嶋
禎央 松嶋
忠高 若菱
忠高 若菱
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
THE FURUKAW ELECTRIC CO., LTD.
Furukawa Automotive Systems Inc
Original Assignee
THE FURUKAW ELECTRIC CO., LTD.
Furukawa Automotive Systems Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by THE FURUKAW ELECTRIC CO., LTD., Furukawa Automotive Systems Inc filed Critical THE FURUKAW ELECTRIC CO., LTD.
Priority to JP2015034625A priority Critical patent/JP6395638B2/en
Publication of JP2016158112A publication Critical patent/JP2016158112A/en
Application granted granted Critical
Publication of JP6395638B2 publication Critical patent/JP6395638B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、無線装置に関するものである。   The present invention relates to a wireless device.

例えば、無線装置等に使用されている多層基板では、直流信号やベースバンド信号等を、多層基板の内層に伝送する場合、スルーホールを介して伝送することがある。この場合、低コスト化のために、このスルーホールは多層基板を貫通する貫通型によって構成されることが多い。   For example, in a multilayer substrate used in a wireless device or the like, when a DC signal, a baseband signal, or the like is transmitted to the inner layer of the multilayer substrate, it may be transmitted through a through hole. In this case, in order to reduce the cost, the through hole is often constituted by a through type that penetrates the multilayer substrate.

図16は、従来の貫通型のスルーホールを示している。この例では、多層基板100は、誘電体によって構成される基板101に対して6層の銅箔による第1層111〜第6層116が形成され、第1層111、第3層113、第4層、および、第6層116をスルーホール120が接続している。このような構成において、第1層111に、白色の矢印で示す伝送信号とともに、ハッチングを施した矢印で示すスプリアス信号が供給されると、このスプリアス信号は、スルーホール120を介して第6層116に伝送され、第6層116から電波として放射されてしまう。無線装置等では、スプリアス放射の許容値が規定されていることから、許容値を超えないように、スプリアスを抑制する必要がある。   FIG. 16 shows a conventional through-type through hole. In this example, in the multilayer substrate 100, the first layer 111 to the sixth layer 116 made of six layers of copper foil are formed on the substrate 101 made of a dielectric, and the first layer 111, the third layer 113, the first layer The through hole 120 connects the four layers and the sixth layer 116. In such a configuration, when the spurious signal indicated by the hatched arrow is supplied to the first layer 111 together with the transmission signal indicated by the white arrow, the spurious signal is transmitted through the through hole 120 to the sixth layer. 116 and is radiated from the sixth layer 116 as a radio wave. In a wireless device or the like, since the allowable value of spurious radiation is specified, it is necessary to suppress spurious so as not to exceed the allowable value.

このようなスプリアスを抑制する技術としては、特許文献1〜3に示す技術が存在する。特許文献1に開示された技術では、内層において、グランドを第1と第2のグランドに分けることで、スプリアス信号の伝搬を抑制している。   As techniques for suppressing such spurious, there are techniques shown in Patent Documents 1 to 3. In the technique disclosed in Patent Document 1, the propagation of spurious signals is suppressed by dividing the ground into first and second grounds in the inner layer.

また、特許文献2に開示された技術では、グランド層を分断するように信号線を配置する場合、グランドが不安定になってスプリアス信号のレベルが増加することを防止するために、ジャンパ抵抗等を用いてグランドを接続するようにしている。   In the technique disclosed in Patent Document 2, when a signal line is arranged so as to divide the ground layer, a jumper resistor or the like is used to prevent the ground from becoming unstable and increasing the level of the spurious signal. Is used to connect the ground.

さらに、特許文献3に開示された技術では、導体ビアの長さを変化させて共振点の周波数を変化させることでスプリアス信号を抑制するようにしている。   Further, in the technique disclosed in Patent Document 3, the spurious signal is suppressed by changing the length of the conductor via to change the frequency of the resonance point.

特開2006−073673号公報JP 2006-073673 A 特開2010−192681号公報JP 2010-192681 A 特開2007−158675号公報JP 2007-158675 A

ところで、特許文献1に開示された技術では、スプリアス信号の周波数が高くなると、誘電体内部をスプリアス信号が伝搬し、基板裏面から電波が放射されるという問題点がある。   By the way, the technique disclosed in Patent Document 1 has a problem that when the frequency of the spurious signal is increased, the spurious signal propagates inside the dielectric and radio waves are radiated from the back surface of the substrate.

また、特許文献2に開示された技術では、スリット幅がλ/8以上である必要があるため、効果がある周波数帯域に限界がある。また、伝搬する周波数が高くなると、誘電体基板内部をスプリアス信号が伝搬し、基板裏面から放射されるという問題点がある。   Further, in the technique disclosed in Patent Document 2, since the slit width needs to be λ / 8 or more, there is a limit to the effective frequency band. Further, when the propagating frequency increases, there is a problem that a spurious signal propagates inside the dielectric substrate and is emitted from the back surface of the substrate.

さらに、特許文献3に開示された技術では、高い周波数のスプリアス信号を抑制するためには、導体ビアの長さを極端に短くする必要があるため、製造が困難になるという問題がある。また、シールドビアを配置する必要があることから、必要な面積が増大するという問題点がある。さらに、導体ビアの長さを調整するためには非貫通型のスルーホールを使用する必要があるという問題点がある。   Further, the technique disclosed in Patent Document 3 has a problem that the length of the conductor via needs to be extremely shortened in order to suppress a high-frequency spurious signal, which makes it difficult to manufacture. Moreover, since it is necessary to arrange a shield via, there is a problem that a necessary area increases. Furthermore, there is a problem that it is necessary to use a non-through-type through hole in order to adjust the length of the conductor via.

本発明は、以上の点に鑑みてなされたものであり、簡単な構成により、高い周波数のスプリアス信号も確実に抑制することが可能な無線装置を提供することを目的としている。   The present invention has been made in view of the above points, and an object of the present invention is to provide a radio apparatus that can reliably suppress high-frequency spurious signals with a simple configuration.

上記課題を解決するために、本発明は、電子部品が配置される多層基板を有する無線装置において、前記多層基板は、前記電子部品が配置される第1面と、当該第1面の裏側面であり、アンテナが配置される第2面とを有し、前記多層基板の前記第1面と前記第2面の間に挿通される貫通型スルーホールと、前記第1面上に配置されるとともに、前記貫通型スルーホールに接続され、所定の信号を伝送する伝送線と、前記貫通型スルーホールの近傍において前記伝送線の一部が切断された切断部と、導電性部材によって誘電体の少なくとも一部が覆われ、前記導電性部材が前記伝送線の前記切断部を電気的に接続する構造体とからなり、前記伝送線に重畳されるスプリアス信号を反射する反射素子と、前記多層基板を収容するとともに、前記多層基板の前記第1面側に導電性部材を配置することで前記反射素子によって反射される信号を吸収または遮蔽し、前記アンテナが配置された前記第2面側は遮蔽しない構造を有する筐体と、を有することを特徴とする。
このような構成によれば、簡単な構成により、高い周波数のスプリアス信号も確実に抑制することが可能となる。
In order to solve the above problems, the present invention provides a wireless device having a multilayer board on which electronic components are arranged, wherein the multilayer board includes a first surface on which the electronic components are arranged, and a back side surface of the first surface. A through-type through hole inserted between the first surface and the second surface of the multilayer substrate, and disposed on the first surface. And a transmission line connected to the through-type through hole for transmitting a predetermined signal, a cut portion in which a part of the transmission line is cut in the vicinity of the through-type through hole, and a conductive member. A reflective element that is at least partially covered, the conductive member is a structure that electrically connects the cut portions of the transmission line, and reflects a spurious signal superimposed on the transmission line; and the multilayer substrate As well as A casing having a structure that absorbs or shields a signal reflected by the reflective element by disposing a conductive member on the first surface side of the layer substrate and does not shield the second surface side on which the antenna is disposed. It is characterized by having.
According to such a configuration, it is possible to reliably suppress high-frequency spurious signals with a simple configuration.

また、本発明は、前記切断部の切断幅を調整することにより、前記反射素子の反射特性を調整することを特徴とする。
このような構成によれば、簡単な構成によって、目的とするスプリアス信号を高い精度で抑制することが可能となる。
Further, the present invention is characterized in that the reflection characteristic of the reflection element is adjusted by adjusting the cut width of the cut portion.
According to such a configuration, the target spurious signal can be suppressed with high accuracy by a simple configuration.

また、本発明は、前記貫通型スルーホールが複数近接して配置され、前記第2面側にはこれら複数の貫通型スルーホールの間にグランド配線が配置されていることを特徴とする。
このような構成によれば、複数の貫通型スルーホールが存在する場合に、第2面からの放射を抑制することができる。
Further, the present invention is characterized in that a plurality of the through-type through holes are arranged close to each other, and a ground wiring is arranged between the plurality of through-type through holes on the second surface side.
According to such a configuration, radiation from the second surface can be suppressed when there are a plurality of through-type through holes.

また、本発明は、近接して配置される貫通型スルーホールは他の貫通型スルーホールに比較して径が小さくなるように設定されていることを特徴とする。
このような構成によれば、グランド配線の配置を容易にすることで、複数のスルーホールが存在する場合に、第2面からの放射をさらに抑制することができる。
In addition, the present invention is characterized in that the through-type through holes arranged in proximity are set to have a smaller diameter than other through-type through holes.
According to such a configuration, it is possible to further suppress radiation from the second surface when a plurality of through holes exist by facilitating the arrangement of the ground wiring.

本発明によれば、簡単な構成により、高周波数のスプリアス信号も確実に抑制することが可能な無線装置を提供することができる。   According to the present invention, it is possible to provide a wireless device that can reliably suppress high-frequency spurious signals with a simple configuration.

本発明の実施形態に係る無線装置が有する多層基板の基本構成を示す図である。It is a figure which shows the basic composition of the multilayer substrate which the radio | wireless apparatus which concerns on embodiment of this invention has. 本発明の実施形態を示す図である。It is a figure which shows embodiment of this invention. 図2に示す実施形態に0Ωのチップ抵抗素子を用いたときの通過損失特性を示す図である。It is a figure which shows a passage loss characteristic when a 0-ohm chip resistance element is used for embodiment shown in FIG. 図2に示す実施形態に10Ωのチップ抵抗素子を用いたときの通過損失特性を示す図である。It is a figure which shows a passage loss characteristic when a 10-ohm chip resistance element is used for embodiment shown in FIG. 図2に示すチップ抵抗素子の等価回路を示す図である。It is a figure which shows the equivalent circuit of the chip resistance element shown in FIG. 図5に示すギャップを調整した場合の通過損失特性を示す図である。It is a figure which shows the passage loss characteristic at the time of adjusting the gap shown in FIG. 図2に示す実施形態との比較対象となる構成例を示す図である。It is a figure which shows the structural example used as the comparison object with embodiment shown in FIG. 図2に示す実施形態との比較対象となる構成例を示す図である。It is a figure which shows the structural example used as the comparison object with embodiment shown in FIG. 図2に示す実施形態にスプリアス信号を供給した場合における多層基板の裏面に放射されるスプリアス信号の電界強度を示す図である。It is a figure which shows the electric field strength of the spurious signal radiated | emitted to the back surface of a multilayer substrate at the time of supplying a spurious signal to embodiment shown in FIG. 図2に示すチップ抵抗素子を除外し、スプリアス信号を供給した場合における多層基板の裏面に放射されるスプリアス信号の電界強度を示す図である。It is a figure which shows the electric field strength of the spurious signal radiated | emitted to the back surface of a multilayer substrate at the time of removing a chip resistance element shown in FIG. 図7に示す構成に対して、スプリアス信号を供給した場合における多層基板の裏面に放射されるスプリアス信号の電界強度を示す図である。It is a figure which shows the electric field strength of the spurious signal radiated | emitted to the back surface of a multilayer substrate at the time of supplying a spurious signal with respect to the structure shown in FIG. 図8に示す構成に対して、スプリアス信号を供給した場合における多層基板の裏面に放射されるスプリアス信号の電界強度を示す図である。FIG. 9 is a diagram showing the electric field strength of a spurious signal radiated to the back surface of the multilayer substrate when a spurious signal is supplied to the configuration shown in FIG. 8. 複数のスルーホールが存在する場合の構成例を示す図である。It is a figure which shows the structural example in case a some through hole exists. 図13(A)をX方向から見た場合における電界強度の分布を示す図である。It is a figure which shows distribution of the electric field strength at the time of seeing FIG. 13 (A) from a X direction. 図13(B)をX方向から見た場合における電界強度の分布を示す図である。It is a figure which shows distribution of the electric field strength at the time of seeing FIG. 13 (B) from the X direction. 多層基板の構成を示す断面図である。It is sectional drawing which shows the structure of a multilayer substrate.

次に、本発明の実施形態について説明する。   Next, an embodiment of the present invention will be described.

(A)本発明の実施形態の基本構成の説明
図1は、本発明の実施形態に係る無線装置が有する多層基板の構成例を示す図である。なお、図1に示す多層基板100は、図16に示す多層基板100と対応している。図1に示すように、本発明の実施形態に係る多層基板100では、誘電体によって構成される基板101の第1面101aには、例えば、銅箔等によって構成される第1層111が配置され、第1面の裏面である第2面101bには同じく銅箔等によって構成される第6層116が配置されている。また、第1層111と第6層116の間には、中間層である第2層112〜第5層115が配置されている。また、第1層111、第3層113、第4層、および、第6層116は、スルーホール120によって接続されている。なお、多層基板100は、図示しない筐体に収容されている。当該筐体は、多層基板100の第1面101a側を導電性部材によって遮蔽し、第2面101b側は遮蔽しない構成を有している。無線装置においては、第2面101b側には、例えば、送受信用のアンテナが配置され、筐体の遮蔽されていない部分を介して電波を送受信する。
(A) Description of Basic Configuration of Embodiment of the Present Invention FIG. 1 is a diagram illustrating a configuration example of a multilayer substrate included in a wireless device according to an embodiment of the present invention. The multilayer substrate 100 shown in FIG. 1 corresponds to the multilayer substrate 100 shown in FIG. As shown in FIG. 1, in the multilayer substrate 100 according to the embodiment of the present invention, a first layer 111 made of, for example, copper foil is disposed on the first surface 101a of the substrate 101 made of dielectric. In addition, a sixth layer 116, which is also formed of copper foil or the like, is disposed on the second surface 101b which is the back surface of the first surface. Between the first layer 111 and the sixth layer 116, the second layer 112 to the fifth layer 115, which are intermediate layers, are arranged. The first layer 111, the third layer 113, the fourth layer, and the sixth layer 116 are connected by a through hole 120. The multilayer substrate 100 is housed in a housing (not shown). The housing has a configuration in which the first surface 101a side of the multilayer substrate 100 is shielded by a conductive member and the second surface 101b side is not shielded. In the wireless device, for example, an antenna for transmission / reception is arranged on the second surface 101b side, and transmits / receives radio waves via an unshielded portion of the housing.

第1層111に設けられたポートP1から入力された所定の信号(例えば、直流信号およびベースバンド信号等)は、伝送線111a、反射素子130、および、伝送線111bを介して、第3層113に伝送され、伝送線113aを介してポートP2に伝送される。   Predetermined signals (for example, a DC signal and a baseband signal) input from the port P1 provided in the first layer 111 are transferred to the third layer via the transmission line 111a, the reflective element 130, and the transmission line 111b. 113 and transmitted to the port P2 via the transmission line 113a.

第1層111の伝送線111aと伝送線111bの間には、スプリアス信号の周波数帯域を反射する反射素子130が形成されている。反射素子130によって反射された信号は、筐体の導電性部材によって反射または遮蔽される。なお、図1では、反射素子130は、矩形形状を有する素子として示しているが、詳細な構成については、後述する。   A reflection element 130 that reflects the frequency band of the spurious signal is formed between the transmission line 111a and the transmission line 111b of the first layer 111. The signal reflected by the reflective element 130 is reflected or shielded by the conductive member of the housing. In FIG. 1, the reflective element 130 is shown as an element having a rectangular shape, but the detailed configuration will be described later.

本実施形態では、スルーホール120の近傍において、伝送線を伝送線111aと伝送線111bとに切断し、切断部上にこれらの伝送線111aと伝送線111bを電気的に接続する反射素子130を設け、スルーホール120に供給される直前でスプリアス信号(高周波信号)を抑制することで、多層基板100から放射される電界を抑制することができる。なお、反射素子130は、誘電体の少なくとも一部を導電性部材によって覆った構造を有し、導電性部材によって伝送線111aと伝送線111bを電気的に接続するように構成されている。   In the present embodiment, in the vicinity of the through hole 120, the transmission line is cut into the transmission line 111a and the transmission line 111b, and the reflective element 130 that electrically connects the transmission line 111a and the transmission line 111b is formed on the cut portion. The electric field radiated from the multilayer substrate 100 can be suppressed by suppressing the spurious signal (high frequency signal) immediately before being provided and supplied to the through hole 120. The reflective element 130 has a structure in which at least a part of the dielectric is covered with a conductive member, and is configured to electrically connect the transmission line 111a and the transmission line 111b with the conductive member.

(B)本発明の実施形態の説明
図2は、本発明の実施形態の構成例を示す図である。なお、図2において、図1と対応する部分には同一の符号を付してその説明を省略する。図2では、図1と比較すると、反射素子130がチップ抵抗素子131に置換されている。これ以外の構成は、図1の場合と同様である。チップ抵抗素子131は、誘電体の外周を導電性部材によって覆うことで構成され、後述するように0Ωまたは低い抵抗値を有する抵抗素子によって構成される。伝送線111aと伝送線111bは離間して配置されているので、これらの間にはギャップ111cが形成されている。チップ抵抗素子131は、ギャップ111cの上に配置され、例えば、半田付け等によって伝送線111a,111bの端部に電気的に接続される。これにより、ギャップ111cによって切断された伝送線111aと伝送線111bは、チップ抵抗素子131の導電性部材によって電気的に接続された状態となる。伝送線111aを介して伝送されるスプリアス信号は、チップ抵抗素子131においてインピーダンスの不整合が生じることから、反射され、スルーホール120には伝送されない。
(B) Description of Embodiment of the Present Invention FIG. 2 is a diagram showing a configuration example of an embodiment of the present invention. In FIG. 2, parts corresponding to those in FIG. In FIG. 2, the reflective element 130 is replaced with a chip resistive element 131 as compared with FIG. 1. Other configurations are the same as those in FIG. The chip resistance element 131 is configured by covering the outer periphery of the dielectric with a conductive member, and is configured by a resistance element having 0Ω or a low resistance value as described later. Since the transmission line 111a and the transmission line 111b are spaced apart from each other, a gap 111c is formed between them. The chip resistance element 131 is disposed on the gap 111c and is electrically connected to the end portions of the transmission lines 111a and 111b by, for example, soldering. Thus, the transmission line 111a and the transmission line 111b cut by the gap 111c are electrically connected by the conductive member of the chip resistance element 131. The spurious signal transmitted through the transmission line 111 a is reflected and not transmitted to the through hole 120 because impedance mismatch occurs in the chip resistor 131.

図3は、抵抗値が0Ωのチップ抵抗素子131を使用した場合の通過損失特性を示す図である。図3に示すように、抵抗値が0Ωのチップ抵抗素子131を用いた場合には、約40〜50GHz帯において通過損失が増大するいわゆるバンドストップフィルタの特性を有している。このため、スプリアス信号の周波数に応じた所望のチップ抵抗素子を用いることで、スプリアス信号を抑制することができる。   FIG. 3 is a diagram showing a passage loss characteristic when a chip resistance element 131 having a resistance value of 0Ω is used. As shown in FIG. 3, when a chip resistance element 131 having a resistance value of 0Ω is used, it has a so-called band-stop filter characteristic in which a passage loss increases in a band of about 40 to 50 GHz. For this reason, a spurious signal can be suppressed by using a desired chip resistance element according to the frequency of the spurious signal.

図4は、抵抗値10Ωを有するチップ抵抗素子131の通過損失特性を示している。図4に示すように、抵抗値が10Ωのチップ抵抗素子131を用いた場合にも、いわゆるバンドストップフィルタの特性を有している。また、通過損失は、図3に示す抵抗値0Ωを有するチップ抵抗素子131に比較すると小さくなっている。従って、抵抗値を有するチップ抵抗素子131についても、反射素子として用いることができる。但し、抵抗値が大きい場合には、チップ抵抗素子131を伝送するスプリアス信号以外の信号も減衰してしまうことから、抵抗値を有するチップ抵抗の場合には、電流が殆ど流れないハイインピーダンスの伝送線に用いることが望ましい。   FIG. 4 shows the passage loss characteristic of the chip resistance element 131 having a resistance value of 10Ω. As shown in FIG. 4, even when a chip resistance element 131 having a resistance value of 10Ω is used, it has a so-called band stop filter characteristic. Further, the passage loss is smaller than that of the chip resistance element 131 having a resistance value of 0Ω shown in FIG. Therefore, the chip resistance element 131 having a resistance value can also be used as a reflection element. However, when the resistance value is large, signals other than the spurious signal transmitted through the chip resistance element 131 are also attenuated. Therefore, in the case of a chip resistor having a resistance value, high impedance transmission in which almost no current flows. It is desirable to use for wires.

図5は、図2に示すチップ抵抗素子131の断面図および等価回路を示している。図5(A)に示すように、チップ抵抗素子131の等価回路は、抵抗成分Rとインダクタンス成分Lが直列接続された回路に、キャパシタンス成分C1が並列接続された回路として表すことができる。また、伝送線111aと伝送線111bの間に設けられたギャップ111cは、チップ抵抗素子131の等価回路に並列接続されたキャパシタンス成分C2として表すことができる。   FIG. 5 shows a cross-sectional view and an equivalent circuit of the chip resistance element 131 shown in FIG. As shown in FIG. 5A, the equivalent circuit of the chip resistor element 131 can be represented as a circuit in which a capacitance component C1 is connected in parallel to a circuit in which a resistance component R and an inductance component L are connected in series. The gap 111c provided between the transmission line 111a and the transmission line 111b can be expressed as a capacitance component C2 connected in parallel to the equivalent circuit of the chip resistance element 131.

図6は、図5に示す伝送線111aと伝送線111bの間に設けられたギャップ111cの幅を0.1mm〜0.4mmの間で調整した場合の通過損失特性を示している。より詳細には、実線はギャップ111cを0.10mmに設定した場合の通過損失特性を示し、間隔の短い破線はギャップ111cを0.25mmに設定した場合の通過損失特性を示し、間隔の長い破線はギャップ111cを0.40mmに設定した場合の通過損失特性を示している。このように、ギャップの間隔を調整することで、減衰しようとする周波数を調整することができる。図6の例では、0.1mm〜0.4mmの間で調整することで減衰しようとする周波数を3GHz程度調整することができる。   FIG. 6 shows a passage loss characteristic when the width of the gap 111c provided between the transmission line 111a and the transmission line 111b shown in FIG. 5 is adjusted between 0.1 mm and 0.4 mm. More specifically, the solid line shows the passage loss characteristic when the gap 111c is set to 0.10 mm, the broken line with a short interval shows the passage loss characteristic when the gap 111c is set to 0.25 mm, and the broken line with a long interval Indicates a passage loss characteristic when the gap 111c is set to 0.40 mm. In this manner, the frequency to be attenuated can be adjusted by adjusting the gap interval. In the example of FIG. 6, the frequency to be attenuated can be adjusted by about 3 GHz by adjusting between 0.1 mm and 0.4 mm.

このように、伝送線111aと伝送線111bの間に設けられたギャップ111cを調整することで、反射しようとする周波数を調整することができるので、例えば、図3および図4に示すように、チップ抵抗素子131の特性が種類または個体によって異なる場合でも、ギャップ111cを調整することで、所望の特性を得ることができる。   Thus, by adjusting the gap 111c provided between the transmission line 111a and the transmission line 111b, the frequency to be reflected can be adjusted. For example, as shown in FIG. 3 and FIG. Even when the characteristics of the chip resistance element 131 differ depending on the type or individual, a desired characteristic can be obtained by adjusting the gap 111c.

図7および図8は、図2に示す実施形態の効果を検証するための比較構成例を示す図である。図7の構成は、図2と比較すると、チップ抵抗素子131が除外されるとともに、スルーホール120が第3層113において、グランド140に接続されている。これら以外の構成は、図2の場合と同様である。また、図8の構成は、図2と比較すると、チップ抵抗素子131が除外されるとともに、スルーホール120が第4層114において終端され、第5層115の銅箔によってシールドされている。これら以外の構成は、図2の場合と同様である。   7 and 8 are diagrams showing a comparative configuration example for verifying the effect of the embodiment shown in FIG. Compared with FIG. 2, the configuration of FIG. 7 excludes the chip resistance element 131 and connects the through hole 120 to the ground 140 in the third layer 113. Other configurations are the same as those in FIG. 8, the chip resistor 131 is excluded and the through hole 120 is terminated at the fourth layer 114 and shielded by the copper foil of the fifth layer 115, as compared with FIG. Other configurations are the same as those in FIG.

図9は、図2に示す実施形態のポートP1に対して、スプリアス信号(ここでは、48GHzの信号)を供給した場合における多層基板100の第2面101b側に放射されるスプリアス信号の電界強度を示す図である。なお、図9は、図2を矢印X方向から眺めた図であり、黒色が電界強度の高い場所を示し、白色が電界強度の低い場所を示している。図10は、図2に示す実施形態からチップ抵抗素子131を除外した状態で、ポートP1に対して、スプリアス信号(前述の場合と同様の48GHzの信号)を供給した場合における多層基板100の第2面101b側に放射されるスプリアス信号の電界強度を示す図である。また、図11および図12は、図7および図8に示す構成例のポートP1に対して、スプリアス信号(前述の場合と同じ48GHzの信号)を供給した場合における多層基板100の第2面101b側に放射されるスプリアス信号の電界強度を示す図である。   FIG. 9 shows the electric field strength of the spurious signal radiated to the second surface 101b side of the multilayer substrate 100 when a spurious signal (here, a signal of 48 GHz) is supplied to the port P1 of the embodiment shown in FIG. FIG. FIG. 9 is a view of FIG. 2 as viewed from the direction of the arrow X. Black indicates a place where the electric field strength is high, and white indicates a place where the electric field strength is low. FIG. 10 shows the state of the multilayer substrate 100 when the spurious signal (48 GHz signal similar to the above-described case) is supplied to the port P1 with the chip resistor 131 excluded from the embodiment shown in FIG. It is a figure which shows the electric field strength of the spurious signal radiated | emitted to the 2nd surface 101b side. 11 and 12 show the second surface 101b of the multilayer substrate 100 when a spurious signal (the same 48 GHz signal as described above) is supplied to the port P1 of the configuration example shown in FIGS. It is a figure which shows the electric field strength of the spurious signal radiated | emitted to the side.

これらの図9〜図12の比較から、チップ抵抗素子131とギャップ111cを除外した構成では、図10に示すように、多層基板100の第2面101b側には強い電界が放射されているのに対して、図2に示す実施形態では、図9に示すように多層基板100の第2面101b側には強い電界は放射されていない。すなわち、本発明の実施形態では、スルーホール120にスプリアス信号が流入する前にチップ抵抗素子131によって反射されることから、多層基板100の第2面101b側には強い電界が放射されない。   From the comparison of FIGS. 9 to 12, in the configuration excluding the chip resistor 131 and the gap 111c, a strong electric field is radiated to the second surface 101b side of the multilayer substrate 100 as shown in FIG. On the other hand, in the embodiment shown in FIG. 2, a strong electric field is not radiated to the second surface 101b side of the multilayer substrate 100 as shown in FIG. That is, in the embodiment of the present invention, since the spurious signal is reflected by the chip resistor element 131 before flowing into the through hole 120, a strong electric field is not radiated to the second surface 101 b side of the multilayer substrate 100.

一方、第3層113においてグランド140に接続した図7に示す構成では、図11に示すように、多層基板100の第2面101b側には強い電界が放射されていることから、第3層113においてグランド140に接続する効果が低いことが分かる。また、第4層114においてスルーホール120を終端させた構成では、図11に比較すると図12に示すように多層基板100の第2面101b側に生じる電界は弱くなっているが、図9に示す本発明の実施形態の場合に比較すると多層基板100の内部に生じる電界は強くなっている。   On the other hand, in the configuration shown in FIG. 7 connected to the ground 140 in the third layer 113, a strong electric field is radiated to the second surface 101b side of the multilayer substrate 100 as shown in FIG. It can be seen that the effect of connecting to the ground 140 at 113 is low. Further, in the configuration in which the through hole 120 is terminated in the fourth layer 114, the electric field generated on the second surface 101b side of the multilayer substrate 100 is weaker as shown in FIG. Compared with the embodiment of the present invention shown, the electric field generated inside the multilayer substrate 100 is stronger.

すなわち、本発明の実施形態では、スルーホール120に流入する前にチップ抵抗素子131によってスプリアス信号が反射されるため、スプリアス信号による電界がスルーホール120を介して多層基板100の第2面101b側に放射されることを抑制することができる。   That is, in the embodiment of the present invention, since the spurious signal is reflected by the chip resistor element 131 before flowing into the through hole 120, the electric field due to the spurious signal is on the second surface 101b side of the multilayer substrate 100 through the through hole 120. Can be prevented from being emitted.

以上に説明したように、本発明の実施形態によれば、伝送線111a,111bのギャップ111c上にチップ抵抗素子131を配置することで、スルーホール120に流入するスプリアス信号を事前に減衰することができる。これにより、スプリアス信号が多層基板100の第2面101b側から放射されることを防止できる。また、本発明の実施形態では、伝送線111a,111bのギャップ111cの幅を調整することで、抑制しようとする周波数を調整することが可能になることから、スプリアス信号を確実に抑制することができる。また、本発明の実施形態によれば、スタブ等を形成する場合に比べて、回路基板を小型に形成することができる。   As described above, according to the embodiment of the present invention, the chip resistor element 131 is disposed on the gap 111c of the transmission lines 111a and 111b to attenuate the spurious signal flowing into the through hole 120 in advance. Can do. Thereby, it is possible to prevent the spurious signal from being radiated from the second surface 101b side of the multilayer substrate 100. In the embodiment of the present invention, it is possible to adjust the frequency to be suppressed by adjusting the width of the gap 111c of the transmission lines 111a and 111b. it can. Further, according to the embodiment of the present invention, the circuit board can be formed in a smaller size as compared with the case where a stub or the like is formed.

(C)変形実施形態の説明
以上の実施形態は一例であって、本発明が上述したような場合のみに限定されるものでないことはいうまでもない。例えば、以上の実施形態では、スルーホール120が1つだけの場合を例に挙げて説明したが、スルーホールが複数存在する場合にも本発明を適用することができる。すなわち、スルーホールが複数存在する場合には、第1面101aにおいてそれぞれのスルーホールに接続される伝送線のスルーホールの近傍に、反射素子130を設けることで、スプリアス信号を抑制することができる。
(C) Description of Modified Embodiment It goes without saying that the above embodiment is merely an example, and the present invention is not limited to the case described above. For example, in the above embodiment, the case where there is only one through hole 120 has been described as an example, but the present invention can also be applied to a case where there are a plurality of through holes. That is, when there are a plurality of through holes, spurious signals can be suppressed by providing the reflective element 130 in the vicinity of the through hole of the transmission line connected to each through hole on the first surface 101a. .

また、複数のスルーホールが存在する場合には、スルーホールの間にグランド配線を配置することで、多層基板100の第2面101b側から放射されるスプリアス信号の電界強度を低減することができる。図13(A)はスルーホール121,122の径を小さくするとともに、第6層116のスルーホール121,122の間にグランド配線116bを配置した構成例を示している。なお、図13(B)は、このような対策をしない場合の構成例を示している。図13(A)と図13(B)を比較すると、図13(B)では第6層116に形成された開口部116aに配置された2つのスルーホール121,122の間には何も配置されていないが、図13(A)ではこれら2つのスルーホール121,122の間にはグランド配線116bが配置されている。また、図13(B)では0.3φであるスルーホール121,122の径が、図13(A)では0.2φに変更されている。   In addition, when there are a plurality of through holes, by arranging a ground wiring between the through holes, the electric field strength of the spurious signal radiated from the second surface 101b side of the multilayer substrate 100 can be reduced. . FIG. 13A shows a configuration example in which the diameters of the through holes 121 and 122 are reduced and the ground wiring 116 b is disposed between the through holes 121 and 122 of the sixth layer 116. Note that FIG. 13B shows a configuration example when such a countermeasure is not taken. Comparing FIG. 13A and FIG. 13B, in FIG. 13B, nothing is arranged between the two through holes 121 and 122 arranged in the opening 116a formed in the sixth layer 116. Although not shown, in FIG. 13A, a ground wiring 116b is disposed between the two through holes 121 and 122. Further, the diameters of the through holes 121 and 122 which are 0.3φ in FIG. 13B are changed to 0.2φ in FIG. 13A.

図14および図15は、図13(A)および図13(B)をX方向から見た場合における電界強度の分布を示す図である。図14および図15の比較から、図13(A)に対応する図14の方が、図13(B)に対応する図15よりも電界強度が低くなっていることが分かる。以上から、複数のスルーホールが存在する場合にはスルーホール間にグランド配線を配置することでスプリアスの電界強度を低減することができる。なお、スルーホールの径を小さくすることで、スルーホール間の距離を確保し、グランド配線を容易に配置することができる。   14 and 15 are diagrams showing electric field intensity distributions when FIGS. 13A and 13B are viewed from the X direction. From the comparison between FIG. 14 and FIG. 15, it can be seen that the electric field strength in FIG. 14 corresponding to FIG. 13A is lower than that in FIG. 15 corresponding to FIG. From the above, when there are a plurality of through holes, it is possible to reduce the electric field strength of the spurious by arranging the ground wiring between the through holes. Note that by reducing the diameter of the through holes, the distance between the through holes can be secured and the ground wiring can be easily arranged.

また、以上の実施形態では、反射素子130として、チップ抵抗素子131を用いる場合を例に挙げて説明したが、チップ抵抗素子ではなく、通常の抵抗素子(例えば、金属皮膜抵抗等)を用いることもできる。さらに、抵抗素子ではなく、誘電体の少なくとも一部を導電性部材によって覆った構造体を用い、この構造体の導電性部材によって伝送線111aと伝送線111bとを電気的に接続するようにしてもよい。例えば、チップインダクタ等を挙げることができる。   In the above embodiment, the case where the chip resistor 131 is used as the reflective element 130 has been described as an example. However, a normal resistor (for example, a metal film resistor) is used instead of the chip resistor. You can also. Furthermore, instead of the resistance element, a structure in which at least a part of the dielectric is covered with a conductive member is used, and the transmission line 111a and the transmission line 111b are electrically connected by the conductive member of the structure. Also good. For example, a chip inductor can be used.

また、以上の実施形態では、無線装置に使用される多層基板を例に挙げて説明したが、高周波信号を用いる他の装置に本発明を適用可能であることはいうまでもない。   In the above embodiment, the multilayer substrate used for the wireless device has been described as an example. However, it is needless to say that the present invention can be applied to other devices using high-frequency signals.

100 多層基板
101 誘電体
101a 第1面
101b 第2面
111 第1層
111a,111b 伝送線
111c ギャップ(切断部)
112 第2層
113 第3層
114 第4層
115 第5層
116 第6層
120 スルーホール
130 反射素子
131 チップ抵抗素子(構造体)
DESCRIPTION OF SYMBOLS 100 Multilayer substrate 101 Dielectric 101a 1st surface 101b 2nd surface 111 1st layer 111a, 111b Transmission line 111c Gap (cutting part)
112 2nd layer 113 3rd layer 114 4th layer 115 5th layer 116 6th layer 120 Through hole 130 Reflective element 131 Chip resistance element (structure)

Claims (4)

電子部品が配置される多層基板を有する無線装置において、
前記多層基板は、前記電子部品が配置される第1面と、当該第1面の裏側面であり、アンテナが配置される第2面とを有し、
前記多層基板の前記第1面と前記第2面の間に挿通される貫通型スルーホールと、
前記第1面上に配置されるとともに、前記貫通型スルーホールに接続され、所定の信号を伝送する伝送線と、
前記貫通型スルーホールの近傍において前記伝送線の一部が切断された切断部と、導電性部材によって誘電体の少なくとも一部が覆われ、前記導電性部材が前記伝送線の前記切断部を電気的に接続する構造体とからなり、前記伝送線に重畳されるスプリアス信号を反射する反射素子と、
前記多層基板を収容するとともに、前記多層基板の前記第1面側に導電性部材を配置することで前記反射素子によって反射される信号を吸収または遮蔽し、前記アンテナが配置された前記第2面側は遮蔽しない構造を有する筐体と、
を有することを特徴とする無線装置。
In a wireless device having a multilayer substrate on which electronic components are arranged,
The multilayer substrate has a first surface on which the electronic component is disposed, and a second surface on the back side surface of the first surface on which the antenna is disposed,
A through-type through hole inserted between the first surface and the second surface of the multilayer substrate;
A transmission line disposed on the first surface and connected to the through-type through hole for transmitting a predetermined signal;
In the vicinity of the through-type through hole, at least a part of the dielectric is covered with a cut portion in which a part of the transmission line is cut and a conductive member, and the conductive member electrically connects the cut portion of the transmission line. A reflective element that reflects a spurious signal superimposed on the transmission line,
The second surface on which the antenna is disposed by accommodating the multilayer substrate and absorbing or shielding a signal reflected by the reflective element by disposing a conductive member on the first surface side of the multilayer substrate. A housing having a structure that does not shield the side,
A wireless device comprising:
前記切断部の切断幅を調整することにより、前記反射素子の反射特性を調整することを特徴とする請求項1に記載の無線装置。   The radio apparatus according to claim 1, wherein the reflection characteristic of the reflection element is adjusted by adjusting a cut width of the cut portion. 前記貫通型スルーホールが複数近接して配置され、前記第2面側にはこれら複数の貫通型スルーホールの間にグランド配線が配置されていることを特徴とする請求項1または2に記載の無線装置。   The plurality of through-type through holes are arranged close to each other, and a ground wiring is arranged between the plurality of through-type through holes on the second surface side. Wireless device. 近接して配置される貫通型スルーホールは他の貫通型スルーホールに比較して径が小さくなるように設定されていることを特徴とする請求項3記載の無線装置。   4. The radio apparatus according to claim 3, wherein the through-type through holes arranged close to each other are set to have a smaller diameter than other through-type through holes.
JP2015034625A 2015-02-24 2015-02-24 Wireless device Active JP6395638B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015034625A JP6395638B2 (en) 2015-02-24 2015-02-24 Wireless device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015034625A JP6395638B2 (en) 2015-02-24 2015-02-24 Wireless device

Publications (2)

Publication Number Publication Date
JP2016158112A JP2016158112A (en) 2016-09-01
JP6395638B2 true JP6395638B2 (en) 2018-09-26

Family

ID=56826819

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015034625A Active JP6395638B2 (en) 2015-02-24 2015-02-24 Wireless device

Country Status (1)

Country Link
JP (1) JP6395638B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019064510A1 (en) * 2017-09-29 2019-04-04 三菱電機株式会社 High frequency filter

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63132504A (en) * 1986-11-24 1988-06-04 Mitsubishi Electric Corp Strip line
JP2000049502A (en) * 1998-07-30 2000-02-18 Nec Corp Connecting method for micro strip line
JP3972810B2 (en) * 2002-12-18 2007-09-05 株式会社村田製作所 Duplexer and communication device
JP2004241680A (en) * 2003-02-07 2004-08-26 Mitsubishi Electric Corp Multilayer printed circuit board
JP5506719B2 (en) * 2011-03-07 2014-05-28 三菱電機株式会社 Filter circuit

Also Published As

Publication number Publication date
JP2016158112A (en) 2016-09-01

Similar Documents

Publication Publication Date Title
CN107017854B (en) Electronic component
US9655230B2 (en) Electromagnetic noise filter device and equivalent filter circuit thereof
KR101560476B1 (en) Electronic circuit and electronic device
US20150156861A1 (en) Circuit board equipped with a high-frequency component emitting interference waves
JP4803173B2 (en) Circuit board
US9590288B2 (en) Multilayer circuit substrate
US9929455B2 (en) Electronic circuit
US10153746B2 (en) Wiring board with filter circuit and electronic device
WO2012039120A2 (en) Printed circuit board
JP6395638B2 (en) Wireless device
EP3062342B1 (en) Radio-frequency module
JP5333017B2 (en) Electronic devices and printed wiring boards
US10818993B2 (en) Branch circuit
JP5193104B2 (en) Printed circuit board module
US9526165B2 (en) Multilayer circuit substrate
JP6867036B2 (en) Wireless communication device and noise suppression method
US8957746B2 (en) Parallel 1/4 wavelength line frequency filter
JP5506719B2 (en) Filter circuit
JP6320330B2 (en) Card device and communication device
US20210410269A1 (en) High-frequency circuit and communication module
JP2019161360A (en) High frequency transmission line
JP7072563B2 (en) High-frequency transmission line, radar device and wireless device equipped with the high-frequency transmission line
JP4329702B2 (en) High frequency device equipment
CN108736111B (en) Filter with a filter element having a plurality of filter elements
JP6441850B2 (en) Multilayer printed wiring board

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20171013

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180730

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180815

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180828

R151 Written notification of patent or utility model registration

Ref document number: 6395638

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350