JP5652896B2 - スイッチング電源およびスイッチング電源を用いた電子機器 - Google Patents

Description

本発明は、スイッチング電源および電子機器に関し、特に、トランスの出力電圧を一定とするためのフィードバック制御を行うスイッチング電源および電子機器に関する。

昨今、地球環境保護の観点から、電気製品の消費電力の低電力化の要求が高まっている。このような要求に対し、電気製品の通常動作時の消費電力を低減することもさることながら、待機時における消費電力を低減することも重要な課題となってきている。ここで、通常動作とは、電気製品が有する全ての機能を動作させることが可能な状態を言う。待機時の状態（待機状態）は、通常動作へ復帰するのに必要な機能のみが動作している状態である。

待機状態から通常動作へ移行するためのトリガー入力は、例えば、電気製品に設けられた電源ボタンの押下や、リモートコントローラからの制御信号（例えば電源オン等）の受信などにより与えられる。待機時は、電気製品内のほとんどの負荷回路が休止状態であり、負荷が軽いため、待機時における消費電力は、通常動作時の消費電力に比べて、数十分の一から数百分の一といった、極めて少ない値となる。

軽負荷時にトランスの一次側回路の電力損失を減少させることができるスイッチング電源として、特許文献１に記載された共振型スイッチング電源がある。

特許文献１に記載の共振型スイッチング電源では、トランスの１次側に、直流電源と、直流電源に接続されたスイッチング素子と、スイッチング素子のスイッチング周波数を制御する制御回路とが設けられている。

特許文献１に記載の共振型スイッチング電源は、軽負荷状態にある省電力モード時に、制御回路に供給される電源電圧を下げるとともに、スイッチング周波数を低下させることにより、一次側回路の電力損失を低減する。

特許文献２には、待機時にトランスのニ次側回路の省電力化を図ることができるスイッチング電源が記載されている。

特許文献２に記載のスイッチング電源は、二次側に、トランスの出力電圧を検出する出力電圧検出回路と、二次巻線から出力される高周波電圧を検波整流する検波整流回路と、検波整流回路の出力電圧の電圧レベルを判定する電圧レベル判定回路と、電圧レベル判定回路の判定結果に基づき出力電圧検出回路の入カ端子に所定の電圧を重畳する重畳回路とを有する。トランスの一次側には、スイッチング素子と、出力電圧検出回路にて検出された電圧値と基準電圧値の差分に基づいてスイッチング素子の動作を制御する制御回路とを有する。

特許文献２に記載のスイッチング電源では、電圧レベル判定回路で検出された電圧レベルが所定の電圧より低い場合（軽負荷の場合）に、重畳回路が出力電圧検出回路の入力端子に所定の電圧を重畳する。出力電圧検出回路の入力電圧を所定の電圧分だけ変動させることで、スイッチング素子に行わせる動作を連続スイッチング動作からバーストスイッチング動作に切り替えて、二次側の電力損失を低減する。

特許第００３０４１８４２号公報 特開２００３−０３３０１７号公報

しかし、特許文献１および２に記載のものには、以下のような問題がある。

一般に、スイッチング電源の一次側に用いられる部品は、高耐圧性能が要求される。高耐圧の部品は大型であり、安全上の配慮から部品の配置間隔をある程度大きくする必要がある。

特許文献１に記載のものでは、省電力モード時に、制御回路に供給される電源電圧を下げるとともにスイッチング周波数を低下させるための高耐圧の回路を一次側に設ける必要がある。上述のとおり、高耐圧の回路は大型であり、配置間隔を大きくする必要があるため、高耐圧の回路を一次側に追加すると、実装面積が増加して、電源装置が大型のものになり、電源装置の重量も増加する。また、高耐圧の部品は高価であるため、電源装置の製造コストが増大する。

特許文献２に記載のものは、一次側への部品の追加は不要であるが、ニ次側に、電圧レベル判定回路や重畳回路を設ける必要があるため、その分、電源装置の製造コストが増大する。加えて、以下のような問題もある。

一般に、二次側の出力電圧に基づく一次側のスイッチング素子の制御を行うフィードバック制御型のスイッチング電源では、負荷に供給する負荷電流が極端に小さくなると、二次側の出力電圧の上昇量が、出力電圧を一定に維持することが可能な範囲を超えてしまう。このため、負荷電流が極端に小さい状況では、スイッチング素子がオーバードライブ状態となって余分なエネルギーが二次側に供給され、二次側の出力電圧が上昇する。待機時は、負荷電流が極端に減少するので、フィードバック制御が正常に行われず、出力電圧が増大し、その分、消費電力が増大する。

特許文献２に記載のものは、検波整流回路の出力電圧レベルが所定レベル以下となると、出力電圧検出回路の入力電圧を所定の電圧分だけ変動させることで、スイッチング素子のスイッチング動作を間欠的に行わせるものである。この間欠的なスイッチング動作では、出力電圧が変動するため、負荷電流が極端に減少した場合の電圧変化を検出することが困難である。よって、待機時において負荷電流が極端に減少することに伴い出力電圧が増大して待機時の消費電力が増大することを抑制することは困難である。

本発明の目的は、待機時の消費電力をより効率的に削減することが可能な、低コストかつ小型のスイッチング電源およびそのスイッチング電源を用いた電子機器を提供することにある。

本発明のスイッチング電源は、一次巻線と二次巻線とを備え、前記一次巻線に供給された電流に基づく交流電圧が前記二次巻線を通じて出力されるトランスと、前記一次巻線への電流の供給を制御するスイッチング素子と、前記二次巻線から出力された交流電圧を直流電圧に変換する整流回路と、前記整流回路にて変換された直流電圧を検出する検出回路と、前記検出回路で検出された直流電圧が一方の入力とされ、前記整流回路の直流電圧を目標値にするための基準電圧が他方の入力とされ、これら入力電圧値の差分を出力する帰還増幅器と、前記帰還増幅器から出力される差分が無くなるように、前記スイッチング素子を制御する制御回路と、を有するスイッチング電源であって、前記検出回路は、抵抗値が固定の抵抗回路および抵抗素子との間に設けられ、通常動作よりも消費電力が小さい待機状態のときに前記抵抗回路と前記抵抗素子とを接続状態とするラッチリレー回路を備え、前記待機状態のときには該待機状態以外のときよりも高い電圧を出力する。

本発明の電子機器は、スイッチング電源と、操作部と、通常動作から消費電力が前記通常動作よりも小さい待機モードへの移行を示す信号を、前記操作部から受信すると、前記スイッチング電源に待機モード指令信号を供給する第１の制御回路と、を有し、前記スイッチング電源は、一次巻線と二次巻線とを備え、前記一次巻線に供給された電流に基づく交流電圧が前記二次巻線を通じて出力されるトランスと、前記一次巻線への電流の供給を制御するスイッチング素子と、前記二次巻線から出力された交流電圧を直流電圧に変換する整流回路と、前記整流回路にて変換された直流電圧を検出する検出回路と、前記検出回路で検出された直流電圧が一方の入力とされ、前記整流回路の直流電圧を目標値にするための基準電圧が他方の入力とされ、これら入力電圧値の差分を出力する帰還増幅器と、前記帰還増幅器から出力される差分が無くなるように、前記スイッチング素子を制御する制御回路と、を有し、前記検出回路は、抵抗値が固定の抵抗回路および抵抗素子との間に設けられ、前記待機モード指令信号を受け付けたときに前記抵抗回路と前記抵抗素子とを接続状態とするラッチリレー回路を備え、前記待機モード指令信号を受け付けたときには前記待機モード以外のときよりも高い電圧を出力する。

本発明によれば、低コストかつ小型のスイッチング電源の待機時における消費電力をより効率的に削減することが可能になる。

本発明の一実施形態のスイッチング電源の構成を示すブロック図である。 スイッチ電源を用いた電子機器側の主要な負荷回路の構成を示すブロック図である。 スイッチング電源内の待機電力軽減回路の構成を示す回路図である。 待機電力軽減回路を駆動するタイミングを表す図である。 通常動作時と待機モード時とで電圧検出回路の抵抗値を変化させたときの、負荷電流と出力電圧の関係を示す特性図である。 通常動作時と待機モード時とで電圧検出回路の抵抗値を一定にしたときの、負荷電流と出力電圧の関係を示す特性図である。 他の実施形態のスイッチング電源の構成を示すブロック図である。

以下、本発明の実施形態について図面を参照して説明する。

図１は、本発明の一実施形態によるスイッチング電源の構成を示すブロック図である。

通常動作よりも消費される電力が小さい待機モード（待機状態）を有するスイッチング電源１００は、通常動作と待機モードとの切替えを行うための待機モード制御信号を電力供給先の電子機器（負荷装置）から受け付ける。なお、通常動作から待機モードへの移行を示す待機モード制御信号は、待機モード設定信号と呼ばれる。一方、待機モードから通常動作への移行を示す待機モード制御信号は待機モード解除信号と呼ばれる。

スイッチング電源１００は、多出力を有する１コンバータ方式のものであって、一次巻線１０ａと二次巻線１０ｂおよび１０ｃとを備えるトランス１０を有する。

トランス１０の一次側には、整流平滑回路１と、メイン・スイッチング回路２が設けられている。整流平滑回路１は、ブリッジダイオードと平滑用コンデンサから構成されている。

整流平滑回路１の２つの入力ラインはそれぞれ、入力端子１０１と入力端子１０２とに接続されている。整流平滑回路１の２つの出力ラインのうち、一方の出力ライン（正極側ライン）は、一次巻線１０ａの一方端に接続され、他方の出力ライン（負極側ライン）は、メイン・スイッチング回路２および一次巻線１０ａの他端に接続されている。

メイン・スイッチング回路２は、一次巻線１０ａへの電力の供給を制御するスイッチング素子と、スイッチング素子のオンオフを制御する制御回路とを含む。スイッチング素子としては、例えば、ＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）等が用いられる。制御回路は、フォトカプラ５からの入力帰還制御信号に従ってスイッチング素子を制御する。

トランス１０の二次側には、整流回路３、整流回路４、待機電力軽減回路１２が設けられている。

トランス１０のニ次巻線１０ｂの出力ラインには、整流回路３が接続されている。二次巻線１０ｂは、一次巻線１０ａに供給された電圧に基づく交流電圧を出力する。

整流回路３は、ダイオードおよびコンデンサから構成され、二次巻線１０ｂから出力された交流電圧を直流電圧に変換する。

トランス１０の二次巻線１０ｃの出力ラインは、整流回路４および待機電力軽減回路１２に接続されている。二次巻線１０ｃは、一次巻線１０ａに供給された電圧に基づく交流電圧を出力する。

整流回路４は、ダイオードおよびコンデンサから構成され、二次巻線１０ｃから出力された交流電圧を直流電圧に変換する。

待機電力軽減回路１２は、整流回路４にて変換された直流電圧を検出する。待機電力軽減回路１２は、電圧検出回路９と負荷制御回路１２から構成されている。電圧検出回路９の出力端子は、帰還増幅器６の一方の入カ端子（正極側）に接続され、帰還増幅器６の他方の入力端子（負極側）は、基準電圧（Ｖｒｅｆ）が供給される信号線に接続されている。

帰還増幅器６は、一方の入力端子（正極側）に供給された電圧の値と他方の入力端子（負極側）に供給された基準電圧の値との差分をとり、その差分値を増幅し、それを帰還制御信号として出力する。帰還増幅器６から出力される帰還制御信号は、二次側の出力電圧Ｖ２の変化を示す信号である。

帰還増幅器６の一方の入力端子（正極側）に供給される電圧は、電圧検出回路９の出力である。帰還増幅器６からの帰還制御信号は、フォトカプラ５を介してメイン・スイッチング回路２に入力帰還制御信号として供給される。

ニ次側の出力電圧の変化を一次側のメイン・スイッチング回路２にフィードバックするスイッチング電源１００において、フォトカプラ５は、二次側回路と一次側回路とを絶縁するために用いられる。

なお、図１に示した一次側回路は一般のスイッチング電源と同様であるため、簡略化している。

スイッチング電源１００は、トランス１０のニ次側に、出力電圧Ｖ１と出力電圧Ｖ２の二系統の出力ラインを備えている。スイッチング電源１００の他方の出力ライン（出力電圧Ｖ２）には、待機電力軽減回路１２を備える。

待機電力軽減回路１２は、待機モード設定信号を受け付けると、待機モード設定信号が受け付けられる前に出力していた電圧よりも高い電圧を出力する。つまり、待機電力軽減回路１２は、待機モードのときには、待機モード以外の通常動作モードのときよりも高い電圧を出力する。これにより、出力電圧Ｖ２が低下する。なお、待機電力軽減回路１２は、一般的に検出回路と呼ぶことができる。

電圧検出回路９は、二次巻線１０ｃに接続された出力ライン間に並列に接続されている。電圧検出回路９は、接続端子２０２と接続端子２０３との間の電圧の大きさを検出する。電圧検出回路９は、その検出した整流回路４の出力電圧を帰還増幅器６の一方の入力端子に供給する。

電圧検出回路９は、例えば、抵抗値が固定の抵抗回路および抵抗素子を含む。抵抗回路は、複数の抵抗素子が直列に接続された直列抵抗回路により構成される。

負荷制御回路１１は、待機モード設定信号を受け付けると、電圧検出回路９の抵抗値を小さくすることにより、電圧検出回路９から帰還増幅器６に出力される電圧を、通常動作時の電圧値よりも高くする。また、負荷制御回路１１は、待機モード解除信号を受け付けると、電圧検出回路９の抵抗値を元の値に戻す。

帰還増幅器６は、電圧検出回路９により検出された電圧の値と基準電圧の値との差分を示す帰還制御信号を、フォトカプラ５を介してメイン・スイッチング回路２に入力帰還制御信号として供給する。

メイン・スイッチング回路２では、制御回路が入力帰還制御信号に従ってスイッチング素子を制御する。スイッチング素子のスイッチング周波数に応じた高周波のパルス電流が一次巻線１０ａに供給される。

例えば、ＰＷＭ(Pulse Width Modulation）方式において、制御回路は、入カ帰還制御信号に従ってスイッチング素子に供給される駆動パルスの幅、すなわち、スイッチング素子のオン期間とオフ期間の比を制御する。これにより、スイッチング素子のスイッチング周波数が、出力電圧Ｖ２の変化に応じて変化する。この入力帰還制御信号に基づくスイッチング制御により、出力電流の増減に関係なく、出力電圧Ｖ２は一定となる。また、出力電圧Ｖ１も一定となる。

ＲＣＣ（Ringing Choke Convertor）方式においては、一次巻線１０ａの一端に接続された正極側ラインが起動抵抗を介してスイッチング素子の制御端子に接続され、一次巻線１０ａの他端はスイッチング素子を介して負極側ラインに接続される。スイッチング素子がオン期間中に、一次巻線１０ａに電流が流れて電磁エネルギーが蓄積される。スイッチング素子がオフされると、蓄積された電磁エネルギーが二次巻線１０ｂおよび１０ｃを介して二次側に供給される。そして制御回路は、入力帰還制御信号に従ってスイッチング素子のオンオフを制御する。この入力帰還制御信号に基づくスイッチング制御により、出力電流の増減に関係なく、出力電圧Ｖ１と出力電圧Ｖ２とを一定とすることができる。

次に、スイッチング電源１００を用いた電子機器における、スイッチング電源１００の動作を具体的に説明する。

図２は、スイッチング電源１００とこれに接続される電子機器側の主要回路（負荷）の構成を示す図である。

電子機器３００は、液晶ディスプレイ、プ口ジェクタ等の待機モードを備える機器であって、その主要部は、安定化回路３０１、負荷回路３０２、負荷回路３０３、スイッチ３０４、負荷回路３０５およびタイミング生成回路３０６からなる。タイミング生成回路３０６は、待機電力軽減回路１２の駆動タイミングを制御する。タイミング生成回路３０６は、例えば、待機モード指令信号を受け付けると、待機モード設定信号を負荷制御回路１１へ供給する。

スイッチング電源１００の出力端子２０１および２０２の出力ライン（出力電圧Ｖ１）には、負荷回路３０２が接続されている。

負荷回路３０２は、例えば液晶パネルの駆動回路等である。出力電圧Ｖ１は、例えば２０Ｖ程度であり、映像信号等に依らず、その負荷電流は概ね一定である。

安定化回路３０１は、出力端子２０１と負荷回路３０２との間を接続する正極側ラインに設けられている。安定化回路３０１は、例えば三端子レギュレータ等である。安定化回路３０１は、待機モード指令信号を受信している期間において安定化回路３０１の出力が遮断されるように構成されている。よって、電子機器３００に待機モードが使用者にて設定される期間において、出力電圧Ｖ１の負荷が遮断されるので負荷回路３０２での消費電力はゼ口となる。

また、出力端子２０４および２０５の出力ラインには、負荷回路３０３および負荷回路３０５がそれぞれ並列に接続されている。接続端子２０２および２０３に接続された待機電力軽減回路１２の出カは、負荷回路３０３に供給されるとともに、スイッチ３０４を経て負荷回路３０５に供給される。出カ電圧Ｖ２は、例えば５Ｖ程度であり、映像信号や電子機器３００の動作条件等によって負荷電流は大きく変動する。

スイッチ３０４は、通常動作モード時はオン状態（短絡）とされる。すなわち、図２では通常動作モード時のスイッチ３０４の接続状態が示されている。待機モード時は、待機モード指令信号がスイッチ３０４に供給される。スイッチ３０４は、待機モード指令信号を受信している期間は、オフ状態（開放）となる。

負荷回路３０５は、映像信号処理回路や装置全体の制御回路等である。

負荷回路３０３は、待機モードから通常動作モードへ復帰するのに必要な回路であって、通常動作モードおよび待機モードの両モードにおいて動作する。負荷回路３０３は、例えば、ＬＥＤ（Light Emitting Diode）等の表示素子にて待機モードであることを示す表示を行わせる駆動回路や、リモートコントロール信号を受信するリモコン信号受信回路やボタン操作部からの入力信号を受け付けて通常動作モードへ復帰するためのモード復帰処理を行う制御回路等を含む。

負荷回路３０３において、制御回路は、リモコン信号受信回路やボタン操作部から、通常動作モードから待機モードへ移行する旨の待機モード信号を受け付けると、待機モード指令信号を出力する。また、この制御回路は、リモコン信号受信回路やボタン操作部から、待機モードから通常動作モードへ移行する旨の通常動作モード信号を受け付けると、出力している待機モード指令信号を停止する。なお、待機モード指令信号を出力する制御回路は、一般的に第１の制御回路と呼ぶことができる。

ボタン操作やリモコン操作により待機モードへの移行が指示されると、負荷回路３０３に含まれる制御回路が、待機モード指令信号を出力する。待機モード指令信号は、安定化回路３０１、スイッチ３０４およびタイミング生成回路３０６にそれぞれ供給される。待機モード指令信号が供給されると、安定化回路３０１の出力は停止し、かつ、スイッチ３０４がオフ状態となる。これにより、負荷回路３０２および負荷回路３０５への電圧供給が停止する。

また、待機モード指令信号がタイミング生成回路３０６に供給されるとタイミング生成回路３０６は、待機モード設定信号を待機モード指令信号として負荷制御回路１１に供給する。また、待機モード指令信号の供給が停止されるとタイミング生成回路３０６は、待機モード解除信号を負荷制御回路１１に供給する。

図３は、待機電力軽減回路１２の詳細を示すブロック図である。

待機電力軽減回路１２は、抵抗値が固定の直列抵抗回路２１ａおよび抵抗２０と、直列抵抗回路２１ａおよび抵抗２０との間に設けられたラッチリレー２３を含む。待機電力軽減回路１２は、待機モードのときに直列抵抗回路２１ａと抵抗２０とを接続状態とする。

ラッチリレー２３は、接点２４および２５と、操作コイルとしてセットコイル２６およびリセットコイル２７と、を有している。ラッチリレー２３は、鉄心や鉄片の材料が、例えば半硬質磁性材料でできている。半硬質磁性材料とは、永久磁石に使用される硬質磁性材料に対し、比較的少ないエネルギーで着磁、消磁できる磁性材料をいう。

通常のリレーでは、磁性体でできた鉄心に巻かれた操作コイルに電流を流すと、鉄心が電磁石となって鉄片を吸着する。操作コイルに供給した電流を取り除くと、鉄心は吸引力を失い、復帰バネの力により鉄片は鉄心から離れて復帰する。このように鉄片の吸着と復帰を利用して可動接点の開閉が行われる。

一方、ラッチリレー２３では、セットコイル２６に電流を流すと半硬質磁性材料からできている鉄心が磁化され、鉄片が鉄心に吸着する。このため、鉄片と結合された可動接点は、開放状態から短絡状態へと変化する。この状態でセットコイル２６の電流を取り除いても、半硬質磁性材料の残留磁束により鉄片は鉄心に吸着した状態を維持する。

セットコイル２６と逆方向に巻かれたリセットコイル２７に電流を流すと、半硬質磁性材料の残留磁束が減少する。このため、鉄心の吸引力が弱くなり、復帰バネの力が鉄心の吸引力に打ち勝って鉄片は復帰し、接点２４および２５は開放状態となる。

本実施形態では、セットコイル２６は、待機モード設定信号を受け付けた場合に電流が供給される。待機モード設定信号は、以下、セットコイル駆動信号と称される。また、リセットコイル２７は、待機モード解除信号を受け付けた場合に電流が供給される。待機モード解除信号は、以下、リセットコイル駆動信号と称される。

このため、ラッチリレー２３は、セットコイル駆動信号を受け付けると、セットコイル２６への電流の供給が停止してからリセットコイル２７に電流が供給される直前までの保持期間においても直列抵抗回路２１ａおよび抵抗２０との間を接続状態にする。

待機電力軽減回路１２は、図１に示した電圧検出回路９と負荷制御回路１１とから構成される。

電圧検出回路９は、抵抗２１と抵抗２２とが直列に接続された直列抵抗回路２１ａを含む。なお、抵抗２１と抵抗２２は、それぞれ特定抵抗素子と所定抵抗素子と呼ぶことができる。

本実施形態では、電圧検出回路９は、抵抗値が固定の抵抗素子である抵抗２０ないし抵抗２２と、ラッチリレー２３内の接点２４とから構成されている。

二次巻線１０ｃに接続された出力ラインのうち、二次巻線１０ｃの一端に接続された正極側ラインの接続端子２０２には、抵抗２０の一端と、直列抵抗回路２１ａ内の抵抗２１の一端とが接続されている。抵抗２０の他端は、ラッチリレー２３内の接点２４を介して抵抗２１の他端に接続され、抵抗２１の他端は、帰還増幅器６の一方の入力端子と抵抗２２の一端とに接続されている。抵抗２２の他端は、二次巻線１０ｃの他端に接続された負極側ラインの接続端子２０３に接続されている。

負荷制御回路１１は、ラッチリレー２３内の接点２５、セットコイル２６およびリセットコイル２７と、ラッチリレー２３の駆動回路と、安定化回路３４とから構成されている。ラッチリレー２３の駆動回路は、セットコイル駆動回路３２と、出力バッファー３０と、リセットコイル駆動回路３３と、出力バッファー３１と、ダイオード２８と、コンデンサ２９とからなる。なお、負荷制御回路１１は、ラッチリレー回路と呼ぶこともできる。

負荷制御回路１１では、セットコイル２６の一端が接続端子２０２に接続され、セットコイル２６の他端が出力バッファー３０の出力端子に接続されている。また、ダイオード２８のアノード端子が接続端子２０２に接続され、ダイオード２８のカソード端子が、コンデンサ２９の一端とリセットコイル２７の一端とに接続され、リセットコイル２７の他端が出力バッファー３１の出力端子に接続されている。コンデンサ２９の他端は接続端子２０３に接続されている。

また、接続端子２０２と接続端子２０３との間には、セットコイル駆動回路３２とリセット駆動回路３２とがそれぞれ並列に接続されている。セットコイル駆動回路３２の出力端子は、出力バッファー３０の入力端子に接続され、リセットコイル駆動回路３３の出力端子が出力バッファー３１の入力端子に接続されている。

さらに、安定化回路３４の一端は、接続端子２０２に接続され、出力端子２０４の他端が出力端子２０４に接続されている。また、接続端子２０２は、接点２５を介して出力端子２０４に接続されている。

セットコイル駆動回路３２と出力バッファー３０は、図２に示したタイミング生成回路３０６からのセットコイル駆動信号により、セットコイル２６を駆動する。

リセットコイル駆動回路３３と出力バッファー３１は、タイミング生成回路３０６からのリセットコイル駆動信号により、リセットコイル２７を駆動する。

ダイオード２８とコンデンサ２９は、リセットコイル２７を駆動するための電源電圧を生成するために用いられる。

次に図３を参照して、電圧検出回路９と負荷制御回路１１の動作をより詳細に説明する。通常動作モードでは、ラッチリレー２３内の接点２４および２５はともに開放状態となる。すなわち、図３は通常動作時の状態を示している。

電子機器３００が通常動作モードから待機モードに変移すると、セットコイル駆動回路３２は、タイミング生成回路３０６からセットコイル駆動信号を受信し、セットコイル２６に電流を供給してセットコイル２６を駆動する。

上述のようにラッチリレー２３では、セットコイル２６への電流の供給を停止しても接点２４および２５の接続状態が維持される。よって、セットコイル２６は、比較的短い通電時間（例えば１００ｍ秒）で、接点２４および２５を短絡状態にすることができる。

抵抗２１と抵抗２２は、接続端子２０２と接続端子２０３にそれぞれ接続されており、通常動作時には、抵抗２１と抵抗２２により分割された電圧が帰還増幅器６へ供給される。すなわち、帰還増幅器６には、抵抗２１と抵抗２２のそれぞれの抵抗値の比に応じた分圧が供給される。

電子機器３００が通常動作モードから待機モードに変移すると、ラッチリレー２３内のセットコイル２６が駆動され、接点２４と接点２５はともに短絡状態となる。

待機モード時は、ラッチリレー２３は、接点２４が短絡状態となり、直列抵抗回路２１ａ内の抵抗２１に抵抗２０を並列に接続する。よって、抵抗２０および抵抗２１が合成された合成抵抗値と抵抗２２の抵抗値とに応じた分圧が帰還増幅器６へ供給される。このため、待機モード時の電圧検出回路９は、通常動作モード時の第１の抵抗値よりも小さな第２の抵抗値となる。

したがって、スイッチング電源１００は、待機モード時に、電圧検出回路９の抵抗値を強制的に下げることで、二次巻線１０ｂおよび１０ｃから出力される出力電圧Ｖ１およびＶ２を低下させることができる。

一方、電子機器３００が待機モードから通常動作モードに変移するときは、待機モード指令信号の供給が停止され、タイミング生成回路３０６は、リセットコイル駆動信号を負荷制御回路１１へ出力する。リセットコイル駆動信号を受け付けるとリセットコイル駆動回路３３は、リセットコイル２７に電流を供給してリセットコイル２７を駆動する。このため、接点２４と接点２５は開放状態となる。

図４は、待機モード指令信号とセットコイル駆動信号およびリセットコイル駆動信号とを供給するタイミングを示す図である。図４では、縦軸が電圧を、横軸が時間をそれぞれ表している。

図４に示すように、図３に示したラッチリレー２３内のセットコイル２６およびリセットコイル２７ともに比較的短い所定の通電時間（例えば１００ｍ秒）だけ電流を流すことによって、接点２４および２５の開閉が行われる。

このため、セットコイル駆動信号を受け付けると待機電力軽減回路１２は、セットコイル２６に電流を供給し、その電流の供給が停止されてからリセットコイル２７に電流が供給される直前までの保持期間においても接点２４および２５を短絡状態にする。よって、待機モード時には、所定の通電時間を除けば、接点２４および２５を短絡状態に維持するために電力を必要としないので、待機モード時の消費電力をさらに低減することができる。

また、タイミング生成回路３０６は、負荷回路３０３に含まれる制御回路からの待機モード指令信号の供給開始をトリガーとしてセットコイル駆動信号の出力を開始し、また、待機モード指令信号の供給停止をトリガーとしてリセットコイル駆動信号の出力を開始する。このため、タイミング生成回路３０６としては、マルチバイブレータ等の論理回路が用いられる。

図５は、本実施形態における通常動作時と待機モード時とで電圧検出回路９の抵抗値を変化させたときの、負荷電流と出カ電圧の関係を示す。また、図５との比較例として、図６に、電圧検出回路９の抵抗値を一定にしたときの、負荷電流と出力電圧の関係を示す。なお、電圧検出回路９の抵抗値が一定とされる構成は、例えば、電圧検出回路９を、図３に示した抵抗２１のみで構成したものに対応する。

図５および図６において、縦軸は出力電圧の値を示し、横軸は負荷電流の値を示す。出力電圧の値は、フィードバック制御により得られる電圧値であり、通常動作時の出力電圧の値はＶ２で保持される。「通常動作領域」は、通常動作時における負荷電流の変化範囲を示し、「最小負荷時」から「最大負荷時」までの範囲である。待機モード時の負荷電流は、「待機動作時」の負荷電流の値以下とされる。

ここで、「通常動作領域」とは、例えば電子機器３００として用いられるＴＶ（テレビジョン）において、映像が表示され、音声が出力されるような状態のときの負荷の変化範囲を規定するものである。「最小負荷時」は、映像信号が入力されていない状態、画面の輝度レべルを低くした状態、音声の出力レべルを最小値に設定した状態などに対応する。「最大負荷時」は、解像度の高いハイビジョン映像信号に基づく映像が表示されている状態、画面の輝度レベルを高くした状態、音声の出力レベルを最大値に設定した状態などに対応する。

図６に示す例では、電圧検出回路９の抵抗値は一定である。通常動作時は、フィードバック制御により、負荷電流の大きさに関係なく、出力電圧値は「Ｖ２」で保持される。よって、スイッチング電源は安定化電源として機能する。

一方、待機モード時は、負荷電流の値が「通常動作領域」の負荷電流の値に比較して極端に小さい。負荷電流の値が極端に小さな場合、メイン・スイッチング回路２がオーバードライブの状態となり、フィードバック制御が正常に行われなくなる。この場合、スイッチング電源は、安定化電源として機能せず、余分なエネルギーが２次側に供給されて出力電圧が上昇してしまう。すなわち、待機モード時は、出力電圧は「Ｖ２」よりも大きな「Ｖ２ '」となる。

図５に示す例においても、待機モード時は、負荷電流の値が、「通常動作領域」の負荷電流の値に比較して極端に小さくなる。しかし、待機モード時には、電圧検出回路９の出力電圧値は、通常動作時に設定される第１の電圧値よりも大きな第２の電圧値に設定される。このため、フィードバック制御により得られる出力電圧値は、「Ｖｍｉｎ」（＜「Ｖ２」）となる。

ここで、電圧値「Ｖｍｉｎ」は、図２に示した負荷回路３０３が動作するのに必要な最低電圧の値である。負荷回路３０３は、ＬＥＤ駆動回路やリモコン信号受信回路、装置に設けられたボタンの押下を検出する回路等、待機モードから通常動作モードへ復帰するための機能を含む。負荷回路３０３では、待機モードから通常動作モードへ復帰するための機能のみが実行されることになるので、制御回路（ＣＰＵ）の動作電圧を、通常動作時の電圧（すなわち、電圧Ｖ２）よりも低く設定することも可能である。

出力電圧「Ｖ２」の値は、図２に示した負荷回路３０３および３０５が動作するのに必要な電圧の値である。負荷回路３０５は、映像信号処理回路等を含むために、所定の動作速度等を確保するために必要となる電源電圧が決められている。この電源電圧の値が出力電圧「Ｖ２」の値に対応する。実際には、安定化回路３４の入出力間電圧差の分だけ、「Ｖ２」は高く設定される。

３端子レギュレータに代表される安定化回路は、負荷電流の変動に対して一定の電圧を維持するために、入力と出力間にある程度の入出力間電圧差Ｖｉｏが必要となる。なお、低飽和タイプの３端子レギュレータの安定化回路では、入出力間電圧差Ｖｉｏは、０．３Ｖから０．６Ｖ程度である。

図３に戻って待機電力軽減回路１２の動作について説明する。

ラッチリレー２３内の接点２５は、安定化回路３４の入力端子と出力端子に並列に接続されている。待機モード時には、接点２５は短絡状態となるので、安定化回路３４は短絡される。この結果、待機モード時には安定化回路３４では、電力損失が発生しない。

また、待機モード時には、ラッチリレー２３内の接点２４も短絡状態となり、電圧検出回路９の出力電圧は通常動作時よりも高くなるため、スイッチング電源１００の出力電圧はＶ２よりも低くなる（すなわちＶｍｉｎとなる）。この状態で待機モードから通常動作モードに移行するので、図４に示したようにリセットコイル駆動信号の電圧は、セットコイル駆動信号の電圧Ｖ２に比べて小さくなる。したがって、ラッチリレー２３内のリセットコイル２７に十分な電流を流すために、負荷制御回路１１にはダイオード２８とコンデンサ２９が設けられている。

なお、リセット駆動回路３３に供給される電源電圧がＶｍｉｎであってもリセットコイル２７に十分な電流を流すことができる場合は、ダイオード２８とコンデンサ２９は不要である。この場合、リセットコイル２７の一端は、セットコイル２６と共通の電源ラインの接続端子２０２に接続すればよい。逆にＶｍｉｎでは不十分な場合は、さらに高い電圧ライン（例えばＶ１）にダイオード２８のアノードを接続すればよい。あるいは、リセットコイル２７には比較的短時間だけ電流を流せばよいので、バッテリー等の別の直流電源を用意してもよい。

次に、図５および図６に示した例を参照し、本実施形態のスイッチング電源１００における待機モード時の消費電力の削減効果について説明する。

図６に示した例では、待機モード時の出力電圧の値は「Ｖ２’」（＞Ｖ２）となる。この場合の消費電カＰ’は、安定化回路３４の入出力間電圧差をＶｉｏとすると、式１で与えられる。なお、負荷回路３０３の負荷電流値をＩａとする。

Ｐ’＝ Ｉａ×Ｖ２’ ・・・式１
一方、図５に示したスイッチング電源１００の例では、待機モード時の出力電圧の値は「Ｖｍｉｎ」（＜Ｖ２）となる。また接点２５によって安定化回路３４は短絡されるため、安定化回路３４による消費電力はゼロである。この場合の消費電力Ｐは、式２で与えられる。

Ｐ ＝ Ｉａ×Ｖｍｉｎ ・・・式２
また、スイッチング電源１００での消費電力Ｐと、図５に示した例での消費電力Ｐ’との電力差△Ｐは、式３で表される。

△Ｐ ＝ Ｐ’−Ｐ ＝ Ｉａ×（Ｖ２’−Ｖｍｉｎ）
・・・式３
なお、前述したように、電力差ΔＰには、安定化回路３４での消費電力の削減分Ｉａ×Ｖｉｏも含まれていることになる。

本実施形態のスイッチング電源１００によれば、式３に示した電力差△Ｐ分だけ、待機モード時の消費電力を削減することができる。

また、本実施形態のスイッチング電源１００では、上述の待機モード時の消費電カの削減効果に加えて、以下のような効果を得ることもできる。

既存のスイッチング電源において、トランスのニ次側回路内に、待機電力軽減回路１２や、セットコイル駆動信号とリセットコイル駆動信号を供給するための配線などを設けるだけで、本実施形態のスイッチング電源１００を実現することができる。

一般に、一次側回路に比べてニ次側回路には耐圧性能の低い部品が用いられる。したがって、耐圧性能の低い部品、すなわち安価で小型軽量の部品を使用して本実施形態のスイッチング電源１００を実現することが可能である。

上述した本実施形態のスイッチング電源１００および電子機器３００は、本発明の一例であり、その構成は、発明の趣旨を逸脱しない範囲で適宜に変更することができる。

例えば、図３に示した構成において、抵抗２１の一端に抵抗２０の一端が接続されているが、抵抗２１に代えて抵抗２２の一端に抵抗２０の一端が接続されてもよい。この場合、抵抗２２の他端が帰還増幅器６の一方の入力端子に接続される。

また、図１に示した構成において、２つの二次巻線１０ｂおよび１０ｃを有するトランス１０が用いられているが、二次巻線の数は２つに限定されるものではない。二次巻線は、１個または３個以上であってもよい。二次巻線が１個の場合には、図１に示した二次巻線１０ｂ側の回路を削除した構成となる。二次巻線が３個以上の場合は、いずれか１つの二次巻線に対して図１に示した二次巻線１０ｃ側の構成が適用される。

さらに、図２に示した構成において、安定化回路３０１の出力とスイッチ３０４は、待機モード指令信号が供給されている間は遮断される。このため、待機モード時には電力が消費されないので、安定化回路３０１とスイッチ３０４としては機械スイッチおよび半導体スイッチのうちいずれが用いられてもよい。

また、図３に示した接点２５としては機械式スイッチが用いられる。接点２５における入出力間電圧差をゼロに近づけるためである。さらに、接点２４としては機械式スイッチを用いることが望ましい。半導体スイッチを用いた接点では、待機モード時に短絡状態を維持するのに微少とはいえ電力の消費が発生してしまう。さらに入出力間電圧差の温度依存性等に配慮が必要となる。そのため、待機モード時に接点を短絡状態に維持するための電力消費が少ないラッチリレーを使用することが望ましい。

図７は、本発明の他の実施形態におけるスイッチング電源の構成を示すブロック図である。

スイッチング電源６０は、トランス６１、スイッチング素子６２、整流回路６３、検出回路６４、帰還増幅器６５および制御回路６６を備える。

トランス６１は、一次巻線と二次巻線とを備え、一次巻線に供給された電流に基づく交流電圧が前記二次巻線を通じて出力される。スイッチング素子６２は、トランス６１の一次巻線への電流の供給を制御する。

整流回路６３は、トランス６１の二次巻線から出力された交流電圧を直流電圧に変換する。検出回路６４は、整流回路６３にて変換された直流電圧を検出する。

帰還増幅器６５は、検出回路６４で検出された直流電圧が一方の入力とされ、整流回路６３の直流電圧を目標値にするための基準電圧が他方の入力とされ、これら入力電圧値の差分を出力する。

制御回路６６は、帰還増幅器６５から出力される差分が無くなるように、スイッチング素子６２を制御する。

検出回路６４は、通常動作よりも消費電力が小さい待機状態のときに待機状態以外のときよりも高い電圧を帰還増幅器６５へ出力する。検出回路６４は、抵抗値が固定の抵抗回路および抵抗素子の間に設けられ、待機状態のときに抵抗回路と抵抗素子とを接続するラッチリレー回路６４Ａを備える。

ラッチリレー回路６４Ａは、待機状態の指示信号として待機モード設定信号を受け付けた場合に電流が供給されるセットコイルと、待機状態の解除信号として待機モード解除信号を受け付けた場合に電流が供給されるリセットコイルと、を含む。なお、待機モード設定信号と待機モード解除信号とは、合わせて待機モード制御信号と呼ばれる。

ラッチリレー回路６４Ａは、待機モード設定信号を受け付けると、セットコイルに電流を供給し、セットコイルへの電流の供給を停止してからリセットコイルに電流が供給される直前までの保持期間においても抵抗回路と抵抗素子とを接続状態とし、待機状態の指示信号が受け付けられる前に出力していた電圧よりも高い電圧を帰還増幅器６５へ出力する。

よって、スイッチング電源６０は、待機状態において整流回路６３の出力電圧が低下するので、待機時における消費電力を削減することができる。さらにスイッチング電源６０は、待機状態に移行してから通常動作に移行する直前までの保持期間においてセットコイルに電流を供給することなく、高い電圧を帰還増幅器６５に供給することができる。このため、スイッチング電源６０は、待機時における消費電力をより効率的に削減することができる。

例えば、スイッチング電源６０では、抵抗回路は、複数の抵抗素子が直列に接続された直列抵抗回路を有し、二次巻線に接続された出力ライン間に並列に接続される。直列抵抗回路内の分圧抵抗素子（所定抵抗素子）は、二次巻線に接続された出力ラインのうちの負極側ラインに接続される。

ラッチリレー回路６４Ａは、待機モード設定信号を受け付けた場合に、分圧抵抗素子以外の抵抗回路内の合成抵抗素子（特定抵抗素子）に抵抗素子を並列に接続する。また、ラッチリレー回路６４Ａは、待機モード解除信号を受け付けた場合に、合成抵抗素子と抵抗素子との接続を切断する。そして検出回路６４は、抵抗回路と抵抗素子とのそれぞれの抵抗値の比に応じた分圧を帰還増幅器６５の一方の入力に供給する。

よって、スイッチング電源６０は、保持期間において帰還増幅器６５に出力する電圧を、通常動作時に出力していた電圧よりも高くすることができる。

本発明の他の実施形態によれば、待機時の消費電力を効率的に削減することができる。特に、保持期間中にラッチリレー回路６４Ａ内のセットコイルに電力を供給することなく、検出回路６４から出力される電圧を高く維持することができるので、待機状態における保持期間中の消費電力を削減することができる。よって、スイッチング電源６０は、待機時の消費電力をより効率的に削減することが可能となる。

また、各実施形態のスイッチング電源は、既存のスイッチング電源において、二次側の電圧検出回路の構成を検出回路６４に変更し、セットコイル駆動信号とリセットコイル駆動信号を供給するための配線等を設けることで実現することができる。したがって、特許文献１および２に記載のものに比較して、製造コストを削減することができ、装置の小型化を図ることができる。

６０、１００ スイッチング電源
１ 整流平滑回路
２ メイン・スイッチング回路
３、４、６３ 整流回路
５ フォトカプラ
６、６５ 帰還増幅器
９ 電圧検出回路
１０、６１ トランス
１０ａ 一次巻線
１０ｂ、１０ｃ 二次巻線
１１ 負荷制御回路
１２ 待機電力軽減回路
２１ａ 直列抵抗回路
２０〜２２ 抵抗
２３ ラッチリレー
２４、２５ 接点
２６ セットコイル
２７ リセットコイル
２８ ダイオード
２９ コンデンサ
３０、３１ 出力バッファー
３２ セットコイル駆動回路
３３ リセットコイル駆動回路
３４ 安定化回路
６２ スイッチング素子
６４ 検出回路
６４Ａ ラッチリレー回路
６６ 制御回路
３００ 電子機器
３０１ 安定化回路
３０２、３０３、３０５ 負荷回路
３０４ スイッチ
３０５ タイミング生成回路

Claims (6)

1. 一次巻線と二次巻線とを備え、前記一次巻線に供給された電流に基づく交流電圧が前記二次巻線を通じて出力されるトランスと、
   前記一次巻線への電流の供給を制御するスイッチング素子と、
   前記二次巻線から出力された交流電圧を直流電圧に変換する整流回路と、
   前記整流回路にて変換された直流電圧を検出する検出回路と、
   前記検出回路で検出された直流電圧が一方の入力とされ、前記整流回路の直流電圧を目標値にするための基準電圧が他方の入力とされ、これら入力電圧値の差分を出力する帰還増幅器と、
   前記帰還増幅器から出力される差分が無くなるように、前記スイッチング素子を制御する制御回路と、を有するスイッチング電源であって、
   前記検出回路は、抵抗値が固定の抵抗回路および抵抗素子との間に設けられ、通常動作よりも消費電力が小さい待機状態のときに前記抵抗回路と前記抵抗素子とを接続状態とするラッチリレー回路を備え、前記待機状態のときには該待機状態以外のときよりも高い電圧を出力する、スイッチング電源。
2. 請求項１に記載のスイッチング電源において、
   前記ラッチリレー回路は、前記待機状態の指示信号を受け付けた場合に電流が供給されるセットコイルと、前記待機状態の解除信号を受け付けた場合に電流が供給されるリセットコイルとを有し、前記指示信号を受け付けると、前記セットコイルへの電流の供給を停止してから前記リセットコイルに電流が供給される直前までの期間も前記接続状態にする、スイッチング電源。
3. 請求項１または２に記載のスイッチング電源において、
   前記抵抗回路は、前記二次巻線に接続された出力ライン間に並列に接続され、
   前記ラッチリレー回路は、前記待機状態の指示信号を受け付けた場合に前記抵抗回路に前記抵抗素子を並列に接続し、前記待機状態の解除信号を受け付けた場合には前記抵抗回路と前記抵抗素子との接続を切断する、スイッチング電源。
4. 請求項３に記載のスイッチング電源において、
   前記抵抗回路は、複数の抵抗素子が直列に接続された直列抵抗回路を有し、
   前記直列抵抗回路内の所定抵抗素子は、前記出力ラインのうちの負極側ラインに接続され、
   前記ラッチリレー回路は、前記指示信号を受け付けた場合に前記所定抵抗素子以外の前記抵抗回路内の特定抵抗素子に前記抵抗素子を並列に接続し、
   前記検出回路は、前記抵抗回路と前記抵抗素子とのそれぞれの抵抗値の比に応じた分圧を前記帰還増幅器の一方の入力に供給する、スイッチング電源。
5. 請求項１から４のいずれか１項に記載のスイッチング電源において、
   前記一次巻線に供給された電流に基づく交流電圧を出力する少なくとも１つの別の二次巻線と、
   前記別の二次巻線から出力された交流電圧を直流電圧に変換する別の整流回路と、をさらに有する、スイッチング電源。
6. スイッチング電源と、
   操作部と、
   通常動作から消費電力が前記通常動作よりも小さい待機モードへの移行を示す信号を前記操作部から受信すると、前記スイッチング電源に待機モード指令信号を供給する第１の制御回路と、を有し、
   前記スイッチング電源は、
   一次巻線と二次巻線とを備え、前記一次巻線に供給された電流に基づく交流電圧が前記二次巻線を通じて出力されるトランスと、
   前記一次巻線への電流の供給を制御するスイッチング素子と、
   前記二次巻線から出力された交流電圧を直流電圧に変換する整流回路と、
   前記整流回路にて変換された直流電圧を検出する検出回路と、
   前記検出回路で検出された直流電圧が一方の入力とされ、前記整流回路の直流電圧を目標値にするための基準電圧が他方の入力とされ、これら入力電圧値の差分を出力する帰還増幅器と、
   前記帰還増幅器から出力される差分が無くなるように、前記スイッチング素子を制御する制御回路と、を有し、
   前記検出回路は、抵抗値が固定の抵抗回路および抵抗素子との間に設けられ、前記待機モード指令信号を受け付けたときに前記抵抗回路と前記抵抗素子とを接続状態とするラッチリレー回路を備え、前記待機モード指令信号を受け付けたときには前記待機モード以外のときよりも高い電圧を出力する、電子機器。
   

Images