JP5650330B2 - 電子素子及び半田付け方法 - Google Patents

電子素子及び半田付け方法 Download PDF

Info

Publication number
JP5650330B2
JP5650330B2 JP2013529591A JP2013529591A JP5650330B2 JP 5650330 B2 JP5650330 B2 JP 5650330B2 JP 2013529591 A JP2013529591 A JP 2013529591A JP 2013529591 A JP2013529591 A JP 2013529591A JP 5650330 B2 JP5650330 B2 JP 5650330B2
Authority
JP
Japan
Prior art keywords
glass transition
semiconductor chip
transition temperature
electronic device
cover element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013529591A
Other languages
English (en)
Other versions
JP2013541207A (ja
Inventor
ラムヒェン ヨハン
ラムヒェン ヨハン
カイト クリスティーナ
カイト クリスティーナ
ブラウネ ベアト
ブラウネ ベアト
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram International GmbH
Original Assignee
Osram Opto Semiconductors GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors GmbH filed Critical Osram Opto Semiconductors GmbH
Publication of JP2013541207A publication Critical patent/JP2013541207A/ja
Application granted granted Critical
Publication of JP5650330B2 publication Critical patent/JP5650330B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64Heat extraction or cooling elements
    • H01L33/641Heat extraction or cooling elements characterized by the materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02Details
    • H01L31/0203Containers; Encapsulations, e.g. encapsulation of photodiodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52Encapsulations
    • H01L33/56Materials, e.g. epoxy or silicone resin
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58Optical field-shaping elements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Led Device Packages (AREA)

Description

本発明は電子素子に関している。
この出願は独国特許出願第10 2010 046 122.9号明細書の優先権を主張するものであり、この従属関係によってその開示内容も本願に含まれるものとなる。
発光ダイオード(LED)のような半導体素子を、半田付けプロセスによってプリント基板のような支持体上に固定すると、当該発光ダイオード(LED)とその構成要素は、半田付けに必要とされる加熱と、その後の冷却とによって、熱的緊張に晒される。発光ダイオード(LED)が例えばその中に半導体チップが設けられている複数の異なるプラスチップ部材を含んだケーシングを有している場合には、前述したような熱的緊張はケーシング内で半導体チップに次のような作用を及ぼす。すなわち当該半導体チップの半田が溶けて取り付け面から外れるか浮き上がるような作用である。このことはLEDの破損につながる。例えば半導体チップが埋め込まれている材料の上にさらにカバーを有しているような部材の場合では、加熱ないし冷却の際の熱的不均一性と、それに伴う熱的及び機械的緊張とがさらに増加し、これによってこの種の構成素子に対する破損の確率も上昇する。
この種の作用に対抗するために、例えば取り付け面への半導体チップの固定が高い粘着能力を備えた接着剤によって達成することが可能である。さらに、プラスチック材料、とりわけ弾性モジュールの比較的低い注型材、例えばシリコーンを用いることも可能である。さらに、ケーシングの幾何学形態の適合化ないし最適化によって熱的ないし機械的緊張を低減することも可能である。さらに、半導体チップを取り付け領域に固着させる接着剤を、例えば適切な形状の専用溝を構成することによって前記注型材料から分離させる試みも可能である。
しかしながらこれらの全ての手段は、半導体素子の製造コストの一部において著しく高めることにつながる可能性がある。
本発明によって特定される実施形態の少なくとも1つの課題は、半田付け過程の際の半導体チップの不所望な剥離の危険性を低減することのできる、半導体チップを備えた電子素子を提供することである。
この課題は独立請求項に記載の本発明によって解決される。本発明の有利な実施形態及びさらなる改善構成は、従属請求項にも記載されており、さらに以下の明細書、図面にも開示される。
本発明の少なくとも1つの実施形態による電子素子は、凹部を備えたケーシング本体を有している。この凹部内には半導体チップが配設される。このケーシング本体は特に成形加工されていてもよい。このことは、半導体チップの取り付け前に、このケーシング本体が、射出成形、射出プレス、成形プレス等の成形プロセスを用いて、適切な材料から、例えば熱可塑性樹脂から成形されることを意味する。この熱可塑性樹脂は、例えばポリフタラミド(PPA)又はその他の適切なプラスチック材料を有し得る。
さらに前記素子はケーシング本体内に埋め込まれる導体路フレームを有している。この導体路フレームはとりわけケーシング本体の材料によって成形されていてもよく、半導体チップのための取り付け領域を提供し得る。さらにこの導体路フレームはケーシング本体外で電子素子のためのコンタクト領域も提供し得る。それにより、電子素子を半田付けプロセスによって支持体上、例えばプリント基板上に固定し、電気的に接続形成することが可能となる。
さらに前記半導体チップは、導体路フレーム上に配置して結合材料を用いることでそこに取り付けることも可能である。この結合材料は、例えばいわゆるチップ用接着剤とも称される導電性の接着剤であってもよい。また代替的に、半田を含有する結合材であってもよい。電子素子の機能に関する高い信頼性を保証するためには、半導体チップを結合材料を用いて導体路フレームに永続的に固定し、当該フレームと電気的に接続させることが必要となる。
さらに電子素子は表面実装可能に構成し得る。このことはとりわけ、導体路フレームがケーシング本体の外側に表面実装可能なコンタクト領域を提供するように構成されていることを意味する。
別の実施形態によれば、半導体チップがオプトエレクトロニクス半導体チップである。その際に、この半導体チップはとりわけ光を放出するかまたは光を受光する半導体チップとして構成され得る。半導体チップによって放射ないし受光される光の所望の波長領域に応じて、半導体チップは例えばエピタキシャル積層体として、すなわちエピタキシャル成長された半導体チップ積層体として、砒化物、リン化物または窒化物等の化合物半導体材料系をベースにして形成可能である。この種の半導体チップは当業者にとっては既知なものなのでここでの詳細な説明は省く。それに対して代替的に、前記半導体チップを例えばトランジスタとして実施してもよいし、集積回路あるいは前述したような半導体チップの組み合わせ回路として実施してもよい。
さらに別の実施形態によれば、ケーシング本体の凹部内に半導体チップが埋め込まれた第1のプラスチック材料からなる注型材が設けられる。このことは特に次のようなことを意味する。すなわち、当該注型材が、半導体チップに、例えば化合物材料が設けられていない全ての表面領域において、直接半導体チップに当接することを意味する。それにより、半導体チップは、注型材と直接接触するようになる。それに伴い前記注型材において発生した熱的ないし機械的緊張も半導体チップに直接作用し得るようになる。
半導体チップが、例えばオプトエレクトロニクス半導体チップとして、とりわけ光を放出する半導体チップとして実施される場合には、前記注型材のプラスチック材料は透明に構成されていてもよい。さらに前記注型材は、例えば第1のプラスチック材料内へ埋め込まれた波長変換剤及び/又は散乱粒子を有し得る。
別のさらなる実施形態によれば、前記凹部の上に、第2のプラスチック材料からなるカバー要素が設けられる。このカバー要素は、注型材の保護ないしは注型材上の半導体チップの保護のために設けられていてもよい。さらにこのカバー要素は、電子素子に対して付加的な機能性を提供するものであってもよい。半導体チップが、オプトエレクトロニクス半導体チップとして、とりわけ光を放出する半導体チップとして実施されるならば、前記カバー要素は、例えば光学的な素子、例えば特にレンズとして実施可能である。それについて有利には、カバー要素の第2のプラスチック材料が透明であってもよい。その際には、当該第2のプラスチック材料内へ波長変換剤及び/又は散乱粒子が埋め込まれていてもよい。
このカバー要素は、とりわけ接着剤を用いて注型材に設けられていてもよい。このことは、特に、カバー要素が接着剤を用いて注型材の上に固定されることを意味している。その際この接着剤は同じ材料か、又は少なくとも前記注型材の第1のプラスチック材料と同じ材料クラスか、又は前記カバー要素の第2のプラスチック材料と同じ材料クラスを有する。特に有利には接着剤はエポキシ接着剤であってもよい。このエポキシ接着剤は、カバー要素と注型材との間に注入され、注型材をカバー要素に永続的に接続させる。特に有利には接着剤は、同じ特性、とりわけカバー要素と同じガラス転移点温度を有している。換言すれば、前記接着剤は、プラスチック材料、例えば第2のガラス転移点温度を有している第2のプラスチック材料を含んでいる。
別の実施形態によれば、第1のプラスチック材料は第1のガラス転移点温度を有しており、それに対して第2のプラスチック材料は第2のガラス転移点温度を有している。この第2のガラス転移点温度はこの場合、第1のガラス転移点温度よりも低い。ガラス転移点温度とは、第1ないし第2のプラスチック材料の変形能力が急激に変化する温度のことである。つまりガラス転移点温度よりも下方では、第1ないし第2のプラスチック材料は、僅かな変形性しか有さず、どちらかといえば脆性を有する。それに対してガラス転移点温度よりも上の温度に対する変形性は、どちらかといえば軟質プラスチックの変形特性によって特徴付けられる。このことはとりわけ次のようなことを意味する。すなわちガラス転移点温度よりも上方では第1ないし第2のプラスチック材料はそれぞれ低い弾性率を有し、それに対してガラス転移点温度よりも下方では、それぞれの弾性率が大きくなることを意味する。さらに熱膨張係数もガラス転移点温度の上方と下方では著しく異なる。
別の実施形態によれば、第1及び第2のプラスチック材料はそれぞれ熱硬化性プラスチックを有している。例えば第1及び/又は第2のプラスチック材料は、エポキシド及び/又はアクリラートを有している。特に有利には、第1のプラスチック材料も第2のプラスチック材料もそれぞれエポキシ樹脂を有している。第1及び第2のプラスチック材料内の異なる添加特性及び/又は異なる架橋特性によって、これらはそれぞれ前述したような第1及び第2のガラス転移点温度を有し得る。
公知の電子素子では、注型材料とカバー材料に対して同じガラス転移点温度か若しくは少なくともほぼ同じガラス転移点温度を備えたプラスチック材料を通常は用いる。この種の公知の電子素子が半田付けされる場合には、そのような電子素子の個々の要素は少なくとも半田付けの後の冷却過程のときに著しい温度差にさらされる。そのような素子の表面は非常に急速に周囲温度と同じ温度に達するのに対して、そのような素子の内部の構成要素、例えば注型材や半導体チップなどはまだ高い温度にある。なぜなら例えば熱硬化性プラスチックなどのようなプラスチック材料は、冷却過程の際にはガラス転移点温度の上方で強い収縮を被るからである。それに対してガラス転移点温度の下方では、実質的に僅かな温度依存性の膨張変化しか起こさない。さらに上述したようにガラス転移点温度の上方と下方では異なる弾性率を有するので、冷却の際には、さらに外側にある要素やその領域、例えばカバー要素やその表面は、既にガラス転移点温度よりも下方にあり、それに伴って実質的に硬直する。それに対して素子の内部にある要素、例えば注型材料などは、またガラス転移点温度よりも上方にあり、それに伴ってさらなる冷却の際には、さらに強く収縮する。カバー材料は既に硬直し、少なくとも表面領域においては固定的形態を占めることにより、カバー材料と注型材料からなるシステム全体の収縮の重点がカバー材料の方向へ移動する。そのため、注型材料と半導体チップとの間、並びに注型材料とケーシング本体との間に、引っ張り応力が形成される。しかもこの引っ張り応力は、半導体チップをケーシング本体に取り付けている結合材料の粘着力をしばしば上回る。そのため、実質的に同じガラス転移点温度を有する材料が用いられている公知の素子においては、半導体チップの層剥離が容易に起こり得る。
そのような公知の素子とは異なって、ここに開示する本発明による電子素子の場合では、カバー要素が硬化する時点が遅延を伴うため、冷却過程の間、カバー要素は、変形可能な弾性状態により長く留まる。それにより、注型材における遅延した冷却によって生じる収縮は、カバー要素によってより長く補償され得る。これにより、半導体チップに悪影響を与えていた熱弾性応力が有利に低減されるようになる。特に有利には、第1及び第2のガラス転移点温度が次のように設定されていてもよい。すなわち、通常の半田付け過程と冷却過程のもとで、カバー要素の硬化と注型材の硬化が実質的に同時に起きるように設定されていてもよい。
さらに別の実施形態によれば、第1のガラス転移点温度が120℃以上に設定される。また別の実施形態によれば、第1のガラス転移点温度が150℃以下に設定可能である。このことはとりわけ、第1のガラス転移点温度が、120℃〜150℃の間の範囲にあることを意味し、ここでは境界を含んでいてもよい。
さらに別の実施形態によれば、第2のガラス転移点温度が第1のガラス転移点温度よりも低く、とりわけ120℃か又は120℃よりも低い。特に有利には、第2のガラス転移点温度が110℃以下である。さらに第2のガラス転移点温度は、80℃以上であってもよい。このことは、第2のガラス転移点温度が80℃〜120℃の間、有利には80℃〜110℃の間にあることを意味する。この場合これらの境界温度も含まれていてもよい。
これまでに説明してきた電子素子は、第1のガラス転移点温度と第2のガラス転移点温度の適合化によって相互に、半田過程の間の熱機械的特性の改善、とりわけ表面実装可能な電子素子のための半田過程の間の熱機械付き快適特性の改善が得られる。特に、半田過程とそれに続く冷却過程の間の半導体チップに対する機械的ストレスを低減することができ、それと供に導体路チップからの半導体チップの剥離も回避することが可能となる。このことはとりわけ、半田過程とそれに続く冷却過程の間の素子内部において、特にケーシング本体の凹部内部の半導体チップに対する引張り応力を軽減することにつながる。それにより半導体チップの脱落が回避されるようになる。
本発明のさらなる利点とさらに有利な実施形態並びに改善形態は、以下の明細書で図面1乃至4に基づいて詳細に説明する。
本発明の異なる実施形態を示した概略図 本発明の異なる実施形態を示した概略図 本発明の異なる実施形態を示した概略図 本発明のさらなる実施形態による電子素子の半田過程後の冷却過程を概略的に示した図
実施例
前記実施例及び図面中において、同じ構成部材又は同じ作用の構成部材には同じ参照符号が付されている。但し図中に示されている要素のサイズ比は相互に異なっており、基本的には必ずしも縮尺通りではない。それどころか個々の要素、例えば層、部材、素子、及び領域は、見易くする理由から拡大されたサイズ比で描写することもあることを述べておく。
図1には本発明による電子素子の実施例が示されており、この電子素子はケーシング本体1を有している。このケーシング本体1は凹部10を有しており、この凹部内には、半導体チップ3が配設されている。ここでは本発明による実施例、特に以下で説明する実施例でそれぞれ示されている電子素子が、オプトエレクトロニクス素子の単なる実施例として描写されている。この電子素子はオプトエレクトロニクス半導体チップ、とりわけ光を放出する半導体チップを有している。
ケーシング本体1は、本発明の実施例によれば、熱可塑性プラスチック、例えばポリフタラミド(PPA)を有し、成形プロセス、例えば射出成形プロセスを用いて成形される。ケーシング本体1の製造の際には、ケーシング本体1の材料と共に成形処理される導体路フレーム2が設けられる。その際ケーシング本体1と導体路フレーム2は、図1に示されているように、当該電子素子が表面実装可能となるように実施される。
半導体チップ3は、結合材料4を用いて、図示の実施例では導電性の接着剤を用いて導体路フレーム2と、凹部10内のケーシング本体1上に固定される。半導体チップ3の上側は、ボンディングワイヤ5、例えば金線を介して導体路フレーム2に導電的に接続される。
ここに示されている実施形態のケーシング本体1、例えばケーシング本体1の材料、導体路フレーム2の材料、半導体チップ3の材料の実施形態に対して代替的に、これらの要素は、その他の材料、幾何学構造、配置構成、実施形態を有し得る。
ケーシング本体1の凹部10内には、第1のプラスチック材料からなる注型材6が設けられる。この注型材6の内部には半導体チップ3が埋め込まれている。図示の実施例では、この注型材6が凹部10内に完全に充填される。それに対して代替的に、前記注型材6を、凹部10の一部にだけ充填することも可能である。すなわち、注型材6は、凹部10の上方縁部まで充填させないことも可能である。
前記凹部10の上には第2のプラスチック材料からなるカバー要素8が設けられている。このカバー要素8は、当該実施例ではレンズとして実施されている。このレンズは注型材6への被着前に成形して前処理されて注型材上に配置され、接着剤7を用いてそこに固定される。カバー要素8の被着前に、注型材6も硬化される。
注型材6の第1のプラスチック材料並びにカバー要素8の第2のプラスチック材料は、それぞれ透過性の熱硬化性プラスチックから製造され、図示の実施例ではとりわけそれぞれエポキシ樹脂からなる。この場合第1のプラスチック材料は第1のガラス転移点温度を有し、この温度は120℃〜150℃の範囲にある。それに対して第2のプラスチック材料は、第2のガラス転移点温度を有し、この温度は前記第1のガラス転移点温度よりも低い。特に図示の実施例においては前記第2のガラス転移点温度は80℃〜110℃の範囲にある。
前記第1及び第2のプラスチック材料の異なるガラス転移点温度は、そのつどのエポキシ樹脂に対する添加物によって、及び/又は、材料のその都度の硬化の際の異なる架橋点などによって達成されてもよい。
特に有利には、前記接着剤7がカバー要素8と同じ特性、とりわけ同じガラス転移点温度を有する。それに対して前記接着剤7として例えば第2のカバー要素8の第2のプラスチック材料が被着されてもよい。
図2及び図3には、本発明による電子素子のさらに別の実施例が示されており、この実施例は図1による実施例に比べて、反射器として成形された凹部10がケーシング本体1内に有している。それにより、とりわけ光を放出する半導体チップ3を有している電子素子の場合、半導体チップ3内で放射される光の放射量の増加が可能である。
図3の実施例による伝素子のケーシング本体はさらに次のように構成されている。すなわち反射器として成形された凹部10の反射性をさらに高めるために、凹部10、とりわけ凹部10の底面が、半導体チップ3とボンディングワイヤ5のための取付け領域ないし接続領域まで、ケーシング本体材料によって覆われている。
図4には、図3の実施例による電子素子の単なる一例が示されており、この電子素子は純粋な一例として、通常の半田付けプロセスを用いて基板ないしプリント基板9上に半田付けされる。
これに対して当該の電子素子とプリント基板9は、通常、240℃以上から270℃以下の最大温度(ピーク温度)、典型的には260℃の最大温度まで加熱される。この温度のもとでプリント基板9と電子素子の導体路フレーム2との間に設けられた半田剤が溶融され、それによって電子素子のプリント基板9上への取付けと固定が可能となる。それに続いて当該伝素子は165℃まで冷却される。
165℃の温度からは、前記電子素子は、通常は毎秒6ケルビンの冷却率で直接室温まで冷却される。その際プリント基板9上の電子素子には、複数の矢印90を用いて示されているように、上側と下側から冷却空気が当てられる。この時間領域においては、当該電子素子の個々の要素が明らかな温度差を有している。前記電子素子の上面の矢印91の付されている領域は、積極的な冷却に基づいて非常に迅速に冷却空気温度に達するのに対して、内部にある構成要素、例えば領域93付近における、注型材6、半導体チップ3、結合材料4などの構成要素はまだ比較的高い温度にある。冷却の際にこれらのプラスチック材料はそれぞれ収縮を被る。第1のプラスチック材料と第2のプラスチック材料、図示の実施例ではエポキシ樹脂を有しているプラスチック材料は、ガラス転移点温度の上方において強い収縮を受け、それに対してガラス転移温度の下方においては、それぞれの材料の温度に起因する膨張がオーダー単位で低減される。さらにガラス転移点温度の移行の際には、それぞれのプラスチック材料の弾性率が大きく変化する。ガラス転移点温度の下方では、弾性率が高く、例えばエポキシ樹脂の場合には、1GPaよりも大である。このことは、材料の剛性構造にも反映されている。ガラス転移点温度の上方では、当該エポキシ樹脂が軟化され、弾性率は低減しており、典型的には1MPaよりも小さい値となる。さらにガラス転移点温度の移行ないし下回りの際にはそれぞれの膨張係数の変化も無視できないくらいとなる。エポキシ樹脂は典型的にはガラス転移点温度よりも下方においては、60〜70ppm/Kの熱膨張係数を有し、それに対してガラス転移温度の上方においては、熱膨張係数は約160〜170ppm/Kの値となる。
ここに記載されている電子素子の有利な硬化の説明のために、以下の明細書ではまず注型材又はカバー要素を備えた従来の素子に対する冷却過程の作用を説明する。この作用はそれぞれ同じガラス転移温度を有する材料のものである。ここでは純粋な例示としてそれぞれのガラス転移点温度が約130℃のもとにあることから出発する。
半田付けプロセスにおけるピーク温度までの加熱過程の際に、それぞれの材料、すなわちケーシング本体の材料、注型材6の材料、及びカバー要素の材料は、室温のときの状態に比べて大きく膨張する。冷却期間の間はこれらの材料は再び収縮する。その際、カバー要素は既にガラス転移点温度よりも下方の温度を有する場合がある。それに対して注型材量はまだガラス転移点温度よりも上にある。このことは次のことにつながる。すなわち、カバー要素の表面が既に硬化され、高い弾性率を有することにつながる。それに対してカバー要素の内部、並びに注型材料はまだガラス転移点温度よりも上にある。このことは次のようなことを意味する。すなわち、カバー要素の表面は既に所定の時点から硬化され、その際のカバー要素は室温のときの状態に比べてまだ高い体積を有することを意味する。それにより、次のような作用が生じる。すなわちカバー要素の材料がさらなる冷却によって縮み、すなわち収縮し、その体積の低減が試行される。
カバー要素の表面が既に硬化し、固定的な形態を占めることによって、注型材、接着剤、カバー要素からなるシステム全体の収縮重点がカバー要素の表面方向に移動する。このことはさらに、カバー要素の表面に対向している、注型材と導体路フレームとの間の接続面、及び注型材と半導体チップとの間の接続面、及び注型材とチップ接着剤との間の接続面のそのつどの材料が引張り応力を形成することを同時に意味する。この引張り応力は、しばしば、導体路フレームにおける注型材の粘着力を上回り、そのためここでは注型材量の剥離が観察され得る。この引張り応力が、半導体チップとチップ接着剤との間の粘着力、又はチップ接着剤と導体路フレームとの間の粘着力よりも大きくなった場合には、このことは導体路フレームからの半導体チップの脱落ないし剥離につながる。これにより当該素子における電気的なコンタクトの開放が生じ、これは当該電子素子の欠陥に結び付く。
この公知の電子素子のもとで生じる作用とは異なって、半田付け過程の間若しくは半田付け過程の後と冷却過程の後での半導体チップ3の浮き上がりないし剥離は次のことによって回避可能である。すなわち、第1及び第2のプラスチック材料と相応のガラス転移点温度の適切な選択によって、熱的不均衡に対抗させることで回避可能である。第2のプラスチック材料が、第1のプラスチック材料の第1のガラス転移点温度よりも低い第2のガラス転移点温度を有することによって、カバー要素8が第2のガラス転移点温度を下回った場合も、注型材6が第1のガラス転移点温度を早期に若しくは同時に下回ることが達成される。これによりカバー要素8によって僅かな機械的ストレスしか注型材6と半導体チップ3にはかからなくなる。
カバー要素と注型材のガラス転移点温度がほぼ同じである公知の素子に基づけば、冷却過程の間、図4に示されている領域91、92、93において異なる温度が発生する。この場合、領域91における温度は、領域92における温度よりも低く、領域92における温度は、領域93における温度よりも低い。領域91における温度がガラス転移点温度を、例えば130℃のガラス転移点温度を下回った場合には、カバー要素の上側は既に硬化し、それに対して前述したように領域92におけるカバー要素及び領域93における注型材はまだガラス転移点温度よりも上の温度を有し得る。そのためさらにまだ収縮可能である。
第1のガラス転移点温度よりも低い第2のガラス転移点温度を有するこれまでに説明してきた電子素子の場合、以下の明細書では純粋な一例として、注型材6の約130℃の第1のガラス転移点温度と、カバー要素8の約100℃の第2のガラス転移点温度から出発する。領域91における温度が100℃よりも高い間は、カバー要素8の表面はまだ硬化しない。領域91における温度が100℃の第2のガラス転移点温度を下回って初めて、カバー要素8の表面が硬化する。領域92における温度、つまりがバー要素8の内部領域における温度がまだ100℃以上であるかぎりは、当該領域におけるカバー要素8の第2のプラスチック材料は収縮し続ける。領域93における第1のプラスチック材料が130℃の温度よりも下方で、但し100℃の温度よりも上方にある場合には、130℃の第1のガラス転移点温度に基づいて注型材6、つまり第1のプラスチック材料は既に硬化する。例えば領域92においても領域93においても、例えば120℃の温度が優勢である場合には、注型材6が既に硬化する。それに対してカバー要素8はまだ第2のガラス転移点温度の上方にある。領域92におけるカバー要素8がまだ引き続き収縮するならば、半導体チップ3に対する応力、ないしは注型材6、半導体チップ3、結合材料4、導体路フレーム2、ケーシング材料1の間の各境界面に作用する応力が著しく低減される。それにより、半田付け過程の後の冷却の際の熱的不均衡に対抗し、半導体チップ3の剥離を回避することが可能となる。
なお本発明は、実施例に基づいて本願明細書で説明してきたこれらの実施例に限定されるものではない。それどころか本発明は、これらの特徴又はこれらの組み合わせ自体が特許請求の範囲若しくは実施例において詳細に説明されていなくても、特許請求の範囲に特定されている特徴のあらゆる組み合わせを含むものであることを理解されたい。

Claims (11)

  1. 半導体チップ(3)を凹部(10)内に有しているケーシング本体(1)を備えた電子素子であって、
    前記半導体チップ(3)が前記凹部内で、第1のガラス転移点温度を有する第1のプラスチック材料からなる注型材(6)に埋め込まれており、
    前記凹部(10)上に、第2のガラス転移点温度を有する第2のプラスチック材料からなるカバー要素(8)が設けられており、
    前記第1及び第2のプラスチック材料は、それぞれ1つのエポキシ樹脂を有しており
    前記第1のガラス転移点温度は、120℃〜150℃の間の範囲にあり
    前記第2のガラス転移点温度は80℃〜110℃の範囲にあり、
    その結果、前記第2のガラス転移点温度は、第1のガラス転移点温度よりも低いことを特徴とする電子素子。
  2. 前記カバー要素(8)は、接着剤(7)を用いて前記注型材(6)上に設けられている、請求項記載の電子素子。
  3. 前記接着剤(7)と前記カバー要素(8)は、同じガラス転移点温度を有している、請求項記載の電子素子。
  4. 前記ケーシング本体(1)内に埋め込まれ、結合材料(4)を用いて半導体チップ(3)が取付けられている導体路フレーム(2)をさらに有している、請求項1からいずれか1項記載の電子素子。
  5. 前記ケーシング本体(1)は熱可塑性プラスチックを有している、請求項1からいずれか1項記載の電子素子。
  6. 前記熱可塑性プラスチックは、ポリフタラミド(PPA)を有している、請求項記載の電子素子。
  7. 前記ケーシング本体(1)は表面実装可能である、請求項1からいずれか1項記載の電子素子。
  8. 前記半導体チップ(3)は、オプトエレクトロニクス半導体チップである、請求項1からいずれか1項記載の電子素子。
  9. 前記半導体チップ(3)は、光を放出する半導体チップである、請求項記載の電子素子。
  10. 請求項1から9いずれか1項記載の電子素子を、プリント基板(9)上に半田付けするための方法であって
    前記電子素子と前記プリント基板(9)とを240℃以上270℃以下の最大温度まで加熱することによって前記プリント基板(9)と前記電子素子との間に配置した半田剤を溶融し、
    引き続き前記電子素子を冷却するようにしたことを特徴とする方法
  11. 前記電子素子を、前記半田剤の溶融過程終了後に、まず165℃まで冷却し、その後で、冷却空気の吹きつけによって室温まで冷却する、請求項10記載の方法
JP2013529591A 2010-09-21 2011-08-19 電子素子及び半田付け方法 Active JP5650330B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102010046122A DE102010046122A1 (de) 2010-09-21 2010-09-21 Elektronisches Bauelement
DE102010046122.9 2010-09-21
PCT/EP2011/064296 WO2012038164A1 (de) 2010-09-21 2011-08-19 Elektronisches bauelement

Publications (2)

Publication Number Publication Date
JP2013541207A JP2013541207A (ja) 2013-11-07
JP5650330B2 true JP5650330B2 (ja) 2015-01-07

Family

ID=44512888

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013529591A Active JP5650330B2 (ja) 2010-09-21 2011-08-19 電子素子及び半田付け方法

Country Status (7)

Country Link
US (1) US9029901B2 (ja)
EP (1) EP2619810B1 (ja)
JP (1) JP5650330B2 (ja)
KR (1) KR101555605B1 (ja)
CN (1) CN103119737B (ja)
DE (1) DE102010046122A1 (ja)
WO (1) WO2012038164A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102011114641B4 (de) * 2011-09-30 2021-08-12 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronisches Halbleiterbauelement und Verfahren zur Herstellung eines optoelektronischen Halbleiterbauelements
KR20130096094A (ko) * 2012-02-21 2013-08-29 엘지이노텍 주식회사 발광소자 패키지, 발광 소자 패키지 제조방법 및 이를 구비한 조명 시스템
WO2020090610A1 (ja) * 2018-10-29 2020-05-07 三菱マテリアル株式会社 パッケージ用蓋材の製造方法およびパッケージの製造方法

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3471220B2 (ja) * 1998-05-27 2003-12-02 株式会社東芝 半導体発光装置
DE19936605A1 (de) * 1999-08-04 2001-02-15 Osram Opto Semiconductors Gmbh Transparente Gießharzmasse für SMT-fähige LED-Anwendungen mit hoher Temperatur und hohen Helligkeiten oder Leuchtstärken
DE10023353A1 (de) 2000-05-12 2001-11-29 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement und Verfahren zur Herstellung
JP4241184B2 (ja) * 2002-07-25 2009-03-18 パナソニック電工株式会社 光電素子部品
KR100567559B1 (ko) * 2002-07-25 2006-04-05 마츠시다 덴코 가부시키가이샤 광전소자부품
TW200614548A (en) * 2004-07-09 2006-05-01 Matsushita Electric Ind Co Ltd Light-emitting device
US7470926B2 (en) * 2004-09-09 2008-12-30 Toyoda Gosei Co., Ltd Solid-state optical device
JP2006179544A (ja) * 2004-12-21 2006-07-06 Matsushita Electric Ind Co Ltd Led光源
DE102005036520A1 (de) * 2005-04-26 2006-11-09 Osram Opto Semiconductors Gmbh Optisches Bauteil, optoelektronisches Bauelement mit dem Bauteil und dessen Herstellung
JP2006352047A (ja) * 2005-06-20 2006-12-28 Rohm Co Ltd 光半導体装置
DE102006032428A1 (de) * 2005-09-30 2007-04-05 Osram Opto Semiconductors Gmbh Strahlungsemittierendes Bauelement und Verfahren zur Herstellung eines strahlungsemittierenden Bauelements
CN101361202B (zh) * 2006-01-16 2010-12-08 松下电器产业株式会社 半导体发光装置
JP4890872B2 (ja) 2006-01-30 2012-03-07 ルネサスエレクトロニクス株式会社 光半導体封止用透明エポキシ樹脂組成物及びそれを用いた光半導体集積回路装置
JP5160754B2 (ja) * 2006-01-31 2013-03-13 エルジー ディスプレイ カンパニー リミテッド El装置
JP4930830B2 (ja) * 2006-07-27 2012-05-16 日亜化学工業株式会社 発光装置
JP4979299B2 (ja) * 2006-08-03 2012-07-18 豊田合成株式会社 光学装置及びその製造方法
JP5250949B2 (ja) * 2006-08-07 2013-07-31 デクセリアルズ株式会社 発光素子モジュール
DE102007015474A1 (de) * 2007-03-30 2008-10-02 Osram Opto Semiconductors Gmbh Elektromagnetische Strahlung emittierendes optoelektronisches Bauelement und Verfahren zur Herstellung eines optoelektronischen Bauelements
EP2015614B1 (en) * 2007-07-12 2010-12-15 Koito Manufacturing Co., Ltd. Light emitting device
DE102008014122A1 (de) 2007-11-29 2009-06-04 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Bauelements und optoelektronisches Bauelement
DE102008021436A1 (de) * 2008-04-29 2010-05-20 Schott Ag Optik-Konverter-System für (W)LEDs
JP2010109011A (ja) 2008-10-28 2010-05-13 Nec Electronics Corp 半導体装置およびその製造方法

Also Published As

Publication number Publication date
DE102010046122A1 (de) 2012-03-22
US20130256737A1 (en) 2013-10-03
US9029901B2 (en) 2015-05-12
CN103119737A (zh) 2013-05-22
WO2012038164A1 (de) 2012-03-29
EP2619810A1 (de) 2013-07-31
CN103119737B (zh) 2015-12-02
KR20130058751A (ko) 2013-06-04
JP2013541207A (ja) 2013-11-07
KR101555605B1 (ko) 2015-09-24
EP2619810B1 (de) 2015-08-19

Similar Documents

Publication Publication Date Title
EP1756879B1 (en) Power light emitting die package with reflecting lens and the method of making the same
US8669572B2 (en) Power lamp package
KR100576866B1 (ko) 발광다이오드 및 그 제조방법
JP4241184B2 (ja) 光電素子部品
US7199400B2 (en) Semiconductor package
US20080169480A1 (en) Optoelectronic device package and packaging method thereof
US20070205425A1 (en) Semiconductor light-emitting device
US7064424B2 (en) Optical surface mount technology package
US8487328B2 (en) Light emitting device
US7416906B2 (en) Soldering method for semiconductor optical device, and semiconductor optical device
JP2005159296A (ja) オプトデバイスのパッケージ構造
US20050280016A1 (en) PCB-based surface mount LED device with silicone-based encapsulation structure
JP2005159296A5 (ja)
US20050110168A1 (en) Low coefficient of thermal expansion (CTE) semiconductor packaging materials
JP2009200321A (ja) 発光装置及びその製造方法
JP5650330B2 (ja) 電子素子及び半田付け方法
KR101161397B1 (ko) 실리콘 렌즈를 구비하는 발광소자 및 그것을 제조하는 방법
KR100585014B1 (ko) 일체형 열전달 슬러그가 형성된 발광다이오드 패키지 및 그 제조방법
US20070246717A1 (en) Light source having both thermal and space efficiency
JP2019009171A (ja) 半導体装置
CN110431675B (zh) 具有加强层的器件和用于制造器件的方法
US9252344B2 (en) Structural component and method for producing a structural component
JP2007027559A (ja) 表面実装型電子部品、その製造方法および光学電子機器
KR102707078B1 (ko) 광반도체 소자 탑재용 패키지 및 이의 제조방법
JP2010251563A (ja) 半導体装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140219

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140324

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140623

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20141020

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20141112

R150 Certificate of patent or registration of utility model

Ref document number: 5650330

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250