JP5648645B2 - ベクトル処理装置、ベクトルロード命令実行方法、及びベクトルロード命令実行プログラム - Google Patents
ベクトル処理装置、ベクトルロード命令実行方法、及びベクトルロード命令実行プログラム Download PDFInfo
- Publication number
- JP5648645B2 JP5648645B2 JP2012047028A JP2012047028A JP5648645B2 JP 5648645 B2 JP5648645 B2 JP 5648645B2 JP 2012047028 A JP2012047028 A JP 2012047028A JP 2012047028 A JP2012047028 A JP 2012047028A JP 5648645 B2 JP5648645 B2 JP 5648645B2
- Authority
- JP
- Japan
- Prior art keywords
- vector
- load
- load buffer
- buffer
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Advance Control (AREA)
- Complex Calculations (AREA)
Description
本発明の目的は、上述の課題を解決し、ロードバッファの枯渇による性能低下を防ぐ、
ベクトル処理装置、ベクトルロード命令実行方法、及びベクトルロード命令実行プログラムを提供することである。
本発明の第1の実施の形態について図面を参照して詳細に説明する。
また、ベクトル処理部60は、少なくとも1つのベクトルパイプライン演算器61を備える。
さらにこの時、書き込み中/全要素書き込み後に無効化フラグフィールド6513が“1”であった場合は、ライト部653は、使用可否フラグフィールド6518の設定は行わない。
次に、本実施の形態によるベクトル処理装置100の動作について、図面を参照して詳細に説明する。
無効化フラグが“1”になっているロードバッファの廃棄が完了した事をロードバッファ管理部31に報告する。
ロードバッファ管理部31は、無効化フラグが“0”の仮想番号を用いてロードバッファを確保する事が出来るようになるため、無効なベクトルロード命令のためにロードバッファが枯渇する事がなくなり、分岐予測後のベクトルロード命令が実行できるようになり、無効なベクトルロード命令のロードデータ読出によるメモリアクセスのレイテンシを隠蔽する事ができる。
本実施の形態による第1の効果は、投機的に発行したベクトルロード命令が分岐予測失敗により無効になった場合に、ロードバッファをすぐに解放するため、無効なベクトルロード命令によるロードバッファの枯渇が無くなるため、ロードバッファを有効に活用する事ができるようになることである。
次に、本発明の第2の実施の形態にについて説明を行う。
主記憶装置からベクトルデータをロードするプロセッサネットワーク手段と、
ベクトルデータのロードバッファへの格納及びベクトルレジスタへの転送を行うベクトルロード管理手段と、
ベクトルロード命令において、ロードデータを一時的に格納するロードバッファを確保するとともに、前記ロードバッファに複数個持っている仮想番号の最若番の番号を選択し、前記ロードバッファを一意に識別するロードバッファ番号と前記仮想番号とを連結して管理するロードバッファ管理手段を備え、
前記ロードバッファ管理手段が、
分岐予測結果を待たずに実行したベクトルロード命令のロードデータが主記憶装置から読み出される前に分岐予測が失敗した場合、前記仮想番号を連結したロードバッファ番号に係る前記ロードバッファを解放する
ことを特徴とするベクトル処理装置。
前記ロードバッファ管理手段が、
前記ベクトルデータに前記ロードバッファ番号と前記仮想番号を付加したメモリアクセスリクエストを前記プロセッサネットワーク手段に送信し、
前記プロセッサネットワーク手段が、
前記メモリアクセスリクエストに基づいて前記ベクトルデータの発行を前記主記憶装置にリクエストし、
前記主記憶装置から読み出した前記ベクトルロード命令の各要素に前記ロードバッファ番号及び仮想番号を付して前記ベクトルロード管理手段に送信し、
前記ベクトルロード管理手段が、
受信した前記要素を、前記ロードバッファ番号に係る前記ロードバッファに格納する
ことを特徴とする付記1に記載のベクトル処理装置。
前記ベクトルロード管理手段が、
前記ベクトルデータの全要素を受信したとき、無効化フラグが“1”の場合は、当該ベクトルデータをベクトルレジスタへは転送せず、当該ベクトルデータを格納するロードバッファの解放通知を前記ロードバッファ管理手段に送信し、
前記ロードバッファ管理手段が、
前記ロードバッファの解放通知に基づいて、前記ロードバッファを解放する
ことを特徴とする付記2に記載のベクトル処理装置。
前記ベクトルロード管理手段が、
前記ベクトルデータの全要素を受信したとき、分岐レベルが”0”で無効化フラグが“0”の場合は、当該ベクトルデータをベクトルレジスタへは転送した後、当該ベクトルデータを格納するロードバッファの解放通知を前記ロードバッファ管理手段に送信する
ことを特徴とする付記2又は付記3に記載のベクトル処理装置。
前記ベクトルロード管理手段が、
前記仮想番号に対応した無効化フラグを管理し、
分岐失敗が報告された時に使用されていた前記仮想番号に対応する無効化フラグに”1”を設定し、
前記要素を受信したとき、当該要素に付加されている仮想番号の無効化フラグが”0”であった場合、前記ロードバッファに当該要素を書き込み、
当該要素に付加されている仮想番号の無効化フラグが”1”であった場合、前記ロードバッファへの当該要素の書き込みを行わずに、当該要素を破棄する
ことを特徴とする付記3又は付記4に記載のベクトル処理装置。
前記ベクトルロード管理手段が、
前記ベクトルデータの要素数を格納する格納手段を含み、
前記ロードバッファに書き込みを行った要素の数だけ前記要素数を減算し、
前記格納手段の値が0になった場合、当該ベクトルデータを前記ベクトルレジスタへ転送可能と判断する
ことを特徴とする付記5に記載のベクトル処理装置。
前記ロードバッファ管理手段が、
前記ロードバッファを確保して前記ベクトルロード命令を投機的に発行している最中に、分岐予測失敗によって投機的に発行しているベクトルロード命令の発行を中断した場合、前記プロセッサネットワーク手段に発行した前記メモリアクセスリクエストの数を前記ベクトルロード管理手段に通知し、
前記ベクトルロード管理手段は、
該当するベクトルデータの要素数を格納する格納手段の値を、前記メモリアクセスリクエストの数に更新する
ことを特徴とする付記6に記載のベクトル処理装置。
前記ロードバッファ管理手段が、
後続のベクトルロード命令のロードバッファを確保した場合、分岐予測が失敗した仮想番号と異なる仮想番号を当該ベクトルロード命令に連結する
ことを特徴とする付記1から付記7の何れか1項に記載のベクトル処理装置。
ベクトル演算を行うベクトル装置によるベクトルロード命令実行方法であって、
プロセッサネットワーク手段が、記憶装置からベクトルデータをロードし、
ベクトルロード管理手段が、ベクトルデータの前記ロードバッファへの格納及びベクトルレジスタへの転送を行い、
ロードバッファ管理手段が、ベクトルロード命令において、ベクトルデータを一時的に格納するロードバッファを確保するとともに、前記ロードバッファに複数個持っている仮想番号の最若番の番号を選択し、前記ロードバッファを一意に識別するロードバッファ番号と前記仮想番号とを連結して管理し、
前記ロードバッファ管理手段は、
分岐予測結果を待たずに実行したベクトルロード命令のロードデータが主記憶装置から読み出される前に分岐予測が失敗した場合、前記仮想番号を連結したロードバッファ番号に係る前記ロードバッファを解放する
ことを特徴とするベクトルロード命令実行方法。
前記ロードバッファ管理手段は、
前記ベクトルデータに前記ロードバッファ番号と前記仮想番号を付加したメモリアクセスリクエストを前記プロセッサネットワーク手段に送信し、
前記プロセッサネットワーク手段は、
前記メモリアクセスリクエストに基づいて前記ベクトルデータの発行を前記主記憶装置にリクエストし、
前記主記憶装置から読み出した前記ベクトルロード命令の各要素に前記ロードバッファ番号及び仮想番号を付して前記ベクトルロード管理手段に送信し、
前記ベクトルロード管理手段は、
受信した前記要素を、前記ロードバッファ番号に係る前記ロードバッファに格納する
ことを特徴とする付記9に記載のベクトルロード命令実行方法。
前記ベクトルロード管理手段は、
前記ベクトルデータの全要素を受信したとき、無効化フラグが“1”の場合は、当該ベクトルデータをベクトルレジスタへは転送せず、当該ベクトルデータを格納するロードバッファの解放通知を前記ロードバッファ管理手段に送信し、
前記ロードバッファ管理手段は、
前記ロードバッファの解放通知に基づいて、前記ロードバッファを解放する
ことを特徴とする付記9又は付記10に記載のベクトルロード命令実行方法。
前記ベクトルロード管理手段は、
前記ベクトルデータの全要素を受信したとき、分岐レベルが”0”で無効化フラグが“0”の場合は、当該ベクトルデータをベクトルレジスタへは転送した後、当該ベクトルデータを格納するロードバッファの解放通知を前記ロードバッファ管理手段に送信する
ことを特徴とする付記9から付記11の何れか1項に記載のベクトルロード命令実行方法。
前記ベクトルロード管理手段は、
前記仮想番号に対応した無効化フラグを管理し、
分岐失敗が報告された時に使用されていた前記仮想番号に対応する無効化フラグに”1”を設定し、
前記要素を受信したとき、当該要素に付加されている仮想番号の無効化フラグが”0”であった場合、前記ロードバッファに当該要素を書き込み、
当該要素に付加されている仮想番号の無効化フラグが”1”であった場合、前記ロードバッファへの当該要素の書き込みを行わずに、当該要素を破棄する
ことを特徴とする付記11又は付記12に記載のベクトルロード命令実行方法。
前記ベクトルロード管理手段は、
前記ベクトルデータの要素数を格納手段に格納し、
前記ロードバッファに書き込みを行った要素の数だけ前記要素数を減算し、
前記格納手段の値が0になった場合、当該ベクトルデータを前記ベクトルレジスタへ転送可能と判断する
ことを特徴とする付記13に記載のベクトルロード命令実行方法。
前記ロードバッファ管理手段は、
前記ロードバッファを確保して前記ベクトルロード命令を投機的に発行している最中に、分岐予測失敗によって投機的に発行しているベクトルロード命令の発行を中断した場合、前記プロセッサネットワーク手段に発行した前記メモリアクセスリクエストの数を前記ベクトルロード管理手段に通知し、
前記ベクトルロード管理手段は、
該当するベクトルデータの要素数を格納する格納手段の値を、前記メモリアクセスリクエストの数に更新する
ことを特徴とする付記14に記載のベクトルロード命令実行方法。
前記ロードバッファ管理手段は、
後続のベクトルロード命令のロードバッファを確保した場合、分岐予測が失敗した仮想番号と異なる仮想番号を当該ベクトルロード命令に連結する
ことを特徴とする付記9から付記15の何れか1項に記載のベクトルロード命令実行方法。
ベクトル演算を行うベクトル装置を構成するコンピュータ上で動作するベクトルロード命令実行プログラムであって、
プロセッサネットワーク手段に、記憶装置からベクトルデータをロードするプロセッサネットワーク処理を実行させ、
ベクトルロード管理手段に、ベクトルデータの前記ロードバッファへの格納及びベクトルレジスタへの転送を行うベクトルロード管理処理を実行させ、
ロードバッファ管理手段に、ベクトルロード命令において、ベクトルデータを一時的に格納するロードバッファを確保するとともに、前記ロードバッファに複数個持っている仮想番号の最若番の番号を選択し、前記ロードバッファを一意に識別するロードバッファ番号と前記仮想番号とを連結して管理するロードバッファ管理処理を実行させ、
前記ロードバッファ管理処理で、
分岐予測結果を待たずに実行したベクトルロード命令のロードデータが主記憶装置から読み出される前に分岐予測が失敗した場合、前記仮想番号を連結したロードバッファ番号に係る前記ロードバッファを解放する
ことを特徴とするベクトルロード命令実行プログラム。
前記ロードバッファ管理処理で、
前記ベクトルデータに前記ロードバッファ番号と前記仮想番号を付加したメモリアクセスリクエストを前記プロセッサネットワーク手段に送信し、
前記プロセッサネットワーク処理で、
前記メモリアクセスリクエストに基づいて前記ベクトルデータの発行を前記主記憶装置にリクエストし、
前記主記憶装置から読み出した前記ベクトルロード命令の各要素に前記ロードバッファ番号及び仮想番号を付して前記ベクトルロード管理手段に送信し、
前記ベクトルロード管理処理で、
受信した前記要素を、前記ロードバッファ番号に係る前記ロードバッファに格納する
ことを特徴とする付記17に記載のベクトルロード命令実行プログラム。
前記ベクトルロード管理処理で、
前記ベクトルデータの全要素を受信したとき、無効化フラグが“1”の場合は、当該ベクトルデータをベクトルレジスタへは転送せず、当該ベクトルデータを格納するロードバッファの解放通知を前記ロードバッファ管理手段に送信し、
前記ロードバッファ管理処理で、
前記ロードバッファの解放通知に基づいて、前記ロードバッファを解放する
ことを特徴とする付記17又は付記18に記載のベクトルロード命令実行プログラム。
前記ベクトルロード管理処理で、
前記ベクトルデータの全要素を受信したとき、分岐レベルが“0”で無効化フラグが“0”の場合は、当該ベクトルデータをベクトルレジスタへは転送した後、当該ベクトルデータを格納するロードバッファの解放通知を前記ロードバッファ管理手段に送信する
ことを特徴とする付記17から付記19の何れか1項に記載のベクトルロード命令実行プログラム。
前記ベクトルロード管理処理で、
前記仮想番号に対応した無効化フラグを管理し、
分岐失敗が報告された時に使用されていた前記仮想番号に対応する無効化フラグに”1”を設定し、
前記要素を受信したとき、当該要素に付加されている仮想番号の無効化フラグが”0”であった場合、前記ロードバッファに当該要素を書き込み、
当該要素に付加されている仮想番号の無効化フラグが”1”であった場合、前記ロードバッファへの当該要素の書き込みを行わずに、当該要素を破棄する
ことを特徴とする付記19又は付記20に記載のベクトルロード命令実行プログラム。
前記ベクトルロード管理処理で、
前記ベクトルデータの要素数を格納手段に格納し、
前記ロードバッファに書き込みを行った要素の数だけ前記要素数を減算し、
前記格納手段の値が0になった場合、当該ベクトルデータを前記ベクトルレジスタへ転送可能と判断する
ことを特徴とする付記21に記載のベクトルロード命令実行プログラム。
前記ロードバッファ管理処理で、
前記ロードバッファを確保して前記ベクトルロード命令を投機的に発行している最中に、分岐予測失敗によって投機的に発行しているベクトルロード命令の発行を中断した場合、前記プロセッサネットワーク手段に発行した前記メモリアクセスリクエストの数を前記ベクトルロード管理手段に通知し、
前記ベクトルロード管理処理で、
該当するベクトルデータの要素数を格納する格納手段の値を、前記メモリアクセスリクエストの数に更新する
ことを特徴とする付記22に記載のベクトルロード命令実行プログラム。
前記ロードバッファ管理処理で、
後続のベクトルロード命令のロードバッファを確保した場合、分岐予測が失敗した仮想番号と異なる仮想番号を当該ベクトルロード命令に連結する
ことを特徴とする付記17から付記23の何れか1項に記載のベクトルロード命令実行プログラム。
20:命令制御部
21:命令解読部
22:スカラ処理部
30:メモリアクセス処理部
31:ロードバッファ管理部
311(311−1〜31−n):レジスタ群
3111:ロードバッファ番号フィール
3112:使用中フラグフィールド
3113:分岐レベルフィールド
3114:仮想番号フィールド
3115:無効化フラグフィールド
40:プロセッサネットワーク部
50:ベクトル制御部
60:ベクトル処理部
61:ベクトルパイプライン演算器
62:ベクトルレジスタ
63:ベクトル演算器
64(64−1〜64−n):ロードバッファ
65:ベクトルロード管理部
651(651−1〜651−n):レジスタ群
6511:ロードバッファ番号フィールド
6512:仮想番号フィールド
6513:無効化フラグフィールド
6514:ライト要素数フィールド
6515:リード要素数フィールド
6516:ベクトルレジスタ(VAR)番号フィールド
6517:分岐レベルフィールド
6518:使用可否フラグフィールド
6519:要素数フィールド
65110:要素数カウンタフィールド
652:レジスタ設定部
653:ライト部
654:リード部
66:クロスバスイッチ回路
101〜110:信号線
801:CPU
802:主記憶部
803:通信部
804:入出力インタフェース部
805:入力装置
806:出力装置
807:記憶装置
808:システムバス
Claims (10)
- 主記憶装置からベクトルデータをロードするプロセッサネットワーク手段と、
ベクトルデータのロードバッファへの格納及びベクトルレジスタへの転送を行うベクトルロード管理手段と、
ベクトルロード命令において、ベクトルデータを一時的に格納するロードバッファを確保するとともに、前記ロードバッファに複数個持っている仮想番号の最若番の番号を選択し、前記ロードバッファを一意に識別するロードバッファ番号と前記仮想番号とを連結して管理するロードバッファ管理手段を備え、
前記ロードバッファ管理手段が、
分岐予測結果を待たずに実行したベクトルロード命令のロードデータが主記憶装置から読み出される前に分岐予測が失敗した場合、前記仮想番号を連結したロードバッファ番号に係る前記ロードバッファを解放する
ことを特徴とするベクトル処理装置。 - 前記ロードバッファ管理手段が、
前記ベクトルデータに前記ロードバッファ番号と前記仮想番号を付加したメモリアクセスリクエストを前記プロセッサネットワーク手段に送信し、
前記プロセッサネットワーク手段が、
前記メモリアクセスリクエストに基づいて前記ベクトルデータの発行を前記主記憶装置にリクエストし、
前記主記憶装置から読み出した前記ベクトルロード命令の各要素に前記ロードバッファ番号及び仮想番号を付して前記ベクトルロード管理手段に送信し、
前記ベクトルロード管理手段が、
受信した前記要素を、前記ロードバッファ番号に係る前記ロードバッファに格納する
ことを特徴とする請求項1に記載のベクトル処理装置。 - 前記ベクトルロード管理手段が、
前記ベクトルデータの全要素を受信したとき、無効化フラグが“1”の場合は、当該ベクトルデータをベクトルレジスタへは転送せず、当該ベクトルデータを格納するロードバッファの解放通知を前記ロードバッファ管理手段に送信し、
前記ロードバッファ管理手段が、
前記ロードバッファの解放通知に基づいて、前記ロードバッファを解放する
ことを特徴とする請求項2に記載のベクトル処理装置。 - 前記ベクトルロード管理手段が、
前記ベクトルデータの全要素を受信したとき、何個目の分岐命令の後の命令かを示す分岐レベルが”0”で無効化フラグが“0”の場合は、当該ベクトルデータをベクトルレジスタへは転送した後、当該ベクトルデータを格納するロードバッファの解放通知を前記ロードバッファ管理手段に送信する
ことを特徴とする請求項2又は請求項3に記載のベクトル処理装置。 - 前記ベクトルロード管理手段が、
前記仮想番号に対応した無効化フラグを管理し、
分岐失敗が報告された時に使用されていた前記仮想番号に対応する無効化フラグに”1”を設定し、
前記要素を受信したとき、当該要素に付加されている仮想番号の無効化フラグが”0”であった場合、前記ロードバッファに当該要素を書き込み、
当該要素に付加されている仮想番号の無効化フラグが”1”であった場合、前記ロードバッファへの当該要素の書き込みを行わずに、当該要素を破棄する
ことを特徴とする請求項3又は請求項4に記載のベクトル処理装置。 - 前記ベクトルロード管理手段が、
前記ベクトルデータの要素数を格納する格納手段を含み、
前記ロードバッファに書き込みを行った要素の数だけ前記要素数を減算し、
前記格納手段の値が0になった場合、当該ベクトルデータを前記ベクトルレジスタへ転送可能と判断する
ことを特徴とする請求項5に記載のベクトル処理装置。 - 前記ロードバッファ管理手段が、
前記ロードバッファを確保して前記ベクトルロード命令を投機的に発行している最中に、分岐予測失敗によって投機的に発行しているベクトルロード命令の発行を中断した場合、前記プロセッサネットワーク手段に発行した前記メモリアクセスリクエストの数を前記ベクトルロード管理手段に通知し、
前記ベクトルロード管理手段は、
該当するベクトルデータの要素数を格納する格納手段の値を、前記メモリアクセスリクエストの数に更新する
ことを特徴とする請求項6に記載のベクトル処理装置。 - 前記ロードバッファ管理手段が、
後続のベクトルロード命令において、ベクトルデータを一時的に格納するロードバッファを確保した場合、分岐予測が失敗した仮想番号と異なる仮想番号を当該ベクトルロード命令に連結する
ことを特徴とする請求項1から請求項7の何れか1項に記載のベクトル処理装置。 - ベクトル演算を行うベクトル装置によるベクトルロード命令実行方法であって、
プロセッサネットワーク手段が、記憶装置からベクトルデータをロードし、
ベクトルロード管理手段が、ベクトルデータのロードバッファへの格納及びベクトルレジスタへの転送を行い、
ロードバッファ管理手段が、ベクトルロード命令において、ベクトルデータを一時的に格納するロードバッファを確保するとともに、前記ロードバッファに複数個持っている仮想番号の最若番の番号を選択し、前記ロードバッファを一意に識別するロードバッファ番号と前記仮想番号とを連結して管理し、
前記ロードバッファ管理手段は、
分岐予測結果を待たずに実行したベクトルロード命令のロードデータが主記憶装置から読み出される前に分岐予測が失敗した場合、前記仮想番号を連結したロードバッファ番号に係る前記ロードバッファを解放する
ことを特徴とするベクトルロード命令実行方法。 - ベクトル演算を行うベクトル装置を構成するコンピュータ上で動作するベクトルロード命令実行プログラムであって、
プロセッサネットワーク手段に、記憶装置からベクトルデータをロードするプロセッサネットワーク処理を実行させ、
ベクトルロード管理手段に、ベクトルデータのロードバッファへの格納及びベクトルレジスタへの転送を行うベクトルロード管理処理を実行させ、
ロードバッファ管理手段に、ベクトルロード命令において、ベクトルデータを一時的に格納するロードバッファを確保するとともに、前記ロードバッファに複数個持っている仮想番号の最若番の番号を選択し、前記ロードバッファを一意に識別するロードバッファ番号と前記仮想番号とを連結して管理するロードバッファ管理処理を実行させ、
前記ロードバッファ管理処理で、
分岐予測結果を待たずに実行したベクトルロード命令のロードデータが主記憶装置から読み出される前に分岐予測が失敗した場合、前記仮想番号を連結したロードバッファ番号に係る前記ロードバッファを解放する
ことを特徴とするベクトルロード命令実行プログラム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012047028A JP5648645B2 (ja) | 2012-03-02 | 2012-03-02 | ベクトル処理装置、ベクトルロード命令実行方法、及びベクトルロード命令実行プログラム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012047028A JP5648645B2 (ja) | 2012-03-02 | 2012-03-02 | ベクトル処理装置、ベクトルロード命令実行方法、及びベクトルロード命令実行プログラム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013182507A JP2013182507A (ja) | 2013-09-12 |
JP5648645B2 true JP5648645B2 (ja) | 2015-01-07 |
Family
ID=49273097
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012047028A Active JP5648645B2 (ja) | 2012-03-02 | 2012-03-02 | ベクトル処理装置、ベクトルロード命令実行方法、及びベクトルロード命令実行プログラム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5648645B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6849949B2 (ja) * | 2017-03-21 | 2021-03-31 | 日本電気株式会社 | メモリアクセス装置、命令制御方法、プログラム、情報処理装置 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2008155834A1 (ja) * | 2007-06-20 | 2008-12-24 | Fujitsu Limited | 処理装置 |
JP5240270B2 (ja) * | 2010-10-12 | 2013-07-17 | 日本電気株式会社 | プロセッサ及びベクトルロード命令の実行方法 |
-
2012
- 2012-03-02 JP JP2012047028A patent/JP5648645B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2013182507A (ja) | 2013-09-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3661614B2 (ja) | キャッシュメモリ制御方法及びマルチプロセッサシステム | |
US9529594B2 (en) | Miss buffer for a multi-threaded processor | |
JP5240270B2 (ja) | プロセッサ及びベクトルロード命令の実行方法 | |
JP2007157142A (ja) | 特定のspeを使ってcellプロセッサのアトミックなコンペア・アンド・スワップ命令を実行するための技術 | |
JP5089226B2 (ja) | I/oアドレス変換キャッシュ・ミスのソフトウェア・ミス処理用ハードウェア支援エクセプション | |
EP2523099A2 (en) | Selective routing of local memory accesses and device thereof | |
US8930596B2 (en) | Concurrent array-based queue | |
JP2011175625A (ja) | インターラプトプロキシ機能を具備したシステムオンチップ及びそのインターラプトプロキシ処理方法 | |
CN116909943B (zh) | 一种缓存访问方法、装置、存储介质及电子设备 | |
JP4130465B2 (ja) | メモリ転送処理サイズが異なるプロセッサに関してアトミックな処理を実行するための技術 | |
WO2020225615A1 (en) | Executing multiple data requests of multiple-core processors | |
JP5648645B2 (ja) | ベクトル処理装置、ベクトルロード命令実行方法、及びベクトルロード命令実行プログラム | |
US20070204136A1 (en) | Reordering apparatus | |
JP2009193378A (ja) | ベクトル処理装置 | |
JP4990262B2 (ja) | バッファ装置 | |
JP2018045438A (ja) | 並列処理装置、送信プログラム、受信プログラム及びデータ転送方法 | |
JP4409620B2 (ja) | 演算処理装置、キャッシュメモリ制御装置及び制御方法 | |
JP2006313479A (ja) | 半導体集積回路装置及びデータ転送方法 | |
US10996954B2 (en) | Calculation processing apparatus and method for controlling calculation processing apparatus | |
CN117194283A (zh) | 基于risc-v指令集的向量读写指令的处理方法 | |
JP2011028343A (ja) | 演算処理装置、およびデータ転送方法 | |
US10983932B2 (en) | Processor and information processing apparatus | |
JP7151439B2 (ja) | 演算処理装置および演算処理装置の制御方法 | |
US11010318B2 (en) | Method and apparatus for efficient and flexible direct memory access | |
JP3726092B2 (ja) | ベクトル処理装置およびベクトルロード方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130703 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20131010 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140528 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140610 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140714 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20141014 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20141027 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5648645 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |