JP5646394B2 - 低電力帯域外通信のための方法および装置 - Google Patents
低電力帯域外通信のための方法および装置 Download PDFInfo
- Publication number
- JP5646394B2 JP5646394B2 JP2011118591A JP2011118591A JP5646394B2 JP 5646394 B2 JP5646394 B2 JP 5646394B2 JP 2011118591 A JP2011118591 A JP 2011118591A JP 2011118591 A JP2011118591 A JP 2011118591A JP 5646394 B2 JP5646394 B2 JP 5646394B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- control signal
- transmitter
- circuit
- mode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/325—Power saving in peripheral device
- G06F1/3253—Power saving in bus
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D30/00—Reducing energy consumption in communication networks
- Y02D30/50—Reducing energy consumption in communication networks in wire-line communication networks, e.g. low power modes or reduced link rate
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Power Sources (AREA)
- Communication Control (AREA)
- Information Transfer Systems (AREA)
- Dc Digital Transmission (AREA)
Description
Claims (21)
- 信号発生器回路が存する第1のデバイスと、前記第1のデバイスと動作通信する第2のデバイスと、の間の帯域外メッセージ通信の電力消費を低減する信号発生器回路であって、
スイッチング回路と、
前記スイッチング回路に結合されたコントローラと、を備え、
前記スイッチング回路及び前記コントローラは、前記第1のデバイスの送信機データパス内で接続され、
前記コントローラが、
基準クロック信号を受信し、
前記第1のデバイスが第1の動作モードであるときに、前記第1のデバイスに対して、前記第2のデバイスへの帯域外メッセージ送信の要求を示す少なくとも第1の制御信号を受信し、且つ、
出力制御信号および出力データ信号を生成するように動作可能であり、
前記出力制御信号が、前記第1の動作モードの間に、前記スイッチング回路及び送信機ドライバを選択的に電力投入するための前記少なくとも第1の制御信号の関数として動作可能である一方、前記第1のデバイスの送信機部分内の残りの機能ブロックは電源切断されたままであり、
前記出力データ信号が、前記第1の動作モードの間に前記第2のデバイスへ送信するための、前記スイッチング回路を介して前記送信機ドライバに供給される前記帯域外メッセージを含み、
前記第1のデバイスと前記第2のデバイスとの間に確立された接続は、該第1のデバイスが前記第1の動作モードでの動作時に、該第1のデバイスの前記送信機部分の実質的に全てを電源投入する必要無しに維持され、
前記第1の動作モードの間の前記第1の制御信号のアサーション時に、前記コントローラが、前記スイッチング回路および前記送信機ドライバを電源投入し、前記第1の動作モードの間の前記第1の制御信号のデアサーション時に、前記コントローラが、前記スイッチング回路および送信機ドライバを電源切断するように動作可能である、信号発生器回路。 - 信号発生器回路が存する第1のデバイスと、前記第1のデバイスと動作通信する第2のデバイスと、の間の帯域外メッセージ通信の電力消費を低減する信号発生器回路であって、
スイッチング回路と、
前記スイッチング回路に結合されたコントローラと、を備え、
前記スイッチング回路及び前記コントローラは、前記第1のデバイスの送信機データパス内で接続され、
前記コントローラが、
基準クロック信号を受信し、
前記第1のデバイスが第1の動作モードであるときに、前記第1のデバイスに対して、前記第2のデバイスへの帯域外メッセージ送信の要求を示す少なくとも第1の制御信号を受信し、
出力制御信号および出力データ信号を生成し、且つ、
第2の制御信号を受信するように動作可能であり、
前記出力制御信号が、前記第1の動作モードの間に、前記スイッチング回路及び送信機ドライバを選択的に電力投入するための前記少なくとも第1の制御信号の関数として動作可能である一方、前記第1のデバイスの送信機部分内の残りの機能ブロックは電源切断されたままであり、
前記出力データ信号が、前記第1の動作モードの間に前記第2のデバイスへ送信するための、前記スイッチング回路を介して前記送信機ドライバに供給される前記帯域外メッセージを含み、
前記第1の制御信号が、前記第1の動作モードの間に、ピング・メッセージを前記第2のデバイスに送信するための要求を示し、前記第2の制御信号が、前記第1の動作モードの間に、低周波周期信号(LFPS)メッセージを前記第2のデバイスに送信する要求を示す、信号発生器回路。 - 前記第1の制御信号のアサーション時に、前記コントローラによって生成された前記出力データ信号が規定の数の基準クロックのサイクルを含み、前記第2の制御信号のアサーション時に、前記出力データ信号が、前記第2の制御信号がデアサートされるまで、基準クロックの連続的なサイクルを生成するように動作可能である、請求項2に記載の信号発生器回路。
- 前記第1の制御信号のアサーション時に、前記コントローラによって生成された前記出力データ信号が、前記第1の制御信号のアサーションの継続時間に依存しないいくつかの基準クロックのサイクルを含み、前記第2の制御信号のアサーション時に、前記出力データ信号が、前記第2の制御信号のアサーションの継続時間に依存しないいくつかの基準クロックのサイクルを含む、請求項2に記載の信号発生器回路。
- 前記スイッチング回路が、前記コントローラによって生成された前記出力データ信号を受信する第1の入力と、前記第1のデバイスが第2の動作モードであるときに前記第1のデバイス内の送信機データパス回路によって生成された出力データストリームを受信する第2の入力と、前記スイッチング回路に供給された選択信号の関数として前記出力データ信号および前記出力データストリームのうちの1つを前記送信機ドライバに選択的に伝える出力と、を含む、請求項1に記載の信号発生器回路。
- 前記スイッチング回路に供給された前記選択信号が、前記コントローラによって生成された前記出力制御信号である、請求項5に記載の信号発生器回路。
- 信号発生器回路が存する第1のデバイスと、前記第1のデバイスと動作通信する第2のデバイスと、の間の帯域外メッセージ通信の電力消費を低減する信号発生器回路であって、
スイッチング回路と、
前記スイッチング回路に結合されたコントローラと、
前記コントローラによって生成された出力制御信号を受信する第1の入力と、前記第1のデバイスの第2の動作モードの間に送信機クロックパス回路によって生成された電源投入信号を受信する第2の入力と、前記スイッチング回路に結合され、送信機ドライバに接続するように構成され、前記コントローラによって生成された前記出力制御信号および前記送信機クロックパス回路によって生成された前記電源投入信号のうちの少なくとも1つの関数として前記スイッチング回路および前記送信機ドライバを選択的に電源投入するための制御信号を生成するように動作可能な出力とを含む機能OR回路と、を備え、
前記スイッチング回路及び前記コントローラは、前記第1のデバイスの送信機データパス内で接続され、
前記コントローラが、
基準クロック信号を受信し、
前記第1のデバイスが第1の動作モードであるときに、前記第1のデバイスに対して、前記第2のデバイスへの帯域外メッセージ送信の要求を示す少なくとも第1の制御信号を受信し、且つ、
前記出力制御信号および出力データ信号を生成するように動作可能であり、
前記出力制御信号が、前記第1の動作モードの間に、前記スイッチング回路及び送信機ドライバを選択的に電力投入するための前記少なくとも第1の制御信号の関数として動作可能である一方、前記第1のデバイスの送信機部分内の残りの機能ブロックは電源切断されたままであり、
前記出力データ信号が、前記第1の動作モードの間に前記第2のデバイスへ送信するための、前記スイッチング回路を介して前記送信機ドライバに供給される前記帯域外メッセージを含む、
信号発生器回路。 - 前記第1のデバイス内の送信機データパス回路、送信機クロックパス回路、およびクロック多重化ユニットのうちの少なくとも1つが、前記第1の動作モードの間、電源切断された状態である、請求項1に記載の信号発生器回路。
- 前記コントローラが少なくとも1つの状態マシンを備える、請求項1に記載の信号発生器回路。
- 前記スイッチング回路がマルチプレクサを備える、請求項1に記載の信号発生器回路。
- 前記第1の動作モードが前記第1のデバイスの電源切断モードであり、前記第2の動作モードが前記第1のデバイスのアクティブモードである、請求項5に記載の信号発生器回路。
- 前記第1のデバイスに対する前記第2のデバイスへのメッセージ送信の要求を示す前記第1の制御信号が、前記第1のデバイスにおけるリンク層によって生成される、請求項1に記載の信号発生器回路。
- 請求項1に記載の少なくとも1つの信号発生器回路を備える、集積回路。
- シリアルデバイスと、前記シリアルデバイスと動作通信するホストデバイスとの間の帯域外メッセージ通信のための低減された電力消費を有するシリアルデバイスであって、
入力データ語を受信し、出力データストリームを生成するように動作可能なデータパス回路と、前記入力データ語の処理を制御する少なくとも1つの制御信号を生成するように動作可能なクロックパス回路と、前記出力データストリームを前記ホストデバイスに送信するように動作可能なドライバとを含む送信機と、
前記送信機内の前記クロックパス回路によって使用される少なくとも1つのタイミング信号を生成するように動作可能なクロック多重化ユニットと、
前記データパス回路と接続された信号発生器回路と、を含み、該信号発生器回路が、
スイッチング回路と、
前記スイッチング回路に結合されたコントローラと、を備え、該コントローラが、
基準クロック信号を受信し、
前記シリアルデバイスが第1の動作モードであるときに、前記シリアルデバイスに対して、前記ホストデバイスへの帯域外メッセージ送信の要求を示す少なくとも第1の制御信号を受信し、
出力制御信号および出力データ信号を生成するように動作可能であり、
前記出力制御信号が、前記第1の動作モードの間に、前記送信機内の前記スイッチング回路および前記ドライバを選択的に電力投入するための前記少なくとも第1の制御信号の関数として動作可能である一方、前記送信機内の残りの機能ブロックは電源切断されたままであり、
前記出力データ信号が、前記第1の動作モードの間に前記ホストデバイスへ送信するための、前記スイッチング回路を介して前記ドライバに供給される前記帯域外メッセージを含み、
前記シリアルデバイスと前記ホストデバイスとの間に確立された接続は、該シリアルデバイスが前記第1の動作モードでの動作時に、該シリアルデバイス内の前記送信機の実質的に全てを電源投入する必要無しに維持され、
前記第1の動作モードの間の前記第1の制御信号のアサーション時に、前記コントローラが、前記スイッチング回路及び前記送信機内の前記ドライバを電源投入し、前記第1の動作モードの間の前記第1の制御信号のデアサーション時に、前記コントローラが、前記スイッチング回路および送信機ドライバを電源切断するように動作可能である、シリアルデバイス。 - 前記シリアルデバイス内の前記データパス回路、前記クロックパス回路、および前記クロック多重化ユニットのうちの少なくとも1つが、前記第1の動作モードの間、電源切断された状態である、請求項14に記載のシリアルデバイス。
- シリアルデバイスと、前記シリアルデバイスと動作通信するホストデバイスとの間の帯域外メッセージ通信のための低減された電力消費を有するシリアルデバイスであって、
入力データ語を受信し、出力データストリームを生成するように動作可能なデータパス回路と、前記入力データ語の処理を制御する少なくとも1つの制御信号を生成するように動作可能なクロックパス回路と、前記出力データストリームを前記ホストデバイスに送信するように動作可能なドライバとを含む送信機と、
前記送信機内の前記クロックパス回路によって使用される少なくとも1つのタイミング信号を生成するように動作可能なクロック多重化ユニットと、
前記データパス回路と接続された信号発生器回路と、を含み、該信号発生器回路が、
スイッチング回路と、
前記スイッチング回路に結合されたコントローラと、を備え、該コントローラが、
基準クロック信号を受信し、
前記シリアルデバイスが第1の動作モードであるときに、前記シリアルデバイスに対して、前記ホストデバイスへの帯域外メッセージ送信の要求を示す少なくとも第1の制御信号を受信し、
出力制御信号および出力データ信号を生成し、
第2の制御信号を受信するように動作可能であり、
前記出力制御信号が、前記第1の動作モードの間に、前記送信機内の前記スイッチング回路および前記ドライバを選択的に電力投入するための前記少なくとも第1の制御信号の関数として動作可能である一方、前記送信機内の残りの機能ブロックは電源切断されたままであり、
前記出力データ信号が、前記第1の動作モードの間に前記ホストデバイスへ送信するための、前記スイッチング回路を介して前記ドライバに供給される前記帯域外メッセージを含み、
前記第1の制御信号が、前記第1の動作モードの間にピング・メッセージを前記ホストデバイスに送信する要求を示し、前記第2の制御信号が、前記第1の動作モードの間に低周波周期信号(LFPS)メッセージを前記ホストデバイスに送信する要求を示す、シリアルデバイス。 - 前記第1の制御信号のアサーション時に、前記コントローラによって生成された前記出力データ信号が規定の数の基準クロックのサイクルを含み、前記第2の制御信号のアサーション時に、前記出力データ信号が、前記第2の制御信号がデアサートされるまで、基準クロックの連続的なサイクルを生成するように動作可能である、請求項16に記載のシリアルデバイス。
- 前記第1の制御信号のアサーション時に、前記コントローラによって生成された前記出力データ信号が、前記第1の制御信号のアサーションの継続時間に依存しないいくつかの基準クロックのサイクルを含み、前記第2の制御信号のアサーション時に、前記出力データ信号が、前記第2の制御信号のアサーションの継続時間に依存しないいくつかの基準クロックのサイクルを含む、請求項16に記載のシリアルデバイス。
- 前記スイッチング回路が、前記コントローラによって生成された前記出力データ信号を受信する第1の入力と、前記シリアルデバイスが第2の動作モードであるときに前記送信機内の前記データパス回路によって生成された前記出力データストリームを受信する第2の入力と、前記スイッチング回路に供給された選択信号の関数として前記コントローラによって生成された前記出力データ信号および前記データパス回路によって生成された前記出力データストリームのうちの1つを前記ドライバに選択的に伝える出力とを含む、請求項14に記載のシリアルデバイス。
- 前記コントローラによって生成された前記出力制御信号を受信する第1の入力と、前記シリアルデバイスの第2の動作モードの間に前記送信機内の前記クロックパス回路によって生成された電源投入信号を受信する第2の入力と、前記スイッチング回路に結合され、前記送信機内の前記ドライバに接続するように構成され、前記コントローラによって生成された前記出力制御信号および前記クロックパス回路によって生成された前記電源投入信号のうちの少なくとも1つの関数として前記スイッチング回路および前記ドライバを選択的に電源投入するための制御信号を生成するように動作可能な出力とを含む機能OR回路をさらに備える、請求項19に記載のシリアルデバイス。
- 第1のデバイスと、前記第1のデバイスと動作通信する第2のデバイスとの間の帯域外メッセージ通信の電力消費を低減する方法であって、
前記第1のデバイスにおいて、基準クロック信号を受信するステップと、
前記第1のデバイスにおいて、該第1のデバイスが第1の動作モードであるときに、該第1のデバイスに対する前記第2のデバイスへの帯域外メッセージ送信の要求を示す少なくとも第1の制御信号を受信するステップと、
前記第1のデバイスにおいて、出力制御信号および出力データ信号を生成するステップと、
前記第1の動作モードの間の前記第1の制御信号のアサーション時に、スイッチング回路及び送信機ドライバを電源投入するステップと、
前記第1の動作モードの間の前記第1の制御信号のデアサーション時に、前記スイッチング回路及び前記送信機ドライバを電源切断するステップと、
を含み、
前記帯域外メッセージが前記第2のデバイスに前記第1のデバイスの存在を示し、
前記出力制御信号が前記第1の動作モードの間に、前記第1のデバイス内の前記スイッチング回路および前記送信機ドライバを選択的に電力投入する一方で、該第1のデバイスの送信機部分内の残りの機能ブロックを電源切断されたままにするための前記少なくとも第1の制御信号の関数として動作可能であり、
前記出力データ信号が、前記第1の動作モードの間に前記第2のデバイスへ送信するための、前記スイッチング回路を介して前記送信機ドライバに供給される前記帯域外メッセージを含み、
前記帯域外メッセージが前記基準クロック信号と同期化され、
前記第1のデバイスと前記第2のデバイスとの間に確立された接続は、該第1のデバイスが前記第1の動作モードでの動作時に、該第1のデバイスの前記送信機部分の実質的に全てを電源投入する必要無しに維持される、
方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US12/790,283 US8713338B2 (en) | 2010-05-28 | 2010-05-28 | Methods and apparatus for low power out-of-band communications |
US12/790,283 | 2010-05-28 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2011248896A JP2011248896A (ja) | 2011-12-08 |
JP2011248896A5 JP2011248896A5 (ja) | 2014-05-08 |
JP5646394B2 true JP5646394B2 (ja) | 2014-12-24 |
Family
ID=44312356
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011118591A Expired - Fee Related JP5646394B2 (ja) | 2010-05-28 | 2011-05-27 | 低電力帯域外通信のための方法および装置 |
Country Status (6)
Country | Link |
---|---|
US (1) | US8713338B2 (ja) |
EP (1) | EP2390755A1 (ja) |
JP (1) | JP5646394B2 (ja) |
KR (1) | KR20110131129A (ja) |
CN (1) | CN102262435A (ja) |
TW (1) | TW201217956A (ja) |
Families Citing this family (33)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8601302B2 (en) * | 2009-06-22 | 2013-12-03 | Amazon Technologies, Inc. | Processor system in low power state retention mode with linear regulator off and switch regulator low in power management IC |
US8612786B1 (en) * | 2010-09-24 | 2013-12-17 | Amazon Technologies, Inc. | Deep idle mode |
US8457247B2 (en) * | 2010-11-18 | 2013-06-04 | Plx Technology, Inc. | In-band generation of low-frequency periodic signaling |
TWI469004B (zh) * | 2011-04-08 | 2015-01-11 | Raydium Semiconductor Corp | 觸控輸入裝置的驅動及感測方法及其模組 |
US9648561B2 (en) * | 2011-07-27 | 2017-05-09 | Seagate Technology Llc | Access point device with wakeup mode |
WO2013048943A1 (en) | 2011-09-30 | 2013-04-04 | Intel Corporation | Active state power management (aspm) to reduce power consumption by pci express components |
US8705605B1 (en) * | 2011-11-03 | 2014-04-22 | Altera Corporation | Technique for providing loopback testing with single stage equalizer |
MY178860A (en) | 2011-12-28 | 2020-10-21 | Intel Corp | Power gated communication controller |
JP5792645B2 (ja) * | 2012-01-13 | 2015-10-14 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその制御方法 |
US8683091B2 (en) * | 2012-06-30 | 2014-03-25 | Intel Corporation | Device disconnect detection |
US20140006826A1 (en) * | 2012-06-30 | 2014-01-02 | Mahesh Wagh | Low power low frequency squelch break protocol |
US8909815B2 (en) * | 2012-11-07 | 2014-12-09 | Analogix Semiconductor, Inc. | Devices and methods for multiple data streams over USB 2.0 |
US9223385B2 (en) * | 2012-12-19 | 2015-12-29 | Intel Corporation | Re-driver power management |
US9507372B2 (en) * | 2013-06-21 | 2016-11-29 | Sandisk Technologies Llc | Out-of-band signal detection by host interfaces of storage modules |
US10042412B2 (en) * | 2014-12-08 | 2018-08-07 | Intel Corporation | Interconnect wake response circuit and method |
US9455758B1 (en) * | 2015-05-18 | 2016-09-27 | The Regents Of The University Of Michigan | Ultra-low power long range transceiver |
TWI705666B (zh) * | 2015-06-15 | 2020-09-21 | 日商新力股份有限公司 | 傳送裝置、接收裝置、通信系統 |
US20170168968A1 (en) * | 2015-12-15 | 2017-06-15 | Qualcomm Incorporated | Audio bus interrupts |
GB2548144B (en) * | 2016-03-10 | 2021-04-28 | Lasermet Ltd | Two-channel communication systems |
CN105915637A (zh) * | 2016-06-07 | 2016-08-31 | 厦门纳网科技股份有限公司 | 一种基于存储系统服务器的远程自动待机及唤醒方法 |
WO2018005966A1 (en) | 2016-06-30 | 2018-01-04 | Copper LLC | Smart data cable for point of sale systems |
US11436181B2 (en) | 2016-06-30 | 2022-09-06 | Copper Inc. | Data processing systems and methods for transmitting and modifying data via a smart data cable |
WO2018107444A1 (zh) * | 2016-12-15 | 2018-06-21 | 华为技术有限公司 | 信息传输方法、网元选择器及控制器 |
DE102017208361A1 (de) * | 2017-05-18 | 2018-11-22 | Robert Bosch Gmbh | Sensorvorrichtung |
CN111149077A (zh) * | 2018-01-25 | 2020-05-12 | 英特尔公司 | 分立式通信端口组件的电源管理 |
CN113342592B (zh) * | 2020-03-03 | 2023-08-25 | 合肥杰发科技有限公司 | 热插拔设备的断开检测方法、装置及介质 |
CN112084736B (zh) * | 2020-08-17 | 2024-04-05 | 武汉汇迪森信息技术有限公司 | 一种基于fpga的usb3.0物理层收发装置 |
US11321261B1 (en) | 2020-12-10 | 2022-05-03 | Copper Inc. | Data processing systems and methods for transmitting and modifying data via a smart data cable |
US11321693B1 (en) | 2020-12-10 | 2022-05-03 | Copper Inc. | Data processing systems and methods for transmitting and modifying data via a smart data cable |
CN114826279A (zh) * | 2021-01-18 | 2022-07-29 | 瑞昱半导体股份有限公司 | 解串器的接收电路 |
US11789807B1 (en) | 2021-03-30 | 2023-10-17 | Amazon Technologies, Inc. | Autonomous management of communication links |
CN113259005B (zh) * | 2021-05-11 | 2023-02-24 | 重庆大学 | 一种分布式数字预均衡系统与方法 |
US11909850B1 (en) * | 2021-06-23 | 2024-02-20 | Amazon Technologies, Inc. | Dynamic improvement of a communication channel |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1998020609A1 (en) | 1996-11-04 | 1998-05-14 | Advanced Micro Devices, Inc. | Low power wake-up system and method |
US6567921B1 (en) | 1999-01-25 | 2003-05-20 | Agere Systems, Inc. | Asynchronous low power mode bus controller circuit and method of low power mode operation |
US6625740B1 (en) * | 2000-01-13 | 2003-09-23 | Cirrus Logic, Inc. | Dynamically activating and deactivating selected circuit blocks of a data processing integrated circuit during execution of instructions according to power code bits appended to selected instructions |
US7051227B2 (en) * | 2002-09-30 | 2006-05-23 | Intel Corporation | Method and apparatus for reducing clock frequency during low workload periods |
JP3807406B2 (ja) * | 2003-09-05 | 2006-08-09 | セイコーエプソン株式会社 | データ転送制御装置及び電子機器 |
US7739528B2 (en) | 2006-06-09 | 2010-06-15 | Broadcom Corporation | Method for managing and controlling the low power modes for an integrated circuit device |
ES2396015T3 (es) * | 2008-04-01 | 2013-02-18 | Assa Abloy Ab | Método de capacidad conmutada para la detección de un dispositivo transpondedor inalámbrico utilizando una única antena y comunicación sucesiva con el mismo |
US8078768B2 (en) | 2008-08-21 | 2011-12-13 | Qualcomm Incorporated | Universal Serial Bus (USB) remote wakeup |
JP5173880B2 (ja) * | 2008-10-03 | 2013-04-03 | ルネサスエレクトロニクス株式会社 | シリアルデータ転送装置 |
US8135972B2 (en) * | 2009-03-10 | 2012-03-13 | Cortina Systems, Inc. | Data interface power consumption control |
-
2010
- 2010-05-28 US US12/790,283 patent/US8713338B2/en active Active
-
2011
- 2011-05-23 TW TW100118014A patent/TW201217956A/zh unknown
- 2011-05-24 EP EP11167211A patent/EP2390755A1/en not_active Withdrawn
- 2011-05-27 JP JP2011118591A patent/JP5646394B2/ja not_active Expired - Fee Related
- 2011-05-27 KR KR1020110050557A patent/KR20110131129A/ko active IP Right Grant
- 2011-05-27 CN CN2011101393413A patent/CN102262435A/zh active Pending
Also Published As
Publication number | Publication date |
---|---|
US20110296215A1 (en) | 2011-12-01 |
CN102262435A (zh) | 2011-11-30 |
EP2390755A1 (en) | 2011-11-30 |
KR20110131129A (ko) | 2011-12-06 |
JP2011248896A (ja) | 2011-12-08 |
TW201217956A (en) | 2012-05-01 |
US8713338B2 (en) | 2014-04-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5646394B2 (ja) | 低電力帯域外通信のための方法および装置 | |
US8805196B2 (en) | Electro-optical communications link | |
US9965018B1 (en) | Power management for PCI express | |
US6810216B1 (en) | Fast infrared transceiver with reduced power consumption | |
US7194638B1 (en) | Device and method for managing power consumed by a USB device | |
EP2501088B1 (en) | Driver circuit, receiver circuit, and method for controlling communication system including those circuits | |
US8527805B2 (en) | Inter-processor communication channel including power-down functionality | |
US20040028164A1 (en) | System and method for data transition control in a multirate communication system | |
US8964905B1 (en) | Low power serial link | |
US7463706B2 (en) | System and method for performing on-chip synchronization of system signals utilizing off-chip harmonic signal | |
CA2343040A1 (en) | A system and method for sending and receiving data signals over a clock signal line | |
JP5869755B2 (ja) | 高速サンプリング位相再生 | |
CN102624382B (zh) | 时钟同步方法、装置及具有该装置的射频芯片电路 | |
US20040028158A1 (en) | System and method for programmably adjusting gain and frequency response in a 10-GigaBit ethernet/fibre channel system | |
US20220231829A1 (en) | Electronic device and operating method of electronic device | |
JP5400651B2 (ja) | 物理層回路 | |
TWI430615B (zh) | 具有網路連線功能之電子裝置及應用於該電子裝置之方法 | |
CN115996100A (zh) | 通信装置和通信方法 | |
EP1334594A2 (en) | Apparatus and method for sending and receiving data signals over a clock signal line by pulse width modulation | |
TWI676888B (zh) | 提供用於串列鏈結之低功率模式之系統及方法 | |
US7716507B1 (en) | Versatile clock management system for a single pin serial interface protocol | |
JP2006165992A (ja) | スケルチ回路及びこれを用いた通信装置 | |
JP2014033073A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20120713 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140116 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140319 |
|
A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20140319 |
|
A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20140328 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140619 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20140717 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20140718 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140826 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20141007 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20141105 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5646394 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |