JP5626184B2 - Semiconductor unit and method for manufacturing semiconductor unit - Google Patents

Semiconductor unit and method for manufacturing semiconductor unit Download PDF

Info

Publication number
JP5626184B2
JP5626184B2 JP2011252417A JP2011252417A JP5626184B2 JP 5626184 B2 JP5626184 B2 JP 5626184B2 JP 2011252417 A JP2011252417 A JP 2011252417A JP 2011252417 A JP2011252417 A JP 2011252417A JP 5626184 B2 JP5626184 B2 JP 5626184B2
Authority
JP
Japan
Prior art keywords
metal plate
semiconductor device
disposed
ceramic
ceramic block
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2011252417A
Other languages
Japanese (ja)
Other versions
JP2013110190A (en
Inventor
明高 添野
明高 添野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Priority to JP2011252417A priority Critical patent/JP5626184B2/en
Publication of JP2013110190A publication Critical patent/JP2013110190A/en
Application granted granted Critical
Publication of JP5626184B2 publication Critical patent/JP5626184B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Inverter Devices (AREA)

Description

本明細書に開示の技術は、複数の半導体装置を備える半導体ユニットに関する。   The technology disclosed in this specification relates to a semiconductor unit including a plurality of semiconductor devices.

特許文献１に、複数の半導体装置を備える半導体ユニットが開示されている。この半導体ユニットは、上部金属プレートと、下部金属プレートと、上部金属プレートと下部金属プレートの間に配置されている中間金属プレートを有する。上部金属プレートと中間金属プレートの間には、第１半導体装置が接続されている。中間金属プレートと下部金属プレートの間には、第２半導体装置が接続されている。第２半導体装置は、上部金属プレートと中間金属プレートと下部金属プレートの積層方向に沿って見たときに、第１半導体装置と重ならない位置に配置されている。各半導体装置と各金属プレートの周囲は、樹脂に覆われている。上部金属プレートと中間金属プレートと下部金属プレートは、配線として機能するとともに、各半導体装置で生じる熱を放熱するための放熱部材としても機能する。この半導体ユニットでは、前記積層方向に沿って見たときに第２半導体装置が第１半導体装置と重ならない位置に配置されていることによって、各半導体装置で生じる熱を効率的に放熱することが可能とされている。   Patent Document 1 discloses a semiconductor unit including a plurality of semiconductor devices. The semiconductor unit has an upper metal plate, a lower metal plate, and an intermediate metal plate disposed between the upper metal plate and the lower metal plate. A first semiconductor device is connected between the upper metal plate and the intermediate metal plate. A second semiconductor device is connected between the intermediate metal plate and the lower metal plate. The second semiconductor device is arranged at a position that does not overlap the first semiconductor device when viewed along the stacking direction of the upper metal plate, the intermediate metal plate, and the lower metal plate. The periphery of each semiconductor device and each metal plate is covered with resin. The upper metal plate, the intermediate metal plate, and the lower metal plate function as wiring and also function as a heat radiating member for radiating heat generated in each semiconductor device. In this semiconductor unit, when the second semiconductor device is arranged at a position that does not overlap the first semiconductor device when viewed along the stacking direction, heat generated in each semiconductor device can be efficiently radiated. It is possible.

特開２００６−０６６８９５号公報JP 2006-066895 A

近年では、半導体ユニットの電流容量の増大が求められており、これに伴って、半導体ユニット内の各半導体装置で生じる熱をより効率的に放熱することが必要とされている。したがって、本明細書では、半導体装置で生じる熱をより効率的に放熱することができる半導体ユニットを提供する。   In recent years, there has been a demand for an increase in current capacity of a semiconductor unit, and accordingly, it is necessary to more efficiently dissipate heat generated in each semiconductor device in the semiconductor unit. Therefore, the present specification provides a semiconductor unit that can more efficiently dissipate heat generated in a semiconductor device.

上述した特許文献１の半導体ユニットでは、各金属プレートの間の空間が樹脂によって埋められている。この樹脂層によって、各半導体装置からの放熱が阻害されている。したがって、本明細書が開示する半導体ユニットは、以下の構成を有する。   In the semiconductor unit of Patent Document 1 described above, the space between the metal plates is filled with resin. The resin layer prevents heat dissipation from each semiconductor device. Therefore, the semiconductor unit disclosed in this specification has the following configuration.

本明細書が開示する半導体ユニットは、第１金属プレートと、第２金属プレートと、第１中間金属プレートと、第１半導体装置と、第２半導体装置と、第１セラミック体と、第２セラミック体を有する。第１中間金属プレートは、第１金属プレートと第２金属プレートの間に配置されている。第１半導体装置は、第１金属プレートと第１中間金属プレートの間に配置されており、第１金属プレート及び第１中間金属プレートに接続されている。第２半導体装置は、第１中間金属プレートと第２金属プレートの間に配置されており、第１金属プレートと第１中間金属プレートと第２金属プレートの積層方向に沿って見たときに第１半導体装置と重ならない位置に配置されており、第１中間金属プレート及び第２金属プレートに接続されている。第１セラミック体は、第１金属プレートと第１中間金属プレートの間に配置されており、前記積層方向に沿って見たときに第２半導体装置と重なる位置に配置されており、第１金属プレート及び第１中間金属プレートに接触しており、絶縁体である。第２セラミック体は、第１中間金属プレートと第２金属プレートの間に配置されており、前記積層方向に沿って見たときに第１半導体装置と重なる位置に配置されており、第１中間金属プレート及び第２金属プレートに接触しており、絶縁体である。   A semiconductor unit disclosed in the present specification includes a first metal plate, a second metal plate, a first intermediate metal plate, a first semiconductor device, a second semiconductor device, a first ceramic body, and a second ceramic. Have a body. The first intermediate metal plate is disposed between the first metal plate and the second metal plate. The first semiconductor device is disposed between the first metal plate and the first intermediate metal plate, and is connected to the first metal plate and the first intermediate metal plate. The second semiconductor device is disposed between the first intermediate metal plate and the second metal plate, and is second when viewed along the stacking direction of the first metal plate, the first intermediate metal plate, and the second metal plate. 1 is arranged at a position not overlapping with the semiconductor device, and is connected to the first intermediate metal plate and the second metal plate. The first ceramic body is disposed between the first metal plate and the first intermediate metal plate, and is disposed at a position overlapping the second semiconductor device when viewed along the stacking direction. It is in contact with the plate and the first intermediate metal plate and is an insulator. The second ceramic body is disposed between the first intermediate metal plate and the second metal plate, and is disposed at a position overlapping the first semiconductor device when viewed along the stacking direction. It is in contact with the metal plate and the second metal plate and is an insulator.

なお、上記の「接続」は、電気的な接続を意味する。したがって、半導体装置と金属プレートとが、他の導電部材によって電気的に接続されていてもよい。   The above “connection” means electrical connection. Therefore, the semiconductor device and the metal plate may be electrically connected by another conductive member.

この半導体ユニットでは、第１金属プレートと第１中間金属プレートの間であって、前記積層方向に沿って見たときに第２半導体装置と重なる位置に、第１セラミック体が配置されている。第１セラミック体は、セラミック材料により構成されているので、樹脂に比べて熱伝導率が高い。したがって、第２半導体装置で発生した熱が、熱伝導率が高い第１中間金属プレート及び第１セラミック体を通って、第１金属プレートに伝わることができる。このように、従来の半導体ユニットに比べて第２半導体装置の放熱経路が増えるので、この半導体ユニットでは、第２半導体装置の温度が上昇し難くなる。また、この半導体ユニットでは、第１中間金属プレートと第２金属プレートの間であって、前記積層方向に沿って見たときに第１半導体装置と重なる位置に、第２セラミック体が配置されている。したがって、第１半導体装置で発生した熱が、熱伝導率が高い第１中間金属プレート及び第２セラミック体を通って、第２金属プレートに伝わることができる。したがって、第１半導体装置の温度も上昇し難くなる。このように、この半導体ユニットによれば、第１半導体装置及び第２半導体装置の温度上昇を抑制することができる。   In this semiconductor unit, the first ceramic body is disposed between the first metal plate and the first intermediate metal plate at a position overlapping the second semiconductor device when viewed along the stacking direction. Since the first ceramic body is made of a ceramic material, it has higher thermal conductivity than the resin. Therefore, the heat generated in the second semiconductor device can be transferred to the first metal plate through the first intermediate metal plate and the first ceramic body having high thermal conductivity. Thus, since the heat radiation path of the second semiconductor device is increased as compared with the conventional semiconductor unit, the temperature of the second semiconductor device is hardly increased in this semiconductor unit. In this semiconductor unit, the second ceramic body is disposed between the first intermediate metal plate and the second metal plate at a position overlapping the first semiconductor device when viewed along the stacking direction. Yes. Therefore, the heat generated in the first semiconductor device can be transmitted to the second metal plate through the first intermediate metal plate and the second ceramic body having high thermal conductivity. Therefore, it is difficult for the temperature of the first semiconductor device to rise. Thus, according to this semiconductor unit, the temperature rise of the first semiconductor device and the second semiconductor device can be suppressed.

上述した半導体ユニットは、第１セラミック体が前記積層方向に沿って伸びる貫通孔を有しており、第１半導体装置が第１セラミック体の貫通孔内に配置されており、第２セラミック体が前記積層方向に沿って伸びる貫通孔を有しており、第２半導体装置が第２セラミック体の貫通孔内に配置されていることが好ましい。   In the semiconductor unit described above, the first ceramic body has a through hole extending along the stacking direction, the first semiconductor device is disposed in the through hole of the first ceramic body, and the second ceramic body is It is preferable to have a through hole extending along the stacking direction, and the second semiconductor device is disposed in the through hole of the second ceramic body.

このような構成によれば、半導体ユニットの組立時に、第１セラミック体と第１半導体装置の位置合わせが容易となり、第２セラミック体と第２半導体装置の位置合わせが容易となる。また、このような構成によれば、第１半導体装置から第１セラミック体に熱が伝わり易くなり、第１半導体装置の温度上昇をさらに抑制することができる。同様に、このような構成によれば、第２半導体装置から第２セラミック体に熱が伝わり易くなり、第２半導体装置の温度上昇をさらに抑制することができる。   According to such a configuration, when the semiconductor unit is assembled, the first ceramic body and the first semiconductor device can be easily aligned, and the second ceramic body and the second semiconductor device can be easily aligned. Further, according to such a configuration, heat is easily transmitted from the first semiconductor device to the first ceramic body, and the temperature increase of the first semiconductor device can be further suppressed. Similarly, according to such a configuration, heat is easily transferred from the second semiconductor device to the second ceramic body, and the temperature rise of the second semiconductor device can be further suppressed.

上述した半導体ユニットは、第２中間金属プレートと、第３半導体装置と、第４半導体装置と、第３セラミック体と、第４セラミック体をさらに有していることが好ましい。第２中間金属プレートは、第１金属プレートと第２金属プレートの間に配置されていることが好ましい。第３半導体装置は、第１金属プレートと第２中間金属プレートの間に配置されており、第１金属プレート及び第２中間金属プレートに接続されていることが好ましい。第４半導体装置は、第２中間金属プレートと第２金属プレートの間に配置されており、前記積層方向に沿って見たときに第３半導体装置と重ならない位置に配置されており、第２中間金属プレート及び第２金属プレートに接続されていることが好ましい。第３セラミック体は、第１金属プレートと第２中間金属プレートの間に配置されており、前記積層方向に沿って見たときに第４半導体装置と重なる位置に配置されており、第１金属プレート及び第２中間金属プレートに接触しており、絶縁体であることが好ましい。第４セラミック体は、第２中間金属プレートと第２金属プレートの間に配置されており、前記積層方向に沿って見たときに第３半導体装置と重なる位置に配置されており、第２中間金属プレート及び第２金属プレートに接触しており、絶縁体であることが好ましい。第３セラミック体が、前記積層方向に沿って伸びる貫通孔を有していることが好ましい。第３半導体装置が、第３セラミック体の貫通孔内に配置されていることが好ましい。第４セラミック体が、前記積層方向に沿って伸びる貫通孔を有していることが好ましい。第４半導体装置が、第４セラミック体の貫通孔内に配置されていることが好ましい。第１セラミック体が第３セラミック体と接触しており、第２セラミック体が第４セラミック体と接触していることが好ましい。   The semiconductor unit described above preferably further includes a second intermediate metal plate, a third semiconductor device, a fourth semiconductor device, a third ceramic body, and a fourth ceramic body. The second intermediate metal plate is preferably disposed between the first metal plate and the second metal plate. The third semiconductor device is preferably disposed between the first metal plate and the second intermediate metal plate and is connected to the first metal plate and the second intermediate metal plate. The fourth semiconductor device is disposed between the second intermediate metal plate and the second metal plate, and is disposed at a position that does not overlap the third semiconductor device when viewed along the stacking direction. It is preferable to be connected to the intermediate metal plate and the second metal plate. The third ceramic body is disposed between the first metal plate and the second intermediate metal plate, and is disposed at a position overlapping the fourth semiconductor device when viewed along the stacking direction. It is in contact with the plate and the second intermediate metal plate, and is preferably an insulator. The fourth ceramic body is disposed between the second intermediate metal plate and the second metal plate, and is disposed at a position overlapping the third semiconductor device when viewed along the stacking direction. The metal plate and the second metal plate are in contact with each other, and preferably an insulator. It is preferable that the 3rd ceramic body has a through-hole extended along the said lamination direction. It is preferable that the third semiconductor device is disposed in the through hole of the third ceramic body. It is preferable that the fourth ceramic body has a through hole extending along the stacking direction. The fourth semiconductor device is preferably arranged in the through hole of the fourth ceramic body. Preferably, the first ceramic body is in contact with the third ceramic body, and the second ceramic body is in contact with the fourth ceramic body.

このような構成によれば、第１セラミック体と第３セラミック体の間、及び、第２セラミック体と第４セラミック体の間での熱伝導が生じやすくなる。このため、各半導体装置で生じた熱がより放熱されやすく、各半導体装置の温度上昇をさらに抑制することができる。   According to such a configuration, heat conduction is likely to occur between the first ceramic body and the third ceramic body and between the second ceramic body and the fourth ceramic body. For this reason, the heat generated in each semiconductor device can be radiated more easily, and the temperature rise of each semiconductor device can be further suppressed.

セラミック体が半導体装置と強く接触すると、半導体装置にストレスが加わる。したがって、セラミック体と半導体装置の間には、間隔を設けることが好ましい。一方で、セラミック体と半導体装置の間に隙間が存在していると、半導体装置が熱応力により変形し易くなり、半導体装置の信頼性が低下してしまう。   When the ceramic body comes into strong contact with the semiconductor device, stress is applied to the semiconductor device. Therefore, it is preferable to provide a gap between the ceramic body and the semiconductor device. On the other hand, if there is a gap between the ceramic body and the semiconductor device, the semiconductor device is easily deformed by thermal stress, and the reliability of the semiconductor device is reduced.

したがって、上述した半導体ユニットは、第１半導体装置と第１セラミック体との間に樹脂層が形成されており、第２半導体装置と第２セラミック体との間に樹脂層が形成されていることが好ましい。   Therefore, in the semiconductor unit described above, a resin layer is formed between the first semiconductor device and the first ceramic body, and a resin layer is formed between the second semiconductor device and the second ceramic body. Is preferred.

このように、半導体装置とセラミック体との間に樹脂層を設けることで、半導体装置の変形を抑制し、半導体装置の信頼性を向上させることができる。   Thus, by providing the resin layer between the semiconductor device and the ceramic body, deformation of the semiconductor device can be suppressed and the reliability of the semiconductor device can be improved.

また、本明細書は、半導体ユニットの製造方法を提供する。この製造方法は、第１金属プレートと第１中間金属プレートの間に第１半導体装置を接続する第１接続工程と、第１中間金属プレートと第２金属プレートの間に第２半導体装置を接続する第２接続工程と、第１金属プレートと第１中間金属プレートの間に第１セラミックブロックを固定する第１セラミックブロック固定工程と、第１中間金属プレートと第２金属プレートの間に第２セラミックブロックを固定する第２セラミックブロック固定工程を有している。そして、前記各工程の実施後に、以下の状態、すなわち、第１中間金属プレートが、第１金属プレートと第２金属プレートの間に配置され、第２半導体装置が、第１金属プレートと第１中間金属プレートと第２金属プレートの積層方向に沿って見たときに、第１半導体装置と重ならない位置に配置され、第１セラミックブロックが、前記積層方向に沿って見たときに第２半導体装置と重なる位置に配置され、第１金属プレート及び第１中間金属プレートに接触し、第２セラミックブロックが、前記積層方向に沿って見たときに第１半導体装置と重なる位置に配置され、第１中間金属プレート及び第２金属プレートに接触するという状態が得られる。
The present specification also provides a method for manufacturing a semiconductor unit. In this manufacturing method, a first connection step of connecting the first semiconductor device between the first metal plate and the first intermediate metal plate, and connecting the second semiconductor device between the first intermediate metal plate and the second metal plate. a second connecting step of a first ceramic block fixing step of fixing the first ceramic block between the first metal plate and the first intermediate metal plate, the second between the first intermediate metal plate and the second metal plate A second ceramic block fixing step of fixing the ceramic block ; Then, after performing each of the steps, the following state, that is, the first intermediate metal plate is disposed between the first metal plate and the second metal plate, and the second semiconductor device is connected to the first metal plate and the first metal plate. When viewed along the stacking direction of the intermediate metal plate and the second metal plate, the second semiconductor is disposed at a position not overlapping the first semiconductor device, and the first ceramic block is viewed along the stacking direction. The second ceramic block is disposed at a position overlapping the first semiconductor device when viewed along the stacking direction, and is disposed at a position overlapping the device, contacting the first metal plate and the first intermediate metal plate, A state of contacting the first intermediate metal plate and the second metal plate is obtained.

なお、第１接続工程、第２接続工程、第１セラミックブロック固定工程、第２セラミックブロック固定工程は、どのような順序で行ってもよい。また、これらの工程のうちのいくつか、または、全てを同時に行ってもよい。
The first connection step, the second connection step, the first ceramic block fixing step, and the second ceramic block fixing step may be performed in any order. Moreover, you may perform some or all of these processes simultaneously.

この製造方法によれば、第１金属プレートと第１中間金属プレートの間であって、前記積層方向に沿って見たときに第２半導体装置と重なる位置に、第１セラミックブロックが固定されており、第１中間金属プレートと第２金属プレートの間であって、前記積層方向に沿って見たときに第１半導体装置と重なる位置に、第２セラミックブロックが固定されている半導体ユニットを製造することができる。セラミックブロックは、製造段階においてブロック状の部材である。したがって、セラミックブロックには、熱伝導率が高い絶縁体を用いることができる。したがって、この製造方法によれば、第１半導体装置及び第２半導体装置の温度が上昇し難い半導体ユニットを製造することができる。
According to this manufacturing method, the first ceramic block is fixed between the first metal plate and the first intermediate metal plate at a position overlapping the second semiconductor device when viewed along the stacking direction. cage, a between the first intermediate metal plate and the second metal plate, at a position overlapping the first semiconductor device when viewed along the stacking direction, producing a semiconductor unit in which the second ceramic block is fixed can do. The ceramic block is a block-shaped member in the manufacturing stage. Therefore, an insulator having high thermal conductivity can be used for the ceramic block . Therefore, according to this manufacturing method, it is possible to manufacture a semiconductor unit in which the temperature of the first semiconductor device and the second semiconductor device does not easily rise.

上述した製造方法においては、第１セラミックブロックに貫通孔が形成されており、第２セラミックブロックに貫通孔が形成されていることが好ましい。そして、前記各工程の実施後に、以下の状態、すなわち、第１セラミックブロックの貫通孔が、前記積層方向に沿って伸び、第１半導体装置が、第１セラミックブロックの貫通孔内に配置され、第２セラミックブロックの貫通孔が、前記積層方向に沿って伸び、第２半導体装置が、第２セラミックブロックの貫通孔内に配置されるという状態が得られることが好ましい。
In the manufacturing method described above, it is preferable that a through hole is formed in the first ceramic block and a through hole is formed in the second ceramic block . And after the implementation of each step, the following state, that is, the through hole of the first ceramic block extends along the stacking direction, the first semiconductor device is disposed in the through hole of the first ceramic block , the through hole of the second ceramic blocks, extends along said stacking direction, the second semiconductor device, it is preferable that a state is obtained that is disposed in the through hole of the second ceramic block.

このような構成によれば、第１セラミックブロックと第１半導体装置の位置合わせが容易となり、第２セラミックブロックと第２半導体装置の位置合わせが容易となる。また、第１半導体装置から第１セラミックブロックに熱が伝わり易く、第２半導体装置から第２セラミックブロックに熱が伝わり易い半導体ユニットを製造することができる。
According to such a configuration, the first ceramic block and the first semiconductor device can be easily aligned, and the second ceramic block and the second semiconductor device can be easily aligned. In addition, it is possible to manufacture a semiconductor unit in which heat is easily transmitted from the first semiconductor device to the first ceramic block and heat is easily transmitted from the second semiconductor device to the second ceramic block .

上述した製造方法は、第１金属プレートと第２中間金属プレートの間に第３半導体装置を接続する第３接続工程と、第２中間金属プレートと第２金属プレートの間に第４半導体装置を接続する第４接続工程と、第１金属プレートと第２中間金属プレートの間に、貫通孔が形成されている第３セラミックブロックを固定する第３セラミックブロック固定工程と、第２中間金属プレートと第２金属プレートの間に、貫通孔が形成されている第４セラミックブロックを固定する第４セラミックブロック固定工程を有することが好ましい。そして、前記各工程の実施後に、以下の状態、すなわち、第２中間金属プレートが、第１金属プレートと第２金属プレートの間に配置され、第４半導体装置が、前記積層方向に沿って見たときに、第３半導体装置と重ならない位置に配置され、第３セラミックブロックが、前記積層方向に沿って見たときに第４半導体装置と重なる位置に配置され、第１金属プレート及び第２中間金属プレートに接触し、第４セラミックブロックが、前記積層方向に沿って見たときに第３半導体装置と重なる位置に配置され、第２中間金属プレート及び第２金属プレートに接触し、第３セラミックブロックの貫通孔が、前記積層方向に沿って伸び、第３半導体装置が、第３セラミックブロックの貫通孔内に配置され、第４セラミックブロックの貫通孔が、前記積層方向に沿って伸び、第４半導体装置が、第４セラミックブロックの貫通孔内に配置され、第１セラミックブロックが第３セラミックブロックと接触し、第２セラミックブロックが第４セラミックブロックと接触するという状態が得られることが好ましい。なお、上記の各工程は、どのような順序で行ってもよい。また、これらのいくつか、または、全てを同時に行ってもよい。
In the manufacturing method described above, the third connection step of connecting the third semiconductor device between the first metal plate and the second intermediate metal plate, and the fourth semiconductor device between the second intermediate metal plate and the second metal plate. A fourth connecting step for connecting, a third ceramic block fixing step for fixing a third ceramic block in which a through hole is formed between the first metal plate and the second intermediate metal plate, and a second intermediate metal plate, during the second metal plate, it is preferable that a fourth ceramic block fixing step of fixing the fourth ceramic blocks through-hole is formed. Then, after each step is performed, the following state, that is, the second intermediate metal plate is disposed between the first metal plate and the second metal plate, and the fourth semiconductor device is viewed along the stacking direction. The third ceramic block is disposed at a position that does not overlap the third semiconductor device, and the third ceramic block is disposed at a position overlapping the fourth semiconductor device when viewed along the stacking direction. The fourth ceramic block is in contact with the intermediate metal plate, and is disposed at a position overlapping the third semiconductor device when viewed along the stacking direction, and is in contact with the second intermediate metal plate and the second metal plate . the through hole of the ceramic block, extends along the stacking direction, the third semiconductor device is disposed within the through hole of the third ceramic block, the through hole of the fourth ceramic block, wherein Extends along the layer direction, the fourth semiconductor device is arranged in the through hole of the fourth ceramic block, the first ceramic block is in contact with the third ceramic block, a second ceramic block is in contact with the fourth ceramic block It is preferable that the state is obtained. The above steps may be performed in any order. Some or all of these may be performed simultaneously.

このような構成によれば、第１セラミックブロックと第３セラミックブロックの間、及び、第２セラミックブロックと第４セラミックブロックの間で熱伝導が生じやすい半導体ユニットを製造することができる。
According to such a configuration, it is possible to manufacture a semiconductor unit in which heat conduction is likely to occur between the first ceramic block and the third ceramic block and between the second ceramic block and the fourth ceramic block .

上述した製造方法は、第１半導体装置と第１セラミックブロックとの間に樹脂を充填する工程と、第２半導体装置と第２セラミックブロックとの間に樹脂を充填する工程をさらに有することが好ましい。
The manufacturing method described above preferably further includes a step of filling the resin between the first semiconductor device and the first ceramic block and a step of filling the resin between the second semiconductor device and the second ceramic block. .

このような構成によれば、より信頼性が高い半導体ユニットを製造することができる。   According to such a configuration, a more reliable semiconductor unit can be manufactured.

半導体ユニット１０の斜視図。FIG. 3 is a perspective view of a semiconductor unit 10. セラミックブロックの斜視図Perspective view of ceramic block 図１のＩＩＩ−ＩＩＩ線における半導体ユニット１０のＸＺ平面における断面図。Sectional drawing in the XZ plane of the semiconductor unit 10 in the III-III line | wire of FIG. セラミックブロック３０ｂの貫通孔４０近傍の拡大断面図。The expanded sectional view of the through-hole 40 vicinity of the ceramic block 30b. 半導体ユニット１０の回路図。FIG. 3 is a circuit diagram of the semiconductor unit 10. 冷却器７０、７４に接続された半導体ユニット１０の図３に対応する断面図。FIG. 4 is a cross-sectional view of the semiconductor unit 10 connected to the coolers 70 and 74, corresponding to FIG. 半導体ユニット１０の製造過程を示す断面図。FIG. 6 is a cross-sectional view showing a manufacturing process of the semiconductor unit 10. 半導体ユニット１０の製造過程を示す断面図。FIG. 6 is a cross-sectional view showing a manufacturing process of the semiconductor unit 10. 半導体ユニット１０の製造過程を示す断面図。FIG. 6 is a cross-sectional view showing a manufacturing process of the semiconductor unit 10. 半導体ユニット１０の製造過程を示す断面図。FIG. 6 is a cross-sectional view showing a manufacturing process of the semiconductor unit 10. 半導体ユニット１０の製造過程を示す断面図。FIG. 6 is a cross-sectional view showing a manufacturing process of the semiconductor unit 10. 半導体ユニット１０の製造過程を示す断面図。FIG. 6 is a cross-sectional view showing a manufacturing process of the semiconductor unit 10. 半導体ユニット１０の製造過程を示す断面図。FIG. 6 is a cross-sectional view showing a manufacturing process of the semiconductor unit 10. 変形例の半導体ユニットの図３に対応する断面図。Sectional drawing corresponding to FIG. 3 of the semiconductor unit of a modification.

図１は、実施例の半導体ユニット１０の斜視図を示している。半導体ユニット１０は、直流を交流に変換するインバータ回路を構成しており、６個のスイッチング素子を内蔵している。図１に示すように、半導体ユニット１０は、上部金属プレート１２、下部金属プレート１４、３個の中間金属プレート１６〜２０、及び、６個のセラミックブロック３０ａ〜３０ｆを有している。上部金属プレート１２は、一方向に長く伸びる金属板である。以下では、上部金属プレート１２の長手方向をＸ方向という。下部金属プレート１４は、上部金属プレートと同様にＸ方向に長く伸びる金属板である。下部金属プレート１４は、上部金属プレート１２と略平行に配置されている。上部金属プレート１２と下部金属プレート１４の間に、３個の中間金属プレート１６〜２０、及び、６個のセラミックブロック３０ａ〜３０ｆが挟まれている。セラミックブロック３０ａは、上部金属プレート１２と中間金属プレート１６の間に挟まれている。セラミックブロック３０ｂは、上部金属プレート１２と中間金属プレート１８の間に挟まれている。セラミックブロック３０ｃは、上部金属プレート１２と中間金属プレート２０の間に挟まれている。セラミックブロック３０ｄは、下部金属プレート１４と中間金属プレート１６の間に挟まれている。セラミックブロック３０ｅは、下部金属プレート１４と中間金属プレート１８の間に挟まれている。セラミックブロック３０ｆは、下部金属プレート１４と中間金属プレート２０の間に挟まれている。以下では、下部金属プレート１４、セラミックブロック３０ｄ、中間金属プレート１６、セラミックブロック３０ａ、及び、上部金属プレート１２が積層されている方向をＺ方向という。各セラミックブロック３０ａ〜３０ｆは、図２に示すように略直方体のブロックである。セラミックブロック３０ａ〜３０ｆは、絶縁体であり、一般的な樹脂に比べて熱伝導率が高いセラミックにより構成されている。各セラミックブロックには、その上面から下面に貫通する貫通孔４０が形成されている。図３に示すように、セラミックブロック３０ａ〜３０ｆは、貫通孔４０がＺ方向に伸びるように配置されている。また、図２に示すように、セラミックブロックの上面には、セラミックブロックの端面から貫通孔４０まで伸びる溝４０ｃが４個形成されている。図１、３に示すように、各セラミックブロック３０ａ〜３０ｆは、隣のセラミックブロックと接触している。図１に示すように、中間金属プレート１６〜２０は、セラミックブロックと接している位置から、Ｙ方向（Ｘ方向及びＺ方向に対して直交する方向）に沿って引き出されている。なお、図１では省略されているが、金属プレート１２〜２０とセラミックブロック３０ａ〜３０ｆの積層部分の側面は、樹脂層（図３に示す樹脂層６０）に覆われている。   FIG. 1 shows a perspective view of a semiconductor unit 10 of the embodiment. The semiconductor unit 10 constitutes an inverter circuit that converts direct current into alternating current, and incorporates six switching elements. As shown in FIG. 1, the semiconductor unit 10 includes an upper metal plate 12, a lower metal plate 14, three intermediate metal plates 16 to 20, and six ceramic blocks 30a to 30f. The upper metal plate 12 is a metal plate that extends long in one direction. Hereinafter, the longitudinal direction of the upper metal plate 12 is referred to as the X direction. The lower metal plate 14 is a metal plate that extends long in the X direction, like the upper metal plate. The lower metal plate 14 is disposed substantially parallel to the upper metal plate 12. Three intermediate metal plates 16 to 20 and six ceramic blocks 30 a to 30 f are sandwiched between the upper metal plate 12 and the lower metal plate 14. The ceramic block 30 a is sandwiched between the upper metal plate 12 and the intermediate metal plate 16. The ceramic block 30 b is sandwiched between the upper metal plate 12 and the intermediate metal plate 18. The ceramic block 30 c is sandwiched between the upper metal plate 12 and the intermediate metal plate 20. The ceramic block 30 d is sandwiched between the lower metal plate 14 and the intermediate metal plate 16. The ceramic block 30 e is sandwiched between the lower metal plate 14 and the intermediate metal plate 18. The ceramic block 30 f is sandwiched between the lower metal plate 14 and the intermediate metal plate 20. Hereinafter, a direction in which the lower metal plate 14, the ceramic block 30d, the intermediate metal plate 16, the ceramic block 30a, and the upper metal plate 12 are stacked is referred to as a Z direction. Each ceramic block 30a-30f is a substantially rectangular parallelepiped block as shown in FIG. The ceramic blocks 30a to 30f are insulators and are made of a ceramic having a higher thermal conductivity than a general resin. Each ceramic block is formed with a through hole 40 penetrating from the upper surface to the lower surface. As shown in FIG. 3, the ceramic blocks 30a to 30f are arranged such that the through hole 40 extends in the Z direction. Further, as shown in FIG. 2, four grooves 40c extending from the end face of the ceramic block to the through hole 40 are formed on the upper surface of the ceramic block. As shown in FIGS. 1 and 3, each ceramic block 30 a to 30 f is in contact with an adjacent ceramic block. As shown in FIG. 1, the intermediate metal plates 16 to 20 are drawn along the Y direction (the direction orthogonal to the X direction and the Z direction) from a position in contact with the ceramic block. Although omitted in FIG. 1, the side surfaces of the laminated portions of the metal plates 12 to 20 and the ceramic blocks 30 a to 30 f are covered with a resin layer (the resin layer 60 shown in FIG. 3).

図３に示すように、各貫通孔４０内には、半導体装置５０ａ〜５０ｆが設置されている。半導体装置５０ａ〜５０ｆは、スイッチング素子であり、通電時に発熱する。図４は、セラミックブロック３０ｂの貫通孔４０の拡大断面図を示している。図示するように、貫通孔４０は、断面積が広い部分４０ａと、断面積が狭い部分４０ｂを有している。断面積が狭い部分４０ｂが、上面側に位置している。図２に示すように部分４０ｂの断面形状は、矩形である。図示していないが、部分４０ａの断面形状も、矩形である。図４に示すように、部分４０ｂ内に半導体装置５０ｂが設置されている。半導体装置５０ｂは、半導体基板４６と、半導体基板４６の上面に形成されている上部電極４８と、半導体基板４６の下面に形成されている下部電極４４を有している。下部電極４４は、はんだ層４２によって中間金属プレート１８に接続されている。上部電極４８上には、銅により構成されている金属ブロック５４が設置されている。上部電極４８は、はんだ層５２によって金属ブロック５４に接続されている。金属ブロック５４は、はんだ層５６によって、上部金属プレート１２に接続されている。半導体装置５０ｂとセラミックブロック３０ｂの間の隙間には、樹脂層５８が形成されている。   As shown in FIG. 3, semiconductor devices 50 a to 50 f are installed in each through hole 40. The semiconductor devices 50a to 50f are switching elements and generate heat when energized. FIG. 4 shows an enlarged cross-sectional view of the through hole 40 of the ceramic block 30b. As illustrated, the through hole 40 has a portion 40a having a large cross-sectional area and a portion 40b having a small cross-sectional area. The portion 40b having a narrow cross-sectional area is located on the upper surface side. As shown in FIG. 2, the cross-sectional shape of the portion 40b is a rectangle. Although not shown, the cross-sectional shape of the portion 40a is also rectangular. As shown in FIG. 4, the semiconductor device 50b is installed in the portion 40b. The semiconductor device 50 b includes a semiconductor substrate 46, an upper electrode 48 formed on the upper surface of the semiconductor substrate 46, and a lower electrode 44 formed on the lower surface of the semiconductor substrate 46. The lower electrode 44 is connected to the intermediate metal plate 18 by a solder layer 42. On the upper electrode 48, a metal block 54 made of copper is installed. The upper electrode 48 is connected to the metal block 54 by the solder layer 52. The metal block 54 is connected to the upper metal plate 12 by a solder layer 56. A resin layer 58 is formed in the gap between the semiconductor device 50b and the ceramic block 30b.

図３に示すように、セラミックブロック３０ｂ以外のセラミックブロックの貫通孔４０内にも、セラミックブロック３０ｂの貫通孔４０内と同様の構造が形成されている。なお、半導体装置５０ａは、上部金属プレート１２及び中間金属プレート１６に接続されている。半導体装置５０ｃは、上部金属プレート１２及び中間金属プレート２０に接続されている。半導体装置５０ｄは、下部金属プレート１４及び中間金属プレート１６に接続されている。半導体装置５０ｅは、下部金属プレート１４及び中間金属プレート１８に接続されている。半導体装置５０ｆは、下部金属プレート１４及び中間金属プレート２０に接続されている。各半導体装置５０ａ〜５０ｆは、Ｚ方向に沿って見たときに、他の半導体装置と重ならないように配置されている。すなわち、中間金属プレート１６〜２０の下側であって、Ｚ方向に沿って見たときに上側の半導体装置５０ａ〜５０ｃと重なる位置には、セラミックブロック３０ｄ〜３０ｆが存在している。また、中間金属プレート１６〜２０の上側であって、Ｚ方向に沿って見たときに下側の半導体装置５０ｄ〜５０ｆと重なる位置には、セラミックブロック３０ａ〜３０ｃが存在している。また、図３に示すように、半導体ユニット１０の積層部分の側面には、樹脂層６０が形成されている。   As shown in FIG. 3, the same structure as that in the through hole 40 of the ceramic block 30b is formed in the through hole 40 of the ceramic block other than the ceramic block 30b. The semiconductor device 50 a is connected to the upper metal plate 12 and the intermediate metal plate 16. The semiconductor device 50 c is connected to the upper metal plate 12 and the intermediate metal plate 20. The semiconductor device 50 d is connected to the lower metal plate 14 and the intermediate metal plate 16. The semiconductor device 50 e is connected to the lower metal plate 14 and the intermediate metal plate 18. The semiconductor device 50 f is connected to the lower metal plate 14 and the intermediate metal plate 20. The semiconductor devices 50a to 50f are arranged so as not to overlap other semiconductor devices when viewed along the Z direction. That is, the ceramic blocks 30d to 30f exist below the intermediate metal plates 16 to 20 and overlap the upper semiconductor devices 50a to 50c when viewed along the Z direction. In addition, ceramic blocks 30a to 30c exist at positions on the upper side of the intermediate metal plates 16 to 20 and overlap with the lower semiconductor devices 50d to 50f when viewed along the Z direction. Further, as shown in FIG. 3, a resin layer 60 is formed on the side surface of the stacked portion of the semiconductor unit 10.

半導体ユニット１０は、図５に示すインバータ回路を構成している。各半導体装置５０ａ〜５０ｆは、ＩＧＢＴとダイオードを有している。上部金属プレート１２と下部金属プレート１４の間には、直流電圧が印加される。中間金属プレート１６〜２０は、モータ８０に接続される。各半導体装置５０ａ〜５０ｆのＩＧＢＴがスイッチングすることで、上部金属プレート１２と下部金属プレート１４の間の直流電圧が三相交流電圧に変換され、中間金属プレート１６、１８、２０に出力される。なお、図１、３、４では示されていないが、半導体装置５０ａ〜５０ｆはゲート電極を有している。ゲート電極は、図示しない位置において図５に示すゲート配線６２に接続されている。   The semiconductor unit 10 constitutes an inverter circuit shown in FIG. Each semiconductor device 50a-50f has IGBT and a diode. A DC voltage is applied between the upper metal plate 12 and the lower metal plate 14. The intermediate metal plates 16 to 20 are connected to the motor 80. By switching the IGBT of each of the semiconductor devices 50a to 50f, the DC voltage between the upper metal plate 12 and the lower metal plate 14 is converted into a three-phase AC voltage and output to the intermediate metal plates 16, 18, and 20. Although not shown in FIGS. 1, 3, and 4, the semiconductor devices 50a to 50f have gate electrodes. The gate electrode is connected to the gate wiring 62 shown in FIG. 5 at a position not shown.

半導体ユニット１０を使用する際には、図６に示すように、半導体ユニット１０が冷却器７０、７４に接続される。冷却器７０、７４は、液循環式の冷却器である。上部金属プレート１２は、絶縁膜７２を介して冷却器７０に固定される。下部金属プレート１４は、絶縁膜７６を介して冷却器７４に固定される。半導体ユニット１０を動作させると、各半導体装置５０ａ〜５０ｆが発熱する。通電時における半導体装置５０ｂの放熱経路について説明する。半導体装置５０ｂで生じた熱は、図６の矢印１００に示すように、金属ブロック５４と上部金属プレート１２を介して冷却器７０に伝わることができる。また、中間金属プレート１８の下側であって半導体装置５０ｂと重なる位置には、熱伝導率が高いセラミックブロック３０ｅが配置されている。このため、半導体装置５０ｂで生じた熱は、図６の矢印１０２に示すように、中間金属プレート１８、セラミックブロック３０ｅ、及び、下部金属プレート１４を介して冷却器７４に伝わることができる。また、熱伝導率が高いセラミックブロック３０ｂによって半導体装置５０ｂの周囲が囲まれているので、半導体装置５０ｂで発生した熱は、セラミックブロック３０ｂにも伝わることができる。特に、半導体装置５０ｂとセラミックブロック３０ｂの間の隙間に樹脂層５８が形成されているので、半導体装置５０ｂで発生した熱はセラミックブロック３０ｂに伝わり易い。このため、半導体装置５０ｂで発生した熱は、図６の矢印１０４に示すように、セラミックブロック３０ｂと上部金属プレート１２を介して冷却器７０に伝わることができる。さらに、セラミックブロック３０ｂは隣のセラミックブロック３０ａと接触しているので、半導体装置５０ｂで発生した熱は、図６の矢印１０６に示すように、セラミックブロック３０ｂ、セラミックブロック３０ａ、及び、上部金属プレート１２を介して冷却器７０に伝わることができる。このように、半導体装置５０ｂで発生した熱は、多数の放熱経路によって放熱される。このため、半導体装置５０ｂの昇温を効果的に抑制することができる。半導体装置５０ｂ以外の他の半導体装置に対しても、半導体装置５０ｂと略同様に放熱経路が設けられているので、これらの半導体装置の昇温も効果的に抑制される。   When the semiconductor unit 10 is used, the semiconductor unit 10 is connected to the coolers 70 and 74 as shown in FIG. The coolers 70 and 74 are liquid circulation type coolers. The upper metal plate 12 is fixed to the cooler 70 via the insulating film 72. The lower metal plate 14 is fixed to the cooler 74 via the insulating film 76. When the semiconductor unit 10 is operated, the semiconductor devices 50a to 50f generate heat. A heat dissipation path of the semiconductor device 50b when energized will be described. The heat generated in the semiconductor device 50b can be transferred to the cooler 70 through the metal block 54 and the upper metal plate 12, as indicated by an arrow 100 in FIG. Further, a ceramic block 30e having a high thermal conductivity is disposed at a position below the intermediate metal plate 18 and overlapping the semiconductor device 50b. Therefore, the heat generated in the semiconductor device 50b can be transferred to the cooler 74 through the intermediate metal plate 18, the ceramic block 30e, and the lower metal plate 14, as indicated by the arrow 102 in FIG. Further, since the periphery of the semiconductor device 50b is surrounded by the ceramic block 30b having a high thermal conductivity, the heat generated in the semiconductor device 50b can be transferred to the ceramic block 30b. In particular, since the resin layer 58 is formed in the gap between the semiconductor device 50b and the ceramic block 30b, the heat generated in the semiconductor device 50b is easily transmitted to the ceramic block 30b. For this reason, the heat generated in the semiconductor device 50b can be transferred to the cooler 70 through the ceramic block 30b and the upper metal plate 12 as shown by the arrow 104 in FIG. Further, since the ceramic block 30b is in contact with the adjacent ceramic block 30a, the heat generated in the semiconductor device 50b is generated by the ceramic block 30b, the ceramic block 30a, and the upper metal plate as shown by the arrow 106 in FIG. 12 to the cooler 70. Thus, the heat generated in the semiconductor device 50b is dissipated through a number of heat dissipation paths. For this reason, the temperature rise of the semiconductor device 50b can be effectively suppressed. Since the heat dissipation path is provided in the semiconductor device other than the semiconductor device 50b in substantially the same manner as the semiconductor device 50b, the temperature rise of these semiconductor devices is also effectively suppressed.

以上に説明したように、この半導体ユニット１０では、半導体装置５０ａ〜５０ｆの周囲に、樹脂等に比べて熱伝導率が高いセラミックブロックが配置されているため、半導体装置５０ａ〜５０ｆで生じた熱が放熱されやすい。このため、半導体ユニット１０は、電流容量が大きく、また、信頼性が高い。   As described above, in this semiconductor unit 10, since the ceramic block having higher thermal conductivity than the resin or the like is disposed around the semiconductor devices 50a to 50f, the heat generated in the semiconductor devices 50a to 50f. Is easily dissipated. For this reason, the semiconductor unit 10 has a large current capacity and high reliability.

また、上述したように、半導体装置５０ｂとセラミックブロック３０ｂの間の隙間には、樹脂層５８が形成されている。この樹脂層５８によって、発熱による半導体装置５０ｂの歪み（熱膨張等）が抑制され、半導体装置５０ｂの信頼性が向上されている。半導体装置５０ｂ以外の他の半導体装置も、半導体装置５０ｂと同様に、樹脂層５８によって信頼性が向上されている。   As described above, the resin layer 58 is formed in the gap between the semiconductor device 50b and the ceramic block 30b. By this resin layer 58, distortion (thermal expansion or the like) of the semiconductor device 50b due to heat generation is suppressed, and the reliability of the semiconductor device 50b is improved. The reliability of the other semiconductor devices other than the semiconductor device 50b is also improved by the resin layer 58 similarly to the semiconductor device 50b.

次に、半導体ユニット１０の製造方法について説明する。最初に、図７に示すように、３つの半導体装置５０ｄ〜５０ｆの下部電極を下部金属プレート１４にはんだ接合する。これによって、下部金属プレート１４上に３つの半導体装置５０ｄ〜５０ｆを固定する。   Next, a method for manufacturing the semiconductor unit 10 will be described. First, as shown in FIG. 7, the lower electrodes of the three semiconductor devices 50 d to 50 f are soldered to the lower metal plate 14. Thus, the three semiconductor devices 50d to 50f are fixed on the lower metal plate 14.

次に、図８に示すように、下部金属プレート１４上にセラミックブロック３０ｄ〜３０ｆを載置する。このとき、貫通孔４０内に半導体装置５０ｄ〜５０ｆを収容させる。このように、貫通孔４０内に半導体装置５０ｄ〜５０ｆを収容させることで、セラミックブロック３０ｄ〜３０ｆを簡単かつ正確に位置決めすることができる。また、このとき、セラミックブロック３０ｄ〜３０ｆを、隣接するセラミックブロックに対して接触させる。   Next, as shown in FIG. 8, the ceramic blocks 30 d to 30 f are placed on the lower metal plate 14. At this time, the semiconductor devices 50 d to 50 f are accommodated in the through holes 40. Thus, by accommodating the semiconductor devices 50d to 50f in the through holes 40, the ceramic blocks 30d to 30f can be positioned easily and accurately. At this time, the ceramic blocks 30d to 30f are brought into contact with the adjacent ceramic blocks.

次に、図９に示すように、半導体装置５０ｄ〜５０ｆの上部電極に、金属ブロック５４をはんだ接合する。このとき、貫通孔４０の断面積が小さい部分４０ｂがガイドになるため、金属ブロック５４を容易に位置決めすることができる。   Next, as shown in FIG. 9, the metal block 54 is soldered to the upper electrodes of the semiconductor devices 50 d to 50 f. At this time, since the portion 40b having a small cross-sectional area of the through hole 40 serves as a guide, the metal block 54 can be easily positioned.

次に、図１０に示すように、中間金属プレート１６がセラミックブロック３０ｄの上面に接触し、中間金属プレート１８がセラミックブロック３０ｅの上面に接触し、中間金属プレート２０がセラミックブロック３０ｆの上面に接触するようにして、中間金属プレート１６〜２０をその下部の金属ブロック５４にはんだ接合する。   Next, as shown in FIG. 10, the intermediate metal plate 16 contacts the upper surface of the ceramic block 30d, the intermediate metal plate 18 contacts the upper surface of the ceramic block 30e, and the intermediate metal plate 20 contacts the upper surface of the ceramic block 30f. Thus, the intermediate metal plates 16 to 20 are soldered to the lower metal block 54.

次に、図１１に示すように、半導体装置５０ａ〜５０ｃの下部電極を、中間金属プレート１６〜２０にはんだ接合する。これによって、中間金属プレート１６〜２０上に、半導体装置５０ａ〜５０ｃを固定する。ここでは、Ｚ方向に沿って見たときに、下側の半導体装置５０ｄ〜５０ｆに対して、上側の半導体装置５０ａ〜５０ｃが重ならない位置に、半導体装置５０ａ〜５０ｃを固定する。すなわち、Ｚ方向に沿って見たときに、半導体装置５０ａ〜５０ｃの全体がセラミックブロック３０ｄ〜３０ｆと重なるように、半導体装置５０ａ〜５０ｃを固定する。   Next, as shown in FIG. 11, the lower electrodes of the semiconductor devices 50 a to 50 c are soldered to the intermediate metal plates 16 to 20. Thus, the semiconductor devices 50a to 50c are fixed on the intermediate metal plates 16 to 20. Here, when viewed along the Z direction, the semiconductor devices 50a to 50c are fixed at positions where the upper semiconductor devices 50a to 50c do not overlap with the lower semiconductor devices 50d to 50f. That is, the semiconductor devices 50a to 50c are fixed so that the entire semiconductor devices 50a to 50c overlap with the ceramic blocks 30d to 30f when viewed along the Z direction.

次に、図１２に示すように、各中間金属プレート１６〜２０上にセラミックブロック３０ａ〜３０ｃを載置する。このとき、貫通孔４０内に半導体装置５０ａ〜５０ｃを収容させる。このように、貫通孔４０内に半導体装置５０ａ〜５０ｃを収容させることで、セラミックブロック３０ａ〜３０ｃを簡単かつ正確に位置決めすることができる。このとき、Ｚ方向に沿って見たときに下側の半導体装置５０ｄ〜５０ｆの全体がセラミックブロック３０ａ〜３０ｃと重なるように、セラミックブロック３０ａ〜３０ｃが位置決めされる。また、このとき、セラミックブロック３０ａ〜３０ｃを、隣接するセラミックブロックに対して接触させる。   Next, as shown in FIG. 12, the ceramic blocks 30 a to 30 c are placed on the intermediate metal plates 16 to 20. At this time, the semiconductor devices 50 a to 50 c are accommodated in the through holes 40. Thus, by accommodating the semiconductor devices 50a to 50c in the through holes 40, the ceramic blocks 30a to 30c can be positioned easily and accurately. At this time, the ceramic blocks 30a to 30c are positioned so that the entire lower semiconductor devices 50d to 50f overlap the ceramic blocks 30a to 30c when viewed along the Z direction. At this time, the ceramic blocks 30a to 30c are brought into contact with the adjacent ceramic blocks.

次に、半導体装置５０ａ〜５０ｃの上部電極に、金属ブロック５４をはんだ接合する。次に、図１３に示すように、上部金属プレート１２がセラミックブロック３０ａ〜３０ｃの上面と接触するように、上部金属プレート１２をその下部の３つの金属ブロック５４にはんだ接合する。   Next, the metal block 54 is soldered to the upper electrodes of the semiconductor devices 50a to 50c. Next, as shown in FIG. 13, the upper metal plate 12 is soldered to the three lower metal blocks 54 so that the upper metal plate 12 contacts the upper surfaces of the ceramic blocks 30 a to 30 c.

次に、図１３に示す半製品を成形型内に配置して樹脂成形することで、図２に示す樹脂層６０を形成する。なお樹脂成形する際には、各セラミックブロック３０ａ〜３０ｆの上面に形成されている溝４０ｃ（図２参照）を通って、樹脂が貫通孔４０内に流入する。これによって、各半導体装置５０ａ〜５０ｆと各セラミックブロック３０ａ〜３０ｆの間の隙間に樹脂が充填され、図３、４に示す樹脂層５８が形成される。以上の工程によって、図１、３、４に示す半導体ユニット１０を製造することができる。   Next, the resin layer 60 shown in FIG. 2 is formed by placing the semi-finished product shown in FIG. 13 in a mold and molding the resin. When resin molding is performed, the resin flows into the through holes 40 through the grooves 40c (see FIG. 2) formed on the upper surfaces of the ceramic blocks 30a to 30f. Thereby, the resin is filled in the gaps between the semiconductor devices 50a to 50f and the ceramic blocks 30a to 30f, and the resin layer 58 shown in FIGS. The semiconductor unit 10 shown in FIGS. 1, 3, and 4 can be manufactured through the above steps.

この製造方法によれば、半導体ユニット１０の厚みが各金属プレートの厚みとセラミックブロックの厚みによって決まる。はんだ層の厚みが半導体ユニット１０の厚みにほとんど影響しない。したがって、この製造方法によって半導体ユニット１０を量産した場合には、半導体ユニット１０の厚みのばらつきを抑制することができる。   According to this manufacturing method, the thickness of the semiconductor unit 10 is determined by the thickness of each metal plate and the thickness of the ceramic block. The thickness of the solder layer hardly affects the thickness of the semiconductor unit 10. Therefore, when the semiconductor unit 10 is mass-produced by this manufacturing method, variation in the thickness of the semiconductor unit 10 can be suppressed.

なお、上述した実施例の半導体ユニット１０は、中間金属プレート１６〜２０上に３つのセラミックブロック３０ａ〜３０ｃを有していた。しかしながら、これらのセラミックブロックが一体化して、図１４に示すように単一のセラミックブロック１２０が中間金属プレート１６〜２０上に設置されていてもよい。同様に、中間金属プレート１６〜２０の下の３つのセラミックブロック３０ｄ〜３０ｆが一体化して、図１４に示すように単一のセラミックブロック１２２が中間金属プレート１６〜２０の下に設置されていてもよい。   In addition, the semiconductor unit 10 of the Example mentioned above had the three ceramic blocks 30a-30c on the intermediate metal plates 16-20. However, these ceramic blocks may be integrated, and a single ceramic block 120 may be installed on the intermediate metal plates 16 to 20 as shown in FIG. Similarly, the three ceramic blocks 30d to 30f under the intermediate metal plates 16 to 20 are integrated, and a single ceramic block 122 is installed under the intermediate metal plates 16 to 20 as shown in FIG. Also good.

また、セラミックブロックを構成するセラミックとして種々の材料を採用することが可能であるが、例えば、酸化アルミニウム（Ｓｉ２Ｏ３）、窒化ホウ素（ＢＮ）、窒化ケイ素（Ｓｉ３Ｎ４）等を採用することができる。 Various materials can be used as the ceramic constituting the ceramic block. For example, aluminum oxide (Si 2 O 3 ), boron nitride (BN), silicon nitride (Si 3 N 4 ), etc. are used. can do.

また、上述した製造方法のように、絶縁性のブロックを金属プレートの間に配置して半導体ユニットを製造する場合においては、絶縁性のブロックは必ずしもセラミック製である必要はない。樹脂等のその他の材質であって、熱伝導率が高いブロックを、絶縁性のブロックに用いることができる。絶縁性のブロックに使用可能な材料は樹脂成形に使用可能な材料に限定されないので、絶縁性のブロックとして熱伝導率が高い種々の材料を採用することができる。   Further, in the case of manufacturing a semiconductor unit by disposing an insulating block between metal plates as in the manufacturing method described above, the insulating block does not necessarily need to be made of ceramic. A block having a high thermal conductivity, which is another material such as a resin, can be used for the insulating block. Since the material that can be used for the insulating block is not limited to the material that can be used for resin molding, various materials having high thermal conductivity can be adopted as the insulating block.

以上、本発明の具体例を詳細に説明したが、これらは例示にすぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例をさまざまに変形、変更したものが含まれる。
本明細書または図面に説明した技術要素は、単独であるいは各種の組み合わせによって技術的有用性を発揮するものであり、出願時請求項記載の組み合わせに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成するものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。 Specific examples of the present invention have been described in detail above, but these are merely examples and do not limit the scope of the claims. The technology described in the claims includes various modifications and changes of the specific examples illustrated above.
The technical elements described in this specification or the drawings exhibit technical usefulness alone or in various combinations, and are not limited to the combinations described in the claims at the time of filing. In addition, the technology illustrated in the present specification or the drawings achieves a plurality of objects at the same time, and has technical utility by achieving one of the objects.

１０：半導体ユニット
１２：上部金属プレート
１４：下部金属プレート
１６〜２０：中間金属プレート
３０ａ〜３０ｆ：セラミックブロック
４０：貫通孔
５０ａ〜５０ｆ：半導体装置
５４：金属ブロック
５８：樹脂層
６０：樹脂層
７０：冷却器
７４：冷却器 10: Semiconductor unit 12: Upper metal plate 14: Lower metal plates 16-20: Intermediate metal plates 30a-30f: Ceramic block 40: Through holes 50a-50f: Semiconductor device 54: Metal block 58: Resin layer 60: Resin layer 70 : Cooler 74: Cooler

Claims (6)

半導体ユニットであって、
第１金属プレートと、
第２金属プレートと、
第１金属プレートと第２金属プレートの間に配置されている第１中間金属プレートと、
第１金属プレートと第１中間金属プレートの間に配置されており、第１金属プレート及び第１中間金属プレートに接続されている第１半導体装置と、
第１中間金属プレートと第２金属プレートの間に配置されており、第１金属プレートと第１中間金属プレートと第２金属プレートの積層方向に沿って見たときに第１半導体装置と重ならない位置に配置されており、第１中間金属プレート及び第２金属プレートに接続されている第２半導体装置と、
第１金属プレートと第１中間金属プレートの間に配置されており、前記積層方向に沿って見たときに第２半導体装置と重なる位置に配置されており、第１金属プレート及び第１中間金属プレートに接触しており、絶縁体である第１セラミック体と、
第１中間金属プレートと第２金属プレートの間に配置されており、前記積層方向に沿って見たときに第１半導体装置と重なる位置に配置されており、第１中間金属プレート及び第２金属プレートに接触しており、絶縁体である第２セラミック体、
を有し、
第１セラミック体が、前記積層方向に沿って伸びる貫通孔を有しており、
第１半導体装置が、第１セラミック体の貫通孔内に配置されており、
第２セラミック体が、前記積層方向に沿って伸びる貫通孔を有しており、
第２半導体装置が、第２セラミック体の貫通孔内に配置されている、
半導体ユニット。 A semiconductor unit,
A first metal plate;
A second metal plate;
A first intermediate metal plate disposed between the first metal plate and the second metal plate;
A first semiconductor device disposed between the first metal plate and the first intermediate metal plate and connected to the first metal plate and the first intermediate metal plate;
It is arrange | positioned between the 1st intermediate | middle metal plate and the 2nd metal plate, and does not overlap with a 1st semiconductor device when it sees along the lamination direction of a 1st metal plate, a 1st intermediate | middle metal plate, and a 2nd metal plate. A second semiconductor device disposed at a position and connected to the first intermediate metal plate and the second metal plate;
The first metal plate and the first intermediate metal plate are disposed between the first metal plate and the first intermediate metal plate, and are disposed at a position overlapping the second semiconductor device when viewed along the stacking direction. A first ceramic body that is in contact with the plate and is an insulator;
The first intermediate metal plate and the second metal plate are disposed between the first intermediate metal plate and the second metal plate, and are disposed at positions overlapping the first semiconductor device when viewed along the stacking direction. A second ceramic body that is in contact with the plate and is an insulator;
I have a,
The first ceramic body has a through hole extending along the stacking direction;
A first semiconductor device is disposed in the through hole of the first ceramic body;
The second ceramic body has a through hole extending along the stacking direction;
A second semiconductor device is disposed in the through hole of the second ceramic body;
Semiconductor unit. 第１金属プレートと第２金属プレートの間に配置されている第２中間金属プレートと、
第１金属プレートと第２中間金属プレートの間に配置されており、第１金属プレート及び第２中間金属プレートに接続されている第３半導体装置と、
第２中間金属プレートと第２金属プレートの間に配置されており、前記積層方向に沿って見たときに第３半導体装置と重ならない位置に配置されており、第２中間金属プレート及び第２金属プレートに接続されている第４半導体装置と、
第１金属プレートと第２中間金属プレートの間に配置されており、前記積層方向に沿って見たときに第４半導体装置と重なる位置に配置されており、第１金属プレート及び第２中間金属プレートに接触しており、絶縁体である第３セラミック体と、
第２中間金属プレートと第２金属プレートの間に配置されており、前記積層方向に沿って見たときに第３半導体装置と重なる位置に配置されており、第２中間金属プレート及び第２金属プレートに接触しており、絶縁体である第４セラミック体、
をさらに有しており、
第３セラミック体が、前記積層方向に沿って伸びる貫通孔を有しており、
第３半導体装置が、第３セラミック体の貫通孔内に配置されており、
第４セラミック体が、前記積層方向に沿って伸びる貫通孔を有しており、
第４半導体装置が、第４セラミック体の貫通孔内に配置されており、
第１セラミック体が第３セラミック体と接触しており、
第２セラミック体が第４セラミック体と接触している、
請求項１に記載の半導体ユニット。 A second intermediate metal plate disposed between the first metal plate and the second metal plate;
A third semiconductor device disposed between the first metal plate and the second intermediate metal plate and connected to the first metal plate and the second intermediate metal plate;
The second intermediate metal plate is disposed between the second metal plate and the second intermediate metal plate so as not to overlap the third semiconductor device when viewed along the stacking direction. A fourth semiconductor device connected to the metal plate;
The first metal plate and the second intermediate metal plate are disposed between the first metal plate and the second intermediate metal plate, and are disposed at positions overlapping the fourth semiconductor device when viewed along the stacking direction. A third ceramic body that is in contact with the plate and is an insulator;
The second intermediate metal plate and the second metal plate are disposed between the second intermediate metal plate and the second metal plate. The second intermediate metal plate and the second metal are disposed at a position overlapping the third semiconductor device when viewed along the stacking direction. A fourth ceramic body that is in contact with the plate and is an insulator;
In addition,
The third ceramic body has a through hole extending along the stacking direction;
A third semiconductor device is disposed in the through hole of the third ceramic body;
The fourth ceramic body has a through hole extending along the stacking direction;
A fourth semiconductor device is disposed in the through hole of the fourth ceramic body;
The first ceramic body is in contact with the third ceramic body;
The second ceramic body is in contact with the fourth ceramic body;
The semiconductor unit according to claim 1 . 第１半導体装置と第１セラミック体との間に樹脂層が形成されており、
第２半導体装置と第２セラミック体との間に樹脂層が形成されている、
請求項１または２に記載の半導体ユニット。 A resin layer is formed between the first semiconductor device and the first ceramic body;
A resin layer is formed between the second semiconductor device and the second ceramic body;
The semiconductor unit according to claim 1 or 2 . 半導体ユニットを製造する方法であって、
第１金属プレートと第１中間金属プレートの間に第１半導体装置を接続する第１接続工程と、
第１中間金属プレートと第２金属プレートの間に第２半導体装置を接続する第２接続工程と、
第１金属プレートと第１中間金属プレートの間に第１セラミックブロックを固定する第１セラミックブロック固定工程と、
第１中間金属プレートと第２金属プレートの間に第２セラミックブロックを固定する第２セラミックブロック固定工程、
を有しており、
前記各工程の実施後に、以下の状態、すなわち、
第１中間金属プレートが、第１金属プレートと第２金属プレートの間に配置され、
第２半導体装置が、第１金属プレートと第１中間金属プレートと第２金属プレートの積層方向に沿って見たときに、第１半導体装置と重ならない位置に配置され、
第１セラミックブロックが、前記積層方向に沿って見たときに第２半導体装置と重なる位置に配置され、第１金属プレート及び第１中間金属プレートに接触し、
第２セラミックブロックが、前記積層方向に沿って見たときに第１半導体装置と重なる位置に配置され、第１中間金属プレート及び第２金属プレートに接触する、
という状態が得られ、
第１セラミックブロックに、貫通孔が形成されており、
第２セラミックブロックに、貫通孔が形成されており、
前記各工程の実施後に、以下の状態、すなわち、
第１セラミックブロックの貫通孔が、前記積層方向に沿って伸び、
第１半導体装置が、第１セラミックブロックの貫通孔内に配置され、
第２セラミックブロックの貫通孔が、前記積層方向に沿って伸び、
第２半導体装置が、第２セラミックブロックの貫通孔内に配置される、
という状態が得られる製造方法。 A method for manufacturing a semiconductor unit, comprising:
A first connection step of connecting the first semiconductor device between the first metal plate and the first intermediate metal plate;
A second connection step of connecting the second semiconductor device between the first intermediate metal plate and the second metal plate;
A first ceramic block fixing step of fixing the first ceramic block between the first metal plate and the first intermediate metal plate;
A second ceramic block fixing step of fixing the second ceramic block between the first intermediate metal plate and the second metal plate;
Have
After the implementation of each of the above steps, the following states are assumed:
A first intermediate metal plate is disposed between the first metal plate and the second metal plate;
The second semiconductor device is disposed at a position that does not overlap the first semiconductor device when viewed along the stacking direction of the first metal plate, the first intermediate metal plate, and the second metal plate,
The first ceramic block is disposed at a position overlapping the second semiconductor device when viewed along the stacking direction, and contacts the first metal plate and the first intermediate metal plate,
The second ceramic block is disposed at a position overlapping the first semiconductor device when viewed along the stacking direction, and contacts the first intermediate metal plate and the second metal plate;
The state is obtained ,
A through hole is formed in the first ceramic block,
A through hole is formed in the second ceramic block,
After the implementation of each of the above steps, the following states are assumed:
A through hole of the first ceramic block extends along the stacking direction;
A first semiconductor device is disposed in the through hole of the first ceramic block;
A through hole of the second ceramic block extends along the stacking direction;
A second semiconductor device is disposed in the through hole of the second ceramic block;
The manufacturing method that can be obtained . 第１金属プレートと第２中間金属プレートの間に第３半導体装置を接続する第３接続工程と、
第２中間金属プレートと第２金属プレートの間に第４半導体装置を接続する第４接続工程と、
第１金属プレートと第２中間金属プレートの間に、貫通孔が形成されている第３セラミックブロックを固定する第３セラミックブロック固定工程と、
第２中間金属プレートと第２金属プレートの間に、貫通孔が形成されている第４セラミックブロックを固定する第４セラミックブロック固定工程、
をさらに有しており、
前記各工程の実施後に、以下の状態、すなわち、
第２中間金属プレートが、第１金属プレートと第２金属プレートの間に配置され、
第４半導体装置が、前記積層方向に沿って見たときに、第３半導体装置と重ならない位置に配置され、
第３セラミックブロックが、前記積層方向に沿って見たときに第４半導体装置と重なる位置に配置され、第１金属プレート及び第２中間金属プレートに接触し、
第４セラミックブロックが、前記積層方向に沿って見たときに第３半導体装置と重なる位置に配置され、第２中間金属プレート及び第２金属プレートに接触し、
第３セラミックブロックの貫通孔が、前記積層方向に沿って伸び、
第３半導体装置が、第３セラミックブロックの貫通孔内に配置され、
第４セラミックブロックの貫通孔が、前記積層方向に沿って伸び、
第４半導体装置が、第４セラミックブロックの貫通孔内に配置され、
第１セラミックブロックが第３セラミックブロックと接触し、
第２セラミックブロックが第４セラミックブロックと接触する、
という状態が得られる請求項４に記載の製造方法。 A third connection step of connecting the third semiconductor device between the first metal plate and the second intermediate metal plate;
A fourth connection step of connecting the fourth semiconductor device between the second intermediate metal plate and the second metal plate;
A third ceramic block fixing step of fixing a third ceramic block in which a through hole is formed between the first metal plate and the second intermediate metal plate;
A fourth ceramic block fixing step of fixing a fourth ceramic block in which a through hole is formed between the second intermediate metal plate and the second metal plate;
In addition,
After the implementation of each of the above steps, the following states are assumed:
A second intermediate metal plate is disposed between the first metal plate and the second metal plate;
The fourth semiconductor device is disposed at a position that does not overlap with the third semiconductor device when viewed along the stacking direction,
The third ceramic block is disposed at a position overlapping the fourth semiconductor device when viewed along the stacking direction, and contacts the first metal plate and the second intermediate metal plate;
The fourth ceramic block is disposed at a position overlapping the third semiconductor device when viewed along the stacking direction, and contacts the second intermediate metal plate and the second metal plate;
The through holes of the third ceramic block extend along the stacking direction,
A third semiconductor device is disposed in the through hole of the third ceramic block ;
A through hole of the fourth ceramic block extends along the stacking direction;
A fourth semiconductor device is disposed in the through hole of the fourth ceramic block ;
The first ceramic block contacts the third ceramic block ;
The second ceramic block is in contact with the fourth ceramic block ;
The manufacturing method according to claim 4 , wherein the state is obtained. 第１半導体装置と第１セラミックブロックとの間に樹脂を充填する工程と、
第２半導体装置と第２セラミックブロックとの間に樹脂を充填する工程、
をさらに有する請求項４または５に記載の製造方法。
Filling a resin between the first semiconductor device and the first ceramic block ;
Filling a resin between the second semiconductor device and the second ceramic block ;
The manufacturing method according to claim 4 or 5 , further comprising:
JP2011252417A 2011-11-18 2011-11-18 Semiconductor unit and method for manufacturing semiconductor unit Expired - Fee Related JP5626184B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011252417A JP5626184B2 (en) 2011-11-18 2011-11-18 Semiconductor unit and method for manufacturing semiconductor unit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011252417A JP5626184B2 (en) 2011-11-18 2011-11-18 Semiconductor unit and method for manufacturing semiconductor unit

Publications (2)

Publication Number Publication Date
JP2013110190A JP2013110190A (en) 2013-06-06
JP5626184B2 true JP5626184B2 (en) 2014-11-19

Family

ID=48706684

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011252417A Expired - Fee Related JP5626184B2 (en) 2011-11-18 2011-11-18 Semiconductor unit and method for manufacturing semiconductor unit

Country Status (1)

Country Link
JP (1) JP5626184B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6972686B2 (en) * 2017-06-15 2021-11-24 株式会社ジェイテクト Semiconductor device

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000031377A (en) * 1998-07-09 2000-01-28 Ricoh Co Ltd Semiconductor device
JP4743396B2 (en) * 2004-07-29 2011-08-10 ヤマハ発動機株式会社 Power module, motor control unit, electric transport device, and method of manufacturing power module
JP2011181648A (en) * 2010-03-01 2011-09-15 Panasonic Corp Heat dissipation substrate and method of manufacturing the same

Also Published As

Publication number Publication date
JP2013110190A (en) 2013-06-06

Similar Documents

Publication Publication Date Title
EP2600399A2 (en) Power semiconductor device
KR101388737B1 (en) Semiconductor package, semiconductor module, and mounting structure thereof
US8654541B2 (en) Three-dimensional power electronics packages
JP2015095560A (en) Power module
JP2015225918A (en) Semiconductor module and semiconductor switch
KR101930391B1 (en) Electronic device
WO2013118275A1 (en) Semiconductor device
JP2019149501A (en) Wiring board and electronic device
US20170084515A1 (en) Power-Module Device and Power Conversion Device
KR101388779B1 (en) Semiconductor package module
JP2012074730A (en) Power semiconductor module
JP6686848B2 (en) Power module
JP2013125889A (en) Semiconductor device
JP5626184B2 (en) Semiconductor unit and method for manufacturing semiconductor unit
KR20140130862A (en) Power module having improved cooling performance
JP2010177619A (en) Semiconductor module
JP7118205B1 (en) Semiconductor device and semiconductor module using the same
JP5429413B2 (en) Semiconductor device
JP6555177B2 (en) Semiconductor module
JP5992028B2 (en) Circuit board
KR101776425B1 (en) Power module
US10251256B2 (en) Heat dissipating structure
JP7196761B2 (en) semiconductor equipment
JP2016042525A (en) Thermoelectric conversion module
JP7019092B2 (en) Element module

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140117

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140722

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140729

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140812

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140902

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140915

R151 Written notification of patent or utility model registration

Ref document number: 5626184

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees