JP5621232B2 - アウトオブオーダー実行プロセッサ - Google Patents
アウトオブオーダー実行プロセッサ Download PDFInfo
- Publication number
- JP5621232B2 JP5621232B2 JP2009210866A JP2009210866A JP5621232B2 JP 5621232 B2 JP5621232 B2 JP 5621232B2 JP 2009210866 A JP2009210866 A JP 2009210866A JP 2009210866 A JP2009210866 A JP 2009210866A JP 5621232 B2 JP5621232 B2 JP 5621232B2
- Authority
- JP
- Japan
- Prior art keywords
- instruction
- execution
- stop
- resumption
- report
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000001514 detection method Methods 0.000 claims description 35
- 230000004044 response Effects 0.000 claims description 22
- 238000000034 method Methods 0.000 claims description 19
- 238000003745 diagnosis Methods 0.000 claims description 8
- 238000004590 computer program Methods 0.000 claims description 4
- 230000001360 synchronised effect Effects 0.000 description 7
- 230000010365 information processing Effects 0.000 description 6
- 230000000694 effects Effects 0.000 description 4
- 238000012544 monitoring process Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/28—Error detection; Error correction; Monitoring by checking the correct order of processing
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Software Systems (AREA)
- Advance Control (AREA)
- Debugging And Monitoring (AREA)
- Quality & Reliability (AREA)
Description
図1は、本発明の実施形態によるアウトオブオーダー実行プロセッサの構成を示している。
次に、本発明の実施形態によるアウトオブオーダー実行プロセッサの動作を説明する。
以上の説明により、本発明の実施形態によるアウトオブオーダー実行プロセッサによれば、第1の効果として、上述の構成・動作により、特定命令に対して正確な実行中断・再開を実現することができる。
102 命令アドレスレジスタ部、
103 命令キャッシュ部、
104 命令アドレスチェック部、
105 命令デコーダ、
106 命令実行部、
107 システムコントロール部、
108 実行再開フィルタ部、
109 診断部、
110 実行中断フラグ、
111 時間同期タイマ、
A ストップ命令検出指示、
B ストップ命令検出報告、
B’ 命令実行再開要求、
C 仕掛命令実行完了報告、
D 命令実行再開要求、
E 命令実行再開指示
Claims (13)
- プログラムに記述された順に命令を発行する命令発行制御部と、
前記プログラムに順に記述された命令のうちの特定命令のアドレスを保持し、前記命令発行制御部に発行された命令のアドレスが前記特定命令のアドレスに一致する場合、ストップ命令検出指示を出力する命令アドレスチェック部と、
前記命令発行制御部に発行され、命令キャッシュ部に保持された命令を順にデコードし、前記命令アドレスチェック部から出力された前記ストップ命令検出指示を受け取った場合、前記特定命令のデコードを中断し、ストップ命令検出報告を出力する命令デコーダと、
時間同期タイマを有する実行再開フィルタ部と
を具備し、
前記命令発行制御部は、前記ストップ命令検出報告に応じて、命令の発行を中断し、
前記実行再開フィルタ部は、
前記ストップ命令検出報告に応じて、命令の実行が中断している旨をユーザに通知するための命令実行停止報告を出力し、
ユーザによる実行再開指示を受け取ってから、前記時間同期タイマが特定の時間に到達したとき、前記ユーザによる実行再開指示を命令実行再開指示として前記命令発行制御部に出力し、
前記命令発行制御部は、前記命令実行再開指示に応じて、中断した命令の発行を再開するアウトオブオーダー実行プロセッサ。 - 前記命令デコーダにデコードされた命令を順に実行し、前記命令デコーダにデコードされた全ての命令を実行したとき、仕掛命令実行完了報告を出力する命令実行部と、
前記仕掛命令実行完了報告を受け取ったとき、命令実行再開要求を出力するシステムコントロール部と
を更に具備し、
前記実行再開フィルタ部は、前記ストップ命令検出報告に応じて、実行中断を表す実行中断フラグを保持し、前記実行中断フラグを保持している場合、前記命令実行再開要求に応じて、前記命令実行停止報告を出力する
請求項1に記載のアウトオブオーダー実行プロセッサ。 - 前記命令デコーダは、前記ストップ命令検出指示を受け取った場合、前記特定命令のデコードを中断し、前記ストップ命令検出報告と命令実行再開要求とを出力し、
前記システムコントロール部は、前記仕掛命令実行完了報告を受け取ったとき、前記命令デコーダからの命令実行再開要求を前記命令実行再開要求として出力する
請求項2に記載のアウトオブオーダー実行プロセッサ。 - 前記実行再開フィルタ部は、前記ユーザによる命令実行再開指示を受け取ってから、前記時間同期タイマが特定の時間に到達したとき、内部で保持している前記実行中断フラグを消去した上で、前記ユーザによる命令実行再開指示を前記命令実行再開指示として前記命令発行制御部に出力する
請求項2又は3に記載のアウトオブオーダー実行プロセッサ。 - 前記命令実行停止報告に応じて、命令の実行が中断している旨をユーザに通知し、その通知に対してユーザによる命令実行再開指示を受け付ける診断部
を更に具備する請求項1〜4のいずれかに記載のアウトオブオーダー実行プロセッサ。 - 前記命令発行制御部に発行された命令のアドレスを保持する命令アドレスレジスタ部を更に具備し、
前記命令アドレスチェック部は、前記命令アドレスレジスタ部に保持された命令のアドレスが前記特定命令のアドレスに一致する場合、前記ストップ命令検出指示を出力する
請求項1〜5のいずれかに記載のアウトオブオーダー実行プロセッサ。 - 命令デコーダを有するプロセッサを用いる方法であって、
(S1) プログラムに記述された順に命令を発行するステップと、
(S2) 前記(S1)のステップに発行された命令のアドレスが、前記プログラムに順に記述された命令のうちの特定命令のアドレスに一致する場合、ストップ命令検出指示を出力するステップと、
(S3) 前記(S1)のステップに発行され、命令キャッシュ部に保持された命令を順にデコードするステップと、
(S4) 前記ストップ命令検出指示を受け取った場合、前記特定命令のデコードを中断し、ストップ命令検出報告を出力するステップと、
(S5) 前記ストップ命令検出報告に応じて、命令の発行を中断するステップと、
(S6) 前記ストップ命令検出報告に応じて、命令の実行が中断している旨をユーザに通知するための命令実行停止報告を出力するステップと、
(S7) ユーザによる実行再開指示を受け取ってから、特定の時間に到達したとき、前記ユーザによる実行再開指示を命令実行再開指示として出力するステップと、
(S8) 前記命令実行再開指示に応じて、中断した命令の発行を再開するステップと
を具備するアウトオブオーダー実行方法。 - (S9) 前記(S3)のステップによりデコードされた命令を順に実行するステップと、
(S10) 前記(S3)のステップによりデコードされた全ての命令を実行したとき、仕掛命令実行完了報告を出力するステップと、
(S11) 前記仕掛命令実行完了報告を受け取ったとき、命令実行再開要求を出力するステップと
を更に具備し、
前記(S6)のステップは、前記ストップ命令検出報告に応じて、実行中断を表す実行中断フラグを保持し、前記実行中断フラグを保持している場合、前記命令実行再開要求に応じて、前記命令実行停止報告を出力する
請求項7に記載のアウトオブオーダー実行方法。 - 前記(S4)のステップは、前記ストップ命令検出指示を受け取った場合、前記特定命令のデコードを中断し、前記ストップ命令検出報告と命令実行再開要求とを出力し、
前記(S11)のステップは、前記仕掛命令実行完了報告を受け取ったとき、前記命令デコーダからの命令実行再開要求を前記命令実行再開要求として出力する
請求項8に記載のアウトオブオーダー実行方法。 - 前記(S7)のステップは、前記ユーザによる命令実行再開指示を受け取ってから、時間同期タイマが特定の時間に到達したとき、内部で保持している前記実行中断フラグを消去した上で、前記ユーザによる命令実行再開指示を前記命令実行再開指示として出力する
請求項8又は9に記載のアウトオブオーダー実行方法。 - (S12) 前記命令実行停止報告に応じて、命令の実行が中断している旨をユーザに通知し、その通知に対してユーザによる命令実行再開指示を受け付けるステップ
を更に具備する
請求項7〜10のいずれかに記載のアウトオブオーダー実行方法。 - (S13) 前記(S1)のステップに発行された命令のアドレスを保持するステップ
を更に具備し、
前記(S2)のステップは、前記(S13)のステップに保持された命令のアドレスが前記特定命令のアドレスに一致する場合、前記ストップ命令検出指示を出力する
請求項7〜11のいずれかに記載のアウトオブオーダー実行方法。 - 請求項7〜12のいずれかに記載のアウトオブオーダー実行方法の各ステップをコンピュータに実行させるコンピュータプログラム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009210866A JP5621232B2 (ja) | 2009-09-11 | 2009-09-11 | アウトオブオーダー実行プロセッサ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009210866A JP5621232B2 (ja) | 2009-09-11 | 2009-09-11 | アウトオブオーダー実行プロセッサ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011060129A JP2011060129A (ja) | 2011-03-24 |
JP5621232B2 true JP5621232B2 (ja) | 2014-11-12 |
Family
ID=43947665
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009210866A Active JP5621232B2 (ja) | 2009-09-11 | 2009-09-11 | アウトオブオーダー実行プロセッサ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5621232B2 (ja) |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01205349A (ja) * | 1988-02-12 | 1989-08-17 | Nec Corp | 時間待ち可能型デバグ方式 |
JP2002163126A (ja) * | 2000-11-28 | 2002-06-07 | Nec Microsystems Ltd | デバッグ用cpuに内蔵のイベント検出回路、イベント検出方法および外部周辺回路 |
US20040040013A1 (en) * | 2002-08-26 | 2004-02-26 | Mohit Kalra | Time-based breakpoints in debuggers |
JP2006163566A (ja) * | 2004-12-03 | 2006-06-22 | Seiko Epson Corp | 情報処理装置 |
JP4382833B2 (ja) * | 2007-04-23 | 2009-12-16 | 日本テキサス・インスツルメンツ株式会社 | プロセッサ |
JP2009048474A (ja) * | 2007-08-21 | 2009-03-05 | Toshiba Corp | 半導体集積回路装置 |
-
2009
- 2009-09-11 JP JP2009210866A patent/JP5621232B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2011060129A (ja) | 2011-03-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5450336B2 (ja) | レジスタ状態の保存および復元 | |
JP4222370B2 (ja) | デバッグ支援装置及びデバッグ処理方法をコンピュータに実行させるためのプログラム | |
KR102571928B1 (ko) | 프로그래머블 명령 버퍼링 | |
JP4703718B2 (ja) | 選択的サブルーチンリターン構造 | |
JP6367490B2 (ja) | プロセッサトランザクショナルメモリサポートを用いるメモリアクセス保護 | |
CN101395585A (zh) | 用于基于微控制器的快闪存储器数字控制器的固件可扩展命令 | |
JP5155655B2 (ja) | マイクロプロセッサ出力ポート、及び、そこから提供された命令の制御 | |
JP3088129B2 (ja) | マイクロプロセッサ | |
JP5621232B2 (ja) | アウトオブオーダー実行プロセッサ | |
US9886396B2 (en) | Scalable event handling in multi-threaded processor cores | |
JP2006221606A (ja) | データプロセッサ | |
JP7481328B2 (ja) | トランザクショナル・メモリのための装置及びデータ処理方法 | |
JP2008269390A (ja) | プロセッサ | |
JPH06295243A (ja) | データ処理装置 | |
JP2008262557A (ja) | 制御装置のタスク管理装置、及び、制御装置のタスク管理方法 | |
JP2004127154A (ja) | 情報処理装置及び命令エミュレーション装置及び命令エミュレーション処理実行方法 | |
JPH07244588A (ja) | データ処理装置 | |
JP3977694B2 (ja) | リセット装置 | |
JP6399772B2 (ja) | マイクロプロセッサ及び装置 | |
JP5211511B2 (ja) | 処理実行装置、処理実行方法及びプログラム | |
JP2010044699A (ja) | 情報処理装置 | |
JP2017102887A (ja) | 情報処理装置、起動方法および起動プログラム | |
JPH08161185A (ja) | 仮想計算機システムのゲスト実行制御方式 | |
JP6477248B2 (ja) | 演算処理装置及び演算処理装置の処理方法 | |
JP2001005689A (ja) | トレース採取回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120803 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130930 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131010 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131209 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20140409 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140611 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20140618 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140826 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140908 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5621232 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |