JP5621232B2 - アウトオブオーダー実行プロセッサ - Google Patents

アウトオブオーダー実行プロセッサ Download PDF

Info

Publication number
JP5621232B2
JP5621232B2 JP2009210866A JP2009210866A JP5621232B2 JP 5621232 B2 JP5621232 B2 JP 5621232B2 JP 2009210866 A JP2009210866 A JP 2009210866A JP 2009210866 A JP2009210866 A JP 2009210866A JP 5621232 B2 JP5621232 B2 JP 5621232B2
Authority
JP
Japan
Prior art keywords
instruction
execution
stop
resumption
report
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2009210866A
Other languages
English (en)
Other versions
JP2011060129A (ja
Inventor
康雄 石井
康雄 石井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2009210866A priority Critical patent/JP5621232B2/ja
Publication of JP2011060129A publication Critical patent/JP2011060129A/ja
Application granted granted Critical
Publication of JP5621232B2 publication Critical patent/JP5621232B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/28Error detection; Error correction; Monitoring by checking the correct order of processing
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38Concurrent instruction execution, e.g. pipeline or look ahead

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • Advance Control (AREA)
  • Debugging And Monitoring (AREA)
  • Quality & Reliability (AREA)

Description

本発明は、インオーダー(In−Order)に比べて高速に動作するアウトオブオーダー(Out−of−Order)実行プロセッサに関する。
プログラムに記述された順に命令を実行する場合、その方式はインオーダーとアウトオブオーダーとに分けられる。プログラムに記述された命令が第1命令、第2命令、第3命令、…の順である場合を想定する。
インオーダーの場合、プログラムに記述された命令が順に実行される。インオーダーでは、例えば、第1命令、第2命令、第3命令、…の順に実行される。
アウトオブオーダーの場合、実行時間の短縮のために、プログラムに記述された命令の順序が変更されて実行される。アウトオブオーダーでは、例えば、第2命令と第3命令の順番が入れ替わり、第1命令、第3命令、第2命令、…の順に実行され、第3命令が実行されている間に、メモリアクセスが行われるものとする。ここで、第3命令は、割り込みにより、第2命令の結果に依存しないものとする。この場合、正確な割り込みを実現しない。
しかし、従来のアウトオブオーダー実行プロセッサにおいて、次のような課題がある。
第1の課題として、実行される命令の順序が変更されるため、特定命令の実行の中断が困難なことである。即ち、命令単位で実行中断可能な状態を作り出すことは困難であった。
第2の課題として、正確な実行の停止のサポートには大きいコストが必要で、かつ、ソフトウェア制御が必要であるため、特定命令を実行するタイミングでのメモリ状態のダンプができないことである。例えば、メモリダンプをとるとプログラムの実行を最初から再度実行する必要があり、長時間ジョブの解析の妨げとなっていた。
第3の課題として、近年の並列実行をサポートするプロセッサでの実行再開は、複数のコアをサイクル単位で同期させる必要があり、これができないことである。
命令の処理に関連する技術を紹介する。
特許文献1には、プロセッサが記載されている。プロセッサは、命令のデコード情報と実行結果を蓄えるリオーダバッファと、1個以上の演算器を持つアウトオブオーダー実行プロセッサである。このプロセッサは、先行する命令が実行を完了しないと実行不可能な同期命令を検出する同期命令検出デコーダと、リオーダバッファにおいて同期命令検出デコーダの検出結果を記憶する同期フラグと、リオーダバッファの同期フラグが立っている命令の先行命令が全て実行完了したことを検出する同期完了検出回路と、同期完了検出回路の結果によって、リオーダバッファの同期フラグが立っている命令を演算器に投入させる同期命令発行回路を備え、同期命令の実行結果に依存しない後続命令は自らも同期命令でない限りアウトオブオーダー実行することを特徴としている。
特許文献2には、計算機システムが記載されている。計算機システムは、計算機システムに障害が発生した際に、主記憶部内の内容をメモリダンプとして外部記憶部に保存するものである。この計算機システムは、計算機システム内の状態を監視し、計算機システムが障害を起こしたと判断した場合に、メモリダンプ採取を行うための指示を行う状態監視部と、状態監視部からの指示に基づいて主記憶部の内容を外部記憶部に保存するメモリダンプ採取部と、状態監視部からの指示に基づき、計算機システムのリブートを行う起動初期化プログラム部と、メモリダンプ採取部にメモリダンプ採取を行わせるリセット手段とを備えたことを特徴としている。
特許文献3には、情報処理装置が記載されている。情報処理装置は、ソフトウェア命令の先取りを行ってこの先取り命令をその実行まで保持する複数ステージからなるプログラムバッファを有し、主記憶装置に対する要求アドレスとソフトウェア命令の実行停止予定アドレスとを比較して両アドレスが一致したときにソフトウェア命令の実行停止をなすようにしたものである。この情報処理装置は、両アドレスの比較結果をプログラムバッファ内の各ステージのソフトウェア命令に対応して保持する比較結果保持手段と、プログラムバッファ内の実行しようとするソフトウェア命令が格納されているステージに対応する比較結果保持手段の内容が一致したときに、引続くソフトウェア命令の実行を抑止制御する制御手段とを含むことを特徴としている。
特許文献4には、情報処理装置が記載されている。情報処理装置は、先行制御方式を採用するものである。この情報処理装置は、一つ又は複数の特定条件を設定する第1の手段と、命令列実行中に前記第1の手段で設定した特定の条件を検出する第2の手段と、前記第2の手段により特定の条件を検出したときに、前記命令列の実行を一次中断してある一命令を実行した後、前記命令列の実行を再開する第3の手段とを具備したことを特徴としている。
特開2001−51846号公報(請求項1) 特開2007−94537号公報(請求項1) 特開平1−240941号公報(請求項1) 特開平5−143378号公報(請求項1)
本発明の課題は、特定命令に対して正確な実行中断・再開を行うアウトオブオーダー実行プロセッサを提供することにある。
本発明のアウトオブオーダー実行プロセッサは、命令発行制御部と、命令アドレスチェック部と、命令デコーダと、実行再開フィルタ部とを具備している。命令発行制御部は、プログラムに記述された順に命令を発行する。命令アドレスチェック部は、プログラムに順に記述された命令のうちの特定命令のアドレスを保持し、命令発行制御部に発行された命令のアドレスが特定命令のアドレスに一致する場合、ストップ命令検出指示を出力する。命令デコーダは、命令発行制御部に発行された命令を順にデコードし、ストップ命令検出指示を受け取った場合、特定命令のデコードを中断し、ストップ命令検出報告を出力する。命令発行制御部は、ストップ命令検出報告に応じて、命令の発行を中断する。実行再開フィルタ部は、ストップ命令検出報告に応じて、命令の実行が中断している旨をユーザに通知するための命令実行停止報告を出力する。実行再開フィルタ部は、時間同期タイマを有し、ユーザによる実行再開指示を受け取ってから、時間同期タイマが特定の時間に到達したとき、ユーザによる実行再開指示を命令実行再開指示として命令発行制御部に出力する。命令発行制御部は、命令実行再開指示に応じて、中断した命令の発行を再開する。
以上により、本発明のアウトオブオーダー実行プロセッサによれば、上述の構成・動作により、特定命令に対して正確な実行中断・再開を行うことができる。
図1は、本発明の実施形態によるアウトオブオーダー実行プロセッサの構成を示している。
以下に添付図面を参照して、本発明の実施形態によるアウトオブオーダー実行プロセッサについて詳細に説明する。
[構成]
図1は、本発明の実施形態によるアウトオブオーダー実行プロセッサの構成を示している。
本発明の実施形態によるアウトオブオーダー実行プロセッサは、命令発行制御部101、命令アドレスレジスタ部102、命令キャッシュ部103、命令アドレスチェック部104、命令デコーダ105、命令実行部106、システムコントロール部107、実行再開フィルタ部108、診断部109を具備している。
本発明の実施形態によるアウトオブオーダー実行プロセッサは、コンピュータに適用され、そのコンピュータは、図示しないCPU(Central Processing Unit)と、図示しない記録媒体である記憶部とを具備している。記憶部には、コンピュータに実行させるためのコンピュータプログラムが記憶されている。CPUは、起動時などに記憶部からコンピュータプログラムを読み取って実行する。コンピュータプログラムは、上記の命令発行制御部101、命令アドレスレジスタ部102、命令キャッシュ部103、命令アドレスチェック部104、命令デコーダ105、命令実行部106、システムコントロール部107、実行再開フィルタ部108、診断部109を含んでいる。これらの動作については後述する。
上述のコンピュータは、例えば、ベクトル型スーパーコンピュータであるものとする。この場合、本発明の実施形態によるアウトオブオーダー実行プロセッサは、ベクトル型スーパーコンピュータのスカラプロセッサ部分に利用される。
[動作]
次に、本発明の実施形態によるアウトオブオーダー実行プロセッサの動作を説明する。
命令発行制御部101は、プログラムに記述された順に命令を発行する。
命令アドレスレジスタ部102は、命令発行制御部101に発行された命令のアドレスを保持する。
命令キャッシュ部103は、命令アドレスレジスタ部102に保持されたアドレスが表す命令を保持する。即ち、命令発行制御部101に発行された命令を保持する。
命令アドレスチェック部104は、プログラムに順に記述された命令のうちの特定命令のアドレスを保持している。命令アドレスチェック部104は、命令アドレスレジスタ部102に保持されたアドレスが特定命令のアドレスと一致する場合、ストップ命令検出指示Aを命令デコーダ105に出力する。
命令デコーダ105は、命令キャッシュ部103に保持された命令を順にデコードする。命令デコーダ105は、ストップ命令検出指示Aを受け取った場合、命令キャッシュ部103に保持された特定命令のデコードを中断し、ストップ命令検出報告Bを実行再開フィルタ部108と命令発行制御部101とに出力し、命令実行再開要求B’をシステムコントロール部107に出力する。このとき、実行再開フィルタ部108は、ストップ命令検出報告Bに応じて、実行中断を表す実行中断フラグ110を内部で保持する。また、命令発行制御部101は、ストップ命令検出報告Bに応じて、命令の発行を中断する。
命令実行部106は、命令デコーダ105にデコードされた命令を順に実行する。命令実行部106は、命令デコーダ105にデコードされた全ての命令を実行したとき、仕掛命令実行完了報告Cをシステムコントロール部107に出力する。
システムコントロール部107は、実行される命令を監視する。システムコントロール部107は、命令実行部106から仕掛命令実行完了報告Cを受け取ったとき、命令デコーダ105からの命令実行再開要求B’を命令実行再開要求Dとして実行再開フィルタ部108に出力する。
実行再開フィルタ部108は、中断状態フラグ110を保持している場合、命令実行再開要求Dに応じて、命令の実行が中断している旨をユーザに通知するための命令実行停止報告を診断部109に出力する。
診断部109は、命令実行停止報告に応じて、命令の実行が中断している旨をユーザに通知する。
この際にメモリダンプの取得や、メモリへのデータの書き込み(チェックポイントイメージの展開)などが実施できる。
実行再開はユーザによる診断部109への実行再開指示で実現される。診断部109は、上記の通知に対して、ユーザによる実行再開指示を受け付ける。診断部109は、ユーザにより実行再開指示が行われた場合、その実行再開指示を実行再開フィルタ108に出力する。
実行再開フィルタ部108は、ユーザによる実行再開指示を受け取ってから、時間同期タイマ111によりカウントを開始する。カウントの結果、時間同期タイマ111が特定の時間に到達したとき、即ち、特定の時間が経過したとき、内部で保持している実行中断フラグ110を消去した上で、ユーザによる実行再開指示を命令実行再開指示Eとして命令発行制御部101に出力する。
この際に、実行再開フィルタ部108内の時間同期タイマ111を利用して複数のプロセッサコアが時間同期して実行再開することができる。
命令発行制御部101は、命令実行再開指示Eに応じて、中断した命令の発行を再開する。
なお、時間同期タイマ111による時間同期は、Network Timing Protocolなどで利用されるネットワーク遅延を考慮した時間同期を採用することで容易に実現可能である。通常のソフトウェア実装の場合にはマイクロ秒単位での時間同期が限界だが、ハードウェアで厳密にタイミングを計測することで数百ピコ秒単位の時間同期が実現できる。
[効果]
以上の説明により、本発明の実施形態によるアウトオブオーダー実行プロセッサによれば、第1の効果として、上述の構成・動作により、特定命令に対して正確な実行中断・再開を実現することができる。
また、本発明の実施形態によるアウトオブオーダー実行プロセッサによれば、第2の効果として、実行中断の実現でソフトウェア割り込みを利用していないので、実行中断時の正確なメモリダンプの採取ができることである。
また、本発明の実施形態によるアウトオブオーダー実行プロセッサによれば、第3の効果として、数百ピコ秒単位の同期状態からの実行再開を実現しているので、同一のチェックポイントのメモリダンプから実行状態の再現を実現できることである。
101 命令発行制御部、
102 命令アドレスレジスタ部、
103 命令キャッシュ部、
104 命令アドレスチェック部、
105 命令デコーダ、
106 命令実行部、
107 システムコントロール部、
108 実行再開フィルタ部、
109 診断部、
110 実行中断フラグ、
111 時間同期タイマ、
A ストップ命令検出指示、
B ストップ命令検出報告、
B’ 命令実行再開要求、
C 仕掛命令実行完了報告、
D 命令実行再開要求、
E 命令実行再開指示

Claims (13)

  1. プログラムに記述された順に命令を発行する命令発行制御部と、
    前記プログラムに順に記述された命令のうちの特定命令のアドレスを保持し、前記命令発行制御部に発行された命令のアドレスが前記特定命令のアドレスに一致する場合、ストップ命令検出指示を出力する命令アドレスチェック部と、
    前記命令発行制御部に発行され、命令キャッシュ部に保持された命令を順にデコードし、前記命令アドレスチェック部から出力された前記ストップ命令検出指示を受け取った場合、前記特定命令のデコードを中断し、ストップ命令検出報告を出力する命令デコーダと、
    時間同期タイマを有する実行再開フィルタ部と
    を具備し、
    前記命令発行制御部は、前記ストップ命令検出報告に応じて、命令の発行を中断し、
    前記実行再開フィルタ部は、
    前記ストップ命令検出報告に応じて、命令の実行が中断している旨をユーザに通知するための命令実行停止報告を出力し、
    ユーザによる実行再開指示を受け取ってから、前記時間同期タイマが特定の時間に到達したとき、前記ユーザによる実行再開指示を命令実行再開指示として前記命令発行制御部に出力し、
    前記命令発行制御部は、前記命令実行再開指示に応じて、中断した命令の発行を再開するアウトオブオーダー実行プロセッサ。
  2. 前記命令デコーダにデコードされた命令を順に実行し、前記命令デコーダにデコードされた全ての命令を実行したとき、仕掛命令実行完了報告を出力する命令実行部と、
    前記仕掛命令実行完了報告を受け取ったとき、命令実行再開要求を出力するシステムコントロール部と
    を更に具備し、
    前記実行再開フィルタ部は、前記ストップ命令検出報告に応じて、実行中断を表す実行中断フラグを保持し、前記実行中断フラグを保持している場合、前記命令実行再開要求に応じて、前記命令実行停止報告を出力する
    請求項1に記載のアウトオブオーダー実行プロセッサ。
  3. 前記命令デコーダは、前記ストップ命令検出指示を受け取った場合、前記特定命令のデコードを中断し、前記ストップ命令検出報告と命令実行再開要求とを出力し、
    前記システムコントロール部は、前記仕掛命令実行完了報告を受け取ったとき、前記命令デコーダからの命令実行再開要求を前記命令実行再開要求として出力する
    請求項2に記載のアウトオブオーダー実行プロセッサ。
  4. 前記実行再開フィルタ部は、前記ユーザによる命令実行再開指示を受け取ってから、前記時間同期タイマが特定の時間に到達したとき、内部で保持している前記実行中断フラグを消去した上で、前記ユーザによる命令実行再開指示を前記命令実行再開指示として前記命令発行制御部に出力する
    請求項2又は3に記載のアウトオブオーダー実行プロセッサ。
  5. 前記命令実行停止報告に応じて、命令の実行が中断している旨をユーザに通知し、その通知に対してユーザによる命令実行再開指示を受け付ける診断部
    を更に具備する請求項1〜4のいずれかに記載のアウトオブオーダー実行プロセッサ。
  6. 前記命令発行制御部に発行された命令のアドレスを保持する命令アドレスレジスタ部を更に具備し、
    前記命令アドレスチェック部は、前記命令アドレスレジスタ部に保持された命令のアドレスが前記特定命令のアドレスに一致する場合、前記ストップ命令検出指示を出力する
    請求項1〜5のいずれかに記載のアウトオブオーダー実行プロセッサ。
  7. 命令デコーダを有するプロセッサを用いる方法であって、
    (S1) プログラムに記述された順に命令を発行するステップと、
    (S2) 前記(S1)のステップに発行された命令のアドレスが、前記プログラムに順に記述された命令のうちの特定命令のアドレスに一致する場合、ストップ命令検出指示を出力するステップと、
    (S3) 前記(S1)のステップに発行され、命令キャッシュ部に保持された命令を順にデコードするステップと、
    (S4) 前記ストップ命令検出指示を受け取った場合、前記特定命令のデコードを中断し、ストップ命令検出報告を出力するステップと、
    (S5) 前記ストップ命令検出報告に応じて、命令の発行を中断するステップと、
    (S6) 前記ストップ命令検出報告に応じて、命令の実行が中断している旨をユーザに通知するための命令実行停止報告を出力するステップと、
    (S7) ユーザによる実行再開指示を受け取ってから、特定の時間に到達したとき、前記ユーザによる実行再開指示を命令実行再開指示として出力するステップと、
    (S8) 前記命令実行再開指示に応じて、中断した命令の発行を再開するステップと
    を具備するアウトオブオーダー実行方法。
  8. (S9) 前記(S3)のステップによりデコードされた命令を順に実行するステップと、
    (S10) 前記(S3)のステップによりデコードされた全ての命令を実行したとき、仕掛命令実行完了報告を出力するステップと、
    (S11) 前記仕掛命令実行完了報告を受け取ったとき、命令実行再開要求を出力するステップと
    を更に具備し、
    前記(S6)のステップは、前記ストップ命令検出報告に応じて、実行中断を表す実行中断フラグを保持し、前記実行中断フラグを保持している場合、前記命令実行再開要求に応じて、前記命令実行停止報告を出力する
    請求項7に記載のアウトオブオーダー実行方法。
  9. 前記(S4)のステップは、前記ストップ命令検出指示を受け取った場合、前記特定命令のデコードを中断し、前記ストップ命令検出報告と命令実行再開要求とを出力し、
    前記(S11)のステップは、前記仕掛命令実行完了報告を受け取ったとき、前記命令デコーダからの命令実行再開要求を前記命令実行再開要求として出力する
    請求項8に記載のアウトオブオーダー実行方法。
  10. 前記(S7)のステップは、前記ユーザによる命令実行再開指示を受け取ってから、時間同期タイマが特定の時間に到達したとき、内部で保持している前記実行中断フラグを消去した上で、前記ユーザによる命令実行再開指示を前記命令実行再開指示として出力する
    請求項8又は9に記載のアウトオブオーダー実行方法。
  11. (S12) 前記命令実行停止報告に応じて、命令の実行が中断している旨をユーザに通知し、その通知に対してユーザによる命令実行再開指示を受け付けるステップ
    を更に具備する
    請求項7〜10のいずれかに記載のアウトオブオーダー実行方法。
  12. (S13) 前記(S1)のステップに発行された命令のアドレスを保持するステップ
    を更に具備し、
    前記(S2)のステップは、前記(S13)のステップに保持された命令のアドレスが前記特定命令のアドレスに一致する場合、前記ストップ命令検出指示を出力する
    請求項7〜11のいずれかに記載のアウトオブオーダー実行方法。
  13. 請求項7〜12のいずれかに記載のアウトオブオーダー実行方法の各ステップをコンピュータに実行させるコンピュータプログラム。
JP2009210866A 2009-09-11 2009-09-11 アウトオブオーダー実行プロセッサ Active JP5621232B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009210866A JP5621232B2 (ja) 2009-09-11 2009-09-11 アウトオブオーダー実行プロセッサ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009210866A JP5621232B2 (ja) 2009-09-11 2009-09-11 アウトオブオーダー実行プロセッサ

Publications (2)

Publication Number Publication Date
JP2011060129A JP2011060129A (ja) 2011-03-24
JP5621232B2 true JP5621232B2 (ja) 2014-11-12

Family

ID=43947665

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009210866A Active JP5621232B2 (ja) 2009-09-11 2009-09-11 アウトオブオーダー実行プロセッサ

Country Status (1)

Country Link
JP (1) JP5621232B2 (ja)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01205349A (ja) * 1988-02-12 1989-08-17 Nec Corp 時間待ち可能型デバグ方式
JP2002163126A (ja) * 2000-11-28 2002-06-07 Nec Microsystems Ltd デバッグ用cpuに内蔵のイベント検出回路、イベント検出方法および外部周辺回路
US20040040013A1 (en) * 2002-08-26 2004-02-26 Mohit Kalra Time-based breakpoints in debuggers
JP2006163566A (ja) * 2004-12-03 2006-06-22 Seiko Epson Corp 情報処理装置
JP4382833B2 (ja) * 2007-04-23 2009-12-16 日本テキサス・インスツルメンツ株式会社 プロセッサ
JP2009048474A (ja) * 2007-08-21 2009-03-05 Toshiba Corp 半導体集積回路装置

Also Published As

Publication number Publication date
JP2011060129A (ja) 2011-03-24

Similar Documents

Publication Publication Date Title
JP5450336B2 (ja) レジスタ状態の保存および復元
JP4222370B2 (ja) デバッグ支援装置及びデバッグ処理方法をコンピュータに実行させるためのプログラム
KR102571928B1 (ko) 프로그래머블 명령 버퍼링
JP4703718B2 (ja) 選択的サブルーチンリターン構造
JP6367490B2 (ja) プロセッサトランザクショナルメモリサポートを用いるメモリアクセス保護
CN101395585A (zh) 用于基于微控制器的快闪存储器数字控制器的固件可扩展命令
JP5155655B2 (ja) マイクロプロセッサ出力ポート、及び、そこから提供された命令の制御
JP3088129B2 (ja) マイクロプロセッサ
JP5621232B2 (ja) アウトオブオーダー実行プロセッサ
US9886396B2 (en) Scalable event handling in multi-threaded processor cores
JP2006221606A (ja) データプロセッサ
JP7481328B2 (ja) トランザクショナル・メモリのための装置及びデータ処理方法
JP2008269390A (ja) プロセッサ
JPH06295243A (ja) データ処理装置
JP2008262557A (ja) 制御装置のタスク管理装置、及び、制御装置のタスク管理方法
JP2004127154A (ja) 情報処理装置及び命令エミュレーション装置及び命令エミュレーション処理実行方法
JPH07244588A (ja) データ処理装置
JP3977694B2 (ja) リセット装置
JP6399772B2 (ja) マイクロプロセッサ及び装置
JP5211511B2 (ja) 処理実行装置、処理実行方法及びプログラム
JP2010044699A (ja) 情報処理装置
JP2017102887A (ja) 情報処理装置、起動方法および起動プログラム
JPH08161185A (ja) 仮想計算機システムのゲスト実行制御方式
JP6477248B2 (ja) 演算処理装置及び演算処理装置の処理方法
JP2001005689A (ja) トレース採取回路

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120803

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130930

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131010

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131209

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140409

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140611

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20140618

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140826

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140908

R150 Certificate of patent or registration of utility model

Ref document number: 5621232

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150