JP5617962B2 - Display device and electronic device - Google Patents
Display device and electronic device Download PDFInfo
- Publication number
- JP5617962B2 JP5617962B2 JP2013124479A JP2013124479A JP5617962B2 JP 5617962 B2 JP5617962 B2 JP 5617962B2 JP 2013124479 A JP2013124479 A JP 2013124479A JP 2013124479 A JP2013124479 A JP 2013124479A JP 5617962 B2 JP5617962 B2 JP 5617962B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- potential
- drive transistor
- signal
- drive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000003990 capacitor Substances 0.000 claims description 58
- 238000005070 sampling Methods 0.000 claims description 51
- 239000008186 active pharmaceutical agent Substances 0.000 description 13
- 238000010586 diagram Methods 0.000 description 13
- 239000010409 thin film Substances 0.000 description 10
- 239000011159 matrix material Substances 0.000 description 9
- 238000000034 method Methods 0.000 description 8
- 239000004973 liquid crystal related substance Substances 0.000 description 6
- 239000000758 substrate Substances 0.000 description 6
- 101150010989 VCATH gene Proteins 0.000 description 5
- 230000002441 reversible effect Effects 0.000 description 4
- 239000010408 film Substances 0.000 description 3
- 238000002360 preparation method Methods 0.000 description 3
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 230000007774 longterm Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 239000003086 colorant Substances 0.000 description 1
- 238000005401 electroluminescence Methods 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000002035 prolonged effect Effects 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
- H05B33/00—Electroluminescent light sources
- H05B33/12—Light sources with substantially two-dimensional radiating surfaces
- H05B33/14—Light sources with substantially two-dimensional radiating surfaces characterised by the chemical or physical composition or the arrangement of the electroluminescent material, or by the simultaneous addition of the electroluminescent material in or onto the light source
Landscapes
- Engineering & Computer Science (AREA)
- Control Of El Displays (AREA)
- Electroluminescent Light Sources (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
Description
本発明は発光素子を画素に用いたアクティブマトリクス型の表示装置及びその駆動方法に関する。またこの種の表示装置を備えた電子機器に関する。 The present invention relates to an active matrix display device using a light emitting element for a pixel and a driving method thereof. The present invention also relates to an electronic device provided with this type of display device.
表示装置、例えば液晶ディスプレイなどでは、多数の液晶画素をマトリクス状に並べ、表示すべき画像情報に応じて画素毎に入射光の透過強度又は反射強度を制御することによって画像を表示する。これは、有機EL素子を画素に用いた有機ELディスプレイなどにおいても同様であるが、液晶画素と異なり有機EL素子は自発光素子である。その為、有機ELディスプレイは液晶ディスプレイに比べて画像の視認性が高く、バックライトが不要であり、応答速度が高いなどの利点を有する。又、各発光素子の輝度レベル(階調)はそれに流れる電流値によって制御可能であり、いわゆる電流制御型であるという点で液晶ディスプレイなどの電圧制御型とは大きく異なる。 In a display device such as a liquid crystal display, an image is displayed by arranging a large number of liquid crystal pixels in a matrix and controlling the transmission intensity or reflection intensity of incident light for each pixel according to image information to be displayed. This also applies to an organic EL display using an organic EL element as a pixel, but unlike a liquid crystal pixel, the organic EL element is a self-luminous element. Therefore, the organic EL display has advantages such as higher image visibility than the liquid crystal display, no backlight, and high response speed. Further, the luminance level (gradation) of each light emitting element can be controlled by the value of the current flowing therethrough, and is greatly different from a voltage control type such as a liquid crystal display in that it is a so-called current control type.
有機ELディスプレイにおいては、液晶ディスプレイと同様、その駆動方式として単純マトリクス方式とアクティブマトリクス方式とがある。前者は構造が単純であるものの、大型且つ高精細のディスプレイの実現が難しいなどの問題がある為、現在はアクティブマトリクス方式の開発が盛んに行なわれている。この方式は、各画素回路内部の発光素子に流れる電流を、画素回路内部に設けた能動素子(一般には薄膜トランジスタ、TFT)によって制御するものであり、以下の特許文献に記載がある。 In the organic EL display, similarly to the liquid crystal display, there are a simple matrix method and an active matrix method as driving methods. Although the former has a simple structure, there is a problem that it is difficult to realize a large-sized and high-definition display. Therefore, the active matrix method is actively developed at present. In this method, a current flowing through a light emitting element in each pixel circuit is controlled by an active element (generally a thin film transistor or TFT) provided in the pixel circuit, and is described in the following patent documents.
従来の画素回路は、制御信号を供給する行状の走査線と映像信号を供給する列状の信号線とが交差する部分に配され、少なくともサンプリングトランジスタと保持容量とドライブトランジスタと発光素子とを含む。サンプリングトランジスタは、走査線から供給される制御信号に応じ導通して信号線から供給された映像信号をサンプリングする。保持容量は、サンプリングされた映像信号の信号電位に応じた入力電圧を保持する。ドライブトランジスタは、保持容量に保持された入力電圧に応じて所定の発光期間に出力電流を駆動電流として供給する。尚一般に、出力電流はドライブトランジスタのチャネル領域のキャリア移動度及び閾電圧に対して依存性を有する。発光素子は、ドライブトランジスタから供給された出力電流により映像信号に応じた輝度で発光する。 A conventional pixel circuit is arranged at a portion where a row scanning line supplying a control signal and a column signal line supplying a video signal intersect, and includes at least a sampling transistor, a storage capacitor, a drive transistor, and a light emitting element. . The sampling transistor conducts in response to the control signal supplied from the scanning line and samples the video signal supplied from the signal line. The holding capacitor holds an input voltage corresponding to the signal potential of the sampled video signal. The drive transistor supplies an output current as a drive current during a predetermined light emission period according to the input voltage held in the holding capacitor. In general, the output current depends on the carrier mobility and threshold voltage of the channel region of the drive transistor. The light emitting element emits light with luminance according to the video signal by the output current supplied from the drive transistor.
ドライブトランジスタは、保持容量に保持された入力電圧をゲートに受けてソース/ドレイン間に出力電流を流し、発光素子に通電する。一般に発光素子の発光輝度は通電量に比例している。更にドライブトランジスタの出力電流供給量はゲート電圧すなわち保持容量に書き込まれた入力電圧によって制御される。従来の画素回路は、ドライブトランジスタのゲートに印加される入力電圧を入力映像信号に応じて変化させることで、発光素子に供給する電流量を制御している。 The drive transistor receives an input voltage held in the holding capacitor at the gate, causes an output current to flow between the source and the drain, and energizes the light emitting element. In general, the light emission luminance of a light emitting element is proportional to the amount of current applied. Further, the output current supply amount of the drive transistor is controlled by the gate voltage, that is, the input voltage written in the storage capacitor. The conventional pixel circuit controls the amount of current supplied to the light emitting element by changing the input voltage applied to the gate of the drive transistor in accordance with the input video signal.
ここでドライブトランジスタの動作特性は以下の式1で表わされる。
Ids=(1/2)μ(W/L)Cox(Vgs−Vth)2・・・式1
このトランジスタ特性式1において、Idsはソース/ドレイン間に流れるドレイン電流を表わしており、画素回路では発光素子に供給される出力電流である。Vgsはソースを基準としてゲートに印加されるゲート電圧を表わしており、画素回路では上述した入力電圧である。Vthはトランジスタの閾電圧である。又μはトランジスタのチャネルを構成する半導体薄膜の移動度を表わしている。その他Wはチャネル幅を表わし、Lはチャネル長を表わし、Coxはゲート容量を表わしている。このトランジスタ特性式1から明らかな様に、薄膜トランジスタは飽和領域で動作する時、ゲート電圧Vgsが閾電圧Vthを超えて大きくなると、オン状態となってドレイン電流Idsが流れる。原理的に見ると上記のトランジスタ特性式1が示す様に、ゲート電圧Vgsが一定であれば常に同じ量のドレイン電流Idsが発光素子に供給される。従って、画面を構成する各画素に全て同一のレベルの映像信号を供給すれば、全画素が同一輝度で発光し、画面の一様性(ユニフォーミティ)が得られるはずである。
Here, the operating characteristic of the drive transistor is expressed by the following
Ids = (1/2) μ (W / L) Cox (Vgs−Vth) 2
In the
しかしながら実際には、ポリシリコンなどの半導体薄膜で構成された薄膜トランジスタ(TFT)は、個々のデバイス特性にばらつきがある。特に、閾電圧Vthは一定ではなく、各画素毎にばらつきがある。前述のトランジスタ特性式1から明らかな様に、各ドライブトランジスタの閾電圧Vthがばらつくと、ゲート電圧Vgsが一定であっても、ドレイン電流Idsにばらつきが生じ、画素毎に輝度がばらついてしまう為、画面のユニフォーミティを損なう。従来からドライブトランジスタの閾電圧のばらつきをキャンセルする機能を組み込んだ画素回路が開発されており、例えば前記の特許文献3に開示がある。
However, in reality, thin film transistors (TFTs) composed of semiconductor thin films such as polysilicon have variations in individual device characteristics. In particular, the threshold voltage Vth is not constant and varies from pixel to pixel. As apparent from the
しかしながら、発光素子に対する出力電流のばらつき要因は、ドライブトランジスタの閾電圧Vthだけではない。上記のトランジスタ特性式1から明らかなように、ドライブトランジスタの移動度μがばらついた場合にも、出力電流Idsが変動する。この結果、画面のユニフォーミティが損なわれる。従来からドライブトランジスタの移動度のばらつきを補正する機能を組み込んだ画素回路が開発されており、例えば前記の特許文献6に開示がある。
However, the variation factor of the output current with respect to the light emitting element is not only the threshold voltage Vth of the drive transistor. As is apparent from the
従来の画素回路は、上述した閾電圧補正機能や移動度補正機能を実装するため、ドライブトランジスタ以外のトランジスタを画素回路内に形成する必要がある。画素の高精細化を図るためには、画素回路を構成するトランジスタの素子数は可能な限り少ない方が良い。例えばトランジスタ素子数をドライブトランジスタと映像信号をサンプリングするサンプリングトランジスタの2個に限定した場合、上述した閾電圧補正機能や移動度補正機能を実現するため、画素に供給する電源電圧をパルス化する必要がある。 Since the conventional pixel circuit implements the above-described threshold voltage correction function and mobility correction function, it is necessary to form a transistor other than the drive transistor in the pixel circuit. In order to achieve high definition of pixels, it is preferable that the number of transistors included in the pixel circuit is as small as possible. For example, when the number of transistor elements is limited to two, that is, a drive transistor and a sampling transistor that samples a video signal, it is necessary to pulse the power supply voltage supplied to the pixel in order to realize the above-described threshold voltage correction function and mobility correction function. There is.
この場合各画素に順次パルス化した電源電圧(電源パルス)を印加するため、電源スキャナが必要である。電源スキャナは各画素に安定して駆動電流を供給するため、その出力バッファのサイズを大きく取る必要がある。このため電源スキャナは大面積のものが必要となり、画素アレイ部と共にパネル上に一体形成した場合、電源スキャナのレイアウト面積が大きくなってしまい、表示装置の有効画面サイズを限定してしまうという課題がある。また電源スキャナは線順次走査の大部分の時間で各画素に駆動電流を供給し続けるため、その出力バッファのトランジスタ特性劣化が激しく、長時間使用の信頼性が得られないという課題を抱えている。 In this case, a power supply scanner is required to apply a pulsed power supply voltage (power supply pulse) to each pixel. Since the power supply scanner stably supplies a drive current to each pixel, it is necessary to increase the size of its output buffer. For this reason, the power scanner needs to have a large area, and when it is formed integrally on the panel together with the pixel array part, the layout area of the power scanner becomes large and the effective screen size of the display device is limited. is there. In addition, since the power supply scanner continues to supply drive current to each pixel in most of the time of line sequential scanning, the transistor characteristics of the output buffer are severely degraded, and the reliability of long-term use cannot be obtained. .
上述した従来の技術の課題に鑑み、本発明は画素の閾電圧補正機能や移動度補正機能を維持しつつ、電源電圧の固定化が可能な表示装置を提供することを目的とする。かかる目的を達成するために以下の手段を講じた。即ち本発明にかかる表示装置は、画素アレイ部と駆動部とからなり、前記画素アレイ部は、行状の第1走査線及び第2走査線と、列状の信号線と、各第1走査線と各信号線とが交差する部分に配された行列状の画素とを備え、各画素は、Nチャネル型のドライブトランジスタと、サンプリングトランジスタと、スイッチングトランジスタと、保持容量と、発光素子とを備え、前記ドライブトランジスタは、ゲート、ソース及び電源ラインに接続したドレインを有し、前記保持容量は、該ドライブトランジスタのゲートとソースとの間に接続し、前記サンプリングトランジスタは、そのゲートが第1走査線に接続し、そのソース及びドレインが信号線とドライブトランジスタのゲートとの間に接続し、前記スイッチングトランジスタは、そのゲートが第2走査線に接続し、そのドレインが該ドライブトランジスタのソースに接続し、前記発光素子は、該スイッチングトランジスタのソースと接地ラインとの間に接続し、前記駆動部は、各第1走査線に順次制御信号を供給するライトスキャナと、各第2走査線に順次制御信号を供給するドライブスキャナと、各信号線に映像信号となる信号電位と所定の基準電位とを交互に供給する信号セレクタとを有し、前記ライトスキャナ及びドライブスキャナは、該信号線が基準電位の時第1走査線及び第2走査線に夫々制御信号を出力して画素を駆動し、以ってドライブトランジスタの閾電圧の補正動作を行い、前記ライトスキャナは、該信号線が信号電位の時第1走査線に制御信号を出力して画素を駆動し、以って信号電位を該保持容量に書き込む書込動作を行い、前記ドライブスキャナは、信号電位が該保持容量に書き込まれた後、第2走査線に制御信号を出力して画素に通電し、発光素子の発光動作を行うことを特徴とする。 In view of the above-described problems of the related art, an object of the present invention is to provide a display device that can fix a power supply voltage while maintaining a threshold voltage correction function and a mobility correction function of a pixel. In order to achieve this purpose, the following measures were taken. That is, a display device according to the present invention includes a pixel array unit and a drive unit, and the pixel array unit includes row-shaped first scanning lines and second scanning lines, column-shaped signal lines, and first scanning lines. And each of the signal lines are arranged in a matrix, and each pixel includes an N-channel drive transistor, a sampling transistor, a switching transistor, a storage capacitor, and a light emitting element. The drive transistor has a gate, a source, and a drain connected to a power supply line, the storage capacitor is connected between the gate and the source of the drive transistor, and the sampling transistor has a gate that performs a first scan. And the source and drain of the switching transistor are connected between the signal line and the gate of the drive transistor. Is connected to the second scanning line, its drain is connected to the source of the drive transistor, the light emitting element is connected between the source of the switching transistor and the ground line, and the driving unit is connected to each of the first scanning lines. A write scanner that sequentially supplies control signals to the scanning lines, a drive scanner that sequentially supplies control signals to the second scanning lines, and a signal potential that becomes a video signal and a predetermined reference potential are alternately supplied to the signal lines. A signal selector, and the write scanner and the drive scanner output a control signal to the first scanning line and the second scanning line, respectively, when the signal line is at a reference potential, thereby driving the pixels, thereby driving transistors When the signal line is at the signal potential, the write scanner outputs a control signal to the first scanning line to drive the pixel, thereby writing the signal potential to the storage capacitor. And the drive scanner outputs a control signal to the second scanning line and energizes the pixel to perform the light emitting operation of the light emitting element after the signal potential is written to the storage capacitor. And
好ましくは、前記ライトスキャナは、該信号線が信号電位の時第1走査線に制御信号を出力して該サンプリングトランジスタをオンして信号電位を該保持容量に書き込む一方、該スイッチングトランジスタはオフ状態にあって、該ドライブトランジスタのソースは該発光素子から電気的に切り離されている。又前記ドライブトランジスタのソースと固定電位との間に補助容量が接続されている。又該信号電位を該保持容量に書き込む時、該ドライブトランジスタのドレインからソースに向かって流れる電流を該保持容量に負帰還することで、該ドライブドランジスタの移動度に対する補正を該保持された信号電位にかける。又該ドライブトランジスタの閾電圧の補正動作を行う時、前記ライトスキャナが第1走査線に制御信号を出力して該サンプリングトランジスタをオンし信号線から基準電位をサンプリングして該ドライブトランジスタのゲートを該基準電位にリセットする一方、前記ドライブスキャナが第2走査線に制御信号を出力して該スイッチングトランジスタをオンし該ドライブトランジスタのソースの電位をリセットする。 Preferably, when the signal line is at the signal potential, the write scanner outputs a control signal to the first scanning line to turn on the sampling transistor and write the signal potential to the storage capacitor, while the switching transistor is in the off state. The source of the drive transistor is electrically disconnected from the light emitting element. An auxiliary capacitor is connected between the source of the drive transistor and a fixed potential. In addition, when the signal potential is written to the storage capacitor, the current flowing from the drain to the source of the drive transistor is negatively fed back to the storage capacitor, thereby correcting the mobility of the drive transistor in the stored signal. Apply potential. When the threshold voltage of the drive transistor is corrected, the write scanner outputs a control signal to the first scanning line to turn on the sampling transistor, sample the reference potential from the signal line, and set the gate of the drive transistor. While resetting to the reference potential, the drive scanner outputs a control signal to the second scanning line to turn on the switching transistor and reset the source potential of the drive transistor.
本発明によれば、画素はNチャネル型のドライブトランジスタと、サンプリングトランジスタと、スイッチングトランジスタと、保持容量と、発光素子とで構成されている。画素の基本的な構成要素であるドライブトランジスタとサンプリングトランジスタに加え、スイッチングトランジスタをドライブトランジスタと発光素子との間に挿入している。この様にスイッチングトランジスタを加えることで、画素に供給する電源電圧をパルス化する必要がなくなり、画素の電源電圧を固定化することが可能になった。これにより従来必要とされていた電源スキャナが不要になり、これに代わって通常のスキャナを用いることが出来るため、レイアウト面積の節約となり、パネル上で画面の占める割合を大きく確保することが出来る。また寿命の短い電源スキャナを必要とせず通常のスキャナで画素アレイ部を線順次走査できるため、表示装置の寿命が長くなる。但し、本発明はドライブトランジスタをNチャネル型とするものの、画素を構成するトランジスタを全てNチャネル型にする必要はなく、サンプリングトランジスタとスイッチングトランジスタについては、Nチャネル型又はPチャネル型のいずれかを用いることができる。 According to the present invention, the pixel includes an N-channel drive transistor, a sampling transistor, a switching transistor, a storage capacitor, and a light emitting element. In addition to the drive transistor and sampling transistor, which are basic components of the pixel, a switching transistor is inserted between the drive transistor and the light emitting element. By adding the switching transistor in this way, it is not necessary to pulse the power supply voltage supplied to the pixel, and the power supply voltage of the pixel can be fixed. This eliminates the need for a power supply scanner, which has been conventionally required, and a normal scanner can be used in place of the power scanner. Therefore, the layout area can be saved, and a large proportion of the screen can be secured on the panel. Further, since the pixel array portion can be scanned line-sequentially with a normal scanner without requiring a power supply scanner with a short lifetime, the lifetime of the display device is prolonged. However, in the present invention, although the drive transistor is an N-channel type, it is not necessary to make all the transistors constituting the pixel an N-channel type. For the sampling transistor and the switching transistor, either the N-channel type or the P-channel type is used. Can be used.
以下図面を参照して本発明の実施の形態を詳細に説明する。その前に本発明の理解を用意にし且つ背景を明らかにするため、先行開発にかかる表示装置を参考例として説明する。図1はこの参考例にかかる表示装置の全体構成を示すブロック図である。図示するように、本表示装置は、画素アレイ部1とこれを駆動する駆動部とからなる。画素アレイ部1は、行状の走査線WSと、列状の信号線(信号ライン)SLと、両者が交差する部分に配された行列状の画素2と、各画素2の各行に対応して配された給電線(電源ライン)VLとを備えている。なお本例は、各画素2にRGB三原色のいずれかが割り当てられており、カラー表示が可能である。但しこれに限られるものではなく、単色表示のデバイスも含む。駆動部は、各走査線WSに順次制御信号を供給して画素2を行単位で線順次走査するライトスキャナ4と、この線順次走査に合わせて各給電線VLに第1電位と第2電位で切換る電源電圧を供給する電源スキャナ6と、この線順次走査に合わせて列状の信号線SLに駆動信号となる信号電位と基準電位を供給する信号セレクタ(水平セレクタ)3とを備えている。
Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. Before that, in order to prepare an understanding of the present invention and clarify the background, a display device according to prior development will be described as a reference example. FIG. 1 is a block diagram showing the overall configuration of a display device according to this reference example. As shown in the figure, the display device includes a
図2は、図1に示した先行開発にかかる表示装置に含まれる画素2の具体的な構成及び結線関係を示す回路図である。図示するように、この画素2は有機ELデバイスなどで代表される発光素子ELと、サンプリングトランジスタTr1と、ドライブトランジスタTrdと、保持容量Csとを含む。サンプリングトランジスタTr1は、その制御端(ゲート)が対応する走査線WSに接続し、一対の電流端(ソース及びドレイン)の片方が対応する信号線SLに接続し、他方がドライブトランジスタTrdの制御端(ゲートG)に接続する。ドライブトランジスタTrdは、一対の電流端(ソースS及びドレイン)の一方が発光素子ELに接続し、他方が対応する給電線VLに接続している。本例では、ドライブトランジスタTrdがNチャネル型であり、そのドレインが給電線VLに接続する一方、ソースSが出力ノードとして発光素子ELのアノードに接続している。発光素子ELのカソードは所定のカソード電位Vcathに接続している。保持容量CsはドライブトランジスタTrdの片方の電流端であるソースSと制御端であるゲートGの間に接続している。
FIG. 2 is a circuit diagram showing a specific configuration and connection relationship of the
かかる構成において、サンプリングトランジスタTr1は走査線WSから供給された制御信号に応じて導通し、信号線SLから供給された信号電位をサンプリングして保持容量Csに保持する。ドライブトランジスタTrdは、第1電位(高電位Vcc)にある給電線VLから電流の供給を受け保持容量Csに保持された信号電位に応じて駆動電流を発光素子ELに流す。ライトスキャナ4は、信号線SLが信号電位にある時間帯にサンプリングトランジスタTr1を導通状態にするため、所定のパルス幅の制御信号を制御線WSに出力し、以って保持容量Csに信号電位を保持すると同時にドライブトランジスタTrdの移動度μに対する補正を信号電位に加える。この後ドライブトランジスタTrdは保持容量Csに書き込まれた信号電位Vsigに応じた駆動電流を発光素子ELに供給し、発光動作に入る。 In such a configuration, the sampling transistor Tr1 is turned on in response to a control signal supplied from the scanning line WS, samples the signal potential supplied from the signal line SL, and holds it in the holding capacitor Cs. The drive transistor Trd is supplied with current from the power supply line VL at the first potential (high potential Vcc), and flows drive current to the light emitting element EL in accordance with the signal potential held in the holding capacitor Cs. The write scanner 4 outputs a control signal having a predetermined pulse width to the control line WS in order to bring the sampling transistor Tr1 into a conductive state in a time zone in which the signal line SL is at the signal potential, and thus the signal potential to the holding capacitor Cs. At the same time, a correction for the mobility μ of the drive transistor Trd is added to the signal potential. Thereafter, the drive transistor Trd supplies a drive current corresponding to the signal potential Vsig written in the storage capacitor Cs to the light emitting element EL, and starts a light emitting operation.
本画素回路2は、上述した移動度補正機能に加え閾電圧補正機能も備えている。即ち電源スキャナ6は、サンプリングトランジスタTr1が信号電位Vsigをサンプリングする前に、第1タイミングで給電線VLを第1電位(高電位Vcc)から第2電位(低電位Vss2)に切換える。またライトスキャナ4は同じくサンプリングトランジスタTr1が信号電位Vsigをサンプリングする前に、第2タイミングでサンプリングトランジスタTr1を導通させて信号線SLから基準電位Vss1をドライブトランジスタTrdのゲートGに印加すると共にドライブトランジスタTrdのソースSを第2電位(Vss2)にセットする。電源スキャナ6は第2タイミングの後の第3タイミングで給電線VLを第2電位Vss2から第1電位Vccに切換えて、ドライブトランジスタTrdの閾電圧Vthに相当する電圧を保持容量Csに保持する。かかる閾電圧補正機能により、本表示装置は画素毎にばらつくドライブトランジスタTrdの閾電圧Vthの影響をキャンセルすることができる。
The
本画素回路2は、さらにブートストラップ機能も備えている。即ちライトスキャナ4は保持容量Csに信号電位Vsigが保持された段階で走査線WSに対する制御信号の印加を解除し、サンプリングトランジスタTr1を非道通状態にしてドライブトランジスタTrdのゲートGを信号線SLから電気的に切り離し、以ってドライブトランジスタTrdのソースSの電位変動にゲートGの電位が連動し、ゲートGとソースS間の電圧Vgsを一定に維持することができる。
The
図3は、図2に示した先行開発にかかる画素回路2の動作説明に供するタイミングチャートである。時間軸を共通にして、走査線WSの電位変化、給電線VLの電位変化及び信号線SLの電位変化を表している。またこれらの電位変化と並行に、ドライブトランジスタのゲートG及びソースSの電位変化も表してある。
FIG. 3 is a timing chart for explaining the operation of the
走査線WSには、サンプリングトランジスタTr1をオンするための制御信号パルスが印加される。この制御信号パルスは画素アレイ部の線順次走査に合わせて1フィールド(1f)周期で走査線WSに印加される。この制御信号パルスは一水平走査周期(1H)の間に二発のパルスを含んでいる。最初のパルスを第一パルスP1とし、後続のパルスを第二パルスP2と呼ぶ場合がある。給電線VLは同じように1フィールド周期(1f)で高電位Vccと低電位Vss2との間で切換る。信号線SLには一水平走査周期(1H)内で信号電位Vsigと基準電位Vss1が切換る駆動信号を供給している。 A control signal pulse for turning on the sampling transistor Tr1 is applied to the scanning line WS. This control signal pulse is applied to the scanning line WS in one field (1f) cycle in accordance with the line sequential scanning of the pixel array section. This control signal pulse includes two pulses during one horizontal scanning period (1H). The first pulse may be referred to as a first pulse P1, and the subsequent pulse may be referred to as a second pulse P2. Similarly, the power supply line VL is switched between the high potential Vcc and the low potential Vss2 in one field period (1f). The signal line SL is supplied with a drive signal for switching between the signal potential Vsig and the reference potential Vss1 within one horizontal scanning period (1H).
図3のタイミングチャートに示すように、画素は前のフィールドの発光期間から当該フィールドの非発光期間に入り、そのあと当該フィールドの発光期間となる。この非発光期間で準備動作、閾電圧補正動作、信号書込動作、移動度補正動作などを行う。 As shown in the timing chart of FIG. 3, the pixel enters the non-light emission period of the field from the light emission period of the previous field, and then becomes the light emission period of the field. During this non-emission period, a preparation operation, a threshold voltage correction operation, a signal writing operation, a mobility correction operation, etc. are performed.
前フィールドの発光期間では、給電線VLが高電位Vccにあり、ドライブトランジスタTrdが駆動電流Idsを発光素子ELに供給している。駆動電流Idsは高電位Vccにある給電線VLからドライブトランジスタTrdを介して発光素子ELを通り、カソードラインに流れ込んでいる。 In the light emission period of the previous field, the power supply line VL is at the high potential Vcc, and the drive transistor Trd supplies the drive current Ids to the light emitting element EL. The drive current Ids flows from the power supply line VL at the high potential Vcc through the light emitting element EL through the drive transistor Trd to the cathode line.
続いて当該フィールドの非発光期間に入るとまずタイミングT1で給電線VLを高電位Vccから低電位Vss2に切換える。これにより給電線VLはVss2まで放電され、さらにドライブトランジスタTrdのソースSの電位はVss2まで下降する。これにより発光素子ELのアノード電位(即ちドライブトランジスタTrdのソース電位)は逆バイアス状態となるため、駆動電流が流れなくなり消灯する。またドライブトランジスタのソースSの電位降下に連動してゲートGの電位も降下する。 Subsequently, when the non-light-emission period of the field starts, the power supply line VL is first switched from the high potential Vcc to the low potential Vss2 at timing T1. As a result, the power supply line VL is discharged to Vss2, and the potential of the source S of the drive transistor Trd drops to Vss2. As a result, the anode potential of the light emitting element EL (that is, the source potential of the drive transistor Trd) is in a reverse bias state. Further, the potential of the gate G also drops in conjunction with the potential drop of the source S of the drive transistor.
続いてタイミングT2になると、走査線WSを低レベルから高レベルに切換えることで、サンプリングトランジスタTr1が導通状態になる。この時信号線SLは基準電位Vss1にある。よってドライブトランジスタTrdのゲートGの電位は導通したサンプリングトランジスタTr1を通じて信号線SLの基準電位Vss1となる。この時ドライブトランジスタTrdのソースSの電位はVss1よりも十分低い電位Vss2にある。この様にしてドライブトランジスタTrdのゲートGとソースSとの間の電圧VgsがドライブトランジスタTrdの閾電圧Vthより大きくなるように、初期化される。タイミングT1からタイミングT3までの期間T1‐T3はドライブトランジスタTrdのゲートG/ソースS間電圧Vgsを予めVth以上に設定する準備期間である。 Subsequently, at timing T2, the sampling transistor Tr1 becomes conductive by switching the scanning line WS from the low level to the high level. At this time, the signal line SL is at the reference potential Vss1. Therefore, the potential of the gate G of the drive transistor Trd becomes the reference potential Vss1 of the signal line SL through the conducting sampling transistor Tr1. At this time, the potential of the source S of the drive transistor Trd is at a potential Vss2 that is sufficiently lower than Vss1. In this way, the voltage Vgs between the gate G and the source S of the drive transistor Trd is initialized so as to be larger than the threshold voltage Vth of the drive transistor Trd. A period T1-T3 from the timing T1 to the timing T3 is a preparation period in which the gate G / source S voltage Vgs of the drive transistor Trd is set to Vth or higher in advance.
この後タイミングT3になると、給電線VLが低電位Vss2から高電位Vccに遷移し、ドライブトランジスタTrdのソースSの電位が上昇を開始する。やがてドリライブトランジスタTrdのゲートG/ソースS間電圧Vgsが閾電圧Vthとなった所で電流がカットオフする。この様にしてドライブトランジスタTrdの閾電圧Vthに相当する電圧が保持容量Csに書き込まれる。これが閾電圧補正動作である。この時電流がもっぱら保持容量Cs側に流れ、発光素子ELには流れないようにするため、発光素子ELがカットオフとなるようにカソード電位Vcathを設定しておく。 Thereafter, at timing T3, the power supply line VL changes from the low potential Vss2 to the high potential Vcc, and the potential of the source S of the drive transistor Trd starts to rise. Eventually, the current is cut off when the voltage Vgs between the gate G and the source S of the drive transistor Trd becomes the threshold voltage Vth. In this way, a voltage corresponding to the threshold voltage Vth of the drive transistor Trd is written into the storage capacitor Cs. This is the threshold voltage correction operation. At this time, the cathode potential Vcath is set so that the light emitting element EL is cut off in order to prevent the current from flowing to the storage capacitor Cs and not to the light emitting element EL.
タイミングT4では走査線WSがハイレベルからローレベルに戻る。換言すると、走査線WSに印加された第一パルスP1が解除され、サンプリングトランジスタはオフ状態になる。以上の説明から明らかなように、第一パルスP1は閾電圧補正動作を行うために、サンプリングトランジスタTr1のゲートに印加される。 At timing T4, the scanning line WS returns from the high level to the low level. In other words, the first pulse P1 applied to the scanning line WS is released, and the sampling transistor is turned off. As is clear from the above description, the first pulse P1 is applied to the gate of the sampling transistor Tr1 in order to perform the threshold voltage correction operation.
この後信号線SLが基準電位Vss1から信号電位Vsigに切換る。続いてタイミングT5で走査線WSが再びローレベルからハイレベルに立上る。換言すると第二パルスP2がサンプリングトランジスタTr1のゲートに印加される。これによりサンプリングトランジスタTr1は再びオンし、信号線SLから信号電位Vsigをサンプリングする。よってドライブトランジスタTrdのゲートGの電位は信号電位Vsigになる。ここで発光素子ELは始めカットオフ状態(ハイインピーダンス状態)にあるためドライブトランジスタTrdのドレインとソースの間に流れる電流は専ら保持容量Csと発光素子ELの等価容量に流れ込み充電を開始する。この後サンプリングトランジスタTr1がオフするタイミングT6までに、ドライブトランジスタTrdのソースSの電位はΔVだけ上昇する。この様にして映像信号の信号電位VsigがVthに足し込まれる形で保持容量Csに書き込まれる共に、移動度補正用の電圧ΔVが保持容量Csに保持された電圧から差し引かれる。よってタイミングT5からタイミングT6まで期間T5‐T6が信号書込期間&移動度補正期間となる。換言すると、走査線WSに第二パルスP2が印加されると、信号書込動作及び移動度補正動作が行われる。信号書込期間&移動度補正期間T5‐T6は、第二パルスP2のパルス幅に等しい。即ち第二パルスP2のパルス幅が移動度補正期間を規定している。 Thereafter, the signal line SL is switched from the reference potential Vss1 to the signal potential Vsig. Subsequently, at timing T5, the scanning line WS rises again from the low level to the high level. In other words, the second pulse P2 is applied to the gate of the sampling transistor Tr1. As a result, the sampling transistor Tr1 is turned on again, and the signal potential Vsig is sampled from the signal line SL. Therefore, the potential of the gate G of the drive transistor Trd becomes the signal potential Vsig. Here, since the light emitting element EL is initially in the cut-off state (high impedance state), the current flowing between the drain and the source of the drive transistor Trd flows exclusively into the holding capacitor Cs and the equivalent capacity of the light emitting element EL and starts charging. Thereafter, by the timing T6 when the sampling transistor Tr1 is turned off, the potential of the source S of the drive transistor Trd rises by ΔV. In this way, the signal potential Vsig of the video signal is written to the storage capacitor Cs in a form added to Vth, and the mobility correction voltage ΔV is subtracted from the voltage stored in the storage capacitor Cs. Therefore, the period T5-T6 from the timing T5 to the timing T6 becomes a signal writing period & mobility correction period. In other words, when the second pulse P2 is applied to the scanning line WS, a signal writing operation and a mobility correction operation are performed. The signal writing period & mobility correction period T5-T6 is equal to the pulse width of the second pulse P2. That is, the pulse width of the second pulse P2 defines the mobility correction period.
この様に信号書込期間T5‐T6では信号電にVsigの書込みと補正量ΔVの調整が同時に行われる。Vsigが高いほどドライブトランジスタTrdが供給する電流Idsは大きくなり、ΔVの絶対値も大きくなる。従って発光輝度レベルに応じた移動度補正が行われる。Vsigを一定とした場合、ドライブトランジスタTrdの移動度μが大きいほどΔVの絶対値が大きくなる。換言すると移動度μが大きいほど保持容量Csに対する負帰還量ΔVが大きくなるので、画素毎の移動度μのばらつきを取り除くことが出来る。 In this way, in the signal writing period T5-T6, the signal voltage is written to Vsig and the correction amount ΔV is adjusted simultaneously. As Vsig increases, the current Ids supplied from the drive transistor Trd increases and the absolute value of ΔV also increases. Therefore, mobility correction is performed according to the light emission luminance level. When Vsig is constant, the absolute value of ΔV increases as the mobility μ of the drive transistor Trd increases. In other words, the larger the mobility μ is, the larger the negative feedback amount ΔV with respect to the storage capacitor Cs is, so that variations in the mobility μ for each pixel can be removed.
最後にタイミングT6になると、前述したように走査線WSが低レベル側に遷移し、サンプリングトランジスタTr1はオフ状態となる。この状態を図4に模式的に示す。これによりドライブトランジスタTrdのゲートGは信号線SLから切り離される。このとき図4に示すようにドレイン電流Idsが発光素子ELを流れ始める。これにより発光素子ELのアノード電位は駆動電流Idsに応じて上昇する。発光素子ELのアノード電位の上昇は、即ちドライブトランジスタTrdのソースSの電位上昇に他ならない。ドライブトランジスタTrdのソースSの電位が上昇すると、保持容量Csのブートストラップ動作によりドライブトランジスタTrdのゲートGの電位も連動して上昇する。ゲート電位の上昇量はソース電位の上昇量に等しくなる。ゆえに発光期間中ドライブトランジスタTrdのゲートG/ソースS間の入力電圧Vgsは一定に保持される。このゲート電圧Vgsの値は信号電位Vsigに閾電圧Vth及び移動量μの補正をかけたものとなっている。ドライブトランジスタTrdは飽和領域で動作する。即ちドライブトランジスタTrdは、ゲートG/ソースS間の入力電圧Vgsに応じた駆動電流Idsを出力する。このゲート電圧Vgsの値は信号電位Vsigに閾電圧Vth及び移動量μの補正をかけたものとなっている。 Finally, at timing T6, as described above, the scanning line WS shifts to the low level side, and the sampling transistor Tr1 is turned off. This state is schematically shown in FIG. As a result, the gate G of the drive transistor Trd is disconnected from the signal line SL. At this time, the drain current Ids starts to flow through the light emitting element EL as shown in FIG. As a result, the anode potential of the light emitting element EL rises according to the drive current Ids. The increase in the anode potential of the light emitting element EL is none other than the increase in the potential of the source S of the drive transistor Trd. When the potential of the source S of the drive transistor Trd rises, the potential of the gate G of the drive transistor Trd also rises in conjunction with the bootstrap operation of the storage capacitor Cs. The amount of increase in gate potential is equal to the amount of increase in source potential. Therefore, the input voltage Vgs between the gate G and the source S of the drive transistor Trd is kept constant during the light emission period. The value of the gate voltage Vgs is obtained by correcting the signal potential Vsig with the threshold voltage Vth and the movement amount μ. The drive transistor Trd operates in the saturation region. That is, the drive transistor Trd outputs a drive current Ids according to the input voltage Vgs between the gate G and the source S. The value of the gate voltage Vgs is obtained by correcting the signal potential Vsig with the threshold voltage Vth and the movement amount μ.
図5は、図2に示した先行開発にかかる表示装置の特に電源スキャナ6を拡大表示した模式図である。図示するように電源スキャナ6は各段ごとにインバータからなる出力バッファを有しており、対応する給電線VLに電源パルスを出力している。前述したようにこの参考例にかかる表示装置は、電源ラインをパルス化しており、電源パルスVLとして電源スキャナ6から画素2側に供給されている。発光時はパネル電源がVccになっているので、電源スキャナ6の最終段のバッファのPチャネルトランジスタがオンして、その電源電圧が画素側に供給される。1画素の発光電流は数μAであるが、水平方向に沿って1ライン(1行)当たり1000画素程度接続されているので、合計の出力電流は数mAになる。この駆動電流を流しても電圧ドロップが生じないようにするため、出力バッファのサイズを数mm程度に大きくレイアウトする必要があり、レイアウト面積が大きくなってしまう。さらに常に発光電流が流れ続けているので、出力バッファのトランジスタの特性劣化が激しく、長時間使用の信頼性が得られない。
FIG. 5 is an enlarged schematic view of the
図6は、本発明にかかる表示装置を示す回路図である。本表示装置は前述した先行開発にかかる表示装置の欠点に対処したものである。基本的にはドライブトランジスタとしてNチャネル型のトランジスタを用い、且つドライブトランジスタと発光素子の間にスイッチングトランジスタを挿入している。かかる構成により、画素に供給する電源電圧を固定化することが可能になる。また移動度補正期間中は画素を電源電圧から切り離すことが出来る。 FIG. 6 is a circuit diagram showing a display device according to the present invention. This display device addresses the drawbacks of the display device according to the previous development described above. Basically, an N-channel transistor is used as the drive transistor, and a switching transistor is inserted between the drive transistor and the light emitting element. With this configuration, it is possible to fix the power supply voltage supplied to the pixel. Further, the pixel can be disconnected from the power supply voltage during the mobility correction period.
図6に示すように、本表示装置は基本的に画素アレイ部1と周辺駆動部とからなる。画素アレイ部1は、行状の第1走査線WS及び第2走査線DSと、列状の信号線SLと、各第1走査線WSと各信号線SLとが交差する部分に配された行列状の画素2とを備えている。各画素2は、Nチャネル型のドライブトランジスタTrdと、Nチャネル型のサンプリングトランジスタTr1と、Nチャネル型のスイッチングトランジスタTr2と、保持容量Csと、発光素子ELとを備えている。この発光素子ELは例えば有機エレクトロルミネッセンス素子である。但し、本発明は画素を構成するトランジスタを全てNチャネル型にする必要はなく、サンプリングトランジスタとスイッチングトランジスタについては、Pチャネル型を用いることもできる。
As shown in FIG. 6, this display device basically includes a
ドライブトランジスタTrdは、ゲートG、ソースS及び電源ラインVccに接続したドレインを有する。保持容量Csは、その一端がドライブトランジスタTrdのゲートGに接続し、他端がソースSに接続している。この保持容量Csの他端には補助容量Csubの一端が接続している。補助容量Csubの他端は固定電位に接続されている。図示の例では、補助容量Csubの他端は電源ラインVccに接続している。サンプリングトランジスタTr1は、そのゲートが第1走査線WSに接続し、そのソース及びドレインが信号線SLとドライブトランジスタTrdのゲートGとの間に接続している。スイッチングトランジスタTr2は、そのゲートが第2走査線DSに接続し、そのドレインがドライブトランジスタTrdのソースSに接続している。発光素子ELはダイオード型でアノード及びカソードを有する。発光素子ELのアノードはスイッチングトランジスタTr2のソース側に接続し、カソードは接地ラインに接続している。 The drive transistor Trd has a gate G, a source S, and a drain connected to the power supply line Vcc. The holding capacitor Cs has one end connected to the gate G of the drive transistor Trd and the other end connected to the source S. One end of the auxiliary capacitor Csub is connected to the other end of the holding capacitor Cs. The other end of the auxiliary capacitor Csub is connected to a fixed potential. In the illustrated example, the other end of the auxiliary capacitor Csub is connected to the power supply line Vcc. The sampling transistor Tr1 has its gate connected to the first scanning line WS, and its source and drain connected between the signal line SL and the gate G of the drive transistor Trd. The switching transistor Tr2 has a gate connected to the second scanning line DS and a drain connected to the source S of the drive transistor Trd. The light emitting element EL is a diode type and has an anode and a cathode. The anode of the light emitting element EL is connected to the source side of the switching transistor Tr2, and the cathode is connected to the ground line.
駆動部は第1走査線WSに順次制御信号を供給するライトスキャナ4と、各第2走査線DSに順次制御信号を供給するドライブスキャナ5と、各信号線SLに映像信号となる信号電位Vsigと所定の基準電位Vss1とを交互に供給する水平セレクタ(信号セレクタ)3とを有する。先行開発例と異なり電源ラインVccは固定されており、電源パルスを供給するための電源スキャナは必要ない。これに代えてスイッチングトランジスタTr2のゲートを制御するドライブスキャナ5を用いている。このドライブスキャナ5はライトスキャナ4と同じく通常のスキャナ構造を有し、特に出力バッファを大容量化する必要はない。よって画素アレイ部1がパネル上に占める面積を圧迫することが無い。
The drive unit includes a write scanner 4 that sequentially supplies control signals to the first scanning lines WS, a
ライトスキャナ4及びドライブスキャナ5は、信号線SLが基準電位Vss1のとき第1走査線WS及び第2走査線DSにそれぞれ制御信号WS及びDSを出力して画素2を駆動し、以ってドライブトランジスタTrdの閾電圧Vthの補正動作を行う。ライトスキャナ4は、信号線SLが信号電位Vsigのとき第1走査線WSに別の制御信号を出力して画素2を駆動し、以って信号電位Vsigを保持容量Csに書き込む書込動作を行う。ドライブスキャナ5は、信号電位Vsigが保持容量Csに書き込まれた後、第2走査線DSに別の制御信号を出力して画素2に通電し、発光素子ELの発光動作を行う。
The write scanner 4 and the
好ましくはライトスキャナ4は、信号線SLが信号電位Vsigのとき第1走査線WSに制御信号を出力してサンプリングトランジスタTr1をオンし信号電位Vsigを保持容量Csに書き込む一方、スイッチングトランジスタTr2はオフ状態にあって、ドライブトランジスタTrdのソースSは発光素子ELから電気的に切り離されている。この様にして信号電位Vsigを保持容量Csに書き込むとき、ドライブトランジスタTrdのドレインからソースSに向かって流れる電流を保持容量Csに負帰還することで、ドライブトランジスタTrdの移動度μに対する補正を保持容量Csに保持された信号電位Vsigにかける。移動度補正をかけるとき、画素2側は電源系統から切り離されていることになる。
Preferably, when the signal line SL is at the signal potential Vsig, the write scanner 4 outputs a control signal to the first scanning line WS to turn on the sampling transistor Tr1 and write the signal potential Vsig to the holding capacitor Cs, while the switching transistor Tr2 is off. In the state, the source S of the drive transistor Trd is electrically disconnected from the light emitting element EL. In this way, when the signal potential Vsig is written to the holding capacitor Cs, the current flowing from the drain to the source S of the drive transistor Trd is negatively fed back to the holding capacitor Cs, thereby maintaining the correction for the mobility μ of the drive transistor Trd. The signal potential Vsig held in the capacitor Cs is applied. When the mobility correction is performed, the
ドライブトランジスタTrdの閾電圧Vthの補正動作を行うとき、ライトスキャナ4が第1走査線WSに制御信号WSを出力してサンプリングトランジスタTr1をオンし信号線SLから基準電位Vss1をサンプリングしてドライブトランジスタTrdのゲートGを基準電位Vss1にリセットする一方、ドライブスキャナTrdが第2走査線DSに制御信号DSを出力してスイッチングトランジスタTr2をオンしドライブトランジスタTrdのソースSの電位を所定の動作点にリセットする。 When the threshold voltage Vth of the drive transistor Trd is corrected, the write scanner 4 outputs a control signal WS to the first scanning line WS to turn on the sampling transistor Tr1 and sample the reference potential Vss1 from the signal line SL to drive the drive transistor. While the gate G of Trd is reset to the reference potential Vss1, the drive scanner Trd outputs a control signal DS to the second scanning line DS to turn on the switching transistor Tr2, and set the potential of the source S of the drive transistor Trd to a predetermined operating point. Reset.
図7は、図6に示した本発明にかかる表示装置の動作説明に供するタイミングチャートである。時間軸Tを共通にして、走査線WSの電位変化、走査線DSの電位変化及び信号線SLの電位変化を表している。またこれらの電位変化と並行して、ドライブトランジスタTrdのゲートG及びソースSの電位変化も表してある。 FIG. 7 is a timing chart for explaining the operation of the display device according to the present invention shown in FIG. The time axis T is shared, and the potential change of the scanning line WS, the potential change of the scanning line DS, and the potential change of the signal line SL are represented. In parallel with these potential changes, the potential changes of the gate G and the source S of the drive transistor Trd are also shown.
図7のタイミングチャートに示すように、画素は前のフィールドの発光期間からタイミングT1で当該フィールドの非発光期間に入り、そのあとタイミングT6で当該フィールドの発光期間となる。このタイミングT1からT6までの非発光期間で準備動作、閾電圧補正動作、信号書込動作、移動度補正動作などを行う。 As shown in the timing chart of FIG. 7, the pixel enters the non-light emission period of the field at the timing T1 from the light emission period of the previous field, and then becomes the light emission period of the field at the timing T6. During the non-light emission period from the timing T1 to T6, a preparation operation, a threshold voltage correction operation, a signal writing operation, a mobility correction operation, and the like are performed.
当該フィールドの非発光期間に入るとまずタイミングT1で走査線DSがハイレベルからローレベルに切換り、Nチャネル型のスイッチングトランジスタTr2はオフする。これによりドライブトランジスタTrdは接地ライン側から切り離されるため、ドライブトランジスタTrdのソースSの電位は電源電圧Vcc近くまで上昇する。これと連動してドライブトランジスタTrdのゲートGの電位も上方シフトする。 In the non-light emission period of the field, the scanning line DS is first switched from the high level to the low level at timing T1, and the N-channel switching transistor Tr2 is turned off. As a result, the drive transistor Trd is disconnected from the ground line side, so that the potential of the source S of the drive transistor Trd rises to near the power supply voltage Vcc. In conjunction with this, the potential of the gate G of the drive transistor Trd is also shifted upward.
この後信号線SLが基準電位Vss1にある状態で走査線WSがハイレベルとなりサンプリングトランジスタTr1がオンする。これによりドライブトランジスタTrdのゲートGに基準電位Vss1が書き込まれる。その後続いてタイミングT2で制御信号DSが極短時間だけハイレベルに切換り、スイッチングトランジスタTr2がオンする。これにより電源ラインVccから接地ラインに向かって電流がドライブトランジスタTrd及び発光素子ELを流れる。このときドライブトランジスタTrdのソースSには所定の動作点に対応する電位が書き込まれる。この様にしてタイミングT2でドライブトランジスタTrdのゲートG及びソースSがリセットされる。 Thereafter, the scanning line WS becomes high level in a state where the signal line SL is at the reference potential Vss1, and the sampling transistor Tr1 is turned on. As a result, the reference potential Vss1 is written to the gate G of the drive transistor Trd. Subsequently, at timing T2, the control signal DS is switched to the high level for a very short time, and the switching transistor Tr2 is turned on. As a result, a current flows through the drive transistor Trd and the light emitting element EL from the power supply line Vcc toward the ground line. At this time, a potential corresponding to a predetermined operating point is written to the source S of the drive transistor Trd. In this way, the gate G and the source S of the drive transistor Trd are reset at the timing T2.
タイミングT2の後極短時間で制御信号DSが解除されるためスイッチングトランジスタTr2はオフする。この後ドライブトランジスタTrdがカットオフするまで電流が流れる。カットオフした時点でドライブトランジスタTrdのゲートGとソースSとの間の電位差はVthとなる。ドライブトランジスタTrdがカットオフするまでの時間を経過した後制御信号WSがハイレベルからローレベルに切換り、サンプリングトランジスタTr1がオフする。このタイミングT2からタイミングT3までが閾電圧補正期間となる。 Since the control signal DS is released in a very short time after the timing T2, the switching transistor Tr2 is turned off. Thereafter, a current flows until the drive transistor Trd is cut off. At the time of cut-off, the potential difference between the gate G and the source S of the drive transistor Trd becomes Vth. After a lapse of time until the drive transistor Trd is cut off, the control signal WS is switched from the high level to the low level, and the sampling transistor Tr1 is turned off. The threshold voltage correction period is from timing T2 to timing T3.
この後タイミングT4〜T5まで極短時間の間、制御信号WSが再びハイレベルとなり、サンプリングトランジスタTr1がオンする。このとき信号線SLは信号電位Vsigになっている。よってドライブトランジスタTrdのゲートGには信号電位Vsigが書き込まれる。このときドライブトランジスタTrdに流れる電流が一部保持容量Csに負帰還され、所定の移動度補正動作が行われる。図7のタイミングチャートではこの負帰還量をΔVで表してある。以上の説明から明らかなうようにタイミングT4〜T5までの期間が信号書込み&移動度補正期間となっている。 Thereafter, for a very short time from timing T4 to T5, the control signal WS becomes high level again, and the sampling transistor Tr1 is turned on. At this time, the signal line SL is at the signal potential Vsig. Therefore, the signal potential Vsig is written to the gate G of the drive transistor Trd. At this time, a part of the current flowing through the drive transistor Trd is negatively fed back to the storage capacitor Cs, and a predetermined mobility correction operation is performed. In the timing chart of FIG. 7, this negative feedback amount is represented by ΔV. As apparent from the above description, the period from timing T4 to T5 is the signal writing & mobility correction period.
最後にタイミングT6で制御信号DSがローレベルからハイレベルに切換りスイッチングトランジスタTr2がオンする。これによりドライブトランジスタTrdと発光素子ELが接続し、駆動電流が流れて発光期間に入る。 Finally, at timing T6, the control signal DS is switched from the low level to the high level, and the switching transistor Tr2 is turned on. As a result, the drive transistor Trd and the light emitting element EL are connected, and a drive current flows to enter a light emission period.
引き続き図8〜図11を参照して、図6に示した本発明にかかる表示装置の動作を詳細に説明する。図8は、丁度タイミングT2における画素の動作状態を表している。前述したようにタイミングT2に入る前はサンプリングトランジスタTr1及びスイッチングトランジスタTr2は共にオフしており、非発光期間となっている。タイミングT2ではまずサンプリングトランジスタTr1をオンする。このとき信号線SLは基準電位Vss1となっている。よってドライブトランジスタTrdのゲートGには基準電位Vss1が書き込まれる。タイミングT2のすぐ後スイッチングトランジスタTr2もオンする。ここで画素回路2は入力電位Vss1に対するソースフォロワーとなり、ドライブトランジスタTrdのソースSの電位はドライブトランジスタTrdと発光素子ELの動作点にて決定される。この様にしてドライブトランジスタTrdのゲートG及びソースSの電位がリセットされる。その際ゲートGとソースSの間の電圧Vgsが閾電圧Vthを超えるように動作点を設定している。このスイッチングトランジスタTr2がオンしている期間は電源ラインVccから接地ラインVcathに向かって貫通電流が流れ発光素子ELが発光してしまい、いわゆる黒浮きの原因になる。そのためドライブトランジスタTr2がオンしている時間は出来るだけ短く設定する必要がある。
The operation of the display device according to the present invention shown in FIG. 6 will be described in detail with reference to FIGS. FIG. 8 shows the operation state of the pixel at the timing T2. As described above, before entering the timing T2, both the sampling transistor Tr1 and the switching transistor Tr2 are turned off, which is a non-light emitting period. At timing T2, the sampling transistor Tr1 is first turned on. At this time, the signal line SL is at the reference potential Vss1. Therefore, the reference potential Vss1 is written to the gate G of the drive transistor Trd. The switching transistor Tr2 is also turned on immediately after the timing T2. Here, the
図9は、上述したタイミングT2の後スイッチングトランジスタTr2がオフした直後の状態を表している。この時点ではサンプリングトランジスタTr1は依然としてオン状態でありドライブトランジスタTrdのゲートGはVss1に固定されているので、ドライブトランジスタTrdがカットオフするまで電流が電源ラインVccからソースSに向かって流れる。その結果ドライブトランジスタTrdのソースSの電位はVss1−Vthになる。この様にして閾電圧Vth相当の電位を保持容量Csに書き込んだ後、サンプリングトランジスタTr1をオフする。 FIG. 9 shows a state immediately after the switching transistor Tr2 is turned off after the above-described timing T2. At this time, since the sampling transistor Tr1 is still in the on state and the gate G of the drive transistor Trd is fixed to Vss1, current flows from the power supply line Vcc toward the source S until the drive transistor Trd is cut off. As a result, the potential of the source S of the drive transistor Trd becomes Vss1-Vth. After the potential corresponding to the threshold voltage Vth is written in the storage capacitor Cs in this way, the sampling transistor Tr1 is turned off.
図10は、信号電位書込み&移動度補正期間T4‐T5における画素の動作状態を模式的に表している。この期間では信号線SLを基準電位Vss1から信号電位Vsigに切換えた後サンプリングトランジスタTr1を比較的短い間だけオンする。ここで信号電位Vsigは電源電位Vccよりも小さくして、ドライブトランジスタTrdが飽和領域で駆動するように設定する。これによりドライブトランジスタTrdのゲートGに信号電位Vsigが書き込まれる一方、この信号電位Vsigに応じて移動度補正動作が行われ、ドライブトランジスタTrdのソースSの電位が決定される。このサンプリングトランジスタTr1がオンしている移動度補正期間は数μs以下に設定されている。この信号電位書込み&移動度補正動作が完了するとサンプリングトランジスタTr1がオフする。このときドライブトランジスタTrdはオンしており、Vgsを保持したまま、ソースSの電位はVccまで上昇する。 FIG. 10 schematically shows the operation state of the pixel in the signal potential writing & mobility correction period T4-T5. During this period, after the signal line SL is switched from the reference potential Vss1 to the signal potential Vsig, the sampling transistor Tr1 is turned on only for a relatively short time. Here, the signal potential Vsig is set lower than the power supply potential Vcc so that the drive transistor Trd is driven in the saturation region. As a result, the signal potential Vsig is written to the gate G of the drive transistor Trd, while the mobility correction operation is performed according to the signal potential Vsig, and the potential of the source S of the drive transistor Trd is determined. The mobility correction period during which the sampling transistor Tr1 is on is set to several μs or less. When this signal potential writing & mobility correction operation is completed, the sampling transistor Tr1 is turned off. At this time, the drive transistor Trd is on, and the potential of the source S rises to Vcc while holding Vgs.
図11はタイミングT6で発光期間に入ったときの動作状態を表している。図示するようにスイッチングトランジスタTr2をオンするとドライブトランジスタTrdと発光素子ELが電気的に接続される。ドライブトランジスタTrdは保持容量Csに保持されたゲート電圧Vgsに応じた駆動電流Idsを発光素子ELに流し込む。発光素子ELのアノード電圧は上昇し、その電流に相当する動作点電圧に達する。この後定常的な発光動作が行われる。 FIG. 11 shows an operation state when the light emission period starts at the timing T6. As shown in the figure, when the switching transistor Tr2 is turned on, the drive transistor Trd and the light emitting element EL are electrically connected. The drive transistor Trd flows a drive current Ids corresponding to the gate voltage Vgs held in the holding capacitor Cs into the light emitting element EL. The anode voltage of the light emitting element EL rises and reaches the operating point voltage corresponding to the current. Thereafter, a steady light emission operation is performed.
以上の説明から明らかなようにドライブトランジスタTrd及びサンプリングトランジスタTr1にスイッチングトランジスタTr2を加えて画素を構成することにより、画素の電源電圧Vccを固定化することが可能になる。先行開発例のような電源スキャナは不要となるため、パネルに占める画素アレイ部の面積(画面サイズ)を可能な限り広く取ることが出来ると共に、スキャナ側の長寿命化が可能になる。画素に印加する電源電圧を固定化することで、ドライブトランジスタTrdのドレイン/ソース間にかかる電圧を小さく出来、その分ドライブトランジスタTrdの耐圧を下げることが可能である。よって本発明にかかる画素回路は容易にゲート絶縁膜薄膜化などのプロセスを導入することが可能である。またドライブトランジスタTrdのソースSと発光素子ELのアノードとの間にスイッチングトランジスタTr2を挿入することで、負電源ラインVcathを設ける必要がなくなる。この様に負電源ラインを設けなくても閾電圧補正動作や移動度補正動作を実行することが可能である。先行開発例では閾電圧補正動作や移動度補正動作を行うとき発光素子ELに電流を流さないため発光素子ELを逆バイアス状態においていた。この逆バイアス状態にするため負電源Vcathが必要となっており、回路構成を複雑化していた。これに対し本発明は閾電圧補正動作や移動度補正動作のとき発光素子ELをドライブトランジスタTrdのソースSから切り離すことが出来るため、特に発光素子ELを逆バイアス状態におく必要はない。 As is clear from the above description, the power supply voltage Vcc of the pixel can be fixed by configuring the pixel by adding the switching transistor Tr2 to the drive transistor Trd and the sampling transistor Tr1. Since the power supply scanner as in the prior development example is not necessary, the area (screen size) of the pixel array occupying the panel can be made as wide as possible and the life of the scanner side can be extended. By fixing the power supply voltage applied to the pixel, the voltage applied between the drain and source of the drive transistor Trd can be reduced, and the withstand voltage of the drive transistor Trd can be lowered accordingly. Therefore, the pixel circuit according to the present invention can easily introduce a process such as thinning a gate insulating film. Further, by inserting the switching transistor Tr2 between the source S of the drive transistor Trd and the anode of the light emitting element EL, it is not necessary to provide the negative power supply line Vcath. In this way, the threshold voltage correction operation and the mobility correction operation can be performed without providing a negative power supply line. In the prior development example, when the threshold voltage correction operation or the mobility correction operation is performed, the light emitting element EL is in a reverse bias state because no current is passed through the light emitting element EL. A negative power supply Vcath is required to make this reverse bias state, which complicates the circuit configuration. On the other hand, in the present invention, the light emitting element EL can be disconnected from the source S of the drive transistor Trd during the threshold voltage correction operation or the mobility correction operation, and thus it is not particularly necessary to place the light emitting element EL in the reverse bias state.
本発明にかかる表示装置は、図12に示すような薄膜デバイス構成を有する。本図は、絶縁性の基板に形成された画素の模式的な断面構造を表している。図示するように、画素は、複数の薄膜トランジタを含むトランジスター部(図では1個のTFTを例示)、保持容量などの容量部及び有機EL素子などの発光部とを含む。基板の上にTFTプロセスでトランジスター部や容量部が形成され、その上に有機EL素子などの発光部が積層されている。その上に接着剤を介して透明な対向基板を貼り付けてフラットパネルとしている。 The display apparatus according to the present invention has a thin film device configuration as shown in FIG. This figure shows a schematic cross-sectional structure of a pixel formed on an insulating substrate. As shown in the figure, the pixel includes a transistor part (a single TFT is illustrated in the figure) including a plurality of thin film transistors, a capacitor part such as a storage capacitor, and a light emitting part such as an organic EL element. A transistor portion and a capacitor portion are formed on a substrate by a TFT process, and a light emitting portion such as an organic EL element is laminated thereon. A transparent counter substrate is pasted thereon via an adhesive to form a flat panel.
本発明にかかる表示装置は、図13に示すようにフラット型のモジュール形状のものを含む。例えば絶縁性の基板上に、有機EL素子、薄膜トランジスタ、薄膜容量等からなる画素をマトリックス状に集積形成した画素アレイ部を設ける、この画素アレイ部(画素マトリックス部)を囲むように接着剤を配し、ガラス等の対向基板を貼り付けて表示モジュールとする。この透明な対向基板には必要に応じて、カラーフィルタ、保護膜、遮光膜等を設けてももよい。表示モジュールには、外部から画素アレイ部への信号等を入出力するためのコネクタとして例えばFPC(フレキシブルプリントサーキット)を設けてもよい。 The display apparatus according to the present invention includes a flat module-shaped display as shown in FIG. For example, a pixel array unit in which pixels made up of organic EL elements, thin film transistors, thin film capacitors and the like are integrated in a matrix is provided on an insulating substrate, and an adhesive is disposed so as to surround the pixel array unit (pixel matrix unit). Then, a counter substrate such as glass is attached to form a display module. If necessary, this transparent counter substrate may be provided with a color filter, a protective film, a light shielding film, and the like. For example, an FPC (flexible printed circuit) may be provided in the display module as a connector for inputting / outputting a signal to / from the pixel array unit from the outside.
以上説明した本発明における表示装置は、フラットパネル形状を有し、様々な電子機器、例えば、デジタルカメラ、ノート型パーソナルコンピューター、携帯電話、ビデオカメラなど、電子機器に入力された、若しくは、電子機器内で生成した駆動信号を画像若しくは映像として表示するあらゆる分野の電子機器のディスプレイに適用することが可能である。以下この様な表示装置が適用された電子機器の例を示す。 The display device according to the present invention described above has a flat panel shape and is input to an electronic device such as a digital camera, a notebook personal computer, a mobile phone, or a video camera, or an electronic device. It is possible to apply to the display of the electronic device of all the fields which display the drive signal produced | generated in this as an image or an image | video. Examples of electronic devices to which such a display device is applied are shown below.
図14は本発明が適用されたテレビであり、フロントパネル12、フィルターガラス13等から構成される映像表示画面11を含み、本発明の表示装置をその映像表示画面11に用いることにより作製される。
FIG. 14 shows a television to which the present invention is applied, which includes a
図15は本発明が適用されたデジタルカメラであり、上が正面図で下が背面図である。このデジタルカメラは、撮像レンズ、フラッシュ用の発光部15、表示部16、コントロールスイッチ、メニュースイッチ、シャッター19等を含み、本発明の表示装置をその表示部16に用いることにより作製される。
FIG. 15 shows a digital camera to which the present invention is applied, in which the top is a front view and the bottom is a back view. This digital camera includes an imaging lens, a
図16は本発明が適用されたノート型パーソナルコンピュータであり、本体20には文字等を入力するとき操作されるキーボード21を含み、本体カバーには画像を表示する表示部22を含み、本発明の表示装置をその表示部22に用いることにより作製される。
FIG. 16 shows a notebook personal computer to which the present invention is applied. The
図17は本発明が適用された携帯端末装置であり、左が開いた状態を表し、右が閉じた状態を表している。この携帯端末装置は、上側筐体23、下側筐体24、連結部(ここではヒンジ部)25、ディスプレイ26、サブディスプレイ27、ピクチャーライト28、カメラ29等を含み、本発明の表示装置をそのディスプレイ26やサブディスプレイ27に用いることにより作製される。
FIG. 17 shows a mobile terminal device to which the present invention is applied. The left side shows an open state and the right side shows a closed state. The portable terminal device includes an
図18は本発明が適用されたビデオカメラであり、本体部30、前方を向いた側面に被写体撮影用のレンズ34、撮影時のスタート/ストップスイッチ35、モニター36等を含み、本発明の表示装置をそのモニター36に用いることにより作製される。
FIG. 18 shows a video camera to which the present invention is applied. The video camera includes a
1・・・画素アレイ部、2・・・画素、3・・・水平セレクタ(信号セレクタ)、4・・・ライトスキャナ、5・・・ドライブスキャナ、Tr1・・・サンプリングトランジスタ、Trd・・・ドライブトランジスタ、Tr2・・・スイッチングトランジスタ、Cs・・・保持容量、Csub・・・補助容量、EL・・・発光素子
DESCRIPTION OF
Claims (5)
前記画素アレイ部は、第1走査線と、第2走査線と、信号線と、複数の画素とを備え、
各画素は、Nチャネル型のドライブトランジスタと、サンプリングトランジスタと、スイッチングトランジスタと、保持容量と、発光素子とを備え、
前記保持容量は、該ドライブトランジスタのソースに対するゲートの電圧を設定するように接続され、
前記ドライブトランジスタは、電源ラインと該発光素子との間の電流路上に配され、該保持容量の保持電圧に応じて該発光素子へ供給する駆動電流を制御し、
前記サンプリングトランジスタは、そのゲートに接続された第1走査線からの制御信号に応じて、信号線から該保持容量への信号のサンプリング動作を行い、
前記スイッチングトランジスタは、そのゲートに接続された第2走査線からの制御信号に応じて、該ドライブトランジスタから該発光素子への駆動電流をオン/オフし、
前記駆動部は、オン状態にされた該サンプリングトランジスタを介して信号線から基準電位をサンプリングして該ドライブトランジスタのゲートを該基準電位にリセットすると共にオン状態にされた該スイッチングトランジスタを介して該ドライブトランジスタのソースの電位をリセットする準備動作を行い、次いで、該スイッチングトランジスタをオフ状態とし該サンプリングトランジスタのオン状態を維持することによってドライブトランジスタの閾電圧補正動作を行うように構成されている、
表示装置。 It consists of a pixel array part and a drive part,
The pixel array unit includes a first scanning line, a second scanning line, a signal line, and a plurality of pixels.
Each pixel includes an N-channel type drive transistor, a sampling transistor, a switching transistor, a storage capacitor, and a light emitting element.
The storage capacitor is connected to set a gate voltage with respect to a source of the drive transistor;
The drive transistor is disposed on a current path between a power supply line and the light emitting element, and controls a drive current supplied to the light emitting element according to a holding voltage of the holding capacitor,
The sampling transistor performs a sampling operation of a signal from a signal line to the storage capacitor according to a control signal from a first scanning line connected to the gate of the sampling transistor,
The switching transistor turns on / off a drive current from the drive transistor to the light emitting element in response to a control signal from a second scanning line connected to the gate of the switching transistor,
The driving unit samples a reference potential from a signal line through the sampling transistor turned on, resets the gate of the drive transistor to the reference potential, and passes the switching transistor turned on. prepare operation of resetting the potential of the source of the drive transistor, and then, is configured to perform the threshold voltage correction operation of the drive transistor by the switching transistor is turned off maintains the on-state of the sampling transistor,
Display device.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013124479A JP5617962B2 (en) | 2013-06-13 | 2013-06-13 | Display device and electronic device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013124479A JP5617962B2 (en) | 2013-06-13 | 2013-06-13 | Display device and electronic device |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007134797A Division JP5309470B2 (en) | 2007-05-21 | 2007-05-21 | Display device, driving method thereof, and electronic apparatus |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013225144A JP2013225144A (en) | 2013-10-31 |
JP5617962B2 true JP5617962B2 (en) | 2014-11-05 |
Family
ID=49595180
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013124479A Active JP5617962B2 (en) | 2013-06-13 | 2013-06-13 | Display device and electronic device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5617962B2 (en) |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4360121B2 (en) * | 2003-05-23 | 2009-11-11 | ソニー株式会社 | Pixel circuit, display device, and driving method of pixel circuit |
JP4945063B2 (en) * | 2004-03-15 | 2012-06-06 | 東芝モバイルディスプレイ株式会社 | Active matrix display device |
JP4103850B2 (en) * | 2004-06-02 | 2008-06-18 | ソニー株式会社 | Pixel circuit, active matrix device, and display device |
JP4103851B2 (en) * | 2004-06-02 | 2008-06-18 | ソニー株式会社 | Pixel circuit, active matrix device, and display device |
JP4645881B2 (en) * | 2004-07-08 | 2011-03-09 | ソニー株式会社 | Pixel circuit, active matrix device, and display device |
JP4923410B2 (en) * | 2005-02-02 | 2012-04-25 | ソニー株式会社 | Pixel circuit and display device |
-
2013
- 2013-06-13 JP JP2013124479A patent/JP5617962B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2013225144A (en) | 2013-10-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5309470B2 (en) | Display device, driving method thereof, and electronic apparatus | |
JP4715850B2 (en) | Display device, driving method thereof, and electronic apparatus | |
JP4297169B2 (en) | Display device, driving method thereof, and electronic apparatus | |
JP4300490B2 (en) | Display device, driving method thereof, and electronic apparatus | |
JP4600780B2 (en) | Display device and driving method thereof | |
JP4245057B2 (en) | Display device, driving method thereof, and electronic apparatus | |
JP4306753B2 (en) | Display device, driving method thereof, and electronic apparatus | |
JP2008287139A (en) | Display device, its driving method, and electronic equipment | |
KR101498571B1 (en) | Display, method for driving display, electronic apparatus | |
JP2008287141A (en) | Display device, its driving method, and electronic equipment | |
US8138999B2 (en) | Display device and electronic apparatus | |
JP2010113230A (en) | Pixel circuit, display device and electronic equipment | |
JP4591511B2 (en) | Display device and electronic device | |
JP2008197607A (en) | Pixel circuit, image display device and its driving method | |
US8203510B2 (en) | Display apparatus, driving method for display apparatus and electronic apparatus | |
JP2008203661A (en) | Image display and its driving method | |
JP5909759B2 (en) | Pixel circuit, display panel, display device, and electronic device | |
JP4985303B2 (en) | Display device, driving method thereof, and electronic apparatus | |
JP2009099777A (en) | Display unit, and electronic apparatus | |
JP2010139897A (en) | Display device and its driving method, and electronic apparatus | |
JP2010039117A (en) | Display, its driving method, and electronic device | |
JP2008203658A (en) | Display device and electronic equipment | |
JP5617962B2 (en) | Display device and electronic device | |
JP2008287140A (en) | Display device and electronic equipment | |
JP2009103871A (en) | Display device, driving method therefor and electronic equipment |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140227 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140603 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140722 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140819 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140901 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5617962 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S303 | Written request for registration of pledge or change of pledge |
Free format text: JAPANESE INTERMEDIATE CODE: R316303 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
S803 | Written request for registration of cancellation of provisional registration |
Free format text: JAPANESE INTERMEDIATE CODE: R316803 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |