JP5613572B2 - High frequency semiconductor module - Google Patents

High frequency semiconductor module Download PDF

Info

Publication number
JP5613572B2
JP5613572B2 JP2011008789A JP2011008789A JP5613572B2 JP 5613572 B2 JP5613572 B2 JP 5613572B2 JP 2011008789 A JP2011008789 A JP 2011008789A JP 2011008789 A JP2011008789 A JP 2011008789A JP 5613572 B2 JP5613572 B2 JP 5613572B2
Authority
JP
Japan
Prior art keywords
monitor
circuit board
line
semiconductor module
package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2011008789A
Other languages
Japanese (ja)
Other versions
JP2012151274A (en
Inventor
森谷　修
修 森谷
智博 千住
智博 千住
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2011008789A priority Critical patent/JP5613572B2/en
Publication of JP2012151274A publication Critical patent/JP2012151274A/en
Application granted granted Critical
Publication of JP5613572B2 publication Critical patent/JP5613572B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Amplifiers (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

本発明の実施形態は、高周波半導体モジュールに関する。   Embodiments described herein relate generally to a high-frequency semiconductor module.

１つのパッケージからより高い利得を得るために、パッケージ内で複数段のトランジスタが直接接続されている。その複数段のトランジスタ、複数の整合回路、複数のバイアス回路を１つの半導体基板上に形成する技術として、モノリシックマイクロ波集積回路（ＭＭＩＣ：Monolithic Microwave Integrated Circuit）が盛んに用いられている。ＭＭＩＣにおいては、半導体基板上に半導体デバイス、入出力整合回路、キャパシタ、電源供給ラインなどが、集積化されている（例えば、特許文献１乃至３参照。）。   In order to obtain higher gain from one package, a plurality of stages of transistors are directly connected in the package. A monolithic microwave integrated circuit (MMIC) has been actively used as a technique for forming such a plurality of stages of transistors, a plurality of matching circuits, and a plurality of bias circuits on one semiconductor substrate. In the MMIC, a semiconductor device, an input / output matching circuit, a capacitor, a power supply line, and the like are integrated on a semiconductor substrate (see, for example, Patent Documents 1 to 3).

多段型の高周波半導体モジュールでは、各段のインピーダンス変換を正しく行わないと、入力信号がうまく増幅されず、性能低下や、場合によっては発振などの問題を引き起こすことがある。このため、各段のインピーダンス変換を正しく行うためのインピーダンス整合が必要である。   In a multistage high-frequency semiconductor module, unless impedance conversion at each stage is performed correctly, the input signal is not amplified well, which may cause problems such as performance degradation and, in some cases, oscillation. For this reason, impedance matching is required for correctly performing impedance conversion at each stage.

従来、入力端側での整合状態及び出力端側での整合状態は、それぞれモニタすることができるため、正常な整合状態になるように整合回路を組むことが比較的容易である。しかしながら、入力端側と出力端側との中に位置する段間においては、回路状態をモニタする手段がないために整合状態の調整が困難であるという問題があった。   Conventionally, since the matching state on the input end side and the matching state on the output end side can be monitored, it is relatively easy to build a matching circuit so as to obtain a normal matching state. However, there is a problem that it is difficult to adjust the matching state between the stages located between the input end side and the output end side because there is no means for monitoring the circuit state.

特開２０００−４９５４９号公報JP 2000-49549 A 特開２００２−１１０７３７号公報JP 2002-110737 A 特開２００３−１１０３８１号公報JP 2003-110381 A

本発明が解決しようとする課題は、段間の整合状態を観測して整合回路の調整を行うことのできる高周波半導体モジュールを提供することである。   The problem to be solved by the present invention is to provide a high-frequency semiconductor module capable of adjusting a matching circuit by observing a matching state between stages.

実施形態の高周波半導体モジュールは、複数の半導体増幅素子を直列に接続して増幅を行う多段型の高周波半導体モジュールであって、パッケージ内に配置される回路基板に、前記半導体増幅素子間の段間における高周波信号をモニタするためのモニタ回路を具備し、前記モニタ回路は、モニタ用パターンと、このモニタ用パターンと電気的に接続するとともに前記パッケージに配設されるモニタ端子を具備し、前記半導体増幅素子間の高周波信号線は途中に切り欠き部が設けられ、この切り欠き部を間に挟み、前記高周波信号線と略対向するような位置関係で、前記モニタ用パターンが段間部に設けられている。
The high-frequency semiconductor module of the embodiment is a multi-stage high-frequency semiconductor module that performs amplification by connecting a plurality of semiconductor amplifying elements in series, and a circuit board disposed in a package has interstages between the semiconductor amplifying elements. A monitor circuit for monitoring a high frequency signal in the semiconductor device, the monitor circuit including a monitor pattern, a monitor terminal electrically connected to the monitor pattern and disposed in the package, and the semiconductor The high-frequency signal line between the amplifying elements is provided with a notch in the middle, and the monitor pattern is provided in the interstage part so that the notch is sandwiched therebetween and is substantially opposite to the high-frequency signal line. It has been.

第１の実施形態に係る高周波半導体モジュールを示す平面図である。It is a top view which shows the high frequency semiconductor module which concerns on 1st Embodiment. 第２の実施形態に係る高周波半導体モジュールを示す平面図である。It is a top view which shows the high frequency semiconductor module which concerns on 2nd Embodiment. 第３の実施形態に係る高周波半導体モジュールを示す平面図である。It is a top view which shows the high frequency semiconductor module which concerns on 3rd Embodiment. 多段モジュールの構成例を示す平面図である。It is a top view which shows the structural example of a multistage module.

以下、本発明の一実施形態について、図面を参照して説明する。尚、各図において同一箇所については同一の符号を付している。   Hereinafter, an embodiment of the present invention will be described with reference to the drawings. In addition, in each figure, the same code | symbol is attached | subjected about the same location.

以下に説明する各実施形態においては、ＦＥＴチップと回路基板、整合回路は別体の部品であることを必ずしも要しない。即ち、ＭＭＩＣ(Monolithic Microwave Integrated Circuit)のようにこれらの部品を一体で構成されている場合も含むものである。   In each of the embodiments described below, the FET chip, the circuit board, and the matching circuit are not necessarily separate components. That is, it includes the case where these components are integrally formed like a MMIC (Monolithic Microwave Integrated Circuit).

（第１の実施形態）
図１は、第１の実施形態に係る高周波半導体モジュールを示す平面図である。この高周波半導体モジュールは、図１に示すように、入力端子１及び出力端子２が設けられたパッケージ３内に、第１の回路基板４と第２の回路基板５が第１のＦＥＴチップ７を介して直列に接続され、第２の回路基板５と第３の回路基板６が第２のＦＥＴチップ８を介して直列に接続されている。入力端子１と第１のＦＥＴチップ７間は高周波信号線（以下、ＲＦラインという。）９で接続され、出力端子２と第２のＦＥＴチップ８間はＲＦライン９で接続されている。第１の回路基板４の入力端及び第３の回路基板６の出力端は、入力端子１及び出力端子２に接続されており、それぞれ外部のＲＦ入力、ＲＦ出力に利用される。 (First embodiment)
FIG. 1 is a plan view showing the high-frequency semiconductor module according to the first embodiment. As shown in FIG. 1, the high-frequency semiconductor module includes a first circuit board 4 and a second circuit board 5 in which a first FET chip 7 is placed in a package 3 provided with an input terminal 1 and an output terminal 2. The second circuit board 5 and the third circuit board 6 are connected in series via the second FET chip 8. The input terminal 1 and the first FET chip 7 are connected by a high frequency signal line (hereinafter referred to as RF line) 9, and the output terminal 2 and the second FET chip 8 are connected by an RF line 9. The input terminal of the first circuit board 4 and the output terminal of the third circuit board 6 are connected to the input terminal 1 and the output terminal 2, and are used for external RF input and RF output, respectively.

また、ＲＦライン９のインピーダンスと第１のＦＥＴチップ７あるいは第２のＦＥＴチップ８のインピーダンス、入力端子１あるいは出力端子２のインピーダンスについて、それぞれのインピーダンス変換を行い、高周波信号（以下、ＲＦ信号という。）が適切に増幅されるよう、整合回路パターン１０がＲＦライン９に設けられている。この整合回路パターン１０は、第１の回路基板４〜第３の回路基板６上に構成されていても良いし、チップコンデンサもしくは誘電体基板などの別部品で構成されていてもよい。尚、図１では、バイアス回路などのＲＦに関係ない部分は省略している。   The impedance of the RF line 9, the impedance of the first FET chip 7 or the second FET chip 8, and the impedance of the input terminal 1 or the output terminal 2 are respectively converted to high frequency signals (hereinafter referred to as RF signals). )) Is appropriately amplified, the matching circuit pattern 10 is provided on the RF line 9. The matching circuit pattern 10 may be formed on the first circuit board 4 to the third circuit board 6 or may be formed of another component such as a chip capacitor or a dielectric substrate. In FIG. 1, parts not related to RF such as a bias circuit are omitted.

第１の実施形態では、第１のＦＥＴチップ７と第２のＦＥＴチップ８間には、ＲＦライン９が配設されているが、このＲＦライン９は途中に切り欠き部９ａが設けられ、例えばボンディングワイヤ１３で電気的に接続されている。切り欠き部９ａを間に挟み、ＲＦライン９と略対向するような位置関係で、モニタ用パターン１１が段間部に設けられている。モニタ用パターン１１は、例えば５０Ωとなるように形成する。また、パッケージ３には、モニタ端子１２が設けられている。モニタ用パターン１１は、ＲＦライン９の状態をモニタするためのもので、モニタ端子１２にボンディングワイヤ等を用いて電気的に接続され、パッケージ外部からモニタすることが可能である。モニタ用パターン１１の長さは、モニタ用の用途から、短い方が好適である。   In the first embodiment, an RF line 9 is disposed between the first FET chip 7 and the second FET chip 8, but the RF line 9 is provided with a notch 9a in the middle. For example, they are electrically connected by bonding wires 13. The monitor pattern 11 is provided in the interstage portion in a positional relationship such that the notch portion 9a is sandwiched therebetween and substantially faces the RF line 9. The monitor pattern 11 is formed to be 50Ω, for example. The package 3 is provided with a monitor terminal 12. The monitor pattern 11 is for monitoring the state of the RF line 9, and is electrically connected to the monitor terminal 12 using a bonding wire or the like, and can be monitored from the outside of the package. The length of the monitor pattern 11 is preferably shorter for monitoring purposes.

ＲＦライン９とモニタ端子１２間は、普段は切り離しておいて、ＲＦ信号をモニタする場合に、接続する。ＲＦライン９とモニタ端子１２の接続は、ボンディングワイヤもしくは金箔等により容易に接続を変更することが可能である。したがって、各段のモニタを行わずに通常の多段モジュールとしての動作を行うことが容易である。   The RF line 9 and the monitor terminal 12 are usually disconnected, and are connected when monitoring an RF signal. The connection between the RF line 9 and the monitor terminal 12 can be easily changed by a bonding wire or a gold foil. Therefore, it is easy to perform an operation as a normal multi-stage module without monitoring each stage.

本実施形態によれば、簡易な構成でＲＦラインの状態をモニタすることができるので、段間の整合状態が確実に観測できる。   According to the present embodiment, since the state of the RF line can be monitored with a simple configuration, the matching state between the stages can be reliably observed.

（第２の実施形態）
図２は、第２の実施形態に係る高周波半導体モジュールを示す平面図である。この高周波半導体モジュールは、図２に示すように、パッケージ３の前段に入力端子１が配設され、パッケージ３の後段に出力端子２が配設されている。パッケージ３内の前段には、第１の回路基板４と第２の回路基板５が第１のＦＥＴチップ７を介して直列に接続され、パッケージ３内の後段には、第３の回路基板６と第４の回路基板１４が第２のＦＥＴチップ８を介して直列に接続されている。入力端子１と第１のＦＥＴチップ７間はＲＦライン９で接続され、出力端子２と第２のＦＥＴチップ８間はＲＦライン９で接続されている。第１の回路基板４の入力端は入力端子１に接続され、第４の回路基板１４の出力端は出力端子２に接続されており、それぞれ外部のＲＦ入力、ＲＦ出力に利用される。 (Second Embodiment)
FIG. 2 is a plan view showing the high-frequency semiconductor module according to the second embodiment. In this high-frequency semiconductor module, as shown in FIG. 2, the input terminal 1 is disposed at the front stage of the package 3, and the output terminal 2 is disposed at the rear stage of the package 3. The first circuit board 4 and the second circuit board 5 are connected in series via the first FET chip 7 in the front stage in the package 3, and the third circuit board 6 is in the rear stage in the package 3. And the fourth circuit board 14 are connected in series via the second FET chip 8. The input terminal 1 and the first FET chip 7 are connected by an RF line 9, and the output terminal 2 and the second FET chip 8 are connected by an RF line 9. The input terminal of the first circuit board 4 is connected to the input terminal 1, and the output terminal of the fourth circuit board 14 is connected to the output terminal 2, which are used for external RF input and RF output, respectively.

第１のＦＥＴチップ７と第２のＦＥＴチップ８間は略コ字状のＲＦライン９が配設されているが、このＲＦライン９は途中に切り欠き部９ａが設けられ、例えばボンディングワイヤ１３で電気的に接続されている。切り欠き部９ａの近傍であって、第３の回路基板６上には、ＲＦライン９の状態をモニタするモニタ用パターン１１が設けられている。モニタ用パターン１１は、例えば５０Ωとなるように形成する。また、パッケージ３には、モニタ端子１２が設けられている。また、ＲＦライン９のインピーダンスと第１のＦＥＴチップ７あるいは第２のＦＥＴチップ８のインピーダンス、入力端子１あるいは出力端子２のインピーダンスについて、それぞれのインピーダンス変換を行う目的で整合回路パターン１０がＲＦライン９に設けられている。   A substantially U-shaped RF line 9 is disposed between the first FET chip 7 and the second FET chip 8. The RF line 9 is provided with a notch 9 a in the middle, for example, a bonding wire 13. Are electrically connected. A monitor pattern 11 for monitoring the state of the RF line 9 is provided on the third circuit board 6 in the vicinity of the notch 9a. The monitor pattern 11 is formed to be 50Ω, for example. The package 3 is provided with a monitor terminal 12. In addition, the matching circuit pattern 10 is used to convert the impedance of the RF line 9, the impedance of the first FET chip 7 or the second FET chip 8, and the impedance of the input terminal 1 or the output terminal 2. 9 is provided.

第２の実施形態によれば、ＲＦラインはモニタ端子のすぐそばを通るため、ボンディングワイヤ等でＲＦラインとモニタ端子とを直接接続することが可能である。第１の実施形態に比較してより正確に段間におけるＲＦ信号のモニタをすることが可能である。   According to the second embodiment, since the RF line passes by the monitor terminal, it is possible to directly connect the RF line and the monitor terminal with a bonding wire or the like. Compared with the first embodiment, it is possible to monitor the RF signal between stages more accurately.

（第３の実施形態）
図３は、第３の実施形態に係る高周波半導体モジュールを示す平面図である。本実施形態では、多段モジュールの段数が前段、中段、後段から成る３段で構成されている。この高周波半導体モジュールは、図３に示すように、パッケージ３の前段に入力端子１が配設され、パッケージ３の後段に出力端子２が配設されている。パッケージ３内の前段には、第１の回路基板４と第２の回路基板５が第１のＦＥＴチップ７を介して直列に接続され、パッケージ３内の中段には、第３の回路基板６と第４の回路基板１４が第２のＦＥＴチップ８を介して直列に接続され、パッケージ３内の後段には、第５の回路基板１５と第６の回路基板１６が第３のＦＥＴチップ１７を介して直列に接続されている。入力端子１と第１のＦＥＴチップ７間はＲＦライン９で接続され、出力端子２と第３のＦＥＴチップ１７間はＲＦライン９で接続されている。第１の回路基板４の入力端は入力端子１に接続され、第６の回路基板１６の出力端は出力端子２に接続されており、それぞれ外部のＲＦ入力、ＲＦ出力に利用される。 (Third embodiment)
FIG. 3 is a plan view showing the high-frequency semiconductor module according to the third embodiment. In this embodiment, the number of stages of the multistage module is configured with three stages including a front stage, a middle stage, and a rear stage. In this high-frequency semiconductor module, as shown in FIG. 3, the input terminal 1 is arranged at the front stage of the package 3, and the output terminal 2 is arranged at the rear stage of the package 3. The first circuit board 4 and the second circuit board 5 are connected in series via the first FET chip 7 in the front stage in the package 3, and the third circuit board 6 is in the middle stage in the package 3. And the fourth circuit board 14 are connected in series via the second FET chip 8, and the fifth circuit board 15 and the sixth circuit board 16 are connected to the third FET chip 17 at the rear stage in the package 3. Are connected in series. The input terminal 1 and the first FET chip 7 are connected by an RF line 9, and the output terminal 2 and the third FET chip 17 are connected by an RF line 9. The input terminal of the first circuit board 4 is connected to the input terminal 1, and the output terminal of the sixth circuit board 16 is connected to the output terminal 2, which are used for external RF input and RF output, respectively.

第１のＦＥＴチップ７と第２のＦＥＴチップ８間は略コ字状のＲＦライン９が配設されているが、このＲＦライン９は途中に第１の切り欠き部９ｂが設けられ、例えばボンディングワイヤ１３で電気的に接続されている。同様に、第２のＦＥＴチップ８と第３のＦＥＴチップ１７間は略コ字状のＲＦライン９が配設されているが、このＲＦライン９も途中に第２の切り欠き部９ｃ、第３の切り欠き部９ｄが設けられ、ボンディングワイヤ１３で電気的に接続されている。   A substantially U-shaped RF line 9 is disposed between the first FET chip 7 and the second FET chip 8, and the RF line 9 is provided with a first notch 9b on the way, for example, They are electrically connected by bonding wires 13. Similarly, a substantially U-shaped RF line 9 is disposed between the second FET chip 8 and the third FET chip 17, and the RF line 9 also includes a second notch 9c and a second notch. 3 notches 9 d are provided and are electrically connected by bonding wires 13.

第１の切り欠き部９ｂの近傍であって、第３の回路基板６上には、ＲＦライン９の状態をモニタする第１のモニタ用パターン１８が設けられている。第２の切り欠き部９ｃの近傍であって、第４の回路基板１４上には、ＲＦライン９の状態をモニタする第２のモニタ用パターン１９が設けられている。各モニタ用パターン１８，１９は、例えば５０Ωとなるように形成する。   A first monitor pattern 18 for monitoring the state of the RF line 9 is provided on the third circuit board 6 in the vicinity of the first notch 9b. A second monitor pattern 19 for monitoring the state of the RF line 9 is provided on the fourth circuit board 14 in the vicinity of the second notch 9c. Each of the monitor patterns 18 and 19 is formed to be, for example, 50Ω.

また、パッケージ３には、第１のモニタ用パターン１８に接続する第１のモニタ端子２０及び第２のモニタ用パターン１９に接続する第２のモニタ端子２１が、それぞれ設けられている。第１のモニタ端子２０は前段と中段の段間を観測するのに用い、第２のモニタ端子２１は中段と後段の段間を観測するのに用いる。また、ＲＦライン９のインピーダンスと第１のＦＥＴチップ７あるいは第２のＦＥＴチップ８あるいは第３のＦＥＴチップ１７のインピーダンス、入力端子１あるいは出力端子２のインピーダンスについて、それぞれのインピーダンス変換を行う目的で整合回路パターン１０がＲＦライン９に設けられている。   Further, the package 3 is provided with a first monitor terminal 20 connected to the first monitor pattern 18 and a second monitor terminal 21 connected to the second monitor pattern 19. The first monitor terminal 20 is used for observing the space between the front and middle stages, and the second monitor terminal 21 is used for observing the space between the middle and rear stages. For the purpose of impedance conversion of the impedance of the RF line 9, the impedance of the first FET chip 7, the second FET chip 8 or the third FET chip 17 and the impedance of the input terminal 1 or the output terminal 2, respectively. A matching circuit pattern 10 is provided on the RF line 9.

第３の実施形態によれば、前段、中段、後段の各段間におけるモニタが可能となるため、従来はモニタが困難であった中段のモニタを行うことが可能である。   According to the third embodiment, monitoring can be performed between the preceding, middle, and subsequent stages, so that it is possible to monitor the middle stage, which was conventionally difficult to monitor.

多段モジュールの構成は、上述した実施形態に限られず、各種のバリエーションが可能である。例えば、図４に示すように、後段が２段となっている構成でもよい。また、前段を２段に構成してもよい。   The configuration of the multistage module is not limited to the above-described embodiment, and various variations are possible. For example, as shown in FIG. 4, a configuration in which the subsequent stage has two stages may be employed. Also, the previous stage may be configured in two stages.

上述したように、各実施形態によれば、多段型モジュールにおいて各段の性能を個別に引き出すことが可能となり、多段型モジュールの性能向上を容易に図ることが可能である。また、必要に応じてもモニタの取り外しが可能であるため、故障発生時の要因調査を容易にすることができる。   As described above, according to each embodiment, the performance of each stage in the multistage module can be extracted individually, and the performance of the multistage module can be easily improved. Moreover, since the monitor can be removed even if necessary, it is possible to easily investigate the cause of the failure.

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。   Although several embodiments of the present invention have been described, these embodiments are presented by way of example and are not intended to limit the scope of the invention. These novel embodiments can be implemented in various other forms, and various omissions, replacements, and changes can be made without departing from the scope of the invention. These embodiments and modifications thereof are included in the scope and gist of the invention, and are included in the invention described in the claims and the equivalents thereof.

１・・・入力端子
２・・・出力端子
３・・・パッケージ
４・・・第１の回路基板
５・・・第２の回路基板
６・・・第３の回路基板
７・・・第１のＦＥＴチップ
８・・・第２のＦＥＴチップ
９・・・ＲＦライン
９ａ・・・切り欠き部
１０・・・整合回路パターン
１１・・・モニタ用パターン
１２・・・モニタ端子
１３・・・ボンディングワイヤ DESCRIPTION OF SYMBOLS 1 ... Input terminal 2 ... Output terminal 3 ... Package 4 ... 1st circuit board 5 ... 2nd circuit board 6 ... 3rd circuit board 7 ... 1st FET chip 8 ... second FET chip 9 ... RF line 9a ... notch 10 ... matching circuit pattern 11 ... monitor pattern 12 ... monitor terminal 13 ... bonding Wire

Claims (2)

複数の半導体増幅素子を直列に接続して増幅を行う多段型の高周波半導体モジュールであって、
パッケージ内に配置される回路基板に、前記半導体増幅素子間の段間における高周波信号をモニタするためのモニタ回路を具備し、
前記モニタ回路は、モニタ用パターンと、このモニタ用パターンと電気的に接続するとともに前記パッケージに配設されるモニタ端子を具備し、
前記半導体増幅素子間の高周波信号線は途中に切り欠き部が設けられ、この切り欠き部を間に挟み、前記高周波信号線と略対向するような位置関係で、前記モニタ用パターンが段間部に設けられている高周波半導体モジュール。 A multi-stage high-frequency semiconductor module that performs amplification by connecting a plurality of semiconductor amplification elements in series,
A circuit board disposed in a package includes a monitor circuit for monitoring a high-frequency signal between stages of the semiconductor amplifying elements ,
The monitor circuit includes a monitor pattern and a monitor terminal electrically connected to the monitor pattern and disposed in the package,
The high-frequency signal line between the semiconductor amplifying elements is provided with a notch in the middle, and the monitor pattern is in an interstage part with a positional relationship such that the notch is sandwiched therebetween and substantially faces the high-frequency signal line. High-frequency semiconductor module provided in 各段のインピーダンス整合をとる整合回路パターンが、高周波信号線に設けられている請求項１に記載の高周波半導体モジュール。 The high-frequency semiconductor module according to claim 1, wherein a matching circuit pattern for impedance matching at each stage is provided on the high-frequency signal line.
JP2011008789A 2011-01-19 2011-01-19 High frequency semiconductor module Active JP5613572B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011008789A JP5613572B2 (en) 2011-01-19 2011-01-19 High frequency semiconductor module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011008789A JP5613572B2 (en) 2011-01-19 2011-01-19 High frequency semiconductor module

Publications (2)

Publication Number Publication Date
JP2012151274A JP2012151274A (en) 2012-08-09
JP5613572B2 true JP5613572B2 (en) 2014-10-22

Family

ID=46793262

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011008789A Active JP5613572B2 (en) 2011-01-19 2011-01-19 High frequency semiconductor module

Country Status (1)

Country Link
JP (1) JP5613572B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014203846A (en) * 2013-04-01 2014-10-27 株式会社東芝 High frequency semiconductor module
JP2016019068A (en) * 2014-07-07 2016-02-01 株式会社東芝 High frequency amplifier

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2586817B2 (en) * 1993-12-15 1997-03-05 日本電気株式会社 Hybrid integrated circuit device
JP2003078102A (en) * 2001-09-06 2003-03-14 Mitsubishi Electric Corp Flip-chip amplifier
JP2009081177A (en) * 2007-09-25 2009-04-16 Nec Electronics Corp Field-effect transistor, semiconductor chip, and semiconductor device
JP5125796B2 (en) * 2008-06-19 2013-01-23 ミツミ電機株式会社 Semiconductor integrated circuit device

Also Published As

Publication number Publication date
JP2012151274A (en) 2012-08-09

Similar Documents

Publication Publication Date Title
TWI580044B (en) Compound semiconductor device and power amplifier module
US11437362B2 (en) Multi-cavity package having single metal flange
JP5472265B2 (en) Power amplification circuit and high frequency module
JP5361934B2 (en) Power amplifier
JP2012029239A (en) Doherty amplifier
JP2005516444A6 (en) Compensated RF amplifier device
JP5424790B2 (en) High power amplifier
US20150366099A1 (en) Wireless communication module
JP2007312031A (en) Electronic device
JP2018019231A (en) Power amplification module
JP2019220873A (en) Power amplifier circuit
JP5545189B2 (en) Amplifier and communication device
JP5613572B2 (en) High frequency semiconductor module
JP6265415B2 (en) Amplifier
JP2006086329A (en) Power amplifier module
JP5913442B2 (en) Doherty amplifier
JP2011044812A (en) High-frequency power amplifier
JP2001156242A (en) Multi-stage amplifier device
JP6532618B2 (en) High frequency circuit and high frequency power amplifier
US9225300B2 (en) Configurable power amplifier and related construction method
US20200274503A1 (en) High-frequency front-end circuit
JP6373779B2 (en) High frequency semiconductor device
JP4994588B2 (en) High power differential amplifier
JP2014203846A (en) High frequency semiconductor module
JP2022115385A (en) high frequency module

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130805

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140509

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140520

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140717

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140812

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140908

R151 Written notification of patent or utility model registration

Ref document number: 5613572

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151