JP5608181B2 - Power converter - Google Patents

Power converter Download PDF

Info

Publication number
JP5608181B2
JP5608181B2 JP2012001948A JP2012001948A JP5608181B2 JP 5608181 B2 JP5608181 B2 JP 5608181B2 JP 2012001948 A JP2012001948 A JP 2012001948A JP 2012001948 A JP2012001948 A JP 2012001948A JP 5608181 B2 JP5608181 B2 JP 5608181B2
Authority
JP
Japan
Prior art keywords
circuit
output
input current
switch
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2012001948A
Other languages
Japanese (ja)
Other versions
JP2012100529A (en
Inventor
浩幸 庄司
玲彦 叶田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Appliances Inc
Original Assignee
Hitachi Appliances Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Appliances Inc filed Critical Hitachi Appliances Inc
Priority to JP2012001948A priority Critical patent/JP5608181B2/en
Publication of JP2012100529A publication Critical patent/JP2012100529A/en
Application granted granted Critical
Publication of JP5608181B2 publication Critical patent/JP5608181B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Dc-Dc Converters (AREA)
  • Inverter Devices (AREA)

Description

本発明は、電源の交流を可変電圧の直流又は交流に変換する電力変換装置に係り、特に電力変換回路を構成する半導体スイッチング素子の損失を低減する技術に関する。   The present invention relates to a power conversion device that converts alternating current of a power source into direct current or alternating current of a variable voltage, and more particularly to a technique for reducing a loss of a semiconductor switching element constituting a power conversion circuit.

交流電源電圧を直流に変換する電力変換装置において、交流電源と負荷とをトランスなどを介して絶縁する絶縁型AC−DCコンバータが知られている。このような絶縁型AC−DCコンバータの一例として、特許文献1の図1に記載された力率改善機能を有する1段型のコンバータが提案されている。これによれば、2つのダイオードの直列回路と、2つの双方向スイッチ(自己消弧型半導体スイッチとダイオードとの並列回路)の直列回路と、コンデンサとを互いに並列接続し、2つのダイオードの直列接続点と2つの双方向スイッチの直列接続点にインダクタを介して交流電源を接続し、一方の双方向スイッチに並列にトランスとインダクタとコンデンサの直列回路を接続して、主スイッチング回路を構成している。そして、主スイッチング回路のトランスの2次側にセンタタップダイオード整流回路を設けて直流に変換して出力するように構成されている。   2. Description of the Related Art In a power conversion device that converts an alternating current power supply voltage into direct current, an insulation type AC-DC converter that insulates an alternating current power supply and a load via a transformer or the like is known. As an example of such an insulated AC-DC converter, a one-stage converter having a power factor improving function described in FIG. According to this, a series circuit of two diodes, a series circuit of two bidirectional switches (a parallel circuit of a self-extinguishing semiconductor switch and a diode), and a capacitor are connected in parallel to each other, and two diodes are connected in series. An AC power supply is connected to the connection point and the series connection point of two bidirectional switches via an inductor, and a series circuit of a transformer, inductor and capacitor is connected in parallel to one bidirectional switch to form a main switching circuit. ing. A center tap diode rectifier circuit is provided on the secondary side of the transformer of the main switching circuit so as to be converted into a direct current and output.

特許文献1の主スイッチング回路を制御する制御回路は、直流出力電圧の指令値と検出値の偏差を低減するように三角波の周波数を可変し、この三角波と一定の基準信号(例えば、三角波の波高値の1/2)とを比較して、2つの双方向スイッチのオンオフ信号のスイッチング周波数を制御して、直流出力電圧を制御するように構成されている。これによれば、交流電源電圧の瞬時値に応じて三角波状の入力電流が流れることから、力率改善の効果が得られる。   The control circuit that controls the main switching circuit of Patent Document 1 varies the frequency of the triangular wave so as to reduce the deviation between the command value and the detected value of the DC output voltage, and this triangular wave and a constant reference signal (for example, a triangular wave) Compared with 1/2 of the high value, the DC output voltage is controlled by controlling the switching frequency of the on / off signals of the two bidirectional switches. According to this, since a triangular wave-shaped input current flows according to the instantaneous value of the AC power supply voltage, an effect of improving the power factor can be obtained.

また、特許文献1の図3には、2つの双方向スイッチの直列回路に並列接続されたコンデンサの端子電圧の指令値と検出値との偏差を低減するように、三角波と比較する基準信号を可変して、2つの双方向スイッチのオンオフの比率を可変する制御回路が記載されている。   FIG. 3 of Patent Document 1 shows a reference signal to be compared with a triangular wave so as to reduce a deviation between a command value and a detection value of a terminal voltage of a capacitor connected in parallel to a series circuit of two bidirectional switches. A control circuit is described that is variable to vary the on / off ratio of the two bidirectional switches.

さらに、特許文献1の図9、図13に記載された主スイッチング回路は、第1〜第3の双方向スイッチを直列に接続し、この直列回路に2つのダイオードの直列回路とコンデンサをそれぞれ並列に接続し、第2と第3の双方向スイッチの直列接続点と2つのダイオードの直列接続点との間にインダクタを介して交流電源を接続し、第2と第3の双方向スイッチの直列回路に並列にトランスとインダクタとコンデンサの直列回路を接続して、主スイッチング回路を構成している。そして、主スイッチング回路のトランスの2次側にセンタタップダイオード整流回路を設けて直流に変換して出力するように構成されている。これらの双方向スイッチングの制御回路は、第1の双方向スイッチと、第2と第3の双方向スイッチの2つのグループに分けて、上述の制御回路と同様に、交流電圧の極性に合わせて交互にスイッチング制御するように構成されている。   Further, in the main switching circuit described in FIG. 9 and FIG. 13 of Patent Document 1, first to third bidirectional switches are connected in series, and a series circuit of two diodes and a capacitor are connected in parallel to this series circuit. And an AC power source is connected via an inductor between the series connection point of the second and third bidirectional switches and the series connection point of the two diodes, and the second and third bidirectional switches are connected in series. A main switching circuit is configured by connecting a series circuit of a transformer, an inductor, and a capacitor in parallel with the circuit. A center tap diode rectifier circuit is provided on the secondary side of the transformer of the main switching circuit so as to be converted into a direct current and output. These bidirectional switching control circuits are divided into two groups, a first bidirectional switch and second and third bidirectional switches, and in accordance with the polarity of the AC voltage, as in the control circuit described above. It is configured to perform switching control alternately.

特開2003−23775号公報JP 2003-23775 A

しかし、特許文献1の図1の制御回路によれば、2つの双方向スイッチのオンオフ比はスイッチング周波数にかかわらず0.5:0.5の一定比率となる。一方、図3の制御回路によれば、2つの双方向スイッチのオンオフ比は変化する。いずれにしても、特許文献1のコンバータの入力電流は、双方向スイッチのオン期間に電源の瞬時電圧にほぼ比例した電流が流れ、オフ期間に減少してゼロになる三角波状の断続したパルス波形の電流となる。三角波パルス電流のゼロ期間が限りなく短い臨界モードであれば、ローパスフィルタを通して得られる電流波形はきれいな正弦波となる。しかし、出力直流電圧を制御するためにスイッチング周波数が変わるため、三角波パルス電流のゼロ期間が発生して入力電流波形が歪む問題がある。また、電力が小さい場合は、このような電流の断続モードでも力率改善を行うことはできるが、電力が大きくなると三角波パルス電流のピーク値が大きくなる。したがって、インダクタが飽和しないような大きなコアを必要とし、大きなピーク電流を遮断するために、スイッチ回路のスイッチング損失が増加する問題がある。   However, according to the control circuit of FIG. 1 of Patent Document 1, the on / off ratio of the two bidirectional switches is a constant ratio of 0.5: 0.5 regardless of the switching frequency. On the other hand, according to the control circuit of FIG. 3, the on / off ratios of the two bidirectional switches change. In any case, the input current of the converter of Patent Document 1 is an intermittent pulse waveform in the form of a triangular waveform in which a current substantially proportional to the instantaneous voltage of the power supply flows during the ON period of the bidirectional switch and decreases to zero during the OFF period. Current. If the zero period of the triangular pulse current is as short as possible, the current waveform obtained through the low-pass filter is a clean sine wave. However, since the switching frequency is changed in order to control the output DC voltage, there is a problem that a zero period of the triangular pulse current is generated and the input current waveform is distorted. Also, when the power is small, the power factor can be improved even in such a current intermittent mode, but the peak value of the triangular pulse current increases as the power increases. Therefore, a large core that does not saturate the inductor is required, and a large peak current is cut off. Therefore, there is a problem that switching loss of the switch circuit increases.

これらの問題は、絶縁型AC−DCコンバータに限らず、電源の交流の力率改善制御を行いながら、可変電圧の交流に変換する電力変換装置にも共通する問題である。   These problems are not limited to insulating AC-DC converters, but are common to power converters that convert AC to a variable voltage while performing AC power factor improvement control of the power supply.

本発明が解決しようとする課題は、入力電流を連続モードで力率改善を行いながら出力電力を制御するとともに、電力変換に係るスイッチング損失を低減することができる電力変換装置を提供することにある。   The problem to be solved by the present invention is to provide a power converter capable of controlling the output power while improving the power factor in the continuous mode and reducing the switching loss related to power conversion. .

上記課題を解決するため、 本発明の電力変換装置は、第1のダイオードと第2のダイオードを順極性に直列接続してなる整流アームと、半導体スイッチング素子とダイオードを逆並列に接続してなる第1と第2のスイッチ回路が、前記ダイオードを互いに逆極性にして直列接続されてなる第1のスイッチアームと、半導体スイッチング素子とダイオードを逆並列に接続してなる第3のスイッチ回路に第1のキャパシタが直列接続されてなる第2のスイッチアームと、第2のキャパシタと第2のインダクタの直列回路を有する出力回路とを備え、前記整流アームと第1のスイッチアームが並列に接続され、前記整流アームの第1のダイオードと第2のダイオードの接続点と、第1のスイッチアームの第1と第2のスイッチ回路の接続点との間に第1のインダクタを介して交流電源が接続され、第2のキャパシタと第2のインダクタの直列回路が前記整流アームと第1のスイッチアームに並列に接続され、第2のスイッチアームは、前記整流アームと前記整流アームに並列に、又は前記出力回路の第2のインダクタに並列に接続して主スイッチング回路を構成してなることを特徴とする。   In order to solve the above-described problems, a power conversion device according to the present invention includes a rectifying arm in which a first diode and a second diode are connected in series in forward polarity, and a semiconductor switching element and a diode connected in antiparallel. The first and second switch circuits include a first switch arm in which the diodes are connected in series with opposite polarities, and a third switch circuit in which a semiconductor switching element and a diode are connected in antiparallel. A second switch arm in which one capacitor is connected in series; and an output circuit having a series circuit of a second capacitor and a second inductor, wherein the rectifying arm and the first switch arm are connected in parallel. Between the connection point of the first diode and the second diode of the rectifying arm and the connection point of the first and second switch circuits of the first switch arm. An AC power source is connected via a first inductor, a series circuit of a second capacitor and a second inductor is connected in parallel to the rectifying arm and the first switch arm, and the second switch arm is connected to the rectifying unit. A main switching circuit is configured by connecting in parallel with the arm and the rectifying arm or in parallel with the second inductor of the output circuit.

本発明によれば、入力電流誤差と出力電圧誤差の大きい方の誤差に基づいて第1と第2のスイッチ回路の半導体スイッチング素子をオンオフ制御することにより、力率改善制御系よりも出力(電圧又は電流)制御系を優先して制御することにより、出力(電圧又は電流)が安定し、結果的に入力電流波形の歪も抑制される。また、入力電流を連続モードで力率改善を行いながら出力電力を制御するとともに、電力変換に係るスイッチング損失を低減することができる。   According to the present invention, on / off control of the semiconductor switching elements of the first and second switch circuits is performed based on the larger error of the input current error and the output voltage error, so that the output (voltage) is higher than that of the power factor correction control system. Alternatively, the output (voltage or current) is stabilized by preferentially controlling the current) control system, and as a result, distortion of the input current waveform is also suppressed. In addition, while controlling the output power while improving the power factor in the continuous mode in the input current, it is possible to reduce the switching loss related to the power conversion.

さらに、前記各半導体スイッチング素子をオンオフ制御する制御回路を備え、前記制御回路は、前記出力回路の出力指令値と出力検出値の出力電圧誤差に基づいて第1と第2のスイッチ回路の半導体スイッチング素子をオンオフする出力制御系と、前記出力電圧誤差に前記交流電源の電圧検出値を乗じて生成される入力電流指令値と前記交流電源からの入力電流検出値との入力電流誤差と前記出力電圧誤差の大きい方の誤差に基づいて第1と第2のスイッチ回路の半導体スイッチング素子をオンオフする力率改善制御系とを備え、第1と第2のスイッチ回路の半導体スイッチング素子の少なくとも一方がオフされている期間に第3のスイッチ回路の半導体スイッチング素子をオンする構成とすることができる。   Further, a control circuit for controlling on / off of each of the semiconductor switching elements is provided, and the control circuit performs semiconductor switching of the first and second switch circuits based on an output voltage error between an output command value of the output circuit and an output detection value. An output control system for turning on and off the element; an input current error between the input current command value generated by multiplying the output voltage error by a voltage detection value of the AC power supply and an input current detection value from the AC power supply; and the output voltage A power factor correction control system that turns on and off the semiconductor switching elements of the first and second switch circuits based on the error having the larger error, and at least one of the semiconductor switching elements of the first and second switch circuits is off. In this case, the semiconductor switching element of the third switch circuit can be turned on during the period.

また、本発明において、出力回路は、第2のキャパシタと少なくともトランスの一次巻線を含む第2のインダクタとの直列回路と、トランスの二次巻線に接続された整流回路を含み、整流回路により整流された直流を出力とすることができる。この場合において、トランスは2つの二次巻線を備え、整流回路は2つの二次巻線の電圧をそれぞれ整流する2つの整流回路と、この2つの整流回路の出力電圧を平滑する第3のキャパシタを備え、該第3のキャパシタの端子電圧を直流出力とすることができる。   In the present invention, the output circuit includes a series circuit of a second capacitor and a second inductor including at least a primary winding of the transformer, and a rectifier circuit connected to the secondary winding of the transformer. The rectified direct current can be output. In this case, the transformer includes two secondary windings, the rectification circuit includes two rectification circuits that rectify the voltages of the two secondary windings, respectively, and a third voltage that smoothes the output voltages of the two rectification circuits. A capacitor is provided, and the terminal voltage of the third capacitor can be a DC output.

また、出力回路の第2のインダクタとして、負荷である誘導加熱コイルを用いることができ、これによれば可変電流の交流出力を得ることができる。この場合の制御回路は、上記の制御回路の出力回路の出力電圧に代えて誘導加熱コイルに流れる出力電流を検出し、検出された出力電流と出力電流指令値との誤差を第1の増幅手段において増幅すればよい。   In addition, an induction heating coil as a load can be used as the second inductor of the output circuit, and according to this, an AC output with a variable current can be obtained. The control circuit in this case detects an output current flowing in the induction heating coil instead of the output voltage of the output circuit of the control circuit, and an error between the detected output current and the output current command value is a first amplifying means. In this case, amplification may be performed.

さらに、前記制御回路は、前記出力回路の出力電圧を検出する出力電圧検出回路と、該出力電圧検出回路により検出された出力電圧と出力電圧指令値との出力電圧誤差を求める第1の比較手段と、前記出力電圧誤差とPWM搬送波とを比較してPWM信号を生成する第1のPWM信号生成回路と、前記交流電源の入力電圧を検出する入力電圧検出回路と、入力電流を検出する入力電流検出回路と、前記出力電圧誤差に基づき入力電流指令値を生成する入力電流指令手段と、該入力電流指令値と前記入力電流検出回路により検出された入力電流検出値との入力電流誤差を求める第2の比較手段と、前記入力電流誤差とPWM搬送波とを比較してPWM信号を生成する第2のPWM信号生成回路と、第1のPWM信号生成回路から出力されるPWM信号に基づいて第2のスイッチ回路の半導体スイッチング素子をオンオフするドライブ信号を生成し、第2のPWM信号生成回路から出力されるPWM信号に基づいて第1のスイッチ回路の半導体スイッチング素子をオンオフするドライブ信号を生成し、第1と第2のスイッチ回路の半導体スイッチング素子の少なくとも一方がオフされている期間に第3のスイッチ回路の半導体スイッチング素子をオンするドライブ信号を生成するドライブ信号生成回路を備えて構成することができる。   Further, the control circuit includes an output voltage detection circuit that detects an output voltage of the output circuit, and a first comparison unit that obtains an output voltage error between the output voltage detected by the output voltage detection circuit and an output voltage command value. A first PWM signal generation circuit that compares the output voltage error with a PWM carrier wave to generate a PWM signal, an input voltage detection circuit that detects an input voltage of the AC power supply, and an input current that detects an input current A detection circuit; input current command means for generating an input current command value based on the output voltage error; and a first current error for obtaining an input current error between the input current command value and the input current detection value detected by the input current detection circuit. 2, a second PWM signal generation circuit that compares the input current error with the PWM carrier wave to generate a PWM signal, and a PW output from the first PWM signal generation circuit A drive signal for turning on / off the semiconductor switching element of the second switch circuit is generated based on the signal, and the semiconductor switching element of the first switch circuit is turned on / off based on the PWM signal output from the second PWM signal generation circuit. A drive signal generation circuit for generating a drive signal and generating a drive signal for turning on the semiconductor switching element of the third switch circuit during a period when at least one of the semiconductor switching elements of the first and second switch circuits is turned off It can be prepared.

また、前記出力回路は、第2のキャパシタと少なくとも誘導加熱コイルを含む第2のインダクタとの直列回路であり、前記誘導加熱コイルに流れる交流電流を出力とすることができる。   The output circuit is a series circuit of a second capacitor and a second inductor including at least an induction heating coil, and can output an alternating current flowing through the induction heating coil.

また、前記制御回路は、前記出力回路の出力電流を検出する出力電流検出回路と、該出力電流検出回路により検出された出力電流と出力電流指令値との誤差を求める第1の比較手段と、第1の比較手段の出力とPWM搬送波とを比較してPWM信号を生成する第1のPWM信号生成回路と、前記交流電源の入力電圧を検出する入力電圧検出回路と、入力電流を検出する入力電流検出回路と、前記入力電圧検出回路により検出された入力電圧検出値と第1の比較手段の出力に基づき入力電流指令値を生成する入力電流指令手段と、該入力電流指令値と前記入力電流検出回路により検出された入力電流検出値との誤差を求める第2の比較手段と、前記入力電流誤差と前記出力電圧誤差の大きい方の誤差に基づいてとPWM搬送波とを比較してPWM信号を生成する第2のPWM信号生成回路と、第1のPWM信号生成回路から出力されるPWM信号に基づいて第2のスイッチ回路の半導体スイッチング素子をオンオフするドライブ信号を生成し、第2のPWM信号生成回路から出力されるPWM信号に基づいて第1のスイッチ回路の半導体スイッチング素子をオンオフするドライブ信号を生成し、第1と第2のスイッチ回路の半導体スイッチング素子の少なくとも一方がオフされている期間に第3のスイッチ回路の半導体スイッチング素子をオンするドライブ信号を生成するドライブ信号生成回路を備えて構成することができる。   The control circuit includes an output current detection circuit that detects an output current of the output circuit, and a first comparison unit that calculates an error between the output current detected by the output current detection circuit and an output current command value; A first PWM signal generation circuit that generates a PWM signal by comparing the output of the first comparison means and the PWM carrier wave, an input voltage detection circuit that detects an input voltage of the AC power supply, and an input that detects an input current A current detection circuit; input current command means for generating an input current command value based on the detected input voltage value detected by the input voltage detection circuit and the output of the first comparison means; the input current command value and the input current; A second comparison means for obtaining an error from the input current detection value detected by the detection circuit; and a PWM carrier wave is compared with the PWM carrier based on the error of the input current error and the output voltage error which is larger A second PWM signal generation circuit for generating a signal, and a drive signal for turning on and off the semiconductor switching element of the second switch circuit based on the PWM signal output from the first PWM signal generation circuit, A drive signal for turning on and off the semiconductor switching element of the first switch circuit is generated based on the PWM signal output from the PWM signal generation circuit, and at least one of the semiconductor switching elements of the first and second switch circuits is turned off. A drive signal generation circuit for generating a drive signal for turning on the semiconductor switching element of the third switch circuit during a certain period can be provided.

本発明によれば、入力電流を連続モードで力率改善を行いながら出力電力を制御するとともに、電力変換に係るスイッチング損失を低減することができる。   According to the present invention, it is possible to control the output power while improving the power factor of the input current in the continuous mode, and to reduce the switching loss related to the power conversion.

本発明の電力変換装置に関連する参考例1の回路構成図である。It is a circuit block diagram of the reference example 1 relevant to the power converter device of this invention. 参考例1の動作波形である。6 is an operation waveform of Reference Example 1. 参考例1の動作モード説明図である。6 is an explanatory diagram of an operation mode of Reference Example 1. FIG. 本発明の電力変換装置に関連する参考例2の回路構成図である。It is a circuit block diagram of the reference example 2 relevant to the power converter device of this invention. 本発明の電力変換装置の実施例1の回路構成図である。It is a circuit block diagram of Example 1 of the power converter device of this invention. 実施例1の制御動作を説明する図である。FIG. 6 is a diagram for explaining a control operation according to the first embodiment. 実施例1の制御動作を説明する図である。FIG. 6 is a diagram for explaining a control operation according to the first embodiment. 実施例1の動作モード説明図である。FIG. 3 is an explanatory diagram of an operation mode according to the first embodiment. 実施例1の動作モード説明図である。FIG. 3 is an explanatory diagram of an operation mode according to the first embodiment. 本発明の電力変換装置の実施例2の回路構成図である。It is a circuit block diagram of Example 2 of the power converter device of this invention. 本発明の電力変換装置の実施例3の回路構成図である。It is a circuit block diagram of Example 3 of the power converter device of this invention.

以下、本発明の電力変換装置を、参考例及び実施例に基づいて説明する。
(参考例1)
Hereinafter, the power converter of the present invention is explained based on a reference example and an example.
(Reference Example 1)

図1に、本発明の電力変換装置に関連する参考例1の回路構成図を示す。図1に示すように、スイッチング回路10は、ダイオードD1、D2がそれぞれ逆並列に接続された2つの半導体のスイッチング素子Q1、Q2からなる双方向スイッチ回路を、ダイオードD1、D2を互いに逆極性に直列接続してなる双方向の第1のスイッチアームと、ダイオードD3、D4がそれぞれ逆並列に接続された2つの半導体スイッチング素子Q3、Q4からなる双方向スイッチ回路を、ダイオードD3、D4を互いに逆極性に直列接続してなる双方向の第2のスイッチアームとを有して構成されている。   In FIG. 1, the circuit block diagram of the reference example 1 relevant to the power converter device of this invention is shown. As shown in FIG. 1, the switching circuit 10 includes a bidirectional switch circuit composed of two semiconductor switching elements Q1 and Q2 in which diodes D1 and D2 are connected in antiparallel, and diodes D1 and D2 with opposite polarities. A bidirectional switch circuit composed of two semiconductor switching elements Q3 and Q4 in which the first bidirectional switch arm connected in series and the diodes D3 and D4 are connected in antiparallel, and the diodes D3 and D4 are reversed. And a bidirectional second switch arm connected in series with the polarity.

第1のスイッチアームは、インダクタL1を介して交流電源ACに並列接続されている。第2のスイッチアームは、キャパシタC1を介して第1のスイッチアームに並列接続されている。また、第1のスイッチアームには、インダクタL2とトランスT1の一次巻線とキャパシタC2の直列回路が並列に接続されている。なお、この直列回路は、第2のスイッチアームに並列に接続してもよい。また、インダクタL2は、トランスT1の漏れインダクタンスを利用することも可能である。   The first switch arm is connected in parallel to the AC power supply AC via the inductor L1. The second switch arm is connected in parallel to the first switch arm via the capacitor C1. In addition, a series circuit of an inductor L2, a primary winding of the transformer T1, and a capacitor C2 is connected in parallel to the first switch arm. This series circuit may be connected in parallel to the second switch arm. The inductor L2 can also use the leakage inductance of the transformer T1.

トランスT1には、2つの二次巻線N2、N3が設けられている。各二次巻線N2、N3は、それぞれダイオードD5、D6によって整流された電圧がキャパシタC3により平滑されて、負荷RLに直流電圧を出力するようになっている。本参考例の出力回路は、インダクタL2とトランスT1の一次巻線とキャパシタC2の直列回路と、トランスT1の二次巻線N2、N3と、ダイオードD5、D6とキャパシタC3とからなる整流回路を含んで構成されている。   Two secondary windings N2 and N3 are provided in the transformer T1. In each of the secondary windings N2 and N3, the voltage rectified by the diodes D5 and D6 is smoothed by the capacitor C3, and a DC voltage is output to the load RL. The output circuit of this reference example includes a rectifier circuit including a series circuit of an inductor L2, a primary winding of a transformer T1, and a capacitor C2, secondary windings N2 and N3 of the transformer T1, diodes D5 and D6, and a capacitor C3. It is configured to include.

第1、第2のスイッチアームからなるスイッチング回路10は、ドライブ回路75により駆動される。ドライブ回路75は、制御回路から出力されるドライブ信号Q1〜Q4−Dutyを増幅して、各半導体スイッチング素子Q1〜Q4をオンオフ制御するようになっている。   The switching circuit 10 including the first and second switch arms is driven by a drive circuit 75. The drive circuit 75 amplifies the drive signals Q1 to Q4-Duty output from the control circuit and controls on / off of the semiconductor switching elements Q1 to Q4.

本参考例の制御回路は、入力電圧検出回路71、電流センサ73、入力電流検出回路74、正負判別回路76、出力電圧検出回路72、PWM信号生成回路94、ドライブ信号生成回路97を含んで構成されている。   The control circuit of this reference example includes an input voltage detection circuit 71, a current sensor 73, an input current detection circuit 74, a positive / negative discrimination circuit 76, an output voltage detection circuit 72, a PWM signal generation circuit 94, and a drive signal generation circuit 97. Has been.

入力電圧検出回路71は、交流電源ACの交流電圧を検出して絶対値回路91に入力する。絶対値回路91は、交流電圧検出値の絶対値を求めて、乗算器78に入力する。電流センサ73は、交流電源ACに流れる入力電流を検出して、入力電流検出回路74に入力する。入力電流検出回路74は、入力電流を絶対値回路92に入力する。絶対値回路92は、入力電流検出値の絶対値を求めて、増幅器79に入力する。正負判別回路76は、入力電圧検出回路71の出力が正のときは「H」、負のときは「L」の信号を出力する。   The input voltage detection circuit 71 detects the AC voltage of the AC power supply AC and inputs it to the absolute value circuit 91. The absolute value circuit 91 calculates an absolute value of the AC voltage detection value and inputs it to the multiplier 78. The current sensor 73 detects an input current flowing through the AC power supply AC and inputs the detected current to the input current detection circuit 74. The input current detection circuit 74 inputs the input current to the absolute value circuit 92. The absolute value circuit 92 obtains the absolute value of the input current detection value and inputs it to the amplifier 79. The positive / negative discrimination circuit 76 outputs a signal “H” when the output of the input voltage detection circuit 71 is positive, and outputs an “L” signal when it is negative.

出力電圧検出回路72は、出力回路のキャパシタC3の端子電圧を検出し、出力電圧検出値を比較増幅器77に入力する。比較増幅器77は、出力電圧指令値と出力電圧検出値とを比較して誤差を求め、その誤差を増幅して乗算器78に入力する。乗算器78は、出力電圧指令値と出力電圧検出値との誤差に、交流電圧検出値の絶対値を乗算し、入力電流指令値として比較増幅器79に入力する。比較増幅器79は、入力される入力電流指令値と入力電流検出値の絶対値を比較して誤差を求め、その誤差を増幅してPWM信号生成回路94に入力する。   The output voltage detection circuit 72 detects the terminal voltage of the capacitor C3 of the output circuit, and inputs the output voltage detection value to the comparison amplifier 77. The comparison amplifier 77 compares the output voltage command value with the output voltage detection value to obtain an error, amplifies the error, and inputs the error to the multiplier 78. The multiplier 78 multiplies the error between the output voltage command value and the output voltage detection value by the absolute value of the AC voltage detection value, and inputs it to the comparison amplifier 79 as an input current command value. The comparison amplifier 79 compares the input current command value input and the absolute value of the input current detection value to obtain an error, amplifies the error, and inputs the error to the PWM signal generation circuit 94.

PWM信号生成回路94は、比較増幅器79から出力される入力電流指令値と入力電流検出値の誤差と、PWM搬送波とを比較してPWM信号を生成してドライブ信号生成回路97に入力する。ドライブ信号生成回路97は、複数の論理ゲートから構成され、PWM信号生成回路94から入力されるPWM信号に基づいて、各スイッチング素子Q1〜Q4のドライブ信号Q1〜Q4−Dutyを生成する。つまり、正負判別回路76から出力される交流電源ACの電圧極性が正「H」の半周期と、負「L」の半周期にあわせて、第1と第2のスイッチアームのスイッチング素子Q1〜Q4のうち、入力電流及び出力制御を担うスイッチング素子(Q1、Q3)又は(Q2、Q4)を交互にオンオフし、他方のスイッチング素子(Q2、Q4)又は(Q1、Q3)をオンにするドライブ信号を生成する。   The PWM signal generation circuit 94 compares the error between the input current command value output from the comparison amplifier 79 and the input current detection value with the PWM carrier wave, generates a PWM signal, and inputs the PWM signal to the drive signal generation circuit 97. The drive signal generation circuit 97 includes a plurality of logic gates, and generates drive signals Q1 to Q4-Duty of the switching elements Q1 to Q4 based on the PWM signal input from the PWM signal generation circuit 94. That is, the switching elements Q <b> 1 to 1 of the first and second switch arms are matched to the half cycle of positive “H” and negative “L” of the AC power supply AC output from the positive / negative discrimination circuit 76. Drive which turns on / off switching elements (Q1, Q3) or (Q2, Q4) responsible for input current and output control among Q4 and turns on the other switching elements (Q2, Q4) or (Q1, Q3) Generate a signal.

このように構成される参考例1の動作について、次に説明する。図2に交流電源ACの電圧V(AC)と入力電流I(AC)及びスイッチング回路10の各スイッチング素子のドライブ信号を示す。ドライブ信号生成回路97は交流電源ACの電圧極性が正のときは、スイッチング素子Q2、Q4をオン状態とし、スイッチング素子Q1とQ3を交互にオンオフする。逆に極性が負のときは、スイッチング素子Q1、Q3をオン状態とし、スイッチング素子Q2とQ4を交互にオンオフする。   Next, the operation of the reference example 1 configured as described above will be described. FIG. 2 shows the voltage V (AC) and input current I (AC) of the AC power supply AC and the drive signal of each switching element of the switching circuit 10. When the voltage polarity of AC power supply AC is positive, drive signal generation circuit 97 turns on switching elements Q2 and Q4 and turns on and off switching elements Q1 and Q3 alternately. Conversely, when the polarity is negative, the switching elements Q1 and Q3 are turned on, and the switching elements Q2 and Q4 are alternately turned on and off.

図3に、交流電源ACの電圧極性が正のときの各スイッチング素子のドライブ信号と素子電流及びインダクタL1の電流と2次側整流ダイオードD5の電流波形I(D5)を示す。スイッチング素子Q1がオンするとAC−L1−Q1−Q2の経路で電流I(Q1)が流れインダクタL1にエネルギーI(L1)が蓄積される。一方、DC−DCコンバータ側は、キャパシタC2の蓄積電荷によりC2−N1−L2−Q1−Q2の経路で電流I(Q2)が流れトランスT1にエネルギーが蓄積される。ここで、スイッチング素子Q2は同期整流動作となっており、高耐圧でもオン抵抗の小さいスーパージャンクション構造のMOSFETを用いることにより、導通損失を小さくすることができる。   FIG. 3 shows the drive signal of each switching element, the element current, the current of the inductor L1, and the current waveform I (D5) of the secondary side rectifier diode D5 when the voltage polarity of the AC power supply AC is positive. When switching element Q1 is turned on, current I (Q1) flows through the path of AC-L1-Q1-Q2, and energy I (L1) is accumulated in inductor L1. On the other hand, on the DC-DC converter side, current I (Q2) flows through the path C2-N1-L2-Q1-Q2 by the accumulated charge of the capacitor C2, and energy is accumulated in the transformer T1. Here, the switching element Q2 has a synchronous rectification operation, and the conduction loss can be reduced by using a MOSFET having a super junction structure with a low on-resistance even with a high breakdown voltage.

次に、Q1がオフすると、インダクタL1、L2の蓄積エネルギーによってL1−Q4−D3−C1−ACの経路と、L2−Q4−D3−C1−C2−N1の経路で環流電流が流れる。この間にQ3がオンすると、L1−Q4−Q3−C1−ACの経路と、L2−Q4−Q3−C1−C2−N1の経路で電流I(Q3)が流れる。Q3はD3が導通状態、即ち素子電圧がゼロボルトの状態でターンオンするため、ゼロボルトスイッチング(以後、ZVSという)動作となりターンオン損失は発生しない。   Next, when Q1 is turned off, the circulating current flows through the path L1-Q4-D3-C1-AC and the path L2-Q4-D3-C1-C2-N1 by the energy stored in the inductors L1 and L2. When Q3 is turned on during this period, current I (Q3) flows through the path L1-Q4-Q3-C1-AC and the path L2-Q4-Q3-C1-C2-N1. Since Q3 is turned on when D3 is in a conductive state, that is, when the element voltage is zero volts, a zero-volt switching (hereinafter referred to as ZVS) operation is performed and no turn-on loss occurs.

一方、2次側はトランスT1の蓄積エネルギーによりN2−D5−C3の経路で電流が流れ、フライバック動作によって出力側に電力が供給される。このようにACの電圧極性が正のときはN1とN2間で電力の授受が行われる。L2の蓄積エネルギーがゼロになるとL1の蓄積エネルギーによってAC−L1−L2−N1−C2の経路で電流が流れ続ける。一方、DC-DCコンバータ側は、キャパシタC1の蓄積電荷によりC1−Q3−Q4−L2−N1−C2の経路で電流I(Q3)が流れる。次にQ3がオフすると、L2の蓄積エネルギーによってL2−N1−C2−Q2−D1の経路で電流が流れ、この間にQ1をオンすることによりZVS動作を実現できる。   On the other hand, on the secondary side, current flows through the path N2-D5-C3 by the energy stored in the transformer T1, and power is supplied to the output side by the flyback operation. As described above, when the AC voltage polarity is positive, power is transferred between N1 and N2. When the stored energy of L2 becomes zero, the current continues to flow through the path of AC-L1-L2-N1-C2 by the stored energy of L1. On the other hand, on the DC-DC converter side, current I (Q3) flows through the path C1-Q3-Q4-L2-N1-C2 due to the accumulated charge in the capacitor C1. Next, when Q3 is turned off, a current flows through the path of L2-N1-C2-Q2-D1 by the stored energy of L2, and ZVS operation can be realized by turning on Q1 during this time.

L2の蓄積エネルギーがゼロになると前述のL1、T1にエネルギーが蓄積されるモードに戻り、以後ACの電圧極性が正の期間、この動作を繰り返す。ACの電圧極性が負のときは、スイッチング素子Q1、Q3とそれぞれQ2、Q4の役割を交代し、トランスT1のN1とN3間で電力の授受が行われる。このように、L1の電流が連続して流れる電流連続モードにおいて、インダクタL2の蓄積エネルギーを利用することによりスイッチング素子Q1からQ4をZVS動作で駆動することができる。   When the stored energy of L2 becomes zero, the mode returns to the above-described mode in which energy is stored in L1 and T1, and thereafter this operation is repeated while the AC voltage polarity is positive. When the voltage polarity of AC is negative, the roles of switching elements Q1 and Q3 and Q2 and Q4 are changed, and power is transferred between N1 and N3 of transformer T1. As described above, in the continuous current mode in which the current of L1 continuously flows, the switching elements Q1 to Q4 can be driven by the ZVS operation by using the energy stored in the inductor L2.

上述したように、参考例1においては、比較増幅器77で求めた出力電圧指令値と出力電圧検出値の出力電圧誤差と、正負判別回路76から出力される交流電源の電圧極性に基づいて、第1と第2のスイッチアームの半導体スイッチング素子(Q1、Q2、Q3、Q4)のうち入力電流及び出力制御を担う半導体スイッチング素子(例えば、Q1、Q3)を交互にオンオフし、他方の半導体スイッチング素子(Q2、Q4)をオンする構成としているから、入力電流がゼロになる期間を無くして、電流連続モードで力率改善を行ないながら、キャパシタC3の端子電圧である出力電圧を可変制御することができる。また、大きなコアのインダクタを設ける必要がないから、インダクタの小形化が可能であり、電力変換に係るスイッチング損失を低減することができる。   As described above, in Reference Example 1, based on the output voltage command value obtained by the comparison amplifier 77, the output voltage error between the detected output voltage values, and the voltage polarity of the AC power source output from the positive / negative discrimination circuit 76, Of the semiconductor switching elements (Q1, Q2, Q3, Q4) of the first and second switch arms, the semiconductor switching elements (for example, Q1, Q3) responsible for input current and output control are alternately turned on and off, and the other semiconductor switching element Since (Q2, Q4) is turned on, the output voltage, which is the terminal voltage of the capacitor C3, can be variably controlled while improving the power factor in the current continuous mode without the period in which the input current becomes zero. it can. In addition, since it is not necessary to provide a large core inductor, the inductor can be miniaturized and the switching loss associated with power conversion can be reduced.

なお、参考例1において、インダクタL2、1次巻線N1、キャパシタC2の直列回路は第2の双方向スイッチアームに並列に接続しても前記同様にL1の電流を連続して流すとともに、全スイッチング素子のZVS動作が可能である。   In Reference Example 1, even if the series circuit of the inductor L2, the primary winding N1, and the capacitor C2 is connected in parallel to the second bidirectional switch arm, the current of L1 flows continuously in the same manner as described above. The ZVS operation of the switching element is possible.

また、図1には示していないが、各スイッチング素子Q1〜Q4にスナバコンデンサを接続することにより、各スイッチング素子のターンオフ時の遮断電流によって、スナバコンデンサを充電あるいは放電することにより、素子に印加される電圧の変化を抑制してターンオフ損失を低減できる。また、スナバコンデンサは第1又は第2のスイッチアーム間に接続しても同様の効果が得られる。   Although not shown in FIG. 1, by applying a snubber capacitor to each switching element Q1 to Q4, the snubber capacitor is charged or discharged by a cut-off current at the time of turn-off of each switching element. The turn-off loss can be reduced by suppressing the change of the applied voltage. The same effect can be obtained even if the snubber capacitor is connected between the first and second switch arms.

また、図1では、スイッチング素子としてMOSFETを用いているが、これに代えてIGBTやトランジスタを用いることができる。   In FIG. 1, a MOSFET is used as the switching element, but an IGBT or a transistor can be used instead.

また、第1又は第2のスイッチアームを、逆並列に接続した逆耐圧機能付きパワー半導体スイッチング素子で構成しても構わない。   Further, the first or second switch arm may be constituted by a power semiconductor switching element with a reverse withstand voltage function connected in antiparallel.

さらに、ダイオードD5、D6は、MOSFETを用いた同期整流回路に置き換えても構わない。   Furthermore, the diodes D5 and D6 may be replaced with a synchronous rectifier circuit using a MOSFET.

また、参考例1では、第2のスイッチアームがキャパシタC1を介して第1のスイッチアームに並列接続されている例を示したが、キャパシタC1側をトランスT1とキャパシタC2との接続点に接続するようにしてもよい。つまり、第2のスイッチアームをキャパシタC1を介して、インダクタL2とトランスT1の直列回路に並列に接続するようにしてもよい。
(参考例2)
In Reference Example 1, the second switch arm is connected in parallel to the first switch arm via the capacitor C1, but the capacitor C1 side is connected to the connection point between the transformer T1 and the capacitor C2. You may make it do. That is, the second switch arm may be connected in parallel to the series circuit of the inductor L2 and the transformer T1 via the capacitor C1.
(Reference Example 2)

図4に、本発明の電力変換装置に関連する参考例2の回路構成図を示す。図4に示すように、参考例2は、交流電力を交流電力に変換する点が、参考例1と異なる。図1と同一部分については同一符号を付して説明は省略する。   In FIG. 4, the circuit block diagram of the reference example 2 relevant to the power converter device of this invention is shown. As shown in FIG. 4, Reference Example 2 is different from Reference Example 1 in that AC power is converted into AC power. The same parts as those in FIG.

参考例2は、誘導加熱コイルLrに高周波の交流電流を流し、金属性の被加熱物を電磁誘導加熱する電力変換装置の例である。被加熱物は、図示しないが誘導加熱コイルLrと磁気結合される。   Reference Example 2 is an example of a power conversion device that applies high-frequency alternating current to the induction heating coil Lr and electromagnetically heats a metallic object to be heated. Although not shown, the object to be heated is magnetically coupled to the induction heating coil Lr.

図示のように、本実施例の出力回路は、第2のキャパシタC2と誘導加熱コイルLrとの直列回路で構成されている。そして、誘導加熱コイルLrに流れる出力電流を電流センサ80と出力電流検出回路81により検出し、比較増幅器77において出力電流指令との誤差を求めて増幅し、この誤差を低減するように、スイッチング素子Q1〜Q4をスイッチング制御するようにしている。   As shown in the figure, the output circuit of this embodiment is composed of a series circuit of a second capacitor C2 and an induction heating coil Lr. Then, the output current flowing through the induction heating coil Lr is detected by the current sensor 80 and the output current detection circuit 81, and an error from the output current command is obtained and amplified by the comparison amplifier 77, and the switching element is reduced so as to reduce this error. Q1 to Q4 are subjected to switching control.

したがって、参考例2によれば、参考例1と同一の効果が得られるほか、誘導加熱コイルLrの供給する出力電流を指令値に制御することができる。   Therefore, according to the reference example 2, the same effect as the reference example 1 can be obtained, and the output current supplied from the induction heating coil Lr can be controlled to the command value.

図5に、本発明の電力変換装置の実施例1の回路構成図を示す。図5に示すように、整流アームは、ダイオードD11とダイオードD12を順極性に直列接続して形成されている。第1のスイッチアームは、半導体のスイッチング素子Q1、Q2とダイオードD1、D2をそれぞれ逆並列に接続してなる第1と第2のスイッチ回路が、ダイオードD1、D2を互いに逆極性にして直列接続して形成されている。第2のスイッチアームは、半導体のスイッチング素子Q3とダイオードD3を逆並列に接続してなる第3のスイッチ回路にキャパシタC1が直列接続されて形成されている。   In FIG. 5, the circuit block diagram of Example 1 of the power converter device of this invention is shown. As shown in FIG. 5, the rectifying arm is formed by connecting a diode D11 and a diode D12 in series with a forward polarity. The first switch arm is composed of first and second switch circuits formed by connecting semiconductor switching elements Q1 and Q2 and diodes D1 and D2 in antiparallel, and the diodes D1 and D2 are connected in series with opposite polarities. Is formed. The second switch arm is formed by connecting a capacitor C1 in series to a third switch circuit formed by connecting a semiconductor switching element Q3 and a diode D3 in antiparallel.

整流アームと第1及び第2のスイッチアームは互いに並列に接続されている。第1と第2のスイッチアームにより、スイッチング回路10が形成されている。整流アームのダイオードD11とダイオードD12の接続点と、第1のスイッチアームのスイッチング素子Q1、Q2の接続点との間に、インダクタL1を介して交流電源ACが接続されている。   The rectifying arm and the first and second switch arms are connected in parallel to each other. A switching circuit 10 is formed by the first and second switch arms. An AC power supply AC is connected via an inductor L1 between a connection point between the diode D11 and the diode D12 of the rectifying arm and a connection point of the switching elements Q1 and Q2 of the first switch arm.

また、第1のスイッチアームには、インダクタL2とトランスT1の一次巻線とキャパシタC2の直列回路が並列に接続されている。また、インダクタL2は、トランスT1の漏れインダクタンスを利用することも可能である。トランスT1には、二次巻線N2が設けられている。二次巻線N2は、ダイオードD5によって整流された電圧がキャパシタC3により平滑されて、負荷RLに直流電圧を出力するようになっている。ダイオードD5はMOSFETを用いた同期整流回路に置き換えても構わない。   In addition, a series circuit of an inductor L2, a primary winding of the transformer T1, and a capacitor C2 is connected in parallel to the first switch arm. The inductor L2 can also use the leakage inductance of the transformer T1. The transformer T1 is provided with a secondary winding N2. In the secondary winding N2, the voltage rectified by the diode D5 is smoothed by the capacitor C3, and a DC voltage is output to the load RL. The diode D5 may be replaced with a synchronous rectifier circuit using a MOSFET.

スイッチング回路10の各スイッチング素子Q1〜Q3をオンオフ制御する制御回路は、キャパシタC3の端子電圧を検出する出力電圧検出回路72と、出力電圧検出回路72により検出された出力電圧検出値と出力電圧指令値との出力電圧誤差を求めて増幅する比較増幅器77と、出力電圧誤差とPWM搬送波とを比較してPWM信号を生成する第1のPWM信号生成回路96を備えている。   A control circuit that controls on / off of each switching element Q1 to Q3 of the switching circuit 10 includes an output voltage detection circuit 72 that detects a terminal voltage of the capacitor C3, an output voltage detection value detected by the output voltage detection circuit 72, and an output voltage command. A comparison amplifier 77 that obtains and amplifies the output voltage error from the value and a first PWM signal generation circuit 96 that generates the PWM signal by comparing the output voltage error and the PWM carrier wave are provided.

また、交流電源ACの入力電圧を検出する入力電圧検出回路71と、入力電流を検出する電流センサ73及び入力電流検出回路74とを備えている。入力電圧検出回路71は、交流電源ACの交流電圧を検出して絶対値回路91に入力する。絶対値回路91は、交流電圧検出値の絶対値を求めて、乗算器78に入力する。電流センサ73は、交流電源ACに流れる入力電流を検出して、入力電流検出回路74に入力する。入力電流検出回路74は、入力電流を絶対値回路92に入力する。絶対値回路92は、入力電流検出値の絶対値を求めて、増幅器79に入力する。正負判別回路76は、入力電圧検出回路71の出力が正のときは「H」、負のときは「L」の信号を出力する。   Further, an input voltage detection circuit 71 that detects an input voltage of the AC power supply AC, a current sensor 73 that detects an input current, and an input current detection circuit 74 are provided. The input voltage detection circuit 71 detects the AC voltage of the AC power supply AC and inputs it to the absolute value circuit 91. The absolute value circuit 91 calculates an absolute value of the AC voltage detection value and inputs it to the multiplier 78. The current sensor 73 detects an input current flowing through the AC power supply AC and inputs the detected current to the input current detection circuit 74. The input current detection circuit 74 inputs the input current to the absolute value circuit 92. The absolute value circuit 92 obtains the absolute value of the input current detection value and inputs it to the amplifier 79. The positive / negative discrimination circuit 76 outputs a signal “H” when the output of the input voltage detection circuit 71 is positive, and outputs an “L” signal when it is negative.

実施例1の各スイッチング素子Q1〜Q3のドライブ信号を生成する制御系は、出力電圧制御系95と力率改善制御系90とを備えて構成されている。出力電圧制御系95は、比較増幅器77により求められた出力電圧誤差とPWM搬送波とを比較してPWM信号を生成する第1のPWM信号生成回路を備えている。一方、力率改善制御系90は、比較増幅器77から出力される出力電圧誤差に絶対値回路91から出力される交流電圧検出値の絶対値を乗算する乗算器78を備えている。乗算器78の出力は、入力電流指令値として比較増幅器79に入力される。比較増幅器79は、入力される入力電流指令値と絶対値回路92から出力される入力電流検出値の絶対値を比較して入力電流誤差を求めて増幅するようになっている。比較増幅器79から出力される入力電流誤差は最大値回路93に入力される。最大値回路93は、比較増幅器79から出力される入力電流誤差と比較増幅器77から出力される出力電圧誤差とを比較して、大きい方を第2のPWM信号生成回路94に入力するようになっている。PWM信号生成回路94は、最大値回路93から出力される出力電圧誤差又は入力電流誤差とPWM搬送波とを比較してPWM信号を生成するようになっている。   The control system that generates the drive signals for the switching elements Q1 to Q3 according to the first embodiment includes an output voltage control system 95 and a power factor correction control system 90. The output voltage control system 95 includes a first PWM signal generation circuit that compares the output voltage error obtained by the comparison amplifier 77 with a PWM carrier wave to generate a PWM signal. On the other hand, the power factor correction control system 90 includes a multiplier 78 that multiplies the output voltage error output from the comparison amplifier 77 by the absolute value of the AC voltage detection value output from the absolute value circuit 91. The output of the multiplier 78 is input to the comparison amplifier 79 as an input current command value. The comparison amplifier 79 compares the input current command value input and the absolute value of the input current detection value output from the absolute value circuit 92 to obtain and amplify the input current error. The input current error output from the comparison amplifier 79 is input to the maximum value circuit 93. The maximum value circuit 93 compares the input current error output from the comparison amplifier 79 with the output voltage error output from the comparison amplifier 77, and inputs the larger one to the second PWM signal generation circuit 94. ing. The PWM signal generation circuit 94 compares the output voltage error or input current error output from the maximum value circuit 93 with the PWM carrier wave, and generates a PWM signal.

PWM信号生成回路94とPWM信号生成回路96により生成されたPWM信号は、それぞれドライブ信号生成回路97に入力される。ドライブ信号生成回路97は、複数の論理ゲートから構成され、PWM信号生成回路94、96から入力されるPWM信号に基づいて、各スイッチング素子Q1〜Q3のドライブ信号Q1〜Q3−Dutyを生成する。つまり、正負判別回路76から出力される交流電源ACの電圧極性が正「H」の半周期と、負「L」の半周期にあわせて、第1のスイッチアームのスイッチング素子Q1、Q2をオンオフし、スイッチング素子Q1、Q2の少なくとも一方がオフのときに、第2のスイッチアームのスイッチング素子Q3をオンにするドライブ信号を生成する。   The PWM signals generated by the PWM signal generation circuit 94 and the PWM signal generation circuit 96 are input to the drive signal generation circuit 97, respectively. The drive signal generation circuit 97 includes a plurality of logic gates, and generates drive signals Q1 to Q3-Duty of the switching elements Q1 to Q3 based on the PWM signals input from the PWM signal generation circuits 94 and 96. That is, the switching elements Q1 and Q2 of the first switch arm are turned on / off in accordance with the half cycle in which the voltage polarity of the AC power supply AC output from the positive / negative discrimination circuit 76 is positive “H” and negative “L”. When at least one of the switching elements Q1 and Q2 is off, a drive signal for turning on the switching element Q3 of the second switch arm is generated.

このように構成される実施例1の動作について次に説明する。参考例1では、力率改善制御と出力電圧制御のスイッチング素子を各々別けて制御することはできない。そのため、力率改善制御を優先すると出力電圧の変動が大きくなり、出力電圧制御を優先すると入力電流波形が歪み正弦波状の波形が得られないという問題がある。つまり、図6に、本実施例1に参考例1の制御回路を適用した場合の動作波形を示す。同図では、交流電源ACの電圧をV(AC)、入力電流をI(AC)、出力電圧をV(C3)、増幅器77の電圧をV(77)、増幅器79の電圧をV(79)で表す。図において、矢印で示した期間、出力電圧の誤差量であるV(77)に対し、入力電流波形の誤差量V(79)は増減関係が一致しない。すなわち、力率改善制御と出力電圧制御が両立できないことから、結果的には入力電流I(AC)も歪み、出力電圧V(C3)の変動も大きくなることがわかる。   Next, the operation of the first embodiment configured as described above will be described. In Reference Example 1, the switching elements for power factor correction control and output voltage control cannot be controlled separately. Therefore, if priority is given to the power factor correction control, the fluctuation of the output voltage becomes large, and if priority is given to the output voltage control, the input current waveform is distorted and a sinusoidal waveform cannot be obtained. That is, FIG. 6 shows operation waveforms when the control circuit of Reference Example 1 is applied to the first embodiment. In the figure, the voltage of the AC power supply AC is V (AC), the input current is I (AC), the output voltage is V (C3), the voltage of the amplifier 77 is V (77), and the voltage of the amplifier 79 is V (79). Represented by In the figure, the increase / decrease relationship of the error amount V (79) of the input current waveform does not match the error amount V (77) of the output voltage during the period indicated by the arrow. That is, since power factor improvement control and output voltage control cannot be compatible, the input current I (AC) is also distorted and the output voltage V (C3) fluctuates as a result.

そこで、本実施例1は、交流電源ACの電圧極性が正のときは、スイッチング素子Q1を入力電流波形制御すなわち力率改善制御の主素子とし、スイッチング素子Q2を出力電圧制御の主素子として制御するようにしている。このため、入力電流波形制御と出力電圧制御の機能を両立させることができる。なお、交流電源ACの電圧極性が負のときは、スイッチング素子Q1とQ2の役割を交代することに同様に性能を満足できる。   Therefore, in the first embodiment, when the voltage polarity of the AC power supply AC is positive, the switching element Q1 is controlled as a main element for input current waveform control, that is, power factor correction control, and the switching element Q2 is controlled as a main element for output voltage control. Like to do. For this reason, the functions of the input current waveform control and the output voltage control can be made compatible. When the voltage polarity of the AC power supply AC is negative, the performance can be similarly satisfied by changing the roles of the switching elements Q1 and Q2.

具体的には、本実施例1においては、力率改善制御系90として比較増幅器77と比較増幅器79の最大値を出力する最大値回路93をPWM信号生成回路94の前段に設けた点、及び、出力電圧制御系95として比較増幅器77の出力を基にPWM信号を生成するPWM信号生成回路96を設けた点が参考例1と相違する。   Specifically, in the first embodiment, a maximum value circuit 93 that outputs the maximum values of the comparison amplifier 77 and the comparison amplifier 79 as the power factor improvement control system 90 is provided in the previous stage of the PWM signal generation circuit 94, and The difference from the first embodiment is that a PWM signal generation circuit 96 that generates a PWM signal based on the output of the comparison amplifier 77 is provided as the output voltage control system 95.

PWM信号生成回路94、96は同期信号により各々同期してPWM信号を出力する。ドライブ信号生成回路97は、PWM信号生成回路94、96と正負判別回路76の出力を基にQ1からQ3のドライブ信号を生成する。本実施例1では、力率改善制御系90よりも出力電圧制御系95を優先してスイッチング素子Q1とQ2を制御し、その外側で力率改善制御を行う系を構築している。   The PWM signal generation circuits 94 and 96 each output a PWM signal in synchronization with the synchronization signal. The drive signal generation circuit 97 generates drive signals Q1 to Q3 based on the outputs of the PWM signal generation circuits 94 and 96 and the positive / negative discrimination circuit 76. In the first embodiment, the output voltage control system 95 is prioritized over the power factor improvement control system 90 to control the switching elements Q1 and Q2, and a system for performing power factor improvement control outside thereof is constructed.

図7は、図6に対比して示した本実施例1の動作波形であり、交流電源ACの電圧をV(AC)、入力電流をI(AC)、出力電圧をV(C3)、増幅器77の電圧をV(77)、増幅器79の電圧をV(79)で表す。図において、スイッチング素子Q1、Q2は出力電圧誤差であるV(77)が優先され制御されるため、出力電圧V(C3)は安定し、結果的に入力電流I(AC)の歪みも抑制された波形が得られる。   FIG. 7 shows operation waveforms of the first embodiment shown in comparison with FIG. 6. The voltage of the AC power supply AC is V (AC), the input current is I (AC), the output voltage is V (C3), and the amplifier. The voltage of 77 is represented by V (77), and the voltage of the amplifier 79 is represented by V (79). In the figure, since the switching elements Q1 and Q2 are controlled with priority given to the output voltage error V (77), the output voltage V (C3) is stabilized, and as a result, distortion of the input current I (AC) is also suppressed. Waveform is obtained.

図8に、交流電源ACの電圧極性が正のときの各スイッチング素子のドライブ信号と素子電流及びインダクタL1、L2の電流と2次側整流ダイオードD5の電流波形を示す。スイッチング素子Q1とQ2がオン状態の場合、AC−L1−D11−Q1の経路でインダクタL1にエネルギーを蓄積する電流とキャパシタC2の蓄積電荷によりC2−N1−L2−Q1−Q2の経路でトランスT2にエネルギーを蓄積する電流が流れる。   FIG. 8 shows the drive signal of each switching element, the element current, the currents of the inductors L1 and L2, and the current waveform of the secondary rectifier diode D5 when the voltage polarity of the AC power supply AC is positive. When the switching elements Q1 and Q2 are in the ON state, the transformer T2 passes through the path C2-N1-L2-Q1-Q2 by the current stored in the inductor L1 through the path AC-L1-D11-Q1 and the accumulated charge in the capacitor C2. A current that accumulates energy flows through.

本実施例1は、前述の通りスイッチング素子Q1を入力電流波形制御の主素子とし、スイッチング素子Q2を出力電圧制御の主素子として制御する。そのため、Q1がオフするタイミングの方がQ2のオフタイミングより遅い条件において力率改善制御と出力電圧制御が成り立つ。すなわち、Q1とQ2が共にオン状態のとき出力電圧が制御され、Q1がオンでQ2がオフ状態のとき入力電流波形が制御される。Q2がオフするとインダクタL2の蓄積エネルギーによってL2−D3−C1−C2−N1の経路で環流電流が流れる。この間にQ3がオンすると、環流電流はL2−Q3−C1−C2−N1の経路で流れるため、Q3は同期整流動作となり、高耐圧でもオン抵抗の小さいスーパージャンクション構造のMOSFETを用いれば導通損失は小さくなる。Q3はD3が導通状態、即ち素子電圧がゼロボルトの状態でターンオンするため、ZVS動作となりターンオン損失は発生しない。   In the first embodiment, as described above, the switching element Q1 is controlled as a main element for input current waveform control, and the switching element Q2 is controlled as a main element for output voltage control. Therefore, power factor improvement control and output voltage control are established under the condition that the timing when Q1 is turned off is later than the timing when Q2 is turned off. That is, the output voltage is controlled when both Q1 and Q2 are on, and the input current waveform is controlled when Q1 is on and Q2 is off. When Q2 is turned off, a circulating current flows through the path L2-D3-C1-C2-N1 by the energy stored in the inductor L2. If Q3 is turned on during this time, the circulating current flows through the path of L2-Q3-C1-C2-N1, so that Q3 is in a synchronous rectification operation. If a MOSFET with a super junction structure having a high on-resistance and a low on-resistance is used, the conduction loss is reduced. Get smaller. Since Q3 is turned on when D3 is in a conductive state, that is, when the element voltage is zero volts, it becomes a ZVS operation and no turn-on loss occurs.

一方、2次側はトランスT1の蓄積エネルギーによりN2−D5−C3の経路で電流が流れ、フライバック動作によって出力側に電力が供給される。Q1がオフする前にL2の蓄積エネルギーがゼロになった場合、キャパシタC1の蓄積電荷によりC1−Q3−L2−N1−C2の経路で電流が流れる。次にQ1がオフすると、インダクタL1の蓄積エネルギーによってL1の電流は流れ続けようとするが、インダクタL2によって電流経路は妨げられるため、L1−D11−Q3−C1−D2−ACの経路で電流が流れる。インダクタL2の電流がインダクタL1の電流に達すると、L1の蓄積エネルギーによってAC−L1−D11−L2−N1−C2−D2の経路で電流が流れ続ける。   On the other hand, on the secondary side, current flows through the path N2-D5-C3 by the energy stored in the transformer T1, and power is supplied to the output side by the flyback operation. If the stored energy of L2 becomes zero before Q1 is turned off, a current flows through the path C1-Q3-L2-N1-C2 due to the stored charge of the capacitor C1. Next, when Q1 is turned off, the current of L1 continues to flow due to the energy stored in the inductor L1, but the current path is blocked by the inductor L2, so that the current flows through the path of L1-D11-Q3-C1-D2-AC. Flowing. When the current of the inductor L2 reaches the current of the inductor L1, the current continues to flow through the path of AC-L1-D11-L2-N1-C2-D2 by the stored energy of L1.

一方、DC-DCコンバータ側は、キャパシタC1の蓄積電荷によりC1−Q3−L2−N1−C2の経路で電流が流れる。次にQ3がオフするとL2の蓄積エネルギーによってL2−N1−C2−D2−D1の経路で電流が流れ、この間にQ1、Q2をオンすることによりZVS動作を実現できる。   On the other hand, on the DC-DC converter side, current flows through a path of C1-Q3-L2-N1-C2 due to the accumulated charge of the capacitor C1. Next, when Q3 is turned off, a current flows through the path of L2-N1-C2-D2-D1 by the stored energy of L2, and ZVS operation can be realized by turning on Q1 and Q2 during this time.

図9に示すように、Q1のオフタイミングに同期してQ2をオンさせることによりQ2を同期整流させることも可能である。L2の蓄積エネルギーがゼロになると前述のL1、T1にエネルギーが蓄積されるモードに戻り、以後ACの電圧極性が正の期間、この動作を繰り返す。ACの電圧極性が負のときは、スイッチング素子Q1とQ2が役割を交代する。このように、L1の電流が連続して流れる電流連続モードにおいて、インダクタL2の蓄積エネルギーを利用することによりスイッチング素子Q1からQ3をZVS動作で駆動することができる。   As shown in FIG. 9, Q2 can be synchronously rectified by turning on Q2 in synchronization with the off timing of Q1. When the stored energy of L2 becomes zero, the mode returns to the above-described mode in which energy is stored in L1 and T1, and thereafter this operation is repeated while the AC voltage polarity is positive. When the AC voltage polarity is negative, switching elements Q1 and Q2 alternate roles. As described above, in the continuous current mode in which the current of L1 continuously flows, the switching elements Q1 to Q3 can be driven by the ZVS operation by using the energy stored in the inductor L2.

以上説明したように、本実施例1によれば、参考例1と同様に、入力電流を連続モードで力率改善を行いながら出力電力を制御するとともに、電力変換に係るスイッチング損失を低減することができる。   As described above, according to the first embodiment, as in the first embodiment, the output power is controlled while improving the power factor in the continuous mode in the continuous mode, and the switching loss related to the power conversion is reduced. Can do.

特に、本実施例1によれば、入力電流誤差と出力電圧誤差の大きい方の誤差に基づいて、半導体スイッチング素子Q1(又はQ2)をオンオフ制御することにより、力率改善制御系よりも出力電圧制御系を優先して制御することにより、出力電圧が安定し、結果的に入力電流波形の歪も抑制することができる。   In particular, according to the first embodiment, on / off control of the semiconductor switching element Q1 (or Q2) is performed on the basis of the larger one of the input current error and the output voltage error, so that the output voltage is higher than that of the power factor correction control system. By controlling the control system with priority, the output voltage is stabilized, and as a result, distortion of the input current waveform can also be suppressed.

図10に、本発明の電力変換装置の実施例2の回路構成図を示す。図5と同一部分については同一符号を付しており説明は省略する。図10において、実施例1と異なる点は、スイッチング素子Q3とキャパシタC1の直列回路を、インダクタL2と1次巻線N1の直列回路に並列に接続した点である。動作は実施例1とほぼ同じであるが、インダクタL1の環流電流がキャパシタC2を介して流れる点とインダクタL2の電流がQ3又はD3を介して流れる経路にキャパシタC2が入らない点が異なる。   In FIG. 10, the circuit block diagram of Example 2 of the power converter device of this invention is shown. The same parts as those in FIG. 5 are denoted by the same reference numerals, and description thereof is omitted. In FIG. 10, the difference from the first embodiment is that a series circuit of the switching element Q3 and the capacitor C1 is connected in parallel to the series circuit of the inductor L2 and the primary winding N1. The operation is almost the same as that of the first embodiment, except that the circulating current of the inductor L1 flows through the capacitor C2 and that the capacitor C2 does not enter the path through which the current of the inductor L2 flows through Q3 or D3.

本実施例2の特徴部の構成は、参考例1においても適用することが可能である。   The configuration of the characteristic part of the second embodiment can also be applied to the first reference example.

図11に、本発明の電力変換装置の実施例3の回路構成図を示す。図11に示すように、本実施例は、交流電力を交流電力に変換する点が、実施例1と異なる。図5と同一部分については同一符号を付して説明は省略する。   In FIG. 11, the circuit block diagram of Example 3 of the power converter device of this invention is shown. As shown in FIG. 11, the present embodiment is different from the first embodiment in that AC power is converted into AC power. The same parts as those in FIG.

本実施例3は、誘導加熱コイルLrに高周波の交流電流を流し、金属性の被加熱物を電磁誘導加熱する電力変換装置の例である。被加熱物は、図示しないが誘導加熱コイルLrと磁気結合される。   The third embodiment is an example of a power conversion device that causes a high-frequency alternating current to flow through the induction heating coil Lr and electromagnetically heats a metallic object to be heated. Although not shown, the object to be heated is magnetically coupled to the induction heating coil Lr.

図示のように、本実施例の出力回路は、第2のキャパシタC2と誘導加熱コイルLrとの直列回路で構成されている。そして、誘導加熱コイルLrに流れる出力電流を電流センサ80と出力電流検出回路81により検出し、比較増幅器77において出力電流指令との誤差を求めて増幅し、この誤差を低減するように、スイッチング素子Q1〜Q3をスイッチング制御するようにしている。   As shown in the figure, the output circuit of this embodiment is composed of a series circuit of a second capacitor C2 and an induction heating coil Lr. Then, the output current flowing through the induction heating coil Lr is detected by the current sensor 80 and the output current detection circuit 81, and an error from the output current command is obtained and amplified by the comparison amplifier 77, and the switching element is reduced so as to reduce this error. Switching control is performed on Q1 to Q3.

したがって、本実施例3によれば、実施例1と同一の効果が得られるほか、誘導加熱コイルLrの供給する出力電流を指令値に制御することができる。図5と同一部分については同一符号を付しており説明は省略する。動作は実施例1の1次側の動作と同じであり説明を省略する。   Therefore, according to the third embodiment, the same effect as the first embodiment can be obtained, and the output current supplied from the induction heating coil Lr can be controlled to the command value. The same parts as those in FIG. 5 are denoted by the same reference numerals, and description thereof is omitted. The operation is the same as the operation on the primary side in the first embodiment, and a description thereof will be omitted.

本発明は、家電、民生機器や業務用の交流電源を入力とする絶縁型AC−DCや一般家庭及び業務用として使用される誘導加熱調理器、温水発生、低温・高温の水蒸気発生装置、金属の溶解、複写機トナー定着用の熱転写ローラドラムなど多岐にわたる熱源の電源として適用できる。   The present invention relates to an insulated AC-DC that receives an AC power source for home appliances, consumer electronics, and business use, an induction heating cooker used for general home use and business use, hot water generation, low-temperature / high-temperature steam generation device, metal It can be used as a power source for a wide variety of heat sources, such as melting of toner and thermal transfer roller drums for fixing toner in copying machines.

AC…交流電源、L1、L2…インダクタ、Q1〜Q4…スイッチング素子、D1〜D6、D11、D12…ダイオード、C1〜C3…キャパシタ、T1…トランス、N1〜N3…巻線、10…スイッチング回路、Lr…誘導加熱コイル、71…入力電圧検出回路、72…出力電圧検出回路、73、80…電流センサ、74…入力電流検出回路、75…ドライブ回路、76…正負判別回路、77、79…比較増幅器、78…乗算器、81…出力電流検出回路、90…力率改善制御系、91、92…絶対値回路、93…最大値回路、94、96…PWM信号生成回路、95…出力電圧制御系、97…ドライブ信号生成回路   AC ... AC power supply, L1, L2 ... Inductor, Q1-Q4 ... Switching element, D1-D6, D11, D12 ... Diode, C1-C3 ... Capacitor, T1 ... Transformer, N1-N3 ... Winding, 10 ... Switching circuit, Lr ... induction heating coil, 71 ... input voltage detection circuit, 72 ... output voltage detection circuit, 73, 80 ... current sensor, 74 ... input current detection circuit, 75 ... drive circuit, 76 ... positive / negative discrimination circuit, 77, 79 ... comparison Amplifier, 78 ... Multiplier, 81 ... Output current detection circuit, 90 ... Power factor correction control system, 91, 92 ... Absolute value circuit, 93 ... Maximum value circuit, 94, 96 ... PWM signal generation circuit, 95 ... Output voltage control 97, drive signal generation circuit

Claims (6)

第1のダイオードと第2のダイオードを順極性に直列接続してなる整流アームと、半導体スイッチング素子とダイオードを逆並列に接続してなる第1と第2のスイッチ回路が、前記ダイオードを互いに順極性にして直列接続されてなる第1のスイッチアームと、半導体スイッチング素子とダイオードを逆並列に接続してなる第3のスイッチ回路に第1のキャパシタが直列接続されてなる第2のスイッチアームと、第2のキャパシタと第2のインダクタの直列回路を有する出力回路とを備え、
前記整流アームと第1のスイッチアームが並列に接続され、
前記整流アームの第1のダイオードと第2のダイオードの接続点と、第1のスイッチアームの第1と第2のスイッチ回路の接続点との間に第1のインダクタを介して交流電源が接続され、
第2のキャパシタと第2のインダクタの直列回路が前記整流アームと第1のスイッチアームに並列に接続され、
第2のスイッチアームは、前記整流アームと第1のスイッチアームに並列に、又は前記出力回路の第2のインダクタに並列に接続され、
さらに、前記各半導体スイッチング素子をオンオフ制御する制御回路を備えてなり、
前記制御回路は、前記出力回路の出力指令値と出力検出値の出力電圧誤差に基づいて第1と第2のスイッチ回路の半導体スイッチング素子をオンオフする出力電圧制御系と、前記出力電圧誤差に前記交流電源の電圧検出値を乗じて生成される入力電流指令値と前記交流電源からの入力電流検出値との入力電流誤差と前記出力電圧誤差の大きい方の誤差に基づいて第1と第2のスイッチ回路の半導体スイッチング素子をオンオフする力率改善制御系とを備え、前記交流電源の電圧極性が正のときは、第1と第2のスイッチ回路の一方の半導体スイッチング素子をオンオフして力率改善制御し、他方の半導体スイッチング素子をオンオフして出力電圧制御し、前記交流電源の電圧極性が負のときは、力率改善制御と出力電圧制御の役割を交代して第1と第2のスイッチ回路の半導体スイッチング素子をオンオフし、第1と第2のスイッチ回路の半導体スイッチング素子の少なくとも一方がオフされている期間に第3のスイッチ回路の半導体スイッチング素子をオンするように形成されている電力変換装置。
A rectifying arm in which a first diode and a second diode are connected in series in a forward polarity, and a first and second switch circuit in which a semiconductor switching element and a diode are connected in antiparallel are connected to each other in order. A first switch arm having a polarity connected in series; a second switch arm having a first capacitor connected in series to a third switch circuit having a semiconductor switching element and a diode connected in antiparallel; An output circuit having a series circuit of a second capacitor and a second inductor,
The rectifying arm and the first switch arm are connected in parallel;
An AC power supply is connected via a first inductor between the connection point of the first diode and the second diode of the rectifying arm and the connection point of the first and second switch circuits of the first switch arm. And
A series circuit of a second capacitor and a second inductor is connected in parallel to the rectifying arm and the first switch arm;
A second switch arm connected in parallel to the rectifying arm and the first switch arm, or in parallel to a second inductor of the output circuit ;
And a control circuit for controlling on / off of each semiconductor switching element.
The control circuit includes: an output voltage control system that turns on and off the semiconductor switching elements of the first and second switch circuits based on an output command value of the output circuit and an output voltage error of the output detection value; and Based on the input current error between the input current command value generated by multiplying the voltage detection value of the AC power supply and the input current detection value from the AC power supply, and the larger error of the output voltage error, the first and second A power factor correction control system for turning on and off the semiconductor switching element of the switch circuit, and when the voltage polarity of the AC power supply is positive, the power factor is controlled by turning on and off one of the semiconductor switching elements of the first and second switch circuits. Improve control, turn on / off the other semiconductor switching element to control the output voltage, and when the voltage polarity of the AC power supply is negative, the roles of power factor improvement control and output voltage control are switched The semiconductor switching elements of the first switch circuit and the second switch circuit are turned on and off, and the semiconductor switching element of the third switch circuit is turned on while at least one of the semiconductor switching elements of the first switch circuit and the second switch circuit is turned off. The power conversion device formed in .
請求項に記載の電力変換装置において、
前記出力回路は、第2のキャパシタと少なくともトランスの一次巻線を含む第2のインダクタとの直列回路と、前記トランスの二次巻線に接続された整流回路を含み、該整流回路により整流された直流を出力とすることを特徴とする電力変換装置。
The power conversion device according to claim 1 ,
The output circuit includes a series circuit of a second capacitor and a second inductor including at least a primary winding of a transformer, and a rectifier circuit connected to the secondary winding of the transformer, and is rectified by the rectifier circuit. A power converter characterized by having a direct current as an output.
請求項に記載の電力変換装置において、
前記トランスは、2つの二次巻線を備え、
前記整流回路は、前記2つの二次巻線の電圧をそれぞれ整流する2つの整流回路と、該2つの整流回路の出力電圧を平滑する第3のキャパシタを備え、該第3のキャパシタの端子電圧を直流出力とすることを特徴とする電力変換装置。
The power conversion device according to claim 2 ,
The transformer comprises two secondary windings,
The rectifier circuit includes two rectifier circuits that rectify the voltages of the two secondary windings, respectively, and a third capacitor that smoothes the output voltage of the two rectifier circuits, and the terminal voltage of the third capacitor Is a DC output.
請求項に記載の電力変換装置において、
前記制御回路は、前記出力回路の出力電圧を検出する出力電圧検出回路と、該出力電圧検出回路により検出された出力電圧と出力電圧指令値との出力電圧誤差を求める第1の比較手段と、前記出力電圧誤差とPWM搬送波とを比較してPWM信号を生成する第1のPWM信号生成回路と、
前記交流電源の入力電圧を検出する入力電圧検出回路と、入力電流を検出する入力電流検出回路と、前記出力電圧誤差に基づき入力電流指令値を生成する入力電流指令手段と、該入力電流指令値と前記入力電流検出回路により検出された入力電流検出値との入力電流誤差を求める第2の比較手段と、前記入力電流誤差とPWM搬送波とを比較してPWM信号を生成する第2のPWM信号生成回路と、
第1のPWM信号生成回路から出力されるPWM信号に基づいて第2のスイッチ回路の半導体スイッチング素子をオンオフするドライブ信号を生成し、第2のPWM信号生成回路から出力されるPWM信号に基づいて第1のスイッチ回路の半導体スイッチング素子をオンオフするドライブ信号を生成し、第1と第2のスイッチ回路の半導体スイッチング素子の少なくとも一方がオフされている期間に第3のスイッチ回路の半導体スイッチング素子をオンするドライブ信号を生成するドライブ信号生成回路を備えてなることを特徴とする電力変換装置。
The power conversion device according to claim 1 ,
The control circuit includes: an output voltage detection circuit that detects an output voltage of the output circuit; and a first comparison unit that obtains an output voltage error between the output voltage detected by the output voltage detection circuit and an output voltage command value; A first PWM signal generation circuit for generating a PWM signal by comparing the output voltage error and a PWM carrier wave;
An input voltage detection circuit for detecting an input voltage of the AC power supply; an input current detection circuit for detecting an input current; an input current command means for generating an input current command value based on the output voltage error; and the input current command value And a second comparison means for obtaining an input current error between the input current detection value detected by the input current detection circuit and a second PWM signal for generating a PWM signal by comparing the input current error with a PWM carrier wave. A generation circuit;
A drive signal for turning on and off the semiconductor switching element of the second switch circuit is generated based on the PWM signal output from the first PWM signal generation circuit, and based on the PWM signal output from the second PWM signal generation circuit. A drive signal for turning on and off the semiconductor switching element of the first switch circuit is generated, and the semiconductor switching element of the third switch circuit is turned on while at least one of the semiconductor switching elements of the first and second switch circuits is turned off. A power conversion device comprising a drive signal generation circuit for generating a drive signal to be turned on.
請求項1に記載の電力変換装置において、
前記出力回路は、第2のキャパシタと少なくとも誘導加熱コイルを含む第2のインダクタとの直列回路であり、前記誘導加熱コイルに流れる交流電流を出力とすることを特徴とする電力変換装置。
The power conversion device according to claim 1,
The output circuit is a series circuit of a second capacitor and a second inductor including at least an induction heating coil, and outputs an alternating current flowing through the induction heating coil.
請求項に記載の電力変換装置において、
前記制御回路は、前記出力回路の出力電流を検出する出力電流検出回路と、該出力電流検出回路により検出された出力電流と出力電流指令値との誤差を求める第1の比較手段と、第1の比較手段の出力とPWM搬送波とを比較してPWM信号を生成する第1のPWM信号生成回路と、
前記交流電源の入力電圧を検出する入力電圧検出回路と、入力電流を検出する入力電流検出回路と、前記入力電圧検出回路により検出された入力電圧検出値と第1の比較手段の出力に基づき入力電流指令値を生成する入力電流指令手段と、該入力電流指令値と前記入力電流検出回路により検出された入力電流検出値との誤差を求める第2の比較手段と、前記入力電流誤差と前記出力電圧誤差の大きい方の誤差に基づいてとPWM搬送波とを比較してPWM信号を生成する第2のPWM信号生成回路と、
第1のPWM信号生成回路から出力されるPWM信号に基づいて第2のスイッチ回路の半導体スイッチング素子をオンオフするドライブ信号を生成し、第2のPWM信号生成回路から出力されるPWM信号に基づいて第1のスイッチ回路の半導体スイッチング素子をオンオフするドライブ信号を生成し、第1と第2のスイッチ回路の半導体スイッチング素子の少なくとも一方がオフされている期間に第3のスイッチ回路の半導体スイッチング素子をオンするドライブ信号を生成するドライブ信号生成回路を備えてなることを特徴とする電力変換装置。
The power conversion device according to claim 5 ,
The control circuit includes: an output current detection circuit that detects an output current of the output circuit; a first comparison unit that calculates an error between the output current detected by the output current detection circuit and an output current command value; A first PWM signal generation circuit that compares the output of the comparison means and the PWM carrier wave to generate a PWM signal;
An input voltage detection circuit that detects an input voltage of the AC power source, an input current detection circuit that detects an input current, an input voltage detection value detected by the input voltage detection circuit, and an input based on the output of the first comparison means Input current command means for generating a current command value; second comparison means for obtaining an error between the input current command value and the input current detection value detected by the input current detection circuit; the input current error and the output A second PWM signal generation circuit that generates a PWM signal by comparing a PWM carrier wave based on an error having a larger voltage error;
A drive signal for turning on and off the semiconductor switching element of the second switch circuit is generated based on the PWM signal output from the first PWM signal generation circuit, and based on the PWM signal output from the second PWM signal generation circuit. A drive signal for turning on and off the semiconductor switching element of the first switch circuit is generated, and the semiconductor switching element of the third switch circuit is turned on while at least one of the semiconductor switching elements of the first and second switch circuits is turned off. A power conversion device comprising a drive signal generation circuit for generating a drive signal to be turned on.
JP2012001948A 2012-01-10 2012-01-10 Power converter Expired - Fee Related JP5608181B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012001948A JP5608181B2 (en) 2012-01-10 2012-01-10 Power converter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012001948A JP5608181B2 (en) 2012-01-10 2012-01-10 Power converter

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2007129709A Division JP4961258B2 (en) 2007-05-15 2007-05-15 Power converter

Publications (2)

Publication Number Publication Date
JP2012100529A JP2012100529A (en) 2012-05-24
JP5608181B2 true JP5608181B2 (en) 2014-10-15

Family

ID=46391777

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012001948A Expired - Fee Related JP5608181B2 (en) 2012-01-10 2012-01-10 Power converter

Country Status (1)

Country Link
JP (1) JP5608181B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7355031B2 (en) * 2018-11-05 2023-10-03 ソニーグループ株式会社 Drive circuit, electronic equipment, and drive circuit control method
CN115365581A (en) * 2022-10-24 2022-11-22 江苏全惠电气科技有限公司 Busway high accuracy intercepting equipment based on internet technology

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0974763A (en) * 1995-09-07 1997-03-18 Toshiba Fa Syst Eng Kk Power source device
JP2001238452A (en) * 2000-02-23 2001-08-31 Matsushita Electric Ind Co Ltd Converter circuit
JP4765015B2 (en) * 2001-07-06 2011-09-07 富士電機株式会社 Power converter

Also Published As

Publication number Publication date
JP2012100529A (en) 2012-05-24

Similar Documents

Publication Publication Date Title
JP4961258B2 (en) Power converter
US8780585B2 (en) Double phase-shifting full-bridge DC-to-DC converter
US11011936B2 (en) Single-stage transmitter for wireless power transfer
CN108736727B (en) Power converter and control method thereof
US10044278B2 (en) Power conversion device
CN109874375B (en) Power conversion device
US20160099649A1 (en) Switching power supply apparatus for generating control signal for lowering switching frequency of switching devices
JP5790889B2 (en) Switching power supply device and AC-DC power conversion system
JP2010011625A (en) Dc-to-dc converter, switching power supply, and uninterruptible power supply apparatus
JP6526546B2 (en) Resonant type power supply
JP6242654B2 (en) Power converter
JP2012050264A (en) Load driving device
TWI617126B (en) Power converter and control method thereof
JP5608181B2 (en) Power converter
JP6630536B2 (en) Power supply
Zanatta et al. A two-stage isolated resonant DC-DC converter for wide voltage range operation
KR20160011497A (en) High-efficiency single-stage ac/dc converter for power factor correction
JP2015042080A (en) Switching power supply device
JP6278331B2 (en) Commercial frequency to high frequency converter for induction heating and control method thereof
Singh et al. Improved power quality buck-boost converter fed LLC resonant converter for induction heater
JP2015228760A (en) Switching power supply
Moosavi et al. Soft-switching push-pull converter with parallel resonant link and buck-boost capability
KR101339172B1 (en) Method for controlling switching by changing control mode and switching controller and pfc controller using the same
JP2017163657A (en) Power conversion apparatus
JP7160719B2 (en) Single-converter isolated switching power supply

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130509

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130521

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130718

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131224

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140819

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140829

R150 Certificate of patent or registration of utility model

Ref document number: 5608181

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees