JP5604937B2 - Electronic component, electronic device and manufacturing method thereof - Google Patents

Electronic component, electronic device and manufacturing method thereof Download PDF

Info

Publication number
JP5604937B2
JP5604937B2 JP2010081500A JP2010081500A JP5604937B2 JP 5604937 B2 JP5604937 B2 JP 5604937B2 JP 2010081500 A JP2010081500 A JP 2010081500A JP 2010081500 A JP2010081500 A JP 2010081500A JP 5604937 B2 JP5604937 B2 JP 5604937B2
Authority
JP
Japan
Prior art keywords
protruding electrode
adhesive
electronic component
flux
protruding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2010081500A
Other languages
Japanese (ja)
Other versions
JP2011216565A (en
Inventor
泰治 酒井
延弘 今泉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2010081500A priority Critical patent/JP5604937B2/en
Publication of JP2011216565A publication Critical patent/JP2011216565A/en
Application granted granted Critical
Publication of JP5604937B2 publication Critical patent/JP5604937B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Wire Bonding (AREA)

Description

本発明は電子部品、電子機器、及び、それらの製造方法に関する。   The present invention relates to an electronic component, an electronic device, and a manufacturing method thereof.

フリップチップボンディングは、電子部品を組み立てて製造される電子機器、例えば半導体素子あるいは回路基板を用いた電子機器の組み立てに広く利用されている。しかし、電子部品の小型化に伴い、ボンディングされた電子部品の対向面間の隙間が狭くなり、また、ボンディング用突起電極の配列ピッチも狭くなっている。このため、ボンディング後に電子部品の隙間に接着材を注入することは困難になっている。   Flip chip bonding is widely used for assembling electronic devices manufactured by assembling electronic components, for example, electronic devices using semiconductor elements or circuit boards. However, with the downsizing of electronic components, the gaps between the facing surfaces of the bonded electronic components are narrowed, and the arrangement pitch of bonding protruding electrodes is also narrowed. For this reason, it is difficult to inject an adhesive into the gap between electronic components after bonding.

かかる困難を解消するため、先アンダーフィル方式が採用されている。   In order to eliminate such difficulty, a first underfill method is employed.

図12は従来の電子部品及び電子機器の断面図であり、先アンダーフィル方式でフリップチップボンディングされる電子部品及び先アンダーフィル方式のフリップチップボンディングにより組み立てられる電子機器を表している。なお、図12(a)及び(b)はそれぞれ半導体素子及び回路基板を、図12(c)はそれらの半導体素子及び回路基板を用いて組み立てられた電子機器を表している。   FIG. 12 is a cross-sectional view of a conventional electronic component and electronic device, and represents an electronic component that is flip-chip bonded by the pre-underfill method and an electronic device that is assembled by flip-chip bonding of the pre-underfill method. 12A and 12B show a semiconductor element and a circuit board, respectively, and FIG. 12C shows an electronic device assembled using the semiconductor element and the circuit board.

図12(a)及び(b)を参照して、従来の半導体素子110又は回路基板120は、それぞれ半導体回路及び配線が形成された基板111、121上に、熱硬化性樹脂からなる接着材112、122により周囲を埋め込まれた突起電極114、124が形成されている。この突起電極114、124は、電界めっきのシードとされた導電性薄膜からなるシード層を介して基板111、121に形成される。   Referring to FIGS. 12A and 12B, a conventional semiconductor element 110 or circuit board 120 is formed of an adhesive 112 made of a thermosetting resin on substrates 111 and 121 on which semiconductor circuits and wirings are formed, respectively. , 122 are formed in the protruding electrodes 114 and 124 embedded in the periphery. The protruding electrodes 114 and 124 are formed on the substrates 111 and 121 through a seed layer made of a conductive thin film that is used as a seed for electroplating.

図12(c)を参照して、従来の電子機器130は、半導体素子110及び回路基板120を互いの突起電極114、124の先端を突き合わせてフリップチップボンディングすることにより製造される。このとき、突起電極114、124は固相拡散又は溶着により接合され、接着材112、122はボンディングの際に加熱され融合して一体化し、その後熱硬化して接着材132となる。   Referring to FIG. 12C, the conventional electronic device 130 is manufactured by flip-chip bonding the semiconductor element 110 and the circuit board 120 with the tips of the protruding electrodes 114 and 124 being brought into contact with each other. At this time, the protruding electrodes 114 and 124 are joined by solid-phase diffusion or welding, and the adhesives 112 and 122 are heated and fused to be integrated at the time of bonding, and then thermally cured to become the adhesive 132.

上述の先アンダーフィル方式のフリップチップボンディングは、突起電極114、124間に予め接着材112、122が充填されているため、電子部品(例えば、半導体素子110及び回路基板120)の隙間又は突起電極114、124間のピッチが狭くても電子部品間の隙間は接着材132により確実に充填される。このため、隙間にボイドを発生させない確実なフリップチップボンディングが実現される。   In the above-described first underfill type flip chip bonding, since the adhesives 112 and 122 are filled in advance between the protruding electrodes 114 and 124, gaps or protruding electrodes of electronic components (for example, the semiconductor element 110 and the circuit board 120) are used. Even if the pitch between 114 and 124 is narrow, the gap between the electronic components is reliably filled with the adhesive 132. Therefore, reliable flip chip bonding that does not generate voids in the gap is realized.

特開2003−243502号公報JP 2003-243502 A 特開2001−685504号公報Japanese Patent Laid-Open No. 2001-68504

上述したように、突起電極をフリップチップボンディングにより接合した後に、接合された電子部品の隙間に接着材を注入する従来の電子機器では、高さが低くかつピッチが狭い突起電極を有する電子部品を用いた場合、突起電極間への接着材の注入が難しく、接合した電子部品間の隙間が接着材で完全には埋め込まれずボイドを生ずることがあり、電子機器の信頼性を低下させていた。   As described above, in a conventional electronic device in which an adhesive is injected into a gap between bonded electronic components after bonding the protruding electrodes by flip chip bonding, an electronic component having protruding electrodes with a low height and a narrow pitch is used. When used, it is difficult to inject the adhesive between the protruding electrodes, and the gap between the joined electronic components is not completely filled with the adhesive, and a void may be generated, which reduces the reliability of the electronic device.

上述した予め突起電極を接着材で埋め込んだ先アンダーフィル方式の電子部品を用いた電子機器は、電子部品間を完全に接着材で埋め込むことができるので、高い信頼性を有する。しかし、この先アンダーフィル方式の電子部品を用いると、以下に説明するように、突起電極間の接続不良を生ずることがある。   The electronic device using the above-described underfill type electronic component in which the protruding electrode is embedded in advance with an adhesive as described above has high reliability because the space between the electronic components can be completely embedded with the adhesive. However, if this underfill type electronic component is used, connection failure between the protruding electrodes may occur as described below.

図13は、従来の電子機器の問題点を説明するための断面図であり、図12に示す従来の電子機器130の突起電極の接合部を表している。なお、図13(a)は突起電極の接合面136に垂直な断面を表し、図13(b)は突起電極の接合面136の欠陥を接合面136に平行な断面により表している。   FIG. 13 is a cross-sectional view for explaining a problem of the conventional electronic device, and represents a joint portion of the protruding electrode of the conventional electronic device 130 shown in FIG. 13A shows a cross section perpendicular to the bonding surface 136 of the bump electrode, and FIG. 13B shows a defect of the bonding surface 136 of the bump electrode by a cross section parallel to the bonding surface 136.

図13を参照して、従来の電子機器130では、突起電極114、124の接合面136に絶縁性皮膜135が形成され、突起電極114、124間の接合不良を引き起こすことがある。この絶縁性皮膜135は、フリップチップボンディングの際に加熱されて軟化した接着材が突起電極の接合面136に浸入して硬化することにより形成される。或いは、突起電極の表面に自然酸化膜が形成されることによっても生成される。   Referring to FIG. 13, in the conventional electronic device 130, an insulating film 135 is formed on the bonding surface 136 of the protruding electrodes 114 and 124, which may cause a bonding failure between the protruding electrodes 114 and 124. The insulating film 135 is formed by the adhesive material heated and softened during the flip chip bonding entering the bonding surface 136 of the bump electrode and curing. Alternatively, it is also generated by forming a natural oxide film on the surface of the protruding electrode.

かかる絶縁性皮膜135が形成された電子機器は、電気的特性が劣化するのみならず、フリップチップボンディングの信頼性をも損なわれる。   An electronic device in which such an insulating film 135 is formed not only deteriorates electrical characteristics but also impairs flip chip bonding reliability.

本発明は、フリップチップボンディング用の突起電極を接着材で埋め込んだ先アンダーフィル方式の電子部品、それらの電子部品を用いた電子機器、及び、それらの製造方法に関し、フリップチップボンディングにより接合された突起電極の接合面に、絶縁性皮膜が形成されることを防止することができる電子部品、電子機器及びそれらの製造方法を提供することを目的とする。   The present invention relates to an underfill type electronic component in which a protruding electrode for flip chip bonding is embedded with an adhesive, an electronic device using the electronic component, and a method for manufacturing the electronic component, and bonded by flip chip bonding. It is an object of the present invention to provide an electronic component, an electronic device, and a method of manufacturing the same that can prevent an insulating film from being formed on the joint surface of the protruding electrode.

上記課題を解決するための本発明は、本発明の一観点によれば、基板上に形成されたフリップチップボンディング用の突起電極と、前記突起電極の上面に形成された窪みと、前記窪みに埋め込まれたフラックスと、前記突起電極の外側の前記基板上に形成され、前記突起電極を前記突起電極上面まで埋め込む接着材と、を有する電子部品として提供される。   According to one aspect of the present invention for solving the above problems, according to one aspect of the present invention, a protruding electrode for flip chip bonding formed on a substrate, a recess formed on an upper surface of the protruding electrode, and the recess It is provided as an electronic component having an embedded flux and an adhesive that is formed on the substrate outside the protruding electrode and embeds the protruding electrode up to the upper surface of the protruding electrode.

また、本発明の他の観点によると、基板上に形成されたフリップチップボンディング用の突起電極と、前記突起電極の外側の前記基板上に形成され、前記突起電極を前記突起電極上面まで埋め込む接着材と、を有する第1の電子部品及び第2の電子部品を、フリップチップボンディングにより互いの前記突起電極を接合して形成する電子機器の製造方法において、前記第1又は第2の電子部品の少なくとも一方として、フラックスが充填されている窪みを前記突起電極の上面に有する電子部品を準備する工程と、次いで、互いの前記突起電極を突き合わせて仮付けされた前記第1及び第2の電子部品を、減圧チャンバー内に収容する工程と、前記減圧チャンバー内の気圧を徐々に減圧する工程と、前記減圧する工程の期間中、前記減圧チャンバー内の温度をボンディング温度まで上昇する工程と、前記減圧チャンバー内の温度が前記接着材の軟化温度に達する前に、前記第1及び第2の電子部品を圧接する押圧をフリップチップボンディング圧まで印加する工程と、を有することを特徴とする電子機器の製造方法として提供される。   According to another aspect of the present invention, a flip-chip bonding protruding electrode formed on a substrate, and an adhesion formed on the substrate outside the protruding electrode and embedding the protruding electrode up to the upper surface of the protruding electrode. A first electronic component and a second electronic component having a material formed by joining the protruding electrodes to each other by flip chip bonding. At least one of the steps of preparing an electronic component having a recess filled with a flux on the upper surface of the protruding electrode, and then the first and second electronic components temporarily attached by abutting the protruding electrodes against each other In the decompression chamber, the step of gradually reducing the pressure in the decompression chamber, and the step of reducing the pressure. A step of raising the internal temperature to the bonding temperature, and before the temperature in the decompression chamber reaches the softening temperature of the adhesive, press the pressure to press the first and second electronic components up to the flip chip bonding pressure. And an applying step. The method is provided as a method for manufacturing an electronic device.

本発明によれば、突起電極の接合面に開口する窪みの中にフラックスが充填されているので、フリップチップボンディングの際の加熱によりフラックスが蒸発ないし昇華して接合面に浸透するので、接合面に形成された自然酸化膜が除去される。また、フラックスの蒸気圧により接合面への軟化した接着材の浸入が阻止される。従って、接合面への絶縁性皮膜の形成が防止され、信頼性の高いフリップチップボンディングが実現される。   According to the present invention, since the flux is filled in the recess that opens in the joint surface of the protruding electrode, the flux evaporates or sublimates by the heating during the flip chip bonding and penetrates into the joint surface. The natural oxide film formed in (5) is removed. Moreover, the penetration of the softened adhesive material into the joint surface is prevented by the vapor pressure of the flux. Therefore, formation of an insulating film on the bonding surface is prevented, and highly reliable flip chip bonding is realized.

本発明の第1実施形態の電子部品断面図Electronic component sectional view of a first embodiment of the present invention 本発明の第1実施形態の突起電極平面図Projecting electrode plan view of the first embodiment of the present invention 本発明の第1実施形態の電子機器断面図Electronic device sectional view of a 1st embodiment of the present invention 本発明の第1実施形態の突起電極接続部の断面図Sectional drawing of the bump electrode connection part of 1st Embodiment of this invention 本発明の第1実施形態で用いられた半導体素子の製造工程断面図Sectional drawing of the manufacturing process of the semiconductor element used in the first embodiment of the present invention. 本発明の第1実施形態の回路基板の製造工程断面図Manufacturing process sectional drawing of the circuit board of 1st Embodiment of this invention 本発明の第1実施形態の電子機器の製造工程断面図Manufacturing process sectional drawing of the electronic device of 1st Embodiment of this invention 本発明の第1実施形態の電子機器の製造工程シーケンス図Manufacturing process sequence diagram of electronic device of first embodiment of the present invention 本発明の第2実施形態の半導体素子断面図Sectional drawing of semiconductor device of 2nd Embodiment of this invention 本発明の第2実施形態の電子機器断面図Electronic device sectional view of a second embodiment of the present invention 本発明の第3実施形態の電子機器断面図Electronic device sectional view of a third embodiment of the present invention 従来の電子部品及び電子機器の断面図Cross-sectional view of conventional electronic components and electronic equipment 従来の電子機器の問題点を説明するための断面図Sectional drawing for demonstrating the problem of the conventional electronic device

本発明の第1実施形態は、回路基板として本発明の電子部品を用い、半導体素子として従来の電子部品を用いて製造される電子機器に関する。   1st Embodiment of this invention is related with the electronic device manufactured using the electronic component of this invention as a circuit board, and using the conventional electronic component as a semiconductor element.

図1は本発明の第1実施形態の電子部品断面図であり、第1実施形態で用いられた電子部品の突起電極の構造を表している。ここで、図1(b)は本第1実施形態の第1の電子部品として準備された回路基板20であり、図1(a)は第2の電子部品として準備された従来の先アンダーフィル方式の半導体素子110を表している。図2は本発明の第1実施形態の突起電極平面図であり、回路基板20の突起電極の平面形状を表している。   FIG. 1 is a cross-sectional view of the electronic component according to the first embodiment of the present invention, and shows the structure of the protruding electrode of the electronic component used in the first embodiment. Here, FIG. 1B is a circuit board 20 prepared as the first electronic component of the first embodiment, and FIG. 1A is a conventional first underfill prepared as the second electronic component. A semiconductor device 110 of the type is shown. FIG. 2 is a plan view of the bump electrode according to the first embodiment of the present invention, and shows the plane shape of the bump electrode of the circuit board 20.

図1(b)を参照して、本第1実施形態の回路基板20は、基板21として例えば多層配線基板が用いられ、その基板21上面に回路基板20の配線に接続する突起電極24が、例えば格子状に配列されて形成されている。   Referring to FIG. 1B, the circuit board 20 of the first embodiment uses, for example, a multilayer wiring board as the board 21, and the protruding electrode 24 connected to the wiring of the circuit board 20 is provided on the upper surface of the board 21. For example, they are arranged in a lattice pattern.

突起電極24は、導電性金属の突起からなり、その上面にフリップチップボンディングに必要な平坦面が形成されている。かかる突起電極24は、柱状、例えば図2(a)及び(b)に示す角柱状又は円柱状とすることができる。さらに、上面を平坦に押しつぶしたボールバンプを用いてもよい。なお、本第1実施形態の突起電極24の側面及び底面は、電解めっきのシードとなる導電性金属のシード層23により被覆されているが、このシード層23は電解めっきにより突起電極24を製造する際に用いられたもので、他の方法により上面に窪み26を有する突起電極24を製造する場合は省略することができる。   The protruding electrode 24 is made of a conductive metal protrusion, and a flat surface necessary for flip chip bonding is formed on the upper surface thereof. The protruding electrode 24 may have a columnar shape, for example, a prismatic column shape or a columnar shape shown in FIGS. Furthermore, a ball bump whose upper surface is flattened may be used. The side and bottom surfaces of the protruding electrode 24 of the first embodiment are covered with a conductive metal seed layer 23 that serves as a seed for electrolytic plating. The seed layer 23 is manufactured by electrolytic plating. In the case of manufacturing the protruding electrode 24 having the depression 26 on the upper surface by another method, it can be omitted.

突起電極24の上面には、窪み26が形成されており、その窪み26の中にフラックス25が充填されている。フラックス25は、フリップチップボンディングの際の加熱により蒸発ないし昇華して、突起電極24の表面に形成された自然酸化膜を除去する。さらに、このフラックス25は、接着材22と硬化反応を起こすものであることが好ましい。硬化反応を起こすフラックスを用いることで、後述するように、蒸発ないし昇華したフラックス25が接合面(突起電極24上面の接合領域)の周囲近傍の接着材32(図3参照)中に滲出して、接合面の周囲を取り巻くように接着材32を硬化させる。このため、溶融した接着材32の接合面への侵入が阻止される。   A depression 26 is formed on the upper surface of the protruding electrode 24, and the depression 25 is filled with a flux 25. The flux 25 is evaporated or sublimated by heating at the time of flip chip bonding, and the natural oxide film formed on the surface of the bump electrode 24 is removed. Further, the flux 25 is preferably one that causes a curing reaction with the adhesive 22. By using a flux that causes a curing reaction, as described later, the evaporated or sublimated flux 25 oozes out into the adhesive 32 (see FIG. 3) in the vicinity of the bonding surface (the bonding region on the upper surface of the bump electrode 24). Then, the adhesive 32 is cured so as to surround the periphery of the joint surface. For this reason, the melted adhesive 32 is prevented from entering the joining surface.

突起電極24の周囲に表出する基板21上面には、絶縁性の熱硬化性樹脂からなる接着材22が突起電極24の高さとほぼ同じ厚さで形成されている。即ち、接着材22は、突起電極24とほぼ同じ高さで、突起電極24の外側を平坦に埋め込んでいる。従って、突起電極24上面と接着材22上面とは実質的に平坦面を形成する。   On the upper surface of the substrate 21 exposed around the protruding electrode 24, an adhesive 22 made of an insulating thermosetting resin is formed with a thickness substantially the same as the height of the protruding electrode 24. That is, the adhesive material 22 is substantially the same height as the protruding electrode 24 and embeds the outside of the protruding electrode 24 flatly. Therefore, the upper surface of the protruding electrode 24 and the upper surface of the adhesive 22 form a substantially flat surface.

本第1実施形態で用いられる第2の電子部品は、図12を参照して説明した従来の半導体素子110と同様であり、以下説明を簡明にするため、上述した本発明にかかる回路基板20との差異のみを説明する。   The second electronic component used in the first embodiment is the same as the conventional semiconductor element 110 described with reference to FIG. 12, and in order to simplify the description, the circuit board 20 according to the present invention described above will be described below. Only the differences are described.

本第1実施形態の半導体素子110(第2の電子部品)は、基板111として、主面(図1(a)では下面)に半導体集積回路が形成された半導体基板111を用いた。この半導体基板111の主面上に、シード層113を介して電解めっきにより製造された突起電極114が形成されている。通常、この突起電極114の側面にはシード層113は形成されない。なお、電解メッキ以外の方法で突起電極114を製造する場合は、シード層は省略してしもよい。   In the semiconductor element 110 (second electronic component) of the first embodiment, a semiconductor substrate 111 having a semiconductor integrated circuit formed on the main surface (the lower surface in FIG. 1A) is used as the substrate 111. On the main surface of the semiconductor substrate 111, a protruding electrode 114 manufactured by electrolytic plating through a seed layer 113 is formed. Usually, the seed layer 113 is not formed on the side surface of the protruding electrode 114. Note that when the protruding electrode 114 is manufactured by a method other than electrolytic plating, the seed layer may be omitted.

突起電極114は、上面に平坦面を有し、上述の回路基板20の突起電極24と同様に、例えば柱状又は上面が平坦なボールバンプ形状に形成される。また、回路基板20と同様に、突起電極114の外側に表出する基板111上に、突起電極114を上面まで平坦に埋め込む接着材114が設けられる。   The protruding electrode 114 has a flat surface on the upper surface, and is formed in, for example, a columnar shape or a ball bump shape having a flat upper surface, like the protruding electrode 24 of the circuit board 20 described above. Similarly to the circuit board 20, an adhesive 114 is provided on the substrate 111 exposed outside the protruding electrode 114 so as to bury the protruding electrode 114 up to the upper surface.

しかし、突起電極114の上面には、回路基板20の突起電極24と異なり、フラックスを充填するための窪みは形成されない。なお、突起電極114の上面(接続面)全体が、回路基板20の突起電極24の上面内で接合するように、突起電極114は突起電極24より上面が小さく形成されることが好ましい。   However, unlike the protruding electrode 24 of the circuit board 20, a recess for filling the flux is not formed on the upper surface of the protruding electrode 114. In addition, it is preferable that the upper surface of the protruding electrode 114 is smaller than the protruding electrode 24 so that the entire upper surface (connection surface) of the protruding electrode 114 is bonded within the upper surface of the protruding electrode 24 of the circuit board 20.

以下、上述した半導体素子110(第2の電子部品)及び回路基板20(第1の電子部品)を、それらの製造工程を通して詳細に説明する。   Hereinafter, the semiconductor element 110 (second electronic component) and the circuit board 20 (first electronic component) described above will be described in detail through their manufacturing processes.

図5は本発明の第1実施形態で用いられた半導体素子の製造工程断面図であり、従来の先アンダーフィル方式の半導体素子の製造工程を表している。   FIG. 5 is a cross-sectional view of a manufacturing process of a semiconductor device used in the first embodiment of the present invention, and shows a manufacturing process of a conventional underfill semiconductor device.

第1実施形態の半導体素子10は、従来の先アンダーフィル方式の半導体素子と同様にして製造される。即ち,図5(a)を参照して、まず、集積回路が形成された半導体基板111上に導電性薄膜、例えばTi薄膜上にCu薄膜が積層された例えば厚さ200nmのシード層113を、例えばスパッタを用いて形成する。   The semiconductor element 10 of the first embodiment is manufactured in the same manner as a conventional pre-underfill semiconductor element. That is, referring to FIG. 5A, first, a seed layer 113 having a thickness of, for example, 200 nm in which a conductive thin film, for example, a Cu thin film is stacked on a Ti thin film, is formed on a semiconductor substrate 111 on which an integrated circuit is formed. For example, it is formed using sputtering.

次いで、シード層113上全面に、例えば厚さ10〜15μmの感光性レジスト41をスピン塗布する。その後、レジスト41を露光・現像して、レジスト41に格子状に配列された開口42を開設する。この開口42は、突起電極114を画定するもので、例えば辺長20μmの正方形パターンを有し、例えばピッチ間隔が50μmの格子状に配列される。   Next, a photosensitive resist 41 having a thickness of 10 to 15 μm, for example, is spin-coated on the entire surface of the seed layer 113. Thereafter, the resist 41 is exposed and developed to open openings 42 arranged in a lattice pattern in the resist 41. The openings 42 define the protruding electrodes 114, have a square pattern with a side length of 20 μm, for example, and are arranged in a grid pattern with a pitch interval of 50 μm, for example.

次いで、図5(b)を参照して、レジスト41に開設された開口42の底面に表出するシード層113をシードとして、電解メッキにより導電性金属、例えばCuからなるめっき金属114aを開口42内に形成する。   Next, referring to FIG. 5B, with the seed layer 113 exposed on the bottom surface of the opening 42 formed in the resist 41 as a seed, a plating metal 114a made of a conductive metal, for example, Cu, is formed in the opening 42 by electrolytic plating. Form in.

次いで、図5(c)を参照して、レジスト41を除去し、さらにめっき金属114aの外側に表出するシード層113をエッチングして除去する。これにより、基板111上にシード層113を介して形成されためっき金属114aが、格子状に残される。   Next, referring to FIG. 5C, the resist 41 is removed, and the seed layer 113 exposed outside the plating metal 114a is etched and removed. Thereby, the plating metal 114a formed on the substrate 111 through the seed layer 113 is left in a lattice shape.

次いで、図5(d)を参照して、基板111上全面に、メッキ金属114aを埋め込み被覆する接着材112を例えばスピンコート或いは印刷により塗布する。その後、オーブン内で例えば85℃で30分間のプリペークを行い、接着材112を半硬化状態にした。この接着材112として、熱硬化性樹脂、例えばエポキシ系の封止樹脂を用いることができる。また、回路基板20の接着材22として用いられる絶縁性の感光性熱硬化性樹脂、例えばエポキシ樹脂、ポリイミド樹脂又はベンゾシクロブテンを用いてもよい。このように、半導体素子110(第2の電子部品)と回路基板20(第1の電子部品)の接着材112、22を同一材料とすると、接着材112、22が容易に均一に融合するので、第1及び第2の電子部品間の接着が確実になされる。   Next, referring to FIG. 5D, an adhesive 112 that embeds and coats the plated metal 114a is applied to the entire surface of the substrate 111 by, for example, spin coating or printing. Then, pre-pacing was performed in an oven at 85 ° C. for 30 minutes, for example, so that the adhesive 112 was in a semi-cured state. As the adhesive 112, a thermosetting resin, for example, an epoxy-based sealing resin can be used. Moreover, you may use the insulating photosensitive thermosetting resin used as the adhesive material 22 of the circuit board 20, for example, an epoxy resin, a polyimide resin, or a benzocyclobutene. As described above, when the adhesives 112 and 22 of the semiconductor element 110 (second electronic component) and the circuit board 20 (first electronic component) are made of the same material, the adhesives 112 and 22 are easily and uniformly fused. Adhesion between the first and second electronic components is ensured.

次いで、基板111の上方から接着材112及びメッキ金属114aの上部を、基板111上面に平行に接着材112の厚さが予定された突起電極の高さになるまで除去する。これにより、図5(e)を参照して、高さが例えば5〜7μの突起電極114と、その外側をほぼ同じ高さ(厚さ)で埋め込む接着材112とを備えた半導体素子110が製造される。なお、接着材112及びメッキ金属114aの上部の除去は、例えば単結晶ダイヤモンドバイトを用いてなすことができる。   Next, the upper part of the adhesive 112 and the plated metal 114 a is removed from above the substrate 111 until the thickness of the adhesive 112 reaches the height of the projected electrode parallel to the upper surface of the substrate 111. Thereby, referring to FIG. 5E, the semiconductor element 110 including the protruding electrode 114 having a height of, for example, 5 to 7 μm, and the adhesive 112 filling the outer side thereof with substantially the same height (thickness) is obtained. Manufactured. The upper portions of the adhesive 112 and the plated metal 114a can be removed using, for example, a single crystal diamond tool.

次に、本発明の第1実施形態に用いる回路基板20(第1の電子部品)の製造工程を説明する。   Next, a manufacturing process of the circuit board 20 (first electronic component) used in the first embodiment of the present invention will be described.

図6は本発明の第1実施形態の回路基板の製造工程断面図であり、フラックスを充填した窪みを有する突起電極を備えた回路基板の製造工程を表している。
図6(a)を参照して、本第1実施形態の回路基板20の製造では、まず、多層配線基板21上に、絶縁性の感光性熱硬化性樹脂、例えばエポキシ、ポリイミド又はベンゾシクロブテンからなる接着材22を、例えば厚さ10〜15μmにスピン塗布する。その後、85℃で30分間プリベークして、接着材22を半硬化状態とする。
FIG. 6 is a cross-sectional view of the manufacturing process of the circuit board according to the first embodiment of the present invention, and shows the manufacturing process of the circuit board provided with the protruding electrode having the depression filled with the flux.
6A, in manufacturing the circuit board 20 of the first embodiment, first, an insulating photosensitive thermosetting resin such as epoxy, polyimide or benzocyclobutene is formed on the multilayer wiring board 21. For example, the adhesive 22 made of is spin-coated to a thickness of 10 to 15 μm. Thereafter, pre-baking is performed at 85 ° C. for 30 minutes to make the adhesive 22 semi-cured.

次いで、接着材22を露光、現像して、接着材22に突起電極24を画定する開口42を開設する。この開口42は、例えば辺長25μmの正方形パターンを有し、例えばピッチ間隔が50μmの格子状に配列される。この開口42の配列は、上述した半導体素子110の突起電極114の配列に合わせた。また、開口42の底面(即ち基板21の上面)には、基板21内の配線が表出する。   Next, the adhesive 22 is exposed and developed, and an opening 42 that defines the protruding electrode 24 is formed in the adhesive 22. The openings 42 have a square pattern with a side length of 25 μm, for example, and are arranged in a lattice shape with a pitch interval of 50 μm, for example. The arrangement of the openings 42 was matched with the arrangement of the protruding electrodes 114 of the semiconductor element 110 described above. Further, the wiring in the substrate 21 is exposed on the bottom surface of the opening 42 (that is, the upper surface of the substrate 21).

次いで、図6(b)を参照して、基板21上全面にTi及びCuを順次スパッタして、接着材22の上面、開口42の側面及び開口42の底面に表出する基板21上面を被覆する例えば厚さ200nmのTi/Cu積層膜からなるシード層23を形成する。   Next, referring to FIG. 6B, Ti and Cu are sequentially sputtered on the entire surface of the substrate 21 to cover the upper surface of the adhesive 22, the side surface of the opening 42, and the upper surface of the substrate 21 exposed on the bottom surface of the opening 42. For example, a seed layer 23 made of a Ti / Cu laminated film having a thickness of 200 nm is formed.

次いで、図6(c)を参照して、シード層23をシードとして用いる電解メッキにより、シード層23上全面に導電性金属、例えばCuのめっき金属24aを形成する。このめっき金属24aはシード層23上全面にほぼ一様な厚さに形成される。従って、開口42の側面及び底面上に(薄いシード層23を介して)めっき金属24aが一様な厚さで形成され、その結果、開口42中央部のめっき金属24a上面が凹み窪み26が形成される。この窪み26の平面形状の大きさは、めっき金属24aの厚さにより制御することができ、例えば窪み26が辺長3〜5μmの正方形平面形状となるように制御される。   Next, referring to FIG. 6C, a conductive metal, for example, a plated metal 24a of Cu is formed on the entire surface of the seed layer 23 by electrolytic plating using the seed layer 23 as a seed. The plated metal 24a is formed on the entire surface of the seed layer 23 with a substantially uniform thickness. Therefore, the plated metal 24a is formed on the side surface and the bottom surface of the opening 42 (through the thin seed layer 23) with a uniform thickness. As a result, the upper surface of the plated metal 24a at the center of the opening 42 is recessed and the depression 26 is formed. Is done. The size of the planar shape of the depression 26 can be controlled by the thickness of the plating metal 24a, and for example, the depression 26 is controlled to have a square planar shape with a side length of 3 to 5 μm.

次いで、図6(d)を参照して、ディスペンサを用いてフラックス25をめっき金属24aの上面に形成された窪み26に充填する。本第1実施形態ではフラックス25として無水コハク酸を用いた。ディスペンサは、無水コハク酸をその融点120℃に加熱し、液状として窪み26に注入する。ディスペンサを用いることで、フラックス25を窪み26の中とその周辺に盛り上がるように注入でき、スピン塗布に較べてフラックス25の使用量を節約することができる。もちろん、フラックス25をスピン塗布しても差し支えない。この窪み26に注入されたフラックス25は、室温中で固化する。   Next, referring to FIG. 6D, the flux 25 is filled in the depression 26 formed on the upper surface of the plating metal 24a using a dispenser. In the first embodiment, succinic anhydride is used as the flux 25. The dispenser heats succinic anhydride to its melting point of 120 ° C. and injects it into the depression 26 as a liquid. By using a dispenser, the flux 25 can be injected so as to rise in and around the recess 26, and the amount of the flux 25 used can be saved compared to spin coating. Of course, the flux 25 may be spin coated. The flux 25 injected into the depression 26 is solidified at room temperature.

フラックス25は、めっき金属24a材料、即ち突起電極24材料の表面に形成される自然酸化膜を除去するもので、突起電極24材料に合わせて適切なフラックス25を選択する。さらにフラックス25は、半導体素子110のエポキシ樹脂からなる接着材12と化学反応してエポキシ樹脂を硬化させることが好ましい。   The flux 25 removes the natural oxide film formed on the surface of the plating metal 24a material, that is, the protruding electrode 24 material, and an appropriate flux 25 is selected according to the protruding electrode 24 material. Furthermore, the flux 25 is preferably chemically reacted with the adhesive 12 made of an epoxy resin of the semiconductor element 110 to cure the epoxy resin.

かかるフラックスとして、有機酸、有機酸塩、アミン、アミン化合物、高級アルコールあるいは合成ロジンを用いることができ、なかでも有機酸無水物がこのましい。例えばCu突起電極24に対してはカルボン酸無水物、例えば無水コハク酸をフラックス25として用いることが好ましい。無水コハク酸は、各種金属の自然酸化膜を除去するフラックスとしての機能を有する他、エポキシ樹脂からなる接着剤12と化学反応して硬化させる。加えて、無水コハク酸は、エポキシ樹脂の軟化温度では昇華する。これら無水コハク酸の物性が、とくに本発明のフラックスとして使用されるに好適な理由は、後述する電子機器30の製造工程において詳細に説明する。無水コハク酸の他に、自然酸化膜を除去しかつ接着材12を硬化促進させるフラックスを用いることができ、酸無水物、例えばテトラヒドロフタル酸無水物又はヘキサヒドロフタル酸無水物、或いはアミン化合物を用いることができる。   As such a flux, an organic acid, an organic acid salt, an amine, an amine compound, a higher alcohol, or a synthetic rosin can be used, and an organic acid anhydride is preferable. For example, it is preferable to use a carboxylic acid anhydride such as succinic anhydride as the flux 25 for the Cu protruding electrode 24. The succinic anhydride has a function as a flux for removing natural oxide films of various metals and is cured by chemically reacting with the adhesive 12 made of an epoxy resin. In addition, succinic anhydride sublimes at the softening temperature of the epoxy resin. The reason why the physical properties of these succinic anhydrides are particularly suitable for use as the flux of the present invention will be described in detail in the manufacturing process of the electronic device 30 described later. In addition to succinic anhydride, a flux that removes the natural oxide film and accelerates the curing of the adhesive 12 can be used. An acid anhydride such as tetrahydrophthalic anhydride or hexahydrophthalic anhydride, or an amine compound can be used. Can be used.

次いで、図6(d)中に示す一点鎖線ABを参照して、単結晶ダイヤモンドバイトを用いて、フラックス25、めっき金属24a及びシード層を、基板21上面に平行に基板21上面から高さ5〜7μmの一点鎖線ABの位置まで除去する。なお、除去された面の高さ(一点鎖線ABの高さ)は、フラックス25が窪み26内に残る高さ、言い換えれば窪み26の底部が残るように設定される。   Next, referring to the one-dot chain line AB shown in FIG. 6D, the flux 25, the plating metal 24a, and the seed layer are set to have a height of 5 Remove to the position of the dot-dash line AB of ˜7 μm. The height of the removed surface (the height of the alternate long and short dash line AB) is set such that the flux 25 remains in the recess 26, in other words, the bottom of the recess 26 remains.

その結果、図6(e)を参照して、基板21上に、めっき金属24aからなる高さ5〜7μmの突起電極24と、突起電極24の周囲を平坦に埋め込む接着剤22と、突起電極24の上面に形成された窪み26の中に充填されたフラックス26とを備えた本発明の第1実施形態の回路基板20が製造される。   As a result, referring to FIG. 6 (e), a protruding electrode 24 made of a plated metal 24a and having a height of 5 to 7 μm, an adhesive 22 for flatly embedding the protruding electrode 24, and a protruding electrode are formed on the substrate 21. The circuit board 20 according to the first embodiment of the present invention including the flux 26 filled in the depression 26 formed on the upper surface of the 24 is manufactured.

次に、本発明の第1実施形態の電子機器について説明する。   Next, the electronic apparatus according to the first embodiment of the present invention will be described.

図3は本発明の第1実施形態の電子機器断面図であり、上述した本発明の第1実施形態の回路基板20上に、従来の半導体素子110をフリップチップボンディングした電子機器の接合構造を表している。   FIG. 3 is a cross-sectional view of the electronic device according to the first embodiment of the present invention. The junction structure of the electronic device in which the conventional semiconductor element 110 is flip-chip bonded onto the circuit board 20 according to the first embodiment of the present invention described above. Represents.

図3を参照して、本発明の第1実施形態の電子機器30は、第1の電子部品として上述した回路基板20を用い、その上に第2の電子部品として上述した半導体素子110をフリップチップボンディングにより接合して組み立てたものである。   Referring to FIG. 3, the electronic device 30 according to the first embodiment of the present invention uses the circuit board 20 described above as the first electronic component, and flips the semiconductor element 110 described above as the second electronic component thereon. It is assembled by chip bonding.

回路基板20(第1の電子部品)と半導体素子110(第2の電子部品)とは、互いの突起電極24、114の先端を突き合わせて接合されている。そして、回路基板20及び半導体素子110の基板21、111に挟まれた隙間は、突起電極24、114の周囲を埋め込む接着剤32により充填されている。なお、この接着剤32は、回路基板20及び半導体素子110の接着剤22、112が融合して形成されたものである。   The circuit board 20 (first electronic component) and the semiconductor element 110 (second electronic component) are joined by abutting the tips of the protruding electrodes 24 and 114. The gap between the circuit board 20 and the substrates 21 and 111 of the semiconductor element 110 is filled with an adhesive 32 that fills the periphery of the protruding electrodes 24 and 114. The adhesive 32 is formed by fusing the adhesives 22 and 112 of the circuit board 20 and the semiconductor element 110.

図4は、本発明の第1実施形態の突起電極接続部の断面図であり、第1実施形態の電子機器30の突起電極24、114の接合部を表している。なお、図4(a)は突起電極接続部の基板21、111上面に垂直な断面を、及び図4(b)は突起電極接続部を基板21、111の上面の垂直方向から見た図である。   FIG. 4 is a cross-sectional view of the protruding electrode connection portion according to the first embodiment of the present invention, and represents a bonding portion of the protruding electrodes 24 and 114 of the electronic device 30 according to the first embodiment. 4A is a cross section perpendicular to the top surfaces of the substrate 21 and 111 of the bump electrode connecting portion, and FIG. 4B is a view of the bump electrode connecting portion viewed from the vertical direction of the top surface of the substrates 21 and 111. is there.

図4(a)及び(b)を参照して、第1実施形態の電子機器30では、半導体素子110及び回路基板20の突起電極114、24が互いに先端を密接させた状態で固相拡散又は溶着により接合されている。半導体素子110の突起電極114の先端面は、回路基板20の突起電極24の先端面(上面)より大きいので、接合された突起電極114、24は凸字型の形状となる。   4 (a) and 4 (b), in the electronic device 30 of the first embodiment, the solid state diffusion or the semiconductor element 110 and the protruding electrodes 114 and 24 of the circuit board 20 are in close contact with each other. Joined by welding. Since the leading end surface of the protruding electrode 114 of the semiconductor element 110 is larger than the leading end surface (upper surface) of the protruding electrode 24 of the circuit board 20, the bonded protruding electrodes 114 and 24 have a convex shape.

回路基板20の突起電極24の上面に設けられた窪み26は、接合の際に窪み26に充填されたフラックス25が蒸発ないし昇華して空洞26aとなっている。そして、回路基板20の突起電極24の上面と、その上面に接合されたに半導体素子110の突起電極114の周囲、即ち接合面の周囲を取り巻くように硬化反応部31が形成されている。この硬化反応部31は、蒸発ないし昇華したフラックス25が接合面から滲出して接着剤32と硬化反応することにより形成される。なお、接着剤と硬化反応しないフラックス25を用いた場合は、当然、硬化反応部31は形成されない。   The depression 26 provided on the upper surface of the protruding electrode 24 of the circuit board 20 becomes a cavity 26a by evaporating or sublimating the flux 25 filled in the depression 26 at the time of bonding. The curing reaction portion 31 is formed so as to surround the upper surface of the protruding electrode 24 of the circuit board 20 and the periphery of the protruding electrode 114 of the semiconductor element 110, that is, the periphery of the bonding surface, bonded to the upper surface. The curing reaction part 31 is formed by the flux 25 that has evaporated or sublimated oozes from the joint surface and undergoes a curing reaction with the adhesive 32. Note that when the flux 25 that does not undergo a curing reaction with the adhesive is used, the curing reaction portion 31 is naturally not formed.

以下、電子機器30の製造工程を通して本発明の第1実施形態の電子機器をさらに詳細に説明する。   Hereinafter, the electronic device according to the first embodiment of the present invention will be described in more detail through the manufacturing process of the electronic device 30.

図7は本発明の第1実施形態の電子機器の製造工程断面図であり、フリップチップボンディング工程を表している。図8は本発明の第1実施形態の電子機器の製造工程シーケンス図であり、ボンディング装置のシーケンスを表している。なお、図8中の温度、気圧及び押圧は、それぞれチャンバー内の温度、気圧及び押圧の経過を表している。   FIG. 7 is a cross-sectional view of the manufacturing process of the electronic apparatus according to the first embodiment of the present invention, and represents a flip chip bonding process. FIG. 8 is a manufacturing process sequence diagram of the electronic device according to the first embodiment of the present invention, and shows a sequence of the bonding apparatus. Note that the temperature, pressure and pressure in FIG. 8 represent the temperature, pressure and pressure in the chamber, respectively.

本発明の第1実施形態の電子機器30の製造工程(組立工程)では、まず図7(a)を参照して、フリップチップボンディング装置を用いて、上述した回路基板20上に、上述した半導体素子110を突起電極24と突起電極114とが互いに当接するように位置合わせして載置し、その後、100℃に加熱して突起電極当たり1gfの荷重を5秒間印加して仮付けした。   In the manufacturing process (assembly process) of the electronic device 30 according to the first embodiment of the present invention, referring to FIG. 7A, first, the above-described semiconductor is formed on the above-described circuit board 20 by using a flip chip bonding apparatus. The element 110 was positioned and placed so that the protruding electrode 24 and the protruding electrode 114 were in contact with each other, then heated to 100 ° C. and temporarily applied by applying a load of 1 gf per protruding electrode for 5 seconds.

次いで、図7(b)を参照して、仮付けされた回路基板20と半導体素子110とからなる仮付け体を、減圧チャンバー61内に収容する。このチャンバー61は、フリップチップボンディングに必要な加熱装置及び加圧装置の他、排気口62につながる真空排気装置を具備する。   Next, referring to FIG. 7B, the temporary attachment body including the temporarily attached circuit board 20 and the semiconductor element 110 is accommodated in the decompression chamber 61. The chamber 61 includes a vacuum exhaust device connected to the exhaust port 62 in addition to a heating device and a pressurizing device necessary for flip chip bonding.

次いで、チャンバー61内を1気圧の還元性気体で置換した後、回路基板20と半導体素子110とを圧接する突起電極当たり3gfの押圧63(半導体素子110を回路基板20上に押し付ける圧力)を印加する。同時に、チャンバー61内を排気し始めると共に、チャンバー61内を加熱し昇温を開始する。   Next, after the inside of the chamber 61 is replaced with a reducing gas of 1 atm, 3 gf of pressing 63 (pressure for pressing the semiconductor element 110 onto the circuit board 20) is applied to the protruding electrode that press-contacts the circuit board 20 and the semiconductor element 110. To do. At the same time, the inside of the chamber 61 starts to be evacuated, and the inside of the chamber 61 is heated to start raising the temperature.

その結果、図8を参照して、チャンバー61内気圧は当初の1気圧(760Torr)から徐々に減圧し、30分後には例えは0.1Torrに達する。また、チャンバー61内温度は、当初の室温(25℃)から一定速度で昇温し、略15分後には100℃を超え、30分後には例えは200℃に達する。   As a result, referring to FIG. 8, the pressure inside the chamber 61 is gradually reduced from the original 1 atm (760 Torr), and after 30 minutes, for example, reaches 0.1 Torr. The temperature in the chamber 61 is increased from the original room temperature (25 ° C.) at a constant rate, exceeds 100 ° C. after about 15 minutes, and reaches 200 ° C. after 30 minutes.

チャンバー61内温度が100℃に達する前、例えは10分間を経過した時に、押圧63を突起電極当たり10gfに増圧する。この時点以前では、チャンバー61内温度は100℃以下であり、半硬化状態の接着剤22、112は軟化しない。従って、押圧を増圧する前に、突起電極24と突起電極114との間に軟化した接着材22、112が侵入することはない。   Before the temperature in the chamber 61 reaches 100 ° C., for example, when 10 minutes have elapsed, the pressure 63 is increased to 10 gf per protruding electrode. Before this time, the temperature in the chamber 61 is 100 ° C. or lower, and the semi-cured adhesives 22 and 112 are not softened. Accordingly, the softened adhesive materials 22 and 112 do not enter between the protruding electrode 24 and the protruding electrode 114 before the pressure is increased.

次いで、図7(c)及び図8を参照して、ほぼ15分を経過し減圧下で温度が100℃を超えると、フラックス25の無水コハク酸が昇華し始め、フラックス25の蒸気が仮付けされた突起電極24、114の接合面(仮付け面)に浸潤する。フラックス25の蒸発又は昇華につれ、窪み26の一部が空洞26aとなる。さらに、120℃を超えると半硬化状態の接着材22、112は軟化、溶融する、このとき、接合面(仮付け面)の隙間はフラックス25の蒸気に満たされ、チャンバー61内の気圧より高圧に保持される。このため、軟化ないし溶融した接着材22、112の接合面(仮付け面)への侵入が阻止される。   Next, referring to FIG. 7 (c) and FIG. 8, when the temperature exceeds 100 ° C. under reduced pressure after approximately 15 minutes, succinic anhydride of the flux 25 starts to sublime, and the vapor of the flux 25 is temporarily attached. Infiltrate the joint surfaces (temporary attachment surfaces) of the projected electrodes 24 and 114 formed. As the flux 25 evaporates or sublimates, a part of the recess 26 becomes a cavity 26a. Further, when the temperature exceeds 120 ° C., the semi-cured adhesives 22 and 112 are softened and melted. At this time, the gap between the joint surfaces (temporary attachment surfaces) is filled with the vapor of the flux 25 and is higher than the pressure in the chamber 61. Retained. For this reason, the penetration | invasion to the joint surface (temporary attachment surface) of the softened or fuse | melted adhesive materials 22 and 112 is blocked | prevented.

さらに時間の経過とともに、接合面(仮付け面)に浸潤したフラックス25の蒸気が接合面の周辺から滲出し接合面(仮付け面)周辺近傍の接着材112中に浸透し、接着材112と化学反応を起こして、接合面(仮付け面)の周囲に接合面の外周を環状に取り巻く硬化反応部31が形成される。この硬化反応部31は、軟化、溶融した接着材22、112が接合面(仮付け面)の外側から接合面(仮付け面)へ侵入することを阻止する。   Furthermore, with the passage of time, the vapor of the flux 25 that has infiltrated the joint surface (temporary attachment surface) exudes from the periphery of the joint surface and penetrates into the adhesive 112 near the joint surface (temporary attachment surface). A curing reaction portion 31 is formed around the joint surface (temporary attachment surface) by causing a chemical reaction and surrounding the outer periphery of the joint surface in an annular shape. The curing reaction part 31 prevents the softened and melted adhesive materials 22 and 112 from entering the joining surface (temporary attachment surface) from the outside of the joining surface (temporary attachment surface).

このように、本第1実施形態の電子機器30のフリップチップボンディングによる製造工程では、接着材22、112が軟化、溶融しても、接合面の隙間を満たすフラックス25の蒸気圧が高く、また、接合面の周囲に硬化反応部31が形成されるため、接合面に軟化ないし溶融した接着材22、112が侵入しない。   As described above, in the manufacturing process by flip chip bonding of the electronic device 30 according to the first embodiment, even when the adhesives 22 and 112 are softened and melted, the vapor pressure of the flux 25 that fills the gap between the bonding surfaces is high. Since the curing reaction portion 31 is formed around the joint surface, the softened or melted adhesive materials 22 and 112 do not enter the joint surface.

なお、接合面(仮付け面)に浸潤したフラックス25の蒸気は、通常のフラックスと同様に接合面の突起電極24、114表面に形成された自然酸化膜を除去する。従って、接合面に自然酸化膜が残らない。   In addition, the vapor | steam of the flux 25 which infiltrated the joining surface (temporary attachment surface) removes the natural oxide film formed in the bump electrodes 24 and 114 surface of a joining surface like a normal flux. Therefore, no natural oxide film remains on the bonding surface.

上述したように、本第1実施形態の電子機器30では、突起電極24、114の接合面(仮付け面)に接着材32が侵入せず又自然酸化膜も除去されるから、接合面に接着材又は自然酸化膜からなる絶縁性皮膜135(図13参照)が形成されない。このため、信頼性の高いフリップチップボンディングが実現される。   As described above, in the electronic device 30 of the first embodiment, the adhesive 32 does not enter the bonding surfaces (temporary bonding surfaces) of the protruding electrodes 24 and 114 and the natural oxide film is also removed. The insulating film 135 (see FIG. 13) made of an adhesive or a natural oxide film is not formed. For this reason, highly reliable flip chip bonding is realized.

次いで、図7(d)及び図8を参照して、経過が30分経過した時点で、チャンバー内の温度及び気圧はそれぞれ200℃及び0.1Toorに到達した。その後、チャンバー内の温度及び気圧をそのままに30分間保持した。なお、押圧は突起電極当たり10gfを維持する。   Next, referring to FIG. 7D and FIG. 8, when 30 minutes passed, the temperature and the atmospheric pressure in the chamber reached 200 ° C. and 0.1 Toor, respectively. Thereafter, the temperature and pressure in the chamber were maintained for 30 minutes. The pressure is maintained at 10 gf per protruding electrode.

この200℃に30分間保持する間に、Cuからなる突起電極24と突起電極114とは、接合面を介して互いに固相拡散して強固に接合する。なお、突起電極24、114のがSn合金等の低融点金属からなる場合は、一方又は双方が溶融して合金を形成し接合する。そして、昇温開始からこの期間を経過するまでの間に、半導体素子110及び回路基板20の接着材112、22は溶融し一体の接着剤32となったのち熱硬化する。なお、既述のように、接着材112、22はチャンバー61内温度がほぼ120℃以上に達してときから溶融し始め、200℃で30分間保持する間に接着材32が熱硬化する。この工程を経て、本第1実施形態の電子機器30が製造された。   While being held at 200 ° C. for 30 minutes, the protruding electrode 24 and the protruding electrode 114 made of Cu are solid-phase diffused to each other through the bonding surface and firmly bonded. When the protruding electrodes 24 and 114 are made of a low melting point metal such as an Sn alloy, one or both of them are melted to form an alloy and are joined. The adhesive 112 and 22 of the semiconductor element 110 and the circuit board 20 are melted to become an integral adhesive 32 after the period of time elapses from the start of the temperature rise, and is then thermally cured. As described above, the adhesives 112 and 22 start to melt when the temperature in the chamber 61 reaches approximately 120 ° C. or higher, and the adhesive 32 is thermally cured while being held at 200 ° C. for 30 minutes. Through this process, the electronic device 30 of the first embodiment is manufactured.

接着材32が熱硬化した後、例えば経過時間が60分間を過ぎたとき、チャンバー61内の加熱を停止し温度を降下し始める。温度を降下から、例えは10分遅れて、チャンバー内に還元性気体を投入してチャンバー内気圧を大気圧に戻した。次いで、冷却後、例えば温度降下開始時から45分後に、押圧63を除去し、チャンバー61内から電子機器30をとりだした。   After the adhesive 32 is thermally cured, for example, when the elapsed time has passed 60 minutes, the heating in the chamber 61 is stopped and the temperature starts to drop. After reducing the temperature, for example, 10 minutes later, a reducing gas was introduced into the chamber to return the atmospheric pressure in the chamber to atmospheric pressure. Next, after cooling, for example, 45 minutes after the start of temperature drop, the pressing 63 was removed, and the electronic device 30 was taken out from the chamber 61.

本発明の第二実施形態は、半導体素子として本発明の電子部品を用い、回路基板として従来の電子部品を用いた電子機器に関する。   The second embodiment of the present invention relates to an electronic apparatus using the electronic component of the present invention as a semiconductor element and using a conventional electronic component as a circuit board.

図9は本発明の第2実施形態の電子部品断面図であり、図9(a)は本第2実施形態で用いられた半導体素子を、図9(b)は本第2実施形態で用いられた回路基板を表している。   FIG. 9 is a cross-sectional view of an electronic component according to the second embodiment of the present invention. FIG. 9A shows the semiconductor element used in the second embodiment, and FIG. 9B shows the second embodiment. Represents a printed circuit board.

図9(a)を参照して、本第2実施形態の半導体素子10は、第1実施形態の半導体素子110の突起電極114に代えて、第1実施形態の回路基板20の突起電極24と同様の構造の突起電極14を有する。その他は第1実施形態の半導体素子110と同様である。   Referring to FIG. 9A, the semiconductor element 10 of the second embodiment includes a protruding electrode 24 of the circuit board 20 of the first embodiment, instead of the protruding electrode 114 of the semiconductor element 110 of the first embodiment. The projection electrode 14 has a similar structure. Others are the same as those of the semiconductor element 110 of the first embodiment.

即ち、半導体素子10は、集積回路が形成されか半導体基板11の上面に格子状に突起電極14が配列され、その突起電極14の外側を埋め込む接着材12が半導体基板11上に形成されている。この突起電極14の平面パターンは第1実施形態の半導体素子110の突起電極114と同じ大きさとした。そして、突起電極14の上面に形成された窪み16にフラックス15が充填されている。また、突起電極14の側面及び底面にシード層13が設けられている。これらは、半導体基板11と配線基板21との違い及び突起電極14の大きさの違いを除き、構造及び材料ともに第1実施形態の回路基板20と同じである。   That is, in the semiconductor element 10, an integrated circuit is formed, or protruding electrodes 14 are arranged in a lattice pattern on the upper surface of the semiconductor substrate 11, and an adhesive 12 that fills the outside of the protruding electrode 14 is formed on the semiconductor substrate 11. . The planar pattern of the protruding electrode 14 is the same size as the protruding electrode 114 of the semiconductor element 110 of the first embodiment. A recess 15 formed on the upper surface of the protruding electrode 14 is filled with a flux 15. In addition, seed layers 13 are provided on the side and bottom surfaces of the protruding electrodes 14. These are the same as the circuit board 20 of the first embodiment in both structure and material, except for the difference between the semiconductor substrate 11 and the wiring board 21 and the size of the protruding electrode 14.

かかる半導体素子10は、半導体基板11上に図6を参照して説明した第1実施形態の回路基板20と同様の工程で製造することがてきる。   The semiconductor element 10 can be manufactured on the semiconductor substrate 11 in the same process as the circuit board 20 of the first embodiment described with reference to FIG.

図9(b)を参照して、本第2実施形態の回路基板は、第1実施形態の回路基板20のフラックス25を有する突起電極24に代えて、第1実施形態の半導体素子110の突起電極114と同様の構造の突起電極14を有する。その他は第1実施形態の回路基板20と同様である。   Referring to FIG. 9B, the circuit board of the second embodiment is a projection of the semiconductor element 110 of the first embodiment instead of the projection electrode 24 having the flux 25 of the circuit board 20 of the first embodiment. The protruding electrode 14 has the same structure as the electrode 114. Others are the same as the circuit board 20 of 1st Embodiment.

即ち、回路基板120は、配線基板121の上面に格子状に突起電極124が配列され、その突起電極124の外側を埋め込む接着材112が配線基板121上に形成されている。この突起電極124の平面パターンは第1実施形態の回路基板20の突起電極24と同じ大きさとした。そして、突起電極124底面にシード層123が設けられている。これらは、配線基板121と半導体基板121との違い及び突起電極124の大きさの違いを除き、構造及び材料ともに、図12を参照して説明した従来の回路基板124と同じである。   That is, in the circuit board 120, the protruding electrodes 124 are arranged in a grid pattern on the upper surface of the wiring board 121, and the adhesive 112 that embeds the outside of the protruding electrodes 124 is formed on the wiring board 121. The planar pattern of the protruding electrode 124 is the same size as the protruding electrode 24 of the circuit board 20 of the first embodiment. A seed layer 123 is provided on the bottom surface of the protruding electrode 124. These are the same as the conventional circuit board 124 described with reference to FIG. 12 except for the difference between the wiring substrate 121 and the semiconductor substrate 121 and the size of the protruding electrode 124 in terms of structure and material.

かかる回路基板120は、配線基板121上に図5を参照して説明した第1実施形態の半導体素子110と同様の工程で製造することがてきる。   Such a circuit board 120 can be manufactured on the wiring board 121 in the same process as the semiconductor element 110 of the first embodiment described with reference to FIG.

図10は本発明の第2実施形態の電子機器断面図であり、図9に示す半導体素子1及び回路基板120をフリップチップボンディングして組み立てられた電子機器を表している。   FIG. 10 is a cross-sectional view of an electronic device according to the second embodiment of the present invention, and represents an electronic device assembled by flip-chip bonding the semiconductor element 1 and the circuit board 120 shown in FIG.

図10を参照して、本第2実施形態の電子機器36は、半導体素子10の突起電極14の先端(図10では下端)に形成された窪み16に充填されていたフラックス15が蒸発・昇華し、空洞16aとなる。他方、回路基板120の上面は平坦面が維持される。これらの点を除き、本第2実施形態の電子機器36は、第1実施形態の電子機器30と同様である。   Referring to FIG. 10, in the electronic device 36 of the second embodiment, the flux 15 filled in the recess 16 formed at the tip end (lower end in FIG. 10) of the semiconductor element 10 is evaporated and sublimated. Thus, the cavity 16a is formed. On the other hand, the upper surface of the circuit board 120 is kept flat. Except for these points, the electronic device 36 of the second embodiment is the same as the electronic device 30 of the first embodiment.

即ち、半導体素子10及び回路基板120の突起電極14、124はその先端で接合され、半導体基板11と配線基板121との隙間は接着材12、122が融合して形成された接着材32により充填されている。そして、接合された突起電極14、124の接合面の周囲に硬化反応部31が形成されている。なお、接着材を硬化させないフラックスを使用する場合は、この硬化反応部31は形成されない。   In other words, the protruding electrodes 14 and 124 of the semiconductor element 10 and the circuit board 120 are joined at their tips, and the gap between the semiconductor substrate 11 and the wiring board 121 is filled with the adhesive 32 formed by the fusion of the adhesives 12 and 122. Has been. A curing reaction portion 31 is formed around the joint surface of the projecting electrodes 14 and 124 joined. In addition, when using the flux which does not harden an adhesive material, this hardening reaction part 31 is not formed.

かかる回路基板121は、半導体基板121上に図5を参照して説明した第1実施形態の電子機器30と同様の工程で製造することがてきる。   The circuit board 121 can be manufactured on the semiconductor substrate 121 in the same process as the electronic device 30 of the first embodiment described with reference to FIG.

本発明の第三実施形態は、半導体素子及び回路基板ともに本発明の電子部品を用いた電子機器に関する。   The third embodiment of the present invention relates to an electronic apparatus using the electronic component of the present invention together with a semiconductor element and a circuit board.

図11は本発明の第3実施形態の電子機器断面図であり、接続された突起電極の構造を表している。   FIG. 11 is a cross-sectional view of an electronic apparatus according to a third embodiment of the present invention, and shows the structure of the connected protruding electrode.

図11を参照して、本発明の第三実施形態の電子機器37は、第1実施形態の回路基板20と第2実施形態の半導体素子10とをフリップチップボンディングにより接続して組み立てられる。   Referring to FIG. 11, the electronic device 37 according to the third embodiment of the present invention is assembled by connecting the circuit board 20 according to the first embodiment and the semiconductor element 10 according to the second embodiment by flip chip bonding.

本第三実施形態の電子機器37では、突起電極24、14の接合面に、回路基板20及び半導体素子10の両方の突起電極24、14の先端に形成された窪み26、16が空洞26a、16aとなり、これら空洞26a、16aがつながり一つの空洞を形成している。その他は、本第三実施形態の電子機器37は第1及び第2実施形態の電子機器と同様である。その製造も、第1実施形態の電子機器30と同様のフリップチップボンディング工程によりなされる。   In the electronic device 37 of the third embodiment, the depressions 26 and 16 formed at the tips of the protruding electrodes 24 and 14 of both the circuit board 20 and the semiconductor element 10 are formed on the bonding surfaces of the protruding electrodes 24 and 14 as cavities 26a, 16a, and these cavities 26a and 16a are connected to form one cavity. Otherwise, the electronic device 37 of the third embodiment is the same as the electronic device of the first and second embodiments. The manufacture is also performed by the same flip chip bonding process as the electronic device 30 of the first embodiment.

本発明をフリップチップボンディングにより製造される電子機器に適用することで、絶縁不良の発生が抑制された信頼性の高い接続構造を有する電子機器が実現される。
By applying the present invention to an electronic device manufactured by flip chip bonding, an electronic device having a highly reliable connection structure in which the occurrence of insulation failure is suppressed is realized.

10、110 半導体素子(電子部品)
11、21、111、121 基板
20、120 回路基板(電子部品)
12、22、32、112、122、132 接着材
13、23、113、123 シード層
14、24、114、124 突起電極
24a、114a めっき金属
15、25 フラックス
16、26 窪み
16a、26a 空洞
30、36、37、130 電子機器
31 硬化反応部
41 レジスト
42 開口
61 チャンバー
62 排気口
63 押圧
135 絶縁性皮膜
136 接合面
10, 110 Semiconductor element (electronic component)
11, 21, 111, 121 Substrate 20, 120 Circuit board (electronic component)
12, 22, 32, 112, 122, 132 Adhesive 13, 23, 113, 123 Seed layer 14, 24, 114, 124 Protruding electrode 24a, 114a Plating metal 15, 25 Flux 16, 26 Recess 16a, 26a Cavity 30, 36, 37, 130 Electronic equipment 31 Curing reaction part 41 Resist 42 Opening 61 Chamber 62 Exhaust port 63 Press 135 Insulating film 136 Joining surface

Claims (5)

基板上に形成された柱状の突起電極であって、前記突起電極の側面及び底面に配置された導電性薄膜金属と、前記導電性薄膜金属をシードとして、電解メッキにより導電性金属を成長させて形成された、上面に窪みを有する柱状の導電性金属物と、を有する突起電極と、
記窪みに埋め込まれたフラックスと、
前記突起電極の外側の前記基板上に形成され、前記突起電極を前記突起電極上面まで埋め込む接着材と、を有する電子部品。
A columnar protruding electrode formed on a substrate , wherein the conductive thin film metal disposed on the side and bottom surfaces of the protruding electrode and the conductive thin film metal are used as seeds to grow the conductive metal by electrolytic plating. A protruding electrode having a formed columnar conductive metal having a depression on the upper surface ;
And flux embedded in the previous Symbol recess,
An electronic component comprising: an adhesive formed on the substrate outside the protruding electrode and embedding the protruding electrode up to the upper surface of the protruding electrode.
前記フラックスは、前記接着材と化学反応を起こして前記接着材を硬化させることを特徴とする請求項1記載の電子部品。   The electronic component according to claim 1, wherein the flux causes a chemical reaction with the adhesive to cure the adhesive. 基板上に形成された柱状の突起電極と、前記突起電極の外側の前記基板上に形成され、前記突起電極を前記突起電極上面まで埋め込む接着材と、を有する第1の電子部品及び第2の電子部品を、互いの前記突起電極を接合して形成される電子機器において、
前記第1又は第2の電子部品の少なくとも一方の前記突起電極は、前記突起電極の側面及び底面に配置された導電性薄膜金属と、前記導電性薄膜金属をシードとして、電解メッキにより導電性金属を成長させて形成された、上面に窪みを有する柱状の導電性金属物と、を有し、
前記第1及び第2の電子部品の間を充填する前記接着材と、
前記突起電極の接合面の周囲に形成された、フラックスと化学反応を起こして硬化した前記接着材からなる硬化反応部と、を有することを特徴とする電子機器。
A columnar impact force electrode formed on a substrate, wherein formed on said substrate outside of the bump electrode, a bonding material to embed the protruding electrode to the protruding electrode top surface, a first electronic component and the second having In an electronic device formed by joining the protruding electrodes to each other,
The protruding electrode of at least one of the first or second electronic component is formed of a conductive thin film metal disposed on a side surface and a bottom surface of the protruding electrode and a conductive metal by electrolytic plating using the conductive thin film metal as a seed. A columnar conductive metal object formed by growing
The adhesive filling between the first and second electronic components;
An electronic apparatus comprising: a curing reaction portion formed around the bonding surface of the protruding electrode and made of the adhesive material that is cured by causing a chemical reaction with the flux.
基板上に絶縁性のレジストを形成する工程と、
前記レジストに、前記突起電極を画定し、底面に前記基板上面を表出する開口を形成する工程と、
前記レジストの上面、前記開口の側壁面及び前記開口の底面を被覆する導電性薄膜からなるシード層を形成する工程と、
前記シード層をシードとする電解めっきにより、前記シード層上に層状に形成された前記開口内に窪みを有するめっき金属の層を形成する工程と、
前記窪みをフラックスで充填する工程と、
前記フラックス、前記めっき金属、前記シード層及び前記レジストを、上面から前記突起電極の高さまで前記基板上面に平行に除去する工程と、を有することを特徴とする電子部品の製造方法。
Forming an insulating resist on the substrate;
Defining the protruding electrode in the resist and forming an opening on the bottom surface to expose the upper surface of the substrate;
Forming a seed layer made of a conductive thin film covering the upper surface of the resist, the side wall surface of the opening, and the bottom surface of the opening;
Forming a plating metal layer having a depression in the opening formed in a layer on the seed layer by electrolytic plating using the seed layer as a seed;
Filling the recess with flux;
Removing the flux, the plating metal, the seed layer, and the resist from the upper surface to the height of the protruding electrode in parallel with the upper surface of the substrate.
基板上に形成された突起電極と、前記突起電極の外側の前記基板上に形成され、前記突起電極を前記突起電極上面まで埋め込む接着材と、を有する第1の電子部品及び第2の電子部品を、フリップチップボンディングにより互いの前記突起電極を接合して形成する電子機器の製造方法において、
前記第1又は第2の電子部品の少なくとも一方として、フラックスが充填されている窪みを前記突起電極の上面に有する電子部品を準備する工程と、
次いで、互いの前記突起電極を突き合わせて仮付けされた前記第1及び第2の電子部品を、減圧チャンバー内に収容する工程と、
前記減圧チャンバー内の気圧を徐々に減圧する工程と、
前記減圧する工程の期間中、前記減圧チャンバー内の温度をボンディング温度まで上昇する工程と、
前記減圧チャンバー内の温度が前記接着材の軟化温度に達する前に、前記第1及び第2の電子部品を圧接する押圧をフリップチップボンディング圧まで印加する工程と、を有することを特徴とする電子機器の製造方法。
1st electronic component and 2nd electronic component which have the protruding electrode formed on the board | substrate, and the adhesive agent which is formed on the said board | substrate outside the said protruding electrode, and embeds the said protruding electrode to the said protruding electrode upper surface In a method for manufacturing an electronic device in which the protruding electrodes are joined to each other by flip chip bonding,
Preparing an electronic component having a recess filled with a flux on the upper surface of the protruding electrode as at least one of the first or second electronic component;
Next, accommodating the first and second electronic components temporarily attached by abutting each of the protruding electrodes in a decompression chamber;
Gradually reducing the pressure in the vacuum chamber;
Increasing the temperature in the decompression chamber to the bonding temperature during the decompressing step;
Applying a pressure for pressing the first and second electronic components to a flip-chip bonding pressure before the temperature in the decompression chamber reaches the softening temperature of the adhesive. Device manufacturing method.
JP2010081500A 2010-03-31 2010-03-31 Electronic component, electronic device and manufacturing method thereof Expired - Fee Related JP5604937B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010081500A JP5604937B2 (en) 2010-03-31 2010-03-31 Electronic component, electronic device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010081500A JP5604937B2 (en) 2010-03-31 2010-03-31 Electronic component, electronic device and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JP2011216565A JP2011216565A (en) 2011-10-27
JP5604937B2 true JP5604937B2 (en) 2014-10-15

Family

ID=44946029

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010081500A Expired - Fee Related JP5604937B2 (en) 2010-03-31 2010-03-31 Electronic component, electronic device and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP5604937B2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6429187B2 (en) * 2014-11-18 2018-11-28 ボンドテック株式会社 Joining method and joining apparatus
JP7348857B2 (en) 2020-02-14 2023-09-21 信越化学工業株式会社 Manufacturing method of semiconductor device
KR20230162964A (en) * 2021-04-28 2023-11-29 후지필름 가부시키가이샤 Manufacturing method of junction body, manufacturing method of semiconductor device, and resin composition

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000357712A (en) * 1999-06-15 2000-12-26 Matsushita Electric Works Ltd Flip-chip mounting method
JP2001068504A (en) * 1999-08-24 2001-03-16 Matsushita Electric Works Ltd Mounting method of electronic component
US6650022B1 (en) * 2002-09-11 2003-11-18 Motorola, Inc. Semiconductor device exhibiting enhanced pattern recognition when illuminated in a machine vision system
JP4131681B2 (en) * 2003-06-20 2008-08-13 富士通株式会社 Manufacturing method of semiconductor device
JP4586583B2 (en) * 2005-03-10 2010-11-24 ソニー株式会社 Semiconductor device bonding method
JP4983181B2 (en) * 2006-09-26 2012-07-25 富士通株式会社 Manufacturing method of semiconductor device
JP4846633B2 (en) * 2007-03-20 2011-12-28 富士通株式会社 Manufacturing method of component-embedded substrate

Also Published As

Publication number Publication date
JP2011216565A (en) 2011-10-27

Similar Documents

Publication Publication Date Title
US7772032B2 (en) Manufacturing method for electronic devices
TWI446465B (en) Manufacturing method of semiconductor device
US8043893B2 (en) Thermo-compression bonded electrical interconnect structure and method
JP2010147153A (en) Semiconductor apparatus and method of manufacturing the same
JP5893387B2 (en) Electronic device and manufacturing method thereof
KR20030067590A (en) Semiconductor element and a producing method for the same, and a semiconductor device and a producing method for the same
JP6201610B2 (en) Electronic device manufacturing method and circuit board
JP2008084951A (en) Manufacturing method of semiconductor device
TW200950626A (en) Method of making printed wiring board and method of making printed circuit board unit
JP5543754B2 (en) Semiconductor package and manufacturing method thereof
JP5604937B2 (en) Electronic component, electronic device and manufacturing method thereof
JP4552934B2 (en) Electronic component mounting method
JP2018026484A (en) Packaging method and package structure
JPWO2009107342A1 (en) Manufacturing method of electronic component module
JP2007243106A (en) Semiconductor package structure
JP2009009994A (en) Semiconductor device, and manufacturing method thereof
JP2004119773A (en) Semiconductor device and its manufacturing method
JP4904710B2 (en) Semiconductor device manufacturing method and semiconductor device
JP4479582B2 (en) Manufacturing method of electronic component mounting body
JP2012182350A (en) Module component and manufacturing method of the same
TW201110252A (en) Method for manufacturing tight pitch, flip chip integrated circuit packages
WO2020122014A1 (en) Wiring board for semiconductor device, method of manufacturing same, and semiconductor device
JP5187341B2 (en) Manufacturing method of semiconductor device
JP5485818B2 (en) Penetration wiring board and manufacturing method
JP2002050717A (en) Semiconductor device and manufacturing method thereof

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130206

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130809

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130813

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131011

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140527

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140710

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140729

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140811

R150 Certificate of patent or registration of utility model

Ref document number: 5604937

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees