JP7348857B2 - Manufacturing method of semiconductor device - Google Patents

Manufacturing method of semiconductor device Download PDF

Info

Publication number
JP7348857B2
JP7348857B2 JP2020023677A JP2020023677A JP7348857B2 JP 7348857 B2 JP7348857 B2 JP 7348857B2 JP 2020023677 A JP2020023677 A JP 2020023677A JP 2020023677 A JP2020023677 A JP 2020023677A JP 7348857 B2 JP7348857 B2 JP 7348857B2
Authority
JP
Japan
Prior art keywords
substrate
insulating layer
conductive plug
photosensitive insulating
electrode pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020023677A
Other languages
Japanese (ja)
Other versions
JP2021129052A (en
Inventor
恭子 曽我
揚一郎 市岡
聡 淺井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Chemical Co Ltd
Original Assignee
Shin Etsu Chemical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Chemical Co Ltd filed Critical Shin Etsu Chemical Co Ltd
Priority to JP2020023677A priority Critical patent/JP7348857B2/en
Publication of JP2021129052A publication Critical patent/JP2021129052A/en
Application granted granted Critical
Publication of JP7348857B2 publication Critical patent/JP7348857B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13075Plural core members
    • H01L2224/1308Plural core members being stacked
    • H01L2224/13082Two-layer arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119Arrangement of the bump connectors prior to mounting
    • H01L2224/81193Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body

Description

本発明は、複数の半導体回路層を積層してなる三次元積層構造を持つ半導体装置の製造方法に関し、特に基板上に積層された半導体基板あるいは半導体素子間の積層方向の電気的接続を行うための層間接続方法に関する。 The present invention relates to a method for manufacturing a semiconductor device having a three-dimensional stacked structure formed by stacking a plurality of semiconductor circuit layers, and particularly to a method for electrically connecting semiconductor substrates or semiconductor elements stacked on a substrate in the stacking direction. This invention relates to an interlayer connection method.

パソコン、デジタルカメラ、携帯電話等の様々な電子機器の小型化や高性能化に伴い、半導体素子においてもさらなる小型化、薄型化及び高密度化への要求が急速に高まっている。このため、生産性向上における基板面積の増大に対応でき、かつ、チップサイズパッケージあるいはチップスケールパッケージ(CSP)又は三次元積層といった高密度実装技術において、対応できる絶縁材料や積層される半導体装置、その製造方法の開発が望まれている。 2. Description of the Related Art As various electronic devices such as personal computers, digital cameras, and mobile phones become smaller and more sophisticated, there is a rapidly increasing demand for smaller, thinner, and higher-density semiconductor devices. Therefore, insulating materials, stacked semiconductor devices, etc. that can cope with the increase in substrate area to improve productivity and can be used in high-density packaging technologies such as chip size packages, chip scale packages (CSP), and three-dimensional stacking, etc. Development of a manufacturing method is desired.

さらに、電子機器の高性能化、小型化の進展に伴い、半導体素子の高密度化、高機能化への要求に応えるのに半導体素子製造のプロセスも進化し続けている。例えば、狭ピッチ化、高速化に対応して配線ルールの微細化が図られ、高周波化に対応して超低誘電体材料を用いた脆弱な半導体素子へと変化してきている。 Furthermore, as electronic equipment becomes more sophisticated and more compact, the process for manufacturing semiconductor elements continues to evolve in order to meet the demands for higher density and higher functionality of semiconductor elements. For example, wiring rules have become finer in response to narrower pitches and higher speeds, and semiconductor elements are becoming more fragile using ultra-low dielectric materials in response to higher frequencies.

旧来、半導体素子に形成された電極を基板に形成した配線パターンと接続して得る半導体装置の製造方法としては、ワイヤボンディングによる半導体素子と基板の接合を例として挙げることができる。しかしながら、ワイヤボンディングによる半導体素子と基板の接合では、半導体素子上に金属ワイヤを引き出すスペースを配置する必要があるため、装置が大きくなり、小型化を図ることは困難であり、上記のような高密度実装の要求には応えることができなかった。そこで三次元実装を実現する半導体素子の実装方法として、配線を形成した基板同士を接合するウェハ接合や、基板に半導体素子を搭載するチップスケールパッケージやフリップチップ実装が考案されている。特に、狭ピッチ化、高速化に対応して配線ルールの微細化が図られ、高周波化に対応して超低誘電体材料を用いた半導体素子の回路上の特性を活かすには短配線接続となる電極上のバンプを利用したフリップチップ実装方式が望まれるし、半導体素子の前記脆弱化に対応するには低荷重でのバンプ形成、低荷重での実装が求められる。 2. Description of the Related Art Conventionally, as a method for manufacturing a semiconductor device by connecting an electrode formed on a semiconductor element to a wiring pattern formed on a substrate, an example of a method for manufacturing a semiconductor device is bonding of a semiconductor element and a substrate by wire bonding. However, when bonding a semiconductor element and a substrate by wire bonding, it is necessary to provide a space above the semiconductor element to draw out the metal wires, which makes the equipment large and difficult to miniaturize. It was not possible to meet the demands for high-density packaging. Therefore, as methods for mounting semiconductor elements to realize three-dimensional packaging, wafer bonding, in which substrates with wiring formed thereon are bonded together, and chip scale packaging and flip-chip mounting, in which semiconductor elements are mounted on substrates, have been devised. In particular, wiring rules are becoming finer in response to narrower pitches and higher speeds, and short wiring connections are required to take advantage of the circuit characteristics of semiconductor devices using ultra-low dielectric materials in response to higher frequencies. A flip-chip mounting method using bumps on electrodes is desired, and in order to cope with the aforementioned weakening of semiconductor elements, bump formation with low loads and mounting with low loads are required.

しかし、このように接続された半導体素子実装基板はそのままで使用すると半導体の電極部が空気中に露出しており、耐湿信頼性が著しく低い。また電極接続部分に応力がかかり、接続がはずれてしまうといった問題がある。そこで、バンプと回路基板とを接続した後、接合部分の信頼性を向上させるために、半導体素子と回路基板の隙間に、アンダーフィル材と呼ばれる液状樹脂を充填し、硬化させて、半導体素子と回路基板とを固定する方法が行われている。 However, if the semiconductor element mounting board connected in this way is used as is, the electrode portion of the semiconductor is exposed to the air, and the moisture resistance reliability is extremely low. There is also the problem that stress is applied to the electrode connection portion, resulting in disconnection. Therefore, after connecting the bumps and the circuit board, in order to improve the reliability of the joint, a liquid resin called an underfill material is filled into the gap between the semiconductor element and the circuit board, and is cured. A method of fixing the circuit board is being used.

ところが、特にフリップチップ実装を行うような半導体素子は、一般に電極数が多く、半導体素子の回路設計上、電極は半導体素子の周辺に配置されている。アンダーフィル材の充填時には、これらの半導体素子の電極間から液状樹脂を重力と毛細管現象を利用して流し込むが、半導体素子と回路基板との間隔は数10μmから500μm程度と狭くなると半導体素子中央部分には十分に樹脂が行き渡らず、このため未充填部分が出来易く、半導体素子の動作が不安定になるという問題点があった(特許文献1)。また、アンダーフィル材の充填も重力と毛細管現象によるため、時間がかかり、さらに一般にアンダーフィル材は熱硬化性の樹脂が用いられ、硬化工程も時間がかかるものであった。また、半導体素子の電極と回路基板との電気的接続においても、電極間隔が狭いために、導電性樹脂や半田のショートが発生し易いという問題点があった。 However, a semiconductor element that is particularly mounted using flip-chip mounting generally has a large number of electrodes, and the electrodes are arranged around the semiconductor element due to the circuit design of the semiconductor element. When filling with underfill material, liquid resin is poured from between the electrodes of these semiconductor devices using gravity and capillary action, but when the distance between the semiconductor device and the circuit board becomes narrow from several tens of micrometers to about 500 micrometers, the central part of the semiconductor device There was a problem in that the resin did not spread sufficiently, and as a result, unfilled areas were likely to be formed, resulting in unstable operation of the semiconductor element (Patent Document 1). In addition, the filling of the underfill material is also time-consuming because it relies on gravity and capillary action.Furthermore, the underfill material is generally a thermosetting resin, and the curing process is also time-consuming. Further, in the electrical connection between the electrodes of the semiconductor element and the circuit board, there is a problem in that short-circuiting of the conductive resin or solder is likely to occur due to the narrow electrode spacing.

このような背景の中、フリップチップ実装を行なうためのバンプを半導体素子の電極上に形成する方法として、半導体ないしウェハなどの基材の電極形成面上に感光性樹脂層体を熱圧接、露光、現像することで、感光性樹脂層体の電極上に開口を形成し、この開口に露出している電極部にメッキを行うことでバンプを形成する技術が提案されている(特許文献2)。 Against this background, as a method for forming bumps on the electrodes of semiconductor elements for flip-chip mounting, a photosensitive resin layer is thermally welded and exposed to light on the electrode formation surface of a base material such as a semiconductor or wafer. , a technique has been proposed in which an aperture is formed on the electrode of a photosensitive resin layer by development, and a bump is formed by plating the electrode portion exposed in the aperture (Patent Document 2). .

従来のバンプ付き半導体素子の製造方法と、これにより得られるバンプ付き半導体素子をフリップチップ実装した半導体パッケージタイプとした1つの半導体デバイス例として図7(a)、(b)を参照して説明する。バンプ付き半導体素子の製造は、先ず、図7(a)に示すように、基板ないし半導体素子2102の電極形成面上に感光性ポリイミド樹脂2101を塗布して乾燥させた後、マスク露光、現像を行って電極パッド2110上の感光性ポリイミド樹脂2101部分を除去して開口部を形成する。次に、感光性ポリイミド樹脂2101を熱硬化させて保護膜とした後、図7(b)に示すように前記開口に露出している電極パッド2110上にメッキ技術によりバンプ2114を形成して、バンプ付き半導体素子2120を得ている。ここで、メッキは例えば、基板又は半導体素子2102のAl電極パッド2110上にTi膜等のパッシベーション膜を形成した後、Cuめっきを実施し、更に0.5~2μm程度のCr又はNi及びAuメッキを重ねることで、総厚5~30μm程度のメッキによるバンプ2114を形成している。 A conventional method for manufacturing a semiconductor element with bumps and an example of a semiconductor device of a semiconductor package type in which the semiconductor element with bumps obtained by this method is flip-chip mounted will be explained with reference to FIGS. 7(a) and 7(b). . To manufacture a semiconductor element with bumps, first, as shown in FIG. 7(a), a photosensitive polyimide resin 2101 is applied onto the electrode formation surface of the substrate or the semiconductor element 2102 and dried, followed by mask exposure and development. Then, a portion of the photosensitive polyimide resin 2101 on the electrode pad 2110 is removed to form an opening. Next, after thermosetting the photosensitive polyimide resin 2101 to form a protective film, bumps 2114 are formed on the electrode pads 2110 exposed in the openings by plating technology, as shown in FIG. 7(b). A bumped semiconductor element 2120 is obtained. Here, the plating is performed, for example, by forming a passivation film such as a Ti film on the substrate or the Al electrode pad 2110 of the semiconductor element 2102, followed by Cu plating, and then Cr or Ni and Au plating of about 0.5 to 2 μm. By overlapping them, a plating bump 2114 having a total thickness of about 5 to 30 μm is formed.

しかし、図7(a)、(b)に示す半導体素子にメッキによるバンプを形成する従来例では、近時の要求からバンプを狭ピッチで形成するには、保護膜の電極上部分に形成するビアホールが狭ピッチに見合う小径なものとなるが、このような形態の開口、いわゆるビアホールはアスペクト比が高く、バンプを形成するメッキ液が侵入しにくく、更新されにくいので、メッキレートが遅くメッキ層の厚みにバラツキが発生しやすい(特許文献3)。 However, in the conventional example of forming bumps on a semiconductor element by plating as shown in FIGS. 7(a) and 7(b), in order to form bumps at a narrow pitch due to recent demands, it is necessary to form bumps on the upper part of the electrode of the protective film. The via hole has a small diameter to match the narrow pitch, but this type of opening, so-called via hole, has a high aspect ratio, making it difficult for the plating solution that forms the bump to penetrate and renewal, so the plating rate is slow and the plating layer Variations in the thickness are likely to occur (Patent Document 3).

さらに、メッキによるバンプは剛性の高いメタルバンプであることにより、バンプ自体に脆弱な半導体素子の破壊を回避できる程度の低荷重応力での追従変形性が十分に得られず、フリップチップ実装の際に半導体素子の各バンプを、回路基板の反りやうねりに追従させて電気的な接続が十分に行われるようにするには、高荷重でのフリップチップ実装が必要となるので、これによっても、超低誘電体材料が採用される近時の脆弱な半導体素子では破壊しやすく電極下の能動素子を損傷してしまう問題がある。 Furthermore, since plated bumps are metal bumps with high rigidity, the bumps themselves do not have sufficient follow-up deformability under low stress loads to avoid destruction of fragile semiconductor elements, and when used in flip-chip mounting. In order to make each bump of a semiconductor element follow the warpage and undulation of the circuit board and to ensure sufficient electrical connection, flip-chip mounting with high loads is required. Recent fragile semiconductor devices that use ultra-low dielectric materials have the problem of being easily destroyed and damaging the active elements beneath the electrodes.

加えて、感光性樹脂層として用いられている感光性ポリイミド樹脂は一般的な弾性率が2GPaを超えることから、リソグラフィーによるパターン形成後の基板接着において、基板表面の凹凸を十分吸収できず、空隙(ボイド)が発生しやすい。ボイドがあると基板接着力が低下し、信頼性が低下するという問題がある。この問題を解決するために、上下双方の基板に感光性樹脂層を形成する方法、フィルム化した絶縁性樹脂層を用いた接合方法などが提案されているが、工程の複雑化、使用する感光性絶縁材料のコスト高といった問題があった(特許文献4)。 In addition, since the photosensitive polyimide resin used as the photosensitive resin layer generally has an elastic modulus exceeding 2 GPa, it cannot sufficiently absorb the unevenness of the substrate surface when adhering to the substrate after pattern formation by lithography. (voids) are likely to occur. If there are voids, there is a problem in that the adhesive strength of the substrate decreases and the reliability decreases. In order to solve this problem, methods have been proposed such as forming photosensitive resin layers on both the upper and lower substrates and bonding methods using film-formed insulating resin layers. There was a problem that the cost of the insulating material was high (Patent Document 4).

また高弾性率材料での基板接合を行った場合、基板やパッケージングの際に使用される材料の熱膨張差によって生じる応力が吸収できず、バンプやバンプと絶縁樹脂層との界面に応力が集中するため、バンプと絶縁樹脂層界面での剥離、絶縁樹脂層の割れを生じ、パッケージの信頼性が損なわれることが生じた。 Furthermore, when bonding substrates using high elastic modulus materials, it is not possible to absorb the stress caused by the difference in thermal expansion of the materials used for substrates and packaging, and stress is generated at the bumps and at the interface between the bumps and the insulating resin layer. This concentration caused peeling at the interface between the bump and the insulating resin layer, cracking of the insulating resin layer, and the reliability of the package was impaired.

特開平10-270497号公報Japanese Patent Application Publication No. 10-270497 特開2000-357704号公報Japanese Patent Application Publication No. 2000-357704 特開2007-53256号公報Japanese Patent Application Publication No. 2007-53256 特許第6571585号Patent No. 6571585

本発明は上記事情に鑑みなされたもので、基板の外部に露出するように設けられた導電性接続部を介して基板同士あるいは基板とチップの電気的接続を伴う積層構造を有する半導体装置の製造において、感光性絶縁層を介した接着を用いることにより、半導体素子の電極が高密度であっても半導体素子と回路基板とを容易に接着するとともに高い密着性を有し、かつ電気・電子部品としての高い信頼性、絶縁性を有する半導体装置の製造方法を提供することを目的とする。 The present invention has been made in view of the above circumstances, and is aimed at manufacturing a semiconductor device having a laminated structure with electrical connection between substrates or between a substrate and a chip through a conductive connection portion provided to be exposed to the outside of the substrate. By using adhesion through a photosensitive insulating layer, the semiconductor element and the circuit board can be easily adhered to each other even if the electrodes of the semiconductor element are highly dense, and it has high adhesion and can be used for electrical and electronic components. An object of the present invention is to provide a method for manufacturing a semiconductor device having high reliability and insulation properties.

本発明は上記課題を解決するために、以下のような感光性絶縁層を有する半導体装置の製造方法を提供する。
即ち、本発明では複数の半導体回路層を積層して構成された三次元積層構造を持つ半導体装置の製造方法であって、
(1)基板の外部に露出するように導電性接続部である電極パッド又は電極パッドから突出するように導電性材料からなる導電性プラグが設けられた第1基板と、
基板の外部に露出するように導電性材料からなる導電性プラグが設けられた第2基板又は第2素子を準備する工程であって、
前記準備する第1基板、第2基板、及び第2素子は、前記第2基板又は前記第2素子を前記第1基板に対向して配置した場合に、前記第1基板の前記電極パッド又は導電性プラグに位置するように前記第2基板又は前記第2素子の導電性プラグが設計されているものであり、
(2)(i)前記第1基板の電極パッド又は導電性プラグ形成面を感光性絶縁層で覆う工程、(ii)前記第2基板又は前記第2素子の導電性プラグ形成面を感光性絶縁層で覆う工程、のいずれか一工程、又はその両方を行うことにより表面に感光性絶縁層を形成する工程、
(3)前記第1基板上の電極パッド又は導電性プラグ形成面、及び/又は、前記第2基板上もしくは前記第2素子上の導電性プラグ形成面上に形成された前記感光性絶縁層の前記電極パッド又は前記導電性プラグ上に、マスクを介したリソグラフィーによって開口パターンを形成する工程、
(4)前記第2基板又は前記第2素子を前記第1基板の所定位置に圧接で接着することにより、前記開口パターンを形成した前記感光性絶縁層を介して前記第1基板と、前記第2基板又は前記第2素子を接着する工程、
(5)接着された前記第1基板と、前記第2基板又は前記第2素子とを、前記圧接時よりも高い付加圧力で更に加圧する工程、
(6)前記第1基板の電極パッド又は導電性プラグと前記第2基板又は前記第2素子の導電性プラグを第1ベークにより固着するとともに電気的に接続する工程、及び
(7)前記感光性絶縁層を第2ベークにて硬化する工程、
を経て、
前記感光性絶縁層の形成に用いる感光性絶縁材料の露光して硬化後25℃での弾性率が0.01~1.5GPaであることを特徴とする半導体装置の製造方法を提供する。
In order to solve the above problems, the present invention provides a method for manufacturing a semiconductor device having a photosensitive insulating layer as described below.
That is, the present invention provides a method for manufacturing a semiconductor device having a three-dimensional stacked structure formed by stacking a plurality of semiconductor circuit layers,
(1) A first substrate provided with an electrode pad, which is a conductive connection part, exposed to the outside of the substrate, or a conductive plug made of a conductive material so as to protrude from the electrode pad;
A step of preparing a second substrate or a second element provided with a conductive plug made of a conductive material so as to be exposed to the outside of the substrate,
The prepared first substrate, second substrate, and second element are arranged so that when the second substrate or the second element is arranged facing the first substrate, the electrode pad or the second element of the first substrate is one in which the conductive plug of the second substrate or the second element is designed so as to be located on the conductive plug,
(2) (i) Covering the electrode pad or conductive plug forming surface of the first substrate with a photosensitive insulating layer; (ii) Insulating the conductive plug forming surface of the second substrate or the second element with a photosensitive insulating layer; forming a photosensitive insulating layer on the surface by performing one or both of the following steps:
(3) The photosensitive insulating layer formed on the electrode pad or conductive plug formation surface on the first substrate and/or the conductive plug formation surface on the second substrate or the second element. forming an opening pattern on the electrode pad or the conductive plug by lithography through a mask;
(4) By adhering the second substrate or the second element to a predetermined position of the first substrate by pressure contact, the second substrate or the second element is bonded to the first substrate through the photosensitive insulating layer in which the opening pattern is formed. a step of bonding two substrates or the second element;
(5) further pressurizing the bonded first substrate and the second substrate or the second element with an additional pressure higher than that at the time of pressure contact;
(6) a step of fixing and electrically connecting the electrode pad or conductive plug of the first substrate and the conductive plug of the second substrate or the second element by a first baking; and (7) the photosensitive a step of curing the insulating layer in a second bake;
After
A method for manufacturing a semiconductor device is provided, wherein the photosensitive insulating material used for forming the photosensitive insulating layer has an elastic modulus of 0.01 to 1.5 GPa at 25° C. after being exposed to light and cured.

このような製造方法であれば、第1基板と第2基板又は第2素子との間に空隙など生じさせることなく、感光性絶縁層を埋め込んだ半導体装置を製造することができる。 With such a manufacturing method, a semiconductor device in which a photosensitive insulating layer is embedded can be manufactured without creating a gap between the first substrate and the second substrate or the second element.

この場合、前記第2基板として、前記第2素子を仮接着剤にて設置した基板を用いるか、又は前記第2素子として前記第2基板を個片化することで形成される素子を用いてもよい。 In this case, a substrate on which the second element is installed with temporary adhesive is used as the second substrate, or an element formed by cutting the second substrate into pieces is used as the second element. Good too.

また、前記感光性絶縁層は、アクリル系樹脂、ポリイミド系樹脂、ポリベンゾオキサゾール(PBO)樹脂、エポキシ系樹脂、シリコーン系樹脂から選ばれる1種の有機層を用いることが好ましい。 Moreover, it is preferable that the photosensitive insulating layer uses one type of organic layer selected from acrylic resin, polyimide resin, polybenzoxazole (PBO) resin, epoxy resin, and silicone resin.

このようなものであれば、本発明の効果をより一層向上させることができる。 With such a structure, the effects of the present invention can be further improved.

また、本発明は前記感光性樹脂層として、
(A)下記一般式(1)で示される繰り返し単位を有する重量平均分子量が3,000~500,000のシリコーン骨格含有高分子化合物、

Figure 0007348857000001
(式中、R~Rは同一でも異なっていてもよい炭素数1~8の1価炭化水素基を示す。mは1~100の整数である。a、b、c、dは0又は正数、且つa、b、c、dは同時に0になることがない。但し、a+b+c+d=1である。更に、Xは下記一般式(2)で示される有機基、Yは下記一般式(3)示される有機基である。)
Figure 0007348857000002
(式中、Zは
Figure 0007348857000003
のいずれかより選ばれる2価の有機基であり、nは0又は1である。R及びRはそれぞれ炭素数1~4のアルキル基又はアルコキシ基であり、相互に異なっていても同一でもよい。kは0、1、2のいずれかである。)
Figure 0007348857000004
(式中、Vは
Figure 0007348857000005
のいずれかより選ばれる2価の有機基であり、pは0又は1である。R及びRはそれぞれ炭素数1~4のアルキル基又はアルコキシ基であり、相互に異なっていても同一でもよい。hは0、1、2のいずれかである。)
(B)ホルムアルデヒド又はホルムアルデヒド-アルコールにより変性されたアミノ縮合物、1分子中に平均して2個以上のメチロール基又はアルコキシメチロール基を有するフェノール化合物から選ばれる1種又は2種以上の架橋剤、
(C)波長190~500nmの光によって分解し、酸を発生する光酸発生剤、
(D)エポキシ基含有架橋剤、
(E)溶剤、
を含有してなる化学増幅型ネガ型レジスト組成物を使用して基板上に塗布し、乾燥することにより得られる被膜、又は前記組成物を支持フィルムに塗布・乾燥して得られる光硬化性ドライフィルムを基板に貼付することによって得られる被膜を用いることができる。 Moreover, the present invention provides, as the photosensitive resin layer,
(A) a silicone skeleton-containing polymer compound having a repeating unit represented by the following general formula (1) and having a weight average molecular weight of 3,000 to 500,000;
Figure 0007348857000001
(In the formula, R 1 to R 4 represent a monovalent hydrocarbon group having 1 to 8 carbon atoms, which may be the same or different. m is an integer of 1 to 100. a, b, c, d are 0 or a positive number, and a, b, c, and d cannot be 0 at the same time.However, a+b+c+d=1.Furthermore, X is an organic group represented by the following general formula (2), and Y is the following general formula. (3) The organic group shown.)
Figure 0007348857000002
(In the formula, Z is
Figure 0007348857000003
is a divalent organic group selected from any of the following, and n is 0 or 1. R 5 and R 6 are each an alkyl group or an alkoxy group having 1 to 4 carbon atoms, and may be different or the same. k is 0, 1, or 2. )
Figure 0007348857000004
(In the formula, V is
Figure 0007348857000005
is a divalent organic group selected from any of the following, and p is 0 or 1. R 7 and R 8 are each an alkyl group or an alkoxy group having 1 to 4 carbon atoms, and may be different or the same. h is either 0, 1, or 2. )
(B) one or more crosslinking agents selected from formaldehyde or an amino condensate modified with formaldehyde-alcohol, and a phenol compound having an average of two or more methylol groups or alkoxymethylol groups in one molecule;
(C) a photoacid generator that is decomposed by light with a wavelength of 190 to 500 nm and generates acid;
(D) an epoxy group-containing crosslinking agent,
(E) solvent;
A film obtained by coating a chemically amplified negative resist composition containing a chemically amplified negative resist composition on a substrate and drying it, or a photocurable dry film obtained by coating and drying the composition on a support film. A coating obtained by attaching a film to a substrate can be used.

このようなものであれば、硬化後であっても低弾性率を有し、反りが軽減された半導体装置とすることができる。 With such a semiconductor device, the semiconductor device has a low elastic modulus even after curing and has reduced warpage.

また、本発明では前記工程(5)において、前記付加圧力を0.1MPa~30MPaとすることができる。 Further, in the present invention, in the step (5), the additional pressure can be 0.1 MPa to 30 MPa.

このような製造方法であれば、第1基板と第2基板又は第2素子との間に空隙など生じさせることなく、感光性絶縁層を埋め込んだ半導体装置を製造することができる。 With such a manufacturing method, a semiconductor device in which a photosensitive insulating layer is embedded can be manufactured without creating a gap between the first substrate and the second substrate or the second element.

本発明の半導体装置の製造方法によれば、以下に示すような効果を付与することができる。 According to the method of manufacturing a semiconductor device of the present invention, the following effects can be provided.

基板の外部に露出するように導電性接続部である電極パッド又は電極パッドから突出するように導電性材料からなる導電性プラグが設けられた第1基板と、前記第1基板に対向して配置され、基板の外部に露出するように導電性材料からなる導電性プラグが設けられた第2基板又は第2素子、のどちらか一方又は両方に感光性絶縁層を形成する際、感光性絶縁層はスピンコートなどの塗布又は感光性絶縁層を用いた光硬化性ドライフィルムを用いることができることから、接続後の導電性プラグの高さならびに第1基板と第2基板又は第2素子との設計間隙に合わせた感光性絶縁層の形成が可能である。 a first substrate provided with an electrode pad that is a conductive connection part exposed to the outside of the substrate or a conductive plug made of a conductive material so as to protrude from the electrode pad; and a first substrate disposed opposite to the first substrate. When forming a photosensitive insulating layer on either or both of the second substrate or the second element, which is provided with a conductive plug made of a conductive material and exposed to the outside of the substrate, the photosensitive insulating layer is Since it is possible to use coating such as spin coating or a photocurable dry film using a photosensitive insulating layer, the height of the conductive plug after connection and the design of the first substrate and the second substrate or the second element can be It is possible to form a photosensitive insulating layer according to the gap.

電極パッドと導電性プラグ部が前記感光性絶縁層の形成工程で絶縁層に覆われても、感光性絶縁層はマスクを介したリソグラフィーによって開口パターンを形成することにより、不要な絶縁層を容易に除去できることから、電極が高密度であっても電極パッド部、導電性プラグ部の電気的接続が確保できる。
また、電極パッド又は導電性プラグの大きさ、配置に合わせたリソグラフィーを行うことで導電性プラグ間の絶縁を確保することができる。
Even if the electrode pad and conductive plug part are covered with an insulating layer in the photosensitive insulating layer formation process, the unnecessary insulating layer can be easily removed by forming an opening pattern on the photosensitive insulating layer by lithography using a mask. Since it can be removed quickly, electrical connection between the electrode pad portion and the conductive plug portion can be ensured even if the electrodes are densely packed.
Furthermore, insulation between the conductive plugs can be ensured by performing lithography in accordance with the size and arrangement of the electrode pads or conductive plugs.

また、本発明における感光性絶縁層は、硬化後であっても0.01~1.5GPaで低弾性率であるため、基板やチップの積層後、使用される材料の熱膨張差によって生じる応力を吸収可能であり、また個片化した際に懸念される半導体装置の反りを軽減することが可能であるため、積層や配線基板への載置に好適である。 Furthermore, since the photosensitive insulating layer in the present invention has a low elastic modulus of 0.01 to 1.5 GPa even after curing, stress caused by the difference in thermal expansion of the materials used after lamination of substrates and chips. It is suitable for stacking or mounting on a wiring board because it can absorb the amount of heat and reduce warping of the semiconductor device, which is a concern when it is cut into pieces.

本発明の接続構造を有する半導体装置の一例を示す断面概略図である。1 is a schematic cross-sectional view showing an example of a semiconductor device having a connection structure of the present invention. 本発明の半導体装置の製造方法の一例における工程(1)を説明するための断面概略図である(第1基板)。FIG. 3 is a schematic cross-sectional view for explaining step (1) in an example of the method for manufacturing a semiconductor device of the present invention (first substrate). 本発明の半導体装置の製造方法の一例における工程(1)を説明するための断面概略図である(第2基板又は第2素子)。FIG. 3 is a schematic cross-sectional view for explaining step (1) in an example of the method for manufacturing a semiconductor device of the present invention (second substrate or second element). 本発明の半導体装置の製造方法の一例における工程(2)を説明するための断面概略図である。FIG. 3 is a schematic cross-sectional view for explaining step (2) in an example of the method for manufacturing a semiconductor device of the present invention. 本発明の半導体装置の製造方法の一例における工程(3)を説明するための断面概略図である。FIG. 3 is a schematic cross-sectional view for explaining step (3) in an example of the method for manufacturing a semiconductor device of the present invention. 本発明の半導体装置の製造方法の一例における工程(4)から工程(5)を説明するための断面概略図である。FIG. 3 is a schematic cross-sectional view for explaining steps (4) to (5) in an example of the method for manufacturing a semiconductor device of the present invention. 従来の半導体装置の製造方法を示す説明図である。FIG. 2 is an explanatory diagram showing a conventional method for manufacturing a semiconductor device.

上述のように半導体装置においてさらなる小型化、薄型化及び高密度化への要求が急速に高まっており、半導体素子上に微細な電極形成が施され、それら電極を電気的に直接接続するとともに電極間の絶縁性を確保し、かつ十分な接着性を有する接着材料ならびに配線基板への載置や半導体装置の積層が容易な半導体装置及びその製造方法の開発が求められていた。 As mentioned above, the demand for further miniaturization, thinning, and higher density in semiconductor devices is rapidly increasing, and fine electrodes are formed on semiconductor elements, and these electrodes are directly connected electrically and There has been a need for the development of an adhesive material that ensures insulation between semiconductor devices and has sufficient adhesion, a semiconductor device that can be easily mounted on a wiring board, and a semiconductor device that can be easily stacked, and a method for manufacturing the same.

本発明者らは、上記目的を達成するため鋭意検討を重ねた結果、レジスト組成物材料を感光性絶縁層として用いる半導体装置の製造法であって、かつ該感光性絶縁層を基板上にスピンコート又はレジスト組成物材料を感光性絶縁層に用いたドライフィルムでラミネートすることによって、第1基板と第2基板又は第2素子との間に空隙など生じさせることなく、感光性絶縁層を埋め込むことが可能となり、かつ基板又は素子上に形成された感光性絶縁層に対してマスクを介したリソグラフィーによってパターニングを行うことで、半導体素子上にある電極パッド上の開口パターンと基板上にある電極パッド上の開口パターンを形成し、その後第1基板と第2基板又は第2素子とを圧接により接着し、更に加圧する工程を設けることで、上記目的を達成できることを知見し、本発明を成すに至った。 As a result of intensive studies to achieve the above object, the present inventors have discovered a method for manufacturing a semiconductor device using a resist composition material as a photosensitive insulating layer, the photosensitive insulating layer being spun on a substrate. By laminating the coat or resist composition material with a dry film used for the photosensitive insulating layer, the photosensitive insulating layer is embedded without creating a gap between the first substrate and the second substrate or the second element. By patterning the photosensitive insulating layer formed on the substrate or element by lithography using a mask, the opening pattern on the electrode pad on the semiconductor element and the electrode on the substrate can be patterned. We have discovered that the above object can be achieved by forming an opening pattern on the pad, then bonding the first substrate and the second substrate or the second element by pressure, and further applying pressure, and have accomplished the present invention. reached.

すなわち、本発明は、複数の半導体回路層を積層して構成された三次元積層構造を持つ半導体装置の製造方法であって、
(1)基板の外部に露出するように導電性接続部である電極パッド又は電極パッドから突出するように導電性材料からなる導電性プラグが設けられた第1基板と、
基板の外部に露出するように導電性材料からなる導電性プラグが設けられた第2基板又は第2素子を準備する工程であって、
前記準備する第1基板、第2基板、及び第2素子は、前記第2基板又は前記第2素子を前記第1基板に対向して配置した場合に、前記第1基板の前記電極パッド部又は導電性プラグに位置するように前記第2基板又は前記第2素子の導電性プラグが設計されているものであり、
(2)(i)前記第1基板の電極パッド又は導電性プラグ形成面を感光性絶縁層で覆う工程、(ii)前記第2基板又は前記第2素子の導電性プラグ形成面を感光性絶縁層で覆う工程、のいずれか一工程、又はその両方を行うことにより表面に感光性絶縁層を形成する工程、
(3)前記第1基板上の電極パッド又は導電性プラグ形成面、及び/又は、前記第2基板上もしくは前記第2素子上の導電性プラグ形成面上に形成された前記感光性絶縁層の前記電極パッド又は前記導電性プラグ上に、マスクを介したリソグラフィーによって開口パターンを形成する工程、
(4)前記第2基板又は前記第2素子を前記第1基板の所定位置に圧接で接着することにより、前記開口パターンを形成した前記感光性絶縁層を介して前記第1基板と、前記第2基板又は前記第2素子を接着する工程、
(5)接着された前記第1基板と、前記第2基板又は前記第2素子とを、前記圧接時よりも高い付加圧力で更に加圧する工程、
(6)前記第1基板の電極パッド又は導電性プラグと前記第2基板又は前記第2素子の導電性プラグを第1ベークにより固着するとともに電気的に接続する工程、及び
(7)前記感光性絶縁層を第2ベークにて硬化する工程、
を経て、
前記感光性絶縁層の形成に用いる感光性絶縁材料の露光して硬化後25℃での弾性率が0.01~1.5GPaであることを特徴とする半導体装置の製造方法である。
That is, the present invention is a method for manufacturing a semiconductor device having a three-dimensional stacked structure configured by stacking a plurality of semiconductor circuit layers,
(1) A first substrate provided with an electrode pad, which is a conductive connection part, exposed to the outside of the substrate, or a conductive plug made of a conductive material so as to protrude from the electrode pad;
A step of preparing a second substrate or a second element provided with a conductive plug made of a conductive material so as to be exposed to the outside of the substrate,
The first substrate, second substrate, and second element to be prepared include the electrode pad portion or the second element of the first substrate when the second substrate or the second element is arranged facing the first substrate. The conductive plug of the second substrate or the second element is designed to be located on the conductive plug,
(2) (i) Covering the electrode pad or conductive plug forming surface of the first substrate with a photosensitive insulating layer; (ii) Insulating the conductive plug forming surface of the second substrate or the second element with a photosensitive insulating layer; forming a photosensitive insulating layer on the surface by performing one or both of the following steps:
(3) The photosensitive insulating layer formed on the electrode pad or conductive plug formation surface on the first substrate and/or the conductive plug formation surface on the second substrate or the second element. forming an opening pattern on the electrode pad or the conductive plug by lithography through a mask;
(4) By adhering the second substrate or the second element to a predetermined position of the first substrate by pressure contact, the second substrate or the second element is bonded to the first substrate through the photosensitive insulating layer in which the opening pattern is formed. a step of bonding two substrates or the second element;
(5) further pressurizing the bonded first substrate and the second substrate or the second element with an additional pressure higher than that at the time of pressure contact;
(6) a step of fixing and electrically connecting the electrode pad or conductive plug of the first substrate and the conductive plug of the second substrate or the second element by a first baking; and (7) the photosensitive a step of curing the insulating layer in a second bake;
After
The method of manufacturing a semiconductor device is characterized in that the photosensitive insulating material used for forming the photosensitive insulating layer has an elastic modulus of 0.01 to 1.5 GPa at 25° C. after being exposed to light and cured.

以下、図面を参照しながら本発明について詳細に説明するが、本発明はこれらに限定されるものではない。 The present invention will be described in detail below with reference to the drawings, but the present invention is not limited thereto.

[半導体装置]
本発明により製造される半導体装置の一例を、図1(a)、(b)に示す。第1基板3は、基板の外部に露出するように導電性接続部である電極パッド1が設けられるか(図1(a))、又は電極パッドから突出するように導電性材料からなる導電性プラグ2が設けられている(図1(b))。
また、第2基板又は第2素子5は、基板の外部に露出するように導電性材料からなる導電性プラグ4が設けられている(図1(a)、(b))。
そして、前記第1基板と前記第2基板又は前記第2素子との間に感光性絶縁層7が接続構造として形成されている。
[Semiconductor device]
An example of a semiconductor device manufactured according to the present invention is shown in FIGS. 1(a) and 1(b). The first substrate 3 is provided with an electrode pad 1 which is a conductive connection part so as to be exposed to the outside of the substrate (FIG. 1(a)), or a conductive pad made of a conductive material is provided so as to protrude from the electrode pad. A plug 2 is provided (FIG. 1(b)).
Further, the second substrate or second element 5 is provided with a conductive plug 4 made of a conductive material so as to be exposed to the outside of the substrate (FIGS. 1A and 1B).
A photosensitive insulating layer 7 is formed as a connection structure between the first substrate and the second substrate or the second element.

本発明における半導体装置は、図2(a)、(b)に示すように、導電性接続部である電極パッド1又は電極パッドから突出するように導電性材料からなる導電性プラグ2が設けられた第1基板3と、図3に示すようにこれに対向して配置され、基板の外部に露出するように導電性材料からなる導電性プラグ4が設けられた第2基板又は第2素子5からなり、第2基板又は第2素子が第1基板の所定位置に対向して配置された場合に前記第1基板の電極パッド部1又は導電性プラグ2に位置するように第2基板又は第2素子の導電性プラグ4が設計されている。図示のように、導電性プラグ2又は4の少なくともどちらか一方の先端に、メッキやボール搭載などによって形成されたSnAgなどの低融点金属からなるソルダーバンプ6が形成されていてもよい。 As shown in FIGS. 2(a) and 2(b), the semiconductor device according to the present invention is provided with an electrode pad 1 which is a conductive connection part or a conductive plug 2 made of a conductive material so as to protrude from the electrode pad. As shown in FIG. 3, a second substrate or a second element 5 is provided with a conductive plug 4 made of a conductive material so as to be exposed to the outside of the substrate. When the second substrate or the second element is placed facing a predetermined position of the first substrate, the second substrate or the second element is arranged so as to be located on the electrode pad portion 1 or the conductive plug 2 of the first substrate. A two-element conductive plug 4 is designed. As shown in the figure, a solder bump 6 made of a low melting point metal such as SnAg may be formed on the tip of at least one of the conductive plugs 2 or 4 by plating, ball mounting, or the like.

このような半導体装置においては、レジスト組成物を材料とする感光性絶縁層を形成し、この絶縁層を介して第1基板上に第2基板又は第2素子を戴置することが容易にでき、また基板同士又は基板と半導体素子の接着、導電性プラグと電極パッドの電気的接続及び各導電性プラグ同士の絶縁を容易にできる。 In such a semiconductor device, a photosensitive insulating layer made of a resist composition is formed, and a second substrate or a second element can be easily placed on the first substrate via this insulating layer. Furthermore, it is possible to easily bond substrates to each other or to bond semiconductor elements to substrates, to electrically connect conductive plugs to electrode pads, and to insulate conductive plugs from each other.

またこのとき、前記感光性絶縁層が、レジスト組成物によって形成されたものであれば、第1基板と第2基板又は第2素子の高さが数μmから数百μmであっても、それぞれの基板もしくは素子上に形成する感光性絶縁層の厚さを任意に設計することが可能であるため、素子周辺に空隙などがなく埋め込むことができる。 Further, at this time, if the photosensitive insulating layer is formed of a resist composition, even if the height of the first substrate and the second substrate or the second element is from several μm to several hundred μm, each Since the thickness of the photosensitive insulating layer formed on the substrate or device can be arbitrarily designed, the device can be embedded without any voids around the device.

後述するリソグラフィーの方法を用いて接続される電極パッド又は導電性プラグ上に形成された感光性樹脂層を容易に除去することが可能であるため、電極パッドの大きさならびに導電性プラグの径についても、設計の制限を受けることはない。 Since it is possible to easily remove the photosensitive resin layer formed on the electrode pad or conductive plug to be connected using the lithography method described below, the size of the electrode pad and the diameter of the conductive plug are However, there are no design limitations.

したがって、本発明の接続構造、接続構造を有する半導体装置、及び半導体素子は接続方法において、何ら設計上の制約を受けることはなく、配線基板への載置や半導体回路の積層が容易な半導体装置となる。 Therefore, the connection structure, the semiconductor device having the connection structure, and the semiconductor element of the present invention are not subject to any design restrictions in the connection method, and the semiconductor device can be easily mounted on a wiring board or stacked with semiconductor circuits. becomes.

またこのとき、前記感光性絶縁層が、質量平均分子量3,000~500,000のシリコーン骨格含有高分子化合物を含有する光硬化性樹脂組成物で形成されたものであると、硬化後であっても低弾性率を有し、反りが軽減された半導体装置となる。 Further, at this time, when the photosensitive insulating layer is formed of a photocurable resin composition containing a silicone skeleton-containing polymer compound having a mass average molecular weight of 3,000 to 500,000, However, the semiconductor device has a low elastic modulus and is less warped.

また、本発明では、上記の半導体装置が基板接着又はフリップチップ化されて複数積層された積層型半導体装置とすることができる。 Further, in the present invention, a stacked semiconductor device in which a plurality of the above-described semiconductor devices are laminated by bonding to a substrate or by being made into a flip chip can be formed.

また、本発明では、配線基板上に載置し封止した封止後積層型半導体装置とすることができる。 Further, according to the present invention, it is possible to obtain a stacked semiconductor device after being placed on a wiring board and sealed.

本発明の接続構造及び接続構造を有する半導体装置であれば、半導体回路層の積層が容易であるため、このような複数の半導体回路層を積層して構成された三次元積層構造を持つ積層型半導体装置に好適である。 With the connection structure of the present invention and a semiconductor device having the connection structure, since it is easy to stack semiconductor circuit layers, a stacked type having a three-dimensional stacked structure configured by stacking a plurality of such semiconductor circuit layers is used. Suitable for semiconductor devices.

[半導体装置の製造方法]
本発明では、複数の半導体回路層を積層して構成された三次元積層構造を持つ半導体装置の製造方法であって、
(1)基板の外部に露出するように導電性接続部である電極パッド又は電極パッドから突出するように導電性材料からなる導電性プラグが設けられた第1基板と、基板の外部に露出するように導電性材料からなる導電性プラグが設けられた第2基板又は第2素子であり、第2基板又は第2素子が第1基板の所定位置に対向して配置された場合に前記第1基板の電極パッド部又は導電性プラグに位置するように第2基板又は第2素子の導電性プラグが設計されている基板又は素子を準備する工程であって、第1基板又は第2基板もしくは第2素子の少なくともどちらか一方の先端にはソルダーボールが形成されていてもよいものであり、前記第2基板として、前記第2素子を仮接着剤にて設置した基板を用いるか、又は前記第2素子として前記第2基板を個片化することで形成される素子を用いてもよいものであり、
(2)第1基板の表面又は第2基板もしくは第2素子の表面を感光性絶縁層で覆う工程、又は第1基板と第2基板両方の表面を感光性絶縁層で覆う工程、
(3)感光性絶縁層を形成した第1基板上の電極パッド又は導電性プラグ形成面の感光性絶縁層の前記電極パッド又は導電性プラグ上に、マスクを介したリソグラフィーによって開口パターンを形成する工程、感光性絶縁層を形成した第2基板上の導電性プラグ形成面の感光性絶縁層の前記導電性プラグ上に、マスクを介したリソグラフィーによって開口パターンを形成する工程を行うことにより、感光性絶縁層に電極部の開口パターンを形成する工程であって、必要があれば、感光性絶縁層に電極部の開口パターンを形成した第2基板において、仮接着剤にて素子を設置した第2基板から素子を外し、第2素子を形成するか、又は第2基板を基板ごとダイシングすることで個片化し、第2素子を形成するものであり、
(4)第1基板に第2基板又は第2素子を第1基板の所定位置に圧接で接着することにより、前述の開口パターンを形成した感光性絶縁層を介して第1基板と第2基板又は第2素子を接着する工程、
(5)接着した第1基板と第2基板又は第2素子を更に接着時よりも高い付加圧力で加圧し、感光性絶縁層の開口部と第1基板及び/又は第2基板もしくは第2素子の導電性プラグとの間の空隙を埋める工程、
(6)第1基板の電極パッドと第2基板又は第2素子の導電性プラグを第1ベークにより固着するとともに電気的に接続する工程、
(7)第1基板と第2基板又は第2素子との間を接着している感光性絶縁層を第2ベークにて硬化する工程、
を有する半導体装置の製造方法を提供する。
[Method for manufacturing semiconductor device]
The present invention provides a method for manufacturing a semiconductor device having a three-dimensional stacked structure formed by stacking a plurality of semiconductor circuit layers, comprising:
(1) A first substrate provided with an electrode pad that is a conductive connection part exposed to the outside of the substrate or a conductive plug made of a conductive material so as to protrude from the electrode pad; A second substrate or a second element is provided with a conductive plug made of a conductive material, and when the second substrate or the second element is placed facing a predetermined position of the first substrate, the first A step of preparing a substrate or an element in which a conductive plug of a second substrate or a second element is designed to be located in an electrode pad portion of the substrate or a conductive plug, the step comprising: A solder ball may be formed at the tip of at least one of the two elements, and a substrate on which the second element is installed with a temporary adhesive may be used as the second substrate, or a solder ball may be formed on the tip of at least one of the two elements. An element formed by dividing the second substrate into pieces may be used as two elements,
(2) a step of covering the surface of the first substrate or the surface of the second substrate or the second element with a photosensitive insulating layer, or a step of covering the surfaces of both the first substrate and the second substrate with a photosensitive insulating layer;
(3) Forming an opening pattern by lithography through a mask on the electrode pad or conductive plug of the photosensitive insulating layer on the first substrate on which the photosensitive insulating layer is formed or the conductive plug forming surface. Step, forming an opening pattern by lithography through a mask on the conductive plug of the photosensitive insulating layer on the conductive plug forming surface of the second substrate on which the photosensitive insulating layer is formed, the photosensitive insulating layer is formed. This step is a step of forming an opening pattern for an electrode part in a photosensitive insulating layer, and if necessary, a process for forming an opening pattern for an electrode part in a photosensitive insulating layer, and a second board on which an element is mounted with a temporary adhesive on a second substrate on which an opening pattern for an electrode part is formed in a photosensitive insulating layer. The second element is formed by removing the element from the two substrates, or by dicing the second substrate together with the substrate to form the second element.
(4) By bonding the second substrate or the second element to the first substrate at a predetermined position of the first substrate by pressure contact, the first substrate and the second substrate are connected through the photosensitive insulating layer in which the above-mentioned opening pattern is formed. or a step of bonding the second element;
(5) Press the bonded first substrate and second substrate or second element with an additional pressure higher than that during bonding, and press the opening of the photosensitive insulating layer and the first substrate and/or second substrate or second element. a step of filling the gap between the conductive plug and the conductive plug;
(6) a step of fixing and electrically connecting the electrode pad of the first substrate and the conductive plug of the second substrate or second element by first baking;
(7) a step of curing the photosensitive insulating layer bonding between the first substrate and the second substrate or the second element in a second bake;
Provided is a method for manufacturing a semiconductor device having the following.

以下、各工程について詳しく説明する。 Each step will be explained in detail below.

[工程(1)]
工程(1)では、基板の外部に露出するように導電性接続部である電極パッド又は電極パッドから突出するように導電性材料からなる導電性プラグが設けられた第1基板と、基板の外部に露出するように導電性材料からなる導電性プラグが設けられた第2基板又は第2素子を準備する工程である。ここでは、前記第2基板又は前記第2素子が前記第1基板の所定位置に対向して配置された場合に前記第1基板の電極パッド部又は導電性プラグに位置するように、前記第2基板又は前記第2素子の導電性プラグが設計されている。
[Step (1)]
In step (1), a first substrate is provided with an electrode pad, which is a conductive connection part, or a conductive plug made of a conductive material so as to protrude from the electrode pad so as to be exposed to the outside of the substrate; This is a step of preparing a second substrate or a second element provided with a conductive plug made of a conductive material so as to be exposed to the conductive plug. Here, when the second substrate or the second element is disposed facing a predetermined position of the first substrate, the second A conductive plug of the substrate or said second element is designed.

第1基板の電極パッドから突出した導電性プラグ又は第2基板もしくは第2素子の導電性プラグの少なくともどちらか一方にはソルダーボールを形成してもよい。ソルダーボールの形成方法は問わないが、一般的には導電性プラグをめっきないし導電性材料の充填によって形成した際に、引き続きSnAgめっきを行う、ソルダーボールを搭載するなどの方法で形成できる。 A solder ball may be formed on at least one of the conductive plugs protruding from the electrode pads of the first substrate, the second substrate, or the second element. Although the method of forming the solder ball is not limited, generally, when the conductive plug is formed by plating or filling with a conductive material, SnAg plating is subsequently performed, or a solder ball is mounted.

前記第2基板として、前記第2素子を仮接着剤にて設置した基板を用いるか、又は前記第2素子として前記第2基板を個片化することで形成される素子を用いてもよい。 As the second substrate, a substrate on which the second element is installed with a temporary adhesive may be used, or an element formed by cutting the second substrate into pieces may be used as the second element.

[工程(2)]
工程(2)は感光性絶縁層を形成する工程である。
[Step (2)]
Step (2) is a step of forming a photosensitive insulating layer.

第1基板又は第2基板、第2素子の表面における感光性絶縁層の形成に用いる材料は特に制限されないが、例えば後述する化学増幅型ネガ型レジスト組成物が用いられる。感光性絶縁層の形成には塗布、又は、ネガ型レジスト組成物からなるドライフィルムの貼付による方法を使用することができる。 The material used to form the photosensitive insulating layer on the surface of the first substrate, the second substrate, and the second element is not particularly limited, but for example, a chemically amplified negative resist composition described below may be used. The photosensitive insulating layer can be formed by coating or by pasting a dry film made of a negative resist composition.

この時、前記第2基板として第2素子を仮接着剤にて設置した基板を用いてもよい。 At this time, a substrate on which the second element is temporarily installed with adhesive may be used as the second substrate.

前記感光性絶縁層として、アクリル系樹脂、ポリイミド系樹脂、ポリベンゾオキサゾール(PBO)樹脂、エポキシ系樹脂、シリコーン系樹脂から選ばれる1種の有機層を用いることができる。感光性絶縁層は例えば後述する組成物からなり、当該組成物を使用して基板上に塗布し、乾燥することにより得られる被膜、又は当該組成物を支持フィルムに塗布・乾燥して得られる光硬化性ドライフィルムを基板に貼付することによって得られる被膜によって形成される。 As the photosensitive insulating layer, one type of organic layer selected from acrylic resin, polyimide resin, polybenzoxazole (PBO) resin, epoxy resin, and silicone resin can be used. The photosensitive insulating layer is, for example, made of the composition described below, and can be a film obtained by applying the composition onto a substrate and drying it, or a film obtained by applying the composition to a support film and drying it. It is formed by a coating obtained by applying a curable dry film to a substrate.

上記感光性絶縁層をなす組成物としては、例えば、
(A)下記一般式(1)で示される繰り返し単位を有する重量平均分子量が3,000~500,000のシリコーン骨格含有高分子化合物、

Figure 0007348857000006
(式中、R~Rは同一でも異なっていてもよい炭素数1~8の1価炭化水素基を示す。mは1~100の整数である。a、b、c、dは0又は正数、且つa、b、c、dは同時に0になることがない。但し、a+b+c+d=1である。更に、Xは下記一般式(2)で示される有機基、Yは下記一般式(3)示される有機基である。)
Figure 0007348857000007
(式中、Zは
Figure 0007348857000008
のいずれかより選ばれる2価の有機基であり、nは0又は1である。R及びRはそれぞれ炭素数1~4のアルキル基又はアルコキシ基であり、相互に異なっていても同一でもよい。kは0、1、2のいずれかである。)
Figure 0007348857000009
(式中、Vは
Figure 0007348857000010
のいずれかより選ばれる2価の有機基であり、pは0又は1である。R及びRはそれぞれ炭素数1~4のアルキル基又はアルコキシ基であり、相互に異なっていても同一でもよい。hは0、1、2のいずれかである。)
(B)ホルムアルデヒド又はホルムアルデヒド-アルコールにより変性されたアミノ縮合物、1分子中に平均して2個以上のメチロール基又はアルコキシメチロール基を有するフェノール化合物から選ばれる1種又は2種以上の架橋剤、
(C)波長190~500nmの光によって分解し、酸を発生する光酸発生剤、
(D)エポキシ基含有架橋剤、
(E)溶剤、
を含有してなる化学増幅型ネガ型レジスト組成物材料が好適に用いられる。 Examples of the composition forming the photosensitive insulating layer include:
(A) a silicone skeleton-containing polymer compound having a repeating unit represented by the following general formula (1) and having a weight average molecular weight of 3,000 to 500,000;
Figure 0007348857000006
(In the formula, R 1 to R 4 represent a monovalent hydrocarbon group having 1 to 8 carbon atoms, which may be the same or different. m is an integer of 1 to 100. a, b, c, d are 0 or a positive number, and a, b, c, and d cannot be 0 at the same time.However, a+b+c+d=1.Furthermore, X is an organic group represented by the following general formula (2), and Y is the following general formula. (3) The organic group shown.)
Figure 0007348857000007
(In the formula, Z is
Figure 0007348857000008
is a divalent organic group selected from any of the following, and n is 0 or 1. R 5 and R 6 are each an alkyl group or an alkoxy group having 1 to 4 carbon atoms, and may be different or the same. k is 0, 1, or 2. )
Figure 0007348857000009
(In the formula, V is
Figure 0007348857000010
is a divalent organic group selected from any of the following, and p is 0 or 1. R 7 and R 8 are each an alkyl group or an alkoxy group having 1 to 4 carbon atoms, and may be different or the same. h is either 0, 1, or 2. )
(B) one or more crosslinking agents selected from formaldehyde or an amino condensate modified with formaldehyde-alcohol, and a phenol compound having an average of two or more methylol groups or alkoxymethylol groups in one molecule;
(C) a photoacid generator that is decomposed by light with a wavelength of 190 to 500 nm and generates acid;
(D) an epoxy group-containing crosslinking agent,
(E) solvent;
A chemically amplified negative resist composition material containing the following is suitably used.

(B)架橋剤としては、公知のものを使用することができるが、ホルムアルデヒド、又はホルムアルデヒド-アルコールにより変性されたアミノ縮合物、及び1分子中に平均して2個以上のメチロール基又はアルコキシメチロール基(アルコキシメチル基)を有するフェノール化合物から選ばれる1種又は2種以上を用いることができる。 (B) As the crosslinking agent, known ones can be used, including formaldehyde or an amino condensate modified with formaldehyde-alcohol, and an average of two or more methylol groups or alkoxymethylol in one molecule. One or more types selected from phenol compounds having a group (alkoxymethyl group) can be used.

このようなホルムアルデヒド又はホルムアルデヒド-アルコールにより変性されたアミノ縮合物としては、例えばホルムアルデヒド又はホルムアルデヒド-アルコールにより変性されたメラミン縮合物、又はホルムアルデヒド又はホルムアルデヒド-アルコールにより変性された尿素縮合物が挙げられる。
なお、これら変性メラミン縮合物及び変性尿素縮合物は1種、又は2種以上を混合して使用することもできる。
Such amino condensates modified with formaldehyde or formaldehyde-alcohol include, for example, melamine condensates modified with formaldehyde or formaldehyde-alcohol, or urea condensates modified with formaldehyde or formaldehyde-alcohol.
Note that these modified melamine condensates and modified urea condensates may be used alone or in combination of two or more.

また、1分子中に平均して2個以上のメチロール基又はアルコキシメチロール基を有するフェノール化合物としては、例えば(2-ヒドロキシ-5-メチル)-1,3-ベンゼンジメタノール、2,2’,6,6’-テトラメトキシメチルビスフェノールA等が挙げられる。
なお、これらフェノール化合物は1種、又は2種以上を混合して使用することもできる。
In addition, examples of phenolic compounds having an average of two or more methylol groups or alkoxymethylol groups in one molecule include (2-hydroxy-5-methyl)-1,3-benzenedimethanol, 2,2', Examples include 6,6'-tetramethoxymethylbisphenol A and the like.
In addition, these phenol compounds can also be used singly or in combination of two or more.

(C)光酸発生剤としては、波長190~500nmの光照射により酸を発生し、これが硬化触媒となるものを用いることができる。 (C) As the photoacid generator, one that generates an acid upon irradiation with light with a wavelength of 190 to 500 nm, and this acts as a curing catalyst, can be used.

このような光酸発生剤としては、オニウム塩、ジアゾメタン誘導体、グリオキシム誘導体、β-ケトスルホン誘導体、ジスルホン誘導体、ニトロベンジルスルホネート誘導体、スルホン酸エステル誘導体、イミド-イル-スルホネート誘導体、オキシムスルホネート誘導体、イミノスルホネート誘導体、トリアジン誘導体等が挙げられる。 Such photoacid generators include onium salts, diazomethane derivatives, glyoxime derivatives, β-ketosulfone derivatives, disulfone derivatives, nitrobenzylsulfonate derivatives, sulfonic acid ester derivatives, imido-yl-sulfonate derivatives, oxime sulfonate derivatives, and iminosulfonates. derivatives, triazine derivatives and the like.

(D)エポキシ基含有架橋剤としては、特に限定されないが、1分子中に平均して2個以上のエポキシ基を有するエポキシ化合物を含有することができる。 (D) The epoxy group-containing crosslinking agent is not particularly limited, but may contain an epoxy compound having an average of two or more epoxy groups in one molecule.

上記架橋剤としては、例えば、ビスフェノールA型エポキシ樹脂、ビスフェノールF型エポキシ樹脂等のビスフェノール型エポキシ樹脂、フェノールノボラック型エポキシ樹脂、クレゾールノボラック型エポキシ樹脂等のノボラック型エポキシ樹脂、トリフェノールアルカン型エポキシ樹脂及びその重合物、ビフェニル型エポキシ樹脂、ジシクロペンタジエン変性フェノールノボラック型エポキシ樹脂、フェノールアラルキル型エポキシ樹脂、ビフェニルアラルキル型エポキシ樹脂、ナフタレン環含有エポキシ樹脂、グリシジルエステル型エポキシ樹脂、脂環式エポキシ樹脂、複素環型エポキシ樹脂等が挙げられる。上記架橋剤の中でもビスフェノール型エポキシ樹脂及びノボラック型エポキシ樹脂が好ましく用いられる。上記架橋剤は、1種単独で又は2種以上を混合して使用することができる。 Examples of the crosslinking agent include bisphenol type epoxy resins such as bisphenol A type epoxy resin and bisphenol F type epoxy resin, novolac type epoxy resins such as phenol novolac type epoxy resin, cresol novolac type epoxy resin, and triphenol alkane type epoxy resin. and polymers thereof, biphenyl-type epoxy resins, dicyclopentadiene-modified phenol novolak-type epoxy resins, phenol aralkyl-type epoxy resins, biphenylaralkyl-type epoxy resins, naphthalene ring-containing epoxy resins, glycidyl ester-type epoxy resins, alicyclic epoxy resins, Examples include heterocyclic epoxy resins. Among the above crosslinking agents, bisphenol type epoxy resins and novolak type epoxy resins are preferably used. The above-mentioned crosslinking agents can be used alone or in combination of two or more.

(E)溶剤としては、(A)シリコーン骨格含有高分子化合物、(B)架橋剤、(C)光酸発生剤、及び(D)エポキシ基含有架橋剤が溶解可能であるものを用いることができる。 (E) As the solvent, it is possible to use a solvent that can dissolve (A) the silicone skeleton-containing polymer compound, (B) the crosslinking agent, (C) the photoacid generator, and (D) the epoxy group-containing crosslinking agent. can.

このような溶剤としては、例えば、シクロヘキサノン、シクロペンタノン、メチル-2-n-アミルケトン等のケトン類;3-メトキシブタノール、3-メチル-3-メトキシブタノール、1-メトキシ-2-プロパノール、1-エトキシ-2-プロパノール等のアルコール類;プロピレングリコールモノメチルエーテル、エチレングリコールモノメチルエーテル、プロピレングリコールモノエチルエーテル、エチレングリコールモノエチルエーテル、プロピレングリコールジメチルエーテル、ジエチレングリコールジメチルエーテル等のエーテル類;プロピレングリコールモノメチルエーテルアセテート、プロピレングリコールモノエチルエーテルアセテート、乳酸エチル、ピルビン酸エチル、酢酸ブチル、3-メトキシプロピオン酸メチル、3-エトキシプロピオン酸エチル、酢酸tert-ブチル、プロピオン酸tert-ブチル、プロピレングリコール-モノ-tert-ブチルエーテルアセテート、γ-ブチロラクトン等のエステル類等が挙げられる。 Examples of such solvents include ketones such as cyclohexanone, cyclopentanone, and methyl-2-n-amylketone; 3-methoxybutanol, 3-methyl-3-methoxybutanol, 1-methoxy-2-propanol, and -Alcohols such as ethoxy-2-propanol; ethers such as propylene glycol monomethyl ether, ethylene glycol monomethyl ether, propylene glycol monoethyl ether, ethylene glycol monoethyl ether, propylene glycol dimethyl ether, diethylene glycol dimethyl ether; propylene glycol monomethyl ether acetate, Propylene glycol monoethyl ether acetate, ethyl lactate, ethyl pyruvate, butyl acetate, methyl 3-methoxypropionate, ethyl 3-ethoxypropionate, tert-butyl acetate, tert-butyl propionate, propylene glycol mono-tert-butyl ether Examples include esters such as acetate and γ-butyrolactone.

感光性絶縁層を形成するための化学増幅型ネガ型レジスト組成物の調製は通常の方法で行われる。上記各成分を撹拌混合し、その後必要に応じて固形分をフィルター等により濾過することにより、感光性絶縁層を成す化学増幅型ネガ型レジスト組成物を調製することができる。 A chemically amplified negative resist composition for forming a photosensitive insulating layer is prepared by a conventional method. A chemically amplified negative resist composition forming a photosensitive insulating layer can be prepared by stirring and mixing the above-mentioned components and then filtering the solid content using a filter or the like as necessary.

化学増幅型ネガ型レジストの塗布方法としては公知のリソグラフィー技術を採用して行うことができる。例えば、ディップ法、スピンコート法、ロールコート法等の手法により塗布することができる。塗布量は目的に応じて適宜選択することができるが、膜厚が0.1~200μm、好ましくは1~50μmとなる光硬化性樹脂層を形成する塗布量である。基板面における膜厚均一性を向上させる目的で、光硬化性樹脂組成物を塗布する前に溶剤を基板に滴下してもよい(プリウェット法)。滴下する溶剤と量は、目的に応じて適宜選択することができるが、溶剤として使用される有機溶剤系、例えばイソプロピルアルコール(IPA)等のアルコール類やシクロヘキサノン等のケトン類、更に、プロピレングリコールモノメチルエーテル等のグリコール等が好ましいが、光硬化性樹脂組成物に使用される溶剤を用いることも可能である。 The chemically amplified negative resist can be applied using a known lithography technique. For example, the coating can be performed by a dipping method, a spin coating method, a roll coating method, or the like. The coating amount can be appropriately selected depending on the purpose, but it is the coating amount that forms a photocurable resin layer having a film thickness of 0.1 to 200 μm, preferably 1 to 50 μm. For the purpose of improving film thickness uniformity on the substrate surface, a solvent may be dropped onto the substrate before applying the photocurable resin composition (pre-wet method). The solvent and amount to be dropped can be appropriately selected depending on the purpose, but organic solvents used as the solvent, such as alcohols such as isopropyl alcohol (IPA), ketones such as cyclohexanone, and propylene glycol monomethyl Glycols such as ethers are preferred, but it is also possible to use solvents used in photocurable resin compositions.

ここで、光硬化反応を効率的に行うため、必要に応じて予備加熱(プリベーク:PB)により溶剤等を予め揮発させておいてもよい。予備加熱は、例えば40~140℃で1分~1時間程度行うことができる。 Here, in order to carry out the photocuring reaction efficiently, the solvent and the like may be volatilized in advance by preheating (prebaking: PB) as necessary. Preheating can be performed, for example, at 40 to 140° C. for about 1 minute to 1 hour.

本発明の半導体装置の製造方法に用いることのできる感光性絶縁ドライフィルムにおいて使用される支持フィルムは、単一でも複数の重合体フィルムを積層した多層フィルムでもよい。材質としてはポリエチレン、ポリプロピレン、ポリカーボネート、ポリエチレンテレフタレート等の合成樹脂フィルム等が挙げられ、適度の可撓性、機械的強度、及び耐熱性を有するポリエチレンテレフタレートが好ましい。また、これらのフィルムについては、コロナ処理や剥離剤が塗布されたような各種処理が行われたものでもよい。これらは市販品を使用することができ、例えばセラピールWZ(RX)、セラピールBX8(R)(以上、東レフィルム加工(株)製)、E7302、E7304(以上、東洋紡績(株)製)、ピューレックスG31、ピューレックスG71T1(以上、帝人デュポンフィルム(株)製)、PET38X1-A3、PET38X1-V8、PET38X1-X08(以上、ニッパ(株)製)等が挙げられる。 The support film used in the photosensitive insulating dry film that can be used in the method for manufacturing a semiconductor device of the present invention may be a single film or a multilayer film formed by laminating a plurality of polymer films. Examples of the material include synthetic resin films such as polyethylene, polypropylene, polycarbonate, and polyethylene terephthalate, with polyethylene terephthalate having appropriate flexibility, mechanical strength, and heat resistance being preferred. Further, these films may be subjected to various treatments such as corona treatment or coating with a release agent. These can be commercially available products, such as Therapel WZ (RX), Therapel BX8 (R) (manufactured by Toray Film Kako Co., Ltd.), E7302, E7304 (manufactured by Toyobo Co., Ltd.), and Examples include Rex G31, Purex G71T1 (manufactured by Teijin DuPont Films Ltd.), PET38X1-A3, PET38X1-V8, and PET38X1-X08 (manufactured by Nipper Co., Ltd.).

上記感光性絶縁ドライフィルムにおいて使用される保護フィルムは、上述した支持フィルムと同様のものを用いることができるが、適度の可撓性を有するポリエチレンテレフタレート及びポリエチレンが好ましい。これらは市販品を使用することができ、ポリエチレンテレフタレートとしてはすでに例示したもの、ポリエチレンとしては、例えばGF-8(タマポリ(株)製)、PEフィルム0タイプ(ニッパ(株)製)が挙げられる。 The protective film used in the photosensitive insulating dry film may be the same as the support film described above, but polyethylene terephthalate and polyethylene having appropriate flexibility are preferred. Commercially available products can be used for these, and examples of polyethylene terephthalate include those already listed, and examples of polyethylene include GF-8 (manufactured by Tamapoly Co., Ltd.) and PE film type 0 (manufactured by Nipper Co., Ltd.). .

上記の支持フィルム及び保護フィルムの厚みは、光硬化性ドライフィルム製造の安定性及び巻き芯に対する巻き癖、いわゆるカール防止の観点から、いずれも好ましくは10~300μmである。 The thickness of the supporting film and the protective film is preferably 10 to 300 μm from the viewpoints of stability in producing a photocurable dry film and prevention of curling on the winding core, so-called curling.

次に、上記感光性絶縁ドライフィルムの製造方法について説明する。上記感光性絶縁ドライフィルムの製造装置は、一般的に粘着剤製品を製造するためのフィルムコーターが使用できる。上記フィルムコーターとしては、例えば、コンマコーター、コンマリバースコーター、マルチコーター、ダイコーター、リップコーター、リップリバースコーター、ダイレクトグラビアコーター、オフセットグラビアコーター、3本ボトムリバースコーター、4本ボトムリバースコーター等が挙げられる。 Next, a method for manufacturing the photosensitive insulating dry film will be described. The above photosensitive insulating dry film manufacturing apparatus can be a film coater generally used for manufacturing adhesive products. Examples of the film coater include a comma coater, a comma reverse coater, a multi-coater, a die coater, a lip coater, a lip reverse coater, a direct gravure coater, an offset gravure coater, a 3-bottom reverse coater, a 4-bottom reverse coater, etc. It will be done.

支持フィルムをフィルムコーターの巻出軸から巻き出し、フィルムコーターのコーターヘッドを通過させるとき、支持フィルム上にレジスト組成物材料を所定の厚みで塗布して感光性絶縁層を形成させた後、熱風循環オーブンを通過させ、上記支持フィルム上で乾燥させた感光性絶縁層をフィルムコーターの別の巻出軸から巻き出された保護フィルムと共に、加圧しながらラミネートロールを通過させて支持フィルム上の感光性絶縁層と貼り合わせた後、フィルムコーターの巻取軸に巻き取ることによって製造される。この場合、熱風循環オーブンの温度としては25~150℃が好ましく、通過時間としては1~100分間が好ましく、ラミネートロールの圧力としては0.01~5MPaが好ましい。 When the support film is unwound from the unwinding shaft of the film coater and passed through the coater head of the film coater, the resist composition material is coated on the support film to a predetermined thickness to form a photosensitive insulating layer, and then heated with hot air. The photosensitive insulating layer dried on the support film through a circulation oven is passed through a laminating roll under pressure, together with a protective film unwound from another unwinding shaft of the film coater, to dry the photosensitive insulating layer on the support film. The film is manufactured by bonding the film to a conductive insulating layer and then winding it up on a winding shaft of a film coater. In this case, the temperature of the hot air circulation oven is preferably 25 to 150°C, the passing time is preferably 1 to 100 minutes, and the pressure of the laminating roll is preferably 0.01 to 5 MPa.

また、上記感光性絶縁ドライフィルムの光硬化性樹脂層の膜厚は10~300μmであってよく、好ましくは10~150μmである。 Further, the thickness of the photocurable resin layer of the photosensitive insulating dry film may be 10 to 300 μm, preferably 10 to 150 μm.

感光性絶縁ドライフィルムによる感光性絶縁層の形成では、電極パッド又は導電性プラグを有する基板もしくは素子を覆うように感光性絶縁ドライフィルムの感光性絶縁層をラミネートすることで感光性絶縁層を形成する。 In forming a photosensitive insulating layer using a photosensitive insulating dry film, the photosensitive insulating layer is formed by laminating the photosensitive insulating layer of the photosensitive insulating dry film so as to cover a substrate or an element having an electrode pad or a conductive plug. do.

まず、上述の感光性絶縁ドライフィルムから保護フィルムを剥離し、図4(a)、(b)、(c)に示すように第1基板3あるいは第2基板又は第2素子5上へ感光性絶縁ドライフィルムの感光性絶縁層をラミネートし、感光性絶縁層7を形成する。 First, the protective film is peeled off from the above-mentioned photosensitive insulating dry film, and a photosensitive film is applied onto the first substrate 3 or second substrate or second element 5 as shown in FIGS. 4(a), (b), and (c). The photosensitive insulating layer of the insulating dry film is laminated to form the photosensitive insulating layer 7.

基板又は素子上に感光性絶縁ドライフィルムを貼り付ける装置としては、真空ラミネーターが好ましい。感光性絶縁ドライフィルムをフィルム貼り付け装置に取り付け、感光性絶縁ドライフィルムの保護フィルムを剥離し露出した感光性絶縁層を、所定真空度の真空チャンバー内において、所定の圧力の貼り付けロールを用いて、所定の温度のテーブル上で基板に密着させる。なお、真空チャンバーの真空度としては50~500Paが好ましく、貼り付けロールの圧力としては0~5.0MPaが好ましく、テーブルの温度としては60~120℃が好ましい。このように真空ラミネートを行うことで、半導体基板や素子上の電極パッド及び導電性プラグ周辺に空隙を発生させることがないため、好ましい。 A vacuum laminator is preferable as a device for pasting a photosensitive insulating dry film onto a substrate or an element. The photosensitive insulating dry film is attached to a film pasting device, the protective film of the photosensitive insulating dry film is peeled off, and the exposed photosensitive insulating layer is placed in a vacuum chamber with a predetermined degree of vacuum using a pasting roll with a predetermined pressure. and place it in close contact with the substrate on a table at a predetermined temperature. Note that the degree of vacuum of the vacuum chamber is preferably 50 to 500 Pa, the pressure of the pasting roll is preferably 0 to 5.0 MPa, and the temperature of the table is preferably 60 to 120°C. Performing vacuum lamination in this manner is preferable because it prevents the generation of voids around the electrode pads and conductive plugs on the semiconductor substrate and elements.

ここで、感光性絶縁層の光硬化反応を効率的に行うため、又は感光性絶縁層と基板もしくは素子との密着性を向上させるため、又は密着した感光性絶縁層の平坦性を向上させる目的で、必要に応じて予備加熱(プリベーク:PB)を行ってもよい。プリベークは、例えば40~140℃で1分間~1時間程度行うことができる。 Here, the purpose is to efficiently perform a photocuring reaction of the photosensitive insulating layer, to improve the adhesion between the photosensitive insulating layer and the substrate or element, or to improve the flatness of the photosensitive insulating layer that is in close contact with the layer. Preheating (pre-baking: PB) may be performed as necessary. Prebaking can be performed, for example, at 40 to 140°C for about 1 minute to 1 hour.

また第1基板と第2基板又は第2素子との電気的接続後の間隙に応じて、感光性絶縁層の塗布厚さ又はドライフィルム厚さを調整することにより、後述の(4)接着工程及び(5)加圧工程において基板間又は基板と素子との間及び感光性樹脂層開口部と導電性プラグを空隙なく埋め込むことができる。 In addition, by adjusting the coating thickness or dry film thickness of the photosensitive insulating layer depending on the gap after electrical connection between the first substrate and the second substrate or the second element, the following (4) adhesion process can be performed. and (5) in the pressurizing step, the conductive plug can be embedded between the substrates or between the substrate and the element, and between the photosensitive resin layer opening and the conductive plug without any gaps.

なお、上記では化学増幅型ネガ型レジスト組成物を使用した場合について主として述べたが、この態様に限定されない。 Note that, although the case where a chemically amplified negative resist composition is used has been mainly described above, the present invention is not limited to this embodiment.

[工程(3)]
次に、工程(3)は、工程(2)で形成した感光性絶縁層に対して、マスクを介したリソグラフィーによってパターニングを行い、図5(a)、(b)、(c)に示すように電極パッド上の開口パターン8と導電性プラグ上の開口パターン9を形成する工程である。
[Step (3)]
Next, in step (3), the photosensitive insulating layer formed in step (2) is patterned by lithography using a mask, as shown in FIGS. 5(a), (b), and (c). This is a step of forming an opening pattern 8 on the electrode pad and an opening pattern 9 on the conductive plug.

このパターニングでは、感光性絶縁層を形成した後に、露光し、露光後加熱処理(ポストエクスポージャベーク:PEB)を行い、現像する。すなわち、公知のリソグラフィー技術を用いてパターンの形成を行うことができる。 In this patterning, after forming a photosensitive insulating layer, it is exposed to light, subjected to post-exposure heat treatment (post-exposure bake: PEB), and developed. That is, the pattern can be formed using a known lithography technique.

工程(2)で形成した感光性樹脂層をフォトマスクを介して波長190~500nmの光で露光して、硬化させる。フォトマスクは、例えば所望のパターンをくり貫いたものであってもよい。なお、フォトマスクの材質は波長190~500nmの光を遮蔽するものが好ましく、例えばクロム等が好適に用いられるがこれに限定されるものではない。 The photosensitive resin layer formed in step (2) is cured by exposing it to light with a wavelength of 190 to 500 nm through a photomask. The photomask may be one in which a desired pattern is hollowed out, for example. The material of the photomask is preferably one that blocks light with a wavelength of 190 to 500 nm, such as chromium, but is not limited thereto.

波長190~500nmの光としては、例えば放射線発生装置により発生させた種々の波長の光、例えば、g線、i線等の紫外線光、遠紫外線光(248nm,193nm)等が挙げられる。そして、波長は好ましくは248~436nmである。露光量は、例えば10~3,000mJ/cmが好ましい。このように露光することで、露光部分が架橋して後述の現像液に不溶なパターンが形成される。 Examples of light with a wavelength of 190 to 500 nm include light of various wavelengths generated by a radiation generating device, such as ultraviolet light such as g-line and i-line, deep ultraviolet light (248 nm, 193 nm), and the like. The wavelength is preferably 248 to 436 nm. The exposure amount is preferably 10 to 3,000 mJ/cm 2 , for example. By exposing in this manner, the exposed portions are crosslinked to form a pattern that is insoluble in the developer described below.

さらに、現像感度を高めるために、PEBを行うことができる。PEBは、例えば40~140℃で0.5~10分間とすることができる。 Furthermore, PEB can be performed to increase development sensitivity. PEB can be performed, for example, at 40-140° C. for 0.5-10 minutes.

その後、現像液にて現像する。好ましい現像液としてIPAやPGMEAといった有機溶剤が挙げられる。また好ましいアルカリ水溶液である現像液は、2.38%のテトラメチルヒドロキシアンモニウム(TMAH)水溶液である。本発明の半導体装置の製造方法では、現像液としては有機溶剤が好ましく用いられる。 After that, it is developed with a developer. Preferred developing solutions include organic solvents such as IPA and PGMEA. Further, a preferred alkaline aqueous developer is a 2.38% tetramethylhydroxyammonium (TMAH) aqueous solution. In the method for manufacturing a semiconductor device of the present invention, an organic solvent is preferably used as the developer.

現像は、通常の方法、例えばパターンが形成された基板を現像液に浸漬すること等により行うことができる。その後、必要に応じて、洗浄、リンス、乾燥等を行い、所望のパターンを有する感光性絶縁層の被膜が得られる。 Development can be carried out by a conventional method, for example, by immersing the patterned substrate in a developer. Thereafter, washing, rinsing, drying, etc. are performed as necessary, and a photosensitive insulating layer film having a desired pattern is obtained.

また、被膜を形成した第2基板又は第2素子をダイシング加工などにより個片化することもできる。 Further, the second substrate or the second element on which the film is formed can also be diced into individual pieces by dicing or the like.

さらに、第1基板又は第2基板と第2素子と光硬化性樹脂層が形成された半導体装置をダイシングすることで個片化することは、非常に合理的に半導体装置を形成できる方法であり、本発明の目的を具現化している。 Furthermore, dicing a semiconductor device in which a first substrate or a second substrate, a second element, and a photocurable resin layer are formed into individual pieces is a very rational method for forming semiconductor devices. , embodying the objectives of the invention.

[工程(4)]
続いて、工程(4)は、第1基板に第2基板又は第2素子を第1基板の所定位置に圧接で接着することにより、前記開口パターンを形成した感光性絶縁層を介して第1基板と第2基板又は第2素子を接着する工程である。本発明の感光性絶縁層は、基板接着剤であって、熱及び圧力の好適な条件下で、2つの基板間又は基板と素子との間に接続構造が形成されるように、本発明の化学増幅型ネガ型レジスト組成物で被膜を形成した第1基板と第2基板又は第2素子とを接着させる接着剤として使用できる。接着条件として、具体的な加熱温度は50~200℃、接着圧力は0.01~10MPa、1~60分間とすることが好ましい。
[Step (4)]
Subsequently, in step (4), a second substrate or a second element is bonded to the first substrate at a predetermined position of the first substrate by pressure bonding, so that the first substrate is bonded to the first substrate through the photosensitive insulating layer in which the opening pattern is formed. This is a step of bonding the substrate and the second substrate or second element. The photosensitive insulating layer of the present invention is a substrate adhesive, which under suitable conditions of heat and pressure forms a connection structure between two substrates or between a substrate and a device. It can be used as an adhesive for bonding a first substrate coated with a chemically amplified negative resist composition to a second substrate or a second element. As for the bonding conditions, it is preferable that the specific heating temperature is 50 to 200° C., the bonding pressure is 0.01 to 10 MPa, and the duration is 1 to 60 minutes.

接着装置として、ウェハボンダ装置を使用し、荷重を加えながら減圧下でのウェハ同士の貼り付け、あるいはフリップチップボンダ装置を用いたチップ-ウェハ又はチップ-チップ接着を行うこともできる。基板間に形成された接着層は、後述する後硬化処理により結合力が高まり、永久接着となり、アンダーフィルと同等の役割を果たす。 As the bonding device, a wafer bonder device can be used to bond wafers together under reduced pressure while applying a load, or a flip chip bonder device can be used to perform chip-to-wafer or chip-to-chip bonding. The bonding strength of the adhesive layer formed between the substrates is increased by the post-curing treatment described below, and it becomes a permanent adhesive, playing the same role as an underfill.

感光性絶縁層を形成した第1基板あるいは第2基板又は第2素子について、第1基板に対向して第2基板又は第2素子を配置し、熱圧接することにより第2基板又は第2素子の固定と電極間の絶縁を行う。 Regarding the first substrate or the second substrate or the second element on which the photosensitive insulating layer is formed, the second substrate or the second element is placed opposite to the first substrate, and the second substrate or the second element is bonded by thermocompression. and insulate between the electrodes.

[工程(5)]
続いて、工程(5)は、感光性絶縁層を介して接着された第1基板と第2基板又は第2素子とを接着する圧力(例えば0.01~10MPa)より高い付加圧力(例えば0.1MPa~30MPa)で更に加圧し、感光性絶縁層を変形させることにより感光性絶縁層の開口部と導電性プラグとの間の空隙を埋める工程である。接着装置としてウェハボンダ装置を用いた場合、先述のウェハ同士の接着を行った場合、又は第1基板と第2素子の接着をフリップチップボンダ装置を用いた場合、前記感光性絶縁層を介した基板とチップの接着に続けて加圧(例えば0.1MPa~30MPa)を行ってもよい。この際、加熱は行っても行わなくてもよいが、感光性樹脂層の溶融粘度が極小となる温度を加えることが望ましい。
[Step (5)]
Subsequently, in step (5), an additional pressure (for example, 0.01 to 10 MPa) higher than the pressure (for example, 0.01 to 10 MPa) for bonding the first substrate and the second substrate or second element bonded via the photosensitive insulating layer is applied. In this step, the gap between the opening in the photosensitive insulating layer and the conductive plug is filled by further applying pressure (1 MPa to 30 MPa) to deform the photosensitive insulating layer. When a wafer bonder device is used as the bonding device, when the aforementioned wafers are bonded together, or when a flip chip bonder device is used to bond the first substrate and the second element, the substrate is bonded through the photosensitive insulating layer. Pressure (for example, 0.1 MPa to 30 MPa) may be applied after adhering the chips. At this time, heating may or may not be performed, but it is desirable to apply a temperature at which the melt viscosity of the photosensitive resin layer becomes minimal.

本発明では、第1基板と第2基板又は第2素子を感光性絶縁層で接着するに際しては、圧接工程を2段階に分けて行う。即ち、圧力を2回に分けてかけることを特徴とする。 In the present invention, when bonding the first substrate and the second substrate or the second element using the photosensitive insulating layer, the pressure bonding process is performed in two stages. That is, it is characterized in that pressure is applied twice.

感光性絶縁層の形成工程において、パターニングにより不要な絶縁層を除去するが、電気的接続を確保するために除去される絶縁層の径は導電性プラグ径と同径か導電性プラグ径よりも大きく設計される。第1基板と第2基板又は第2素子の圧接による接着では、バンプ接続と半導体素子の固定が実施されるが、絶縁層の除去径が大きいことにより導電性プラグ周囲に空隙が生じる。パンプ間隔が狭くなるとバンプ間の感光性絶縁層に対する空隙の割合が大きくなり、絶縁性能に影響が及ぶ可能性がある。そのため、圧接による接着の後、接着された第1基板と第2基板又は第2素子を、接着よりも高い付加圧力で更に加圧することにより、導電性プラグと前述の方法で第1基板上の感光性絶縁層に形成した開口パターンとの空隙を感光性絶縁層で埋めることができる。 In the process of forming the photosensitive insulating layer, unnecessary insulating layers are removed by patterning, but the diameter of the insulating layer removed to ensure electrical connection is either the same diameter as the conductive plug diameter or larger than the conductive plug diameter. Greatly designed. When adhering the first substrate and the second substrate or the second element by pressure contact, bump connection and fixing of the semiconductor element are performed, but a gap is created around the conductive plug due to the large removed diameter of the insulating layer. When the distance between the bumps becomes narrower, the ratio of voids to the photosensitive insulating layer between the bumps increases, which may affect insulation performance. Therefore, after bonding by pressure welding, by further pressurizing the bonded first substrate and second substrate or second element with an additional pressure higher than that of bonding, the conductive plug can be bonded to the first substrate by the method described above. The gap between the opening pattern and the opening pattern formed in the photosensitive insulating layer can be filled with the photosensitive insulating layer.

感光性絶縁層を介して接着された第1基板と第2基板又は第2素子を接着後の加圧は接着時の圧力よりも高い付加圧力である。負荷圧力が接着時の圧力と同じ又は低圧力の場合、接着された第1基板と第2基板又は第2素子の間に存在する感光性絶縁層の変形が不十分で、感光性絶縁層の開口部と導電性プラグ間の空隙を完全に埋めることができない。導電性プラグ周囲に空隙が残り、感光性絶縁層が存在しない領域が発生することから導電性プラグ間の絶縁性能が低下する。 The pressure applied after bonding the first substrate and second substrate or second element bonded via the photosensitive insulating layer is higher than the pressure applied during bonding. If the load pressure is the same as or lower than the bonding pressure, the photosensitive insulating layer existing between the bonded first substrate and second substrate or second element is insufficiently deformed, and the photosensitive insulating layer is The gap between the opening and the conductive plug cannot be completely filled. A gap remains around the conductive plugs, and a region where no photosensitive insulating layer is present is generated, resulting in a decrease in insulation performance between the conductive plugs.

上記工程の工程(4)、(5)は連続して行ってもよい。 Steps (4) and (5) of the above steps may be performed continuously.

上記工程(4)、(5)を図6を用いて説明する。上述のように開口パターンを形成した第1基板又は第2基板、第2素子を準備する(図6(a)、(b))。続いて所定位置に対向して配置した第1基板に第2基板又は第2素子を圧接で接着することにより、前記開口パターンを形成した感光性絶縁層を介して第1基板と第2基板又は第2素子を接着する(図6(c))。続いて感光性絶縁層を介して接着された第1基板と第2基板又は第2素子とを上記の通り更に加圧し、感光性絶縁層を変形させることにより感光性絶縁層の開口部と導電性プラグとの間の空隙を埋める(図6(d))。 The above steps (4) and (5) will be explained using FIG. 6. A first substrate or a second substrate on which an opening pattern is formed as described above, and a second element are prepared (FIGS. 6(a) and 6(b)). Subsequently, the second substrate or the second element is bonded by pressure to the first substrate placed facing each other at a predetermined position, so that the first substrate and the second substrate or The second element is bonded (FIG. 6(c)). Subsequently, the first substrate and the second substrate or the second element, which are bonded via the photosensitive insulating layer, are further pressurized as described above to deform the photosensitive insulating layer, thereby forming an opening in the photosensitive insulating layer and a conductive layer. 6(d)).

[工程(6)]
続いて、工程(6)は、電気的に接続するため、例えば、感光性絶縁層を介して接着された第1基板と第2基板又は第2素子をさらにバンプ温度(180~300℃)で加熱し、バンプ接続を行う工程である。この際、圧力を加えてもよい。第1基板と第2素子の接着をフリップチップボンダ装置を用いた場合、前記感光性絶縁層を介した基板とチップの接着に続けて行ってもよい。
[Step (6)]
Next, in step (6), in order to electrically connect, for example, the first substrate and the second substrate or the second element bonded via the photosensitive insulating layer are further heated at a bump temperature (180 to 300°C). This is a process of heating and bump connection. At this time, pressure may be applied. When a flip chip bonder device is used to bond the first substrate and the second element, the bonding may be performed subsequent to bonding the substrate and the chip via the photosensitive insulating layer.

第1基板と第2基板又は第2素子の圧着による接着方法としては、基板と素子の接着工程と電気接続の工程の2段階に分けて行うことができる。 The method of bonding the first substrate and the second substrate or the second element by pressure bonding can be carried out in two steps: a process of bonding the substrate and the element, and a process of electrical connection.

さらに、1回目にバンプの接続温度よりも低い温度で圧着を行い、2回目にバンプの接続温度で圧着を行ってもよい。具体的には、1回目の温度を50~180℃、2回目の温度を180~300℃とし、少なくとも40℃以上の温度差を設けて短時間の熱処理をすることが好ましい。 Furthermore, crimping may be performed the first time at a temperature lower than the bump connection temperature, and second time crimping may be performed at the bump connection temperature. Specifically, it is preferable that the first temperature is 50 to 180°C, the second temperature is 180 to 300°C, and the heat treatment is performed for a short time with a temperature difference of at least 40°C.

接着装置として、ウェハボンダ装置を使用し、荷重を加えながら減圧下でのウェハ同士の貼り付け、あるいはフリップチップボンダ装置を用いたチップ-ウェハ又はチップ-チップ接着を行うこともできる。 As the bonding device, a wafer bonder device can be used to bond wafers together under reduced pressure while applying a load, or a flip chip bonder device can be used to perform chip-to-wafer or chip-to-chip bonding.

[工程(7)]
続いて、工程(7)は、開口パターン形成後に接着を行った基板を、オーブンやホットプレートを用いて、温度100~250℃、好ましくは150~220℃で後硬化する工程である。なお、後硬化温度が100~250℃であれば、感光性絶縁層の架橋密度を上げ、残存する揮発成分を除去でき、基板に対する密着力、耐熱性や強度、さらに電気絶縁性、接着強度の観点から好ましい。接着を行った基板は上記後硬化処理により樹脂皮膜の架橋密度が増し、基板接着力を高めることができる。なお、本発明における架橋反応では、脱ガスを伴う副反応が生じないため、特に基板接着剤として使用した場合において、貼り合わせ欠陥(ボイド)を誘起しない。後硬化時間は10分間~10時間、特に10分間~3時間とすることができる。
[Step (7)]
Subsequently, step (7) is a step in which the bonded substrate after the opening pattern is formed is post-cured at a temperature of 100 to 250° C., preferably 150 to 220° C., using an oven or a hot plate. Note that if the post-curing temperature is 100 to 250°C, the crosslinking density of the photosensitive insulating layer can be increased and remaining volatile components can be removed, improving adhesion to the substrate, heat resistance and strength, as well as electrical insulation and adhesive strength. Preferable from this point of view. The bonded substrate is subjected to the above-mentioned post-curing treatment to increase the crosslinking density of the resin film, thereby increasing the adhesive strength of the resin film. Note that the crosslinking reaction in the present invention does not cause side reactions accompanied by outgassing, and therefore does not induce bonding defects (voids), especially when used as a substrate adhesive. The post-curing time can be between 10 minutes and 10 hours, especially between 10 minutes and 3 hours.

特に本発明のシリコーン骨格含有高分子化合物含有化学増幅型ネガ型レジスト組成物材料からなる感光性絶縁層は、当該光硬化性樹脂組成物は、光架橋反応及び熱架橋反応において副反応ガスの発生がないため、基板貼り合わせ用途においては貼り合わせ欠陥を誘起しない。また、本発明の光硬化性樹脂組成物は、露光波長領域において高い透明性を有するため、基板上の光硬化性樹脂層が厚くなった場合においても、樹脂層自身の光吸収が少なく、高感度での開口パターン形成が可能である。 In particular, in the photosensitive insulating layer made of the chemically amplified negative resist composition material containing a silicone skeleton-containing polymer compound of the present invention, the photocurable resin composition generates side reaction gas during photocrosslinking reaction and thermal crosslinking reaction. Therefore, it does not induce bonding defects in substrate bonding applications. Furthermore, since the photocurable resin composition of the present invention has high transparency in the exposure wavelength region, even when the photocurable resin layer on the substrate becomes thick, the resin layer itself has little light absorption and high It is possible to form an aperture pattern with high sensitivity.

本発明の光硬化性樹脂組成物又は光硬化性ドライフィルムは、光による開口パターン形成後に250℃以下の低温の加熱処理を行うことにより、電子部品や半導体素子、回路基板に使用される基板に対する密着性、機械的特性及び電気絶縁性に優れ、その絶縁保護膜としての信頼性が高く、さらに保護膜のクラック発生を防止可能であるため、回路基板、半導体素子、表示素子等の各種電気・電子部品保護用被膜の形成に好適に用いられる。また、基板接着材料としても優れた被膜を容易に形成できる。特に、この被膜は、その耐熱性、絶縁性、及び可とう性から、再配線用を含む半導体素子用絶縁膜、多層プリント基板用絶縁膜、シリコーン基板貫通配線(TSV)の貫通電極用絶縁膜、カバーレイフィルムとして使用することができ、かつ接着性を有することから導電性プラグの電気的接続を含む基板貼り合わせあるいはチップ積層工程を有する半導体装置製造用途等に使用することができるものである。 The photocurable resin composition or photocurable dry film of the present invention can be applied to substrates used in electronic components, semiconductor elements, and circuit boards by performing a heat treatment at a low temperature of 250°C or less after forming an aperture pattern with light. It has excellent adhesion, mechanical properties, and electrical insulation, and is highly reliable as an insulating protective film. Furthermore, it can prevent cracks in the protective film, so it can be used for various electrical and electrical applications such as circuit boards, semiconductor elements, display elements, etc. Suitable for use in forming protective films for electronic components. Furthermore, a film that is excellent as a substrate adhesive material can be easily formed. In particular, due to its heat resistance, insulating properties, and flexibility, this film is an insulating film for semiconductor elements including rewiring, an insulating film for multilayer printed circuit boards, and an insulating film for through electrodes of silicone substrate through wiring (TSV). It can be used as a coverlay film, and because it has adhesive properties, it can be used in semiconductor device manufacturing applications that involve substrate bonding or chip stacking processes, including electrical connection of conductive plugs. .

形成された感光性絶縁硬化層は永久接着となり、アンダーフィルを用いることなく基板間又は基板とチップとの間の固定と導電性プラグの絶縁体となる。 The formed photosensitive insulating cured layer becomes a permanent adhesive, and serves as an insulator for the conductive plug and fixation between the substrates or between the substrate and the chip without using an underfill.

また、形成された感光性絶縁硬化層の形成に用いる化学増幅型ネガ型レジスト組成物材料の露光して硬化後の弾性率(25℃)は0.01~1.5GPaであり、0.01~1.0GPaであることが好ましく、特に0.05~1.0GPaが好ましい。 Further, the elastic modulus (25° C.) of the chemically amplified negative resist composition material used for forming the photosensitive insulating cured layer after exposure and curing is 0.01 to 1.5 GPa, and 0.01 It is preferably from 1.0 GPa to 1.0 GPa, particularly preferably from 0.05 to 1.0 GPa.

上述のような方法で、感光性絶縁層を有する接続構造を有する半導体装置及び半導体素子を作製することができ、このような感光性絶縁層を用いることで、反りを軽減できる。 A semiconductor device and a semiconductor element having a connection structure including a photosensitive insulating layer can be manufactured by the method described above, and warpage can be reduced by using such a photosensitive insulating layer.

弾性率が1.5GPaを超えると、リソグラフィーによるパターン形成後の基板接着において、基板表面の凹凸を十分吸収できず、空隙(ボイド)が発生しやすく、0.01GPa未満になると反りが大きくなるほか、基板貼り合わせあるいはチップ積層体を個片化する際に、基板との硬度差が大きいことに起因する切断時のクラック、欠けが発生しやすくなる。 If the elastic modulus exceeds 1.5 GPa, irregularities on the substrate surface cannot be sufficiently absorbed when bonding the substrate after pattern formation by lithography, and voids are likely to occur. If the elastic modulus is less than 0.01 GPa, warping becomes large. When bonding substrates together or dividing a chip stack into individual pieces, cracks and chips are likely to occur during cutting due to the large hardness difference between the substrate and the substrate.

上述の接続構造を有し、感光性絶縁層が第1基板と第2基板又は第2素子との間の絶縁層として残存し、感光性絶縁層の開口部と導電性プラグとの間の空隙がない半導体装置及び半導体素子は半導体チップへ施されるファンアウト配線やWCSP(ウェハレベルチップサイズパッケージ)用に好適に用いることができる。 It has the above connection structure, the photosensitive insulating layer remains as an insulating layer between the first substrate and the second substrate or the second element, and the gap between the opening of the photosensitive insulating layer and the conductive plug. Semiconductor devices and semiconductor elements that do not have this can be suitably used for fan-out wiring applied to semiconductor chips and for WCSP (wafer level chip size packaging).

以上のように、本発明の接続構造を有する半導体装置の製造方法であれば、半導体素子上に微細な電極形成を施した場合でも配線基板への載置や半導体装置の積層を容易にでき、電極パッド部と導電性プラグとの電気的接続加工を容易にできる。また、上述のような感光性絶縁層を用いることで、反りを軽減でき、また半導体素子の高さ、導電性プラグの密度に依存せずアンダーフィルを用いることなく、半導体素子周辺だけでなく、導電性プラグ周辺に空隙などがなく埋め込まれ、十分な絶縁性を確保した半導体装置を製造することができる。 As described above, with the method for manufacturing a semiconductor device having a connection structure of the present invention, even when fine electrodes are formed on a semiconductor element, it is possible to easily mount the semiconductor device on a wiring board and stack the semiconductor device. Electrical connection processing between the electrode pad portion and the conductive plug can be easily performed. In addition, by using the photosensitive insulating layer as described above, warping can be reduced, and it is possible to reduce warpage not only around the semiconductor element but also without using underfill, regardless of the height of the semiconductor element and the density of the conductive plugs. It is possible to manufacture a semiconductor device in which the conductive plug is embedded without any voids around it, ensuring sufficient insulation.

さらに、このようにして得られた本発明の半導体装置は、配線基板への載置や半導体装置の積層が容易であるため、半導体装置を積層させた積層型半導体装置やこれを配線基板に載置し封止した封止後積層型半導体装置とすることができる。 Furthermore, since the semiconductor device of the present invention obtained in this manner is easy to place on a wiring board and to stack semiconductor devices, it is possible to use a stacked semiconductor device in which semiconductor devices are stacked or a stacked semiconductor device in which semiconductor devices are stacked, and a stacked semiconductor device in which semiconductor devices are stacked. After sealing, a stacked semiconductor device can be obtained.

以下、合成例、実施例を示して本発明を具体的に説明するが、本発明は下記例に制限されるものではない。 Hereinafter, the present invention will be specifically explained by showing synthesis examples and examples, but the present invention is not limited to the following examples.

[シリコーン骨格含有高分子化合物]
まず、本発明の合成例において使用する化合物(M-1)~(M-5)の化学構造式を以下に示す。

Figure 0007348857000011
[Silicone skeleton-containing polymer compound]
First, the chemical structural formulas of compounds (M-1) to (M-5) used in the synthesis examples of the present invention are shown below.
Figure 0007348857000011

[合成例1]
撹拌機、温度計、窒素置換装置及び還流冷却器を具備した5Lフラスコ内に化合物(M-1)396.9g、化合物(M-2)45.0gをトルエン1875gに溶解後、化合物(M-3)949.6g、化合物(M-4)6.1gを加え、60℃に加温した。その後、カーボン担持白金触媒(5質量%)2.2gを投入し、内部反応温度が65~67℃に昇温するのを確認後、更に、3時間、90℃まで加温し、再び60℃まで冷却して、カーボン担持白金触媒(5質量%)2.2gを投入し、化合物(M-5)107.3gを1時間かけてフラスコ内に滴下した。このときフラスコ内温度は、78℃まで上昇した。滴下終了後、更に、90℃で3時間熟成した後、室温まで冷却し、メチルイソブチルケトン1700gを加え、本反応溶液をフィルターにて加圧濾過することで白金触媒を取り除いた。更に、得られた高分子化合物溶液に純水760gを加えて撹拌、静置分液を行い、下層の水層を除去した。この分液水洗操作を6回繰り返し、高分子化合物溶液中の微量酸成分を取り除いた。この高分子化合物溶液中の溶剤を減圧留去すると共に、シクロペンタノンを950g添加して、固形分濃度60質量%のシクロペンタノンを主溶剤とする高分子化合物溶液(A-1)を得た。この高分子化合物溶液中の高分子化合物の分子量をGPCにより測定すると、ポリスチレン換算で重量平均分子量62000であり、一般式(1)における(c+d)/(a+b+c+d)は0.10であった。
[Synthesis example 1]
After dissolving 396.9 g of compound (M-1) and 45.0 g of compound (M-2) in 1875 g of toluene in a 5 L flask equipped with a stirrer, thermometer, nitrogen purging device, and reflux condenser, compound (M- 3) 949.6 g and 6.1 g of compound (M-4) were added, and the mixture was heated to 60°C. After that, 2.2 g of carbon-supported platinum catalyst (5% by mass) was added, and after confirming that the internal reaction temperature rose to 65-67°C, the temperature was further heated to 90°C for 3 hours, and then 60°C again. 2.2 g of carbon-supported platinum catalyst (5% by mass) was added, and 107.3 g of compound (M-5) was added dropwise into the flask over 1 hour. At this time, the temperature inside the flask rose to 78°C. After completion of the dropwise addition, the mixture was further aged at 90° C. for 3 hours, cooled to room temperature, 1700 g of methyl isobutyl ketone was added, and the platinum catalyst was removed by filtering the reaction solution under pressure using a filter. Furthermore, 760 g of pure water was added to the obtained polymer compound solution, and the mixture was stirred and allowed to stand still for liquid separation to remove the lower aqueous layer. This liquid separation and water washing operation was repeated six times to remove trace amounts of acid components in the polymer compound solution. The solvent in this polymer compound solution was distilled off under reduced pressure, and 950 g of cyclopentanone was added to obtain a polymer compound solution (A-1) containing cyclopentanone as the main solvent and having a solid content concentration of 60% by mass. Ta. When the molecular weight of the polymer compound in this polymer compound solution was measured by GPC, the weight average molecular weight was 62,000 in terms of polystyrene, and (c+d)/(a+b+c+d) in general formula (1) was 0.10.

[合成例2]
撹拌機、温度計、窒素置換装置及び還流冷却器を具備した5Lフラスコ内に化合物(M-1)441.0gをトルエン1875gに溶解後、化合物(M-3)949.6g、化合物(M-4)6.1gを加え、60℃に加温した。その後、カーボン担持白金触媒(5質量%)2.2gを投入し、内部反応温度が65~67℃に昇温するのを確認後、更に、3時間、90℃まで加温し、再び60℃まで冷却して、カーボン担持白金触媒(5質量%)2.2gを投入し、化合物(M-5)107.3gを1時間かけてフラスコ内に滴下した。このときフラスコ内温度は、78℃まで上昇した。滴下終了後、更に、90℃で5時間熟成した後、室温まで冷却し、メチルイソブチルケトン1700gを加え、本反応溶液をフィルターにて加圧濾過することで白金触媒を取り除いた。更に、得られた高分子化合物溶液に純水760gを加えて撹拌、静置分液を行い、下層の水層を除去した。この分液水洗操作を6回繰り返し、高分子化合物溶液中の微量酸成分を取り除いた。この高分子化合物溶液中の溶剤を減圧留去すると共に、シクロペンタノンを950g添加して、固形分濃度60質量%のシクロペンタノンを主溶剤とする高分子化合物溶液(A-2)を得た。この高分子化合物溶液中の高分子化合物の分子量をGPCにより測定すると、ポリスチレン換算で重量平均分子量51000であり、一般式(1)における(c+d)/(a+b+c+d)は0であった。
[Synthesis example 2]
After dissolving 441.0 g of compound (M-1) in 1875 g of toluene in a 5 L flask equipped with a stirrer, thermometer, nitrogen purging device, and reflux condenser, 949.6 g of compound (M-3) and compound (M- 4) 6.1 g was added and heated to 60°C. After that, 2.2 g of carbon-supported platinum catalyst (5% by mass) was added, and after confirming that the internal reaction temperature rose to 65-67°C, the temperature was further heated to 90°C for 3 hours, and then 60°C again. 2.2 g of carbon-supported platinum catalyst (5% by mass) was added, and 107.3 g of compound (M-5) was added dropwise into the flask over 1 hour. At this time, the temperature inside the flask rose to 78°C. After completion of the dropwise addition, the mixture was further aged at 90° C. for 5 hours, cooled to room temperature, 1700 g of methyl isobutyl ketone was added, and the platinum catalyst was removed by filtering the reaction solution under pressure using a filter. Furthermore, 760 g of pure water was added to the obtained polymer compound solution, and the mixture was stirred and allowed to stand still for liquid separation to remove the lower aqueous layer. This liquid separation and water washing operation was repeated six times to remove trace amounts of acid components in the polymer compound solution. The solvent in this polymer compound solution was distilled off under reduced pressure, and 950 g of cyclopentanone was added to obtain a polymer compound solution (A-2) containing cyclopentanone as the main solvent and having a solid content concentration of 60% by mass. Ta. When the molecular weight of the polymer compound in this polymer compound solution was measured by GPC, the weight average molecular weight was 51,000 in terms of polystyrene, and (c+d)/(a+b+c+d) in general formula (1) was 0.

[光酸発生剤]
本発明の配合例において使用され、表1に記載された光酸発生剤は以下の通りである。
(PAG-1)

Figure 0007348857000012
(PAG-2)
Figure 0007348857000013
(PAG-3)
Figure 0007348857000014
[Photoacid generator]
The photoacid generators used in the formulation examples of the present invention and listed in Table 1 are as follows.
(PAG-1)
Figure 0007348857000012
(PAG-2)
Figure 0007348857000013
(PAG-3)
Figure 0007348857000014

[架橋剤及びエポキシ基含有架橋剤]
また、本発明の配合例において使用され、下記表1に記載された架橋剤及びエポキシ基含有架橋剤は以下の通りである。
[Crosslinking agent and epoxy group-containing crosslinking agent]
Further, the crosslinking agents and epoxy group-containing crosslinking agents used in the formulation examples of the present invention and listed in Table 1 below are as follows.

[架橋剤]
アルキル化メラミン樹脂、H-1((株)三和ケミカル製)
[Crosslinking agent]
Alkylated melamine resin, H-1 (manufactured by Sanwa Chemical Co., Ltd.)

[エポキシ基含有架橋剤]
(EP-1)

Figure 0007348857000015
(EP-2)
Figure 0007348857000016
[Epoxy group-containing crosslinking agent]
(EP-1)
Figure 0007348857000015
(EP-2)
Figure 0007348857000016

そして、表1に記載の配合量に従って、シリコーン骨格含有高分子化合物、架橋剤、光酸発生剤、エポキシ基含有架橋剤、及び溶剤を配合し、その後常温にて撹拌、混合、溶解した後、テフロン(登録商標)製1.0μmフィルターで精密ろ過を行い、配合例1~4からなる光硬化性樹脂組成物を得た。 Then, according to the amounts listed in Table 1, a silicone skeleton-containing polymer compound, a crosslinking agent, a photoacid generator, an epoxy group-containing crosslinking agent, and a solvent are blended, and then stirred, mixed, and dissolved at room temperature. Precision filtration was performed using a 1.0 μm filter made of Teflon (registered trademark) to obtain photocurable resin compositions consisting of Formulation Examples 1 to 4.

[硬化後弾性率]
後述の光硬化性ドライフィルムの作製にしたがって光硬化性樹脂層の膜厚200μmの光硬化性ドライフィルムを作製した。フォトマスクを介さずに光硬化性ドライフィルムを露光し、不活性ガス下オーブンでの180℃で2時間の加熱により最終硬化した。硬化後のフィルムをJIS規格K7244に示された方法に準拠し、粘弾性測定装置(DMA)にて温度範囲0~350℃で測定、25℃での値を硬化後弾性率とした。
配合例1~4の光硬化性樹脂組成物の硬化後弾性率を表1に合わせて記載する
[Modulus after curing]
A photocurable dry film with a photocurable resin layer having a thickness of 200 μm was produced according to the production of a photocurable dry film described below. The photocurable dry film was exposed to light without using a photomask, and was finally cured by heating at 180° C. for 2 hours in an oven under an inert gas. The cured film was measured in a temperature range of 0 to 350°C using a viscoelasticity measuring device (DMA) in accordance with the method shown in JIS standard K7244, and the value at 25°C was taken as the elastic modulus after curing.
The elastic moduli after curing of the photocurable resin compositions of Formulation Examples 1 to 4 are listed in accordance with Table 1.

Figure 0007348857000017
Figure 0007348857000017

[光硬化性ドライフィルムの作製]
フィルムコーターとしてダイコーター、支持フィルムとしてポリエチレンテレフタレートフィルム(厚さ38μm)を用いて、上記光硬化性樹脂組成物配合例1を上記支持フィルム上に塗布した。次いで、100℃に設定された熱風循環オーブン(長さ4m)を5分間で通過させることにより、支持フィルム上に光硬化性樹脂層を形成した。光硬化性樹脂層の膜厚は100μmとした。上記光硬化性樹脂層の上から、保護フィルムとしてポリエチレンフィルム(厚さ50μm)を用いて、上記保護フィルムとラミネートロールを圧力1MPaにて貼り合わせ、光硬化性ドライフィルムを作製した。なお、光硬化性樹脂組成物配合例2~4についても、光硬化性樹脂組成物配合例1と同様に光硬化性ドライフィルムを作製した。
[Preparation of photocurable dry film]
Using a die coater as a film coater and a polyethylene terephthalate film (thickness: 38 μm) as a support film, the photocurable resin composition formulation example 1 was applied onto the support film. Next, a photocurable resin layer was formed on the support film by passing it through a hot air circulation oven (length 4 m) set at 100° C. for 5 minutes. The thickness of the photocurable resin layer was 100 μm. A polyethylene film (thickness: 50 μm) was used as a protective film over the photocurable resin layer, and the protective film and a laminate roll were bonded together under a pressure of 1 MPa to produce a photocurable dry film. Note that for photocurable resin composition formulation examples 2 to 4, photocurable dry films were also produced in the same manner as photocurable resin composition formulation example 1.

[第2基板の導電性プラグの形成法]
第2基板として、導電性基板又はスパッタなどにより表面に導電性膜を形成した基板を用いた。
基板の導電性プラグ形成面を感光性樹脂層で覆う。感光性樹脂層の厚さは形成する導電性プラグ高さよりも厚くするとよい。ここで用いる感光性樹脂層はレジスト材料である感光性樹脂である。
導電性プラグ形成部を露光するパターンを有するフォトマスクを介して感光性樹脂層を露光し、アルカリ性水溶液をスプレーして露光部を現像除去し、導電性プラグ形成部が凹に陥没した感光性樹脂膜を得た。
アッシングにより陥没孔底部の残渣を除去し、めっきにより規定高さの導電性プラグを形成した。導電性プラグ形成は一般的には銅めっきが用いられるが、導電性材料であれば特に制限されない。
[Method for forming conductive plug of second substrate]
As the second substrate, a conductive substrate or a substrate on which a conductive film was formed by sputtering or the like was used.
The conductive plug forming surface of the substrate is covered with a photosensitive resin layer. The thickness of the photosensitive resin layer is preferably greater than the height of the conductive plug to be formed. The photosensitive resin layer used here is a photosensitive resin that is a resist material.
The photosensitive resin layer is exposed through a photomask having a pattern that exposes the conductive plug formation area, and an alkaline aqueous solution is sprayed to develop and remove the exposed area, resulting in a photosensitive resin in which the conductive plug formation area is depressed. A membrane was obtained.
Residue at the bottom of the sinkhole was removed by O 2 ashing, and a conductive plug of a specified height was formed by plating. Copper plating is generally used to form the conductive plug, but there is no particular restriction as long as it is a conductive material.

第2基板に形成した導電性プラグ先端又は第1基板の電極パッド部には両基板間の電気的接続を取るために例えば、融点が200℃以上のはんだが設けられている。この電気的接着部を構成するはんだは、例えば、鉛(Pb)とスズ(Sn)の合金、又は、鉛と銀(Ag)の合金、又は、鉛とスズにアンチモン(Sb)を添加した合金で構成されている。 For example, solder having a melting point of 200° C. or higher is provided at the tip of the conductive plug formed on the second substrate or at the electrode pad portion of the first substrate in order to establish an electrical connection between both substrates. The solder constituting this electrical bond is, for example, an alloy of lead (Pb) and tin (Sn), an alloy of lead and silver (Ag), or an alloy of lead and tin with antimony (Sb) added. It consists of

はんだを第2基板に形成した導電性プラグ先端又は第1基板の電極パッド部に形成する方法としては、特に制限はないが、めっきによる導電性プラグ形成又は電極パッド形成工程に続けてめっきを実施することで形成することができる。また、導電性プラグ又は電極パッドとはんだとの間に、ニッケル(Ni)層を挟んでも良い。 There are no particular restrictions on the method of forming solder on the tip of the conductive plug formed on the second substrate or on the electrode pad portion of the first substrate, but plating may be performed following the conductive plug formation by plating or the electrode pad formation step. It can be formed by Further, a nickel (Ni) layer may be sandwiched between the conductive plug or electrode pad and the solder.

導電性プラグ形成後、感光性樹脂層を除去することにより、導電性プラグを有する第2基板を得ることができる。 After forming the conductive plug, the photosensitive resin layer is removed to obtain a second substrate having the conductive plug.

また、上記方法により得られた第2基板をダイシングによって個片化することにより、導電性プラグを有する第2素子を得ることができる。 Further, by dividing the second substrate obtained by the above method into pieces by dicing, a second element having a conductive plug can be obtained.

[実施例1]
導電性接続部である、直径20μm、高さ4μmの電極パッドを有する第1基板と、基板の外部に突出した直径15μm、高さ5μm、更に先端に1μm厚のSnAgがめっきで施されている導電性プラグを有する第2基板を用いた。第2基板の導電性プラグは、第1基板の所定位置に対向して配置された場合に前記第1基板の電極パッド部に位置するように設計されている。
[Example 1]
The first substrate has an electrode pad with a diameter of 20 μm and a height of 4 μm, which is a conductive connection portion, and a 15 μm diameter and 5 μm high electrode pad protruding from the substrate, and the tip is plated with 1 μm thick SnAg. A second substrate with conductive plugs was used. The conductive plug on the second substrate is designed to be located at the electrode pad portion of the first substrate when placed facing a predetermined position on the first substrate.

直径8インチの第1基板に、スピンコーターを使用して配合例1からなる光硬化性樹脂組成物溶液を膜厚9.5μmとなるよう塗布した。溶剤を除去するため、ホットプレートにより130℃で2分間プリベークを行った後、電極パッド部を遮光するデザインを有する石英製マスクを介して露光を行った。露光機はズース・マイクロテック社製コンタクトアライナー型露光装置を使用した。照射後、ホットプレートにより130℃で3分間PEBを行った後に冷却した。その後、上記塗布後第1基板を2-プロパノールを用いて5分間スプレー現像を行い、電極パッド部に開口パターンを有する光硬化性樹脂膜を第1基板上に形成した。 The photocurable resin composition solution of Formulation Example 1 was coated onto a first substrate having a diameter of 8 inches using a spin coater so as to have a film thickness of 9.5 μm. In order to remove the solvent, prebaking was performed at 130° C. for 2 minutes using a hot plate, and then exposure was performed through a quartz mask designed to shield the electrode pad portion from light. The exposure device used was a contact aligner type exposure device manufactured by SUSS Microtech. After irradiation, PEB was performed at 130° C. for 3 minutes using a hot plate and then cooled. Thereafter, after the coating, the first substrate was spray developed using 2-propanol for 5 minutes to form a photocurable resin film having an opening pattern in the electrode pad portion on the first substrate.

第2基板には先述した方法により導電性プラグを形成した基板を用いる。
現像後の第1基板と導電性プラグを有する第2基板を位置合わせし、電極パッドと導電性プラグが接続するように配置、160℃に加熱しながら10kNの圧力を5分間加えることで、光硬化性樹脂膜を介して第1基板と第2基板を接着した。基板の接着にはEVグループ製ウェハボンダーを使用した。続けて160℃の温度を保ったまま20kNの圧力を5分間加えることで光硬化性樹脂層を変形させ、導電性プラグ周辺の空隙を埋めた。さらに260℃で30秒の加熱を行うことによって導電性プラグ先端のSnAgを溶融し、導電性プラグと電極パッド部の電気接続を実施した。
A substrate on which conductive plugs are formed by the method described above is used as the second substrate.
The first substrate after development and the second substrate with conductive plugs are aligned, the electrode pads and the conductive plugs are connected, and a pressure of 10 kN is applied for 5 minutes while heating to 160°C. The first substrate and the second substrate were bonded together via a curable resin film. A wafer bonder manufactured by EV Group was used to bond the substrates. Subsequently, while maintaining the temperature at 160° C., a pressure of 20 kN was applied for 5 minutes to deform the photocurable resin layer and fill the voids around the conductive plug. Further, heating was performed at 260° C. for 30 seconds to melt the SnAg at the tip of the conductive plug, thereby establishing an electrical connection between the conductive plug and the electrode pad portion.

さらに不活性ガス下オーブン中での180℃で2時間の加熱により最終硬化を行った。 Further, final curing was performed by heating at 180° C. for 2 hours in an oven under an inert gas.

硬化後のスタッドプルによる密着性試験より第1基板と第2基板の接着は良好であり、テスターを用いた導電性確認試験より電気接続も良好、加えてX線観察及び超音波探傷検査により導電性プラグ周辺の感光性絶縁層空隙が消失していることが確認できた。 The adhesion between the first and second substrates was determined by a stud-pull adhesion test after curing, and the electrical connection was also good by a conductivity confirmation test using a tester. It was confirmed that the voids in the photosensitive insulating layer around the photosensitive plug had disappeared.

なお、上記スタッドプルによる密着性試験方法は、表面技術 Vol.58 No.5 2007記載の方法に準拠した。 The adhesion test method using the stud pull described above is described in Surface Technology Vol. 58 No. The method described in 5 2007 was followed.

導電性確認試験は、基板にあらかじめ設計された検査用端子2か所にテスター端子を接触させ、2点間で電流導通があることを確認した。 In the conductivity confirmation test, a tester terminal was brought into contact with two test terminals designed in advance on the board, and it was confirmed that there was current continuity between the two points.

X線観察及び超音波探傷検査は、半導体パッケージ非破壊内部解析で用いられる手法に準じた。
以下、各試験はこれらの方法に準じて実施した。
X-ray observation and ultrasonic flaw detection were conducted in accordance with the methods used in non-destructive internal analysis of semiconductor packages.
Below, each test was conducted according to these methods.

[実施例2]
導電性接続部である、直径100μm、高さ4μmの電極パッドを有する第1基板と、基板の外部に突出した直径60μm、高さ40μm、更に先端に3μm厚のSnAgがめっきで施されている導電性プラグを有する第2基板を用いた。第2基板の導電性プラグは第1基板の上側の所定位置に配置された場合に前記第1基板の電極パッド部に位置するように設計されている。
[Example 2]
A first substrate has an electrode pad with a diameter of 100 μm and a height of 4 μm, which is a conductive connection part, and a 60 μm diameter and 40 μm high electrode pad protruding from the substrate, and the tip is plated with SnAg with a thickness of 3 μm. A second substrate with conductive plugs was used. The conductive plug of the second substrate is designed to be located at the electrode pad portion of the first substrate when placed at a predetermined position above the first substrate.

配合例2の光硬化性樹脂組成物を用いて作製した樹脂厚45μmの光硬化性ドライフィルムの保護フィルムを剥離し、真空ラミネーターTEAM-100RF(タカトリ社製)を用いて、真空チャンバー内を真空度80Paに設定、支持フィルム上の光硬化性樹脂層を直径8インチの第2基板に密着させた。温度条件は110℃とした。常圧に戻した後、上記基板を真空ラミネーターから取り出し、支持フィルムを剥離した。次に、基板との密着性を高めるためホットプレートにより130℃で5分間プリベークを行った。得られた光硬化性樹脂層に対して上記と同様にコンタクトアライナー型露光装置を使用して露光した。光照射後、ホットプレートにより130℃で5分間PEBを行った後冷却し、上記基板をPGMEAにて6回50秒パドル、続けて更にIPAを用いて1分間スプレー現像を行い、導電性プラグ部に開口パターンを有する光硬化性樹脂膜を第2基板上に形成した。 The protective film of the photocurable dry film with a resin thickness of 45 μm prepared using the photocurable resin composition of Formulation Example 2 was peeled off, and the inside of the vacuum chamber was evacuated using a vacuum laminator TEAM-100RF (manufactured by Takatori Co., Ltd.). The temperature was set at 80 Pa, and the photocurable resin layer on the support film was brought into close contact with a second substrate having a diameter of 8 inches. The temperature condition was 110°C. After returning to normal pressure, the substrate was taken out from the vacuum laminator and the support film was peeled off. Next, in order to improve adhesion to the substrate, prebaking was performed at 130° C. for 5 minutes using a hot plate. The obtained photocurable resin layer was exposed using a contact aligner type exposure device in the same manner as above. After light irradiation, PEB was performed on a hot plate for 5 minutes at 130°C, then cooled, and the above substrate was paddled with PGMEA 6 times for 50 seconds, and then spray developed with IPA for 1 minute to form the conductive plug portion. A photocurable resin film having an opening pattern was formed on the second substrate.

第1基板と現像後の第2基板を位置合わせし、電極パッドと導電性プラグが接続するように配置、160℃に加熱しながら10kNの圧力を5分間加えることで、光硬化性樹脂膜を介して第1基板と第2基板を接着した。基板の接着にはEVグループ製ウェハボンダーを使用した。続けて160℃の温度を保ったまま40kNの圧力を5分間加えることで光硬化性樹脂層を変形させ、導電性プラグ周辺の空隙を埋めた。さらに260℃で30秒の加熱を行うことによって導電性プラグ先端のSnAgを溶融し、導電性プラグと電極パッド部の電気接続を実施した。引き続きさらに不活性ガス下オーブン中での180℃で2時間の加熱により最終硬化を行った。 Align the first substrate and the second substrate after development, place them so that the electrode pads and conductive plugs are connected, and apply a pressure of 10 kN for 5 minutes while heating to 160°C to form a photocurable resin film. The first substrate and the second substrate were bonded together through the adhesive. A wafer bonder manufactured by EV Group was used to bond the substrates. Subsequently, while maintaining the temperature at 160° C., a pressure of 40 kN was applied for 5 minutes to deform the photocurable resin layer and fill the voids around the conductive plug. Further, heating was performed at 260° C. for 30 seconds to melt the SnAg at the tip of the conductive plug, thereby establishing an electrical connection between the conductive plug and the electrode pad portion. Final curing was then carried out by heating at 180° C. for 2 hours in an oven under inert gas.

硬化後のスタッドプルによる密着性試験より第1基板と第2基板の接着は良好であり、テスターを用いた導電性確認試験より電気接続も良好、加えてX線観察及び超音波探傷検査により導電性プラグ周辺の感光性絶縁層空隙が消失していることが確認できた。 The adhesion between the first and second substrates was determined by a stud-pull adhesion test after curing, and the electrical connection was also good by a conductivity confirmation test using a tester. It was confirmed that the voids in the photosensitive insulating layer around the photosensitive plug had disappeared.

[実施例3]
導電性接続部である、直径15μm、高さ4μmの電極パッドを有する第1基板と、基板の外部に突出した直径10μm、高さ3μm、更に先端に1μm厚のSnAgがめっきで施されている導電性プラグを有する第2素子を用いた。第2素子の導電性プラグは、第1基板の上側の所定位置に配置された場合に前記第1基板の電極パッド部に位置するように設計されている。
[Example 3]
The first substrate has an electrode pad with a diameter of 15 μm and a height of 4 μm, which is a conductive connection part, and a 10 μm diameter and 3 μm high electrode pad protruding from the substrate, and the tip is plated with 1 μm thick SnAg. A second element with a conductive plug was used. The conductive plug of the second element is designed to be located at the electrode pad portion of the first substrate when placed at a predetermined position above the first substrate.

直径8インチの第1基板に、スピンコーターを使用して配合例3からなる光硬化性樹脂組成物溶液を膜厚7.5μmとなるよう塗布した。溶剤を除去するため、ホットプレートにより130℃で2分間プリベークを行った後、電極パッド部を遮光するデザインを有する石英製マスクを介して露光を行った。露光機はズース・マイクロテック社製コンタクトアライナー型露光装置を使用した。照射後、ホットプレートにより130℃で3分間PEBを行った後に冷却した。その後、上記塗布後第1基板を2-プロパノールを用いて5分間スプレー現像を行い、電極パッド部に開口パターンを有する光硬化性樹脂膜を第1基板上に形成した。 The photocurable resin composition solution of Formulation Example 3 was coated onto a first substrate having a diameter of 8 inches using a spin coater so as to have a film thickness of 7.5 μm. In order to remove the solvent, prebaking was performed at 130° C. for 2 minutes using a hot plate, and then exposure was performed through a quartz mask designed to shield the electrode pad portion from light. The exposure device used was a contact aligner type exposure device manufactured by SUSS Microtech. After irradiation, PEB was performed at 130° C. for 3 minutes using a hot plate and then cooled. Thereafter, after the coating, the first substrate was spray developed using 2-propanol for 5 minutes to form a photocurable resin film having an opening pattern in the electrode pad portion on the first substrate.

第2素子は第2基板を個片化することによって得られた素子である。第2素子の導電性プラグを、第1基板上の電極パッドと位置合わせして、160℃、3N、5秒で圧接し、電極パッドと導電性プラグを接続させた。続けて、160℃に加熱しながら15秒の圧接を行い、光硬化性樹脂膜を介した第2素子と第1基板の接着を実施した。さらに160℃の温度を保ったまま15Nにて1分間圧力を加えることで光硬化性樹脂層を変形させ、導電性プラグ周辺の空隙を埋めた。さらに260℃で30秒の加熱を行うことによって導電性プラグ先端のSnAgを溶融し、導電性プラグと電極パッド部の電気接続を実施した。引き続きさらに不活性ガス下オーブン中での180℃で2時間の加熱により最終硬化を行った。 The second element is an element obtained by cutting the second substrate into pieces. The conductive plug of the second element was aligned with the electrode pad on the first substrate, and they were pressed together at 160° C. and 3 N for 5 seconds to connect the electrode pad and the conductive plug. Subsequently, pressure contact was performed for 15 seconds while heating to 160° C. to bond the second element and the first substrate via the photocurable resin film. Further, while maintaining the temperature at 160° C., a pressure of 15 N was applied for 1 minute to deform the photocurable resin layer and fill the voids around the conductive plug. Further, heating was performed at 260° C. for 30 seconds to melt the SnAg at the tip of the conductive plug, thereby establishing an electrical connection between the conductive plug and the electrode pad portion. Final curing was then carried out by heating at 180° C. for 2 hours in an oven under inert gas.

硬化後のスタッドプルによる密着性試験より第1基板と第2基板の接着は良好であり、テスターを用いた導電性確認試験より電気接続も良好、加えてX線観察及び超音波探傷検査により導電性プラグ周辺の感光性絶縁層空隙が消失していることが確認できた。 The adhesion between the first and second substrates was determined by a stud-pull adhesion test after curing, and the electrical connection was also good by a conductivity confirmation test using a tester. It was confirmed that the voids in the photosensitive insulating layer around the photosensitive plug had disappeared.

[実施例4]
導電性接続部である、直径20μm、高さ4μmの電極パッドを有する直径8インチの第1基板に、スピンコーターを使用して配合例2からなる光硬化性樹脂組成物溶液を膜厚6μmとなるよう塗布した。溶剤を除去するため、ホットプレートにより130℃で2分間プリベークを行った後、電極パッド部を遮光するデザインを有する石英製マスクを介して露光を行った。露光機はズース・マイクロテック社製コンタクトアライナー型露光装置を使用した。照射後、ホットプレートにより130℃で3分間PEBを行った後に冷却した。その後、上記塗布後第1基板を2-プロパノールを用いて5分間スプレー現像を行い、電極パッド部に開口パターンを有する光硬化性樹脂膜を第1基板上に形成した。
[Example 4]
Using a spin coater, a photocurable resin composition solution consisting of Formulation Example 2 was applied to a first substrate with a diameter of 8 inches having an electrode pad of 20 μm in diameter and 4 μm in height, which is a conductive connection part, to a film thickness of 6 μm. I applied it to make it look like this. In order to remove the solvent, prebaking was performed at 130° C. for 2 minutes using a hot plate, and then exposure was performed through a quartz mask designed to shield the electrode pad portion from light. The exposure device used was a contact aligner type exposure device manufactured by SUSS Microtech. After irradiation, PEB was performed at 130° C. for 3 minutes using a hot plate and then cooled. Thereafter, after the coating, the first substrate was spray developed using 2-propanol for 5 minutes to form a photocurable resin film having an opening pattern in the electrode pad portion on the first substrate.

第2基板は直径15μm、高さ6.5μmの導電性プラグを有する、直径8インチの基板である。導電性プラグを形成した第2基板に、スピンコーターを使用して配合例2からなる光硬化性樹脂組成物溶液を膜厚4μmとなるよう塗布した。溶剤を除去するため、ホットプレートにより130℃で2分間プリベークを行った後、電極パッド部を遮光するデザインを有する石英製マスクを介して露光を行った。露光機はズース・マイクロテック社製コンタクトアライナー型露光装置を使用した。照射後、ホットプレートにより130℃で3分間PEBを行った後に冷却した。その後、上記塗布後第2基板を2-プロパノールを用いて5分間スプレー現像を行い、導電性プラグ部に開口パターンを有する光硬化性樹脂膜を第2基板上に形成した。 The second substrate is an 8 inch diameter substrate with a conductive plug 15 μm in diameter and 6.5 μm in height. The photocurable resin composition solution of Formulation Example 2 was applied to the second substrate on which the conductive plugs were formed using a spin coater so that the film thickness was 4 μm. In order to remove the solvent, prebaking was performed at 130° C. for 2 minutes using a hot plate, and then exposure was performed through a quartz mask designed to shield the electrode pad portion from light. The exposure device used was a contact aligner type exposure device manufactured by SUSS Microtech. After irradiation, PEB was performed at 130° C. for 3 minutes using a hot plate and then cooled. Thereafter, after the above application, the second substrate was spray developed using 2-propanol for 5 minutes to form a photocurable resin film having an opening pattern in the conductive plug portion on the second substrate.

第1基板と第2基板を位置合わせし、電極パッドと導電性プラグが接続するように配置、160℃に加熱しながら10kNの圧力を5分間加えることで、光硬化性樹脂膜を介して第1基板と第2基板を接着した。基板の接着にはEVグループ製ウェハボンダーを使用した。続けて160℃の温度を保ったまま40kNの圧力を5分間加えることで光硬化性樹脂層を変形させ、導電性プラグ周辺の空隙を埋めた。さらに260℃で30秒の加熱を行うことによって導電性プラグ先端のSnAgを溶融し、導電性プラグと電極パッド部の電気接続を実施した。さらに不活性ガス下オーブン中での180℃で2時間の加熱により最終硬化を行った。 Align the first and second substrates, place them so that the electrode pads and conductive plugs are connected, and apply a pressure of 10 kN for 5 minutes while heating to 160°C to connect the first and second substrates through the photocurable resin film. The first and second substrates were bonded together. A wafer bonder manufactured by EV Group was used to bond the substrates. Subsequently, while maintaining the temperature at 160° C., a pressure of 40 kN was applied for 5 minutes to deform the photocurable resin layer and fill the voids around the conductive plug. Further, heating was performed at 260° C. for 30 seconds to melt the SnAg at the tip of the conductive plug, thereby establishing an electrical connection between the conductive plug and the electrode pad portion. Further, final curing was performed by heating at 180° C. for 2 hours in an oven under an inert gas.

硬化後のスタッドプルによる密着性試験より第1基板と第2基板の接着は良好であり、テスターを用いた導電性確認試験より電気接続も良好、加えてX線観察及び超音波探傷検査により導電性プラグ周辺の感光性絶縁層空隙が消失していることが確認できた。 The adhesion between the first and second substrates was determined by a stud-pull adhesion test after curing, and the electrical connection was also good by a conductivity confirmation test using a tester. It was confirmed that the voids in the photosensitive insulating layer around the photosensitive plug had disappeared.

[比較例]
導電性接続部である、直径20μm、高さ4μmの電極パッドを有する第1基板と、基板の外部に突出した直径15μm、高さ5μm、更に先端に1μm厚のSnAgがめっきで施されている導電性プラグを有する第2基板を用いた。第2基板の導電性プラグは、第1基板の上側の所定位置に配置された場合に前記第1基板の電極パッド部に位置するように設計されている。
[Comparative example]
The first substrate has an electrode pad with a diameter of 20 μm and a height of 4 μm, which is a conductive connection portion, and a 15 μm diameter and 5 μm high electrode pad protruding from the substrate, and the tip is plated with 1 μm thick SnAg. A second substrate with conductive plugs was used. The conductive plug of the second substrate is designed to be located at the electrode pad portion of the first substrate when placed at a predetermined position above the first substrate.

直径8インチの第1基板に、スピンコーターを使用して配合例1からなる光硬化性樹脂組成物溶液を膜厚9.5μmとなるよう塗布した。溶剤を除去するため、ホットプレートにより130℃で2分間プリベークを行った後、電極パッド部を遮光するデザインを有する石英製マスクを介して露光を行った。露光機はズース・マイクロテック社製コンタクトアライナー型露光装置を使用した。照射後、ホットプレートにより130℃で3分間PEBを行った後に冷却した。その後、上記塗布後第1基板を2-プロパノールを用いて5分間スプレー現像を行い、電極パッド部に開口パターンを有する光硬化性樹脂膜を第1基板上に形成した。 The photocurable resin composition solution of Formulation Example 1 was coated onto a first substrate having a diameter of 8 inches using a spin coater so as to have a film thickness of 9.5 μm. In order to remove the solvent, prebaking was performed at 130° C. for 2 minutes using a hot plate, and then exposure was performed through a quartz mask designed to shield the electrode pad portion from light. The exposure device used was a contact aligner type exposure device manufactured by SUSS Microtech. After irradiation, PEB was performed at 130° C. for 3 minutes using a hot plate and then cooled. Thereafter, after the coating, the first substrate was spray developed using 2-propanol for 5 minutes to form a photocurable resin film having an opening pattern in the electrode pad portion on the first substrate.

第2基板には先述した方法により導電性プラグを形成した基板を用いる。 A substrate on which conductive plugs are formed by the method described above is used as the second substrate.

現像後の第1基板と導電性プラグを有する第2基板を位置合わせし、電極パッドと導電性プラグが接続するように配置、160℃に加熱しながら10kNの圧力を5分間加えることで、光硬化性樹脂膜を介して第1基板と第2基板を接着した。基板の接着にはEVグループ製ウェハボンダーを使用した。続けて160℃の温度を保ったまま10kNの圧力を5分間加えた。さらに260℃で30秒の加熱を行うことによって導電性プラグ先端のSnAgを溶融し、導電性プラグと電極パッド部の電気接続を実施した。 The first substrate after development and the second substrate with conductive plugs are aligned, the electrode pads and the conductive plugs are connected, and a pressure of 10 kN is applied for 5 minutes while heating to 160°C. The first substrate and the second substrate were bonded together via a curable resin film. A wafer bonder manufactured by EV Group was used to bond the substrates. Subsequently, a pressure of 10 kN was applied for 5 minutes while maintaining the temperature at 160°C. Further, heating was performed at 260° C. for 30 seconds to melt the SnAg at the tip of the conductive plug, thereby establishing an electrical connection between the conductive plug and the electrode pad portion.

さらに不活性ガス下オーブン中での180℃で2時間の加熱により最終硬化を行った。 Further, final curing was performed by heating at 180° C. for 2 hours in an oven under an inert gas.

硬化後のスタッドプルによる密着性試験より第1基板と第2基板の接着は良好であったが、テスターを用いた導電性確認試験より回路の一部で短絡(ショート)が発生している可能性が示唆された。X線観察及び超音波探傷検査において、導電性プラグ周辺に感光性絶縁層の空隙が存在していることが確認できた。 An adhesion test using a stud pull after curing showed that the adhesion between the first and second boards was good, but a conductivity test using a tester showed that a short circuit may have occurred in a part of the circuit. sex was suggested. Through X-ray observation and ultrasonic flaw detection, it was confirmed that there were gaps in the photosensitive insulating layer around the conductive plug.

上記実施例から、接着された第1基板と、第2基板又は第2素子とを、圧接時よりも高い付加圧力で更に加圧することで、電気接続も良好で、導電性プラグ周辺の感光性絶縁層空隙が消失している半導体装置の製造方法とすることができた。一方、上記比較例から、圧接時よりも高い付加圧力で更に加圧しないと、回路の一部で短絡(ショート)が発生している可能性が示唆され、導電性プラグ周辺に感光性絶縁層の空隙が存在していることが確認された。 From the above example, by further pressurizing the bonded first substrate and second substrate or second element with an additional pressure higher than that during pressure contact, a good electrical connection can be achieved and the photosensitive area around the conductive plug can be improved. A method for manufacturing a semiconductor device in which gaps in the insulating layer have disappeared can be achieved. On the other hand, the above comparative example suggests that unless additional pressure is applied at a higher level than during pressure welding, a short circuit may occur in a part of the circuit, and a photosensitive insulating layer is placed around the conductive plug. The existence of voids was confirmed.

このように、本発明であれば、感光性絶縁層を介した接着を用いることにより、半導体素子の電極が高密度であっても半導体素子と回路基板とを容易に接着するとともに高い密着性を有し、かつ電気・電子部品としての高い信頼性、絶縁性を有する半導体装置の製造方法を提供することができる。 As described above, according to the present invention, by using adhesion through a photosensitive insulating layer, even if the electrodes of the semiconductor element are highly dense, the semiconductor element and the circuit board can be easily adhered and high adhesion can be achieved. It is possible to provide a method for manufacturing a semiconductor device which has a high reliability and insulating properties as an electric/electronic component.

なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。 Note that the present invention is not limited to the above embodiments. The above-mentioned embodiments are illustrative, and any embodiment having substantially the same configuration as the technical idea stated in the claims of the present invention and having similar effects may be included in the present invention. covered within the technical scope of.

1…電極パッド、 2…導電性プラグ、 3…第1基板、 4…導電性プラグ、 5…第2基板又は第2素子、 6…ソルダーバンプ、 7…感光性樹脂層、 8…電極パッド上の開口パターン、 9…導電性プラグ上の開口パターン、 2101…感光性ポリイミド樹脂、 2102…基板又は半導体素子、 2110…電極パッド、 2114…バンプ、2120…バンプ付き半導体素子。 DESCRIPTION OF SYMBOLS 1... Electrode pad, 2... Conductive plug, 3... First substrate, 4... Conductive plug, 5... Second substrate or second element, 6... Solder bump, 7... Photosensitive resin layer, 8... On electrode pad 9... Opening pattern on conductive plug, 2101... Photosensitive polyimide resin, 2102... Substrate or semiconductor element, 2110... Electrode pad, 2114... Bump, 2120... Semiconductor element with bump.

Claims (5)

複数の半導体回路層を積層して構成された三次元積層構造を持つ半導体装置の製造方法であって、
(1)基板の外部に露出するように導電性接続部である電極パッド又は電極パッドから突出するように導電性材料からなる導電性プラグが設けられた第1基板と、
基板の外部に露出するように導電性材料からなる導電性プラグが設けられた第2基板又は第2素子を準備する工程であって、
前記準備する第1基板、第2基板、及び第2素子は、前記第2基板又は前記第2素子を前記第1基板に対向して配置した場合に、前記第1基板の前記電極パッド又は導電性プラグに位置するように前記第2基板又は前記第2素子の導電性プラグが設計されているものであり、
(2)(i)前記第1基板の電極パッド又は導電性プラグ形成面を感光性絶縁層で覆う工程、(ii)前記第2基板又は前記第2素子の導電性プラグ形成面を感光性絶縁層で覆う工程、のいずれか一工程、又はその両方を行うことにより表面に感光性絶縁層を形成する工程、
(3)前記第1基板上の電極パッド又は導電性プラグ形成面、及び/又は、前記第2基板上もしくは前記第2素子上の導電性プラグ形成面上に形成された前記感光性絶縁層の前記電極パッド又は前記導電性プラグ上に、マスクを介したリソグラフィーによって開口パターンを形成する工程、
(4)前記第2基板又は前記第2素子を前記第1基板の所定位置に圧接で接着することにより、前記開口パターンを形成した前記感光性絶縁層を介して前記第1基板と、前記第2基板又は前記第2素子を接着する工程、
(5)接着された前記第1基板と、前記第2基板又は前記第2素子とを、前記圧接時よりも高い付加圧力で更に加圧する工程、
(6)前記第1基板の電極パッド又は導電性プラグと前記第2基板又は前記第2素子の導電性プラグを第1ベークにより固着するとともに電気的に接続する工程、及び
(7)前記感光性絶縁層を第2ベークにて硬化する工程、
を経て、
前記感光性絶縁層の形成に用いる感光性絶縁材料の露光して硬化後25℃での弾性率が0.01~1.5GPaであることを特徴とする半導体装置の製造方法。
A method for manufacturing a semiconductor device having a three-dimensional stacked structure configured by stacking a plurality of semiconductor circuit layers, the method comprising:
(1) A first substrate provided with an electrode pad, which is a conductive connection part, exposed to the outside of the substrate, or a conductive plug made of a conductive material so as to protrude from the electrode pad;
A step of preparing a second substrate or a second element provided with a conductive plug made of a conductive material so as to be exposed to the outside of the substrate,
The prepared first substrate, second substrate, and second element are arranged so that when the second substrate or the second element is arranged facing the first substrate, the electrode pad or the second element of the first substrate is one in which the conductive plug of the second substrate or the second element is designed so as to be located on the conductive plug,
(2) (i) Covering the electrode pad or conductive plug forming surface of the first substrate with a photosensitive insulating layer; (ii) Insulating the conductive plug forming surface of the second substrate or the second element with a photosensitive insulating layer; forming a photosensitive insulating layer on the surface by performing one or both of the following steps:
(3) The photosensitive insulating layer formed on the electrode pad or conductive plug formation surface on the first substrate and/or the conductive plug formation surface on the second substrate or the second element. forming an opening pattern on the electrode pad or the conductive plug by lithography through a mask;
(4) By adhering the second substrate or the second element to a predetermined position of the first substrate by pressure contact, the second substrate or the second element is bonded to the first substrate through the photosensitive insulating layer in which the opening pattern is formed. a step of bonding two substrates or the second element;
(5) further pressurizing the bonded first substrate and the second substrate or the second element with an additional pressure higher than that at the time of pressure contact;
(6) a step of fixing and electrically connecting the electrode pad or conductive plug of the first substrate and the conductive plug of the second substrate or the second element by a first baking; and (7) the photosensitive a step of curing the insulating layer in a second bake;
After
A method for manufacturing a semiconductor device, wherein the photosensitive insulating material used for forming the photosensitive insulating layer has an elastic modulus of 0.01 to 1.5 GPa at 25° C. after being exposed to light and cured.
前記第2基板として、前記第2素子を仮接着剤にて設置した基板を用いるか、又は前記第2素子として前記第2基板を個片化することで形成される素子を用いることを特徴とする請求項1に記載の半導体装置の製造方法。 As the second substrate, a substrate on which the second element is installed with a temporary adhesive is used, or as the second element, an element formed by dividing the second substrate into pieces is used. The method for manufacturing a semiconductor device according to claim 1. 前記感光性絶縁層として、アクリル系樹脂、ポリイミド系樹脂、ポリベンゾオキサゾール(PBO)樹脂、エポキシ系樹脂、シリコーン系樹脂から選ばれる1種の有機層を用いることを特徴とする請求項1又は請求項2に記載の半導体装置の製造方法。 1 or 2, wherein the photosensitive insulating layer is an organic layer selected from acrylic resin, polyimide resin, polybenzoxazole (PBO) resin, epoxy resin, and silicone resin. Item 2. A method for manufacturing a semiconductor device according to item 2. 前記感光性絶縁層として、
(A)下記一般式(1)で示される繰り返し単位を有する重量平均分子量が3,000~500,000のシリコーン骨格含有高分子化合物、
Figure 0007348857000018
(式中、R~Rは同一でも異なっていてもよい炭素数1~8の1価炭化水素基を示す。mは1~100の整数である。a、b、c、dは0又は正数、且つa、b、c、dは同時に0になることがない。但し、a+b+c+d=1である。更に、Xは下記一般式(2)で示される有機基、Yは下記一般式(3)で示される有機基である。)
Figure 0007348857000019
(式中、Zは
Figure 0007348857000020
のいずれかより選ばれる2価の有機基であり、nは0又は1である。R及びRはそれぞれ炭素数1~4のアルキル基又はアルコキシ基であり、相互に異なっていても同一でもよい。kは0、1、2のいずれかである。)
Figure 0007348857000021
(式中、Vは
Figure 0007348857000022
のいずれかより選ばれる2価の有機基であり、pは0又は1である。R及びRはそれぞれ炭素数1~4のアルキル基又はアルコキシ基であり、相互に異なっていても同一でもよい。hは0、1、2のいずれかである。)
(B)ホルムアルデヒド又はホルムアルデヒド-アルコールにより変性されたアミノ縮合物、1分子中に平均して2個以上のメチロール基又はアルコキシメチロール基を有するフェノール化合物から選ばれる1種又は2種以上の架橋剤、
(C)波長190~500nmの光によって分解し、酸を発生する光酸発生剤、
(D)エポキシ基含有架橋剤、
(E)溶剤、
を含有してなる化学増幅型ネガ型レジスト組成物を使用して基板上に塗布し、乾燥することにより得られる被膜、又は前記組成物を支持フィルムに塗布・乾燥して得られる光硬化性ドライフィルムを基板に貼付することによって得られる被膜を用いることを特徴とする、請求項1から請求項3のいずれか1項に記載の半導体装置の製造方法。
As the photosensitive insulating layer,
(A) a silicone skeleton-containing polymer compound having a repeating unit represented by the following general formula (1) and having a weight average molecular weight of 3,000 to 500,000;
Figure 0007348857000018
(In the formula, R 1 to R 4 represent a monovalent hydrocarbon group having 1 to 8 carbon atoms, which may be the same or different. m is an integer of 1 to 100. a, b, c, d are 0 or a positive number, and a, b, c, and d cannot be 0 at the same time.However, a+b+c+d=1.Furthermore, X is an organic group represented by the following general formula (2), and Y is the following general formula. It is an organic group shown in (3).)
Figure 0007348857000019
(In the formula, Z is
Figure 0007348857000020
is a divalent organic group selected from any of the following, and n is 0 or 1. R 5 and R 6 are each an alkyl group or an alkoxy group having 1 to 4 carbon atoms, and may be different or the same. k is 0, 1, or 2. )
Figure 0007348857000021
(In the formula, V is
Figure 0007348857000022
is a divalent organic group selected from any of the following, and p is 0 or 1. R 7 and R 8 are each an alkyl group or an alkoxy group having 1 to 4 carbon atoms, and may be different or the same. h is either 0, 1, or 2. )
(B) one or more crosslinking agents selected from formaldehyde or an amino condensate modified with formaldehyde-alcohol, and a phenol compound having an average of two or more methylol groups or alkoxymethylol groups in one molecule;
(C) a photoacid generator that is decomposed by light with a wavelength of 190 to 500 nm and generates acid;
(D) an epoxy group-containing crosslinking agent,
(E) solvent;
A film obtained by coating a chemically amplified negative resist composition containing a chemically amplified negative resist composition on a substrate and drying it, or a photocurable dry film obtained by coating and drying the composition on a support film. 4. The method of manufacturing a semiconductor device according to claim 1, wherein a film obtained by attaching a film to a substrate is used.
前記工程(5)において、前記付加圧力が0.1MPa~30MPaであることを特徴とする請求項1から請求項4のいずれか1項に記載の半導体装置の製造方法。 5. The method of manufacturing a semiconductor device according to claim 1, wherein in the step (5), the applied pressure is 0.1 MPa to 30 MPa.
JP2020023677A 2020-02-14 2020-02-14 Manufacturing method of semiconductor device Active JP7348857B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2020023677A JP7348857B2 (en) 2020-02-14 2020-02-14 Manufacturing method of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020023677A JP7348857B2 (en) 2020-02-14 2020-02-14 Manufacturing method of semiconductor device

Publications (2)

Publication Number Publication Date
JP2021129052A JP2021129052A (en) 2021-09-02
JP7348857B2 true JP7348857B2 (en) 2023-09-21

Family

ID=77488986

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020023677A Active JP7348857B2 (en) 2020-02-14 2020-02-14 Manufacturing method of semiconductor device

Country Status (1)

Country Link
JP (1) JP7348857B2 (en)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050266670A1 (en) 2004-05-05 2005-12-01 Mou-Shiung Lin Chip bonding process
JP2011216565A (en) 2010-03-31 2011-10-27 Fujitsu Ltd Electronic component, electronic apparatus, and method for manufacturing them
JP2015095499A (en) 2013-11-11 2015-05-18 東レ株式会社 Method for manufacturing semiconductor device
JP2015228524A (en) 2015-09-02 2015-12-17 日立化成株式会社 Liquid photosensitive adhesive
JP2017152602A (en) 2016-02-26 2017-08-31 信越化学工業株式会社 Method of manufacturing semiconductor device, method of manufacturing flip-chip semiconductor device, semiconductor device and flip-chip semiconductor device

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050266670A1 (en) 2004-05-05 2005-12-01 Mou-Shiung Lin Chip bonding process
JP2011216565A (en) 2010-03-31 2011-10-27 Fujitsu Ltd Electronic component, electronic apparatus, and method for manufacturing them
JP2015095499A (en) 2013-11-11 2015-05-18 東レ株式会社 Method for manufacturing semiconductor device
JP2015228524A (en) 2015-09-02 2015-12-17 日立化成株式会社 Liquid photosensitive adhesive
JP2017152602A (en) 2016-02-26 2017-08-31 信越化学工業株式会社 Method of manufacturing semiconductor device, method of manufacturing flip-chip semiconductor device, semiconductor device and flip-chip semiconductor device

Also Published As

Publication number Publication date
JP2021129052A (en) 2021-09-02

Similar Documents

Publication Publication Date Title
KR102560487B1 (en) Method for manufacturing semiconductor apparatus, method for manufacturing flip-chip type semiconductor apparatus, semiconductor apparatus, and flip-chip type semiconductor
KR102263433B1 (en) Semiconductor device, layered semiconductor device, sealed-then-layered semiconductor device, and manufacturing methods therefor
JP4863030B2 (en) Electronic device manufacturing method, electronic device, electronic device package manufacturing method, and electronic device package
CN110176432B (en) Semiconductor device, laminated semiconductor device, and sealed laminated semiconductor device
TW201724406A (en) Semiconductor apparatus, stacked semiconductor apparatus, encapsulated stacked-semiconductor apparatus, and method for manufacturing the same
JP6377894B2 (en) Manufacturing method of semiconductor device, manufacturing method of stacked semiconductor device, and manufacturing method of stacked semiconductor device after sealing
JP2018041074A (en) Photosensitive resin composition, photosensitive resin film, and electronic apparatus
TW202212476A (en) Method of manufacturing semiconductor device
JP6468017B2 (en) Manufacturing method of semiconductor device
JP7348857B2 (en) Manufacturing method of semiconductor device
JP2008103524A (en) Circuit board material, manufacturing method thereof, electronic component device, and multilayer board
CN111033379A (en) Negative photosensitive resin composition, semiconductor device, and electronic device
JP2017211617A (en) Photosensitive resin composition, photosensitive resin film, and electronic apparatus
JP2017212416A (en) Electronic device manufacturing method
Matsukawa et al. Novel 200 degC curable positive tone poly (benzoxazole) materials
JP2016143671A (en) Method for manufacturing semiconductor device and semiconductor device
JP6291094B2 (en) Laminated semiconductor device and post-sealing laminated semiconductor device
JP2006100562A (en) Semiconductor device
US7727878B2 (en) Method for forming passivation layer
JP2017212415A (en) Electronic device
JP2018151475A (en) Method for manufacturing electronic device
TW201011877A (en) Method for forming metal line and UBM in wafer level package
JP2019060959A (en) Photosensitive resin composition, patterning method and method for manufacturing semiconductor device
JP2019060958A (en) Patterning method and method for manufacturing semiconductor device
JP2019113756A (en) Patterning method and manufacturing method of semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220221

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230117

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230119

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230620

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230803

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230815

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230908

R150 Certificate of patent or registration of utility model

Ref document number: 7348857

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150