JP5604490B2 - Field effect transistor - Google Patents

Field effect transistor Download PDF

Info

Publication number
JP5604490B2
JP5604490B2 JP2012216726A JP2012216726A JP5604490B2 JP 5604490 B2 JP5604490 B2 JP 5604490B2 JP 2012216726 A JP2012216726 A JP 2012216726A JP 2012216726 A JP2012216726 A JP 2012216726A JP 5604490 B2 JP5604490 B2 JP 5604490B2
Authority
JP
Japan
Prior art keywords
longitudinal direction
drain electrode
electrode
source electrode
finger
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012216726A
Other languages
Japanese (ja)
Other versions
JP2013021361A (en
Inventor
真一 吐田
哲三 永久
眞一 里
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2012216726A priority Critical patent/JP5604490B2/en
Publication of JP2013021361A publication Critical patent/JP2013021361A/en
Application granted granted Critical
Publication of JP5604490B2 publication Critical patent/JP5604490B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Junction Field-Effect Transistors (AREA)

Description

この発明は、GaN系のHFET(ヘテロ接合電界効果トランジスタ)に関する。   The present invention relates to a GaN-based HFET (heterojunction field effect transistor).

従来、GaN系のHFETとしては、図13に示すように、ソース電極301とドレイン電極302を、それぞれ、くし型フィンガー構造としてものが特許文献1(特開2010−186925号公報)に開示されている。上記ソース電極301は、複数のソース電極フィンガー303と、この複数のソース電極フィンガー303の一端が接続されたソース接続部305とで構成されている。また、上記ドレイン電極302は、複数のドレイン電極フィンガー306と、この複数のドレイン電極フィンガー306の一端が接続されたドレイン接続部307とで構成されている。なお、図13では、上記ドレイン電極フィンガー306とソース電極フィンガー303との間に配置されるゲート電極は省略している。このGaN系のHFETは、ソース電極フィンガー303とドレイン電極フィンガー306を複数備え、くし形フィンガー構造としたことで、大電流動作が可能なパワーデバイスを実現している。   Conventionally, as a GaN-based HFET, as shown in FIG. 13, a source electrode 301 and a drain electrode 302 having a comb-shaped finger structure are disclosed in Patent Document 1 (Japanese Patent Laid-Open No. 2010-186925). Yes. The source electrode 301 includes a plurality of source electrode fingers 303 and a source connection portion 305 to which one ends of the plurality of source electrode fingers 303 are connected. The drain electrode 302 is composed of a plurality of drain electrode fingers 306 and a drain connection portion 307 to which one ends of the plurality of drain electrode fingers 306 are connected. In FIG. 13, the gate electrode disposed between the drain electrode finger 306 and the source electrode finger 303 is omitted. This GaN-based HFET has a plurality of source electrode fingers 303 and drain electrode fingers 306 and has a comb-shaped finger structure, thereby realizing a power device capable of large current operation.

特開2010−186925号公報JP 2010-186925 A

ところで、近年、GaN系HFETにおいて、オフ時の静的な耐圧(オフ耐圧)として、600V以上の高耐圧のものが得られている。この静的なオフ耐圧は、ノーマリオンのGaN系HFETにおいて、ゲート電極に−10Vを印加し続けているオフ状態において、ソース電極に0Vを印加すると共にドレイン電極に印加する電圧が何ボルトのときに絶縁破壊に至るのかを表す。この静的なオフ耐圧における絶縁破壊は、図13に示すソース電極フィンガー303とドレイン電極フィンガー306とが対向する領域で発生している。   Incidentally, in recent years, a GaN-based HFET having a high breakdown voltage of 600 V or more has been obtained as a static breakdown voltage (off breakdown voltage) at the time of off. This static off-withstand voltage is such that in a normally-on GaN-based HFET, when -10V is continuously applied to the gate electrode, 0V is applied to the source electrode and what voltage is applied to the drain electrode. Represents the dielectric breakdown. The dielectric breakdown at the static off breakdown voltage occurs in a region where the source electrode finger 303 and the drain electrode finger 306 face each other as shown in FIG.

ところが、本発明者らは、GaN系FETを検討して行くうちに、短絡耐量と関連するスイッチング動作時の動的な耐圧がオフ時の静的な耐圧の3分の1乃至4分の1である問題に直面した。   However, as the inventors have studied GaN-based FETs, the dynamic breakdown voltage during the switching operation associated with the short-circuit withstand voltage is one third to one fourth of the static breakdown voltage when OFF. Faced with a problem.

具体的には、ノーマリオンのGaN系HFETにおいて、ソース電極に印加する電圧を0(V)とし、ドレイン電極に印加する電圧を電圧X(V)として、ゲート電極に−10(V)を加えているオフ状態から、パルス幅5μ秒で0Vのパルス波を1パルスだけゲート電極に印加して、オンさせ、素子が破壊するか否かを観察する実験を行なった。上記ドレイン電極に印加する電圧X(V)は、例えば、100V,110V,120V,…等のように、10Vずつ増加させ、それぞれのドレイン印加電圧X(V)において、上記実験を行ない、絶縁破壊に至る電圧X(V)を測定した。なお、この明細書では、上記パルス波印加による実験で求めた絶縁破壊電圧X(V)をダイナミック耐圧と言う。   Specifically, in a normally-on GaN-based HFET, the voltage applied to the source electrode is 0 (V), the voltage applied to the drain electrode is voltage X (V), and -10 (V) is applied to the gate electrode. From the off state, an experiment was conducted in which a pulse wave of 0 V with a pulse width of 5 μs was applied to the gate electrode for only one pulse to turn it on to observe whether or not the device was destroyed. The voltage X (V) applied to the drain electrode is increased by 10 V, for example, 100 V, 110 V, 120 V,..., And the above experiment is performed at each drain applied voltage X (V), and dielectric breakdown occurs. The voltage X (V) leading to is measured. In this specification, the dielectric breakdown voltage X (V) obtained in the experiment by applying the pulse wave is referred to as a dynamic breakdown voltage.

このダイナミック耐圧実験の結果、静的なオフ時の耐圧が600Vであるにもかかわらず、動的な耐圧である上記ダイナミック耐圧が、静的なオフ時の耐圧の4分の1(150V)に低下しているという予想外の現象が生じていることが判明した。この実験後のサンプルを解析したところ、ドレイン電極の端部で絶縁破壊が起こっていることが観察された。図13に例示するように、ドレイン電極フィンガー306の端部306Aとソース接続部305との間隔は、ドレイン電極フィンガー306とソース電極フィンガー303とが対向する間隔よりも長い(例えば1.5倍)ことから、上記ドレイン電極の端部で絶縁破壊が発生するのは予想外であった。   As a result of the dynamic withstand voltage experiment, the dynamic withstand voltage is ¼ (150 V) of the static off-state withstand voltage although the static off-state withstand voltage is 600V. It has been found that an unexpected phenomenon has occurred. When the sample after this experiment was analyzed, it was observed that dielectric breakdown occurred at the end of the drain electrode. As illustrated in FIG. 13, the interval between the end 306A of the drain electrode finger 306 and the source connection portion 305 is longer than the interval between the drain electrode finger 306 and the source electrode finger 303 (for example, 1.5 times). Therefore, it was unexpected that dielectric breakdown occurred at the end of the drain electrode.

そこで、本発明者らは、上記静的なオフ耐圧に対する動的な耐圧である上記ダイナミック耐圧の低下について様々な検討を行なった結果、次のように、推定した。すなわち、ゲート電極にパルス波を印加したときのスイッチング動作による電界の時間的変化の影響によって、図13に矢印Yで例示するように、局所的に電流が集中し、ドレイン電極の端部での絶縁破壊が起こっていると考えられた。つまり、上記ダイナミック耐圧の低下は、スイッチング時の電流集中が影響していると考えられた。   Therefore, the present inventors have made various estimations about the decrease in the dynamic breakdown voltage, which is a dynamic breakdown voltage with respect to the static off breakdown voltage, and estimated as follows. That is, due to the influence of the temporal change of the electric field due to the switching operation when a pulse wave is applied to the gate electrode, current is locally concentrated as illustrated by arrow Y in FIG. It was thought that dielectric breakdown occurred. That is, it was considered that the decrease in the dynamic withstand voltage was affected by current concentration during switching.

そこで、この発明の課題は、動的な耐圧であるダイナミック耐圧の低下を抑制できるGaN系のHFETを提供することにある。   Accordingly, an object of the present invention is to provide a GaN-based HFET that can suppress a decrease in dynamic breakdown voltage, which is a dynamic breakdown voltage.

本発明者らは、上記ダイナミック耐圧の低下の問題に対して様々な検討を行なった結果、上述のようにドレイン電極の端部に電子流が集中していることが、低下の要因ではないかと推察し、ドレイン電極端部への電子流の集中を抑制する構造を発明し、この発明の構造によって、ダイナミック耐圧の低下抑制に有効な結果が得られた。   As a result of various studies on the problem of lowering the dynamic breakdown voltage, the present inventors have found that the fact that the electron current is concentrated at the end of the drain electrode as described above is the cause of the decrease. As a result, the inventors have invented a structure that suppresses the concentration of the electron current to the end of the drain electrode, and the structure of the present invention has obtained an effective result for suppressing the decrease in dynamic breakdown voltage.

すなわち、この発明の電界効果トランジスタは、ヘテロ接合を有するGaN系積層体と、
上記GaN系積層体上に形成されているフィンガー状のドレイン電極と、
上記GaN系積層体上に、上記ドレイン電極に対して、上記ドレイン電極がフィンガー状に延在している方向である長手方向と交差する方向に隣り合うように形成されていると共に上記長手方向に延在しているフィンガー状のソース電極と、
平面視において、上記ドレイン電極とソース電極との間に形成されたゲート電極と
を備え、
上記ソース電極の長手方向の長さが上記ドレイン電極の長手方向の長さよりも短く、かつ、
上記ソース電極の長手方向の一端から上記長手方向と直交する短手方向に伸ばした仮想線が、上記ドレイン電極と接しているか、もしくは上記ドレイン電極と交差しており、
上記ソース電極の長手方向の他端から上記長手方向と直交する短手方向に伸ばした仮想線が、上記ドレイン電極と接しているか、もしくは上記ドレイン電極と交差し、
上記GaN系積層体上に形成された絶縁層と、
上記絶縁層上に形成されたソース配線と
を備え、
上記ソース電極は、
上記絶縁層に形成されたスルーホールを経由して上記ソース配線に電気的に接続され、
上記フィンガー状のドレイン電極および上記フィンガー状のソース電極をそれぞれ複数備え、
上記複数のフィンガー状のドレイン電極と上記複数のフィンガー状のソース電極とが上記長手方向と交差する方向に交互に配置されており、
さらに、上記絶縁層上に形成されたドレイン配線を備え、
上記ドレイン電極は、
上記絶縁層に形成されたスルーホールを経由して上記ドレイン配線に電気的に接続されていることを特徴としている。
That is, the field effect transistor of the present invention includes a GaN-based laminate having a heterojunction,
A finger-like drain electrode formed on the GaN-based laminate;
On the GaN-based laminate, the drain electrode is formed so as to be adjacent to the longitudinal direction, which is the direction in which the drain electrode extends in a finger shape, and in the longitudinal direction. Extending finger-like source electrode; and
In plan view, comprising a gate electrode formed between the drain electrode and the source electrode,
The length in the longitudinal direction of the source electrode is shorter than the length in the longitudinal direction of the drain electrode, and
An imaginary line extending in a short direction perpendicular to the longitudinal direction from one end in the longitudinal direction of the source electrode is in contact with the drain electrode or intersects the drain electrode,
An imaginary line extending from the other end in the longitudinal direction of the source electrode in a short direction perpendicular to the longitudinal direction is in contact with the drain electrode or intersects the drain electrode,
An insulating layer formed on the GaN-based laminate;
A source wiring formed on the insulating layer;
With
The source electrode is
Electrically connected to the source wiring via a through hole formed in the insulating layer,
A plurality of finger-shaped drain electrodes and finger-shaped source electrodes, respectively,
The plurality of finger-shaped drain electrodes and the plurality of finger-shaped source electrodes are alternately arranged in a direction intersecting the longitudinal direction,
Furthermore, a drain wiring formed on the insulating layer is provided,
The drain electrode is
The drain wiring is electrically connected through a through hole formed in the insulating layer .

この発明によれば、上記ソース電極の長手方向の長さが上記ドレイン電極の長手方向の長さ未満で、かつ、上記ソース電極の長手方向の一端と他端から上記長手方向と直交する短手方向に伸ばした仮想線が上記ドレイン電極と接しているか、もしくは上記ドレイン電極と交差している。   According to this invention, the length of the source electrode in the longitudinal direction is less than the length of the drain electrode in the longitudinal direction, and the short side perpendicular to the longitudinal direction from one end and the other end of the source electrode in the longitudinal direction. An imaginary line extending in the direction is in contact with the drain electrode or intersects the drain electrode.

このような本発明の構成によれば、理論的な確かな根拠は不明であるが、具体的な事実として、上記ダイナミック耐圧の低下を抑制できることが判明した。本発明のように、上記ソース電極の長手方向の両端が上記ドレイン電極の長手方向の両端よりも長手方向外方へ突出していない構成によれば、スイッチング時の動的な電界変動によって上記ソース電極の端部から上記ドレイン電極の端部へ向かって電子流が集中しにくくなるからであると想像される。   According to such a configuration of the present invention, although the theoretically valid basis is unknown, as a specific fact, it has been found that the decrease in the dynamic breakdown voltage can be suppressed. According to the configuration of the present invention, both ends of the source electrode in the longitudinal direction do not protrude outward in the longitudinal direction from both ends of the drain electrode in the longitudinal direction. It is assumed that the electron flow is less likely to concentrate from the end of the electrode toward the end of the drain electrode.

これに対し、ソース電極の長手方向の長さがドレイン電極の長手方向の長さよりも長い場合のように、ソース電極の長手方向の両端もしくは一端がドレイン電極の長手方向の両端よりも長手方向外方へ突出している場合には、本発明の構成に比べて、上記ダイナミック耐圧が著しく低下していることが判明した。   On the other hand, both ends or one end of the source electrode in the longitudinal direction is longer than the both ends in the longitudinal direction of the drain electrode as in the case where the length in the longitudinal direction of the source electrode is longer than the length in the longitudinal direction of the drain electrode. In the case of protruding in the direction, it has been found that the dynamic breakdown voltage is remarkably reduced as compared with the configuration of the present invention.

また、上記ソース電極上に上記スルーホールを介して電気的に接続されたソース配線を配置している立体的構造によって、チップ面積の縮小を図れる。 Further , the chip area can be reduced by the three-dimensional structure in which the source wiring electrically connected through the through hole is arranged on the source electrode.

また、上記ドレイン電極,ソース電極上にスルーホールを介して電気的に接続されたドレイン配線,ソース配線を配置している立体的構造によって、チップ面積の縮小を図れると共に、上記フィンガー状のドレイン電極および上記フィンガー状のソース電極をそれぞれ複数備えることで、大電流動作が可能となる。 In addition , the three-dimensional structure in which the drain wiring and the source wiring electrically connected through the through-holes on the drain electrode and the source electrode can reduce the chip area and the finger-shaped drain electrode. In addition, by providing a plurality of finger-like source electrodes, a large current operation is possible.

しかも、上記フィンガー状のドレイン電極およびソース電極を複数備える場合に、上述の上記ソース電極の長手方向の両端が上記ドレイン電極の長手方向の両端よりも長手方向外方へ突出していない構成により、スイッチング時の動的な電界変動によって、両側のソース電極の端部から中央のドレイン電極の端部への電子流の集中が起こりにくくなるから、著しく、ダイナミック耐圧を向上できる。   In addition, when a plurality of the finger-like drain electrodes and source electrodes are provided, the both ends of the source electrode in the longitudinal direction do not protrude outward in the longitudinal direction from both ends in the longitudinal direction of the drain electrode. The dynamic electric field fluctuation at the time makes it difficult for the electron flow to concentrate from the end of the source electrode on both sides to the end of the central drain electrode, so that the dynamic breakdown voltage can be remarkably improved.

また、一実施形態では、上記ゲート電極は、平面視において、
上記フィンガー状のドレイン電極と上記フィンガー状のソース電極との間で長手方向に延在していると共に上記ドレイン電極の長手方向の端部を囲むように延在している。
In one embodiment, the gate electrode is in a plan view.
It extends in the longitudinal direction between the finger-shaped drain electrode and the finger-shaped source electrode, and extends so as to surround an end portion in the longitudinal direction of the drain electrode.

この実施形態によれば、上記ゲート電極は上記ドレイン電極の長手方向の端部を囲むように延在しているので、上記オフ耐圧試験時にドレイン電極の端部への電界の集中を抑制でき、静的なオフ耐圧の向上を図れる。   According to this embodiment, since the gate electrode extends so as to surround the end of the drain electrode in the longitudinal direction, concentration of the electric field at the end of the drain electrode can be suppressed during the off-breakdown voltage test, The static off breakdown voltage can be improved.

また、一実施形態では、上記フィンガー状のソース電極の長手方向の端に長手方向外側に隣接する領域の下のGaN系積層体に、2次元電子ガスが存在していない2次元電子ガス除去領域が形成されている。   In one embodiment, a two-dimensional electron gas removal region in which a two-dimensional electron gas is not present in a GaN-based laminate below a region adjacent to the longitudinal end of the finger-shaped source electrode in the longitudinal direction. Is formed.

この実施形態によれば、上記ソース電極の長手方向の端に隣接して上記2次元電子ガス除去領域が形成されているので、上記ダイナミック耐圧試験時に上記ソース電極の端部から上記ドレイン電極の端部へ向かって電子流が集中しにくくなって、動的な耐圧の向上を図れる。   According to this embodiment, since the two-dimensional electron gas removal region is formed adjacent to the longitudinal end of the source electrode, the end of the drain electrode is extended from the end of the source electrode during the dynamic withstand voltage test. As a result, it becomes difficult to concentrate the electron flow toward the portion, and the dynamic breakdown voltage can be improved.

なお、本明細書において、上記フィンガー状のソース電極の長手方向の端に長手方向外側に隣接する領域とは、上記フィンガー状のソース電極の長手方向の端に長手方向外側に間隙を挟むことなく接している領域、または、上記フィンガー状のソース電極の長手方向の端に長手方向外側に僅かな間隙を隔てて隣り合う領域を意味している。この僅かな間隙は、例えば、20μm以下であり、例えば、上記2次元電子ガス除去領域は上記GaN系積層体にリセスを形成し、あるいは、不純物を注入して製造することが可能である。   In the present specification, the region adjacent to the longitudinal end of the finger-shaped source electrode on the outer side in the longitudinal direction means that the gap between the longitudinal ends of the finger-shaped source electrode is not disposed on the outer side in the longitudinal direction. It means a region in contact with each other or a region adjacent to the end of the finger-shaped source electrode in the longitudinal direction with a slight gap outside in the longitudinal direction. The slight gap is, for example, 20 μm or less. For example, the two-dimensional electron gas removal region can be manufactured by forming a recess in the GaN-based stacked body or implanting impurities.

この発明の電界効果トランジスタでは、ソース電極の長手方向の長さがドレイン電極の長手方向の長さよりも短く、ソース電極の長手方向の両端がドレイン電極の長手方向の両端よりも長手方向外方へ突出していないという構成により、動的な耐圧であるダイナミック耐圧を向上することができる。   In the field effect transistor of the present invention, the length in the longitudinal direction of the source electrode is shorter than the length in the longitudinal direction of the drain electrode, and both ends in the longitudinal direction of the source electrode are longer in the longitudinal direction than both ends in the longitudinal direction of the drain electrode. With the configuration in which it does not protrude, the dynamic breakdown voltage, which is a dynamic breakdown voltage, can be improved.

この発明の第1実施形態であるGaN HFETの平面模式図である。1 is a schematic plan view of a GaN HFET according to a first embodiment of the present invention. 図1のB−B線断面を示す図である。It is a figure which shows the BB line cross section of FIG. 図1のA−A線断面を示す図である。It is a figure which shows the AA line cross section of FIG. この発明の第2実施形態であるGaN HFETの平面模式図である。It is a plane schematic diagram of GaN HFET which is 2nd Embodiment of this invention. 図4のC−C線断面の一部を示す図である。It is a figure which shows a part of CC sectional view of FIG. 図4のD−D線断面の一部を示す図である。It is a figure which shows a part of DD sectional view of FIG. この発明の第2実施形態であるGaN HFETの平面模式図である。It is a plane schematic diagram of GaN HFET which is 2nd Embodiment of this invention. 図7のE−E線断面を示す図である。It is a figure which shows the EE sectional view of FIG. 図7のF−F線断面を示す図である。It is a figure which shows the FF line cross section of FIG. 上記第2実施形態の変形例を示す平面模式図である。It is a plane schematic diagram which shows the modification of the said 2nd Embodiment. 上記第1実施形態の比較例を示す平面模式図である。It is a plane schematic diagram which shows the comparative example of the said 1st Embodiment. 上記第1実施形態と上記比較例の耐圧特性を示す図である。It is a figure which shows the pressure | voltage resistant characteristic of the said 1st Embodiment and the said comparative example. 従来例の電極構造を模式的に示す平面図である。It is a top view which shows typically the electrode structure of a prior art example.

以下、この発明を図示の実施の形態により詳細に説明する。   Hereinafter, the present invention will be described in detail with reference to the illustrated embodiments.

(第1の実施の形態)
図1は、この発明の第1実施形態であるGaN HFETの平面模式図である。また、図2は、図1のB−B線断面を示す図である。また、図3は、図1のA−A線断面を示す図である。
(First embodiment)
FIG. 1 is a schematic plan view of a GaN HFET according to a first embodiment of the present invention. FIG. 2 is a cross-sectional view taken along line BB in FIG. Moreover, FIG. 3 is a figure which shows the AA line cross section of FIG.

図2,図3に示すように、この第1実施形態は、Si基板1上に、アンドープGaN層2,アンドープAlGaN層3を形成している。アンドープGaN層2とアンドープAlGaN層3がヘテロ接合を有するGaN系積層体5を構成している。上記アンドープGaN層2とアンドープAlGaN層3との界面に2DEG(2次元電子ガス)6が発生する。また、上記GaN系積層体5上には、保護膜7、層間絶縁膜8が順次形成されている。上記保護膜7の材料としては、例えば、ここでは、SiNを用いたが、SiO、Alなどを用いてもよい。また、上記層間絶縁膜8の材料としては、例えば、ここでは、ポリイミドを用いたが、SOG(Spin On Glass)やBPSG(Boron Phosphorous Silicate Glass)などの絶縁材料を用いてもよい。また、上記SiN保護膜7の膜厚は、ここでは、一例として、150nmとしたが、20nm〜250nmの範囲で設定してもよい。 As shown in FIGS. 2 and 3, in the first embodiment, an undoped GaN layer 2 and an undoped AlGaN layer 3 are formed on a Si substrate 1. The undoped GaN layer 2 and the undoped AlGaN layer 3 constitute a GaN-based laminate 5 having a heterojunction. 2DEG (two-dimensional electron gas) 6 is generated at the interface between the undoped GaN layer 2 and the undoped AlGaN layer 3. A protective film 7 and an interlayer insulating film 8 are sequentially formed on the GaN-based laminate 5. As the material of the protective film 7, for example, SiN is used here, but SiO 2 , Al 2 O 3 or the like may be used. Further, as the material of the interlayer insulating film 8, for example, polyimide is used here, but an insulating material such as SOG (Spin On Glass) or BPSG (Boron Phosphorous Silicate Glass) may be used. The thickness of the SiN protective film 7 is 150 nm as an example here, but may be set in a range of 20 nm to 250 nm.

また、上記GaN系積層体5には、アンドープGaN層2に達するリセスが形成され、このリセスにドレイン電極11とソース電極12がオーミック電極として形成されている。このドレイン電極11とソース電極12は、一例として、Ti層,Al層,TiN層が順に積層されたTi/Al/TiN電極とした。また、上記保護膜7には開口が形成され、この開口にゲート電極13が形成されている。このゲート電極13は、例えば、TiNで作製され、アンドープAlGaN層3とショットキー接合するショットキー電極として形成されている。   In addition, a recess reaching the undoped GaN layer 2 is formed in the GaN-based stacked body 5, and a drain electrode 11 and a source electrode 12 are formed as ohmic electrodes in the recess. As an example, the drain electrode 11 and the source electrode 12 are Ti / Al / TiN electrodes in which a Ti layer, an Al layer, and a TiN layer are sequentially stacked. An opening is formed in the protective film 7, and a gate electrode 13 is formed in the opening. The gate electrode 13 is made of, for example, TiN, and is formed as a Schottky electrode that forms a Schottky junction with the undoped AlGaN layer 3.

また、図2に示すように、上記層間絶縁膜8上にドレイン配線15が形成されている。上記層間絶縁膜8には、スルーホール17が形成され、このスルーホール17を通して、上記ドレイン配線15がドレイン電極11に電気的に接続されている。また、図3に示すように、上記層間絶縁膜8上にソース配線20が形成されている。上記層間絶縁膜8には、スルーホール18が形成され、このスルーホール18を通して、上記ソース配線20がソース電極12に電気的に接続されている。上記ドレイン配線15,ソース配線20としては、Ti/AuまたはTi/Alなどを用いている。   In addition, as shown in FIG. 2, drain wiring 15 is formed on the interlayer insulating film 8. A through hole 17 is formed in the interlayer insulating film 8, and the drain wiring 15 is electrically connected to the drain electrode 11 through the through hole 17. Further, as shown in FIG. 3, a source wiring 20 is formed on the interlayer insulating film 8. A through hole 18 is formed in the interlayer insulating film 8, and the source wiring 20 is electrically connected to the source electrode 12 through the through hole 18. As the drain wiring 15 and the source wiring 20, Ti / Au or Ti / Al is used.

図1に示すように、この実施形態は、3本のフィンガー状のドレイン電極11と4本のフィンガー状のソース電極12を備えている。上記ドレイン電極11と上記ソース電極12は、上記ドレイン電極11,ソース電極12がフィンガー状に長手方向に延在している方向と直交する短手方向に予め定められた間隔を隔てて交互に配置されている。また、上記ドレイン電極11と上記ソース電極12は、互いに略平行に延在している。   As shown in FIG. 1, this embodiment includes three finger-shaped drain electrodes 11 and four finger-shaped source electrodes 12. The drain electrode 11 and the source electrode 12 are alternately arranged at a predetermined interval in a short direction perpendicular to a direction in which the drain electrode 11 and the source electrode 12 extend in the longitudinal direction in a finger shape. Has been. The drain electrode 11 and the source electrode 12 extend substantially in parallel with each other.

また、この実施形態では、各ソース電極12の長手方向の長さL2と各ドレイン電極11の長手方向の長さL1とが同じ長さである。また、上記ソース電極12の長手方向の両端12A,12Bから上記長手方向と直交する短手方向に伸ばした仮想線M1,M2が上記ドレイン電極11の端11A,11Bと接している。つまり、上記ソース電極12の長手方向の端12A,12Bの長手方向の位置は、上記ドレイン電極11の長手方向の端11A,11Bの長手方向の位置と一致している。   In this embodiment, the length L2 in the longitudinal direction of each source electrode 12 and the length L1 in the longitudinal direction of each drain electrode 11 are the same length. Further, virtual lines M1 and M2 extending from both ends 12A and 12B in the longitudinal direction of the source electrode 12 in a short direction perpendicular to the longitudinal direction are in contact with the ends 11A and 11B of the drain electrode 11. That is, the longitudinal positions of the longitudinal ends 12A and 12B of the source electrode 12 coincide with the longitudinal positions of the longitudinal ends 11A and 11B of the drain electrode 11.

また、上記ゲート電極13は、平面視において、上記フィンガー状のドレイン電極11と上記フィンガー状のソース電極12との間で長手方向に延在している長手方向延在部13Aと湾曲部13B,13Cとを有している。この湾曲部13Bは、平面視において、ドレイン電極11の端11Aを囲むように延在しており、ドレイン電極11を挟んで隣り合う2つの長手方向延在部13Aの一端に連なっている。また、上記湾曲部13Cは、平面視において、ドレイン電極11の端11Bを囲むように延在しており、ドレイン電極11を挟んで隣り合う2つの長手方向延在部13Aの他端に連なっている。また、上記2つの長手方向延在部13Aと湾曲部13Bと湾曲部13Cとが構成する環状部は、上記長手方向に延在する枝部13Dに連なり、この枝部13Dは上記長手方向と直交する方向に延在している連接部13Eに連なっている。図1に示すように、上記ゲート電極13の各長手方向延在部13Aは、ソース電極12との間の短手方向の距離がドレイン電極11との間の短手方向の距離よりも短い。   The gate electrode 13 includes, in plan view, a longitudinally extending portion 13A and a curved portion 13B extending in the longitudinal direction between the finger-shaped drain electrode 11 and the finger-shaped source electrode 12. 13C. The curved portion 13B extends so as to surround the end 11A of the drain electrode 11 in plan view, and is connected to one end of two longitudinally extending portions 13A adjacent to each other with the drain electrode 11 interposed therebetween. Further, the curved portion 13C extends so as to surround the end 11B of the drain electrode 11 in plan view, and is connected to the other ends of the two longitudinally extending portions 13A adjacent to each other with the drain electrode 11 interposed therebetween. Yes. In addition, the annular portion formed by the two longitudinally extending portions 13A, the curved portion 13B, and the curved portion 13C is connected to the branch portion 13D that extends in the longitudinal direction, and the branch portion 13D is orthogonal to the longitudinal direction. It is connected to the connecting portion 13E extending in the direction to be. As shown in FIG. 1, each longitudinally extending portion 13 </ b> A of the gate electrode 13 has a shorter distance from the source electrode 12 than a shorter distance from the drain electrode 11.

上記構成のGaN HFETは、ノーマリオンタイプであり、上記ゲート電極13に負電圧を印加することで、オフされる。   The GaN HFET having the above configuration is a normally-on type, and is turned off by applying a negative voltage to the gate electrode 13.

次に、図12に、本実施形態のGaN HFETと比較例のGaN HFETとの耐圧実験結果を示す。   Next, FIG. 12 shows the breakdown voltage experimental results of the GaN HFET of this embodiment and the GaN HFET of the comparative example.

この比較例は、図11に示すように、ソース電極12に替えてソース電極212を備える点だけが、本実施形態と異なる。すなわち、この比較例では、ソース電極212は、ソース電極12に相当する長手方向延在部212Aと、この長手方向延在部212Aの長手方向の一端から上記ゲート電極13の湾曲部13Bを囲むように延在している湾曲部212Bと上記長手方向延在部212Aの長手方向の他端から上記ゲート電極13の湾曲部13Cを囲むように延在している湾曲部212Cとを有している。   As shown in FIG. 11, this comparative example is different from the present embodiment only in that a source electrode 212 is provided instead of the source electrode 12. That is, in this comparative example, the source electrode 212 surrounds the longitudinally extending portion 212A corresponding to the source electrode 12 and the curved portion 13B of the gate electrode 13 from one end in the longitudinal direction of the longitudinally extending portion 212A. And a curved portion 212C extending from the other longitudinal end of the longitudinal extension portion 212A so as to surround the curved portion 13C of the gate electrode 13. .

この比較例において、ドレイン電極11とソース電極212の長手方向延在部212Aとの間の短手方向の距離D1とドレイン電極11の端11Aと上記ソース電極12の湾曲部212Bとの間の長手方向の距離D2との比は、1:1.5であり、ドレイン電極11の端11Aと上記ソース電極212の湾曲部212Bとの間の長手方向の距離D2は、ドレイン電極11とソース電極212の長手方向延在部212Aとの間の短手方向の距離D1の1.5倍もある。   In this comparative example, a short distance D1 between the drain electrode 11 and the longitudinal extension 212A of the source electrode 212 and a longitudinal distance between the end 11A of the drain electrode 11 and the curved portion 212B of the source electrode 12 are described. The ratio of the distance D2 in the direction is 1: 1.5, and the distance D2 in the longitudinal direction between the end 11A of the drain electrode 11 and the curved portion 212B of the source electrode 212 is the drain electrode 11 and the source electrode 212. 1.5 times as long as the distance D1 in the short-side direction from the longitudinally extending portion 212A.

この比較例のGaN HFETの静的なオフ耐圧は、図12に示すように、600Vであった。なお、この静的なオフ耐圧は、ゲート電極13に−10Vを印加し続けているオフ状態において、ソース電極212に0Vを印加すると共にドレイン電極11に何ボルトの電圧を印加したときに短絡(絶縁破壊)に至るのかを表す。この静的なオフ耐圧では、ソース電極212の長手方向延在部212Aとドレイン電極11との間で短絡が発生していた。一方、この比較例のダイナミック耐圧は、150Vであり、静的なオフ耐圧600Vの4分の1まで低下していた。   The static off breakdown voltage of the comparative GaN HFET was 600 V as shown in FIG. This static OFF breakdown voltage is short-circuited when 0 V is applied to the source electrode 212 and a voltage of several volts is applied to the drain electrode 11 in the OFF state in which -10 V is continuously applied to the gate electrode 13 ( Indicates whether or not it will result in dielectric breakdown. With this static off breakdown voltage, a short circuit occurred between the longitudinal extension 212 </ b> A of the source electrode 212 and the drain electrode 11. On the other hand, the dynamic withstand voltage of this comparative example was 150V, which was reduced to a quarter of the static off withstand voltage of 600V.

上記ダイナミック耐圧は、前述した通り、ソース電極に印加する電圧を0(V)とし、ドレイン電極に印加する電圧を電圧X(V)として、ゲート電極に−10(V)を加えているオン状態から、パルス幅5μ秒で0Vのパルス波を1パルスだけゲート電極に印加して、オンさせ、素子が破壊するか否かを観察する実験を行なうことで求める。上記ドレイン電極に印加する電圧X(V)は、例えば、100V,110V,120V,…等のように、10Vずつ増加させ、それぞれのドレイン印加電圧X(V)において、上記実験を行ない、短絡(絶縁破壊)に至る電圧X(V)を測定した。   As described above, the dynamic breakdown voltage is an ON state in which the voltage applied to the source electrode is 0 (V), the voltage applied to the drain electrode is voltage X (V), and −10 (V) is applied to the gate electrode. Then, a pulse wave of 0V with a pulse width of 5 μs is applied to the gate electrode for only one pulse to turn it on, and an experiment for observing whether or not the device is broken is performed. The voltage X (V) applied to the drain electrode is increased by 10 V, for example, 100 V, 110 V, 120 V,..., And the above experiment is performed at each drain applied voltage X (V) to make a short circuit ( The voltage X (V) leading to dielectric breakdown) was measured.

上記比較例においては、上記実験の結果、静的なオフ時の耐圧が600Vであるにもかかわらず、動的な耐圧である上記ダイナミック耐圧が、静的なオフ時の耐圧の4分の1(150V)に低下しているという予想外の現象が生じていることが判明した。この実験後のサンプルを解析したところ、ドレイン電極11の端11A,11Bの部分で絶縁破壊が起こっていることが観察された。上記比較例における上記静的なオフ耐圧に対する上記ダイナミック耐圧の低下については、次のように、推定される。すなわち、ゲート電極13にパルス波を印加したときのスイッチング動作による電界の時間的変化によって、局所的に電流が集中し、ドレイン電極11の端11A,11Bの部分での絶縁破壊が起こっていると考えられる。つまり、この耐圧低下は、スイッチング時の動的な電界変動が影響していると想像される。   In the comparative example, as a result of the experiment, the dynamic breakdown voltage, which is a dynamic breakdown voltage, is ¼ of the static OFF breakdown voltage, even though the static breakdown voltage is 600V. It was found that an unexpected phenomenon that the voltage dropped to (150V) occurred. When the sample after this experiment was analyzed, it was observed that dielectric breakdown occurred at the ends 11A and 11B of the drain electrode 11. About the fall of the said dynamic withstand voltage with respect to the said static off withstand voltage in the said comparative example, it estimates as follows. That is, when the electric field is temporally changed by the switching operation when the pulse wave is applied to the gate electrode 13, the current is locally concentrated, and the dielectric breakdown occurs at the ends 11A and 11B of the drain electrode 11. Conceivable. That is, it is imagined that this withstand voltage drop is influenced by dynamic electric field fluctuations during switching.

これに対して、この実施形態のGaN HFETのダイナミック耐圧は、250Vであり、上記比較例のダイナミック耐圧150Vに比べて、60%以上向上していた。また、この実施形態の静的なオフ耐圧は、600Vであり、上記比較例と同じであった。   On the other hand, the dynamic breakdown voltage of the GaN HFET of this embodiment is 250V, which is 60% or more higher than the dynamic breakdown voltage 150V of the comparative example. The static off breakdown voltage of this embodiment is 600 V, which is the same as the comparative example.

したがって、この第1実施形態によれば、上記ダイナミック耐圧の低下を抑制できることが判明した。その理由は、本実施形態によれば、上記ソース電極12の長手方向の両端12A,12Bが上記ドレイン電極11の長手方向の両端11A,11Bよりも長手方向外方へ突出していない構成により、上記ソース電極12から上記ドレイン電極11の端11A,11Bへ向かって電子流が集中することを回避できるからであると想像される。   Therefore, according to the first embodiment, it has been found that the decrease in the dynamic breakdown voltage can be suppressed. The reason for this is that, according to the present embodiment, the longitudinal ends 12A, 12B of the source electrode 12 do not protrude outward in the longitudinal direction from the longitudinal ends 11A, 11B of the drain electrode 11. It is assumed that it is possible to avoid the concentration of electron flow from the source electrode 12 toward the ends 11A and 11B of the drain electrode 11.

また、この実施形態によれば、上記ゲート電極13は、湾曲部13B,13Cにより、上記ドレイン電極11の長手方向の端11A,11Bを囲むように延在しているので、オフ耐圧試験時にドレイン電極11の端部11A,11Bへの電界の集中を抑制できて、静的なオフ耐圧の向上を図れる。   Further, according to this embodiment, the gate electrode 13 extends so as to surround the longitudinal ends 11A and 11B of the drain electrode 11 by the curved portions 13B and 13C. The concentration of the electric field on the end portions 11A and 11B of the electrode 11 can be suppressed, and the static off breakdown voltage can be improved.

特に、この実施形態では、フィンガー状のドレイン電極11およびソース電極12を複数備えるので、上述の上記ソース電極12の長手方向の両端12A,12Bが上記ドレイン電極11の長手方向の両端11A,11Bよりも長手方向外方へ突出していない構成により、スイッチング時の動的な電界変動によって、両側のソース電極12から中央のドレイン電極11の端部への電子流の集中が起こりにくくなるから、著しく、ダイナミック耐圧を向上できる。   In particular, in this embodiment, since a plurality of finger-shaped drain electrodes 11 and source electrodes 12 are provided, both ends 12A, 12B in the longitudinal direction of the source electrode 12 are more than both ends 11A, 11B in the longitudinal direction of the drain electrode 11. In addition, since the structure does not protrude outward in the longitudinal direction, the concentration of the electron flow from the source electrode 12 on both sides to the end of the central drain electrode 11 hardly occurs due to the dynamic electric field fluctuation at the time of switching. Dynamic breakdown voltage can be improved.

尚、上記第1実施形態では、各ソース電極12の長手方向の長さL2を各ドレイン電極11の長手方向の長さL1と同じ長さにすると共に各ソース電極12の長手方向の端12A,12Bの長手方向の位置を上記ドレイン電極11の長手方向の端11A,11Bの長手方向の位置と一致させたが、上記ソース電極12の長手方向の長さを上記ドレイン電極11の長手方向の長さよりも短くしてもよい。この場合、上記ソース電極12の長手方向の両端12A,12Bから上記長手方向と直交する短手方向に伸ばした仮想線が上記ドレイン電極11と交差するようにソース電極とドレイン電極を配置する。また、上記ソース電極12の長手方向の長さを上記ドレイン電極11の長手方向の長さよりも短くした場合に、上記ソース電極12の長手方向の両端12A,12Bのうちの一方から上記短手方向に伸ばした仮想線がドレイン電極11の長手方向の端に接していて、両端12A,12Bのうちの他方から上記短手方向に伸ばした仮想線がドレイン電極11に交差していてもよい。   In the first embodiment, the length L2 of each source electrode 12 in the longitudinal direction is the same as the length L1 of each drain electrode 11 in the longitudinal direction, and ends 12A, 12A, Although the position in the longitudinal direction of 12B coincides with the position in the longitudinal direction of the longitudinal ends 11A and 11B of the drain electrode 11, the length in the longitudinal direction of the source electrode 12 is the length in the longitudinal direction of the drain electrode 11. It may be shorter than this. In this case, the source electrode and the drain electrode are arranged so that a virtual line extending in a short direction perpendicular to the longitudinal direction from both ends 12A, 12B in the longitudinal direction of the source electrode 12 intersects the drain electrode 11. Further, when the length of the source electrode 12 in the longitudinal direction is made shorter than the length of the drain electrode 11 in the longitudinal direction, the short side direction from one of the longitudinal ends 12A and 12B of the source electrode 12 is determined. An imaginary line extending in the longitudinal direction of the drain electrode 11 may be in contact with the longitudinal end of the drain electrode 11, and an imaginary line extending in the short direction from the other of the both ends 12 </ b> A and 12 </ b> B may intersect the drain electrode 11.

(第2の実施の形態)
図4は、この発明の第2実施形態であるGaN HFETの平面模式図である。また、図5は、図4のC−C線断面を示す図である。また、図6は、図4のD−D線断面を示す図である。
(Second embodiment)
FIG. 4 is a schematic plan view of a GaN HFET according to the second embodiment of the present invention. FIG. 5 is a cross-sectional view taken along the line CC of FIG. FIG. 6 is a cross-sectional view taken along the line DD of FIG.

図5,図6に示すように、この第2実施形態は、Si基板51上に、アンドープGaN層52,アンドープAlGaN層53を形成している。アンドープGaN層52とアンドープAlGaN層53がヘテロ接合を有するGaN系積層体55を構成している。上記アンドープGaN層52とアンドープAlGaN層53との界面に2DEG(2次元電子ガス)56が発生する。また、上記GaN系積層体55上には、保護膜57、層間絶縁膜58が順次形成されている。上記保護膜57の材料としては、ここでは、例えば、SiNとしたが、SiO、Alなどを用いてもよい。また、上記層間絶縁膜58の材料としては、ここでは、例えば、ポリイミドを用いたが、SOGやBPSGなどの絶縁材料を用いてもよい。また、上記SiN保護膜57の膜厚は、一例として、150nmとしたが、20nm〜250nmの範囲で設定してもよい。 As shown in FIGS. 5 and 6, in the second embodiment, an undoped GaN layer 52 and an undoped AlGaN layer 53 are formed on a Si substrate 51. The undoped GaN layer 52 and the undoped AlGaN layer 53 constitute a GaN-based stacked body 55 having a heterojunction. 2DEG (two-dimensional electron gas) 56 is generated at the interface between the undoped GaN layer 52 and the undoped AlGaN layer 53. A protective film 57 and an interlayer insulating film 58 are sequentially formed on the GaN-based stacked body 55. Here, for example, SiN is used as the material of the protective film 57, but SiO 2 , Al 2 O 3, or the like may be used. In addition, as the material of the interlayer insulating film 58, for example, polyimide is used here, but an insulating material such as SOG or BPSG may be used. The thickness of the SiN protective film 57 is 150 nm as an example, but may be set in the range of 20 nm to 250 nm.

また、上記GaN系積層体55には、アンドープGaN層52に達するリセスが形成され、このリセスにドレイン電極61とソース電極62がオーミック電極として形成されている。このドレイン電極61とソース電極62は、一例として、Ti層,Al層,TiN層が順に積層されたTi/Al/TiN電極とした。また、上記保護膜57には開口が形成され、この開口にゲート電極63が形成されている。このゲート電極63は、例えば、TiNで作製され、アンドープAlGaN層53とショットキー接合するショットキー電極として形成されている。   In addition, a recess reaching the undoped GaN layer 52 is formed in the GaN-based laminate 55, and a drain electrode 61 and a source electrode 62 are formed as ohmic electrodes in the recess. As an example, the drain electrode 61 and the source electrode 62 are Ti / Al / TiN electrodes in which a Ti layer, an Al layer, and a TiN layer are sequentially stacked. An opening is formed in the protective film 57, and a gate electrode 63 is formed in the opening. The gate electrode 63 is made of, for example, TiN, and is formed as a Schottky electrode that forms a Schottky junction with the undoped AlGaN layer 53.

また、図5に示すように、上記層間絶縁膜58上にドレイン配線65が形成されている。上記層間絶縁膜58には、スルーホール67が形成され、このスルーホール67を通して、上記ドレイン配線65がドレイン電極61に電気的に接続されている。また、上記保護膜57上には、もう1つのドレイン配線72が形成され、このドレイン配線72は層間絶縁膜58に形成されたスルーホール71を通して上記ドレイン配線65に電気的に接続されている。   Further, as shown in FIG. 5, drain wiring 65 is formed on the interlayer insulating film 58. A through hole 67 is formed in the interlayer insulating film 58, and the drain wiring 65 is electrically connected to the drain electrode 61 through the through hole 67. Further, another drain wiring 72 is formed on the protective film 57, and this drain wiring 72 is electrically connected to the drain wiring 65 through a through hole 71 formed in the interlayer insulating film 58.

また、図6に示すように、上記層間絶縁膜58上にソース配線73が形成されている。上記層間絶縁膜58には、スルーホール68が形成され、このスルーホール68を通して、上記ソース配線73がソース電極62に電気的に接続されている。また、上記保護膜57上には、もう1つのソース配線75が形成され、このソース配線75は層間絶縁膜58に形成されたスルーホール76を通して上記ソース配線73に電気的に接続されている。上記ドレイン配線65,72,ソース配線73,75としては、Ti/AuまたはTi/Alなどを用いている。   Further, as shown in FIG. 6, a source wiring 73 is formed on the interlayer insulating film 58. A through hole 68 is formed in the interlayer insulating film 58, and the source wiring 73 is electrically connected to the source electrode 62 through the through hole 68. Further, another source wiring 75 is formed on the protective film 57, and this source wiring 75 is electrically connected to the source wiring 73 through a through hole 76 formed in the interlayer insulating film 58. As the drain wirings 65 and 72 and the source wirings 73 and 75, Ti / Au or Ti / Al is used.

図4に示すように、この実施形態は、3本のフィンガー状のドレイン電極61と4本のフィンガー状のソース電極62を備えている。上記ドレイン電極61と上記ソース電極62は、上記ドレイン電極61,ソース電極62がフィンガー状に長手方向に延在している方向と直交する短手方向に予め定められた間隔を隔てて交互に配置されている。また、上記ドレイン電極61と上記ソース電極62は、互いに略平行に延在している。   As shown in FIG. 4, this embodiment includes three finger-shaped drain electrodes 61 and four finger-shaped source electrodes 62. The drain electrode 61 and the source electrode 62 are alternately arranged at a predetermined interval in a short direction perpendicular to a direction in which the drain electrode 61 and the source electrode 62 extend in the longitudinal direction in a finger shape. Has been. The drain electrode 61 and the source electrode 62 extend substantially in parallel with each other.

また、この実施形態では、各ソース電極62の長手方向の長さL52が各ドレイン電極61の長手方向の長さL51よりも短い。そして、上記ソース電極62の長手方向の端62A,62Bから上記長手方向と直交する短手方向に伸ばした仮想線M21,M22が上記ドレイン電極61と交差している。つまり、上記ドレイン電極61の長手方向の両端61A,61Bは、上記ソース電極62の長手方向の端62A,62Bの長手方向の位置よりも長手方向外方へ突出している。   In this embodiment, the length L52 in the longitudinal direction of each source electrode 62 is shorter than the length L51 in the longitudinal direction of each drain electrode 61. Virtual lines M21 and M22 extending from the longitudinal ends 62A and 62B of the source electrode 62 in the lateral direction perpendicular to the longitudinal direction intersect with the drain electrode 61. That is, both longitudinal ends 61A and 61B of the drain electrode 61 protrude outward in the longitudinal direction from the longitudinal positions of the longitudinal ends 62A and 62B of the source electrode 62.

また、上記ゲート電極63は、平面視において、上記フィンガー状のドレイン電極61と上記フィンガー状のソース電極62との間で長手方向に延在している長手方向延在部63Aと湾曲部63Bおよび短手方向延在部63Cを有している。この湾曲部63Bは、ドレイン電極61の端61Aを囲むように延在しており、ドレイン電極61を挟んで隣り合う2つの長手方向延在部63Aの一端に連なっている。また、上記短手方向延在部63Cは、各ドレイン電極61の端61Bと所定間隔を隔てて短手方向に延在しており、各長手方向延在部63Aの他端に接続されている。図4に示すように、上記ゲート電極63の各長手方向延在部63Aは、ソース電極62との間の短手方向の距離がドレイン電極61との間の短手方向の距離よりも短い。   The gate electrode 63 includes a longitudinally extending portion 63A and a curved portion 63B extending in the longitudinal direction between the finger-shaped drain electrode 61 and the finger-shaped source electrode 62 in plan view. It has a short direction extending portion 63C. The curved portion 63B extends so as to surround the end 61A of the drain electrode 61, and continues to one end of two adjacent longitudinally extending portions 63A with the drain electrode 61 interposed therebetween. Further, the short-side extending portion 63C extends in the short-side direction with a predetermined distance from the end 61B of each drain electrode 61, and is connected to the other end of each long-side extending portion 63A. . As shown in FIG. 4, each longitudinally extending portion 63 </ b> A of the gate electrode 63 has a shorter distance from the source electrode 62 than a shorter distance from the drain electrode 61.

上記構成のGaN HFETは、ノーマリオンタイプであり、上記ゲート電極13に負電圧を印加することで、オフされる。   The GaN HFET having the above configuration is a normally-on type, and is turned off by applying a negative voltage to the gate electrode 13.

この第2実施形態のGaN HFETの耐圧実験結果は、前述の第1実施形態のGaN HFETよりも向上し、静的なオフ耐圧が600Vで、ダイナミック耐圧が260Vであり、図11に示す上記比較例のダイナミック耐圧150Vに比べて、70%以上向上していた。   The breakdown voltage experimental result of the GaN HFET according to the second embodiment is higher than that of the GaN HFET according to the first embodiment, and the static off breakdown voltage is 600V and the dynamic breakdown voltage is 260V. Compared to the dynamic breakdown voltage of 150 V in the example, it was improved by 70% or more.

したがって、本実施形態によれば、上記ダイナミック耐圧の低下を抑制できることが判明した。その理由は、この第2実施形態の構成によれば、上記ソース電極62の長手方向の両端62A,62Bが上記ドレイン電極61の長手方向の両端61A,61Bよりも長手方向内方へ引っ込んでいる構成により、上記ソース電極62から上記ドレイン電極61の端61A,61Bへ向かって電子流が集中することを回避できるからであると想像される。   Therefore, according to the present embodiment, it has been found that the decrease in the dynamic breakdown voltage can be suppressed. The reason is that according to the configuration of the second embodiment, both ends 62A, 62B in the longitudinal direction of the source electrode 62 are retracted inward in the longitudinal direction from both ends 61A, 61B in the longitudinal direction of the drain electrode 61. It is assumed that the configuration can avoid the concentration of electron flow from the source electrode 62 toward the ends 61A and 61B of the drain electrode 61.

また、この実施形態によれば、上記ゲート電極63は、湾曲部63B,短手方向延在部63Cにより、上記ドレイン電極61の長手方向の端61A,61Bを囲むように延在しているので、オフ耐圧試験時にドレイン電極61の端61A,61Bへの電界の集中を抑制できて、静的なオフ耐圧の向上を図れると考えられる。   Further, according to this embodiment, the gate electrode 63 extends so as to surround the longitudinal ends 61A and 61B of the drain electrode 61 by the curved portion 63B and the short-side extending portion 63C. It is considered that the concentration of the electric field on the ends 61A and 61B of the drain electrode 61 can be suppressed during the off breakdown voltage test, and the static off breakdown voltage can be improved.

特に、この実施形態では、フィンガー状のドレイン電極61およびソース電極62を複数備えるので、上述の上記ソース電極62の長手方向の両端62A,62Bが上記ドレイン電極61の長手方向の両端61A,61Bよりも長手方向外方へ突出していない構成により、スイッチング時の動的な電界変動によって、両側のソース電極62から中央のドレイン電極61の端部への電子流の集中が起こりにくくなるから、著しく、ダイナミック耐圧を向上できる。   In particular, in this embodiment, since a plurality of finger-like drain electrodes 61 and source electrodes 62 are provided, both ends 62A and 62B in the longitudinal direction of the source electrode 62 are more than both ends 61A and 61B in the longitudinal direction of the drain electrode 61. In addition, the structure that does not protrude outward in the longitudinal direction makes it difficult to concentrate the electron flow from the source electrode 62 on both sides to the end of the central drain electrode 61 due to dynamic electric field fluctuations at the time of switching. Dynamic breakdown voltage can be improved.

尚、上記第2実施形態では、上記ソース電極62の長手方向の端62A,62Bから短手方向に伸ばした仮想線M21,M22の両方が上記ドレイン電極61と交差するように、ソース電極62を配置したが、上記ソース電極62の両端62A,62Bのうちの一方から短手方向に伸ばした仮想線がドレイン電極61と交差する一方、両端62A,62Bのうちの他方から短手方向に伸ばした仮想線がドレイン電極61の長手方向の端61Aまたは端61Bに接するように、ソース電極62を配置してもよい。上記第2実施形態において、各ソース電極62の長手方向の長さL52を各ドレイン電極61の長手方向の長さL51と同じ長さにすると共に各ソース電極62の長手方向の端62A,62Bの長手方向の位置を上記ドレイン電極61の長手方向の端61A,61Bの長手方向の位置と一致させてもよい。   In the second embodiment, the source electrode 62 is arranged so that both the virtual lines M21 and M22 extending in the short direction from the longitudinal ends 62A and 62B of the source electrode 62 intersect the drain electrode 61. Although an imaginary line extending from one of both ends 62A and 62B of the source electrode 62 in the short direction intersects the drain electrode 61, it extends from the other of both ends 62A and 62B in the short direction. The source electrode 62 may be arranged so that the virtual line is in contact with the end 61 </ b> A or 61 </ b> B in the longitudinal direction of the drain electrode 61. In the second embodiment, the length L52 of each source electrode 62 in the longitudinal direction is the same as the length L51 of each drain electrode 61 in the longitudinal direction, and the longitudinal ends 62A and 62B of each source electrode 62 are The longitudinal position may coincide with the longitudinal positions of the longitudinal ends 61A and 61B of the drain electrode 61.

(第3の実施の形態)
図7は、この発明の第3実施形態であるGaN HFETの平面模式図である。また、図8は、図7のE−E線断面を示す図である。また、図9は、図7のF−F線断面を示す図である。
(Third embodiment)
FIG. 7 is a schematic plan view of a GaN HFET according to the third embodiment of the present invention. FIG. 8 is a cross-sectional view taken along line EE in FIG. Moreover, FIG. 9 is a figure which shows the FF sectional view of FIG.

図8,図9に示すように、この第3実施形態は、Si基板81上に、アンドープGaN層82,アンドープAlGaN層83を形成している。アンドープGaN層82とアンドープAlGaN層83がヘテロ接合を有するGaN系積層体85を構成している。上記アンドープGaN層82とアンドープAlGaN層83との界面に2DEG(2次元電子ガス)86が発生する。また、上記GaN系積層体85上には、保護膜87、層間絶縁膜88が順次形成されている。上記保護膜87の材料としては、ここでは、例えば、SiNとしたが、SiO、Alなどを用いてもよい。また、上記層間絶縁膜88の材料としては、例えば、ここでは、ポリイミドを用いたが、SOGやBPSGなどの絶縁材料を用いてもよい。また、上記SiN保護膜87の膜厚は、ここでは、一例として、150nmとしたが、20nm〜250nmの範囲で設定してもよい。 As shown in FIGS. 8 and 9, in the third embodiment, an undoped GaN layer 82 and an undoped AlGaN layer 83 are formed on a Si substrate 81. The undoped GaN layer 82 and the undoped AlGaN layer 83 constitute a GaN-based stacked body 85 having a heterojunction. 2DEG (two-dimensional electron gas) 86 is generated at the interface between the undoped GaN layer 82 and the undoped AlGaN layer 83. A protective film 87 and an interlayer insulating film 88 are sequentially formed on the GaN-based stacked body 85. Here, for example, SiN is used as the material of the protective film 87, but SiO 2 , Al 2 O 3, or the like may be used. In addition, as the material of the interlayer insulating film 88, for example, polyimide is used here, but an insulating material such as SOG or BPSG may be used. The thickness of the SiN protective film 87 is 150 nm as an example here, but may be set in the range of 20 nm to 250 nm.

また、上記GaN系積層体85には、アンドープGaN層82に達するリセスが形成され、このリセスにドレイン電極91とソース電極92がオーミック電極として形成されている。このドレイン電極91とソース電極92は、一例として、Ti層,Al層,TiN層が順に積層されたTi/Al/TiN電極とした。また、上記保護膜87には開口が形成され、この開口にゲート電極93が形成されている。このゲート電極93は、例えば、TiNで作製され、アンドープAlGaN層83とショットキー接合するショットキー電極として形成されている。   In addition, a recess reaching the undoped GaN layer 82 is formed in the GaN-based stacked body 85, and a drain electrode 91 and a source electrode 92 are formed as ohmic electrodes in the recess. As an example, the drain electrode 91 and the source electrode 92 are Ti / Al / TiN electrodes in which a Ti layer, an Al layer, and a TiN layer are sequentially stacked. An opening is formed in the protective film 87, and a gate electrode 93 is formed in the opening. The gate electrode 93 is made of, for example, TiN, and is formed as a Schottky electrode that forms a Schottky junction with the undoped AlGaN layer 83.

また、図8に示すように、上記層間絶縁膜88上にドレイン配線95が形成されている。上記層間絶縁膜88には、スルーホール97が形成され、このスルーホール97を通して、上記ドレイン配線95がドレイン電極91に電気的に接続されている。また、図9に示すように、上記層間絶縁膜88上にソース配線103が形成されている。上記層間絶縁膜88には、スルーホール98が形成され、このスルーホール98を通して、上記ソース配線103がソース電極92に電気的に接続されている。上記ドレイン配線95,ソース配線103としては、Ti/AuまたはTi/Alなどを用いている。   Further, as shown in FIG. 8, a drain wiring 95 is formed on the interlayer insulating film 88. A through hole 97 is formed in the interlayer insulating film 88, and the drain wiring 95 is electrically connected to the drain electrode 91 through the through hole 97. Further, as shown in FIG. 9, the source wiring 103 is formed on the interlayer insulating film 88. A through hole 98 is formed in the interlayer insulating film 88, and the source wiring 103 is electrically connected to the source electrode 92 through the through hole 98. As the drain wiring 95 and the source wiring 103, Ti / Au or Ti / Al is used.

また、図7に示すように、この第3実施形態は、3本のフィンガー状のドレイン電極91と4本のフィンガー状のソース電極92を備えている。上記ドレイン電極91と上記ソース電極92は、上記ドレイン電極91,ソース電極92がフィンガー状に長手方向に延在している方向と直交する短手方向に予め定められた間隔を隔てて交互に配置されている。また、上記ドレイン電極91と上記ソース電極92は、互いに略平行に延在している。   Further, as shown in FIG. 7, the third embodiment includes three finger-shaped drain electrodes 91 and four finger-shaped source electrodes 92. The drain electrode 91 and the source electrode 92 are alternately arranged with a predetermined interval in a short direction perpendicular to the direction in which the drain electrode 91 and the source electrode 92 extend in the longitudinal direction in a finger shape. Has been. The drain electrode 91 and the source electrode 92 extend substantially in parallel to each other.

また、図7に示すように、この実施形態では、各ソース電極92の長手方向の長さL92と各ドレイン電極91の長手方向の長さL91とが同じ長さである。また、上記ソース電極92の長手方向の両端92A,92Bから上記長手方向と直交する短手方向に伸ばした仮想線M31,M32が上記ドレイン電極91の両端91A,91Bと接している。つまり、上記ソース電極92の長手方向の端92A,92Bの長手方向の位置は、上記ドレイン電極91の長手方向の端91A,91Bの長手方向の位置と一致している。また、各ドレイン電極91の両端91A,91Bは、長手方向外方へ凸の湾曲形状である。   As shown in FIG. 7, in this embodiment, the length L92 in the longitudinal direction of each source electrode 92 and the length L91 in the longitudinal direction of each drain electrode 91 are the same length. Further, imaginary lines M31 and M32 extending from the longitudinal ends 92A and 92B of the source electrode 92 in the lateral direction perpendicular to the longitudinal direction are in contact with both ends 91A and 91B of the drain electrode 91. That is, the longitudinal positions of the longitudinal ends 92A, 92B of the source electrode 92 coincide with the longitudinal positions of the longitudinal ends 91A, 91B of the drain electrode 91. Further, both ends 91A and 91B of each drain electrode 91 have a curved shape that protrudes outward in the longitudinal direction.

また、上記ゲート電極93は、上記フィンガー状のドレイン電極91と上記フィンガー状のソース電極92との間で長手方向に延在している長手方向延在部93Aと湾曲部93B,93Cとを有している。この湾曲部93Bは、ドレイン電極91の端91Aを囲むように延在しており、ドレイン電極91を挟んで隣り合う2つの長手方向延在部93Aの一端に連なっている。また、上記湾曲部93Cは、ドレイン電極91の端91Bを囲むように延在しており、ドレイン電極91を挟んで隣り合う2つの長手方向延在部93Aの他端に連なっている。また、上記2つの長手方向延在部93Aと湾曲部93Bと湾曲部93Cとが構成する環状部は、上記長手方向に延在する枝部93Dに連なり、この枝部93Dは上記長手方向と直交する方向に延在している連接部93Eに連なっている。図7に示すように、上記ゲート電極93の各長手方向延在部93Aは、ソース電極92との間の短手方向の距離がドレイン電極91との間の短手方向の距離よりも短い。   The gate electrode 93 has a longitudinally extending portion 93A and curved portions 93B and 93C extending in the longitudinal direction between the finger-shaped drain electrode 91 and the finger-shaped source electrode 92. doing. The curved portion 93 </ b> B extends so as to surround the end 91 </ b> A of the drain electrode 91, and continues to one end of two adjacent longitudinally extending portions 93 </ b> A with the drain electrode 91 interposed therebetween. The curved portion 93 </ b> C extends so as to surround the end 91 </ b> B of the drain electrode 91, and continues to the other end of two longitudinally extending portions 93 </ b> A adjacent to each other with the drain electrode 91 interposed therebetween. In addition, the annular portion formed by the two longitudinally extending portions 93A, the bending portion 93B, and the bending portion 93C is connected to the branch portion 93D extending in the longitudinal direction, and the branch portion 93D is orthogonal to the longitudinal direction. It is connected with the connection part 93E extended in the direction to do. As shown in FIG. 7, each longitudinally extending portion 93 </ b> A of the gate electrode 93 has a shorter distance from the source electrode 92 than a shorter distance from the drain electrode 91.

さらに、この実施形態では、図7に示すように、上記ゲート電極93の湾曲部93B,93Cに対して外周側へ僅かな間隙を隔てていると共に上記ソース電極92の両端92A,92Bに対して長手方向外方へ僅かな間隙を隔てて2次元電子ガス除去領域111,111Aが形成されている。この僅かな間隙は、例えば、20μm以下である。上記2次元電子ガス除去領域111,111Aは、上記GaN系積層体85に後述するリセスを形成することによって形成している。   Furthermore, in this embodiment, as shown in FIG. 7, a slight gap is provided on the outer peripheral side with respect to the curved portions 93B and 93C of the gate electrode 93 and the both ends 92A and 92B of the source electrode 92 are separated. Two-dimensional electron gas removal regions 111 and 111A are formed with a slight gap outward in the longitudinal direction. This slight gap is, for example, 20 μm or less. The two-dimensional electron gas removal regions 111 and 111A are formed by forming recesses to be described later in the GaN-based stacked body 85.

上記2次元電子ガス除去領域111は、上記ソース電極92の端92A近傍から長手方向外方へ向かって末広がりに広がっていると共にゲート電極93の湾曲部93Bに沿って延在している。また、上記2次元電子ガス除去領域111Aは、上記ソース電極92の端92B近傍から長手方向外方へ向かって末広がりに広がっていると共にゲート電極93の湾曲部93Cに沿って延在している。   The two-dimensional electron gas removal region 111 extends from the vicinity of the end 92 </ b> A of the source electrode 92 toward the outer side in the longitudinal direction and extends along the curved portion 93 </ b> B of the gate electrode 93. The two-dimensional electron gas removal region 111 </ b> A extends from the vicinity of the end 92 </ b> B of the source electrode 92 toward the outer side in the longitudinal direction and extends along the curved portion 93 </ b> C of the gate electrode 93.

この2次元電子ガス除去領域111では、図8に示すように、ゲート電極93の湾曲部93Bに対して外周側へ隣接していると共にアンドープGaN層82に達するリセス108を形成することにより、2次元電子ガス86が除去されている。このリセス108は、図9に示すように、上記ソース電極92の端92Aに対して長手方向外方へ隣接している。また、上記ソース電極92の端92Bに対して長手方向外方へ隣接していると共にアンドープGaN層82に達するリセス109を形成することにより、2次元電子ガス86が除去されて上記2次元電子ガス除去領域111Aが形成されている。   In the two-dimensional electron gas removal region 111, as shown in FIG. 8, a recess 108 that is adjacent to the outer peripheral side with respect to the curved portion 93 </ b> B of the gate electrode 93 and reaches the undoped GaN layer 82 is formed. The dimensional electron gas 86 has been removed. As shown in FIG. 9, the recess 108 is adjacent to the end 92 </ b> A of the source electrode 92 outward in the longitudinal direction. Further, by forming a recess 109 adjacent to the end 92B of the source electrode 92 in the longitudinal direction and reaching the undoped GaN layer 82, the two-dimensional electron gas 86 is removed and the two-dimensional electron gas is removed. A removal region 111A is formed.

上記構成のGaN HFETは、ノーマリオンタイプであり、上記ゲート電極13に負電圧を印加することで、オフされる。   The GaN HFET having the above configuration is a normally-on type, and is turned off by applying a negative voltage to the gate electrode 13.

この第3実施形態のGaN HFETの耐圧実験結果は、静的なオフ耐圧が600Vで、ダイナミック耐圧が300Vであり、図11に示す上記比較例のダイナミック耐圧150Vに比べて、100%以上向上していた。このように、この第3実施形態によれば、前述の第1実施形態よりもダイナミック耐圧が50V向上していた。その理由は、上記2次元電子ガス除去領域111を形成すると共に上記ドレイン電極91の両端91A,91Bを湾曲形状としたことにより、ダイナミック耐圧試験時にドレイン電極91の端91A,91Bへの電子流の集中をより抑制できたためと考えられる。   The breakdown voltage experimental result of the GaN HFET of the third embodiment is that the static off breakdown voltage is 600V and the dynamic breakdown voltage is 300V, which is improved by 100% or more compared with the dynamic breakdown voltage 150V of the comparative example shown in FIG. It was. Thus, according to the third embodiment, the dynamic breakdown voltage is improved by 50 V compared to the first embodiment described above. The reason is that the two-dimensional electron gas removal region 111 is formed and both ends 91A and 91B of the drain electrode 91 are curved so that the electron flow to the ends 91A and 91B of the drain electrode 91 during the dynamic withstand voltage test is as follows. This is thought to be because concentration could be further suppressed.

特に、この実施形態では、フィンガー状のドレイン電極91およびソース電極92を複数備えるので、上述の上記ソース電極92の長手方向の両端92A,92Bが上記ドレイン電極91の長手方向の両端91A,91Bよりも長手方向外方へ突出していない構成により、スイッチング時の動的な電界変動によって、両側のソース電極92の端部から中央のドレイン電極91の端部への電子流の集中が起こりにくくなるから、著しく、ダイナミック耐圧を向上できる。   In particular, in this embodiment, since a plurality of finger-shaped drain electrodes 91 and source electrodes 92 are provided, both ends 92A and 92B in the longitudinal direction of the source electrode 92 are more than both ends 91A and 91B in the longitudinal direction of the drain electrode 91. However, since the structure does not protrude outward in the longitudinal direction, the concentration of the electron flow from the end of the source electrode 92 on both sides to the end of the central drain electrode 91 is less likely to occur due to dynamic electric field fluctuations during switching. The dynamic breakdown voltage can be remarkably improved.

なお、上記第3実施形態において、ソース電極92の長手方向の長さをドレイン電極91の長手方向の長さよりも短くしてもよい。この場合、ソース電極92の長手方向の両端92A,92Bから上記長手方向と直交する短手方向に伸ばした仮想線がドレイン電極91と交差するようにソース電極92とドレイン電極91を配置する。また、上記ソース電極92の長手方向の長さを上記ドレイン電極91の長手方向の長さよりも短くした場合に、上記ソース電極92の長手方向の両端92A,92Bのうちの一方から上記短手方向に伸ばした仮想線がドレイン電極91の長手方向の端に接していて、両端92A,92Bのうちの他方から上記短手方向に伸ばした仮想線がドレイン電極91に交差していてもよい。   In the third embodiment, the length of the source electrode 92 in the longitudinal direction may be shorter than the length of the drain electrode 91 in the longitudinal direction. In this case, the source electrode 92 and the drain electrode 91 are arranged so that a virtual line extending from both ends 92 </ b> A and 92 </ b> B in the longitudinal direction of the source electrode 92 in the short direction perpendicular to the longitudinal direction intersects the drain electrode 91. Further, when the length of the source electrode 92 in the longitudinal direction is made shorter than the length of the drain electrode 91 in the longitudinal direction, the short side direction from one of the longitudinal ends 92A and 92B of the source electrode 92 is achieved. An imaginary line extending in the longitudinal direction of the drain electrode 91 may be in contact with the longitudinal end of the drain electrode 91, and an imaginary line extending in the short direction from the other of the both ends 92 </ b> A and 92 </ b> B may intersect the drain electrode 91.

また、上記第3実施形態では、図7に示すように、上記ゲート電極93の湾曲部93B,93Cに対して外周側へ僅かな間隙を隔てていると共に上記ソース電極92の両端92A,92Bに対して長手方向外方へ僅かな間隙(例えば、20μm以下)を隔てて2次元電子ガス除去領域111を形成したが、図10に示すように、上記ソース電極92の両端92A,92Bに対して長手方向外方へ僅かな間隙(例えば、20μm以下)を隔てて2次元電子ガス除去領域151,152を形成してもよい。この2次元電子ガス除去領域151,152は、上記ソース電極92の短手方向の寸法とほぼ同様の短手方向寸法を有し、ほぼ四角形状である。このような四角形状の2次元電子ガス除去領域151,152を有する場合にも、上記ソース電極92の両端92A,92Bから上記ドレイン電極91の両端91A,91Bへの電流パスが形成されることが抑制されると考えられ、ダイナミック耐圧の向上を図れる。なお、上記ソース電極92の両端92A,92Bの長手方向に隣接する領域下の2次元電子ガス除去領域151,152だけでなく、ドレイン電極91の両端91A,91Bに隣接する領域下にも2次元電子ガス除去領域(図示せず)を形成してもよい。また、上記ソース電極92またはドレイン電極91の長手方向の片方の端だけに長手方向に隣接する領域下に2次元電子ガス除去領域を形成してもよい。   Further, in the third embodiment, as shown in FIG. 7, a slight gap is provided on the outer peripheral side with respect to the curved portions 93B and 93C of the gate electrode 93 and at both ends 92A and 92B of the source electrode 92. On the other hand, the two-dimensional electron gas removal region 111 is formed with a slight gap (for example, 20 μm or less) outward in the longitudinal direction. However, as shown in FIG. 10, with respect to both ends 92A and 92B of the source electrode 92, The two-dimensional electron gas removal regions 151 and 152 may be formed with a slight gap (for example, 20 μm or less) outward in the longitudinal direction. The two-dimensional electron gas removal regions 151 and 152 have a transverse direction dimension substantially the same as the dimension of the source electrode 92 in the transverse direction, and are substantially rectangular. Even when the rectangular two-dimensional electron gas removal regions 151 and 152 are provided, current paths from both ends 92A and 92B of the source electrode 92 to both ends 91A and 91B of the drain electrode 91 may be formed. It is considered that the dynamic breakdown voltage can be improved. Note that not only the two-dimensional electron gas removal regions 151 and 152 below the region adjacent to the longitudinal direction of both ends 92A and 92B of the source electrode 92, but also two-dimensionally under the region adjacent to both ends 91A and 91B of the drain electrode 91. An electron gas removal region (not shown) may be formed. Further, a two-dimensional electron gas removal region may be formed under a region adjacent to the longitudinal direction only at one end in the longitudinal direction of the source electrode 92 or the drain electrode 91.

また、上記第3実施形態では、アンドープGaN層82に達するリセス108,109を形成することで上記2次元電子ガス除去領域111,111Aを形成したが、上記リセス108,109を形成する替わりに上記領域のGaN系積層体85に、ホウ素(B)または鉄(Fe)等の不純物を注入することで、上記2次元電子ガス除去領域111,111Aを形成してもよい。なお、上記ソース電極92の両端92A,92Bの長手方向に隣接する領域下の2次元電子ガス除去領域151,152だけでなく、ドレイン電極91の両端91A,91Bに隣接する領域下にも2次元電子ガス除去領域(図示せず)を形成してもよい。また、上記ソース電極92,ドレイン電極91の長手方向の片方の端だけに長手方向に隣接する領域下に2次元電子ガス除去領域を形成してもよい。   In the third embodiment, the two-dimensional electron gas removal regions 111 and 111A are formed by forming the recesses 108 and 109 reaching the undoped GaN layer 82. Instead of forming the recesses 108 and 109, the two-dimensional electron gas removal regions 111 and 111A are formed. The two-dimensional electron gas removal regions 111 and 111A may be formed by implanting impurities such as boron (B) or iron (Fe) into the GaN-based stacked body 85 in the region. Note that not only the two-dimensional electron gas removal regions 151 and 152 below the region adjacent to the longitudinal direction of both ends 92A and 92B of the source electrode 92, but also two-dimensionally under the region adjacent to both ends 91A and 91B of the drain electrode 91. An electron gas removal region (not shown) may be formed. Further, a two-dimensional electron gas removal region may be formed under the region adjacent to the longitudinal direction only at one end in the longitudinal direction of the source electrode 92 and the drain electrode 91.

また、上記2次元電子ガス除去領域111は、上記ゲート電極93の湾曲部93B,93Cに対して外周側へ間隙を隔てることなく隣り合っていてもよく、上記2次元電子ガス除去領域111,111Aは、上記ソース電極92の両端92A,92Bに対して長手方向外方へ間隙を隔てることなく隣り合っていてもよい。本明細書において、2次元電子ガス除去領域がソース電極やゲート電極に隣接しているとは、間隙を隔てることなく隣り合っている場合と、上記僅かな間隙(例えば、20μm以下)を隔てて隣り合っている場合とを含んでいる。   Further, the two-dimensional electron gas removal region 111 may be adjacent to the curved portions 93B and 93C of the gate electrode 93 without any gap to the outer peripheral side, and the two-dimensional electron gas removal region 111, 111A. May be adjacent to the both ends 92A, 92B of the source electrode 92 without any gap in the longitudinal direction outward. In this specification, the two-dimensional electron gas removal region is adjacent to the source electrode or the gate electrode when adjacent to each other without a gap from the small gap (for example, 20 μm or less). And the case where they are next to each other.

尚、上記第1〜第3実施形態において、フィンガー状のドレイン電極11,61,91を3本備え、フィンガー状のソース電極12,62,92を4本備えたが、フィンガー状のドレイン電極を2本備え、フィンガー状のソース電極を3本備えて、ドレイン電極とソース電極を長手方向と交差する短手方向に交互に配置してもよい。また、フィンガー状のドレイン電極を1本備え、フィンガー状のソース電極62を2本備えてもよく、フィンガー状のドレイン電極を3本以上備え、フィンガー状のドレイン電極を4本以上備えて、ドレイン電極とソース電極を上記短手方向に交互に配置してもよい。また、上記第1〜第3実施形態では、ゲート電極13,63,93が各フィンガー状ドレイン電極11,61,97を環状に取り囲む構造としたが、湾曲部13B,63B,93Bは必ずしも有していなくてもよい。もっとも、ゲート電極13,63,93が湾曲部13B,63B,93Bを有することで、ダイナミック耐圧試験時にドレイン電極11,61,91の端11A,61A,91Aへの電子流の集中を抑制できて、動的な耐圧の向上を図れる。   In the first to third embodiments, three finger-shaped drain electrodes 11, 61, 91 are provided and four finger-shaped source electrodes 12, 62, 92 are provided. Two, three finger-shaped source electrodes may be provided, and the drain electrode and the source electrode may be alternately arranged in the short direction intersecting the longitudinal direction. Also, it may have one finger-shaped drain electrode, two finger-shaped source electrodes 62, three or more finger-shaped drain electrodes, four or more finger-shaped drain electrodes, Electrodes and source electrodes may be alternately arranged in the short direction. In the first to third embodiments, the gate electrodes 13, 63, and 93 surround the finger-shaped drain electrodes 11, 61, and 97, but the curved portions 13B, 63B, and 93B are not necessarily provided. It does not have to be. However, since the gate electrodes 13, 63, 93 have the curved portions 13B, 63B, 93B, it is possible to suppress the concentration of electron flow to the ends 11A, 61A, 91A of the drain electrodes 11, 61, 91 during the dynamic withstand voltage test. Dynamic breakdown voltage can be improved.

また、上記第1〜第3実施形態において、基板1,51,81をSi基板としたが、Si基板に限らず、サファイヤ基板やSiC基板を用いてもよく、サファイヤ基板やSiC基板上に窒化物半導体層を成長させてもよいし、GaN基板にAlGaN層を成長させる等のように、Ga系半導体からなる基板上にGa系半導体層を成長させてもよい。また、適宜、バッファ層を基板と各層間に形成してもよい。また、アンドープGaN層2,52,82とアンドープAlGaN層3,53,83との間に、AlNで作製したヘテロ改善層を形成してもよい。また、上記アンドープAlGaN層3,53,83上にGaNキャップ層を形成してもよい。また、上記第1〜第3実施形態では、アンドープGaN層に達するリセスを形成し、このリセスにドレイン電極とソース電極をオーミック電極として形成したが、上記リセスを形成せずに上記アンドープGaN層上のアンドープAlGaN層上にドレイン電極とソース電極を形成し、アンドープAlGaN層の層厚を薄くすることでドレイン電極とソース電極がオーミック電極になるようにしてもよい。   In the first to third embodiments, the substrates 1, 51 and 81 are Si substrates. However, the substrate is not limited to the Si substrate, and a sapphire substrate or SiC substrate may be used, and nitriding is performed on the sapphire substrate or SiC substrate. A physical semiconductor layer may be grown, or a Ga-based semiconductor layer may be grown on a substrate made of a Ga-based semiconductor, such as an AlGaN layer grown on a GaN substrate. Further, a buffer layer may be appropriately formed between the substrate and each layer. A hetero improvement layer made of AlN may be formed between the undoped GaN layers 2, 52, 82 and the undoped AlGaN layers 3, 53, 83. Further, a GaN cap layer may be formed on the undoped AlGaN layers 3, 53, 83. In the first to third embodiments, the recess reaching the undoped GaN layer is formed, and the drain electrode and the source electrode are formed as ohmic electrodes in the recess. However, the recess is not formed on the undoped GaN layer. A drain electrode and a source electrode may be formed on the undoped AlGaN layer, and the drain electrode and the source electrode may be ohmic electrodes by reducing the thickness of the undoped AlGaN layer.

また、上記第1〜第3実施形態では、ゲート電極13,63,93をTiNで作製したが、WNで作製してもよい。また、ゲート電極をTi/AuやNi/Auで作製してもよい。また、上記第1〜第3実施形態では、このドレイン電極11,61,91とソース電極12,62,92は、一例として、Ti/Al/TiN電極としたが、Ti/Al電極としてもよく、Hf/Al電極としてもよく、Ti/AlCu/TiN電極としてもよい。また、上記ドレイン電極,ソース電極としては、Ti/AlまたはHf/Al上にNi/Auを積層したものとしてもよく、Ti/AlまたはHf/Al上にPt/Auを積層したものとしてもよく、Ti/AlまたはHf/Al上にAuを積層したものとしてもよい。   In the first to third embodiments, the gate electrodes 13, 63, 93 are made of TiN, but may be made of WN. The gate electrode may be made of Ti / Au or Ni / Au. In the first to third embodiments, the drain electrodes 11, 61, 91 and the source electrodes 12, 62, 92 are Ti / Al / TiN electrodes as an example, but may be Ti / Al electrodes. A Hf / Al electrode or a Ti / AlCu / TiN electrode may be used. In addition, the drain electrode and the source electrode may be a laminate of Ni / Au on Ti / Al or Hf / Al, or a laminate of Pt / Au on Ti / Al or Hf / Al. In addition, Au may be laminated on Ti / Al or Hf / Al.

また、上記第1〜第3実施形態では、保護膜7,57,87をSiNで作製したが、SiO、Alなどで作製してもよく、SiN膜上にSiO膜を積層した積層膜としてもよい。 In the above-mentioned first to third embodiments, the protective film 7,57,87 produced in SiN, may be made of such SiO 2, Al 2 O 3, stacking an SiO 2 film on the SiN film A laminated film may be used.

また、この発明の電界効果トランジスタにおけるGaN系積層体は、AlInGa1−X−YN(X≧0、Y≧0、0≦X+Y<1)で表されるGaN系半導体層を含むものでもよい。すなわち、GaN系積層体は、AlGaN、GaN、InGaN等を含むものでもよい。 In the field effect transistor of the present invention, the GaN-based stacked body includes a GaN-based semiconductor layer represented by Al X In Y Ga 1- XYN (X ≧ 0, Y ≧ 0, 0 ≦ X + Y <1). It may be included. That is, the GaN-based laminate may include AlGaN, GaN, InGaN, or the like.

また、ノーマリオンタイプのHFETについて説明したがノーマリオフタイプでも同様の効果が得られる。またショットキーゲートで説明したが絶縁ゲート構造でも構わない。   Although the normally-on type HFET has been described, a normally-off type can achieve the same effect. Further, although the Schottky gate has been described, an insulated gate structure may be used.

この発明の具体的な実施の形態について説明したが、この発明は上記実施形態に限定されるものではなく、この発明の範囲内で種々変更して実施することができる。   Although specific embodiments of the present invention have been described, the present invention is not limited to the above-described embodiments, and various modifications can be made within the scope of the present invention.

1,51,81 Si基板
2,52,82 アンドープGaN層
3,53,83 アンドープAlGaN層
5,55,85 GaN系積層体
6,56,86 2DEG(2次元電子ガス)
7,57,87 SiN保護膜
8,58,88 層間絶縁膜
11,61,91 ドレイン電極
11A,11B,61A,61B,91A,91B 端
12,62,92 ソース電極
12A,12B,62A,62B,92A,92B 端
13,63,93 ゲート電極
13A,63A,93A 長手方向延在部
13B,13C,63B,93B,93C 湾曲部
15,65,95 ドレイン配線
17,18,67,68,71,76,97,98 スルーホール
20,73,103 ソース配線
108,109 リセス
111,111A 2次元電子ガス除去領域
1,51,81 Si substrate 2,52,82 Undoped GaN layer 3,53,83 Undoped AlGaN layer 5,55,85 GaN-based laminate 6,56,86 2DEG (two-dimensional electron gas)
7, 57, 87 SiN protective film 8, 58, 88 Interlayer insulating film 11, 61, 91 Drain electrode 11A, 11B, 61A, 61B, 91A, 91B End 12, 62, 92 Source electrode 12A, 12B, 62A, 62B, 92A, 92B Ends 13, 63, 93 Gate electrodes 13A, 63A, 93A Longitudinal extending portions 13B, 13C, 63B, 93B, 93C Bending portions 15, 65, 95 Drain wiring 17, 18, 67, 68, 71, 76 , 97, 98 Through hole 20, 73, 103 Source wiring 108, 109 Recess 111, 111A Two-dimensional electron gas removal region

Claims (3)

ヘテロ接合を有するGaN系積層体と、
上記GaN系積層体上に形成されているフィンガー状のドレイン電極と、
上記GaN系積層体上に、上記ドレイン電極に対して、上記ドレイン電極がフィンガー状に延在している方向である長手方向と交差する方向に隣り合うように形成されていると共に上記長手方向に延在しているフィンガー状のソース電極と、
平面視において、上記ドレイン電極とソース電極との間に形成されたゲート電極と
を備え、
上記ソース電極の長手方向の長さが上記ドレイン電極の長手方向の長さよりも短く、かつ、
上記ソース電極の長手方向の一端から上記長手方向と直交する短手方向に伸ばした仮想線が、上記ドレイン電極と接しているか、もしくは上記ドレイン電極と交差しており、
上記ソース電極の長手方向の他端から上記長手方向と直交する短手方向に伸ばした仮想線が、上記ドレイン電極と接しているか、もしくは上記ドレイン電極と交差し
上記GaN系積層体上に形成された絶縁層と、
上記絶縁層上に形成されたソース配線と
を備え、
上記ソース電極は、
上記絶縁層に形成されたスルーホールを経由して上記ソース配線に電気的に接続され、 上記フィンガー状のドレイン電極および上記フィンガー状のソース電極をそれぞれ複数備え、
上記複数のフィンガー状のドレイン電極と上記複数のフィンガー状のソース電極とが上記長手方向と交差する方向に交互に配置されており、
さらに、上記絶縁層上に形成されたドレイン配線を備え、
上記ドレイン電極は、
上記絶縁層に形成されたスルーホールを経由して上記ドレイン配線に電気的に接続されていることを特徴とするヘテロ接合電界効果トランジスタ。
A GaN-based laminate having a heterojunction;
A finger-like drain electrode formed on the GaN-based laminate;
On the GaN-based laminate, the drain electrode is formed so as to be adjacent to the longitudinal direction, which is the direction in which the drain electrode extends in a finger shape, and in the longitudinal direction. Extending finger-like source electrode; and
In plan view, comprising a gate electrode formed between the drain electrode and the source electrode,
The length in the longitudinal direction of the source electrode is shorter than the length in the longitudinal direction of the drain electrode, and
An imaginary line extending in a short direction perpendicular to the longitudinal direction from one end in the longitudinal direction of the source electrode is in contact with the drain electrode or intersects the drain electrode,
An imaginary line extending from the other end in the longitudinal direction of the source electrode in a short direction perpendicular to the longitudinal direction is in contact with the drain electrode or intersects the drain electrode ,
An insulating layer formed on the GaN-based laminate;
A source wiring formed on the insulating layer;
With
The source electrode is
Electrically connected to the source wiring via through holes formed in the insulating layer, each having a plurality of finger-shaped drain electrodes and finger-shaped source electrodes;
The plurality of finger-shaped drain electrodes and the plurality of finger-shaped source electrodes are alternately arranged in a direction intersecting the longitudinal direction,
Furthermore, a drain wiring formed on the insulating layer is provided,
The drain electrode is
A heterojunction field effect transistor, wherein the heterojunction field effect transistor is electrically connected to the drain wiring via a through hole formed in the insulating layer .
請求項1に記載のヘテロ接合電界効果トランジスタにおいて、
上記ゲート電極は、
平面視において、上記フィンガー状のドレイン電極と上記フィンガー状のソース電極との間で長手方向に延在していると共に上記ドレイン電極の長手方向の両側の端部を囲むように延在していることを特徴とするヘテロ接合電界効果トランジスタ。
The heterojunction field effect transistor of claim 1 ,
The gate electrode is
In plan view, it extends in the longitudinal direction between the finger-shaped drain electrode and the finger-shaped source electrode, and extends so as to surround both ends in the longitudinal direction of the drain electrode. A heterojunction field effect transistor characterized by the above.
請求項1または2に記載のヘテロ接合電界効果トランジスタにおいて、
上記フィンガー状のソース電極の長手方向の端に長手方向外側に隣接する領域の下のGaN系積層体に、2次元電子ガスが存在していない2次元電子ガス除去領域が形成されていることを特徴とするヘテロ接合電界効果トランジスタ。
The heterojunction field effect transistor according to claim 1 or 2 ,
A two-dimensional electron gas removal region in which no two-dimensional electron gas exists is formed in the GaN-based laminate below the region adjacent to the outside in the longitudinal direction at the longitudinal end of the finger-shaped source electrode. Heterojunction field effect transistor characterized.
JP2012216726A 2012-09-28 2012-09-28 Field effect transistor Active JP5604490B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012216726A JP5604490B2 (en) 2012-09-28 2012-09-28 Field effect transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012216726A JP5604490B2 (en) 2012-09-28 2012-09-28 Field effect transistor

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2011108463A Division JP2012238808A (en) 2011-05-13 2011-05-13 Field-effect transistor

Publications (2)

Publication Number Publication Date
JP2013021361A JP2013021361A (en) 2013-01-31
JP5604490B2 true JP5604490B2 (en) 2014-10-08

Family

ID=47692408

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012216726A Active JP5604490B2 (en) 2012-09-28 2012-09-28 Field effect transistor

Country Status (1)

Country Link
JP (1) JP5604490B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9923069B1 (en) 2017-02-28 2018-03-20 Panasonic Intellectual Property Management Co., Ltd. Nitride semiconductor device

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7265399B2 (en) * 2004-10-29 2007-09-04 Cree, Inc. Asymetric layout structures for transistors and methods of fabricating the same
JP2010040812A (en) * 2008-08-06 2010-02-18 Toshiba Corp Semiconductor device
JP5656644B2 (en) * 2008-12-19 2015-01-21 株式会社アドバンテスト Semiconductor device, semiconductor device manufacturing method and switch circuit
JP2010245351A (en) * 2009-04-07 2010-10-28 Toshiba Corp Semiconductor device

Also Published As

Publication number Publication date
JP2013021361A (en) 2013-01-31

Similar Documents

Publication Publication Date Title
EP2975647B1 (en) Semiconductor device
JP5662367B2 (en) Nitride semiconductor device and manufacturing method thereof
WO2012157480A1 (en) Field-effect transistor
JP6106807B2 (en) Field effect transistor
US9070661B2 (en) Semiconductor device including a strain relaxation film
US9269803B2 (en) Semiconductor device
WO2016098391A1 (en) Field effect transistor
JP2022191421A (en) Semiconductor device
JP5948500B2 (en) Heterojunction field effect transistor
KR20150020105A (en) Semiconductor device and method of manufacturing the same
US20110204380A1 (en) Nitride-based fet
JP5629736B2 (en) Field effect transistor
JP7161915B2 (en) semiconductor equipment
JP2014078561A (en) Nitride semiconductor schottky barrier diode
JP5604490B2 (en) Field effect transistor
KR20150107552A (en) Semiconductor device
WO2012157482A1 (en) Field-effect transistor
JP2015038935A (en) Nitride semiconductor device
JP2015082605A (en) Nitride semiconductor device
JP2018195845A (en) Semiconductor device
TW201712865A (en) Semiconductor device
JP2017118097A (en) Field effect transistor
JP6298746B2 (en) Field effect transistor
JP5765143B2 (en) High electron mobility transistor and manufacturing method thereof
JP2015002330A (en) Nitride semiconductor device

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140128

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140319

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140729

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140825

R150 Certificate of patent or registration of utility model

Ref document number: 5604490

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: R3D03

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250