JP2014078561A - Nitride semiconductor schottky barrier diode - Google Patents
Nitride semiconductor schottky barrier diode Download PDFInfo
- Publication number
- JP2014078561A JP2014078561A JP2012224325A JP2012224325A JP2014078561A JP 2014078561 A JP2014078561 A JP 2014078561A JP 2012224325 A JP2012224325 A JP 2012224325A JP 2012224325 A JP2012224325 A JP 2012224325A JP 2014078561 A JP2014078561 A JP 2014078561A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- anode
- schottky
- nitride semiconductor
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
Description
この発明は、窒化物半導体層にショットキ接合するショットキ電極を有する窒化物半導体ショットキバリアダイオードに関する。 The present invention relates to a nitride semiconductor Schottky barrier diode having a Schottky electrode that forms a Schottky junction with a nitride semiconductor layer.
特許文献1に記載されたショットキダイオードは、GaN電子走行層と、これに積層されたAlGaN電子供給層と、AlGaN電子供給層の表面に間隔を開けて形成されたオーミックアノード電極およびオーミックカソード電極と、これらの間においてAlGaN電子供給層に形成されたリセス内に絶縁膜を介して配置されたショットキアノード電極とを含む。ショットキアノード電極は、絶縁膜を挟んでAlGaN電子供給層に対向することによって、MIS(Metal Insulator Semiconductor)構造を構成している。ショットキアノード電極がリセス内に配置されていることによって、電子走行層内に形成される二次元電子ガスが遮断され、それによって、ノーマリオフ型のダイオードが実現されている。ショットキアノード電極は、オーミックアノード電極に短絡されている。そのため、オーミックアノード電極およびオーミックカソード電極の間に順方向電圧が印加されると、ショットキアノード電極の直下に電子が誘起され、それによって、アノード−カソード間を導通させるチャネルが形成される。
The Schottky diode described in
特許文献1におけるショットキアノード電極は、MIS構造を形成するゲート電極であり、半導体層にショットキ接合しているわけではない。また、MIS構造下の電子はリセスによって空乏化されている。そのため、順方向電圧に対する電流の特性は、ノーマリオフ型のHEMTのId−Vg特性を反映した特性となる。より具体的には、順方向電圧の増加に伴って緩やかに電流が立ち上がる特性となり、半導体層(電子供給層)にショットキ接合する電極を有するショットキバリアダイオードに比較すると、電流の立ち上がりが緩慢であり、かつ、順方向立ち上がり電圧が高くなる。
The Schottky anode electrode in
一方、電子供給層にショットキ接合するアノードショットキ電極を有するショットキバリアダイオードにおいては、順方向立ち上がり電圧および逆方向耐圧が、ショットキ接合のバリアハイトに依存する。すなわち、バリアハイトを高くすれば順方向立ち上がり電圧が高くなるが、逆方向耐圧を高くできる。バリアハイトを低くすれば、順方向立ち上がり電圧を低くできるが、逆方向耐圧が低くなる。つまり、順方向特性と逆方向耐圧とはトレードオフの関係にあり、両立が難しい。 On the other hand, in a Schottky barrier diode having an anode Schottky electrode that performs Schottky junction with the electron supply layer, the forward rising voltage and the reverse breakdown voltage depend on the barrier height of the Schottky junction. That is, if the barrier height is increased, the forward rising voltage increases, but the reverse breakdown voltage can be increased. If the barrier height is lowered, the forward rise voltage can be lowered, but the reverse breakdown voltage is lowered. In other words, the forward characteristics and the reverse breakdown voltage are in a trade-off relationship, and it is difficult to achieve both.
この発明は、良好な順方向特性と逆方向耐圧とを両立した窒化物半導体ショットキバリアダイオードを提供する。 The present invention provides a nitride semiconductor Schottky barrier diode having both good forward characteristics and reverse breakdown voltage.
上記の目的を達成するための請求項1記載の発明は、窒化物半導体からなる電子走行層と、前記電子走行層とは組成の異なる窒化物半導体からなり、前記電子走行層上に形成された電子供給層と、前記電子供給層の表面にショットキ接合したアノードショットキ電極と、前記アノードショットキ電極から間隔を開けて形成され、前記電子供給層の表面にオーミック接合したカソードオーミック電極と、前記アノードショットキ電極と前記カソードオーミック電極との間において前記電子供給層の表面を覆う絶縁膜と、前記絶縁膜上に形成され、前記アノードショットキ電極と電気的に短絡され、逆方向電圧印加時に前記アノードショットキ電極と前記カソードオーミック電極との間のチャネル(電流経路)を遮断するゲート電極とを含む、窒化物半導体ショットキバリアダイオードである。
In order to achieve the above object, an invention according to
電子走行層と電子供給層とは組成が異なるので、それらの界面にヘテロ接合が形成され、その界面に近い電子走行層内に二次元電子ガスが形成される。電子供給層の表面には、アノードショットキ電極とカソードオーミック電極とが、互いに間隔を開けて形成されている。アノードショットキ電極は電子供給層の表面にショットキ接合しており、カソードオーミック電極は電子供給層の表面にオーミック接合している。そこで、アノードショットキ電極とカソードオーミック電極との間に、ショットキ接合のバリアハイトによって定まる順方向立ち上がり電圧以上の電圧を与えると、アノードショットキ電極とカソードオーミック電極との間が、二次元電子ガスをチャネルとして接続される。 Since the electron transit layer and the electron supply layer have different compositions, a heterojunction is formed at the interface between them, and a two-dimensional electron gas is formed in the electron transit layer near the interface. On the surface of the electron supply layer, an anode Schottky electrode and a cathode ohmic electrode are formed at a distance from each other. The anode Schottky electrode is Schottky bonded to the surface of the electron supply layer, and the cathode ohmic electrode is ohmic bonded to the surface of the electron supply layer. Therefore, when a voltage higher than the forward rising voltage determined by the barrier height of the Schottky junction is applied between the anode Schottky electrode and the cathode ohmic electrode, the two-dimensional electron gas is used as a channel between the anode Schottky electrode and the cathode ohmic electrode. Connected.
一方、アノードショットキ電極とカソードオーミック電極との間には、アノードショットキ電極に電気的に短絡されたゲート電極が配置されている。ゲート電極は、絶縁膜を挟んで電子供給層に対向している。アノードショットキ電極とカソードオーミック電極との間に逆方向の電圧が印加されると、ゲート電極はアノードショットキ電極と同電位であるので、ゲート電極直下の二次元電子ガスが遮断される。これにより、二次元電子ガスによって形成されるアノード−カソード間のチャネルが遮断されるので、逆方向電流を遮断することができる。それによって、高い逆方向耐圧を実現できる。 On the other hand, a gate electrode electrically short-circuited to the anode Schottky electrode is disposed between the anode Schottky electrode and the cathode ohmic electrode. The gate electrode is opposed to the electron supply layer with the insulating film interposed therebetween. When a reverse voltage is applied between the anode Schottky electrode and the cathode ohmic electrode, the gate electrode is at the same potential as the anode Schottky electrode, so that the two-dimensional electron gas immediately below the gate electrode is blocked. Thereby, since the channel between the anode and the cathode formed by the two-dimensional electron gas is blocked, the reverse current can be blocked. Thereby, a high reverse breakdown voltage can be realized.
このように、この発明によれば、順方向バイアスが印加されたときには、アノードショットキ電極と電子供給層との間のショットキ接合のバリアハイトに応じた特性で電流が立ち上がる。一方、逆方向バイアスが印加されたときには、ゲート電極の働きによって、二次元電子ガスで形成されるチャネルが遮断され、これによって、逆方向耐圧を高めることができる。よって、ショットキ接合のバリアハイトを低くして順方向立ち上がり電圧を低くしながら、高い逆方向耐圧を実現した窒化物半導体ショットキバリアダイオードを実現できる。しかも、順方向電流の立ち上がり特性は、ショットキ接合により規定されるので、急峻な立ち上がり特性となる。このようにして、良好な順方向特性と高い逆方向耐圧とを両立できる。 Thus, according to the present invention, when a forward bias is applied, a current rises with a characteristic corresponding to the barrier height of the Schottky junction between the anode Schottky electrode and the electron supply layer. On the other hand, when a reverse bias is applied, the channel formed by the two-dimensional electron gas is blocked by the action of the gate electrode, whereby the reverse breakdown voltage can be increased. Therefore, it is possible to realize a nitride semiconductor Schottky barrier diode that realizes a high reverse breakdown voltage while reducing the forward rise voltage by lowering the barrier height of the Schottky junction. In addition, since the rising characteristic of the forward current is defined by the Schottky junction, it becomes a steep rising characteristic. In this way, it is possible to achieve both good forward characteristics and high reverse breakdown voltage.
請求項2記載の発明は、前記ゲート電極が、前記アノードショットキ電極と前記カソードオーミック電極との間に逆方向電圧が印加されたときに、前記電子走行層内の二次元電子ガスを前記アノードショットキ電極側と前記カソードオーミック電極側とに分離するように前記絶縁膜上に配置されている、請求項1に記載の窒化物半導体ショットキバリアダイオードである。
According to a second aspect of the present invention, when a reverse voltage is applied to the gate electrode between the anode Schottky electrode and the cathode ohmic electrode, the two-dimensional electron gas in the electron transit layer is converted into the anode Schottky. 2. The nitride semiconductor Schottky barrier diode according to
この構成によって、逆方向バイアス印加時には、ゲート電極の直下で、二次元電子ガスがアノード側とカソード側とに分離される。これにより、逆方向電流を確実に遮断できるから、逆方向耐圧を効果的に高めることができる。
請求項3記載の発明は、前記絶縁膜が、前記ゲート電極の下に配置された第1部分と、前記ゲート電極が配置されていない領域の第2部分とを含み、前記第1部分の膜厚が前記第2部分の膜厚よりも小さい、請求項1または2に記載の窒化物半導体ショットキバリアダイオードである。
With this configuration, when a reverse bias is applied, the two-dimensional electron gas is separated into the anode side and the cathode side immediately below the gate electrode. Thus, the reverse current can be reliably interrupted, so that the reverse breakdown voltage can be effectively increased.
According to a third aspect of the present invention, the insulating film includes a first portion disposed under the gate electrode and a second portion of a region where the gate electrode is not disposed, and the film of the
この構成により、ゲート電極の下の第1部分の膜厚が小さいので、逆方向バイアス印加時には、ゲート電極直下の二次元電子ガスを確実に消失させることができる。それとともに、ゲート電極が配置されていない第2部分の膜厚が大きいので、この膜厚の大きな第2部分によって電子供給層の表面を確実に保護することができる。
請求項4記載の発明は、前記第1部分が第1絶縁膜を含み、前記第2部分が前記第1絶縁膜とは異なる絶縁材料からなる第2絶縁膜を含む、請求項3に記載の窒化物半導体ショットキバリアダイオードである。
With this configuration, since the film thickness of the first portion under the gate electrode is small, the two-dimensional electron gas directly under the gate electrode can be surely lost when a reverse bias is applied. At the same time, since the thickness of the second portion where the gate electrode is not disposed is large, the surface of the electron supply layer can be reliably protected by the second portion having the large thickness.
According to a fourth aspect of the present invention, the first portion includes a first insulating film, and the second portion includes a second insulating film made of an insulating material different from the first insulating film. It is a nitride semiconductor Schottky barrier diode.
この構成によれば、互いに異なる絶縁材料からなる第1絶縁膜および第2絶縁膜を用いて第1および第2部分をそれぞれ形成できる。これにより、第1および第2絶縁膜の膜厚をそれぞれ正確に制御することができる。とくに、第1部分に含まれる第1絶縁膜の膜厚を正確に制御することによって、ゲート電極によるチャネル遮断特性を正確に制御することができる。 According to this configuration, the first and second portions can be formed using the first insulating film and the second insulating film made of different insulating materials. Thereby, the film thicknesses of the first and second insulating films can be accurately controlled. In particular, by accurately controlling the film thickness of the first insulating film included in the first portion, the channel cutoff characteristic by the gate electrode can be accurately controlled.
請求項5記載の発明は、前記第1絶縁膜が、Al2O3またはAlNからなる、請求項4記載の窒化物半導体ショットキバリアダイオードである。Al2O3またはAlNからなる第1絶縁膜は、ALD(Atomic Layer Deposition)法によって形成することができるので、正確に膜厚を制御することができる。これにより、ゲート直下の第1部分の膜厚が正確に制御された絶縁膜を電子供給層上に配置できるので、ゲート電極によるチャネル遮断特性を一層正確に制御することができる。
The invention according to
請求項6記載の発明は、前記第2絶縁膜が、SiおよびNを含む絶縁材料からなり、前記ゲート電極が配置されていない領域で前記電子供給層の表面に接している、請求項4または5に記載の窒化物半導体ショットキバリアダイオードである。この構成によれば、ゲート直下以外の領域で電子供給層に接する第2絶縁膜にSiおよびNが含まれているので、電流コラプスを抑制することができる。 According to a sixth aspect of the present invention, the second insulating film is made of an insulating material containing Si and N, and is in contact with the surface of the electron supply layer in a region where the gate electrode is not disposed. 5. The nitride semiconductor Schottky barrier diode according to 5. According to this configuration, Si and N are contained in the second insulating film that is in contact with the electron supply layer in a region other than directly under the gate, so that current collapse can be suppressed.
請求項7記載の発明は、前記第1部分の膜厚が100nm以下である、請求項3〜6のいずれか一項に記載の窒化物半導体ショットキバリアダイオードである。この構成により、逆方向バイアスが印加されたときに、ゲート電極直下の二次元電子ガスを確実に消失させることができる。
請求項8記載の発明は、前記絶縁膜が、SiおよびNを含む、請求項1〜3のいずれか一項に記載の窒化物半導体ショットキバリアダイオードである。この構成により、電子供給層の表面に接する絶縁膜がSiおよびNを含むので、電流コラプスを抑制できる。
The invention according to
The invention according to claim 8 is the nitride semiconductor Schottky barrier diode according to any one of
請求項9記載の発明は、前記ゲート電極と前記アノードショットキ電極との距離が、前記ゲート電極と前記カソードオーミック電極との間の距離よりも短い、請求項1〜8のいずれか一項に記載の窒化物半導体ショットキバリアダイオードである。
この構成によれば、アノードショットキ電極とゲート電極とを短絡する構造を容易に形成できる。また、たとえば、ゲート電極によってアノードショットキ電極を取り囲み、二次元電子ガスを確実に遮断する構造を作りやすい。すなわち、アノードショットキ電極を取り囲むゲート電極の全長を短くできる。
The invention according to claim 9 is the method according to any one of
According to this configuration, a structure for short-circuiting the anode Schottky electrode and the gate electrode can be easily formed. In addition, for example, it is easy to make a structure in which the anode Schottky electrode is surrounded by the gate electrode to reliably block the two-dimensional electron gas. That is, the total length of the gate electrode surrounding the anode Schottky electrode can be shortened.
請求項10記載の発明は、前記ゲート電極が、前記電子供給層の主面を見下ろす平面視において、前記アノードショットキ電極を取り囲むように配置されている、請求項1〜9のいずれか一項に記載の窒化物半導体ショットキバリアダイオードである。この構成により、ゲート電極の直下において、二次元電子ガスを、アノードショットキ電極側とカソードオーミック電極側とに確実に分離し、アノード−カソード間のチャネルを遮断できる。
The invention according to
請求項11記載の発明は、前記ゲート電極が、前記アノードショットキ電極と一体化している、請求項1〜10のいずれか一項に記載の窒化物半導体ショットキバリアダイオードである。この構成によれば、アノードショットキ電極と電気的に短絡したゲート電極を容易に形成できる。より具体的には、ゲート電極を形成するための特別の工程を追加することなく、アノードショットキ電極を形成するときに、同時に、ゲート電極を形成できる。
The invention according to
請求項12記載の発明は、前記アノードショットキ電極が、前記電子供給層の主面を見下ろす平面視において櫛歯状に形成された櫛歯アノード電極部を有し、前記カソードオーミック電極が、前記電子供給層の主面を見下ろす平面視において前記櫛歯アノード電極部と噛み合う櫛歯状に形成された櫛歯カソード電極部を有している、請求項1〜11のいずれか一項に記載の窒化物半導体ショットキバリアダイオードである。この構成によれば、アノードショットキ電極とカソードオーミック電極との対向長を長くすることができるので、チャネル幅が広くなり、それに応じて、電流容量を大きくすることができる。これにより、順方向特性を向上できる。
According to a twelfth aspect of the present invention, the anode Schottky electrode includes a comb-like anode electrode portion formed in a comb-teeth shape in a plan view overlooking the main surface of the electron supply layer, and the cathode ohmic electrode includes the electron ohmic electrode. The nitriding according to any one of
請求項13記載の発明は、前記電子走行層がGaNからなり、前記電子供給層がAlGaNからなっている、請求項1〜12のいずれか一項に記載の窒化物半導体ショットキバリアダイオードである。この構成によれば、GaN電子走行層とAlGaN電子供給層との界面付近のGaN電子走行層内に良好な二次元電子ガスを形成できる。それによって、良好な順方向特性を実現できる。
The invention according to
以下では、この発明の実施の形態を、添付図面を参照して詳細に説明する。
図1は、この発明の第1の実施形態に係る窒化物半導体ショットキバリアダイオードの構成を説明するための図解的な断面図である。この窒化物半導体ショットキバリアダイオード101は、基板1と、基板1の表面に形成された電子走行層2と、電子走行層2の表面に形成された電子供給層3と、電子供給層3の表面にショットキ接合したアノードショットキ電極5と、電子供給層3の表面にオーミック接触したカソードオーミック電極6と、電子供給層3の表面を覆う絶縁膜10と、ゲート電極7とを備えている。
Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings.
FIG. 1 is a schematic cross-sectional view for explaining the configuration of a nitride semiconductor Schottky barrier diode according to the first embodiment of the present invention. The nitride semiconductor
電子走行層2および電子供給層3は、いずれも窒化物半導体からなり、それらの組成は互いに異なっている。この実施形態では、電子走行層2はGaNからなり、電子供給層3はAlGaNからなっている。これらの組成の異なる電子走行層2および電子供給層3は、それらの界面にヘテロ接合を形成しており、それによって、電子走行層2および電子供給層3の界面に近い電子走行層2内には二次元電子ガス(2DEG)4が形成されている。電子走行層2を支持する基板1は、この実施形態ではシリコン基板である。
The
アノードショットキ電極5は、電子供給層3を構成する窒化物半導体との間にショットキ接合を形成することができる金属材料からなる。このような金属材料としては、Ti,Cr,Mo,Ni,Pd,Ptを含む群から選択される一つ以上を含む金属が用いられてもよい。カソードオーミック電極6は、電子供給層3の表面に沿ってアノードショットキ電極5から所定の間隔を開けて配置されている。カソードオーミック電極6は、電子供給層3の表面にオーミック接合する金属からなる。この実施形態では、カソードオーミック電極は、電子供給層3に接するTi層とこのTi層上に積層されたAl層とを含む積層電極構造を有している。
The
絶縁膜10は、アノードショットキ電極5とカソードオーミック電極6との間において電子供給層3の表面を覆うように形成されている。より具体的には、絶縁膜10は、アノードショットキ電極5が配置されるアノード開口15とカソードオーミック電極6が配置されるカソード開口16とを有しており、これらの開口15,16以外の領域において電子供給層3の表面に接している。
The insulating
絶縁膜10の上に、ゲート電極7が配置されている。したがって、ゲート電極7は、絶縁膜10を介して電子供給層3に対向している。より詳細に説明すると、ゲート電極7は、アノードショットキ電極5とカソードオーミック電極6との間に配置されている。そして、ゲート電極7は、アノードショットキ電極5と電気的に短絡されている。それによって、ゲート電極7は、アノードショットキ電極5およびカソードオーミック電極6の間に逆方向電圧が印加されたときに、アノードショットキ電極5とカソードオーミック電極6との間のチャネル(電流経路)を遮断する。より具体的には、ゲート電極7は、絶縁膜10および電子供給層3を介して二次元電子ガス4に対向していて、逆方向電圧が印加されたときに、当該二次元電子ガス4をアノードショットキ電極5側とカソードオーミック電極6側とに分離する。それによって、アノードショットキ電極5およびカソードオーミック電極6間のチャネルが遮断されることになる。
A
アノードショットキ電極5、カソードオーミック電極6およびゲート電極7ならびに絶縁膜10を覆うように、たとえばSiO2からなる層間絶縁膜20が形成されている。この層間絶縁膜20上に、たとえばAl合金膜からなるアノード配線膜35およびカソード配線膜36が形成されている。アノード配線膜35およびカソード配線膜36は、層間絶縁膜20上で互いに分離されている。アノード配線膜35は、層間絶縁膜20に形成されたアノードコンタクト孔25およびゲートコンタクト孔27をそれぞれ介してアノードショットキ電極5およびゲート電極7に接続されている。よって、アノードショットキ電極5およびゲート電極7は、アノード配線膜35を介して短絡されている。カソード配線膜36は、層間絶縁膜20に形成されたカソードコンタクト孔26を介してカソードオーミック電極6に接続されている。
An interlayer insulating
ゲート電極7は、この実施形態では、アノードショットキ電極5からカソードオーミック電極6側に所定の間隔を開けて配置されている。アノードショットキ電極5からゲート電極7までの距離d1は、ゲート電極7からカソードオーミック電極6までの距離d2よりも短くなっている。
絶縁膜10は、ゲート電極7の直下に配置された第1部分10Aと、それ以外の第2部分10Bとを含む。第1部分10Aの膜厚T1は第2部分10Bの膜厚T2よりも小さくされている。さらに詳細に説明すると、絶縁膜10は第1部分10Aを構成する第1絶縁膜11と第2部分10Bの大半を構成する第2絶縁膜12とを有している。
In this embodiment, the
The insulating
第1絶縁膜11は、ゲート電極7の底面および側面を覆い、さらにゲート電極7の周囲において第2絶縁膜12の表面を覆っている。ゲート電極7の底面において、第1絶縁膜11はゲート電極7と電子供給層3との間に介在されている。第2絶縁膜12は、第1絶縁膜11とアノードショットキ電極5およびカソードオーミック電極6との間の領域に渡って形成されており、アノードショットキ電極5およびカソードオーミック電極6に接している。
The first insulating
第1絶縁膜11は、ALD( Atomic Layer Deposition )法によって形成できる材料で構成されていることが好ましく、具体的にはAl2O3またはAlNで構成されていることが好ましい。それによって、第1絶縁膜11の膜厚を精密に(原子レベルで)制御することができるので、ゲート電極7から広がる電界を二次元電子ガス4に対して効果的に作用させることができる。
The first insulating
第2絶縁膜12は、SiおよびNを含む絶縁材料、より具体的にはSiNで構成されていることが好ましい。それによって、電子供給層3の表面の大部分をSiおよびNを含む絶縁材料で覆うことができ、電流コラプスを抑制することができる。
第1部分10Aを構成する第1絶縁膜11の膜厚T1は100nm以下であることが好ましい。それにより、アノード−カソード間に逆方向バイアスが印加されたときに、ゲート電極7の直下の二次元電子ガス4を確実に消失させて、アノード−カソード間のチャネルを遮断することができる。
The second insulating
The film thickness T1 of the first insulating
図2は、アノードショットキ電極5、カソードオーミック電極6およびゲート電極7の配置を説明するための図解的な平面図であり、電子供給層3の表面(主面)の法線方向(電子供給層3の層厚方向)からみた構成が示されている。アノードショットキ電極5は、矩形状のアノード外部接続部51と、アノード外部接続部51の一辺から互いに平行に延びた櫛歯アノード電極部52とを備えている。アノード外部接続部51はほぼ矩形に形成された基板1の一辺1aに沿って長尺方向を設定し、当該基板1の一辺1aの近傍に配置されている。櫛歯アノード電極部52は、基板1の前記一辺1aと対向する別の一辺1bに向かって直線状に延びた複数の細線状のアノード電極片53で構成されている。アノード電極片53は、アノード外部接続部51の長手方向に沿って等しい間隔を開けて配置されており、互いに平行である。
FIG. 2 is a schematic plan view for explaining the arrangement of the
一方、カソードオーミック電極6は、矩形状のカソード外部接続部61と、このカソード外部接続部61から互いに平行に延びた複数本のカソード電極片63で構成された櫛歯カソード電極部62とを含む。櫛歯カソード電極部62は、櫛歯アノード電極部52と噛み合う櫛歯状に形成されている。より詳細には、カソード外部接続部61は、アノード外部接続部51とは反対側の基板1の一辺1bの近傍に、当該一辺1bと平行に長手方向を設定して配置されている。カソード外部接続部61からは、細線状の複数本のカソード電極片63が、基板1の反対側の辺1aに向かって互いに平行に直線状に延びている。これらのカソード電極片63は、カソード外部接続部61の長手方向に関して等間隔でかつ互いに平行に配置されている。一対の隣合うアノード電極片53の間に一つのカソード電極片63が入り込み、それによって、櫛歯アノード電極部52と櫛歯カソード電極部62とが互いに噛み合っている。
On the other hand, the
ゲート電極7は、アノード外部接続部51および櫛歯アノード電極部52を取り囲み、したがってアノードショットキ電極5全体を取り囲むように、閉曲線をなすパターンに形成されている。より具体的には、櫛歯アノード電極部52の近傍において、ゲート電極7は、アノード電極片53から一定の距離を開けて形成されており、アノード電極片53までの距離d1がカソード電極片63までの距離d2よりも短くなるように配置されている。このようなゲート電極7の配置により、アノード−カソード間に逆方向を電圧が印加されると、二次元電子ガス4(図1参照)を、アノードショットキ電極5側とカソードオーミック電極6側とに確実に分離することができる。
The
なお、図1には、図2のI−I断面が示されている。ただし、図2では、層間絶縁膜2
0、アノード配線膜35およびカソード配線膜36等の図示は省略した。
図3は、窒化物半導体ショットキバリアダイオード101の特性を説明するための特性図であり、印加電圧Vに対する電流Iの変化(I−V特性)が実線の特性線L1で示されている。順方向立ち上がり電圧VFは、アノードショットキ電極5と電子供給層3とのショットキ接合によって形成される障壁の高さ(バリアハイト)に依存する。すなわちバリアハイトの低い金属をアノードショットキ電極5に適用することにより、順方向立ち上がり電圧VFの小さなショットキバリアダイオードを構成できる。
FIG. 1 shows a cross section taken along the line II in FIG. However, in FIG. 2, the
Illustration of 0, the
FIG. 3 is a characteristic diagram for explaining the characteristics of the nitride semiconductor
窒化物半導体ショットキバリアダイオード101のアノード−カソード間に順方向電圧を印加したとき、印加電圧が順方向立ち上がり電圧VFに達すると、順方向の電流が急峻に立ち上がる。一方、窒化物半導体ショットキバリアダイオード101に逆方向電圧を印加すると、ショットキ接合のバリアハイトに対応する電圧までは当該ショットキ接合のバリアハイトによって逆方向リーク電流が零に保持される。そして、それよりも大きな逆方向電圧の領域では、ゲート電極7が形成する電界によって二次元電子ガス4が遮断されるため、リーク電流が零に保たれる。よって、ショットキ接合のバリアハイトに依存する電圧よりもさらに大きな逆方向耐圧を実現することができる。つまり、低い順方向立ち上がり電圧VFおよび高い逆方向耐圧を実現できる。
When a forward voltage is applied between the anode and cathode of the nitride semiconductor
ゲート電極7を設けない場合には、逆方向特性は一点鎖線で示す特性線L2に従い、ショットキ接合のバリアハイトに依存する電圧が逆方向耐圧となる。逆方向耐圧を大きくしようとしてバリアハイトの高い金属をアノードショットキ電極に適用すると、点線の特性線L3で示すように、順方向立ち上がり電圧VFが高くなってしまう。
また、アノード電極をオーミック電極とすると、順方向の電流特性は、二点鎖線の特性線L4で示すように、MOS型電界効果トランジスタのId−Vg特性が反映され、順方向電圧の増加に伴って緩やかに電流が立ち上がる。すなわち、電流の立ち上がりが緩慢であり、かつ実質的な順方向立ち上がり電圧が高い特性となる。
When the
When the anode electrode is an ohmic electrode, the forward current characteristic reflects the Id-Vg characteristic of the MOS field effect transistor as indicated by a two-dot chain line characteristic line L4, and the forward voltage increases. Current rises slowly. That is, the current rise is slow and the substantial forward rise voltage is high.
図4A〜図4Gは、窒化物半導体ショットキバリアダイオード101の製造工程を工程順に示す断面図である。まず、図4Aに示すように、基板1上にたとえばGaNからなる電子走行層2およびたとえばAlGaNからなる電子供給層3が順にエピタキシャル成長させられる。次いで、図4Bに示すように、電子供給層3の表面の全域にたとえばSiNからなる第2絶縁膜12が形成される。第2絶縁膜12の形成は、CVD(Chemical Vapor Deposition)法によって行ってもよい。
4A to 4G are cross-sectional views showing the manufacturing process of the nitride semiconductor
次いで、図4Cに示すように、第2絶縁膜12に、カソード開口16が形成される。そして、そのカソード開口16内にカソードオーミック電極6が形成される。より具体的には、カソード開口16の近傍以外の領域を覆うレジストを形成し、その後にたとえばスパッタ法によって、Ti層およびAl層を順に全面に形成して積層電極膜を形成する。その後、その積層電極膜の不要部分をレジストとともにリフトオフすることによって、カソード開口16内に配置されたカソードオーミック電極6を形成することができる。
Next, as shown in FIG. 4C, a
次に、図4Dに示すように、第2絶縁膜12において、アノードショットキ電極5およびゲート電極7にそれぞれ対応する部分にアノード開口15およびゲート開口17が形成される。これによって、電子供給層3がそれらの開口15,17から露出することになる。
次に、図4Eに示すように、たとえばALD法によりAl2O3またはAlNからなる第1絶縁膜11が、ゲート開口17の底面全域に接するように形成される。より具体的には、電子供給層3の露出表面、第2絶縁膜12の開口15,17の側壁、第2絶縁膜12の表面、カソードオーミック電極6の表面を覆うように、全面に第1絶縁膜11が形成される。その後、ゲート開口17およびその周縁の所定幅の領域を覆うレジストが形成され、このレジストをマスクとするエッチングによって、第1絶縁膜11がパターニングされる。それによって、第1絶縁膜11は、ゲート開口17内において電子供給層3に接し、さらにそのゲート開口17の側壁を形成する第2絶縁膜12を覆い、ゲート開口17の周縁の所定幅の領域において第2絶縁膜12の表面を覆う。
Next, as shown in FIG. 4D, in the second insulating
Next, as shown in FIG. 4E, the first insulating
次に、図4Fに示すように、アノードショットキ電極5を構成するショットキメタル30が形成される。より具体的には、アノードショットキ電極5およびゲート電極7の形成領域以外の領域を選択的に覆うレジスト29が形成され、このレジスト29の上から、ショットキメタル30が全面に形成される。そして、レジスト29とともにショットキメタル30の不要部分を除去すると、図4Gに示すように、アノードショットキ電極5およびゲート電極7を同時に形成することができる。
Next, as shown in FIG. 4F, a
次に、全面を覆う層間絶縁膜20(図1参照)が形成される。層間絶縁膜20は、たとえばSiO2からなっていてもよい。この層間絶縁膜20に、コンタクト孔25,26,27が開口され、さらに、これらのコンタクト孔25,26,27内を埋め込む配線膜が層間絶縁膜20の表面に形成される。その配線膜が、アノード配線膜35およびカソード配線膜36に分離されることによって、図1に示す構造の窒化物半導体ショットキバリアダイオード101を得ることができる。
Next, an interlayer insulating film 20 (see FIG. 1) covering the entire surface is formed.
以上のように、この実施形態によれば、窒化物半導体ショットキバリアダイオード101に順方向バイアスが印加されたときには、アノードショットキ電極5と電子供給層3との間のショットキ接合のバリアハイトに応じた特性で電流が立ち上がる。一方、逆方向バイアスが印加されたときには、ゲート電極7の働きによって、二次元電子ガス4で形成されるチャネルが遮断される。これによって、逆方向耐圧を高めることができる。よって、ショットキ接合のバリアハイトを低くして順方向立ち上がり電圧を低くしながら、高い逆方向耐圧を実現できる。しかも、順方向電流の立ち上がり特性は、ショットキ接合により規定されるので、急峻な立ち上がり特性となる。このようにして、良好な順方向特性と高い逆方向耐圧とを両立できる。
As described above, according to this embodiment, when a forward bias is applied to the nitride semiconductor
また、この実施形態では、ゲート電極7が、アノードショットキ電極5とカソードオーミック電極6との間に逆方向電圧が印加されたときに、電子走行層2内の二次元電子ガス4をアノードショットキ電極5側とカソードオーミック電極6側とに分離するように絶縁膜10上に配置されている。これにより、逆方向電流を確実に遮断できるから、逆方向耐圧を効果的に高めることができる。
In this embodiment, when a reverse voltage is applied between the
また、この実施形態では、絶縁膜10は、ゲート電極7の下に配置された第1部分10Aと、ゲート電極7が配置されていない領域の第2部分10Bとを含み、第1部分10Aの膜厚T1が第2部分10Bの膜厚T2よりも小さい。すなわち、ゲート電極7の下の第1部分10Aの膜厚T1が小さいので、逆方向バイアス印加時には、ゲート電極7の直下の二次元電子ガス4を確実に消失させることができる。それとともに、ゲート電極7が配置されていない第2部分10Bの膜厚T2が大きいので、電子供給層3の表面を確実に保護することができる。
In this embodiment, the insulating
さらに、この実施形態では、互いに異なる絶縁材料からなる第1絶縁膜11および第2絶縁膜12で絶縁膜10が構成されており、第1部分10Aは第1絶縁膜11で構成し、第2絶縁膜12で第2部分10Bの大部分を構成している。異なる材料からなる第1および第2絶縁膜11,12の膜厚はそれぞれ正確に制御することができるので、第1部分10Aおよび第2部分10Bの膜厚を正確に制御できる。とくに、第1部分10Aを構成する第1絶縁膜11の膜厚を正確に制御することによって、ゲート電極7によるチャネル遮断特性を正確に制御することができる。
Further, in this embodiment, the insulating
また、前記第1絶縁膜11が、Al2O3またはAlNからなる場合には、ALD法によって第1絶縁膜11の膜厚を正確に制御できる。それによって、ゲート電極7によるチャネル遮断特性を一層正確に制御することができる。
さらに、第2絶縁膜12が、SiおよびNを含む絶縁材料(とくにSiN)からなる場合には、ゲート電極7の直下以外の領域で電子供給層3に第2絶縁膜12が接することによって、電流コラプスを抑制することができる。
When the first insulating
Further, when the second insulating
また、この実施形態では、ゲート電極7とアノードショットキ電極5との距離d1が、ゲート電極7とカソードオーミック電極6との間の距離d2よりも短いので、アノードショットキ電極5とゲート電極7とを短絡する構造を容易に形成できる。また、ゲート電極7によってアノードショットキ電極5を取り囲み、二次元電子ガス4を確実に遮断する構造を作りやすい。すなわち、アノードショットキ電極5を取り囲むゲート電極7の全長を短くできる。
In this embodiment, since the distance d1 between the
また、この実施形態では、アノードショットキ電極5が、電子供給層3の主面を見下ろす平面視において櫛歯状に形成された櫛歯アノード電極部52を有し、カソードオーミック電極6が、電子供給層3の主面を見下ろす平面視において櫛歯アノード電極部52と噛み合う櫛歯状に形成された櫛歯カソード電極部62を有している。これにより、アノードショットキ電極5とカソードオーミック電極6との対向長を長くすることができるので、チャネル幅が広くなり、それに応じて、電流容量を大きくすることができる。これにより、順方向特性を向上できる。
Further, in this embodiment, the
また、この実施形態では、電子走行層2がGaNからなり、電子供給層3がAlGaNからなっているので、GaN電子走行層2とAlGaN電子供給層3との界面付近のGaN電子走行層2内に良好な二次元電子ガス4を形成できる。それによって、良好な順方向特性を実現できる。
図5は、この発明の第2の実施形態に係る窒化物半導体ショットキバリアダイオード102の構成を説明するための図解的な断面図である。図5において、前述の図1に示した各部の対応部分は同一参照符号で示す。
In this embodiment, since the
FIG. 5 is a schematic cross-sectional view for explaining the configuration of a nitride semiconductor
この実施形態では、アノードショットキ電極5とゲート電極7とが一体化されている。より具体的には、絶縁膜10上にショットキメタル30(図4F参照)を形成した後、このショットキメタル30の選択除去の際に、アノードショットキ電極5およびゲート電極7の間の結合部分31をアノード開口15およびゲート開口17の間に残すことによって、図5の構造を得ることができる。
In this embodiment, the
この構成により、アノードショットキ電極5とゲート電極7とを同時に形成でき、ゲート電極7を分離して形成するための工程が必要でなく、また、アノード−ゲート間を短絡させるための特別の工程を追加する必要がない。具体的には、層間絶縁膜20にゲートコンタクト孔27を形成しなくてもよい。したがって、構成が簡単であるうえに、製造工程も簡単になる。
With this configuration, the
図6は、この発明の第3の実施形態に係る窒化物半導体ショットキバリアダイオード103の構造を説明するための図解的な断面図である。図6において、前述の図1に示した各部の対応部分は同一参照符号で示す。
この実施形態では、アノードショットキ電極5およびゲート電極7のために絶縁膜10に形成される開口が一体化している。すなわち、一つのアノード・ゲート開口18内にアノードショットキ電極5およびゲート電極7が一体化されて配置されている。ゲート電極7の直下には、たとえばAl2O3またはAlNからなる第1絶縁膜11が配置されている。第1絶縁膜11は、アノード・ゲート開口18内においてカソードオーミック電極6寄りの領域で電子供給層3に接しており、その直上の部分がゲート電極7を構成している。第1絶縁膜11は、第2絶縁膜12とゲート電極7との間を通るようにアノード・ゲート開口18の側壁を覆い、さらにゲート電極7の周縁において第2絶縁膜12の表面の所定幅の領域を覆っている。
FIG. 6 is a schematic sectional view for explaining the structure of a nitride semiconductor
In this embodiment, the openings formed in the insulating
この構成により、アノードショットキ電極5およびゲート電極7を一つのアノード・ゲート開口18内に配置された一つの金属電極で構成することができるから、構造および製造工程を一層簡単にすることができる。
図7は、この発明の第4の実施形態に係る窒化物半導体ショットキバリアダイオード104の構成を説明するための図解的な断面である。図7において、前述の図1に示した各部の対応部分は同一参照符号で示す。
According to this configuration, the
FIG. 7 is a schematic cross-sectional view for explaining the configuration of a nitride semiconductor
この実施形態では、アノードショットキ電極5とカソードオーミック電極6との間の全域がSiNからなる絶縁膜13によって覆われており、ゲート電極7の直下の第1部分10AもSiNによって構成されている。ただし、第1部分10Aの膜厚T1は第2部分10Bの膜厚T2よりも薄くされている。
このような構成によっても、ゲート電極7の直下において二次元電子ガス4を分離する作用によって、逆方向耐圧を高めることができる。また、アノードショットキ電極5およびカソードオーミック電極6以外の領域において、電子供給層3の全域がSiN膜で覆われているので、電流コラプスを効果的に抑制できる。
In this embodiment, the entire region between the
Even with such a configuration, the reverse breakdown voltage can be increased by the action of separating the two-
図8は、この発明の第5の実施形態に係る窒化物半導体ショットキバリアダイオード105の構成を説明するための図解的な断面図である。図8において、前述の図1に示した各部の対応部分は同一参照符号で示す。
この構成では、アノードショットキ電極5とカソードオーミック電極6との間の領域が、一定の膜厚のSiN膜からなる絶縁膜14によって覆われており、この絶縁膜14の上にゲート電極7が配置されている。絶縁膜14は、ゲート電極7からの電界が二次元電子ガス4に達して、この二次元電子ガス4を分離できる厚さに定められている。より具体的には、絶縁膜14の厚さは、100nm以下とされることが好ましい。この構成によっても、逆方向電圧が印加されたときに、二次元電子ガス4をアノード側とカソード側とに分離して、リーク電流を抑制また防止でき、それによって逆方向耐圧を向上できる。
FIG. 8 is a schematic cross-sectional view for explaining the configuration of a nitride semiconductor
In this configuration, a region between the
以上、この発明の実施形態について説明してきたが、この発明はさらに他の形態で実施することもできる。たとえば、前述の図7および図8には、アノードショットキ電極5とゲート電極7とを分離した構造を示したが、図5および図6に示した構造にならって、アノードショットキ電極5およびゲート電極7を一体化してもよい。また、前述の実施形態では、電子走行層2がGaNからなり、電子供給層3がAlGaNからなっている例を説明したが、窒化物半導体は、III-V族半導体においてV族元素として窒素を用いた半導体であり、一般には、AlxInyGa1-x-yN(0≦x≦1,0≦y≦1,0≦x+y≦1)と表わすことができる。このような窒化物半導体において、組成が異なるものを用いて電子走行層および電子供給層を構成すればよい。とくに、電子走行層と電子供給層とでアルミニウム組成を異ならせることによって、良好な二次元電子ガスをそれらの界面付近の電子走行層内に形成することができる。
As mentioned above, although embodiment of this invention was described, this invention can also be implemented with another form. For example, in FIG. 7 and FIG. 8 described above, the structure in which the
また、前述の第1〜第3実施形態では、第1絶縁膜11が、第2絶縁膜12の表面の一部のみを覆う構成について説明したが、第1絶縁膜11は、第2絶縁膜12の表面の全域を覆うように形成しても差し支えない。さらに、第1絶縁膜11は、アノード開口15の側壁を覆うように形成されてもよく、それによって、第2絶縁膜12とアノードショットキ電極5とを分離するように形成されていてもよい。
In the first to third embodiments, the first insulating
その他、特許請求の範囲に記載された事項の範囲で種々の設計変更を施すことが可能である。 In addition, various design changes can be made within the scope of matters described in the claims.
1 基板
2 電子走行層
3 電子供給層
4 二次元電子ガス
5 アノードショットキ電極
6 カソードオーミック電極
7 ゲート電極
10 絶縁膜
10A 第1部分
10B 第2部分
11 第1絶縁膜
12 第2絶縁膜
13 絶縁膜
14 絶縁膜
15 アノード開口
16 カソード開口
17 ゲート開口
18 アノード・ゲート開口
20 層間絶縁膜
25 アノードコンタクト孔
26 カソードコンタクト孔
27 ゲートコンタクト孔
29 レジスト
30 ショットキメタル
31 結合部分
35 アノード配線膜
36 カソード配線膜
51 アノード外部接続部
52 櫛歯アノード電極部
53 アノード電極片
61 カソード外部接続部
62 櫛歯カソード電極部
63 カソード電極片
101 窒化物半導体ショットキバリアダイオード
102 窒化物半導体ショットキバリアダイオード
103 窒化物半導体ショットキバリアダイオード
104 窒化物半導体ショットキバリアダイオード
DESCRIPTION OF
Claims (13)
前記電子走行層とは組成の異なる窒化物半導体からなり、前記電子走行層上に形成された電子供給層と、
前記電子供給層の表面にショットキ接合したアノードショットキ電極と、
前記アノードショットキ電極から間隔を開けて形成され、前記電子供給層の表面にオーミック接合したカソードオーミック電極と、
前記アノードショットキ電極と前記カソードオーミック電極との間において前記電子供給層の表面を覆う絶縁膜と、
前記絶縁膜上に形成され、前記アノードショットキ電極と電気的に短絡され、逆方向電圧印加時に前記アノードショットキ電極と前記カソードオーミック電極との間のチャネルを遮断するゲート電極とを含む、窒化物半導体ショットキバリアダイオード。 An electron transit layer made of a nitride semiconductor;
The electron transit layer is made of a nitride semiconductor having a different composition, and an electron supply layer formed on the electron transit layer;
An anode Schottky electrode that is Schottky bonded to the surface of the electron supply layer;
A cathode ohmic electrode formed at an interval from the anode Schottky electrode and ohmic-bonded to the surface of the electron supply layer;
An insulating film covering the surface of the electron supply layer between the anode Schottky electrode and the cathode ohmic electrode;
A nitride semiconductor, comprising: a gate electrode formed on the insulating film, electrically short-circuited with the anode Schottky electrode, and blocking a channel between the anode Schottky electrode and the cathode ohmic electrode when a reverse voltage is applied Schottky barrier diode.
前記カソードオーミック電極が、前記電子供給層の主面を見下ろす平面視において前記櫛歯アノード電極部と噛み合う櫛歯状に形成された櫛歯カソード電極部を有している、請求項1〜11のいずれか一項に記載の窒化物半導体ショットキバリアダイオード。 The anode Schottky electrode has a comb-like anode electrode portion formed in a comb-teeth shape in a plan view overlooking the main surface of the electron supply layer;
The said cathode ohmic electrode has the comb-tooth cathode electrode part formed in the comb-tooth shape which meshes with the said comb-tooth anode electrode part in the planar view which looks down at the main surface of the said electron supply layer. The nitride semiconductor Schottky barrier diode as described in any one of Claims.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012224325A JP2014078561A (en) | 2012-10-09 | 2012-10-09 | Nitride semiconductor schottky barrier diode |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012224325A JP2014078561A (en) | 2012-10-09 | 2012-10-09 | Nitride semiconductor schottky barrier diode |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2014078561A true JP2014078561A (en) | 2014-05-01 |
Family
ID=50783655
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012224325A Pending JP2014078561A (en) | 2012-10-09 | 2012-10-09 | Nitride semiconductor schottky barrier diode |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2014078561A (en) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101920809B1 (en) | 2017-08-28 | 2018-11-21 | 전북대학교산학협력단 | Structure and Fabrication Method of the Constant Current Control Device for High Temperature and High Voltage Applications |
CN108962976A (en) * | 2018-06-29 | 2018-12-07 | 捷捷半导体有限公司 | Thin potential barrier GaN SBD device based on nano-channel array and preparation method thereof |
CN110620157A (en) * | 2018-09-26 | 2019-12-27 | 深圳市晶相技术有限公司 | Gallium nitride epitaxial layer, semiconductor device and preparation method thereof |
CN111095570A (en) * | 2017-09-11 | 2020-05-01 | Tdk株式会社 | Schottky barrier diode |
CN113809169A (en) * | 2021-08-25 | 2021-12-17 | 西安电子科技大学 | Gallium nitride device based on gate-source-drain integrated deposition and manufacturing method thereof |
CN117438303A (en) * | 2023-11-28 | 2024-01-23 | 苏州摩尔镓芯半导体科技有限公司 | Semiconductor structure and preparation method thereof |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008166640A (en) * | 2007-01-04 | 2008-07-17 | Sharp Corp | Rectifier element and power converter including the same |
JP2010118556A (en) * | 2008-11-13 | 2010-05-27 | Furukawa Electric Co Ltd:The | Semiconductor device and its manufacturing method |
WO2010064706A1 (en) * | 2008-12-04 | 2010-06-10 | 日本電気株式会社 | Semiconductor device |
JP2010278333A (en) * | 2009-05-29 | 2010-12-09 | Furukawa Electric Co Ltd:The | Semiconductor device and method of manufacturing the same |
JP2011054845A (en) * | 2009-09-03 | 2011-03-17 | Panasonic Corp | Nitride semiconductor device |
JP2011071206A (en) * | 2009-09-24 | 2011-04-07 | Toyoda Gosei Co Ltd | Semiconductor device comprising group iii nitride semiconductor, production method therefor, and power converter |
JP2012044003A (en) * | 2010-08-19 | 2012-03-01 | Toshiba Corp | Semiconductor device and manufacturing method of the same |
JP2012064900A (en) * | 2010-09-17 | 2012-03-29 | Panasonic Corp | Semiconductor device |
-
2012
- 2012-10-09 JP JP2012224325A patent/JP2014078561A/en active Pending
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008166640A (en) * | 2007-01-04 | 2008-07-17 | Sharp Corp | Rectifier element and power converter including the same |
JP2010118556A (en) * | 2008-11-13 | 2010-05-27 | Furukawa Electric Co Ltd:The | Semiconductor device and its manufacturing method |
WO2010064706A1 (en) * | 2008-12-04 | 2010-06-10 | 日本電気株式会社 | Semiconductor device |
JP2010278333A (en) * | 2009-05-29 | 2010-12-09 | Furukawa Electric Co Ltd:The | Semiconductor device and method of manufacturing the same |
JP2011054845A (en) * | 2009-09-03 | 2011-03-17 | Panasonic Corp | Nitride semiconductor device |
JP2011071206A (en) * | 2009-09-24 | 2011-04-07 | Toyoda Gosei Co Ltd | Semiconductor device comprising group iii nitride semiconductor, production method therefor, and power converter |
JP2012044003A (en) * | 2010-08-19 | 2012-03-01 | Toshiba Corp | Semiconductor device and manufacturing method of the same |
JP2012064900A (en) * | 2010-09-17 | 2012-03-29 | Panasonic Corp | Semiconductor device |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101920809B1 (en) | 2017-08-28 | 2018-11-21 | 전북대학교산학협력단 | Structure and Fabrication Method of the Constant Current Control Device for High Temperature and High Voltage Applications |
CN111095570A (en) * | 2017-09-11 | 2020-05-01 | Tdk株式会社 | Schottky barrier diode |
CN111095570B (en) * | 2017-09-11 | 2023-07-25 | Tdk株式会社 | Schottky barrier diode |
CN108962976A (en) * | 2018-06-29 | 2018-12-07 | 捷捷半导体有限公司 | Thin potential barrier GaN SBD device based on nano-channel array and preparation method thereof |
CN110620157A (en) * | 2018-09-26 | 2019-12-27 | 深圳市晶相技术有限公司 | Gallium nitride epitaxial layer, semiconductor device and preparation method thereof |
CN113809169A (en) * | 2021-08-25 | 2021-12-17 | 西安电子科技大学 | Gallium nitride device based on gate-source-drain integrated deposition and manufacturing method thereof |
CN117438303A (en) * | 2023-11-28 | 2024-01-23 | 苏州摩尔镓芯半导体科技有限公司 | Semiconductor structure and preparation method thereof |
CN117438303B (en) * | 2023-11-28 | 2024-04-26 | 苏州摩尔镓芯半导体科技有限公司 | Semiconductor structure and preparation method thereof |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN105702734B (en) | Semiconductor device and method of manufacturing semiconductor device | |
JP5776217B2 (en) | Compound semiconductor device | |
JP6251071B2 (en) | Semiconductor device | |
JP5611509B2 (en) | Wide band gap field effect transistor having a source region connected to a field plate | |
JP5386829B2 (en) | Semiconductor device | |
JP2016162879A (en) | Semiconductor device manufacturing method and semiconductor device | |
JP2017073506A (en) | Nitride semiconductor device and method for manufacturing the same | |
KR20060115764A (en) | Iii-nitride bidirectional switch | |
JP5367429B2 (en) | GaN-based field effect transistor | |
WO2012111363A1 (en) | Lateral-type semiconductor device | |
JP2011204717A (en) | Compound semiconductor device | |
JP2014078561A (en) | Nitride semiconductor schottky barrier diode | |
TW201737395A (en) | Semiconductor device and method for manufacturing the same | |
JP2007250910A (en) | Semiconductor device | |
JP2011176195A (en) | Nitride semiconductor device | |
JP7464763B2 (en) | Nitride Semiconductor Device | |
JP6496149B2 (en) | Semiconductor device and manufacturing method of semiconductor device | |
JP2013175726A (en) | ENHANCEMENT MODE GaN HEMT DEVICE WITH GATE SPACER AND METHOD FOR FABRICATING THE SAME | |
JP5993632B2 (en) | GaN-based semiconductor device | |
JP5638846B2 (en) | Field effect transistor | |
CN112053954A (en) | High electron mobility transistor and method for manufacturing the same | |
JP2014135439A (en) | Semiconductor device and semiconductor device manufacturing method | |
CN216250739U (en) | Gallium nitride transistor with high conduction capability | |
CN113224155A (en) | Gallium nitride transistor with high conduction capability and preparation method thereof | |
JP6689424B2 (en) | Semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150924 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160804 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160930 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20161124 |