JP5599243B2 - 光半導体素子及びその製造方法、並びに光装置 - Google Patents

光半導体素子及びその製造方法、並びに光装置 Download PDF

Info

Publication number
JP5599243B2
JP5599243B2 JP2010154212A JP2010154212A JP5599243B2 JP 5599243 B2 JP5599243 B2 JP 5599243B2 JP 2010154212 A JP2010154212 A JP 2010154212A JP 2010154212 A JP2010154212 A JP 2010154212A JP 5599243 B2 JP5599243 B2 JP 5599243B2
Authority
JP
Japan
Prior art keywords
layer
type
region
semiconductor layer
diffraction grating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2010154212A
Other languages
English (en)
Other versions
JP2012018987A (ja
Inventor
有 田中
武 松本
研一 西
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
QD Laser Inc
Original Assignee
Fujitsu Ltd
QD Laser Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd, QD Laser Inc filed Critical Fujitsu Ltd
Priority to JP2010154212A priority Critical patent/JP5599243B2/ja
Publication of JP2012018987A publication Critical patent/JP2012018987A/ja
Application granted granted Critical
Publication of JP5599243B2 publication Critical patent/JP5599243B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Semiconductor Lasers (AREA)

Description

本発明は、光半導体素子及びその製造方法、並びに光半導体素子を用いた光装置に関する。
光半導体素子の１つに、回折格子を備えた半導体レーザがある。このような半導体レーザとしては、分布帰還型（Distributed FeedBack：ＤＦＢ）レーザや、分布ブラッグ反射器（Distributed Bragg Reflector：ＤＢＲ）と組み合わせられた分布反射型（Distributed Reflector：ＤＲ）レーザ等が知られている。
光半導体素子の回折格子は、例えば、所定の半導体層（下部半導体層）にエッチング技術を利用して形成され、形成された回折格子は、光半導体素子内でクラッド層やスペーサ層となる所定導電型の別の半導体層（上部半導体層）で被覆される。
特開平５−２９１７０２号公報 特開平８−８４８３号公報 特開２００７−２９９７９１号公報
下部半導体層に回折格子を形成し、その回折格子を所定導電型の上部半導体層で被覆する方法では、上部半導体層形成前の回折格子の凹凸表面に、上部半導体層の導電型と反対導電型を示す不純物が吸着する場合がある。そのような反対導電型の不純物が吸着した回折格子の凹凸表面に上部半導体層を形成した時には、それらの界面に不要なｐｎ領域が形成されて、光半導体素子の特性劣化が引き起こされる場合がある。
回折格子の凹凸表面に吸着した反対導電型の不純物の影響を補償するために、上部半導体層をその不純物濃度がより高くなる条件で形成すると、上部半導体層内に光の吸収領域が形成されて、光半導体素子の内部損失が増加する場合がある。また、そのような高不純物濃度で形成した上部半導体層の不純物が、その外部に拡散し、拡散した不純物が光半導体素子の特性劣化を引き起こす場合もある。
本発明の一観点によれば、凹部及び凸部が形成された、ノンドープ又は第１導電型の第１半導体層と、前記第１半導体層上方に形成され、前記凹部及び前記凸部を被覆する、第１導電型を示す不純物を含んだ第２半導体層と、を含み、前記第２半導体層は、前記凹部内に形成された、第１濃度の前記不純物を含む第１領域と、前記凹部内で、前記第１領域上方に形成された、前記第１濃度よりも低い第２濃度の前記不純物を含む第２領域と、前記凸部上方に形成された、前記不純物を含む第３領域と、を含む光半導体素子が提供される。
開示の光半導体素子によれば、半導体層を形成する凹凸表面に吸着し得る不純物に起因した不具合の発生を抑え、光半導体素子の特性劣化を抑えることが可能になる。
光半導体素子の一例の説明図である。 回折格子の形成及び埋め込み工程の一例の説明図である。 回折格子の埋め込み工程の別例の説明図である。 光半導体素子の一例の要部斜視模式図である。 光半導体素子の一例の要部断面模式図である。 半導体層形成工程の一例の要部断面模式図である。 回折格子形成工程の一例の要部断面模式図である。 第１実施例に係る上部クラッド層形成工程の要部断面模式図（その１）である。 第１実施例に係る上部クラッド層形成工程の要部断面模式図（その２）である。 第１実施例に係る上部クラッド層形成条件の説明図である。 第１実施例に係る上部クラッド層形成条件の別例の説明図である。 コンタクト層形成工程の一例の要部断面模式図である。 埋め込み層及び電極形成工程の一例の要部断面模式図である。 光半導体素子の別例の要部断面模式図である。 第３実施例に係る上部クラッド層形成工程の要部断面模式図（その１）である。 第３実施例に係る上部クラッド層形成工程の要部断面模式図（その２）である。 第３実施例に係る上部クラッド層形成条件の説明図である。 別形態の光半導体素子の要部断面模式図である。 光半導体素子を用いた光モジュールの一例を示す図である。
図１は光半導体素子の一例の説明図である。図１には、光半導体素子が備える回折格子とその周辺部の断面の一例を模式的に図示している。
この図１の例では、下部の半導体層（第１半導体層）１０に、凹部１１と凸部１２が交互に配設された回折格子１３が形成されている。回折格子１３の凹部１１と凸部１２は、この回折格子１３を備える光半導体素子の形態に基づいて設定される一定の周期で配設される。また、凹部１１の深さ（凸部１２の高さ）についても、この回折格子１３を備える光半導体素子の形態に基づいて設定される。
第１半導体層１０上には、その回折格子１３を埋め込んで被覆する、上部の半導体層（第２半導体層）２０が形成されている。第２半導体層２０は、第１半導体層１０の下側に活性層（図示せず）が配設されるような場合には、例えば、クラッド層としての役割を果たす。また、第２半導体層２０は、その上側に活性層（図示せず）が配設されるような場合には、例えば、その活性層との間のスペーサ層としての役割を果たす。
第１半導体層１０は、例えば、ノンドープ或いは所定の導電型とされる。第２半導体層２０は、例えば、所定の導電型とされる。第１半導体層１０及び第２半導体層２０を共に導電型とする場合は、例えば、それらは同じ導電型とされる。第１半導体層１０及び第２半導体層２０を所定の導電型とするためには、所定の導電型を示す不純物（ドーパント）が各半導体層内に導入（ドーピング）される。
尚、第１半導体層１０及び第２半導体層２０には、種々の半導体材料が適用可能である。例えば、ガリウムヒ素（ＧａＡｓ）基板を用いて形成される半導体レーザでは、回折格子１３を形成する第１半導体層１０にＧａＡｓを用い、その回折格子１３を被覆する第２半導体層２０にインジウムガリウムリン（ＩｎＧａＰ）を用いることができる。
第２半導体層２０は、ドーパント濃度について所定の関係を有する複数の領域を含んでいる。図１には一例として、それぞれ所定のドーパント濃度を有する、第１領域２１、第２領域２２及び第３領域２３の、３種類の領域を図示している。
第１領域２１は、所定のドーパント濃度で形成され、回折格子１３の凹部１１の内面を被覆するように、凹部１１内の底部及び側部に形成されている。第２領域２２は、第１領域２１のドーパント濃度よりも低いドーパント濃度で形成され、回折格子１３の凹部１１内の中央部で、第１領域２１の上に、形成されている。第３領域２３は、第２領域２２のドーパント濃度よりも高いドーパント濃度で形成され、凹部１１内の第１領域２１及び第２領域２２、並びに凸部１２の上面を被覆するように、形成されている。
即ち、第２半導体層２０は、凹部１１の底面及び側面、並びに凸部１２の上面が、比較的高いドーパント濃度の第１領域２１及び第３領域２３で被覆され、凹部１１内の中央部には、比較的低いドーパント濃度の第２領域２２が形成された構成を有している。
第２半導体層２０を、このような構成とすることにより、回折格子１３を備えた光半導体素子の特性劣化が抑えられるようになる。以下、この点について説明する。
そこでまず、回折格子の形成とその埋め込みの流れの一例について述べる。
図２は回折格子の形成及び埋め込み工程の一例の説明図である。図２（Ａ）は回折格子形成工程の一例の要部断面模式図、図２（Ｂ）は回折格子形成後の状態の一例の要部断面模式図、図２（Ｃ）は埋め込み工程の一例の要部断面模式図である。
図２（Ａ）に示すような回折格子１３ａの形成では、まず下部の第１半導体層１０ａを形成した後、エッチング技術を用いて、所定の周期で交互に配設された凹部１１ａと凸部１２ａを形成する。例えば、ここでは図示を省略するが、第１半導体層１０ａの形成後、その表面に酸化シリコン（ＳｉＯ2）等で回折格子形成用のマスクを形成し、第１半導体層１０ａのエッチングを行う。これにより、回折格子形成用のマスクに形成されていた回折格子パターンが第１半導体層１０ａに転写され、第１半導体層１０ａに凹部１１ａ及び凸部１２ａが形成される。尚、エッチング後、マスクは除去する。
回折格子１３ａの形成後は、その埋め込みを行う。ところが、この埋め込みを行う前に、回折格子１３ａの表面には、大気中に存在する元素が吸着する場合がある。例えば、回折格子１３ａの表面に、大気中のシロキサンのシリコン（Ｓｉ）原子が吸着する場合がある。Ｓｉ原子はｎ型ドーパントになり得る元素であるため、そのようなＳｉ原子の吸着により、回折格子１３ａの表面には、図２（Ｂ）に示すようなｎ型転換層３０ａが形成されることがある。その場合、第２半導体層２０ａは、このようなｎ型転換層３０ａが形成された回折格子１３ａを被覆するように、形成されることになる。
ここで、第２半導体層２０ａとして、ある濃度で亜鉛（Ｚｎ）等のｐ型ドーパントをドーピングしたｐ型半導体層を形成する場合を想定する。この場合、ｐ型ドーパント濃度によっては、図２（Ｃ）に示すように、回折格子１３ａと第２半導体層２０ａとの界面領域に、ｎ型転換層３０ａが残ることがある。
回折格子１３ａが形成される第１半導体層１０ａを、例えば、ノンドープの半導体層で形成している場合には、上記のようなｎ型転換層３０ａにより、ｐ型の第２半導体層２０ａとの間に不要なｐｎ領域が形成されてしまうことになる。
また、第１半導体層１０ａを、例えば、ｐ型の半導体層で形成している場合には、次のような現象が起こる。即ち、ｐ型の第１半導体層１０ａの下方、或いはｐ型の第２半導体層２０ａの上方に、ｎ型層（ｎ型クラッド層等）が形成されることで、ｎ型転換層３０ａを含むｐｎｐｎ構造が形成されてしまう。その結果、この光半導体素子の電圧特性として、サイリスタ特性が発現してしまうようになる。
第２半導体層２０ａの形成後に、このようなｎ型転換層３０ａを生じさせないためには、第２半導体層２０ａのｐ型ドーパントを、より高濃度にし、ｎ型転換層３０ａを補償することが考えられる。
図３は回折格子の埋め込み工程の別例の説明図である。
この図３には、回折格子１３ａを形成した第１半導体層１０ａを、上記のようなｎ型転換層を十分に補償できる、一定量以上のＺｎ等のｐ型ドーパントを、全体的に含む第２半導体層２０ｂで被覆した場合を例示している。このような高濃度の第２半導体層２０ｂを形成することにより、上記のようなｎ型転換層を補償する。
ところが、このような第２半導体層２０ｂを形成する場合には、その第２半導体層２０ｂ内（例えば図３の点線で囲んだ部分）に光の吸収領域が生じ、光半導体素子の内部損失を増加させてしまう場合がある。また、第２半導体層２０ｂからのｐ型ドーパントの拡散（例えば図３の点線矢印）を招いてしまう場合もある。例えば、ｐ型ドーパントとして用いることのできるＺｎは、比較的拡散距離が大きい。ｐ型ドーパントが活性層にまで拡散したときには、欠陥等を誘発する原因になり易い。
これに対し、図１に示した第２半導体層２０では、凹部１１の底面及び側面、並びに凸部１２の上面を、比較的高いドーパント濃度の第１領域２１及び第３領域２３で被覆し、凹部１１内の中央部に、比較的低いドーパント濃度の第２領域２２を形成する。
凹部１１の底面及び側面、並びに凸部１２の上面を、比較的高いドーパント濃度の第１領域２１及び第３領域２３で被覆することで、回折格子１３の表面に形成され得るｎ型転換層を補償することが可能になる。更に、凹部１１内の中央部に、比較的低いドーパント濃度の第２領域２２を形成することで、第２半導体層２０内に光の吸収領域が形成されること、及び第２半導体層２０からｐ型ドーパントが活性層等に拡散することを、共に効果的に抑制することが可能になる。
このような第２半導体層２０を形成することにより、回折格子１３の表面に形成され得るｎ型転換層を補償すると共に、光半導体素子の光吸収損失及びｐ型ドーパント拡散を抑制し、光半導体素子の特性劣化を回避することが可能になる。
以下では、上記のような構成を有する光半導体素子について、より具体的に説明する。
まず、第１実施例について説明する。
図４は光半導体素子の一例の要部斜視模式図、図５は光半導体素子の一例の要部断面模式図である。尚、図５は図４の点線Ｘに沿った断面を模式的に示した図である。
図４及び図５に示す光半導体素子１００は、ｎ型ＧａＡｓ基板１１０上に形成されたｎ型アルミニウムガリウムヒ素（ＡｌＧａＡｓ）下部クラッド層１２０、及びそのｎ型ＡｌＧａＡｓ下部クラッド層１２０上に形成された活性層１３０を有している。活性層１３０には、例えば、量子ドット構造を採用することができる。
活性層１３０上には、凹部１４１と凸部１４２が交互に配列された回折格子１４３を形成した、ノンドープのｉ型ＧａＡｓ層１４０が形成されている。ｉ型ＧａＡｓ層１４０上には、その回折格子１４３を被覆するｐ型ＩｎＧａＰ上部クラッド層１５０が形成されている。ｐ型ＩｎＧａＰ上部クラッド層１５０は、それぞれ所定濃度のｐ型ドーパントを含む、第１領域１５１、第２領域１５２及び第３領域１５３を有している。
ここで、第１領域１５１は、凹部１４１の底面及び側面を被覆するように形成されており、所定のｐ型ドーパント濃度を有している。第２領域１５２は、凹部１４１内の中央部に形成されており、第１領域１５１のｐ型ドーパント濃度よりも低いｐ型ドーパント濃度を有している。第３領域１５３は、凹部１４１内に形成されている第１領域１５１上及び第２領域１５２上、並びに凸部１４２の上面を被覆するように形成されており、第２領域１５２のｐ型ドーパント濃度よりも高いｐ型ドーパント濃度を有している。
即ち、凹部１４１の底面及び側面、並びに凸部１４２の上面は、比較的高いｐ型ドーパント濃度の第１領域１５１及び第３領域１５３で被覆され、凹部１１内の中央部には、比較的低いドーパント濃度の第２領域１５２が形成されている。
ｐ型ＩｎＧａＰ上部クラッド層１５０上には、ｐ型ＧａＡｓコンタクト層１６０が形成されている。ｐ型ＧａＡｓコンタクト層１６０及びｐ型ＩｎＧａＰ上部クラッド層１５０は、メサ構造１０１となっている。メサ構造１０１の両脇には、保護膜となる誘電体層１７１を介して、ベンゾシクロブテン（Benzo Cyclo Butene；ＢＣＢ）等の低誘電率材料を用いた埋め込み層１７２が形成されている。
ｐ型ＧａＡｓコンタクト層１６０上には、金（Ａｕ）層／Ｚｎ層／Ａｕ層の積層構造等を用いたｐ側電極１８０が形成され、ｎ型ＧａＡｓ基板１１０の下には、金ゲルマニウム（ＡｕＧｅ）層／Ａｕ層の積層構造等を用いたｎ側電極１９０が形成されている。
ここで、このような構成を有する光半導体素子１００の形成方法の一例について説明する。
図６は半導体層形成工程の一例の要部断面模式図である。
ここでは（１００）面を主面とするｎ型ＧａＡｓ基板１１０を用いる。その（１００）面上に、まず、ｎ型ＡｌＧａＡｓ下部クラッド層１２０を形成する。次いで、形成したｎ型ＡｌＧａＡｓ下部クラッド層１２０上に、活性層１３０を形成する。活性層１３０は、例えば、量子ドット層とバリア層を１０周期分含んだ量子ドット構造とすることができる。次いで、形成した活性層１３０上に、ｉ型ＧａＡｓ層１４０を形成する。これらの各半導体層は、例えば、分子線エピタキシー（Molecular Beam Epitaxy）法、或いは有機金属化学気相成長（Metal Organic Chemical Vapor Deposition；ＭＯＣＶＤ）法を用いた、エピタキシャル結晶成長により形成する。
図７は回折格子形成工程の一例の要部断面模式図である。
ｎ型ＡｌＧａＡｓ下部クラッド層１２０、活性層１３０及びｉ型ＧａＡｓ層１４０の形成後は、ｉ型ＧａＡｓ層１４０に回折格子１４３を形成する。
回折格子１４３の形成では、まず、ｉ型ＧａＡｓ層１４０上に、プラズマＣＶＤ法等を用いて、ＳｉＯ2や窒化シリコン（ＳｉＮ）等の誘電体膜を形成する。更に、その誘電体膜上にレジストを塗布し、干渉露光法や電子線露光法等を用いて、回折格子形成用のレジストパターンを形成する。そして、そのレジストパターンをマスクにしてエッチングを行い、そのレジストに形成されている回折格子形成用のパターンを誘電体膜に転写する。例えば、誘電体膜をＳｉＯ2膜で形成している場合には、バッファードフッ酸（ＢＨＦ）等を用いたウェットエッチングや、テトラフロロカーボン（ＣＦ4）等を用いた反応性イオンエッチングにより、レジストの回折格子形成用パターンを誘電体膜に転写する。このようにして、図７に示したような、回折格子形成用パターンが転写された誘電体マスク１４５を得る。
誘電体マスク１４５の形成後は、それをマスクにしてエッチングを行い、誘電体マスク１４５に形成されている回折格子形成用パターンをｉ型ＧａＡｓ層１４０に転写する。ｉ型ＧａＡｓ層１４０のエッチングは、例えば、アンモニア系エッチャントやリン酸系エッチャントを用いたウェットエッチングにより行うことができる。また、ｉ型ＧａＡｓ層１４０のエッチングは、例えば、誘導結合型（Inductively Coupled Plasma；ＩＣＰ）エッチング法等のドライエッチングにより行うこともできる。その場合、エッチャントには、テトラクロロシラン（ＳｉＣｌ4）や塩素（Ｃｌ2）等の塩素系ガスが用いられる。
このようにして、ｉ型ＧａＡｓ層１４０に、図７に示したような凹部１４１及び凸部１４２、即ち回折格子１４３を形成する。回折格子１４３の形成後は、誘電体マスク１４５を除去する。
ｉ型ＧａＡｓ層１４０に形成する回折格子１４３の周期は、例えば、１．３μｍ通信波長帯の場合、次式（１）の関係を用いて、２００ｎｍ程度に設定することができる。
Λ＝λ／（ｎeq×２ｓｉｎθ）・・・（１）
式（１）において、Λは回折格子の周期、λは光の真空での波長、ｎeqは等価屈折率である。
所定周期の回折格子１４３が得られるように、上記のレジストパターン及び誘電体マスク１４５が形成される。
また、回折格子１４３の深さ（凹部１４１の深さ（凸部１４２の高さ））は、所定の結合係数に対して、光閉じ込め率の大きさを指標に活性層１３０との距離のバランスによって決定される。結合係数は、例えば、５０ｃｍ-1程度とし、回折格子１４３の深さと活性層１３０までの距離により調整される。光半導体素子１００において、回折格子１４３の深さは、例えば、１０ｎｍ〜５０ｎｍに設定され、回折格子１４３と活性層１３０の距離は、例えば、１００ｎｍ程度に設定される。
所定深さの回折格子１４３が得られるように、上記のｉ型ＧａＡｓ層１４０のエッチング条件（エッチング方法、エッチャント、エッチング時間等）が選択される。
回折格子１４３の形成後は、回折格子１４３を被覆する（埋め込む）ｐ型ＩｎＧａＰ上部クラッド層１５０を形成する。この第１実施例では、例えば、次の図８〜図１０に示すような方法で、ｐ型ＩｎＧａＰ上部クラッド層１５０を形成する。
図８及び図９は第１実施例に係る上部クラッド層形成工程の要部断面模式図である。また、図１０は第１実施例に係る上部クラッド層形成条件の説明図である。
尚、図８（Ａ）は第１実施例に係る上部クラッド層形成工程の第１段階の要部断面模式図、図８（Ｂ）は第１実施例に係る上部クラッド層形成工程の第２段階の要部断面模式図である。また、図９（Ａ）は第１実施例に係る上部クラッド層形成工程の第２段階終了後の要部断面模式図、図９（Ｂ）は第１実施例に係る上部クラッド層形成工程の第３段階の要部断面模式図である。
回折格子１４３をｐ型ＩｎＧａＰ上部クラッド層１５０で被覆する際には、まず、ｐ型ドーパント供給量が比較的多い条件を用いて、図８（Ａ）に示すように、第１のｐ型ＩｎＧａＰ層１５５を形成する。次いで、ｐ型ドーパント供給量が比較的少ない条件を用いて、図８（Ｂ）に示すように、第２のｐ型ＩｎＧａＰ層１５６を形成し、凹部１４１内を埋める。第１のｐ型ＩｎＧａＰ層１５５及び第２のｐ型ＩｎＧａＰ層１５６のｐ型ドーパントには、例えば、Ｚｎを用いる。また、第１のｐ型ＩｎＧａＰ層１５５及び第２のｐ型ＩｎＧａＰ層１５６の形成は、例えば、ＭＯＣＶＤ法等を用いたエピタキシャル結晶成長により行う。
図８（Ａ），（Ｂ）に示すような手順で第１のｐ型ＩｎＧａＰ層１５５及び第２のｐ型ＩｎＧａＰ層１５６を形成する際における、ｐ型ドーパント供給量の一例を、図１０に示す。
例えば、第１のｐ型ＩｎＧａＰ層１５５の形成には、ｐ型ドーパント濃度が２×１０18ｃｍ-3のｐ型ＩｎＧａＰ層を形成するようなｐ型ドーパント供給条件を用いる。第２のｐ型ＩｎＧａＰ層１５６の形成には、ｐ型ドーパント濃度が５×１０17ｃｍ-3のｐ型ＩｎＧａＰ層を形成するようなｐ型ドーパント供給条件を用いる。
ところで、ｉ型ＧａＡｓ層１４０の回折格子１４３上にＩｎＧａＰ層を成長する場合、ＩｎＧａＰ層は、凸部１４２の上面に比べ、凹部１４１の底面、更にその側面から、選択的に成長していく。例えば、ＩｎＧａＰ層の成長時に凸部１４２の上面に付着する半導体材料は、マストランスポートにより、凹部１４１内へと移動する。また、ＩｎＧａＰ層の成長過程では、主に、（３１１）Ａ面という、（１００）面とは異なる結晶面が出現して、ＩｎＧａＰ層の成長が進行していく傾向がある。また、この（３１１）Ａ面は、凹部１４１の底面及び底面近傍の側面から底面にかけて成長する際、或いは側面から成長する際に、ｐ型ドーパントを比較的取り込み易い。
そのため、第１のｐ型ＩｎＧａＰ層１５５の形成時には、図８（Ａ）に示したように、凹部１４１内の、底面近傍の側面から底面にかけて、ＩｎＧａＰの（３１１）Ａ面が出現し、その（３１１）Ａ面に沿って、ＩｎＧａＰ層が成長していく。その際、ｐ型ドーパントは、供給量が比較的多い条件で供給され、（３１１）Ａ面にはｐ型ドーパントが取り込まれ易く、従って、凹部１４１の底部には、比較的高濃度のｐ型ドーパントが導入された第１のｐ型ＩｎＧａＰ層１５５が形成される。
そして、続く第２のｐ型ＩｎＧａＰ層１５６は、図８（Ｂ）に示したように、凹部１４１内の、先に形成された第１のｐ型ＩｎＧａＰ層１５５上に、供給量が比較的少ない条件で供給されるｐ型ドーパントを取り込みながら、（３１１）Ａ面に沿って成長していく。その際、供給されるｐ型ドーパントは、凹部１４１の側面から出現してくる（３１１）Ａ面に比較的取り込まれ易い。その結果、凹部１４１内に形成される第２のｐ型ＩｎＧａＰ層１５６のうち、凹部１４１内の側部に形成される部分（図８（Ｂ）に示したＹ部）は、それより内側に形成される部分に比べて、より高濃度のｐ型ドーパントが存在する領域になる。
即ち、ｐ型ドーパント濃度に着目すると、第１のｐ型ＩｎＧａＰ層１５５及び第２のｐ型ＩｎＧａＰ層１５６の形成後、凹部１４１内には、図９（Ａ）に示したように、その底部及び側部に比較的高濃度のｐ型ドーパントを含む第１領域１５１が形成されるようになる。そして、その凹部１４１の中央部には、比較的低濃度のｐ型ドーパントを含む第２領域１５２が形成されるようになる。
その後は、図９（Ｂ）に示したように、そのような凹部１４１内の第１領域１５１上及び第２領域１５２上、並びに凸部１４２の上面に、比較的高濃度のｐ型ドーパントを供給する条件を用いて、第３領域１５３となる第３のｐ型ＩｎＧａＰ層１５７を形成する。例えば、厚さ１μｍ程度の第３のｐ型ＩｎＧａＰ層１５７を形成する。第３のｐ型ＩｎＧａＰ層１５７のｐ型ドーパントには、例えば、Ｚｎを用いる。また、第３のｐ型ＩｎＧａＰ層１５７の形成は、例えば、ＭＯＣＶＤ法等を用いたエピタキシャル結晶成長により行う。第３のｐ型ＩｎＧａＰ層１５７は、凸部１４２の上面から上方には、（１００）面に沿って成長が進行していく。
このような第３のｐ型ＩｎＧａＰ層１５７を形成する際におけるｐ型ドーパント供給条件の一例を、図１０に示す。尚、ここでは一例として、第３のｐ型ＩｎＧａＰ層１５７形成時のｐ型ドーパント供給量を、第１のｐ型ＩｎＧａＰ層１５５形成時のｐ型ドーパント供給量と同じにしている場合を示している。
このように、回折格子１４３の形成後、第１のｐ型ＩｎＧａＰ層１５５、第２のｐ型ＩｎＧａＰ層１５６及び第３のｐ型ＩｎＧａＰ層１５７を、それぞれ所定のｐ型ドーパント供給条件を用いて、順に成長していく。それにより、図９（Ｂ）に示したような、回折格子１４３を被覆するｐ型ＩｎＧａＰ上部クラッド層１５０が得られる。その時には、凹部１４１の底面及び側面、並びに凸部１４２の上面が、比較的高いｐ型ドーパント濃度の第１領域１５１及び第３領域１５３で被覆され、凹部１４１内の中央部に、比較的低いｐ型ドーパント濃度の第２領域１５２が形成された構造が得られる。
前述のように、回折格子１４３の形成後には、その凹部１４１及び凸部１４２の表面に、大気中のシロキサンのＳｉ原子が吸着する場合がある。Ｓｉ原子の吸着量は、およそ１０18ｃｍ-3のオーダに達し、回折格子１４３の表面には、Ｓｉ原子が偏析したｎ型転換層が形成され得る。
このようなｎ型転換層が存在する回折格子１４３上に、ｐ型ＩｎＧａＰ層を成長すると、ｐ型ＩｎＧａＰ層にｎ型転換層を補償できる程度のｐ型ドーパントがなければ、回折格子１４３との間に不要なｐｎ領域が形成されてしまう。
尚、ここでは回折格子１４３をｉ型ＧａＡｓ層１４０に形成する場合を例示して説明しているが、回折格子１４３を形成する層にはｐ型ＧａＡｓを用いることもできる。その場合には、上記のようなｎ型転換層の存在により、その光半導体素子内にｐｎｐｎ構造ができ、サイリスタ特性を示してしまうようになる。
一方、例えば、ｎ型転換層のＳｉ濃度が、１０18ｃｍ-3程度であった場合に、ｐ型ＩｎＧａＰ層を、終始、そのｐ型ドーパント濃度がｎ型転換層のＳｉ濃度と同じく１０18ｃｍ-3程度となるようなｐ型ドーパント供給条件で成長する場合を想定する。この場合、ＩｎＧａＰ層の成長過程では、ｐ型ドーパントが取り込まれ易い（３１１）Ａ面が出現するため、形成されるｐ型ＩｎＧａＰ層内にｐ型ドーパント濃度が１０19ｃｍ-3程度に達する領域が生じる。即ち、ｎ型転換層の補償に必要な濃度以上のｐ型ドーパントを含んだ領域を有するｐ型ＩｎＧａＰ層が形成される。
このようなｐ型ＩｎＧａＰ層は、フリーキャリア吸収に起因する光の内部損失の増加を招き、光半導体素子の特性を劣化させる一因となり得る。また、このようなｐ型ＩｎＧａＰ層は、活性層１３０等へのｐ型ドーパントの拡散を招き、光半導体素子の特性を劣化させる一因となり得る。
このようなフリーキャリア吸収に起因する光の内部損失の増加やｐ型ドーパントの拡散を回避するために、ｐ型ＩｎＧａＰ層を、そのｐ型ドーパント濃度を下げるようなｐ型ドーパント供給条件で形成すれば、上記のようなｎ型転換層が残ってしまうことになる。或いは、ｐ型ドーパントが取り込まれ易い（３１１）Ａ面にＩｎＧａＰ層が成長するような領域ではｎ型転換層が補償されるが、（１００）面にＩｎＧａＰ層が成長されるような別の領域ではｎ型転換層が補償されずに残ってしまうといったことも起こり得る。
これに対し、ここでは上記のように、凹部１４１の底面及び側面、並びに凸部１４２の上面を比較的高いｐ型ドーパント濃度の第１領域１５１及び第３領域１５３で被覆し、凹部１４１内の中央部に、比較的低いｐ型ドーパント濃度の第２領域１５２を形成する。これにより、回折格子１４３の表面に存在し得るｎ型転換層を、比較的高濃度のｐ型ドーパントを含む第１領域１５１及び第３領域１５３で補償することができる。更に、凹部１４１の中央部に、比較的低濃度のｐ型ドーパントを含む第２領域１５２を形成することで、伝播する光の吸収損失、及びｐ型ドーパントの活性層１３０等への拡散を抑制することができる。その結果、光半導体素子１００の特性劣化を効果的に抑制することが可能になる。
尚、上記の説明では、第１領域１５１、第２領域１５２及び第３領域１５３を含むｐ型ＩｎＧａＰ上部クラッド層１５０を形成するために、図１０に示したようなｐ型ドーパント供給条件を用いる場合について例示した。即ち、第１のｐ型ＩｎＧａＰ層１５５形成時及び第３のｐ型ＩｎＧａＰ層１５７形成時のｐ型ドーパント供給量を同じにし、第２のｐ型ＩｎＧａＰ層１５６形成時には、それらよりも少ないｐ型ドーパント供給量とした。このほか、次の図１１に示すようなｐ型ドーパント供給条件を用いて、ｐ型ＩｎＧａＰ上部クラッド層１５０を形成することも可能である。
図１１は第１実施例に係る上部クラッド層形成条件の別例の説明図である。
図１１には、ｐ型ＩｎＧａＰ上部クラッド層１５０を形成する際の条件のうち、回折格子１４３の凸部１４２から上方に形成される、第３のｐ型ＩｎＧａＰ層１５７形成時におけるｐ型ドーパント供給条件を変更した、３つの例を示している。
第３のｐ型ＩｎＧａＰ層１５７は、例えば、図１１に一点鎖線ａで示したように、第１のｐ型ＩｎＧａＰ層１５５形成時のｐ型ドーパント供給量よりも多い供給量条件で、形成することもできる。
また、第３のｐ型ＩｎＧａＰ層１５７は、例えば、図１１に鎖線ｂで示したような供給条件で形成することもできる。即ち、第３のｐ型ＩｎＧａＰ層１５７は、第１のｐ型ＩｎＧａＰ層１５５形成時のｐ型ドーパント供給量よりは少なく、第２のｐ型ＩｎＧａＰ層１５６形成時のｐ型ドーパント供給量よりは多い供給量条件で、形成することができる。
或いはまた、第３のｐ型ＩｎＧａＰ層１５７は、例えば、図１１に点線ｃで示したように、その形成後期の段階で、形成初期の段階よりもｐ型ドーパント供給量を低下させた供給量条件で、形成することもできる。例えば、第３のｐ型ＩｎＧａＰ層１５７の形成初期段階では第１のｐ型ＩｎＧａＰ層１５５形成時と同じ供給量条件を用い、形成後期段階では第２のｐ型ＩｎＧａＰ層１５６形成時と同じ供給量条件を用いる。
尚、ｐ型ＩｎＧａＰ上部クラッド層１５０を形成する際には、ｐ型ドーパント供給量について、種々の条件を用いることが可能である。ｐ型ドーパント供給量の設定にあたっては、形成後のｐ型ＩｎＧａＰ上部クラッド層１５０に、それがクラッド層として機能する量のｐ型ドーパントが含まれることを考慮する。更に、形成後のｐ型ＩｎＧａＰ上部クラッド層１５０によって回折格子１４３の表面に存在し得るｎ型転換層が補償可能であること、形成後のｐ型ＩｎＧａＰ上部クラッド層１５０の光吸収及びｐ型ドーパント拡散が抑制されることを考慮する。
第１のｐ型ＩｎＧａＰ層１５５形成時には、例えば、その形成後の当該層の底部に、凹部１４１の底面に存在し得るｎ型転換層が補償可能な量で、クラッド層の一部となる量のｐ型ドーパントが導入されるように、その供給量が設定される。
また、第２のｐ型ＩｎＧａＰ層１５６形成時には、例えば、その形成後の当該層の側部に、凹部１４１の側面に存在し得るｎ型転換層が補償可能な量で、クラッド層の一部となる量のｐ型ドーパントが導入されるように、その供給量が設定される。尚、そのような条件でｐ型ドーパントを供給して第２のｐ型ＩｎＧａＰ層１５６を形成する結果、形成後の当該層の中央部は、その側部よりも低濃度のｐ型ドーパントが導入された状態となる。
また、第３のｐ型ＩｎＧａＰ層１５７形成時には、例えば、その形成後の当該層の底部に、凸部１４２の上面に存在し得るｎ型転換層が補償可能な量で、クラッド層の一部となる量のｐ型ドーパントが導入されるように、その供給量が設定される。
以上、ｐ型ＩｎＧａＰ上部クラッド層１５０の形成について述べたが、その形成後は、ｐ型ＧａＡｓコンタクト層１６０、誘電体層１７１、埋め込み層１７２、ｐ側電極１８０及びｎ側電極１９０の形成を行う。
図１２はコンタクト層形成工程の一例の要部断面模式図である。
所定厚さのｐ型ＩｎＧａＰ上部クラッド層１５０の形成後は、その上にｐ型ＧａＡｓコンタクト層１６０を形成する。ｐ型ＧａＡｓコンタクト層１６０は、所定のｐ型ドーパントを用い、ＭＯＣＶＤ法等を用いて形成することができる。ｐ型ＧａＡｓコンタクト層１６０の厚さは、例えば、３００ｎｍとすることができる。
図１３は埋め込み層及び電極形成工程の一例の要部断面模式図である。
ｐ型ＧａＡｓコンタクト層１６０の形成後は、ｐ型ＧａＡｓコンタクト層１６０及びｐ型ＩｎＧａＰ上部クラッド層１５０のエッチングを行い、メサ構造１０１を形成する。メサ構造１０１は、ｐ型ＧａＡｓコンタクト層１６０上に、所定パターンのＳｉＯ2やＳｉＮ等の誘電体膜或いはレジストを形成し、それをマスクにしてエッチングを行うことにより、形成することができる。エッチングは、ドライエッチングでもウェットエッチングでもよい。
メサ構造１０１の形成後は、プラズマＣＶＤ法等を用いて、ＳｉＯ2やＳｉＮ等の誘電体層１７１を形成した後、スピンコート法を用いて、ＢＣＢ等の低誘電率材料を塗布し、高温キュアを行って、埋め込み層１７２を形成する。
次いで、導波路上の埋め込み層１７２をエッチングする。このエッチングには、例えば、反応性イオンエッチング法を用いることができ、その場合、エッチャントには、酸素（Ｏ2）等を用いることができる。
その後、メサ導波路構造の頭出し（ｐ型ＧａＡｓコンタクト層１６０の表出）を行い、Ａｕ層／Ｚｎ層／Ａｕ層を蒸着して、ｐ側電極１８０を形成する。また、ｎ型ＧａＡｓ基板１１０の裏面側には、ＡｕＧｅ層／Ａｕ層を蒸着して、ｎ側電極１９０を形成する。
以上の工程により、光半導体素子１００を得ることができる。
次に、第２実施例について説明する。
図１４は光半導体素子の別例の要部断面模式図である。
図１４に示す光半導体素子２００は、回折格子１４３を形成するｉ型ＧａＡｓ層の中間部、即ち下部ｉ型ＧａＡｓ層１４０ａと上部ｉ型ＧａＡｓ層１４０ｂの間に、ＩｎＧａＰエッチングストップ層２１０が形成された構造を有している。回折格子１４３は、このＩｎＧａＰエッチングストップ層２１０上の上部ｉ型ＧａＡｓ層１４０ｂに形成され、凹部１４１の底面がＩｎＧａＰエッチングストップ層２１０になる。
回折格子１４３を形成する際には、まず、上記第１実施例と同様に、ｎ型ＧａＡｓ基板１１０の（１００）面上に、ｎ型ＡｌＧａＡｓ下部クラッド層１２０、活性層１３０を形成する。次いで、下部ｉ型ＧａＡｓ層１４０ａを形成した後、ＩｎＧａＰエッチングストップ層２１０を形成し、更に上部ｉ型ＧａＡｓ層１４０ｂを形成する。その後、誘電体マスクを用い、上部ｉ型ＧａＡｓ層１４０ｂをＩｎＧａＰエッチングストップ層２１０が露出するまでエッチングし、回折格子１４３を形成する。尚、ＩｎＧａＰエッチングストップ層２１０の形成は、例えば、ＭＯＣＶＤ法等を用いたエピタキシャル結晶成長により行う。
ＩｎＧａＰエッチングストップ層２１０により、形成される回折格子１４３の深さは、上部ｉ型ＧａＡｓ層１４０ｂの厚さに規定される。尚、この第２実施例における回折格子１４３の深さ（上部ｉ型ＧａＡｓ層１４０ｂの厚さ）は、上記第１実施例と同様に、例えば、１０ｎｍ〜５０ｎｍに設定される。また、上記第１実施例と同様に、回折格子１４３の周期は、例えば、２００ｎｍ程度に設定され、回折格子１４３と活性層１３０の距離は、例えば、１００ｎｍ程度に設定される。
ＩｎＧａＰエッチングストップ層２１０の厚さは、例えば、５ｎｍ〜１０ｎｍ程度に設定することができる。ＩｎＧａＰエッチングストップ層２１０が、例えば５ｎｍより薄い場合には、エッチングストップ層として機能しなくなる可能性がある。また、ＩｎＧａＰエッチングストップ層２１０が、例えば１０ｎｍより厚い場合には、キャリアの通過が阻止されてしまう可能性がある。
回折格子１４３の形成後は、例えば、上記第１実施例と同様にして、上部ｉ型ＧａＡｓ層１４０ｂの上に、ｐ型ＩｎＧａＰ上部クラッド層１５０を形成する。その後は、例えば、上記第１実施例と同様にして、ｐ型ＧａＡｓコンタクト層１６０、誘電体層１７１、埋め込み層１７２、ｐ側電極１８０及びｎ側電極１９０の形成を行う。これにより、図１４に示したような光半導体素子２００を得ることができる。
このような光半導体素子２００では、ＩｎＧａＰエッチングストップ層２１０により、回折格子１４３を精度良く形成することができる。その回折格子１４３に上記のようなｐ型ＩｎＧａＰ上部クラッド層１５０を形成することで、回折格子１４３の表面に存在し得るｎ型転換層を補償し、且つ、光の吸収損失及びｐ型ドーパントの拡散を抑制することができる。
次に、第３実施例について説明する。
この第３実施例では、ｐ型ＩｎＧａＰ上部クラッド層の形成方法の別例について説明する。
図１５及び図１６は第３実施例に係る上部クラッド層形成工程の要部断面模式図である。また、図１７は第３実施例に係る上部クラッド層形成条件の説明図である。
尚、図１５は第３実施例に係る上部クラッド層形成工程の第１段階の要部断面模式図である。また、図１６（Ａ）は第３実施例に係る上部クラッド層形成工程の第１段階終了後の要部断面模式図、図１６（Ｂ）は第３実施例に係る上部クラッド層形成工程の第２段階の要部断面模式図である。
ここでは、まず、図１７に示すようなｐ型ドーパント供給量が比較的少ない条件（実線ｄ）を用いて、図１５に示すように、回折格子１４３の凹部１４１を埋めるように、第１のｐ型ＩｎＧａＰ層１５５ａを形成する。第１のｐ型ＩｎＧａＰ層１５５ａのｐ型ドーパントには、例えば、Ｚｎを用いる。また、第１のｐ型ＩｎＧａＰ層１５５ａの形成は、例えば、ＭＯＣＶＤ法等を用いたエピタキシャル結晶成長により行う。
第１のｐ型ＩｎＧａＰ層１５５は、凹部１４１内に、供給量が比較的少ない条件で供給されるｐ型ドーパントを取り込みながら、成長していく。その際、凹部１４１内には、図１５に示したように、ＩｎＧａＰの（３１１）Ａ面が出現し、（３１１）Ａ面に沿ってＩｎＧａＰ層が成長していく。ｐ型ドーパントは、凹部１４１内の底部及び側部に出現する（３１１）Ａ面に比較的取り込まれ易い。その結果、凹部１４１内に形成される第１のＩｎＧａＰ層１５５ａのうち、凹部１４１内の底部及び側部に形成される部分（図１５に示したＺ部）は、それより内側に形成される部分に比べて、より高濃度のｐ型ドーパントが存在する領域になる。
即ち、ｐ型ドーパント濃度に着目すると、第１のｐ型ＩｎＧａＰ層１５５ａの形成後、凹部１４１内には、図１６（Ａ）に示すように、その底部及び側部に比較的高濃度のｐ型ドーパントを含む第１領域１５１が形成されるようになる。そして、その凹部１４１の中央部には、比較的低濃度のｐ型ドーパントを含む第２領域１５２が形成されるようになる。
このような第１領域１５１及び第２領域１５２（第１のｐ型ＩｎＧａＰ層１５５ａ）で凹部１４１を埋めた後、引き続き図１７に示したようなｐ型ドーパント供給量が比較的多い条件（実線ｄ）を用いて、ｐ型ＩｎＧａＰ層を形成する。これにより、図１６（Ｂ）に示したように、凹部１４１内の第１領域１５１上及び第２領域１５２上、並びに凸部１４２の上面に、第３領域１５３となる第２のｐ型ＩｎＧａＰ層１５６ａが形成される。第２のｐ型ＩｎＧａＰ層１５６ａのｐ型ドーパントには、例えば、Ｚｎを用いる。また、第２のｐ型ＩｎＧａＰ層１５６ａの形成は、例えば、ＭＯＣＶＤ法等を用いたエピタキシャル結晶成長により行う。
このように、回折格子１４３の形成後、第１のｐ型ＩｎＧａＰ層１５５ａ及び第２のｐ型ＩｎＧａＰ層１５６ａを、それぞれ所定のｐ型ドーパント供給条件を用いて、順に成長していく。それにより、図１６（Ｂ）に示したような、回折格子１４３を被覆するｐ型ＩｎＧａＰ上部クラッド層１５０が得られる。その時には、凹部１４１の底面及び側面、並びに凸部１４２の上面が、比較的高いｐ型ドーパント濃度の第１領域１５１及び第３領域１５３で被覆され、凹部１４１内の中央部に、比較的低いｐ型ドーパント濃度の第２領域１５２が形成された構造が得られる。
尚、回折格子１４３の形成工程までは、例えば、上記第１実施例と同様に行う。また、上記のような構造を有するｐ型ＩｎＧａＰ上部クラッド層１５０の形成後は、例えば、上記第１実施例と同様に、ｐ型ＧａＡｓコンタクト層１６０、誘電体層１７１、埋め込み層１７２、ｐ側電極１８０及びｎ側電極１９０の形成を行う。その結果、上記第１実施例と同様に、図４及び図５に示すような構成を有する光半導体素子１００が得られるようになる。
この第３実施例のような方法を用いてｐ型ＩｎＧａＰ上部クラッド層１５０を形成した場合にも、回折格子１４３の表面に存在し得るｎ型転換層を補償すると共に、伝播する光の吸収損失、及びｐ型ドーパントの活性層１３０等への拡散を抑制することができる。
尚、この第３実施例においても、第３領域１５３となる第２のｐ型ＩｎＧａＰ層１５６ａの形成時には、例えば、図１７に点線ｅで示したように、その形成後期の段階で、形成初期の段階よりもｐ型ドーパント供給量を低下させた条件を用いることもできる。
尚、ｐ型ＩｎＧａＰ上部クラッド層１５０を形成する際には、ｐ型ドーパント供給量について、種々の条件を用いることが可能である。
第１のｐ型ＩｎＧａＰ層１５５ａ形成時には、例えば、その形成後の当該層の底部及び側部に、凹部１４１の底面及び側面に存在し得るｎ型転換層が補償可能な量で、クラッド層の一部となる量のｐ型ドーパントが導入されるように、その供給量が設定される。尚、そのような条件でｐ型ドーパントを供給して第１のｐ型ＩｎＧａＰ層１５５ａを形成する結果、形成後の当該層の中央部は、その側部よりも低濃度のｐ型ドーパントが導入された状態となる。
また、第２のｐ型ＩｎＧａＰ層１５６ａ形成時には、例えば、その形成後の当該層の底部に、凸部１４２の上面に存在し得るｎ型転換層が補償可能な量で、クラッド層の一部となる量のｐ型ドーパントが導入されるように、その供給量が設定される。
次に、第４実施例について説明する。
上記第２実施例で述べた、ＩｎＧａＰエッチングストップ層２１０を設けた光半導体素子２００において、その回折格子１４３を被覆するｐ型ＩｎＧａＰ上部クラッド層１５０を、上記第３実施例で述べたような方法を用いて形成してもよい。
その場合は、まず、上記第２実施例と同様に、ｎ型ＧａＡｓ基板１１０の（１００）面上に、ｎ型ＡｌＧａＡｓ下部クラッド層１２０、活性層１３０、下部ｉ型ＧａＡｓ層１４０ａ、ＩｎＧａＰエッチングストップ層２１０、及び上部ｉ型ＧａＡｓ層１４０ｂを形成する。その後、誘電体マスクを用いて上部ｉ型ＧａＡｓ層１４０ｂをＩｎＧａＰエッチングストップ層２１０が露出するまでエッチングし、回折格子１４３を形成する。
そして、回折格子１４３の形成後、上記第３実施例と同様に、まず、ｐ型ドーパント供給量が比較的少ない条件を用いて、凹部１４１を埋める第１のｐ型ＩｎＧａＰ層１５５ａを形成する。次いで、ｐ型ドーパント供給量が比較的多い条件を用いて、凸部１４２より上方に第２のｐ型ＩｎＧａＰ層１５６ａを形成する。これにより、凹部１４１の底面及び側面、並びに凸部１４２の上面が、比較的高いｐ型ドーパント濃度の第１領域１５１及び第３領域１５３で被覆され、凹部１４１内の中央部に、比較的低いｐ型ドーパント濃度の第２領域１５２が形成された構造が得られる。
ｐ型ＩｎＧａＰ上部クラッド層１５０の後は、例えば、上記第１実施例と同様にして、ｐ型ＧａＡｓコンタクト層１６０、誘電体層１７１、埋め込み層１７２、ｐ側電極１８０及びｎ側電極１９０の形成を行う。これにより、上記第２実施例と同様に、図１４に示したような光半導体素子２００を得ることができる。
この第４実施例においても、高精度の回折格子１４３の形成、ｎ型転換層の補償、光の吸収損失の抑制、及びｐ型ドーパント拡散の抑制を図ることができる。
以上、第１〜第４実施例に係る光半導体素子について説明したが、光半導体素子の構成は、上記の例に限定されるものではない。
例えば、以上の説明では、最終的に得られるｐ型ＩｎＧａＰ上部クラッド層１５０について、第１領域１５１及び第３領域１５３に比べて第２領域１５２のｐ型ドーパント濃度が低くなる場合を例示した。このほか、第１領域１５１、第２領域１５２及び第３領域１５３のｐ型ドーパントの濃度分布について、上記の例とは異なる濃度分布を有するｐ型ＩｎＧａＰ上部クラッド層１５０も形成され得る。
即ち、まず凹部１４１内の第１領域１５１と第２領域１５２のｐ型ドーパント濃度については、ＩｎＧａＰ層がｐ型ドーパントを取り込み易い（３１１）Ａ面に沿って成長する場合、第１領域１５１に比べて第２領域１５２のｐ型ドーパント濃度の方が低くなる。
一方、第２領域１５２と第３領域１５３のｐ型ドーパント濃度については、ｐ型ドーパントの供給条件によっては、第２領域１５２のｐ型ドーパント濃度が第３領域１５３のｐ型ドーパント濃度よりも低くならない場合もある。例えば、凸部１４２上の第３領域１５３となるｐ型ＩｎＧａＰ層は、凹部１４１内に成長するｐ型ＩｎＧａＰ層とは異なる機構で成長し得る。ｐ型ドーパント供給量によっては、凹部１４１内のＩｎＧａＰ層成長がｐ型ドーパントを取り込み易い（３１１）Ａ面に沿って進行する結果、凸部１４２上の第３領域１５３のｐ型ドーパント濃度が第２領域１５２のそれと同じか又は低くなることも起こり得る。
但し、このようなｐ型ドーパント濃度分布であっても、ｐ型ドーパントの供給条件を適切に設定しておくことで、ｎ型転換層を補償し、且つ、光の吸収損失及びｐ型ドーパントの拡散を抑制することは可能である。最終的に得られる第１領域１５１と第３領域１５３にｎ型転換層が補償可能なｐ型ドーパントが含まれていれば、凹部１４１内には第１領域１５１と共に少なくともそれよりは低いｐ型ドーパント濃度の第２領域１５２があるため、上記効果を得ることは可能である。
また、以上の説明では、主に、ｐ型ＩｎＧａＰ上部クラッド層１５０を、第１領域１５１、第２領域１５２及び第３領域１５３の３種類の領域で形成する場合を例示したが、領域の種類はこれに限定されるものではない。
例えば、前述のように、凸部１４２より上方の部分（第３のｐ型ＩｎＧａＰ層１５７に相当する部分）には、ｐ型ドーパント濃度の異なる領域を複数形成することが可能である（図１１の点線ｃで示した条件を用いた場合等）。また、凹部１４１内には、第１領域１５１及び第２領域１５２の２種類の領域に限らず、所定のｐ型ドーパント濃度を有する、３種類以上の領域を形成してもよい。その場合は、例えば、凹部１４１内の底部及び側部から、その内側の中央部に向かって、ｐ型ドーパント濃度が低下していくように、３種類以上の領域を形成する。
凹部１４１内と凸部１４２上のいずれでも、所定のｐ型ドーパント濃度を有する複数領域を形成する場合は、各領域間のｐ型ドーパント濃度を階段状に変化させる（ＩｎＧａＰ層形成時のｐ型ドーパント供給量を階段状に変化させる）ようにすることができる。このほか、各領域間のｐ型ドーパント濃度を連続的に変化させる（ＩｎＧａＰ層形成時のｐ型ドーパント供給量を連続的に変化させる）ようにすることもできる。
また、以上の説明では、活性層を量子ドット構造とする場合を例示したが、活性層は、量子井戸構造、量子細線構造、バルク構造としてもよい。
また、以上の説明では、メサ構造を埋め込む層にＢＣＢを用いる場合を例示したが、他に、ポリイミド系有機化合物、エポキシ系有機化合物、アクリル系有機化合物を用いたり、当該層部分を空気層としたりしてもよい。
また、以上の説明では、ＧａＡｓ基板上にＧａＡｓ系化合物半導体層を積層した構造を例示したが、上記の手法は、その他の基板や半導体材料を用いた光半導体素子の、その回折格子を埋め込む層の形成に、同様に適用可能である。例えば、インジウムリン（ＩｎＰ）基板にインジウムガリウムヒ素リン（ＩｎＧａＡｓＰ）系化合物半導体層やアルミニウムガリウムインジウムヒ素（ＡｌＧａＩｎＡｓ）系化合物半導体層を積層する構造に対しても、同様に上記の手法を適用することが可能である。
また、以上の説明では、活性層の上方に回折格子を設ける光半導体素子を例示したが、上記の手法は、回折格子を活性層の下方に設ける光半導体素子の、その回折格子を埋め込む層（スペーサ層等）の形成に、同様に適用可能である。
図１８は別形態の光半導体素子の要部断面模式図である。
図１８に示す光半導体素子４００は、基板４１０上に、バッファ層４２０、回折格子層４３０、スペーサ層４４０、活性層４５０、クラッド層４６０及びコンタクト層４７０が積層された構造を有している。ここで、基板４１０には、化合物半導体基板が用いられる。また、バッファ層４２０、回折格子層４３０、スペーサ層４４０、活性層４５０、クラッド層４６０及びコンタクト層４７０は、いずれも化合物半導体材料を用いて形成される。コンタクト層４７０上及び基板４１０の裏面には、それぞれ所定の電極４８０，４９０が形成されている。
光半導体素子４００では、活性層４５０の下方に、回折格子４３３を含む回折格子層４３０が設けられている。この回折格子４３３を被覆するスペーサ層４４０の形成時に、上記のような手法を用いる。例えば、回折格子４３３の凹部４３１の内面、及び凸部４３２の上面を、比較的高いドーパント濃度の第１領域５１１及び第３領域５１３で被覆し、凹部４３１の中央部に、比較的ドーパント濃度の低い第２領域５１２を設ける。それにより、回折格子４３３の表面に、スペーサ層４４０にドーピングするドーパントと反対導電型の元素が吸着しているような場合にも、それを補償してスペーサ層４４０を形成することが可能になる。
また、上記の手法は、ＤＦＢレーザやＤＲレーザ、或いはＤＦＢレーザを変調器素子と組み合わせた変調器集積型レーザ等、内部に回折格子及びそれを被覆する層を含む種々の光半導体素子に適用可能である。尚、適当な半導体材料を用いて形成されるＤＦＢレーザやＤＲレーザ等の半導体レーザは、非冷却で単一モードのレーザ発振を行うことができ、光通信における高速化、大容量化に寄与し得る。
また、上記のような手法を用いて形成される光半導体素子は、他の素子と組み合わせることにより、光モジュールや光伝送装置等の光装置とすることが可能である。一例として、光半導体素子を用いた光モジュールを図１９に示す。
図１９に示す光モジュール３００は、リードピン３０１を有するパッケージ３０２に搭載された半導体レーザ３０３を有している。ここでは一例として、非冷却で、単一モードでレーザ発振する半導体レーザ３０３を用いている。半導体レーザ３０３の後方には、受光素子３０４が設置されている。各リードピン３０１は、半導体レーザ３０３又は受光素子３０４に、接続されている。半導体レーザ３０３に接続されたリードピン３０１は、ＤＦＢレーザの駆動電源に接続され、受光素子３０４に接続されたリードピン３０１は、半導体レーザ３０３の出力モニタ装置に接続される。半導体レーザ３０３及び受光素子３０４は、レンズ３０５が設けられたキャップ３０６で覆われており、半導体レーザ３０３から出射されたレーザ光は、レンズ３０５で集光され、その先に設けられる光ファイバに入射される。
尚、ここでは、半導体レーザを用いた光半導体モジュールを例示したが、種々の光半導体素子を他の素子と組み合わせ、それぞれの用途に応じた形態の光モジュール、更にはそのような光モジュールを用いた装置を形成することが可能である。
尚、以上の説明では、回折格子を含む光半導体素子を例に、回折格子が形成された半導体層を別の半導体層で被覆する場合の構成とその形成方法を中心にして述べた。このほか、上記のような手法は、回折格子として機能する凹凸に限らず、凹凸を有する種々の半導体層を別の半導体層で被覆する場合であって、当該凹凸表面に付着する不純物に起因して生じる不具合を抑制するような場合等にも、適用可能である。
以上説明した実施の形態に関し、更に以下の付記を開示する。
（付記１） 凹部及び凸部が形成された第１半導体層と、
前記第１半導体層上方に形成され、前記凹部及び前記凸部を被覆する、不純物を含んだ第２半導体層と、
を含み、
前記第２半導体層は、
前記凹部内に形成された、第１濃度の前記不純物を含む第１領域と、
前記凹部内で、前記第１領域上方に形成された、前記第１濃度よりも低い第２濃度の前記不純物を含む第２領域と、
前記凸部上方に形成された、前記不純物を含む第３領域と、
を含むことを特徴とする光半導体素子。
（付記２） 前記第１領域は、前記凹部内の底部及び側部に形成され、前記第２領域は、前記凹部内の中央部に形成されることを特徴とする付記１に記載の光半導体素子。
（付記３） 前記凹部内面と前記第１領域との間、及び前記凸部上面と前記第３領域との間に、前記第２半導体層に含まれる前記不純物と反対導電型の不純物が含まれることを特徴とする付記１又は２に記載の光半導体素子。
（付記４） 前記反対導電型の不純物は、シリコンであることを特徴とする付記３に記載の光半導体素子。
（付記５） 前記第３領域は、前記第２濃度よりも高い第３濃度の前記不純物を含むことを特徴とする付記１乃至４のいずれかに記載の光半導体素子。
（付記６） 前記第１半導体層の下方に形成された活性層を更に含むことを特徴とする付記１乃至５のいずれかに記載の光半導体素子。
（付記７） 前記第２半導体層の上方に形成された活性層を更に含むことを特徴とする付記１乃至５のいずれかに記載の光半導体素子。
（付記８） 前記凹部の底は、前記第１半導体層と異なる材質の第３半導体層であることを特徴とする付記１乃至７のいずれかに記載の光半導体素子。
（付記９） 第１半導体層を形成する工程と、
前記第１半導体層に、凹部及び凸部を形成する工程と、
前記第１半導体層上方に、前記凹部及び前記凸部を被覆する、不純物を含む第２半導体層を形成する工程と、
を含み、
前記第２半導体層を形成する工程は、
前記凹部内に、前記不純物を第１供給量で供給して第１層を形成する工程と、
前記凸部上方に、前記不純物を前記第１供給量よりも多い第２供給量で供給して第２層を形成する工程と、
を含むことを特徴とする光半導体素子の製造方法。
（付記１０） 前記第２半導体層を形成する工程は、前記第１層を形成する工程前に、前記凹部内に、前記不純物を前記第１供給量よりも多い第３供給量で供給して第３層を形成する工程を更に含むことを特徴とする付記９に記載の光半導体素子の製造方法。
（付記１１） 前記第１半導体層を形成する工程は、前記第１半導体層の中間部に、第３半導体層を形成する工程を含み、
前記凹部及び前記凸部を形成する工程は、前記第３半導体層上の前記第１半導体層を貫通する前記凹部を形成する工程を含むことを特徴とする付記９又は１０に記載の光半導体素子の製造方法。
（付記１２） 凹部及び凸部が形成された第１半導体層と、
前記第１半導体層上方に形成され、前記凹部及び前記凸部を被覆する、不純物を含んだ第２半導体層と、
を含み、
前記第２半導体層が、
前記凹部内に形成された、第１濃度の前記不純物を含む第１領域と、
前記凹部内で、前記第１領域上方に形成された、前記第１濃度よりも低い第２濃度の前記不純物を含む第２領域と、
前記凸部上方に形成された、前記不純物を含む第３領域と、
を含む光半導体素子を備えたことを特徴とする光装置。
１０，１０ａ 第１半導体層
１１，１１ａ，１４１，４３１ 凹部
１２，１２ａ，１４２，４３２ 凸部
１３，１３ａ，１４３，４３３ 回折格子
２０，２０ａ，２０ｂ 第２半導体層
２１，１５１，５１１ 第１領域
２２，１５２，５１２ 第２領域
２３，１５３，５１３ 第３領域
３０ａ ｎ型転換層
１００，２００，４００ 光半導体素子
１０１ メサ構造
１１０ ｎ型ＧａＡｓ基板
１２０ ｎ型ＡｌＧａＡｓ下部クラッド層
１３０，４５０ 活性層
１４０ ｉ型ＧａＡｓ層
１４０ａ 下部ｉ型ＧａＡｓ層
１４０ｂ 上部ｉ型ＧａＡｓ層
１４５ 誘電体マスク
１５０ ｐ型ＩｎＧａＰ上部クラッド層
１５５，１５５ａ 第１のｐ型ＩｎＧａＰ層
１５６，１５６ａ 第２のｐ型ＩｎＧａＰ層
１５７ 第３のｐ型ＩｎＧａＰ層
１６０ ｐ型ＧａＡｓコンタクト層
１７１ 誘電体層
１７２ 埋め込み層
１８０ ｐ側電極
１９０ ｎ側電極
２１０ ＩｎＧａＰエッチングストップ層
３００ 光モジュール
３０１ リードピン
３０２ パッケージ
３０３ 半導体レーザ
３０４ 受光素子
３０５ レンズ
３０６ キャップ
４１０ 基板
４２０ バッファ層
４３０ 回折格子層
４４０ スペーサ層
４６０ クラッド層
４７０ コンタクト層
４８０，４９０ 電極

Claims (7)

  1. 凹部及び凸部が形成された、ノンドープ又は第１導電型の第１半導体層と、
    前記第１半導体層上方に形成され、前記凹部及び前記凸部を被覆する、前記第１導電型を示す不純物を含んだ第２半導体層と、
    を含み、
    前記第２半導体層は、
    前記凹部内に形成された、第１濃度の前記不純物を含む第１領域と、
    前記凹部内で、前記第１領域上方に形成された、前記第１濃度よりも低い第２濃度の前記不純物を含む第２領域と、
    前記凸部上方に形成された、前記不純物を含む第３領域と、
    を含むことを特徴とする光半導体素子。
  2. 前記第１領域は、前記凹部内の底部及び側部に形成され、前記第２領域は、前記凹部内の中央部に形成されることを特徴とする請求項１に記載の光半導体素子。
  3. 前記第３領域は、前記第２濃度よりも高い第３濃度の前記不純物を含むことを特徴とする請求項１又は２に記載の光半導体素子。
  4. 前記凹部の底は、前記第１半導体層と異なる材質の第３半導体層であることを特徴とする請求項１乃至３のいずれかに記載の光半導体素子。
  5. ノンドープ又は第１導電型の第１半導体層を形成する工程と、
    前記第１半導体層に、凹部及び凸部を形成する工程と、
    前記第１半導体層上方に、前記凹部及び前記凸部を被覆する、前記第１導電型を示す不純物を含む第２半導体層を形成する工程と、
    を含み、
    前記第２半導体層を形成する工程は、
    前記凹部内に、前記不純物を第１供給量で供給して第１層を形成する工程と、
    前記凸部上方に、前記不純物を前記第１供給量よりも多い第２供給量で供給して第２層を形成する工程と、
    を含むことを特徴とする光半導体素子の製造方法。
  6. 前記第２半導体層を形成する工程は、前記第１層を形成する工程前に、前記凹部内に、前記不純物を前記第１供給量よりも多い第３供給量で供給して第３層を形成する工程を更に含むことを特徴とする請求項５に記載の光半導体素子の製造方法。
  7. 凹部及び凸部が形成された、ノンドープ又は第１導電型の第１半導体層と、
    前記第１半導体層上方に形成され、前記凹部及び前記凸部を被覆する、前記第１導電型を示す不純物を含んだ第２半導体層と、
    を含み、
    前記第２半導体層が、
    前記凹部内に形成された、第１濃度の前記不純物を含む第１領域と、
    前記凹部内で、前記第１領域上方に形成された、前記第１濃度よりも低い第２濃度の前記不純物を含む第２領域と、
    前記凸部上方に形成された、前記不純物を含む第３領域と、
    を含む光半導体素子を備えたことを特徴とする光装置。
JP2010154212A 2010-07-06 2010-07-06 光半導体素子及びその製造方法、並びに光装置 Active JP5599243B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010154212A JP5599243B2 (ja) 2010-07-06 2010-07-06 光半導体素子及びその製造方法、並びに光装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010154212A JP5599243B2 (ja) 2010-07-06 2010-07-06 光半導体素子及びその製造方法、並びに光装置

Publications (2)

Publication Number Publication Date
JP2012018987A JP2012018987A (ja) 2012-01-26
JP5599243B2 true JP5599243B2 (ja) 2014-10-01

Family

ID=45604047

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010154212A Active JP5599243B2 (ja) 2010-07-06 2010-07-06 光半導体素子及びその製造方法、並びに光装置

Country Status (1)

Country Link
JP (1) JP5599243B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6251934B2 (ja) * 2013-07-30 2017-12-27 住友電工デバイス・イノベーション株式会社 半導体レーザの製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2987253B2 (ja) * 1992-04-13 1999-12-06 アンリツ株式会社 半導体レーザの製造方法
JP3409266B2 (ja) * 1994-06-21 2003-05-26 沖電気工業株式会社 半導体レーザ及びその製造方法
JP4751124B2 (ja) * 2005-08-01 2011-08-17 住友電気工業株式会社 半導体発光素子を作製する方法
JP2007299791A (ja) * 2006-04-27 2007-11-15 Sumitomo Electric Ind Ltd 半導体光素子
JP4121539B2 (ja) * 2007-05-08 2008-07-23 富士通株式会社 半導体装置の製造方法
JP5098878B2 (ja) * 2008-08-01 2012-12-12 住友電気工業株式会社 半導体発光素子の製造方法

Also Published As

Publication number Publication date
JP2012018987A (ja) 2012-01-26

Similar Documents

Publication Publication Date Title
KR101172107B1 (ko) 양자 점 기반 광전자 소자 및 이를 만드는 방법
JP3374878B2 (ja) 半導体エッチング方法
US7941024B2 (en) Buried heterostructure device having integrated waveguide grating fabricated by single step MOCVD
KR101344477B1 (ko) 반도체 광소자 및 그 제조 방법
US9435950B2 (en) Semiconductor optical device
JP4158383B2 (ja) 半導体光集積素子
JP2008053649A (ja) 埋め込み型半導体レーザ
JP2010165759A (ja) 集積光デバイスの製造方法
US8891159B2 (en) Optical semiconductor element, semiconductor laser, and method of manufacturing optical semiconductor element
JP5599243B2 (ja) 光半導体素子及びその製造方法、並びに光装置
JP5027647B2 (ja) 単一のステップｍｏｃｖｄによって製造される埋め込みヘテロ構造デバイス
US11862928B2 (en) Hybrid laser source comprising an integrated waveguide containing an intermediate Bragg grating
US7474683B2 (en) Distributed feedback semiconductor laser
US20190165541A1 (en) Optical semiconductor integrated device, method of manufacturing optical semiconductor integrated device, and optical communication system
JP5924138B2 (ja) 光半導体集積回路装置及びその製造方法
JP5277877B2 (ja) 光導波路素子の製造方法
US7272161B1 (en) Epitaxial layer for laser diode ridge protection
JP5217598B2 (ja) 半導体発光素子の製造方法
JP7661500B2 (ja) 量子井戸構造、チップ加工方法及びチップ
US20240170917A1 (en) Photonic crystal surface-emitting laser and method for manufacturing the same
US20250253614A1 (en) Semiconductor optical device and method of manufacturing semiconductor optical device
US20250253621A1 (en) Semiconductor optical device and method of manufacturing semiconductor optical device
US20250208362A1 (en) Optical semiconductor element and method of manufacturing optical semiconductor element
KR100745918B1 (ko) 반도체 광 소자, 반도체 광 소자의 제조 방법 및 광 모듈
JP2011181567A (ja) リッジ型半導体レーザ及びリッジ型半導体レーザの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130412

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131218

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131224

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140221

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140812

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140812

R150 Certificate of patent or registration of utility model

Ref document number: 5599243

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250